JPH1065038A - ミリ波デバイス用パッケージ - Google Patents
ミリ波デバイス用パッケージInfo
- Publication number
- JPH1065038A JPH1065038A JP8221304A JP22130496A JPH1065038A JP H1065038 A JPH1065038 A JP H1065038A JP 8221304 A JP8221304 A JP 8221304A JP 22130496 A JP22130496 A JP 22130496A JP H1065038 A JPH1065038 A JP H1065038A
- Authority
- JP
- Japan
- Prior art keywords
- pedestal
- chip
- package
- waveguide
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims abstract description 78
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 239000000523 sample Substances 0.000 claims abstract description 17
- 238000007789 sealing Methods 0.000 claims abstract description 9
- 239000002184 metal Substances 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 230000000149 penetrating effect Effects 0.000 claims description 6
- 230000000694 effects Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 238000005219 brazing Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
- H01P5/10—Coupling devices of the waveguide type for linking dissimilar lines or devices for coupling balanced lines or devices with unbalanced lines or devices
- H01P5/107—Hollow-waveguide/strip-line transitions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
- H01L2924/1616—Cavity shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1903—Structure including wave guides
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Waveguide Connection Structure (AREA)
Abstract
(57)【要約】
【課題】 ミリ波デバイス用パッケージにおいて、高周
波ＩＣチップ１の気密性を確保することにより低損失で
かつ信頼性の高いミリ波デバイス用のパッケージを得る
ことを目的とする。 【解決手段】 台座４上面の中央に高周波ＩＣチップ１
が搭載され、台座４上面の左右両側に、線路基板２が搭
載され、台座４の上面上に線路基板２，及び高周波ＩＣ
チップ１を覆ってこれを封止する蓋５が設けられるとと
もに、台座４の両端近傍において台座４を上下に貫通す
る開口よりなる導波管入出力部７ａと、これにつなが
る，導波管端部７ｂとよりなる導波管７がそれぞれ形成
され、上記線路基板２の線路２ａと導波管７とがＥ面プ
ローブにより接続され、左右の線路基板２が台座４上面
の左右の開口をそれぞれ塞ぐように搭載されているもの
である。
波ＩＣチップ１の気密性を確保することにより低損失で
かつ信頼性の高いミリ波デバイス用のパッケージを得る
ことを目的とする。 【解決手段】 台座４上面の中央に高周波ＩＣチップ１
が搭載され、台座４上面の左右両側に、線路基板２が搭
載され、台座４の上面上に線路基板２，及び高周波ＩＣ
チップ１を覆ってこれを封止する蓋５が設けられるとと
もに、台座４の両端近傍において台座４を上下に貫通す
る開口よりなる導波管入出力部７ａと、これにつなが
る，導波管端部７ｂとよりなる導波管７がそれぞれ形成
され、上記線路基板２の線路２ａと導波管７とがＥ面プ
ローブにより接続され、左右の線路基板２が台座４上面
の左右の開口をそれぞれ塞ぐように搭載されているもの
である。
Description
【０００１】
【発明の属する技術分野】本発明は、ミリ波デバイス用
パッケージに関し、特に、導波管でデバイス近傍まで信
号を導波し、Ｅ面プローブで低損失接続を行うパッケー
ジにおいて、高周波ＩＣチップの気密性を確保しつつ、
信号の減衰を抑えることにより、デバイス特性の劣化を
防ぐものである。
パッケージに関し、特に、導波管でデバイス近傍まで信
号を導波し、Ｅ面プローブで低損失接続を行うパッケー
ジにおいて、高周波ＩＣチップの気密性を確保しつつ、
信号の減衰を抑えることにより、デバイス特性の劣化を
防ぐものである。
【０００２】
【従来の技術】一般にミリ波帯で用いるデバイスは、よ
り低い周波数帯域で用いるデバイスに比べて、信号を入
出力する導波管から高周波ＩＣチップまでの間、即ち、
線路，ボンディングワイヤ（あるいはバンプ），及びパ
ッケージの壁等を通過する間の信号の減衰が大きい。そ
こで、この信号の減衰を抑えるために、信号を導波する
導波管をよりチップの近くに形成したパッケージ構成と
することで、線路，ボンディングワイヤ，パッケージの
壁等を通過する間に生じる信号の減衰を抑えていた。
り低い周波数帯域で用いるデバイスに比べて、信号を入
出力する導波管から高周波ＩＣチップまでの間、即ち、
線路，ボンディングワイヤ（あるいはバンプ），及びパ
ッケージの壁等を通過する間の信号の減衰が大きい。そ
こで、この信号の減衰を抑えるために、信号を導波する
導波管をよりチップの近くに形成したパッケージ構成と
することで、線路，ボンディングワイヤ，パッケージの
壁等を通過する間に生じる信号の減衰を抑えていた。
【０００３】図７(a) は従来のミリ波デバイス用パッケ
ージを示す断面図、図７(b) は蓋をする前の従来のパッ
ケージを上から見た上面図であり、図において、１は高
周波ＩＣチップ、２はマイクロストリップ線路２ａが形
成された線路基板、３は高周波ＩＣチップ１の各端子と
マイクロストリップ線路２ａとを接続するボンディング
ワイヤ、４は高周波ＩＣチップ１，及び線路基板２を搭
載するパッケージの台座、５はパッケージの蓋、６は蓋
５に設けられた導波管端部形成部を示しており、７ａは
台座４に形成された導波管入出力部、７ｂは台座４の側
壁とパッケージの蓋５と導波管端部形成部６とにより形
成される導波管端部、７は導波管入出力部７ａと導波管
端部７ｂとにより形成され、線路基板２とＥ面プローブ
により接続される導波管、１０はこのように形成された
ミリ波デバイス用パッケージを示している。
ージを示す断面図、図７(b) は蓋をする前の従来のパッ
ケージを上から見た上面図であり、図において、１は高
周波ＩＣチップ、２はマイクロストリップ線路２ａが形
成された線路基板、３は高周波ＩＣチップ１の各端子と
マイクロストリップ線路２ａとを接続するボンディング
ワイヤ、４は高周波ＩＣチップ１，及び線路基板２を搭
載するパッケージの台座、５はパッケージの蓋、６は蓋
５に設けられた導波管端部形成部を示しており、７ａは
台座４に形成された導波管入出力部、７ｂは台座４の側
壁とパッケージの蓋５と導波管端部形成部６とにより形
成される導波管端部、７は導波管入出力部７ａと導波管
端部７ｂとにより形成され、線路基板２とＥ面プローブ
により接続される導波管、１０はこのように形成された
ミリ波デバイス用パッケージを示している。
【０００４】このミリ波デバイス用パッケージ１０は、
封止しようとする高周波ＩＣチップ１と線路基板２と
を、該線路基板２と導波管７とがＥ面プローブにより接
続されるようにパッケージの台座４に接着し、これに蓋
５をハンダ等で接着することにより封止して作成してい
た。
封止しようとする高周波ＩＣチップ１と線路基板２と
を、該線路基板２と導波管７とがＥ面プローブにより接
続されるようにパッケージの台座４に接着し、これに蓋
５をハンダ等で接着することにより封止して作成してい
た。
【０００５】
【発明が解決しようとする課題】図７に示すような，導
波管をよりチップの近くに形成した構成の従来のミリ波
デバイス用パッケージ１０は、導波管７と線路基板２と
のＥ面プローブによる接続部で、導波管７からパッケー
ジ内への空気の流入（流出）があるので、高周波ＩＣチ
ップの気密性が確保できず、導波管に接続される他のデ
バイスや、使用環境の影響を受けて、結露等の問題が発
生し、デバイスの信頼性の低下を招いていた。
波管をよりチップの近くに形成した構成の従来のミリ波
デバイス用パッケージ１０は、導波管７と線路基板２と
のＥ面プローブによる接続部で、導波管７からパッケー
ジ内への空気の流入（流出）があるので、高周波ＩＣチ
ップの気密性が確保できず、導波管に接続される他のデ
バイスや、使用環境の影響を受けて、結露等の問題が発
生し、デバイスの信頼性の低下を招いていた。
【０００６】本発明は以上のような問題を解決するため
になされたもので、導波管をよりチップの近くに形成す
る構成のミリ波デバイス用パッケージにおいて、高周波
ＩＣチップの気密性を確保することにより、低損失でか
つ信頼性の高いミリ波デバイス用のパッケージを得るこ
とを目的とするものである。
になされたもので、導波管をよりチップの近くに形成す
る構成のミリ波デバイス用パッケージにおいて、高周波
ＩＣチップの気密性を確保することにより、低損失でか
つ信頼性の高いミリ波デバイス用のパッケージを得るこ
とを目的とするものである。
【０００７】
【課題を解決するための手段】本発明の請求項１に係る
ミリ波デバイス用パッケージは、台座上面の中央に、ミ
リ波帯で動作する高周波ＩＣチップが搭載され、上記台
座上面の左右両側に、上記高周波ＩＣチップとそれぞれ
接続される線路を有する線路基板が搭載され、上記台座
の上面上に上記線路基板，及び上記高周波ＩＣチップを
覆ってこれを封止する蓋が設けられるとともに、上記台
座の両端近傍において該台座を上下に貫通する開口より
なる導波管入出力部と、これにその上方につながる，導
波管端部とよりなる導波管がそれぞれ形成され、上記線
路基板の線路と上記導波管とがＥ面プローブにより接続
され、上記左右の線路基板が上記台座上面の左右の開口
をそれぞれ塞ぐように搭載されているものである。
ミリ波デバイス用パッケージは、台座上面の中央に、ミ
リ波帯で動作する高周波ＩＣチップが搭載され、上記台
座上面の左右両側に、上記高周波ＩＣチップとそれぞれ
接続される線路を有する線路基板が搭載され、上記台座
の上面上に上記線路基板，及び上記高周波ＩＣチップを
覆ってこれを封止する蓋が設けられるとともに、上記台
座の両端近傍において該台座を上下に貫通する開口より
なる導波管入出力部と、これにその上方につながる，導
波管端部とよりなる導波管がそれぞれ形成され、上記線
路基板の線路と上記導波管とがＥ面プローブにより接続
され、上記左右の線路基板が上記台座上面の左右の開口
をそれぞれ塞ぐように搭載されているものである。
【０００８】本発明の請求項２に係るミリ波デバイス用
パッケージは、台座の上面に、その左右両側にチップ内
の素子に接続された線路を有するミリ波帯で動作する高
周波ＩＣチップが搭載され、上記台座の上面上に上記高
周波ＩＣチップを覆ってこれを封止する蓋が設けられる
とともに、上記台座の両端近傍において該台座を上下に
貫通する開口よりなる導波管入出力部と、これにその上
方につながる，導波管端部とよりなる導波管がそれぞれ
形成され、上記高周波ＩＣチップの線路と上記導波管と
がＥ面プローブにより接続され、上記高周波ＩＣチップ
が上記台座上面の左右の開口をともに塞ぐように搭載さ
れているものである。
パッケージは、台座の上面に、その左右両側にチップ内
の素子に接続された線路を有するミリ波帯で動作する高
周波ＩＣチップが搭載され、上記台座の上面上に上記高
周波ＩＣチップを覆ってこれを封止する蓋が設けられる
とともに、上記台座の両端近傍において該台座を上下に
貫通する開口よりなる導波管入出力部と、これにその上
方につながる，導波管端部とよりなる導波管がそれぞれ
形成され、上記高周波ＩＣチップの線路と上記導波管と
がＥ面プローブにより接続され、上記高周波ＩＣチップ
が上記台座上面の左右の開口をともに塞ぐように搭載さ
れているものである。
【０００９】本発明の請求項３に係るミリ波デバイス用
パッケージは、請求項１のミリ波デバイス用パッケージ
において、上記左右の線路基板裏面には、上記導波管入
出力部の開口に対応する領域を除いて、裏面金属が形成
されているものである。
パッケージは、請求項１のミリ波デバイス用パッケージ
において、上記左右の線路基板裏面には、上記導波管入
出力部の開口に対応する領域を除いて、裏面金属が形成
されているものである。
【００１０】本発明の請求項４に係るミリ波デバイス用
パッケージは、請求項２のミリ波デバイス用パッケージ
において、上記高周波ＩＣチップ裏面には、上記導波管
入出力部の開口に対応する領域を除いて、裏面金属が形
成されているものである。
パッケージは、請求項２のミリ波デバイス用パッケージ
において、上記高周波ＩＣチップ裏面には、上記導波管
入出力部の開口に対応する領域を除いて、裏面金属が形
成されているものである。
【００１１】本発明の請求項５に係るミリ波デバイス用
パッケージは、台座上面の中央に、ミリ波帯で動作する
高周波ＩＣチップが搭載されるとともに、上記台座の外
周上に、壁部が形成され、上記台座上面の左右両側に、
該台座の左右端部より上記壁部を挿通してさらに外方に
突出する，上記高周波ＩＣチップとそれぞれ接続される
線路を有する線路基板が搭載され、上記壁部上に高周波
ＩＣチップ，及び上記線路基板の要部を覆ってこれを封
止する蓋が形成され、上記線路基板が台座より外方に突
出している上記壁部及び上記台座の左右両側の外壁面
に、該外壁面の所要領域をその内壁の一部とする導波管
を形成する，導波管筐体が形成されているものである。
パッケージは、台座上面の中央に、ミリ波帯で動作する
高周波ＩＣチップが搭載されるとともに、上記台座の外
周上に、壁部が形成され、上記台座上面の左右両側に、
該台座の左右端部より上記壁部を挿通してさらに外方に
突出する，上記高周波ＩＣチップとそれぞれ接続される
線路を有する線路基板が搭載され、上記壁部上に高周波
ＩＣチップ，及び上記線路基板の要部を覆ってこれを封
止する蓋が形成され、上記線路基板が台座より外方に突
出している上記壁部及び上記台座の左右両側の外壁面
に、該外壁面の所要領域をその内壁の一部とする導波管
を形成する，導波管筐体が形成されているものである。
【００１２】
実施の形態１．以下、本発明の実施の形態１を図を用い
て説明する。図１，２は、本発明の実施の形態１におけ
るミリ波デバイス用パッケージを示す図であり、図１
(a) は該ミリ波デバイス用パッケージを信号の流れに平
行な面で見た断面図、図１(b) は図１(a) における円Ｂ
近傍の拡大図である。図２は図１で一点鎖線ＡＡ’で示
した面の，パッケージ側方から見た断面図である。図に
おいて、１はミリ波帯で動作する高周波ＩＣチップ、２
は線路基板であり、２ａは線路基板２の表面側に形成さ
れたマイクロストリップ線路、２ｂは線路基板２の裏面
側に形成された裏面金属、２ｃは誘電率が低く、tan δ
が小さい，アルミナ，ガラス，テフロン等の材料よりな
る誘電体基板であり、線路基板２は、誘電体基板２ｃ，
マイクロストリップ線路２ａ，及び裏面金属２ｂにより
構成されており、使用する信号の周波数，線路幅等によ
り所望の材料，及び所望の厚みの誘電体基板２ｃを用い
る。３は高周波ＩＣチップ１の各端子とマイクロストリ
ップ線路２ａとを接続するボンディングワイヤ、４は高
周波ＩＣチップ１，及び線路基板２を搭載するパッケー
ジの台座、５はパッケージの蓋、６は蓋５に設けられた
導波管端部形成部、７ａは台座４に形成された導波管入
出力部、７ｂは台座４の側壁と蓋５と導波管端部形成部
６とにより形成される導波管端部、７は導波管入出力部
７ａと導波管端部７ｂとにより形成され、線路基板２と
Ｅ面プローブにより接続される導波管を示しており、導
波管７の内壁となる部分には金メッキ，もしくは金蒸着
処理を施してある。１１は本実施の形態１におけるミリ
波デバイス用パッケージを示している。
て説明する。図１，２は、本発明の実施の形態１におけ
るミリ波デバイス用パッケージを示す図であり、図１
(a) は該ミリ波デバイス用パッケージを信号の流れに平
行な面で見た断面図、図１(b) は図１(a) における円Ｂ
近傍の拡大図である。図２は図１で一点鎖線ＡＡ’で示
した面の，パッケージ側方から見た断面図である。図に
おいて、１はミリ波帯で動作する高周波ＩＣチップ、２
は線路基板であり、２ａは線路基板２の表面側に形成さ
れたマイクロストリップ線路、２ｂは線路基板２の裏面
側に形成された裏面金属、２ｃは誘電率が低く、tan δ
が小さい，アルミナ，ガラス，テフロン等の材料よりな
る誘電体基板であり、線路基板２は、誘電体基板２ｃ，
マイクロストリップ線路２ａ，及び裏面金属２ｂにより
構成されており、使用する信号の周波数，線路幅等によ
り所望の材料，及び所望の厚みの誘電体基板２ｃを用い
る。３は高周波ＩＣチップ１の各端子とマイクロストリ
ップ線路２ａとを接続するボンディングワイヤ、４は高
周波ＩＣチップ１，及び線路基板２を搭載するパッケー
ジの台座、５はパッケージの蓋、６は蓋５に設けられた
導波管端部形成部、７ａは台座４に形成された導波管入
出力部、７ｂは台座４の側壁と蓋５と導波管端部形成部
６とにより形成される導波管端部、７は導波管入出力部
７ａと導波管端部７ｂとにより形成され、線路基板２と
Ｅ面プローブにより接続される導波管を示しており、導
波管７の内壁となる部分には金メッキ，もしくは金蒸着
処理を施してある。１１は本実施の形態１におけるミリ
波デバイス用パッケージを示している。
【００１３】図３は本実施の形態１における，蓋をする
前のパッケージを上から見た平面図で、４ａはパッケー
ジの台座４の上面に開口する導波管入出力部７ａの開口
部を示している。また、図４は本実施の形態１における
ミリ波デバイス用パッケージで用いる線路基板２を示す
図であり、図４(a) は線路基板２を表面側から見た平面
図、図４(b) は線路基板２を裏面側から見た底面図であ
る。図において２０は裏面金属２ｂが形成されていな
い，誘電体基板２ｃが露出した領域を示しており、この
領域２０は、線路基板２をパッケージの台座４に搭載し
たときに導波管の開口部４ａに面する領域である。
前のパッケージを上から見た平面図で、４ａはパッケー
ジの台座４の上面に開口する導波管入出力部７ａの開口
部を示している。また、図４は本実施の形態１における
ミリ波デバイス用パッケージで用いる線路基板２を示す
図であり、図４(a) は線路基板２を表面側から見た平面
図、図４(b) は線路基板２を裏面側から見た底面図であ
る。図において２０は裏面金属２ｂが形成されていな
い，誘電体基板２ｃが露出した領域を示しており、この
領域２０は、線路基板２をパッケージの台座４に搭載し
たときに導波管の開口部４ａに面する領域である。
【００１４】本実施の形態１によるミリ波デバイス用パ
ッケージ１１は、線路基板２が、台座４の上面に開口し
ている導波管入出力部７ａの開口部４ａを、完全に塞ぐ
ように、ハンダ等で接着されて搭載されたものである。
ッケージ１１は、線路基板２が、台座４の上面に開口し
ている導波管入出力部７ａの開口部４ａを、完全に塞ぐ
ように、ハンダ等で接着されて搭載されたものである。
【００１５】以下、本実施の形態１におけるミリ波デバ
イス用パッケージの作用，効果について説明する。本実
施の形態１におけるミリ波デバイス用パッケージ１１に
おいては、導波管入出力部７ａは、その一端が台座４の
上面にそれぞれ開口（４ａ）しており、線路基板２が開
口部４ａを完全に塞ぐように台座４に搭載されているの
で、線路基板２によって、高周波ＩＣチップ１側の空気
と、導波管入出力部７ａ側の空気とを分離することがで
き、高周波ＩＣチップ１の気密性を保つことができる。
イス用パッケージの作用，効果について説明する。本実
施の形態１におけるミリ波デバイス用パッケージ１１に
おいては、導波管入出力部７ａは、その一端が台座４の
上面にそれぞれ開口（４ａ）しており、線路基板２が開
口部４ａを完全に塞ぐように台座４に搭載されているの
で、線路基板２によって、高周波ＩＣチップ１側の空気
と、導波管入出力部７ａ側の空気とを分離することがで
き、高周波ＩＣチップ１の気密性を保つことができる。
【００１６】また、本ミリ波デバイス用パッケージ１１
においては、図１のＢ，あるいは図３に示すように、線
路基板２が開口部４ａを完全に覆って載置されるよう，
少なくとも開口部４ａの周囲近傍が台座の上面と同じ平
面となるように台座４を形成し、線路基板２の、上記開
口部４ａに面する領域には裏面金属２ｂを形成せず、台
座４の上面に接する領域に裏面金属２ｂを形成してこれ
を台座４とハンダ等により接着しているので、導波管入
出力部７ａの開口部４ａを完全に塞ぐことができ、高周
波ＩＣチップ１の気密性を高く保つことができる。さら
にこの開口部４ａを塞ぐのに線路基板２を用いているの
で、開口部４ａを気密封止するために別の部材を準備す
る必要がなく、またこの線路基板２を台座４に搭載する
際の工程も複雑なものとはならず、従来と同様の工程に
より行うことができる。
においては、図１のＢ，あるいは図３に示すように、線
路基板２が開口部４ａを完全に覆って載置されるよう，
少なくとも開口部４ａの周囲近傍が台座の上面と同じ平
面となるように台座４を形成し、線路基板２の、上記開
口部４ａに面する領域には裏面金属２ｂを形成せず、台
座４の上面に接する領域に裏面金属２ｂを形成してこれ
を台座４とハンダ等により接着しているので、導波管入
出力部７ａの開口部４ａを完全に塞ぐことができ、高周
波ＩＣチップ１の気密性を高く保つことができる。さら
にこの開口部４ａを塞ぐのに線路基板２を用いているの
で、開口部４ａを気密封止するために別の部材を準備す
る必要がなく、またこの線路基板２を台座４に搭載する
際の工程も複雑なものとはならず、従来と同様の工程に
より行うことができる。
【００１７】このように、導波管７にＥ面プローブによ
り接続された線路基板２で台座４上面の導波管入出力部
７ａの開口部４ａを塞ぐようにしたので、高周波ＩＣチ
ップ１の気密性を確保することができ、低損失でかつ信
頼性の高いミリ波デバイス用のパッケージを従来同様の
工程で得ることができる効果がある。
り接続された線路基板２で台座４上面の導波管入出力部
７ａの開口部４ａを塞ぐようにしたので、高周波ＩＣチ
ップ１の気密性を確保することができ、低損失でかつ信
頼性の高いミリ波デバイス用のパッケージを従来同様の
工程で得ることができる効果がある。
【００１８】なお、図１には上下方向に真っ直ぐな導波
管入出力部７ａを持つパッケージについて示したが、例
えば、Ｌ型に曲がった別の導波管形成部材を銀ろう等で
接着することにより信号の入力，出力をパッケージの左
右方向から行うこともできる。
管入出力部７ａを持つパッケージについて示したが、例
えば、Ｌ型に曲がった別の導波管形成部材を銀ろう等で
接着することにより信号の入力，出力をパッケージの左
右方向から行うこともできる。
【００１９】実施の形態２．以下、本発明の実施の形態
２を図を用いて説明する。図５(a) は本実施の形態２に
おけるミリ波デバイス用パッケージを信号の流れに平行
な面で見た断面図、図５(b) は本実施の形態２におけ
る，蓋をする前のパッケージを上から見た平面図であ
る。図において、図１と同一符号は同一または相当する
部分を示しており、１ａは高周波回路と、この高周波回
路に信号を入出力するマイクロストリップ線路２ａとが
基板上に形成された高周波ＩＣチップを示している。本
実施の形態２では図１における，台座４、蓋５、及び蓋
５に形成された導波管端部形成部６は実施の形態１と同
様であり、高周波ＩＣチップ１ａの裏面には、裏面金属
が台座４の開口部４ａに面することとなる領域以外に形
成されている。
２を図を用いて説明する。図５(a) は本実施の形態２に
おけるミリ波デバイス用パッケージを信号の流れに平行
な面で見た断面図、図５(b) は本実施の形態２におけ
る，蓋をする前のパッケージを上から見た平面図であ
る。図において、図１と同一符号は同一または相当する
部分を示しており、１ａは高周波回路と、この高周波回
路に信号を入出力するマイクロストリップ線路２ａとが
基板上に形成された高周波ＩＣチップを示している。本
実施の形態２では図１における，台座４、蓋５、及び蓋
５に形成された導波管端部形成部６は実施の形態１と同
様であり、高周波ＩＣチップ１ａの裏面には、裏面金属
が台座４の開口部４ａに面することとなる領域以外に形
成されている。
【００２０】本実施の形態２によるミリ波デバイス用パ
ッケージ１２は、高周波ＩＣチップ１ａが、台座４の上
面に開口している導波管入出力部７ａの開口部４ａを、
完全に塞ぐように、ハンダ等で接着されて搭載されたも
のである。
ッケージ１２は、高周波ＩＣチップ１ａが、台座４の上
面に開口している導波管入出力部７ａの開口部４ａを、
完全に塞ぐように、ハンダ等で接着されて搭載されたも
のである。
【００２１】以下、本実施の形態２におけるミリ波デバ
イス用パッケージの作用，効果について説明する。本実
施の形態２におけるミリ波デバイス用パッケージ１２に
おいては、導波管入出力部７ａは、その一端が台座４の
上面にそれぞれ開口（４ａ）しており、高周波ＩＣチッ
プ１ａが開口部４ａを完全に塞ぐように台座４に搭載さ
れているので、高周波ＩＣチップ１ａの表面側の空気
と、高周波ＩＣチップ１ａの裏面側の空気とを分離する
ことができ、高周波ＩＣチップ１ａ表面の気密性を保つ
ことができる。
イス用パッケージの作用，効果について説明する。本実
施の形態２におけるミリ波デバイス用パッケージ１２に
おいては、導波管入出力部７ａは、その一端が台座４の
上面にそれぞれ開口（４ａ）しており、高周波ＩＣチッ
プ１ａが開口部４ａを完全に塞ぐように台座４に搭載さ
れているので、高周波ＩＣチップ１ａの表面側の空気
と、高周波ＩＣチップ１ａの裏面側の空気とを分離する
ことができ、高周波ＩＣチップ１ａ表面の気密性を保つ
ことができる。
【００２２】また、本ミリ波デバイス用パッケージ１２
においては、高周波ＩＣチップ１ａが開口部４ａを完全
に覆って載置されるよう，少なくとも開口部４ａの周囲
近傍が台座の上面と同じ平面となるように台座４を形成
し、高周波ＩＣチップ１ａの、上記開口部４ａに面する
領域には裏面金属２ｂを形成せず、台座４の上面に接す
る領域に裏面金属２ｂを形成してこれをハンダ等により
台座４と接着しているので、導波管入出力部７ａの開口
部４ａを完全に塞ぐことができ、高周波ＩＣチップ１ａ
の素子側の気密性を高く保つことができる。さらにこの
開口部４ａを塞ぐのに高周波ＩＣチップ１ａを用いてい
るので、開口部４ａを気密封止するために線路基板，あ
るいは別の部材を準備する必要がなく、またこの高周波
ＩＣチップ１ａを台座４に搭載する際の工程も複雑なも
のとはならず、従来よりさらに少ない工程で該ミリ波デ
バイス用パッケージ１２を作成することができる。
においては、高周波ＩＣチップ１ａが開口部４ａを完全
に覆って載置されるよう，少なくとも開口部４ａの周囲
近傍が台座の上面と同じ平面となるように台座４を形成
し、高周波ＩＣチップ１ａの、上記開口部４ａに面する
領域には裏面金属２ｂを形成せず、台座４の上面に接す
る領域に裏面金属２ｂを形成してこれをハンダ等により
台座４と接着しているので、導波管入出力部７ａの開口
部４ａを完全に塞ぐことができ、高周波ＩＣチップ１ａ
の素子側の気密性を高く保つことができる。さらにこの
開口部４ａを塞ぐのに高周波ＩＣチップ１ａを用いてい
るので、開口部４ａを気密封止するために線路基板，あ
るいは別の部材を準備する必要がなく、またこの高周波
ＩＣチップ１ａを台座４に搭載する際の工程も複雑なも
のとはならず、従来よりさらに少ない工程で該ミリ波デ
バイス用パッケージ１２を作成することができる。
【００２３】このように、導波管７にＥ面プローブによ
り接続されるマイクロストリップ線路２ａが形成された
高周波ＩＣチップ１ａにより、導波管入出力部７ａの開
口部４ａを塞ぐようにしたので、高周波ＩＣチップ１ａ
の素子側の気密性を確保することができ、低損失でかつ
信頼性の高いミリ波デバイス用のパッケージをより少な
い工程で得ることができる効果がある。
り接続されるマイクロストリップ線路２ａが形成された
高周波ＩＣチップ１ａにより、導波管入出力部７ａの開
口部４ａを塞ぐようにしたので、高周波ＩＣチップ１ａ
の素子側の気密性を確保することができ、低損失でかつ
信頼性の高いミリ波デバイス用のパッケージをより少な
い工程で得ることができる効果がある。
【００２４】実施の形態３．以下、本発明の実施の形態
３を図を用いて説明する。図６は、本実施の形態３にお
けるミリ波デバイス用パッケージを示したもので、図６
(a) は信号の流れに平行な面で見た断面図、図６(b) は
マイクロストリップ線路２ａと、導波管７との接続部を
説明するための一部透視斜視図である。図において、図
１と同一符号は同一または相当する部分を示しており、
１３は本実施の形態３におけるミリ波デバイス用パッケ
ージ、８は該ミリ波デバイス用パッケージ１３の側壁、
８ａは該側壁８のマイクロストリップ線路２ａに隣接す
る領域に設けられたセラミック，ガラス等の低損失材料
よりなる絶縁部、９は導波管７を形成するためにパッケ
ージの側壁８，及び台座４の側面に銀ろう等で接着され
た導波管筐体を示している。
３を図を用いて説明する。図６は、本実施の形態３にお
けるミリ波デバイス用パッケージを示したもので、図６
(a) は信号の流れに平行な面で見た断面図、図６(b) は
マイクロストリップ線路２ａと、導波管７との接続部を
説明するための一部透視斜視図である。図において、図
１と同一符号は同一または相当する部分を示しており、
１３は本実施の形態３におけるミリ波デバイス用パッケ
ージ、８は該ミリ波デバイス用パッケージ１３の側壁、
８ａは該側壁８のマイクロストリップ線路２ａに隣接す
る領域に設けられたセラミック，ガラス等の低損失材料
よりなる絶縁部、９は導波管７を形成するためにパッケ
ージの側壁８，及び台座４の側面に銀ろう等で接着され
た導波管筐体を示している。
【００２５】本実施の形態３によるミリ波デバイス用パ
ッケージ１３は、フィールドスルー方式により側壁８の
外方に突出した線路と、台座４，側壁８，及び導波管筐
体９により形成される導波管７とが、Ｅ面プローブによ
り接続される構成としたものである。
ッケージ１３は、フィールドスルー方式により側壁８の
外方に突出した線路と、台座４，側壁８，及び導波管筐
体９により形成される導波管７とが、Ｅ面プローブによ
り接続される構成としたものである。
【００２６】以下、本実施の形態３におけるミリ波デバ
イス用パッケージの作用，効果について説明する。本実
施の形態３におけるミリ波デバイス用パッケージ１３に
おいては、フィールドスルー方式により側壁８の外方に
突出させて形成したマイクロストリップ線路２ａと、線
路基板２が台座４より外方に突出している側壁８及び台
座４の左右両側の外壁面に形成された、該外壁面の所要
領域をその内壁の一部とする導波管７とが、Ｅ面プロー
ブで接続される構成としたので、引き出したマイクロス
トリップ線路２ａを直接導波管７に接続することがで
き、信号の通過経路を短縮することができる。
イス用パッケージの作用，効果について説明する。本実
施の形態３におけるミリ波デバイス用パッケージ１３に
おいては、フィールドスルー方式により側壁８の外方に
突出させて形成したマイクロストリップ線路２ａと、線
路基板２が台座４より外方に突出している側壁８及び台
座４の左右両側の外壁面に形成された、該外壁面の所要
領域をその内壁の一部とする導波管７とが、Ｅ面プロー
ブで接続される構成としたので、引き出したマイクロス
トリップ線路２ａを直接導波管７に接続することがで
き、信号の通過経路を短縮することができる。
【００２７】このように、フィールドスルー方式で側壁
８の外部に引き出したマイクロストリップ線路２ａと、
台座４，側壁８，及び導波管筐体９により形成される導
波管７とがＥ面プローブで接続される構成としたので、
気密性を確保しつつ、信号の通過経路を短くして、信号
の減衰を抑えることができ、これにより、高周波ＩＣチ
ップを気密封止しかつ信号の減衰を抑えることのできる
ミリ波デバイス用パッケージを得ることができる効果が
ある。
８の外部に引き出したマイクロストリップ線路２ａと、
台座４，側壁８，及び導波管筐体９により形成される導
波管７とがＥ面プローブで接続される構成としたので、
気密性を確保しつつ、信号の通過経路を短くして、信号
の減衰を抑えることができ、これにより、高周波ＩＣチ
ップを気密封止しかつ信号の減衰を抑えることのできる
ミリ波デバイス用パッケージを得ることができる効果が
ある。
【００２８】
【発明の効果】以上のように、請求項１に係るミリ波デ
バイス用パッケージによれば、台座上面の中央に、ミリ
波帯で動作する高周波ＩＣチップが搭載され、上記台座
上面の左右両側に、上記高周波ＩＣチップとそれぞれ接
続される線路を有する線路基板が搭載され、上記台座の
上面上に上記線路基板，及び上記高周波ＩＣチップを覆
ってこれを封止する蓋が設けられるとともに、上記台座
の両端近傍において該台座を上下に貫通する開口よりな
る導波管入出力部と、これにその上方につながる，導波
管端部とよりなる導波管がそれぞれ形成され、上記線路
基板の線路と上記導波管とがＥ面プローブにより接続さ
れ、上記左右の線路基板が上記台座上面の左右の開口を
それぞれ塞ぐように搭載されているので、高周波ＩＣチ
ップの気密性を保つことができ、低損失でかつ信頼性の
高いミリ波デバイス用のパッケージを得ることができる
効果がある。
バイス用パッケージによれば、台座上面の中央に、ミリ
波帯で動作する高周波ＩＣチップが搭載され、上記台座
上面の左右両側に、上記高周波ＩＣチップとそれぞれ接
続される線路を有する線路基板が搭載され、上記台座の
上面上に上記線路基板，及び上記高周波ＩＣチップを覆
ってこれを封止する蓋が設けられるとともに、上記台座
の両端近傍において該台座を上下に貫通する開口よりな
る導波管入出力部と、これにその上方につながる，導波
管端部とよりなる導波管がそれぞれ形成され、上記線路
基板の線路と上記導波管とがＥ面プローブにより接続さ
れ、上記左右の線路基板が上記台座上面の左右の開口を
それぞれ塞ぐように搭載されているので、高周波ＩＣチ
ップの気密性を保つことができ、低損失でかつ信頼性の
高いミリ波デバイス用のパッケージを得ることができる
効果がある。
【００２９】また、請求項２に係るミリ波デバイス用パ
ッケージによれば、台座の上面に、その左右両側にチッ
プ内の素子に接続された線路を有するミリ波帯で動作す
る高周波ＩＣチップが搭載され、上記台座の上面上に上
記高周波ＩＣチップを覆ってこれを封止する蓋が設けら
れるとともに、上記台座の両端近傍において該台座を上
下に貫通する開口よりなる導波管入出力部と、これにそ
の上方につながる，導波管端部とよりなる導波管がそれ
ぞれ形成され、上記高周波ＩＣチップの線路と上記導波
管とがＥ面プローブにより接続され、上記高周波ＩＣチ
ップが上記台座上面の左右の開口をともに塞ぐように搭
載されているので、高周波ＩＣチップ表面の気密性を保
つことができ、低損失でかつ信頼性の高いミリ波デバイ
ス用のパッケージを少ない工程で得ることができる効果
がある。
ッケージによれば、台座の上面に、その左右両側にチッ
プ内の素子に接続された線路を有するミリ波帯で動作す
る高周波ＩＣチップが搭載され、上記台座の上面上に上
記高周波ＩＣチップを覆ってこれを封止する蓋が設けら
れるとともに、上記台座の両端近傍において該台座を上
下に貫通する開口よりなる導波管入出力部と、これにそ
の上方につながる，導波管端部とよりなる導波管がそれ
ぞれ形成され、上記高周波ＩＣチップの線路と上記導波
管とがＥ面プローブにより接続され、上記高周波ＩＣチ
ップが上記台座上面の左右の開口をともに塞ぐように搭
載されているので、高周波ＩＣチップ表面の気密性を保
つことができ、低損失でかつ信頼性の高いミリ波デバイ
ス用のパッケージを少ない工程で得ることができる効果
がある。
【００３０】また、請求項３に係るミリ波デバイス用パ
ッケージによれば、請求項１のミリ波デバイス用パッケ
ージにおいて、上記左右の線路基板裏面には、上記導波
管入出力部の開口に対応する領域を除いて、裏面金属が
形成されているので、高周波ＩＣチップの気密性をより
向上させることができる。
ッケージによれば、請求項１のミリ波デバイス用パッケ
ージにおいて、上記左右の線路基板裏面には、上記導波
管入出力部の開口に対応する領域を除いて、裏面金属が
形成されているので、高周波ＩＣチップの気密性をより
向上させることができる。
【００３１】また、請求項４に係るミリ波デバイス用パ
ッケージによれば、請求項２のミリ波デバイス用パッケ
ージにおいて、上記高周波ＩＣチップ裏面には、上記導
波管入出力部の開口に対応する領域を除いて、裏面金属
が形成されているので、高周波ＩＣチップの気密性をよ
り向上させることができる。
ッケージによれば、請求項２のミリ波デバイス用パッケ
ージにおいて、上記高周波ＩＣチップ裏面には、上記導
波管入出力部の開口に対応する領域を除いて、裏面金属
が形成されているので、高周波ＩＣチップの気密性をよ
り向上させることができる。
【００３２】また、請求項５に係るミリ波デバイス用パ
ッケージによれば、台座上面の中央に、ミリ波帯で動作
する高周波ＩＣチップが搭載されるとともに、上記台座
の外周上に、壁部が形成され、上記台座上面の左右両側
に、該台座の左右端部より上記壁部を挿通してさらに外
方に突出する，上記高周波ＩＣチップとそれぞれ接続さ
れる線路を有する線路基板が搭載され、上記壁部上に高
周波ＩＣチップ，及び上記線路基板の要部を覆ってこれ
を封止する蓋が形成され、上記線路基板が台座より外方
に突出している上記壁部及び上記台座の左右両側の外壁
面に、該外壁面の所要領域をその内壁の一部とする導波
管を形成する，導波管筐体が形成されているので、信号
の通過経路を短縮することができ、低損失でかつ信頼性
の高いミリ波デバイス用のパッケージを得ることができ
る効果がある。
ッケージによれば、台座上面の中央に、ミリ波帯で動作
する高周波ＩＣチップが搭載されるとともに、上記台座
の外周上に、壁部が形成され、上記台座上面の左右両側
に、該台座の左右端部より上記壁部を挿通してさらに外
方に突出する，上記高周波ＩＣチップとそれぞれ接続さ
れる線路を有する線路基板が搭載され、上記壁部上に高
周波ＩＣチップ，及び上記線路基板の要部を覆ってこれ
を封止する蓋が形成され、上記線路基板が台座より外方
に突出している上記壁部及び上記台座の左右両側の外壁
面に、該外壁面の所要領域をその内壁の一部とする導波
管を形成する，導波管筐体が形成されているので、信号
の通過経路を短縮することができ、低損失でかつ信頼性
の高いミリ波デバイス用のパッケージを得ることができ
る効果がある。
【図１】 本発明の実施の形態１によるミリ波デバイス
用パッケージを示す断面図（(a) ），及び円Ｂ部分近傍
の拡大図（(b) ）である。
用パッケージを示す断面図（(a) ），及び円Ｂ部分近傍
の拡大図（(b) ）である。
【図２】 図１の一点鎖線ＡＡ’に沿って見た断面図で
ある。
ある。
【図３】 本発明の実施の形態１による，蓋をする前の
ミリ波デバイス用パッケージの平面図である。
ミリ波デバイス用パッケージの平面図である。
【図４】 本発明の実施の形態１によるミリ波デバイス
用パッケージにおける線路基板を示す平面図（(a) ），
及び底面図（(b) ）である。
用パッケージにおける線路基板を示す平面図（(a) ），
及び底面図（(b) ）である。
【図５】 本発明の実施の形態２によるミリ波デバイス
用パッケージを示す断面図（(a) ），及び蓋をする前の
ミリ波デバイス用パッケージの平面図（(b)）である。
用パッケージを示す断面図（(a) ），及び蓋をする前の
ミリ波デバイス用パッケージの平面図（(b)）である。
【図６】 本発明の実施の形態３によるミリ波デバイス
用パッケージを示す断面図（(a) ），及びフィールドス
ルー方式により引き出された線路と導波管との接続部を
示す一部透視斜視図（(b) ）である。
用パッケージを示す断面図（(a) ），及びフィールドス
ルー方式により引き出された線路と導波管との接続部を
示す一部透視斜視図（(b) ）である。
【図７】 従来のミリ波デバイス用パッケージを示す断
面図（(a) ），及び蓋をする前の従来のミリ波デバイス
用パッケージの平面図（(b) ）である。
面図（(a) ），及び蓋をする前の従来のミリ波デバイス
用パッケージの平面図（(b) ）である。
１ 高周波ＩＣチップ、１ａ 高周波ＩＣチップ ２
線路基板、２ａ マイクロストリップ線路、２ｂ 裏面
金属、２ｃ 誘電体基板、３ ボンディングワイヤ、４
台座、５ 蓋、６ 導波管端部形成部、７ 導波管、
７ａ 導波管入出力部、７ｂ 導波管端部、８ 側壁、
８ｂ 絶縁部、９ 導波管筐体、１０従来のミリ波デバ
イス用パッケージ、１１〜１３ ミリ波デバイス用パッ
ケージ。
線路基板、２ａ マイクロストリップ線路、２ｂ 裏面
金属、２ｃ 誘電体基板、３ ボンディングワイヤ、４
台座、５ 蓋、６ 導波管端部形成部、７ 導波管、
７ａ 導波管入出力部、７ｂ 導波管端部、８ 側壁、
８ｂ 絶縁部、９ 導波管筐体、１０従来のミリ波デバ
イス用パッケージ、１１〜１３ ミリ波デバイス用パッ
ケージ。
Claims (5)
- 【請求項１】 台座上面の中央に、ミリ波帯で動作する
高周波ＩＣチップが搭載され、 上記台座上面の左右両側に、上記高周波ＩＣチップとそ
れぞれ接続される線路を有する線路基板が搭載され、 上記台座の上面上に上記線路基板，及び上記高周波ＩＣ
チップを覆ってこれを封止する蓋が設けられるととも
に、上記台座の両端近傍において該台座を上下に貫通す
る開口よりなる導波管入出力部と、これにその上方につ
ながる，導波管端部とよりなる導波管がそれぞれ形成さ
れ、上記線路基板の線路と上記導波管とがＥ面プローブ
により接続され、 上記左右の線路基板が上記台座上面の左右の開口をそれ
ぞれ塞ぐように搭載されていることを特徴とするミリ波
デバイス用パッケージ。 - 【請求項２】 台座の上面に、その左右両側にチップ内
の素子に接続された線路を有するミリ波帯で動作する高
周波ＩＣチップが搭載され、 上記台座の上面上に上記高周波ＩＣチップを覆ってこれ
を封止する蓋が設けられるとともに、上記台座の両端近
傍において該台座を上下に貫通する開口よりなる導波管
入出力部と、これにその上方につながる，導波管端部と
よりなる導波管がそれぞれ形成され、上記高周波ＩＣチ
ップの線路と上記導波管とがＥ面プローブにより接続さ
れ、 上記高周波ＩＣチップが上記台座上面の左右の開口をと
もに塞ぐように搭載されていることを特徴とするミリ波
デバイス用パッケージ。 - 【請求項３】 請求項１に記載のミリ波デバイス用パッ
ケージにおいて、 上記左右の線路基板裏面には、上記導波管入出力部の開
口に対応する領域を除いて、裏面金属が形成されている
ことを特徴とするミリ波デバイス用パッケージ。 - 【請求項４】 請求項２に記載のミリ波デバイス用パッ
ケージにおいて、 上記高周波ＩＣチップ裏面には、上記導波管入出力部の
開口に対応する領域を除いて、裏面金属が形成されてい
ることを特徴とするミリ波デバイス用パッケージ。 - 【請求項５】 台座上面の中央に、ミリ波帯で動作する
高周波ＩＣチップが搭載されるとともに、上記台座の外
周上に、壁部が形成され、 上記台座上面の左右両側に、該台座の左右端部より上記
壁部を挿通してさらに外方に突出する，上記高周波ＩＣ
チップとそれぞれ接続される線路を有する線路基板が搭
載され、 上記壁部上に高周波ＩＣチップ，及び上記線路基板の要
部を覆ってこれを封止する蓋が形成され、 上記線路基板が台座より外方に突出している上記壁部及
び上記台座の左右両側の外壁面に、該外壁面の所要領域
をその内壁の一部とする導波管を形成する，導波管筐体
が形成されていることを特徴とするミリ波デバイス用パ
ッケージ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8221304A JPH1065038A (ja) | 1996-08-22 | 1996-08-22 | ミリ波デバイス用パッケージ |
| US08/808,688 US5808519A (en) | 1996-08-22 | 1997-02-28 | Hermetically sealed millimeter-wave device |
| DE19711716A DE19711716A1 (de) | 1996-08-22 | 1997-03-20 | Millimeterwellenvorrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8221304A JPH1065038A (ja) | 1996-08-22 | 1996-08-22 | ミリ波デバイス用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1065038A true JPH1065038A (ja) | 1998-03-06 |
Family
ID=16764703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8221304A Pending JPH1065038A (ja) | 1996-08-22 | 1996-08-22 | ミリ波デバイス用パッケージ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5808519A (ja) |
| JP (1) | JPH1065038A (ja) |
| DE (1) | DE19711716A1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015126025A (ja) * | 2013-12-25 | 2015-07-06 | 株式会社東芝 | 半導体パッケージ |
| JP2015149420A (ja) * | 2014-02-07 | 2015-08-20 | 株式会社東芝 | ミリ波帯用半導体パッケージおよびミリ波帯用半導体装置 |
| US9343794B2 (en) | 2014-02-07 | 2016-05-17 | Kabushiki Kaisha Toshiba | Millimeter wave bands semiconductor package |
| US9343793B2 (en) | 2014-02-07 | 2016-05-17 | Kabushiki Kaisha Toshiba | Millimeter wave bands semiconductor package |
| US9536843B2 (en) | 2013-12-25 | 2017-01-03 | Kabushiki Kaisha Toshiba | Semiconductor package and semiconductor module |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0874415B1 (en) * | 1997-04-25 | 2006-08-23 | Kyocera Corporation | High-frequency package |
| DE69938271T2 (de) * | 1998-05-29 | 2009-03-19 | Kyocera Corp. | Hochfrequenzmodul |
| US6573803B1 (en) * | 2000-10-12 | 2003-06-03 | Tyco Electronics Corp. | Surface-mounted millimeter wave signal source with ridged microstrip to waveguide transition |
| KR100472681B1 (ko) * | 2002-10-21 | 2005-03-10 | 한국전자통신연구원 | 도파관 구조의 패키지 및 그 제조 방법 |
| FR2850793A1 (fr) * | 2003-01-31 | 2004-08-06 | Thomson Licensing Sa | Transition entre un circuit micro-ruban et un guide d'onde et unite exterieure d'emission reception incorporant la transition |
| US7276988B2 (en) * | 2004-06-30 | 2007-10-02 | Endwave Corporation | Multi-substrate microstrip to waveguide transition |
| US7479841B2 (en) * | 2005-02-15 | 2009-01-20 | Northrop Grumman Corporation | Transmission line to waveguide interconnect and method of forming same including a heat spreader |
| JP4687714B2 (ja) * | 2005-08-25 | 2011-05-25 | 株式会社村田製作所 | 線路変換器、高周波モジュールおよび通信装置 |
| WO2007054355A1 (de) * | 2005-11-14 | 2007-05-18 | Vega Grieshaber Kg | Hohlleiterübergang |
| US8912858B2 (en) * | 2009-09-08 | 2014-12-16 | Siklu Communication ltd. | Interfacing between an integrated circuit and a waveguide through a cavity located in a soft laminate |
| US9270005B2 (en) | 2011-02-21 | 2016-02-23 | Siklu Communication ltd. | Laminate structures having a hole surrounding a probe for propagating millimeter waves |
| WO2013190437A1 (en) * | 2012-06-20 | 2013-12-27 | Siklu Communication ltd. | Systems and methods for millimeter-wave laminate structures |
| EP2916384B1 (en) * | 2012-11-02 | 2019-05-08 | NEC Corporation | Semiconductor package and mounting structure thereof |
| US9564671B2 (en) * | 2014-12-28 | 2017-02-07 | International Business Machines Corporation | Direct chip to waveguide transition including ring shaped antennas disposed in a thinned periphery of the chip |
| US10826165B1 (en) | 2019-07-19 | 2020-11-03 | Eagle Technology, Llc | Satellite system having radio frequency assembly with signal coupling pin and associated methods |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1150715B (it) * | 1982-03-19 | 1986-12-17 | Marco Clementi | Autoradio con dispositivi che ne permettono la manovra a distanza |
| DE3217945A1 (de) * | 1982-05-13 | 1984-02-02 | ANT Nachrichtentechnik GmbH, 7150 Backnang | Uebergang von einem hohlleiter auf eine mikrostreifenleitung |
| US4716386A (en) * | 1986-06-10 | 1987-12-29 | Canadian Marconi Company | Waveguide to stripline transition |
| JPH0221744A (ja) * | 1988-07-11 | 1990-01-24 | Meidensha Corp | マルチコンピュータシステムの情報伝送方法 |
| US5202648A (en) * | 1991-12-09 | 1993-04-13 | The Boeing Company | Hermetic waveguide-to-microstrip transition module |
| JP2674417B2 (ja) * | 1992-04-01 | 1997-11-12 | 日本電気株式会社 | 超高周波用パッケージ |
| FR2700066A1 (fr) * | 1992-12-29 | 1994-07-01 | Philips Electronique Lab | Dispositif hyperfréquences comprenant au moins une transition entre une ligne de transmission intégrée sur un substrat et un guide d'onde. |
| JP3282267B2 (ja) * | 1993-02-24 | 2002-05-13 | 富士通株式会社 | 導波管入出力パッケージ構造 |
-
1996
- 1996-08-22 JP JP8221304A patent/JPH1065038A/ja active Pending
-
1997
- 1997-02-28 US US08/808,688 patent/US5808519A/en not_active Expired - Fee Related
- 1997-03-20 DE DE19711716A patent/DE19711716A1/de not_active Ceased
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015126025A (ja) * | 2013-12-25 | 2015-07-06 | 株式会社東芝 | 半導体パッケージ |
| US9536843B2 (en) | 2013-12-25 | 2017-01-03 | Kabushiki Kaisha Toshiba | Semiconductor package and semiconductor module |
| JP2015149420A (ja) * | 2014-02-07 | 2015-08-20 | 株式会社東芝 | ミリ波帯用半導体パッケージおよびミリ波帯用半導体装置 |
| US9343794B2 (en) | 2014-02-07 | 2016-05-17 | Kabushiki Kaisha Toshiba | Millimeter wave bands semiconductor package |
| US9343793B2 (en) | 2014-02-07 | 2016-05-17 | Kabushiki Kaisha Toshiba | Millimeter wave bands semiconductor package |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19711716A1 (de) | 1998-02-26 |
| US5808519A (en) | 1998-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1065038A (ja) | ミリ波デバイス用パッケージ | |
| EP0503200B1 (en) | Package for microwave integrated circuit | |
| JP3129288B2 (ja) | マイクロ波集積回路マルチチップモジュール、マイクロ波集積回路マルチチップモジュールの実装構造 | |
| JPH10242716A (ja) | 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ | |
| JPS6325710B2 (ja) | ||
| EP0438056A2 (en) | High-Frequency circuit package | |
| US7471520B2 (en) | Impedance matching external component connections with uncompensated leads | |
| JP2000031712A (ja) | マイクロストリップラインー導波管変換構造、高周波信号用集積回路パッケージ及びその製造方法 | |
| JP3485520B2 (ja) | 化合物半導体ベアチップ実装型ミリ波帯モジュール及びその製造方法 | |
| JPS61114562A (ja) | マイクロ波用チツプキヤリヤ | |
| JPH11214580A (ja) | 高周波素子収納用パッケージ | |
| JPH11204690A (ja) | 表面実装型パッケージ及び半導体装置 | |
| JPH0870061A (ja) | 高周波集積回路、及びその製造方法 | |
| JP2002261188A (ja) | 電子部品のパッケージ構造 | |
| JPH11312751A (ja) | 高周波回路用パッケージ | |
| JPH05199019A (ja) | 高周波回路パッケージ | |
| JP3773803B2 (ja) | 半導体素子実装用パッケージおよび半導体素子実装方法 | |
| JP2664774B2 (ja) | 高周波回路モジュール | |
| JPH1174416A (ja) | 半導体チップ用キャリア，半導体モジュール，半導体チップ用キャリアの製造方法，および半導体モジュールの製造方法 | |
| JP2002190541A (ja) | 高周波回路用パッケージ | |
| JP4821391B2 (ja) | 回路基板の接続構造 | |
| JPH11340370A (ja) | 高周波用モジュール | |
| JP2002305262A (ja) | 半導体素子実装用パッケージ | |
| JPS60500110A (ja) | マイクロ波パツケ−ジ | |
| JP2023160007A (ja) | 半導体パッケージ用ステム、半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040303 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040427 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040610 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050809 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051006 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051102 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051227 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060124 |