JPS6325710B2 - - Google Patents
Info
- Publication number
- JPS6325710B2 JPS6325710B2 JP57073080A JP7308082A JPS6325710B2 JP S6325710 B2 JPS6325710 B2 JP S6325710B2 JP 57073080 A JP57073080 A JP 57073080A JP 7308082 A JP7308082 A JP 7308082A JP S6325710 B2 JPS6325710 B2 JP S6325710B2
- Authority
- JP
- Japan
- Prior art keywords
- strip line
- package
- base
- metal
- view
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000002184 metal Substances 0.000 claims description 33
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 239000004065 semiconductor Substances 0.000 claims description 14
- 239000012212 insulator Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims 1
- 230000035515 penetration Effects 0.000 claims 1
- 239000000919 ceramic Substances 0.000 description 24
- 239000011104 metalized film Substances 0.000 description 18
- 238000007789 sealing Methods 0.000 description 8
- 230000008878 coupling Effects 0.000 description 7
- 238000010168 coupling process Methods 0.000 description 7
- 238000005859 coupling reaction Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 208000032366 Oversensing Diseases 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
- H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6616—Vertical connections, e.g. vias
- H01L2223/6622—Coaxial feed-throughs in active or passive substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Waveguides (AREA)
- Wire Bonding (AREA)
- Microwave Amplifiers (AREA)
Description
【発明の詳細な説明】
発明の技術分野
本発明は、超高周波回路或いは高速デイジタル
回路に用いられる半導体装置、特にパツケージを
改良したその種の半導体装置に関する。
回路に用いられる半導体装置、特にパツケージを
改良したその種の半導体装置に関する。
従来技術と問題点
従来、前記種類の半導体装置に於けるパツケー
ジとして、第1〜4図に見られるものが知られて
いる。
ジとして、第1〜4図に見られるものが知られて
いる。
第1図は、セラミツク枠型パツケージの要部斜
面図であり、1は銅性のベース、2はセラミツク
匡体、2Aは第1のセラミツク枠、2Bは第2の
セラミツク枠、3はリード片、4はメタライズ膜
をそれぞれ示している。
面図であり、1は銅性のベース、2はセラミツク
匡体、2Aは第1のセラミツク枠、2Bは第2の
セラミツク枠、3はリード片、4はメタライズ膜
をそれぞれ示している。
第2図は、セラミツク板型パツケージの要部斜
面図であり、5は銅製のベース、6はセラミツク
板、6Aは窓、7は導電膜をそれぞれ示してい
る。
面図であり、5は銅製のベース、6はセラミツク
板、6Aは窓、7は導電膜をそれぞれ示してい
る。
これらのパツケージは、小型であり、半導体素
子用或いは小型固体装置用としては安価でもある
ので広く使用されている。しかしながら、更に高
性能化しようとすると幾つかの問題がある。
子用或いは小型固体装置用としては安価でもある
ので広く使用されている。しかしながら、更に高
性能化しようとすると幾つかの問題がある。
たとえば、第1図のものでは、ハーメチツク・
シールを行なつた場合に、リング状になつている
セラミツク枠2B上のメタライズ膜4が共振する
ことがある。この共振はメタライズ膜4がリング
状になつている長さに応じた周波数で発生する。
これを避けようとして、封止用の蓋体を金属にし
たり、或いは、セラミツクに全面メタライズした
ものを用いると、共振周波数を幾分高めることは
可能であるが、メタライズされた部分の面積に応
じた共振を示す。従つて、このパツケージを超高
周波帯で使用するには制限があり、一般には用い
られていない。
シールを行なつた場合に、リング状になつている
セラミツク枠2B上のメタライズ膜4が共振する
ことがある。この共振はメタライズ膜4がリング
状になつている長さに応じた周波数で発生する。
これを避けようとして、封止用の蓋体を金属にし
たり、或いは、セラミツクに全面メタライズした
ものを用いると、共振周波数を幾分高めることは
可能であるが、メタライズされた部分の面積に応
じた共振を示す。従つて、このパツケージを超高
周波帯で使用するには制限があり、一般には用い
られていない。
また、第2図のものでは、導電膜7間でクロ
ス・トークを発生する虞があるので、これも超高
周波用としては不適である。このパツケージは、
実は高速デイジタル回路用であつて、近年、デイ
ジタル回路も特に高速化の為の開発が急速に行な
われ、GaAs系を中心としてSi系のものに於いて
もGHz帯で動作するのものが現われている。この
種の回路、例えばロジツク、メモリ等では複雑な
樹能を持つもので、入出力端子は10〜40ピンと極
めて多い、そして、これ等のロジツク、メモリが
高速化するにつれて、前記の封止の問題の他に、
限られた面積内に多数の端子が存在する為に前記
したクロス・トース、即ち、端子間の信号の結合
に依る漏れ或いは共振や発振を生じ、更には、封
止部等に於ける寄生容量の増大に依る高速性能の
劣化が考えられる。
ス・トークを発生する虞があるので、これも超高
周波用としては不適である。このパツケージは、
実は高速デイジタル回路用であつて、近年、デイ
ジタル回路も特に高速化の為の開発が急速に行な
われ、GaAs系を中心としてSi系のものに於いて
もGHz帯で動作するのものが現われている。この
種の回路、例えばロジツク、メモリ等では複雑な
樹能を持つもので、入出力端子は10〜40ピンと極
めて多い、そして、これ等のロジツク、メモリが
高速化するにつれて、前記の封止の問題の他に、
限られた面積内に多数の端子が存在する為に前記
したクロス・トース、即ち、端子間の信号の結合
に依る漏れ或いは共振や発振を生じ、更には、封
止部等に於ける寄生容量の増大に依る高速性能の
劣化が考えられる。
そこで、現在、超高周波用としては、回路を銅
とセラミツクとを積層して作製したチツプ上に形
成し、これを第3図或いは第4図に見られるパツ
ケージにいれ、全体を封止して外気からの保護措
置を講ずるようにしている。
とセラミツクとを積層して作製したチツプ上に形
成し、これを第3図或いは第4図に見られるパツ
ケージにいれ、全体を封止して外気からの保護措
置を講ずるようにしている。
第3図は、金属匡体型パツケージの要部斜面図
であり、8は金属匡体、9は同軸コネクタ、9A
は芯線、10はセラミツク或いは樹脂などからな
るインシユレータをそれぞれ示している。第4図
は、鍔付金属匡体型パツケージの要部斜面図であ
り、11は鍔付金属匡体、12はインシユレー
タ、13は芯線をそれぞれ示している。
であり、8は金属匡体、9は同軸コネクタ、9A
は芯線、10はセラミツク或いは樹脂などからな
るインシユレータをそれぞれ示している。第4図
は、鍔付金属匡体型パツケージの要部斜面図であ
り、11は鍔付金属匡体、12はインシユレー
タ、13は芯線をそれぞれ示している。
これ等は、いずれも大型化することは避けられ
ない旨の欠点があり、また、それ等パツケージの
欠点を更に詳細に説明すると次の通りである。
ない旨の欠点があり、また、それ等パツケージの
欠点を更に詳細に説明すると次の通りである。
即ち、第3図の例では、封止部は同軸線路であ
り、外部回路との結合は同軸コネクタ9に依り、
また、内部回路との結合は同軸の芯線9Aを延長
してそれぞれ行なつている。従つて、内部回路
(ストリツプ線路構造)との接続は第5図に示す
ように、セラミツク板10Aに50〔Ω〕のストリ
ツプ線路9Bを形成したチツプを挿入し、芯線9
Aと線路9Bとを接続して変換し、線路9Bと内
部回路のパツドとをリード・ボンデイングしてい
る。この構造は、同軸コネクタ9と外部回路との
結合が容易である旨の大きな利点はあるが、現
在、半導体装置に要求されている小型化、高信頼
化、低価格化等の面で問題があり、特に、次の二
点は重大である。
り、外部回路との結合は同軸コネクタ9に依り、
また、内部回路との結合は同軸の芯線9Aを延長
してそれぞれ行なつている。従つて、内部回路
(ストリツプ線路構造)との接続は第5図に示す
ように、セラミツク板10Aに50〔Ω〕のストリ
ツプ線路9Bを形成したチツプを挿入し、芯線9
Aと線路9Bとを接続して変換し、線路9Bと内
部回路のパツドとをリード・ボンデイングしてい
る。この構造は、同軸コネクタ9と外部回路との
結合が容易である旨の大きな利点はあるが、現
在、半導体装置に要求されている小型化、高信頼
化、低価格化等の面で問題があり、特に、次の二
点は重大である。
(イ) 同軸コネクタを用いているので小型化が困難
である。これを解消しようとして、第4図に見
られるように、芯線13を外部回路のストリツ
プ線路と結合するようにしたものがある。この
構造のものは、必要に応じて同軸コネクタにす
ることも出来るので利点はあるが、ストリツプ
線路に変換する作業はユーザの手に委ねられて
いるので、変換の特性を保証することが困難で
あり、また、広帯域のインピーダンス整合を行
なうことが難しい。
である。これを解消しようとして、第4図に見
られるように、芯線13を外部回路のストリツ
プ線路と結合するようにしたものがある。この
構造のものは、必要に応じて同軸コネクタにす
ることも出来るので利点はあるが、ストリツプ
線路に変換する作業はユーザの手に委ねられて
いるので、変換の特性を保証することが困難で
あり、また、広帯域のインピーダンス整合を行
なうことが難しい。
(ロ) ハーメチツク・シールを行う部分の長さが長
いのでシールが困難である。一般に、鑞付けす
る際は、鑞材をシール部に載せ、その上から蓋
体を載せ、必要に応じて圧力を加え、恒温槽に
いれる。鑞材は融点に達すると溶け、シール部
や蓋体のメタルになじみハーメチツク・シール
をすることが出来る。然し乍ら、その際、パツ
ケージ内の大量の気体、例えば窒素が熱つせら
れて膨張し、溶けた鑞材に内側から外側へ圧力
を加え、シール部にピン・ボールを発生させ
る。また、溶接でハーメチツク・シールする場
合には、溶接条件が一定になり難く、他の部分
の過熱防止の為の措置もしなければならず、そ
して、一個ずつ行う必要があるので時間が掛
り、歩留りが低下するなど、コストの上昇を招
き、特に、パツケージが小型化するにつれ溶接
は困難になる。
いのでシールが困難である。一般に、鑞付けす
る際は、鑞材をシール部に載せ、その上から蓋
体を載せ、必要に応じて圧力を加え、恒温槽に
いれる。鑞材は融点に達すると溶け、シール部
や蓋体のメタルになじみハーメチツク・シール
をすることが出来る。然し乍ら、その際、パツ
ケージ内の大量の気体、例えば窒素が熱つせら
れて膨張し、溶けた鑞材に内側から外側へ圧力
を加え、シール部にピン・ボールを発生させ
る。また、溶接でハーメチツク・シールする場
合には、溶接条件が一定になり難く、他の部分
の過熱防止の為の措置もしなければならず、そ
して、一個ずつ行う必要があるので時間が掛
り、歩留りが低下するなど、コストの上昇を招
き、特に、パツケージが小型化するにつれ溶接
は困難になる。
ところで、本発明者等は、例えば、第1図のパ
ツケージについて第6図に見られるような改変を
加えてみた。尚、第6図では第1図に関して説明
した部分と同部分を同記号で指示してある。
ツケージについて第6図に見られるような改変を
加えてみた。尚、第6図では第1図に関して説明
した部分と同部分を同記号で指示してある。
即ち、リード片3を挾みセラミツク匡体2の内
外にメタライズ膜14,15,16,17を形成
し、しかも、それ等をメタライズ膜4とコンタク
トさせ、メタライズ膜4からなるリングの実効長
を短縮したものである。しかし、このようにして
も、メタライズ膜の寄生容量、寄生インダクタン
ス等の影響で十分高い周波数まで使用することは
出来なかつた。
外にメタライズ膜14,15,16,17を形成
し、しかも、それ等をメタライズ膜4とコンタク
トさせ、メタライズ膜4からなるリングの実効長
を短縮したものである。しかし、このようにして
も、メタライズ膜の寄生容量、寄生インダクタン
ス等の影響で十分高い周波数まで使用することは
出来なかつた。
また、第7図に見られるような超小型パツケー
ジも試作した。尚、第7図では第1図に関して説
明した部分と同部分は同記号で指示してある。
ジも試作した。尚、第7図では第1図に関して説
明した部分と同部分は同記号で指示してある。
この従来例が第1図従来例と相違する点は、周
波数入力端子18、同出力端子19、直流入力端
子20,21,22,23を有していることであ
る。そして、図示してないが、パツケージ内には
サフアイア基板上に超少型回路を形成したバラン
ス型増幅器を置設した。この装置は、小型である
と共にハーメチツク・シールされている旨の利点
があり、また、サフアイア基板上の回路は入出力
用のハイブリツド・カプラを有し特性インピーダ
ンスに整合されている為、パツケージ内に収容
し、パツケージ内のセラミツク枠2A上の端子と
サフアイア基板上の回路に於ける外部結合端子と
をリード・ボンデイングすることに依り、第8図
に見られるようにパツケージに封入された複数の
増幅段を直接結合することが可能である。
波数入力端子18、同出力端子19、直流入力端
子20,21,22,23を有していることであ
る。そして、図示してないが、パツケージ内には
サフアイア基板上に超少型回路を形成したバラン
ス型増幅器を置設した。この装置は、小型である
と共にハーメチツク・シールされている旨の利点
があり、また、サフアイア基板上の回路は入出力
用のハイブリツド・カプラを有し特性インピーダ
ンスに整合されている為、パツケージ内に収容
し、パツケージ内のセラミツク枠2A上の端子と
サフアイア基板上の回路に於ける外部結合端子と
をリード・ボンデイングすることに依り、第8図
に見られるようにパツケージに封入された複数の
増幅段を直接結合することが可能である。
第8図は、第4図のパツケージを3個接続した
ものであり、第7図で説明した部分と同じ部分は
同記号で指示してある。
ものであり、第7図で説明した部分と同じ部分は
同記号で指示してある。
第8図に於て、端子18に高周波入力を、端子
20,22に直流電圧をそれぞれ給すると、2段
目、3段目と供給されて、高周波出力を端子19
から取り出すことが出来る。この装置に関して
は、4〜8〔GHz〕帯で優れた性能を得ているが、
例えば、8〜18〔GHz〕帯での増幅器を構成する
場合、第6図に見られるパツケージと同じ対策を
施したにも拘わらず、ハーメチツク・シールの為
のリング状メタライズ膜が共振し、その共振周波
数が約11〔GHz〕となり、8〜18〔GHz〕の範囲に
入つてしまうので、実現することは出来なかつ
た。もう一つの問題点はアース電極の事である
が、これについては、後に詳記する。
20,22に直流電圧をそれぞれ給すると、2段
目、3段目と供給されて、高周波出力を端子19
から取り出すことが出来る。この装置に関して
は、4〜8〔GHz〕帯で優れた性能を得ているが、
例えば、8〜18〔GHz〕帯での増幅器を構成する
場合、第6図に見られるパツケージと同じ対策を
施したにも拘わらず、ハーメチツク・シールの為
のリング状メタライズ膜が共振し、その共振周波
数が約11〔GHz〕となり、8〜18〔GHz〕の範囲に
入つてしまうので、実現することは出来なかつ
た。もう一つの問題点はアース電極の事である
が、これについては、後に詳記する。
ところで、現在、第9図に見られるような内部
整合型GaAs電界効果半導体装置が知られてい
る。尚、第9図でも第1図で説明した部分と同じ
部分を同記号で指示してある。
整合型GaAs電界効果半導体装置が知られてい
る。尚、第9図でも第1図で説明した部分と同じ
部分を同記号で指示してある。
この装置では、パツケージ内に半導体チツプ2
4、入力側整合回路25、出力側整合回路26を
備え、例えばGaAs―FETである半導体チツプ2
4を用いて回路を構成することが困難であるユー
ザに対し、パツケージ内でインピーダンス整合を
行い、ユーザは外部に希望の特性を得る為の簡単
な整合回路、DCバイアス回路を準備すれば良い
ようにしたものであり、比較的に希望する性能が
得られ易い為広く使用されている。
4、入力側整合回路25、出力側整合回路26を
備え、例えばGaAs―FETである半導体チツプ2
4を用いて回路を構成することが困難であるユー
ザに対し、パツケージ内でインピーダンス整合を
行い、ユーザは外部に希望の特性を得る為の簡単
な整合回路、DCバイアス回路を準備すれば良い
ようにしたものであり、比較的に希望する性能が
得られ易い為広く使用されている。
しかしながら、この装置も周波数が高くなる
と、GaAs―FETのインピーダンスの低下等の理
由から、希望する性能が得られ難くなることに加
え、パツケージの寄生容量、寄生インダクタン
ス、高周波損失が増加する為、一層性能は得られ
難くなる欠点があり、しかも、前記と同様、リン
グ状メタライズ膜の共振及び後記するアース電極
の問題もあつて、現在、10〔GHz〕以下程度で使
用するものが実現されているにすぎず、前記のよ
うな状況が更に深刻となる10〔GHz〕を越える帯
域で使用出来るパツケージの提供が切望されてい
る。因に、10〔GHz〕以上で使用されているパツ
ケージが無いわけではなく、12〔GHz〕程度まで
使用される極めて小型のパツケージがあるけれど
も、その小型の故に用途が限定されたものとな
り、僅かに低雑音用GaAs―FETに使用されてい
るに過ぎない。
と、GaAs―FETのインピーダンスの低下等の理
由から、希望する性能が得られ難くなることに加
え、パツケージの寄生容量、寄生インダクタン
ス、高周波損失が増加する為、一層性能は得られ
難くなる欠点があり、しかも、前記と同様、リン
グ状メタライズ膜の共振及び後記するアース電極
の問題もあつて、現在、10〔GHz〕以下程度で使
用するものが実現されているにすぎず、前記のよ
うな状況が更に深刻となる10〔GHz〕を越える帯
域で使用出来るパツケージの提供が切望されてい
る。因に、10〔GHz〕以上で使用されているパツ
ケージが無いわけではなく、12〔GHz〕程度まで
使用される極めて小型のパツケージがあるけれど
も、その小型の故に用途が限定されたものとな
り、僅かに低雑音用GaAs―FETに使用されてい
るに過ぎない。
さて、ここで、セラミツク枠型パツケージに共
通するアース電極の問題に関して説明する。
通するアース電極の問題に関して説明する。
一般に、高周波用パツケージに於ては、セラミ
ツクと金属との熱膨張率の違いから、セラミツク
部分に割れを生ずる問題があつた。
ツクと金属との熱膨張率の違いから、セラミツク
部分に割れを生ずる問題があつた。
これを防止する為、第10図に見られるような
パツケージが考えられた。尚、第10図でも第1
図に関して説明した部分と同じ部分は同記号で指
示してある。
パツケージが考えられた。尚、第10図でも第1
図に関して説明した部分と同じ部分は同記号で指
示してある。
図から判るように、ベース1にリング部5Aを
形成し、その上にセラミツク枠2Aが取付けられ
ているものである。尚、27はメタライズ膜であ
る。
形成し、その上にセラミツク枠2Aが取付けられ
ているものである。尚、27はメタライズ膜であ
る。
このようにすると、セラミツク部の割れに関す
る限り絶対的な効果を与えるが、周波数が10〔G
Hz〕以上になると、リング部5Aのインダクタン
スが大きくなり、それがセラミツク枠2Aに於け
るアース電極であるメタライズ膜27とベース1
との間に入ることになる為、アース電極であるメ
タライズ膜27がアースとしての機能を失ない、
ストリツプ・ラインのインピーダンスが適正値か
らずれて、性能が劣化する。
る限り絶対的な効果を与えるが、周波数が10〔G
Hz〕以上になると、リング部5Aのインダクタン
スが大きくなり、それがセラミツク枠2Aに於け
るアース電極であるメタライズ膜27とベース1
との間に入ることになる為、アース電極であるメ
タライズ膜27がアースとしての機能を失ない、
ストリツプ・ラインのインピーダンスが適正値か
らずれて、性能が劣化する。
更にまた、第10図に見られるパツケージを、
第11図に見られるように結合させると、矢印で
示す部分に空洞が形成されるので8〔GHz〕程度
の共振を生ずる欠点がある。尚、このパツケージ
の結合の仕方は、パツケージ同志を衝合し、リー
ド片3をボンデイング28することに依つて行
う。
第11図に見られるように結合させると、矢印で
示す部分に空洞が形成されるので8〔GHz〕程度
の共振を生ずる欠点がある。尚、このパツケージ
の結合の仕方は、パツケージ同志を衝合し、リー
ド片3をボンデイング28することに依つて行
う。
前記説明から明らかであろうが、現在、超高周
波回路や高速デイジタル回路にとつて、10〔GHz〕
以上で使用できるパツケージの出現が切望される
ところであり、近年の装置の構成が、ストリツ
プ・ライン(外部回路との結合)―ストリツプ・
ライン(封止部)―ストリツプ・ライン(内部回
路との結合)の構成を採るようになつて来ている
ので問題は益々深刻である。
波回路や高速デイジタル回路にとつて、10〔GHz〕
以上で使用できるパツケージの出現が切望される
ところであり、近年の装置の構成が、ストリツ
プ・ライン(外部回路との結合)―ストリツプ・
ライン(封止部)―ストリツプ・ライン(内部回
路との結合)の構成を採るようになつて来ている
ので問題は益々深刻である。
発明の目的
本発明の超高周波用或いは高速デイジタル用と
して好適なパツケージを有する半導体装置を提供
するものである。
して好適なパツケージを有する半導体装置を提供
するものである。
発明の実施例
第12図、第13図、第14図は、本発明に用
いる電気端子の正面図、側面図、斜面図である。
いる電気端子の正面図、側面図、斜面図である。
図に於いて、29は例えばセラミツク板からな
る絶縁物基体、30は基体29の表面に形成され
たストリツプ・ライン、31は例えばセラミツク
板からなる絶縁物駒体、32はメタライズ膜をそ
れぞれ示している。尚、駒体31は幅が基体29
と同じで、パツケージの内面及び外面に対向する
方向、即ち、ストリツプ・ライン30と同じ方向
には短くなつている。従つて、ストリツプ・ライ
ン30の一部は表出している。
る絶縁物基体、30は基体29の表面に形成され
たストリツプ・ライン、31は例えばセラミツク
板からなる絶縁物駒体、32はメタライズ膜をそ
れぞれ示している。尚、駒体31は幅が基体29
と同じで、パツケージの内面及び外面に対向する
方向、即ち、ストリツプ・ライン30と同じ方向
には短くなつている。従つて、ストリツプ・ライ
ン30の一部は表出している。
第15図は、電気端子の他の実施例であつて、
第14図等で説明した部分と同部分は同記号で指
示してある。
第14図等で説明した部分と同部分は同記号で指
示してある。
この実施例がさきに説明した実施例と相違する
点は、基体29及び駒体31がそれぞれ半円形を
なしていて、正面から見ると円をなしていること
である。
点は、基体29及び駒体31がそれぞれ半円形を
なしていて、正面から見ると円をなしていること
である。
第16図は、電気端子を製造する方法の一例を
表わすものである。
表わすものである。
まず、aに見られるように、例えばアルミナ生
セラミツク板(基体29に相当)に例えばタング
ステンからなるラミネート用金属パターン(スト
リツプ・ライン30に相当)を形成し、次に、b
に見られるように、小さい例えばアルミナ生セラ
ミツク板(駒体31に相当)を載置してから焼結
し、次に、cに見られるように、ラミネート用金
属パターンに金(Au)を鍍金してから底面、側
面、小さいセラミツク板の上面にメタライズ膜を
形成して完成する。尚、本発明に於ける電気端子
は正面から見た場合の形状が第14図或いは第1
5図に見られるような四角形或いは円形である必
要はなく、他の形状例えば多角形であつても良
い。
セラミツク板(基体29に相当)に例えばタング
ステンからなるラミネート用金属パターン(スト
リツプ・ライン30に相当)を形成し、次に、b
に見られるように、小さい例えばアルミナ生セラ
ミツク板(駒体31に相当)を載置してから焼結
し、次に、cに見られるように、ラミネート用金
属パターンに金(Au)を鍍金してから底面、側
面、小さいセラミツク板の上面にメタライズ膜を
形成して完成する。尚、本発明に於ける電気端子
は正面から見た場合の形状が第14図或いは第1
5図に見られるような四角形或いは円形である必
要はなく、他の形状例えば多角形であつても良
い。
この電極端子では、駒体31を境にしてストリ
ツプ・ライン30の一方は外部回路と、他方は内
部回路とそれぞれ接続されるものであり、接続は
例えばリード・ボンデイングに依つて行なわれ、
電気的特性としては同軸線路に近いものになつて
いる。ストリツプ・ライン30のラミネート部
分、即ち、基体29と駒体31とに挾まれた部分
は、通常、リボン状(横断面を円形にすることも
出来る)であり、絶縁物を介して高周波結合する
外導体(金属パツケージの本体)は、通常、角型
(横断面を円形にすることも出来る)であるから
厳密な意味では同軸とは云えないが、アース電極
となる外導体が側面にも迫つていて、電界分布か
らしても擬似同軸線路を見ることが出来る。
ツプ・ライン30の一方は外部回路と、他方は内
部回路とそれぞれ接続されるものであり、接続は
例えばリード・ボンデイングに依つて行なわれ、
電気的特性としては同軸線路に近いものになつて
いる。ストリツプ・ライン30のラミネート部
分、即ち、基体29と駒体31とに挾まれた部分
は、通常、リボン状(横断面を円形にすることも
出来る)であり、絶縁物を介して高周波結合する
外導体(金属パツケージの本体)は、通常、角型
(横断面を円形にすることも出来る)であるから
厳密な意味では同軸とは云えないが、アース電極
となる外導体が側面にも迫つていて、電界分布か
らしても擬似同軸線路を見ることが出来る。
前記のような、ストリツプ・ライン―擬似同軸
線路―ストリツプ・ラインの構造寸法は自由に設
計できるが、第12図の例では、正面から見て、
一辺1.2〔mm〕の正方形であり、駒体31(第13
図)のストリツプ・ラインと同一方向の長さが
0.5〔mm〕、駒体31を載置してある基体29に於
けるストリツプ・ラインと同一方向の長さが1
〔mm〕、ストリツプ・ライン30の長さが0.25
〔mm〕、幅が0.3〔mm〕、同じくラミネート部分の長
さが0.5〔mm〕、幅が0.25〔mm〕である。
線路―ストリツプ・ラインの構造寸法は自由に設
計できるが、第12図の例では、正面から見て、
一辺1.2〔mm〕の正方形であり、駒体31(第13
図)のストリツプ・ラインと同一方向の長さが
0.5〔mm〕、駒体31を載置してある基体29に於
けるストリツプ・ラインと同一方向の長さが1
〔mm〕、ストリツプ・ライン30の長さが0.25
〔mm〕、幅が0.3〔mm〕、同じくラミネート部分の長
さが0.5〔mm〕、幅が0.25〔mm〕である。
第17図は、本発明一実施例の要部斜面図であ
る。図に於いて、40は金属基体、40Aは匡体
部、41は電気端子、42はリード片をそれぞれ
示す。
る。図に於いて、40は金属基体、40Aは匡体
部、41は電気端子、42はリード片をそれぞれ
示す。
この実施例に於ける入出力端子の特性例を第1
8図及び第19図に示してある。
8図及び第19図に示してある。
第18図では、縦軸に高周波損失を、横軸に周
波数を採つてあり、また、第19図では、縦軸に
端子に於ける電力反射係数を、横軸に周波数を採
つてある。これ等の線図からすると、この装置
は、18〔GHz〕の超高周波で使用することができ
ることをを示し、また、更に高い周波数帯まで使
用可能であることが予測される。
波数を採つてあり、また、第19図では、縦軸に
端子に於ける電力反射係数を、横軸に周波数を採
つてある。これ等の線図からすると、この装置
は、18〔GHz〕の超高周波で使用することができ
ることをを示し、また、更に高い周波数帯まで使
用可能であることが予測される。
このような優れた特性が得られる理由は、前記
リング状メタライズ膜に依る共振が生じないこと
であり、また、第10図に見られるようなリング
部5Aを用いていないからである。これを第20
図に依り説明する。
リング状メタライズ膜に依る共振が生じないこと
であり、また、第10図に見られるようなリング
部5Aを用いていないからである。これを第20
図に依り説明する。
第20図は、第17図に於ける電極端子近傍で
の横断面図であり、第14図及び第17図に関し
て説明した部分と同部分は同記号で指示してあ
る。
の横断面図であり、第14図及び第17図に関し
て説明した部分と同部分は同記号で指示してあ
る。
図から明かなように、この実施例では、基体2
9及び駒体31が直接アース電極即ち金属基体4
0或いは匡体部40Aに接つしていて結果的にス
トリツプ・ライン及び擬似同軸線路部分(ストリ
ツプ・ラインのラミネート部分近傍)の外導体に
相当する部分が確実にアース電位になつているこ
とが保証されていること、外部回路への接続部分
がストリツプ・ラインになつているので不連続部
分が無くなつたこと、ストリツプ・ラインと擬似
同軸線路部分の設計が最適化されていること等に
依るものである。
9及び駒体31が直接アース電極即ち金属基体4
0或いは匡体部40Aに接つしていて結果的にス
トリツプ・ライン及び擬似同軸線路部分(ストリ
ツプ・ラインのラミネート部分近傍)の外導体に
相当する部分が確実にアース電位になつているこ
とが保証されていること、外部回路への接続部分
がストリツプ・ラインになつているので不連続部
分が無くなつたこと、ストリツプ・ラインと擬似
同軸線路部分の設計が最適化されていること等に
依るものである。
第21図は、GaAs―FETに関する実施例であ
つて、aは要部平面図、bは要部正面図であり、
第17図及び第20図に関して説明した部分と同
部分は同記号で指示してある。
つて、aは要部平面図、bは要部正面図であり、
第17図及び第20図に関して説明した部分と同
部分は同記号で指示してある。
この実施例では、匡体部40Aの内部中央の金
属基体40上にGaAs―FETチツプ43を配設
し、該チツプ43の両隣には簡単な整合回路を搭
載した絶縁物基板44が配設され、それ等の素子
と内部ストリツプ・ラインとはリード・ボンデイ
ングで接続されている。従来、この種の装置は、
パツケージの面からの制約で10〔GHz〕以下の周
波数帯でしか使用することが出来なかつたが、本
実施例に依れば20〔GHz〕以下の全域で使用でき、
更に構造の最適化を行なえば30〜40〔GHz〕に於
いても使用可能である。
属基体40上にGaAs―FETチツプ43を配設
し、該チツプ43の両隣には簡単な整合回路を搭
載した絶縁物基板44が配設され、それ等の素子
と内部ストリツプ・ラインとはリード・ボンデイ
ングで接続されている。従来、この種の装置は、
パツケージの面からの制約で10〔GHz〕以下の周
波数帯でしか使用することが出来なかつたが、本
実施例に依れば20〔GHz〕以下の全域で使用でき、
更に構造の最適化を行なえば30〜40〔GHz〕に於
いても使用可能である。
第22図は、他の実施例の要部正面図であり、
第21図に関して説明した部分と同部分は同記号
で指示してある。
第21図に関して説明した部分と同部分は同記号
で指示してある。
この実施例と第21図実施例と相違する点は、
基体40及び匡体部40Aに切欠き40Bを形成
し、該切欠きに基体29及び駒体31からなる電
気端子41を嵌挿し、駒体31の上表面と匡体部
40Aの上表面を同一平面となし、その上にメタ
ライズ膜を有するセラミツク蓋体を封止するもの
である。
基体40及び匡体部40Aに切欠き40Bを形成
し、該切欠きに基体29及び駒体31からなる電
気端子41を嵌挿し、駒体31の上表面と匡体部
40Aの上表面を同一平面となし、その上にメタ
ライズ膜を有するセラミツク蓋体を封止するもの
である。
第23図は、他の実施例の要部正面図であり、
第22図に関して説明した部分と同部分は同記号
で指示してある。
第22図に関して説明した部分と同部分は同記号
で指示してある。
この実施例と第22図実施例と相違する点は、
欠切き40Bに電気端子41を嵌挿した後、その
上に金属枠40Cを固着したものであり、このよ
うにすると、駒体31の上面が確実にアース電位
となる。
欠切き40Bに電気端子41を嵌挿した後、その
上に金属枠40Cを固着したものであり、このよ
うにすると、駒体31の上面が確実にアース電位
となる。
第24図は、他の実施例であつて、aは要部平
面図、bは要部正面図であり、第21図に関して
説明した部分と同部分は同記号で指示してある。
面図、bは要部正面図であり、第21図に関して
説明した部分と同部分は同記号で指示してある。
この実施例は、超小型のバランス型増幅器(図
示せず)をサフアイア基板に搭載し、それを匡体
部40Aに封入したものである。従つて、高周波
入力端子となるリード片45、同じく出力端子と
なるリード片46、ゲート電圧端子となるリード
片47及び48、ドレイン電圧端子となるリード
片49及び50を有している。若し、ゲート電圧
端子及びドレイン電圧端子を直流入力端子として
使用するのであれば、他のゲート電圧端子及びド
レイン電圧端子は次段へ直流電圧を与える出力端
子として用いられる。この実施例を複数個連結す
る際は、少なくとも最初と最後のもの以外のリー
ド片は除去し、ストリツプ・ライン同志をリー
ド・ボンデイングすると良い。
示せず)をサフアイア基板に搭載し、それを匡体
部40Aに封入したものである。従つて、高周波
入力端子となるリード片45、同じく出力端子と
なるリード片46、ゲート電圧端子となるリード
片47及び48、ドレイン電圧端子となるリード
片49及び50を有している。若し、ゲート電圧
端子及びドレイン電圧端子を直流入力端子として
使用するのであれば、他のゲート電圧端子及びド
レイン電圧端子は次段へ直流電圧を与える出力端
子として用いられる。この実施例を複数個連結す
る際は、少なくとも最初と最後のもの以外のリー
ド片は除去し、ストリツプ・ライン同志をリー
ド・ボンデイングすると良い。
従来の装置であると高周波入出力端子と直流端
子との間に高周波結合が存在し、信号出力に共振
に依る凹みを生ずる等の影響があつたが、本実施
例では、電気端子が擬似同軸になつているのでア
ース電極(金属基体)に依り直流端子から離隔さ
れ、また、ストリツプ・ラインもアース電極に依
り直流端子から隔離されているので高周波結合は
全く見られない。
子との間に高周波結合が存在し、信号出力に共振
に依る凹みを生ずる等の影響があつたが、本実施
例では、電気端子が擬似同軸になつているのでア
ース電極(金属基体)に依り直流端子から離隔さ
れ、また、ストリツプ・ラインもアース電極に依
り直流端子から隔離されているので高周波結合は
全く見られない。
第25図には、第24図に関して説明した装置
を8〜18〔GHz〕で使用できるように設計及び製
作し、利得と周波数との関係を測定した結果の線
図であり、縦軸には利得を、横軸には周波数をそ
れぞれ採つてある。図から判るように、8〜18
〔GHz〕に亘り5〜6〔dB〕の平坦な特性を示し、
小型のパツケージに封入されたものとしては、嘗
てない良好な高周波特性を得ている。
を8〜18〔GHz〕で使用できるように設計及び製
作し、利得と周波数との関係を測定した結果の線
図であり、縦軸には利得を、横軸には周波数をそ
れぞれ採つてある。図から判るように、8〜18
〔GHz〕に亘り5〜6〔dB〕の平坦な特性を示し、
小型のパツケージに封入されたものとしては、嘗
てない良好な高周波特性を得ている。
第26図には、第24図に関して説明した装置
に於ける入出力VSWRと周波数の関係が示され、
縦軸には入出力VSWRを、横軸には周波数をそ
れぞれ採つてあり、inは入力の、outは出力の特
性を表している。このように良好な特性が得られ
るのは、内部回路の接続がストリツプ・ライン同
志で行なわれていることにも関連がある。
に於ける入出力VSWRと周波数の関係が示され、
縦軸には入出力VSWRを、横軸には周波数をそ
れぞれ採つてあり、inは入力の、outは出力の特
性を表している。このように良好な特性が得られ
るのは、内部回路の接続がストリツプ・ライン同
志で行なわれていることにも関連がある。
第27図は、高速デイジタル回路用半導体装置
に関する実施例を表し、aは要部平面図、bは要
部正面図である。
に関する実施例を表し、aは要部平面図、bは要
部正面図である。
この実施例は、形状が異なるだけで、基本的に
は例えば第24図のものと変るところはない。
は例えば第24図のものと変るところはない。
図に於いて、51は金属ベース、51Aは匡体
部、52は電気端子、53は半導体チツプをそれ
ぞれ示している。
部、52は電気端子、53は半導体チツプをそれ
ぞれ示している。
この実施例は、高速A/D変換器、高速プリス
ケーラ、高速演算回路等として有用であり、これ
等は例えばGaAs系の場合には数GHzにも達する
ものがある。現在は、第2図に関して説明したよ
うなものを用いているが、これについて欠点があ
ることは前記した通りである。本実施例に於ける
金属ベース51と電気端子52と封止部は他の実
施例と同様に擬似同軸線路になつていると共にス
トリツプ・ラインを含め特性インピーダンスは50
〔Ω〕になつていて、従来のものの欠点は完全に
解消されている。尚、この実施例に限らず、全て
の実施例について、ストリツプ・ライン―封止部
(擬似同軸線路部分)―ストリツプ・ライン全体
として50〔Ω〕とすることが出来、その為にはス
トリツプ・ライン或いはそのラミネート部分が直
線以外のテーパ線路等の形状を採ることもある。
また、第27図の実施例に於いて、ストリツプ・
ラインにリード片を接着して金属ベース51の外
方へ引き出すことも出来る。
ケーラ、高速演算回路等として有用であり、これ
等は例えばGaAs系の場合には数GHzにも達する
ものがある。現在は、第2図に関して説明したよ
うなものを用いているが、これについて欠点があ
ることは前記した通りである。本実施例に於ける
金属ベース51と電気端子52と封止部は他の実
施例と同様に擬似同軸線路になつていると共にス
トリツプ・ラインを含め特性インピーダンスは50
〔Ω〕になつていて、従来のものの欠点は完全に
解消されている。尚、この実施例に限らず、全て
の実施例について、ストリツプ・ライン―封止部
(擬似同軸線路部分)―ストリツプ・ライン全体
として50〔Ω〕とすることが出来、その為にはス
トリツプ・ライン或いはそのラミネート部分が直
線以外のテーパ線路等の形状を採ることもある。
また、第27図の実施例に於いて、ストリツプ・
ラインにリード片を接着して金属ベース51の外
方へ引き出すことも出来る。
第27図の装置には、GaAs系差動増幅器を組
み込むこともできる。
み込むこともできる。
第28図はその場合の電力利用と周波数との関
係を表す線図であつて、この場合も優れた特性が
得られている。
係を表す線図であつて、この場合も優れた特性が
得られている。
発明の効果
本発明の半導体装置に於いては、絶縁物基体上
にストリツプ・ラインを形成しそのストリツプ・
ラインのラミネート部分近傍上に絶縁物駒体をも
うけてなる電気端子を金属匡体部を有する金属ベ
ースの穴或いは切欠き等の貫通部に嵌挿固着した
構造を有しているので、電気端子はアース電位と
なる金属ベースに広い面積で直接固着されている
から、前記従来例のようにリング部を介して固着
した場合のようにアースが不確実となる虞はない
し、そして、構造上からして電気端子に於ける絶
縁物に熱膨張率の相違に起因する割れを生ずるこ
ともあり得ない。また、金属匡体部の上縁に直接
或いはメタライズ膜を介して蓋体を固着しても、
リングに依る共振が発生することはない。
にストリツプ・ラインを形成しそのストリツプ・
ラインのラミネート部分近傍上に絶縁物駒体をも
うけてなる電気端子を金属匡体部を有する金属ベ
ースの穴或いは切欠き等の貫通部に嵌挿固着した
構造を有しているので、電気端子はアース電位と
なる金属ベースに広い面積で直接固着されている
から、前記従来例のようにリング部を介して固着
した場合のようにアースが不確実となる虞はない
し、そして、構造上からして電気端子に於ける絶
縁物に熱膨張率の相違に起因する割れを生ずるこ
ともあり得ない。また、金属匡体部の上縁に直接
或いはメタライズ膜を介して蓋体を固着しても、
リングに依る共振が発生することはない。
第1図乃至第8図は従来例の要部斜面図、第9
図は従来例の要部平面図、第10図及び第11図
は要部断面図、第12図乃至第14図は本発明に
於ける電気端子の正面図と側面図と斜面図、第1
5図は電気端子の他の例を表わす斜面図、第16
図a,b,cは電気端子の製造工程を説明する斜
面図、第17図は本発明一実施例を表わす要部斜
面図、第18図及び第19図は第17図実施例の
特性を表わす線図、第20図は第17図実施例の
要部断面図、第21図a,bは他の実施例の要部
平面図と要部正面図、第22図は他の実施例の要
部正面図、第23図は他の実施例の要部正面図、
第24図a,bは他の実施例の要部平面図と要部
正面図、第25図及び第26図は第24図実施例
の特性を表わす線図、第27図a,bは他の実施
例の要部平面図と要部正面図、第28図は本発明
に依る差動増幅器の特性を表わす線図である。 図に於いて、29は絶縁物基体、30はストリ
ツプ・ライン、31は絶縁物駒体、32はメタラ
イズ膜、40は金属ベース、40Aは金属匡体、
41は電気端子、42はリード片である。
図は従来例の要部平面図、第10図及び第11図
は要部断面図、第12図乃至第14図は本発明に
於ける電気端子の正面図と側面図と斜面図、第1
5図は電気端子の他の例を表わす斜面図、第16
図a,b,cは電気端子の製造工程を説明する斜
面図、第17図は本発明一実施例を表わす要部斜
面図、第18図及び第19図は第17図実施例の
特性を表わす線図、第20図は第17図実施例の
要部断面図、第21図a,bは他の実施例の要部
平面図と要部正面図、第22図は他の実施例の要
部正面図、第23図は他の実施例の要部正面図、
第24図a,bは他の実施例の要部平面図と要部
正面図、第25図及び第26図は第24図実施例
の特性を表わす線図、第27図a,bは他の実施
例の要部平面図と要部正面図、第28図は本発明
に依る差動増幅器の特性を表わす線図である。 図に於いて、29は絶縁物基体、30はストリ
ツプ・ライン、31は絶縁物駒体、32はメタラ
イズ膜、40は金属ベース、40Aは金属匡体、
41は電気端子、42はリード片である。
Claims (1)
- 【特許請求の範囲】 1 枠状の金属筐体部を上部に、半導体素子を搭
載する板状の金属基体部を底部にそれぞれ有し、
且つ、該金属筐体部の内外を結ぶ貫通部を有する
金属ベースと、 表面の一部に於いて一端から他端に延びるスト
リツプ・ラインが形成された絶縁物基体、及び該
絶縁物基体の表面の中央部上とストリツプ・ライ
ン中央部上に設けられて該絶縁物基体と一体化さ
れた絶縁物駒体を有し、該絶縁物基体表面の前記
一端及び他端に於いて前記ストリツプ・ラインが
露出され、且つ、前記金属ベースの貫通部に嵌挿
固着された電気端子とを備えてなり、 前記絶縁物基体の底面部は前記一端及び他端を
含めて前記金属基体部上に在り、該絶縁物基体表
面の一端に於けるストリツプ・ラインが前記金属
筐体部の外側に、他端に於けるストリツプ・ライ
ンが該金属筐体部の内側にそれぞれ露出されてな
ること を特徴とするとする半導体装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57073080A JPS58190046A (ja) | 1982-04-30 | 1982-04-30 | 半導体装置 |
DE8383901233T DE3379134D1 (en) | 1982-04-30 | 1983-04-26 | Semiconductor device package |
PCT/JP1983/000129 WO1983003922A1 (en) | 1982-04-30 | 1983-04-26 | Semiconductor device |
EP83901233A EP0110997B1 (en) | 1982-04-30 | 1983-04-26 | Semiconductor device package |
US06/571,542 US4908694A (en) | 1982-04-30 | 1983-04-26 | Semiconductor device |
US07/448,858 US5023703A (en) | 1982-04-30 | 1989-12-12 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57073080A JPS58190046A (ja) | 1982-04-30 | 1982-04-30 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58190046A JPS58190046A (ja) | 1983-11-05 |
JPS6325710B2 true JPS6325710B2 (ja) | 1988-05-26 |
Family
ID=13507988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57073080A Granted JPS58190046A (ja) | 1982-04-30 | 1982-04-30 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (2) | US4908694A (ja) |
EP (1) | EP0110997B1 (ja) |
JP (1) | JPS58190046A (ja) |
DE (1) | DE3379134D1 (ja) |
WO (1) | WO1983003922A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01142712U (ja) * | 1988-03-24 | 1989-09-29 |
Families Citing this family (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60210853A (ja) * | 1984-03-06 | 1985-10-23 | Fujitsu Ltd | 半導体装置 |
JPS6149454A (ja) * | 1984-08-17 | 1986-03-11 | Fujitsu Ltd | 電子回路装置 |
JPS6189651A (ja) * | 1984-10-08 | 1986-05-07 | Fujitsu Ltd | 半導体装置 |
CA1264380A (en) * | 1985-01-30 | 1990-01-09 | Jun Fukaya | Semiconductor device package with integral earth lead and side wall |
JPS6276657A (ja) * | 1985-07-05 | 1987-04-08 | アクリアン インコ−ポレ−テツド | 高周波トランジスタ装置用パツケ−ジ |
JP2506265Y2 (ja) * | 1985-09-12 | 1996-08-07 | ティーディーケイ株式会社 | サ−キユレ−タ |
JPH07105463B2 (ja) * | 1986-03-06 | 1995-11-13 | 日本電気株式会社 | 超高周波素子用パツケ−ジ |
CA1320006C (en) * | 1986-06-02 | 1993-07-06 | Norio Hidaka | Package for integrated circuit |
JPH0619201Y2 (ja) * | 1986-06-03 | 1994-05-18 | 三菱電機株式会社 | マイクロ波装置用パツケ−ジ |
JPH0720919Y2 (ja) * | 1987-01-22 | 1995-05-15 | 日本電信電話株式会社 | マイクロ波集積回路用パツケ−ジ |
JP2599732B2 (ja) * | 1987-10-19 | 1997-04-16 | 富士通株式会社 | マイクロ波ミリ波モジュール |
GB2233821A (en) * | 1989-07-11 | 1991-01-16 | Oxley Dev Co Ltd | Ceramic package including a semiconductor chip |
US5214498A (en) * | 1990-02-26 | 1993-05-25 | Raytheon Company | MMIC package and connector |
DE69123626T2 (de) * | 1990-04-16 | 1997-04-17 | Fujitsu Ltd | Chipträger zum Herstellen einer Mikrowellen-Halbleiteranordnung hoher Leistung durch Anordnen eines Halbleiterchips darauf |
JPH04326201A (ja) * | 1991-04-25 | 1992-11-16 | Nec Yamagata Ltd | 半導体装置 |
JP2799262B2 (ja) * | 1992-04-27 | 1998-09-17 | 京セラ株式会社 | 半導体素子収納用パッケージの接合構造 |
TW238419B (ja) * | 1992-08-21 | 1995-01-11 | Olin Corp | |
US5365108A (en) * | 1992-11-19 | 1994-11-15 | Sundstrand Corporation | Metal matrix composite semiconductor power switch assembly |
US5736783A (en) * | 1993-10-08 | 1998-04-07 | Stratedge Corporation. | High frequency microelectronics package |
US5465008A (en) * | 1993-10-08 | 1995-11-07 | Stratedge Corporation | Ceramic microelectronics package |
US5753972A (en) * | 1993-10-08 | 1998-05-19 | Stratedge Corporation | Microelectronics package |
AU7873894A (en) * | 1993-10-12 | 1995-05-04 | Olin Corporation | Edge connectable metal package |
JPH0846073A (ja) * | 1994-07-28 | 1996-02-16 | Mitsubishi Electric Corp | 半導体装置 |
AT404083B (de) * | 1995-04-18 | 1998-08-25 | Electrovac | Verfahren zum herstellen von gehäusen |
US5751629A (en) * | 1995-04-25 | 1998-05-12 | Irori | Remotely programmable matrices with memories |
US6331273B1 (en) | 1995-04-25 | 2001-12-18 | Discovery Partners International | Remotely programmable matrices with memories |
US6416714B1 (en) | 1995-04-25 | 2002-07-09 | Discovery Partners International, Inc. | Remotely programmable matrices with memories |
US6017496A (en) * | 1995-06-07 | 2000-01-25 | Irori | Matrices with memories and uses thereof |
US6329139B1 (en) | 1995-04-25 | 2001-12-11 | Discovery Partners International | Automated sorting system for matrices with memory |
US5874214A (en) * | 1995-04-25 | 1999-02-23 | Irori | Remotely programmable matrices with memories |
US5741462A (en) * | 1995-04-25 | 1998-04-21 | Irori | Remotely programmable matrices with memories |
US5729047A (en) * | 1996-03-25 | 1998-03-17 | Micron Technology, Inc. | Method and structure for providing signal isolation and decoupling in an integrated circuit device |
EP1024525A1 (en) * | 1999-01-28 | 2000-08-02 | STMicroelectronics S.r.l. | Integrated power structure for radio-frequency applications |
JP3328235B2 (ja) * | 1999-08-17 | 2002-09-24 | 山形日本電気株式会社 | 半導体装置用セラミックパッケージ |
JP3346752B2 (ja) * | 1999-11-15 | 2002-11-18 | 日本電気株式会社 | 高周波パッケージ |
US6847115B2 (en) * | 2001-09-06 | 2005-01-25 | Silicon Bandwidth Inc. | Packaged semiconductor device for radio frequency shielding |
US20050205986A1 (en) * | 2004-03-18 | 2005-09-22 | Ikuroh Ichitsubo | Module with integrated active substrate and passive substrate |
JP5333776B2 (ja) * | 2007-03-08 | 2013-11-06 | 日本電気株式会社 | 容量素子、プリント配線基板、半導体パッケージ及び半導体回路 |
JP5383512B2 (ja) * | 2008-01-30 | 2014-01-08 | 京セラ株式会社 | 接続端子及びこれを用いたパッケージ並びに電子装置 |
US8669762B2 (en) * | 2008-02-13 | 2014-03-11 | University Of Delaware | Electromagnetic wave detection methods and apparatus |
US8941379B2 (en) * | 2009-05-14 | 2015-01-27 | University Of Delaware | Electromagnetic wave detection systems and methods |
JP2011096753A (ja) * | 2009-10-28 | 2011-05-12 | Kyocera Corp | 電子部品収納用パッケージおよびこれを用いた電子装置 |
US8034666B2 (en) * | 2009-11-15 | 2011-10-11 | Microsemi Corporation | Multi-layer thick-film RF package |
US8410601B2 (en) * | 2009-11-15 | 2013-04-02 | Microsemi Corporation | RF package |
JP5806464B2 (ja) * | 2010-02-03 | 2015-11-10 | 株式会社東芝 | 半導体素子収納用パッケージ及びそれを用いた半導体装置 |
EP2458630B1 (en) * | 2010-11-18 | 2016-10-12 | Kabushiki Kaisha Toshiba | Package and high frequency terminal structure for the same |
US9859185B2 (en) * | 2016-01-28 | 2018-01-02 | Kyocera International, Inc. | Semiconductor packaging structure and package having stress release structure |
JP6412900B2 (ja) * | 2016-06-23 | 2018-10-24 | 株式会社東芝 | 高周波半導体用パッケージ |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5415663A (en) * | 1974-01-10 | 1979-02-05 | Nec Corp | Semiconductor device |
JPS5691449A (en) * | 1979-12-26 | 1981-07-24 | Fujitsu Ltd | Package for microwave semiconductor device |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3946428A (en) * | 1973-09-19 | 1976-03-23 | Nippon Electric Company, Limited | Encapsulation package for a semiconductor element |
JPS51116980A (en) * | 1975-04-07 | 1976-10-14 | Mitsubishi Electric Corp | Vacuum valve circuit breaker |
JPS6031651B2 (ja) * | 1977-09-13 | 1985-07-23 | ダイアホイル株式会社 | ポリエステル成形物の製造方法 |
US4186994A (en) * | 1978-04-21 | 1980-02-05 | Bell Telephone Laboratories, Incorporated | Arrangement for coupling between an electrooptic device and an optical fiber |
US4266090A (en) * | 1978-09-14 | 1981-05-05 | Isotronics, Incorporated | All metal flat package |
US4267565A (en) * | 1979-04-02 | 1981-05-12 | Sprague Electric Company | Copper encased flat electrolytic capacitor manufacture and capacitor |
US4412093A (en) * | 1981-09-16 | 1983-10-25 | Isotronics, Inc. | Microcircuit flat pack with integral shell |
US4455448A (en) * | 1981-12-02 | 1984-06-19 | Watkins-Johnson Company | Housing for microwave electronic devices |
US4461924A (en) * | 1982-01-21 | 1984-07-24 | Olin Corporation | Semiconductor casing |
FR2538617B1 (fr) * | 1982-12-28 | 1986-02-28 | Thomson Csf | Boitier d'encapsulation pour semiconducteur de puissance, a isolement entree-sortie ameliore |
JPS6112680A (ja) * | 1984-06-29 | 1986-01-21 | Mitsui Toatsu Chem Inc | グリシド−ルの新規精製方法 |
JPH06112680A (ja) * | 1992-09-29 | 1994-04-22 | Mitsubishi Electric Corp | シールド構造体及びその製造方法 |
-
1982
- 1982-04-30 JP JP57073080A patent/JPS58190046A/ja active Granted
-
1983
- 1983-04-26 DE DE8383901233T patent/DE3379134D1/de not_active Expired
- 1983-04-26 EP EP83901233A patent/EP0110997B1/en not_active Expired
- 1983-04-26 WO PCT/JP1983/000129 patent/WO1983003922A1/ja active IP Right Grant
- 1983-04-26 US US06/571,542 patent/US4908694A/en not_active Expired - Lifetime
-
1989
- 1989-12-12 US US07/448,858 patent/US5023703A/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5415663A (en) * | 1974-01-10 | 1979-02-05 | Nec Corp | Semiconductor device |
JPS5691449A (en) * | 1979-12-26 | 1981-07-24 | Fujitsu Ltd | Package for microwave semiconductor device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01142712U (ja) * | 1988-03-24 | 1989-09-29 |
Also Published As
Publication number | Publication date |
---|---|
EP0110997B1 (en) | 1989-02-01 |
US4908694A (en) | 1990-03-13 |
WO1983003922A1 (en) | 1983-11-10 |
EP0110997A1 (en) | 1984-06-20 |
JPS58190046A (ja) | 1983-11-05 |
US5023703A (en) | 1991-06-11 |
DE3379134D1 (en) | 1989-03-09 |
EP0110997A4 (en) | 1986-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6325710B2 (ja) | ||
JP3500268B2 (ja) | 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ | |
US5451818A (en) | Millimeter wave ceramic package | |
JPH0637202A (ja) | マイクロ波ic用パッケージ | |
EP2428989B1 (en) | High-frequency circuit package and high-frequency circuit device | |
US5852391A (en) | Microwave/millimeter-wave functional module package | |
JP3209183B2 (ja) | 高周波信号用集積回路パッケージ及びその製造方法 | |
US6535090B1 (en) | Compact high-frequency circuit device | |
US6255730B1 (en) | Integrated low cost thick film RF module | |
JP3493301B2 (ja) | 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ | |
US10923444B1 (en) | Semiconductor device | |
JPH0629428A (ja) | 半導体装置 | |
JP2861956B2 (ja) | 高周波デバイスパッケージ及びその製造方法 | |
CA1301949C (en) | Device for interconnection and protection of a bare microwave componentchip | |
JPH05267940A (ja) | マイクロ波帯ダウンコンバータ及び集積回路の実装構造 | |
JP3439969B2 (ja) | 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ | |
JPH11214580A (ja) | 高周波素子収納用パッケージ | |
JP3601462B2 (ja) | 電子部品のパッケージ構造 | |
JP3409767B2 (ja) | 高周波回路基板 | |
JPH05121913A (ja) | 高周波素子用パツケージ | |
JP3462062B2 (ja) | 高周波用伝送線路の接続構造および配線基板 | |
JPH0287701A (ja) | 高周波集積回路用パッケージ | |
JP4206185B2 (ja) | 高周波半導体装置 | |
JP3181036B2 (ja) | 高周波用パッケージの実装構造 | |
JPH05199019A (ja) | 高周波回路パッケージ |