JPH1050773A - 半導体装置並びに半導体素子及び基板 - Google Patents

半導体装置並びに半導体素子及び基板

Info

Publication number
JPH1050773A
JPH1050773A JP8223075A JP22307596A JPH1050773A JP H1050773 A JPH1050773 A JP H1050773A JP 8223075 A JP8223075 A JP 8223075A JP 22307596 A JP22307596 A JP 22307596A JP H1050773 A JPH1050773 A JP H1050773A
Authority
JP
Japan
Prior art keywords
pads
pad
solder
electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8223075A
Other languages
English (en)
Inventor
Yasunori Aoi
保典 青井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP8223075A priority Critical patent/JPH1050773A/ja
Publication of JPH1050773A publication Critical patent/JPH1050773A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401Structure
    • H01L2224/1403Bump connectors having different sizes, e.g. different diameters, heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 微小なピッチの電極用パッドを多数備えたフ
リップチップ接続方式の半導体素子を基板にハンダ付け
する際、自己整列作用を積極的に活用し、位置合せ精度
の低下による接続不良の解消を図る。 【解決手段】 半導体素子21の各電極用パッド23と
基板31の各電極用パッド33とが正しく対面した際に
対面する配置で、各電極用パッド23,33より面積が
大きいハンダ付け面を有する位置合せ用パッド24,3
4を各々設け、対面する位置合せ用パッド24,34同
士もハンダ付けする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、フリップチップタ
イプの半導体素子を基板に接続してなる半導体装置並び
に半導体素子及び基板に関する。
【0002】
【従来の技術】半導体素子の実装方式のうち、フリップ
チップ接続方式は、一主面の全面に電極(入出力端子)
用パッドを配置した半導体素子(以下、単に素子ともい
う)をフェースダウンで基板の各電極用パッドにハンダ
付けにより接続したものであり、高密度でその接続がで
きるものとして広く採用されている。
【0003】このフリップチップ接続方式によるアッセ
ンブリーにおいては、素子と基板の各電極用パッドが平
面視合致する(重なる)ように位置決めしてハンダ付け
工程に送られるが、その過程で受ける種々の振動等によ
り、図6−Aに示したように、素子121と基板131
の各電極用パッド122,132相互間に平面的な位置
ずれZが生じてしまうことがある。このような位置ずれ
Zが生じても、同図に示したようにそれが比較的小さい
状態で電極用パッド122,132同士及びそれらに形
成されたハンダ153,153同士が対面しているよう
な場合には、図6−Bに示したように、その電極用パッ
ド122,132間の溶融したハンダ153同士が接触
して適度に濡れることにより、溶融ハンダ自体の持つ表
面張力により位置ずれをなくす、いわゆる自己整列作用
(Self Alignment)が働き、ハンダ付け後には図6−C
に示したように自動的に正しい位置に合される。
【0004】
【発明が解決しようとする課題】ところが、このような
自己整列作用が実現されるのも、電極用パッドのハンダ
付け面の平面的な重なり(面積)が50%以上であるよ
うな場合、つまり比較的位置ずれの小さい場合に限ら
れ、例えばその重なり面積がこれより小さくなるなど対
面するパッド相互間の位置ずれが大きくなると、最早そ
のような作用による正確な位置合せは期待できず、接続
不良となることがあった。
【0005】すなわち、図7−Aに示したように、基板
131の電極用パッド132に素子121のそれをハン
ダ付けする際、基板131の電極用パッド132,13
2…に対して、素子121の電極用パッド122,12
2…が例えば2/3ピッチずれて位置しており、その下
でハンダ153が溶融された場合には、図7−Bに示し
たようにそのずれた位置で接触しているハンダ153同
士が濡れ、その間で自己整列作用がはたらき、図7−C
に示したように1ピッチ(列)ずれた位置で接続されて
しまう。
【0006】一方、素子の高密度化により、電極用パッ
ドのピッチは10ミル(10/1000インチ)から1
5ミルと非常に小さくなり、これにつれて電極用パッド
も小さくなってきている。このように基板や素子の電極
用パッド及びそのピッチが小さくなると、わずかな位置
ずれでも電極用パッドの1/2〜1ピッチ分近い位置ず
れとなることより、上記のような接続不良が極めて発生
しやすくなっている。すなわち、電極用パッドのハンダ
付け面の面積(以下、パッド面積ともいう)及びピッチ
が大きければ、多少の位置ずれがあっても自己整列作用
でそのずれが吸収される。しかし、パッド面積及びピッ
チが近時のように微小になってくると、僅かな位置ずれ
(誤差)でもパッドの1ピッチに対して高い割合のずれ
となり、電極用パッドの溶融ハンダの持つ自己整列作用
では正しい位置合せが不可能となり、1ピッチ分ずれて
接続されるなどの接続不良が発生しやすく、これが半導
体装置の製品歩留まりの低下を招いているといった問題
があった。
【0007】本発明は、かかる問題点を解消すべく案出
したもので、その目的とするところは、フリップチップ
接続方式の半導体素子(チップ)であって微小なピッチ
及び大きさの電極用パッドを多数備えたものを、基板の
電極用パッドにハンダ付けしてなる半導体装置におい
て、そのハンダ付け時に発生している位置ずれに起因す
る接続不良を解消することにある。
【0008】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は、フリップチップタイプの半導体素子の複
数の電極用パッドを、基板の複数の電極用パッドにハン
ダ付けしてなる半導体装置において、該半導体素子及び
該基板に、半導体素子の各電極用パッドと基板の各電極
用パッドとが正しく対面した際に対面する配置で、各電
極用パッドより面積が大きいハンダ付け面を有する位置
合せ用パッドを各々備えており、該対面する位置合せ用
パッド同士がハンダ付けされてなることを特徴とする。
【0009】上記の手段によれば、素子と基板に、電極
用パッドとは別に、そのハンダ付け面より面積が大きい
ハンダ付け面をもつ位置合せ用パッドを設け、その対面
する位置合せ用パッド同士でもハンダ付けされてなるも
のであるため、電極用パッド同士のハンダ付けに際して
位置ずれがあり、それが電極用パッド同士のハンダ付け
による自己整列作用で吸収できないような場合でも、位
置合せ用パッド同士を接続する溶融ハンダの自己整列作
用により解消される範囲であれば、問題なく電極用パッ
ド相互間がハンダ付けされる。なお、位置合せ用パッド
の大きさや形状は、それ同士のハンダ付け面の重なりが
なるべく大きくなるように、すなわち自己整列作用が有
効に働くように、半導体装置に応じてその数及び配置と
共に設計すればよい。なお、位置合せ用パッドは、電極
用パッドと同様の手法で素子及び基板にそれぞれ形成す
ればよい。
【0010】すなわち、半導体素子の位置合せ用パッド
は、その電極用パッドと同様に、同素子に形成されたA
l層上に、Tiをスパッタリングし、その上にCuメッ
キ、Niメッキ及びAuメッキすることで形成するか、
Crをスパッタリングし、その上にCuメッキ、Niメ
ッキ及びAuメッキすることなどで形成できる。また、
基板の位置合せ用パッドについても、電極用パッドと同
様の手法で形成すればよい。すなわち、基板がセラミッ
クで位置合せ用パッドを同時焼成により形成する場合に
は、例えばセラミック未焼成体に同パッド用のタングス
テンやモリブデン等の高融点金属ペーストを印刷して同
時焼成した後、Niメッキ及びAuメッキすることで形
成される。また、セラミック焼成体に、Ti/Cu/N
iをスパッタリングし、その上にNiメッキ及びAuメ
ッキすることでも形成できるし、プリント基板ではCu
メッキなどを施すことで形成される。
【0011】上記手段において、半導体素子と基板の対
面する位置合せ用パッド(ハンダ付け面)同士は、各電
極用パッド同士が正しく対面した際、合致(同形、同
寸)若しくは略合致するように形成するのが好ましい。
自己整列作用により位置合せ精度を高くできるからであ
る。もっとも、本発明では、基板と素子の位置合せ用パ
ッド間の溶融ハンダで自己整列作用が働いて電極用パッ
ド間の位置ずれが解消されればよいことから、これに限
定されるものではない。例えば、対面する位置合せ用パ
ッドのうち、素子のそれが正方形で、基板のそれがその
正方形に内接する配置で形成された円形であっても良い
し、同外径の円形であっても一方をリング形状とするこ
ともできる。
【0012】さらに、位置合せ用パッドのハンダ付け面
の形状は、基板と素子の位置合せ用パッド間の溶融ハン
ダで自己整列作用が働いて電極用パッド間の位置ずれが
解消されればよく、したがって矩形或いはL形などの任
意の形状とすることも可能である。また、このように対
面する位置合せ用パッド同士を円形以外の形状にしたと
きは、その各位置合せ用パッドの平面的なねじれによる
位置ずれがあっても、そのねじれが解消される方向に自
己整列作用が働くことになる。
【0013】そして、上記手段において位置合せ用パッ
ドは、半導体素子及び基板の各々に複数形成するとよ
い。位置合せ精度を高めやすいためである。その数は、
好ましくは3か所又は4か所である。3か所又は4か所
とすると、これを略等間隔若しくはなるべく離して配置
することにより、電極用パッド群の縦横に対して具合良
く自己整列作用が働くからである。
【0014】そして、各位置合せ用パッドは略円形と
し、その直径を、電極用パッド相互の最小ピッチの2.
5倍〜5倍とするとよい。ここに最小ピッチとは、電極
用パッドの縦列又は横列によってピッチが異なる場合の
ように、そのピッチが一定でない場合にはそのうちの最
小のピッチをいう。2.5倍以上としたのは次の理由に
よる。電極用パッドの平面形状は通常は円形である一
方、電極用パッドが最小ピッチの約1ピッチずれて基板
の電極用パッドに対面した際でも、位置合せ用パッドの
溶融ハンダによる自己整列作用により位置合せされるの
が好ましい。そしてこれを位置合せ用パッド間の溶融ハ
ンダによる自己整列作用で実現するためには、前記した
ようにそのハンダ付け面の面積の平面的な重なりを50
%程度要する。さらに、位置合せ用パッドは略円形とす
るのが製造上などからも好ましく、したがって、これを
円形とする場合には、その直径は少なくとも電極用パッ
ド相互の最小ピッチの約2.5倍となるからである。一
方、5倍以下としたのは、これより大きいと素子の大型
化を招くためである。
【0015】さらに、上記半導体装置の各手段において
は、位置合せ用パッド同士をハンダ付けしているハンダ
が、電極用パッド同士をハンダ付けしているハンダより
低融点のハンダからなるものとするとよい。このような
ハンダを用いれば、位置合せ用パッドのハンダが先に溶
融するので、それが自己整列作用をなすことで電極用パ
ッドを正しく対面させた後、電極用パッドのハンダが溶
融してその接続をするからである。なお、ハンダは、鉛
−すずを主成分とする合金(Pb−Sn)などから適宜
のものを用いれば良く、また、低融点ハンダには電極用
パッドのハンダより共晶組成に近い組成のものや、I
n、Bi等を添加したものなどから適宜選択して用いれ
ばよい。
【0016】なお本発明のうち、フリップチップタイプ
の半導体素子の複数の電極用パッドを、基板の複数の電
極用パッドにハンダ付けしてなる半導体装置に用いられ
る半導体素子は、その電極用パッド群の形成面側に、各
電極用パッドのハンダ付け面より面積が大きいハンダ付
け面を有する位置合せ用パッドを備えているものであ
る。このようにすれば、半導体素子の各電極用パッドを
基板の各電極用パッドに正しく対面させた際に、半導体
素子に形成された位置合せ用パッドに対面する配置で位
置合せ用パッドを設けた基板を用いることで、ハンダ付
け時に働く自己整列作用により素子を基板に正しく接続
させることができる。
【0017】そして、本発明のうち、フリップチップタ
イプの半導体素子の複数の電極用パッドを、基板の複数
の電極用パッドにハンダ付けしてなる半導体装置に用い
られる基板は、その電極用パッド群の形成面側に、各電
極用パッドのハンダ付け面より面積が大きいハンダ付け
面を有する位置合せ用パッドを備えているものである。
このようにすれば、基板の各電極用パッドを半導体素子
の各電極用パッドに正しく対面させた際に、基板の位置
合せ用パッドに対面する配置で位置合せ用パッドを設け
た半導体素子を用いることで、ハンダ付け時に働く自己
整列作用により基板に素子を正しく接続させることがで
きる。
【0018】
【発明の実施の形態】本発明の実施の形態を図1ないし
図5を参照して詳細に説明する。図中1は、フリップチ
ップタイプの半導体素子21がセラミック製のパッケー
ジ基板31に実装されてなる半導体装置を示し、基板3
1には半導体素子21がフリップチップ接続方式にて接
続されている。このような半導体装置1を構成するフリ
ップチップ接続方式の半導体素子21は、従来と同様に
その一主面22の全体に平面視縦横に所定のピッチP
(本例では0.25mm)で、平面視円形をなす電極用
パッド23,23(群)が多数形成されており、例えば
その各電極用パッド23の直径は0.14mmとされて
いる。そして、このパッド群23,23の角寄り部位の
四か所には、本発明の要旨をなす位置合せ用パッド2
4,24が形成されている。この位置合せ用パッド24
は、本例では電極用パッド23のピッチの約2.5倍の
直径を持ち、ハンダ付け可能の金属層で円形に形成され
ており、そのハンダ付け面(端面)24aは、電極用パ
ッド23のハンダ付け面(端面)23aと略同じ高さと
されている。
【0019】なお、位置合せ用パッド24は、電極用パ
ッド23と同様に形成すればよい。すなわち、位置合せ
用パッド24は、例えば、半導体回路を一般的なフォト
リソグラフィ技術で形成した後、TiやCr等の接着層
を介してCuメッキを施工し、必要に応じてNiやAu
メッキの酸化防止膜を設けることで形成される。そし
て、その後メッキ法又は印刷法によりハンダを塗布し、
或いはハンダプリフォームやハンダボールをパッド上に
載置して所定の温度て溶融してハンダ付け用のバンプを
形成すればよい。
【0020】一方、基板31の一主面32には、これま
た従来と同様に、素子21の一主面22に形成されたパ
ッド群23,23に対応する配置で、平面視縦横に同一
のピッチPで、円形の電極用パッド(群)33,33が
素子21のそれと同一の直径で多数の形成されている。
そして、このパッド群33,33の角寄り部位の四か所
であって素子21の位置合せ用パッド24に対面(対
応)する部位にも、本発明の要旨をなす位置合せ用パッ
ド34が形成されている。さらに、この位置合せ用パッ
ド34は、素子21の位置合せ用パッド24と同様に電
極用パッド33のピッチの約2.5倍の直径を持ち、ハ
ンダ付け可能の金属層で円形に形成されており、そのハ
ンダ付け面(端面)34aは、電極用パッド33のハン
ダ付け面(端面)33aと略同じ高さとされている。
【0021】本例での位置合せ用パッド34は電極用パ
ッド23と同様にして形成されるが例示すれば次のよう
である。すなわち、複数の内部回路を持つ基板31の表
面に設けたタングステンやモリブデン等の高融点金属か
らなるメタライズ層に、Niメッキを(0.5〜10ミ
クロン)かけ、その上にハンダとの濡れ性を向上させる
ためのAuメッキを例えば0.1〜0.3ミクロンの厚
さで形成する。その後、必要に応じてメッキ法又は印刷
法によりハンダ塗布し、或いはハンダプリフォームやハ
ンダボールをパッド上に載置して所定の温度にて溶融し
てハンダ付け用のバンプを形成すればよい。
【0022】すなわち、素子21を基板31に相互の電
極用パッド23,33が正しく対面(正対)するように
して重ねた際に、各々の円形の位置合せ用パッド24,
34も正対するように配置され、各パッド間に形成され
たハンダ(バンプ)53,54を溶融することにより電
極用パッド23,33間と位置合せ用パッド24,34
間が接続されている。そして、両者がハンダ付けされて
半導体装置1を成している。
【0023】このような半導体装置1は、基板31上
に、素子21を両者の電極用パッド23,33相互が正
対するように位置決めして載置する。なお、素子21側
の電極用パッド23又は基板31側の電極用パッド33
の一方、及び素子21側の位置合せ用パッド24又は基
板31側の位置合せ用パッド34の一方にハンダバンプ
を形成しておき、他方のパッドにはハンダペーストを塗
布しておいて、ハンダペーストの粘着力により素子を基
板に仮固定するようにしてもよい。
【0024】しかして、このような状態のものを、例え
ば所定の温度の加熱炉内を通す。すると、ハンダが溶融
してその接続が行われるが、この溶融、接続に至るまで
の過程で、電極用パッド23,33間に微小な位置ずれ
が発生したような場合には、位置合せ用パッド24,3
4の相互間の溶融ハンダにより次のように自己整列作用
が働く。
【0025】すなわち、図4−Aに示したように、この
接続過程でハンダ53,54の溶融前に、基板31に載
置された素子21が例えば左方向へ電極用パッド23,
33相互のピッチPの1/2位置がずれたとする。この
場合、本例では位置合せ用パッド24,34の直径が電
極用パッド23,33のピッチPの2.5倍あることか
ら、位置合せ用パッド24,34相互間では、図5に示
したように、ハンダ付け面24a,34aの面積の重な
りは平面視70%以上確保されている。因みに、電極用
パッド23,33の位置ずれがその1ピッチ分ずれてる
場合には、その重なりは平面視約50%となる。一方、
電極用パッド23,33同士のハンダ53は、図5に示
した位置関係からも分かるように平面的には多くは接触
していない。このような関係は、当然のことながら、他
の3か所の位置合せ用パッド24,34及びその他の電
極用パッド23,33でも同様である。
【0026】さて、この位置関係の下で、ハンダ53,
54が加熱されて溶融されると、4か所の位置合せ用パ
ッド24,34相互の溶融ハンダ54の表面相互がその
位置で互いに濡れ(図4−B)、それと同時に自己整列
作用を起こし、電極用パッド(群)23,33を正対さ
せるように素子21が右へ動き、それにより電極用パッ
ド23,33の溶融ハンダ53,53同士が正しく対面
してハンダ付けされることになる。
【0027】このように、本例の半導体装置1は、電極
用パッド23,33のピッチPの2.5倍の直径の位置
合せ用パッド24,34を対面する配置で4か所備えて
いることから、ハンダの溶融と同時に位置合せ用パッド
24,34間の溶融ハンダ54による自己整列作用が働
き、基板31に対する素子21の位置ずれを瞬時に解消
し、電極用パッド23,33相互間を正しい位置に対面
させてハンダ付けすることができる。
【0028】上記においては、自己整列前には、位置合
せ用パッド24,34相互間でハンダ54が多く濡れあ
っており、電極用パッド23,33相互間ではそれぞれ
そのピッチの中間に位置することからそのハンダ53が
平面的に多く接触していない場合で説明したが、このよ
うな場合において、電極用パッド23,33のハンダ5
3が隣接する両側の電極用パッドに多く接触していると
しても、ハンダの溶融時には位置合せ用パッド24,3
4のハンダ54が濡れあっている分そのハンダ54の表
面張力による自己整列作用が働く側への引張り力が勝る
ことから電極用パッド23同士が正しく対面するように
整列することになる。なお、電極用パッド23,33の
位置ずれがその1/2ピッチより大きい場合には、その
電極用パッド(群)23,33同士のハンダの表面張力
と位置合せ用パッド24,34同士のハンダの表面張力
との引き合い時に、位置合せ用パッド24,34の溶融
ハンダ54による自己整列作用が勝るように、位置合せ
用パッド24,34の大きさや数を設定すればよい。
【0029】このような場合も含め、上記位置合せ用パ
ッド相互間を接続するハンダは、上記したように電極用
パッドのハンダより融点の低いものを用いるとよい。こ
のようにすれば、ハンダの加熱溶融時に、位置合せ用ハ
ンダが先に溶融して自己整列作用をなし、電極用パッド
同士が正しく対面する位置に合わされた後、その接続用
のハンダが溶融するので、位置合せ用パッドと電極用パ
ッドとの溶融ハンダの引き合いによる問題が回避される
からである。
【0030】なお、上記においては、縦横に配列された
電極用パッドが横方向へのみ位置ずれしている場合で説
明したが、位置ずれが横方向及び縦方向にある場合で
も、位置合せ用パッドの溶融ハンダによる自己整列作用
はまったく同様に作用することは明らかである。また、
上記においては位置合せ用パッドは、電極用パッド群の
四角の近傍にその群を包囲するように4か所設けたが、
この位置、数は適宜に設定すればよい。そして、自己整
列作用は劣ることになるが、位置合せ用パッドのハンダ
付け面の大きさや形状或いはその配置位置によってはそ
の数は一か所とすることも可能である。使用されるハン
ダの融点を考慮し、電極用パッド群の溶融ハンダとの引
き合いに勝って自己整列させることのできるように、そ
の大きさ(面積)、数、配置を設計すればよい。
【0031】なお、位置合せ用パッドの面積が大きくな
ると、形成されたハンダが山状に盛り上がりその高さが
電極用パッドのそれより高くなる場合もありうる。その
ような場合には、電極用パッド相互間の接続不良が発生
する危険もあるので、位置合せ用パッドに形成されたハ
ンダと電極用パッドに形成されたハンダの上面が面一と
なるように、位置合せ用パッドの高さを電極用パッドよ
り適宜、低位とするか、ハンダの量を調整するとよい。
【0032】本発明は、電極用パッドとは別設の位置決
め用パッドの溶融ハンダの自己整列作用により、対面す
る電極用パッドを正しく位置合せできるものであればよ
く、上記の実施の形態に記載した範囲のものに限定され
るものではなく、その要旨を逸脱しない範囲で種々設計
変更して具体化できることはいうまでもない。
【0033】
【発明の効果】本発明に係る半導体装置は、以上の説明
から明らかなように、素子と基板に、電極用パッドとは
別に、そのハンダ付け面より面積が大きいハンダ付け面
をもつ位置合せ用パッドを設け、その対面する位置合せ
用パッド同士でもハンダ付けされてなるものである。こ
のため、微小なピッチの電極用パッド同士のハンダ付け
に際して位置ずれがあり、それが電極用パッド同士のハ
ンダ付けによる自己整列作用で吸収できないような場合
でも、位置合せ用パッド同士を接続する溶融ハンダの自
己整列作用により解消される範囲であれば、電極用パッ
ド相互間を正しく対面させてハンダ付けされる。また、
電極用パッドのハンダ付け面より面積が大きいハンダ付
け面をもつ位置合せ用パッド同士によってハンダ付けさ
れるので、その分、素子と基板の接着強度が向上する。
このように、本発明によれば、電極の微小化が進む中、
その接続不良による信頼性の低下が防止されると共に、
半導体装置の完成品歩留まりの低下が有効に防止される
など、その効果には著しいものがある。
【0034】また、このような半導体装置で、素子と基
板の対面する位置合せ用パッド同士が、各電極用パッド
同士が正しく対面する際においてそのハンダ付け面が合
致若しくは略合致するように形成されているものでは、
自己整列作用における位置合せ精度を高いものとするこ
とができる。
【0035】そして、位置合せ用パッドが素子及びその
基板の各々に複数形成されているものでは、1か所のも
のに比べてさらに精度よく位置合せされやすい。そし
て、位置合せ用パッドが略円形とされ、その直径が電極
用パッド相互の最小ピッチの2.5倍以上あるもので
は、電極用パッド相互の最小ピッチが1ピッチずれた場
合でも自己整列作用が働く。
【0036】さらに、このような半導体装置において位
置合せ用パッド同士を接続するハンダが電極用パッド同
士を接続するハンダより低融点のハンダからなるもので
は、位置合せ用パッド同士を接続するハンダが先に溶融
してその自己整列作用による位置合せを行ってから、電
極用パッド同士が接続されるので、大きな位置ずれも具
合良く吸収することができる。
【図面の簡単な説明】
【図1】本発明に係るフリップチップタイプの半導体装
置の実施形態の概略構成側面図及び要部拡大図。
【図2】図1に用いた半導体素子を電極用パッドの形成
面側から見た概略構成図。
【図3】図1に用いた基板を半導体素子が接続される電
極用パッドの形成面側から見た概略構成図。
【図4】図1の基板の電極用パッドに半導体素子の電極
用パッドをハンダ付けする工程で、位置合せ用パッドの
溶融ハンダによる自己整列作用を説明する部分拡大図。
【図5】図4における位置ずれの平面状態を説明する
図。
【図6】従来のフリップチップ接続において、自己整列
作用により正しく位置合せされて接続される状態を説明
する側面部分拡大図。
【図7】従来のフリップチップ接続において、電極用パ
ッドのピッチのずれが大きいために自己整列作用で、接
続不良となった状態を説明する側面部分拡大図。
【符号の説明】
P ピッチ 1 半導体装置 21 半導体素子 23 半導体素子の電極用パッド 24 半導体素子の位置合せ用パッド 24a 位置合せ用パッドのハンダ付け面 31 基板 33 基板の電極用パッド 34 基板の位置合せ用パッド 34a 位置合せ用パッドのハンダ付け面 53,54 ハンダ

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 フリップチップタイプの半導体素子の複
    数の電極用パッドを、基板の複数の電極用パッドにハン
    ダ付けしてなる半導体装置において、該半導体素子及び
    該基板に、半導体素子の各電極用パッドと基板の各電極
    用パッドとが正しく対面した際に対面する配置で、各電
    極用パッドより面積が大きいハンダ付け面を有する位置
    合せ用パッドを各々備えており、該対面する位置合せ用
    パッド同士がハンダ付けされてなることを特徴とする半
    導体装置。
  2. 【請求項2】 各電極用パッド同士が正しく対面した
    際、半導体素子と基板の対面する位置合せ用パッド同士
    が、合致若しくは略合致するように形成されていること
    を特徴とする請求項1記載の半導体装置。
  3. 【請求項3】 位置合せ用パッドが、半導体素子及び基
    板の各々に複数形成されていることを特徴とする請求項
    1又は2記載の半導体装置。
  4. 【請求項4】 各位置合せ用パッドが略円形とされ、そ
    の直径が、電極用パッド相互の最小ピッチの2.5倍〜
    5倍であることを特徴とする請求項1、2又は3記載の
    半導体装置。
  5. 【請求項5】 請求項1、2、3又は4記載の半導体装
    置において、位置合せ用パッド同士をハンダ付けしてい
    るハンダが、電極用パッド同士をハンダ付けしているハ
    ンダより低融点のハンダからなることを特徴とする半導
    体装置。
  6. 【請求項6】 フリップチップタイプの半導体素子であ
    って、その電極用パッド群の形成面側に、各電極用パッ
    ドのハンダ付け面より面積が大きいハンダ付け面を有す
    る位置合せ用パッドを備えていることを特徴とする半導
    体素子。
  7. 【請求項7】 フリップチップタイプの半導体素子用の
    基板であって、その電極用パッド群の形成面側に、各電
    極用パッドのハンダ付け面より面積が大きいハンダ付け
    面を有する位置合せ用パッドを備えていることを特徴と
    する基板。
JP8223075A 1996-08-05 1996-08-05 半導体装置並びに半導体素子及び基板 Pending JPH1050773A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8223075A JPH1050773A (ja) 1996-08-05 1996-08-05 半導体装置並びに半導体素子及び基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8223075A JPH1050773A (ja) 1996-08-05 1996-08-05 半導体装置並びに半導体素子及び基板

Publications (1)

Publication Number Publication Date
JPH1050773A true JPH1050773A (ja) 1998-02-20

Family

ID=16792451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8223075A Pending JPH1050773A (ja) 1996-08-05 1996-08-05 半導体装置並びに半導体素子及び基板

Country Status (1)

Country Link
JP (1) JPH1050773A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027576A (ja) * 2005-07-20 2007-02-01 Rohm Co Ltd 半導体装置
JP2007048802A (ja) * 2005-08-08 2007-02-22 Tdk Corp 配線板
CN103379745A (zh) * 2012-04-11 2013-10-30 富士施乐株式会社 电子部件安装基板的制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027576A (ja) * 2005-07-20 2007-02-01 Rohm Co Ltd 半導体装置
JP2007048802A (ja) * 2005-08-08 2007-02-22 Tdk Corp 配線板
CN103379745A (zh) * 2012-04-11 2013-10-30 富士施乐株式会社 电子部件安装基板的制造方法

Similar Documents

Publication Publication Date Title
US7902666B1 (en) Flip chip device having soldered metal posts by surface mounting
JP4928945B2 (ja) バンプ−オン−リードフリップチップ相互接続
KR970005526B1 (ko) 납땜 도금된 회로에 납땜 범프 상호 접속부를 형성하는 방법
US20090146303A1 (en) Flip Chip Interconnection with double post
JP2002026072A (ja) 半導体装置の製造方法
JPH06112463A (ja) 半導体装置及びその実装方法
JP2907168B2 (ja) 半導体装置および半導体装置と基板の接合構造
JPS6273639A (ja) 半導体チツプの装着方法
JPH05175275A (ja) 半導体チップの実装方法および実装構造
JPH1050773A (ja) 半導体装置並びに半導体素子及び基板
JP3088092B2 (ja) 配線基板、配線基板の製造方法、および接続体の製造方法
JPH04236435A (ja) 半導体素子の実装方法
JP3838530B2 (ja) 半導体装置の製造方法
JPH10209591A (ja) 配線基板
JP4995883B2 (ja) 半導体フリップチップ構造体
JP2000294586A (ja) 半導体装置及び半導体装置の製造方法
JPH0243748A (ja) Icチップ実装方法
JP3498458B2 (ja) 混成集積回路装置
JPH07183330A (ja) 半導体素子の配線基板への接続方法
US10957650B2 (en) Bridge support structure
JP2000151086A (ja) プリント回路ユニット及びその製造方法
JPH0955400A (ja) 電子部品及び電子部品の実装方法
JPH04196332A (ja) 電子回路装置
JP2633745B2 (ja) 半導体装置の実装体
JP3708283B2 (ja) 配線基板