JPH06112463A - 半導体装置及びその実装方法 - Google Patents
半導体装置及びその実装方法Info
- Publication number
- JPH06112463A JPH06112463A JP4256219A JP25621992A JPH06112463A JP H06112463 A JPH06112463 A JP H06112463A JP 4256219 A JP4256219 A JP 4256219A JP 25621992 A JP25621992 A JP 25621992A JP H06112463 A JPH06112463 A JP H06112463A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- chip
- bumps
- semiconductor device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/1401—Structure
- H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/145—Material
- H01L2224/14505—Bump connectors having different materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
- H01L2224/1705—Shape
- H01L2224/17051—Bump connectors having different shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 高密度フリップチップ実装が容易な半導体装
置及びその実装方法を提供する。 【構成】 ＩＣチップ２と基板１間に第１のバンプ５
と、これより融点が高くサイズの小さい第二のバンプ６
を配設しする。まず、第１のバンプ５溶融形成時にこれ
によりセルフアライメントを行い、両者を高精度に位置
ぎめ接続する。次に第二のバンプ６により高密度に接続
する。
置及びその実装方法を提供する。 【構成】 ＩＣチップ２と基板１間に第１のバンプ５
と、これより融点が高くサイズの小さい第二のバンプ６
を配設しする。まず、第１のバンプ５溶融形成時にこれ
によりセルフアライメントを行い、両者を高精度に位置
ぎめ接続する。次に第二のバンプ６により高密度に接続
する。
Description
【０００１】
【産業上の利用分野】本発明は複数のバンプを介してＩ
Ｃチップと基板との電気的信号のやりとりを行うための
半導体装置及びその実装方法に係り、特に高密度フリッ
プチップ実装技術に関する。
Ｃチップと基板との電気的信号のやりとりを行うための
半導体装置及びその実装方法に係り、特に高密度フリッ
プチップ実装技術に関する。
【０００２】
【従来の技術】図５(ａ)(ｂ)の断面模式図に、従来から
一般的に用いられている、例えば日本金属学会会報第２
３巻第１２号 (1984) 1004〜1013頁に記載されたフリッ
プチップ実装の手順を示す。即ち、フリップチップ実装
においてはＩＣチップ２に例えば蒸着法によって成膜さ
れた、例えば 直径100μｍ程度のＰｂ−Ｓｎはんだから
構成されるバンプ５を形成しておく。一方、基板１にも
同様のバンプ５を形成する。このようにして形成された
ＩＣチップ２上のバンプ５を基板１上のバンプ５と位置
ぎめする。このときの位置合わせは、突き合わせする前
にハーフミラーを用いて行う。この後、突き合わせて加
熱溶融すると接合が完了する。はんだバンプ５は溶融す
るとはんだの表面張力によって正確な位置にセルフアラ
イメントされる。なお、上記バンプ５はＩＣチップ２も
しくは基板１のいずれか一方に形成されていてもほぼ同
様の効果が期待できる。なお、３は入出力電極、４は薄
膜である。
一般的に用いられている、例えば日本金属学会会報第２
３巻第１２号 (1984) 1004〜1013頁に記載されたフリッ
プチップ実装の手順を示す。即ち、フリップチップ実装
においてはＩＣチップ２に例えば蒸着法によって成膜さ
れた、例えば 直径100μｍ程度のＰｂ−Ｓｎはんだから
構成されるバンプ５を形成しておく。一方、基板１にも
同様のバンプ５を形成する。このようにして形成された
ＩＣチップ２上のバンプ５を基板１上のバンプ５と位置
ぎめする。このときの位置合わせは、突き合わせする前
にハーフミラーを用いて行う。この後、突き合わせて加
熱溶融すると接合が完了する。はんだバンプ５は溶融す
るとはんだの表面張力によって正確な位置にセルフアラ
イメントされる。なお、上記バンプ５はＩＣチップ２も
しくは基板１のいずれか一方に形成されていてもほぼ同
様の効果が期待できる。なお、３は入出力電極、４は薄
膜である。
【０００３】また、高密度化を目的としたフリップチッ
プ実装に関しては特開平4ー155866号公報に記載された半
導体装置がある。すなわち、超高速光通信用のホトダイ
オードではバンプの直径が30μｍ程度と小さくなり、表
面張力によるセルフアライメント方式が困難となるた
め、別の方法が提案されている。図６の模式断面図に、
ここで示された装置を示す。これによれば、ＯＥＩＣ１
上の電極３に凹形の金めっき４を形成し、この中にＳｎ
８を蒸着する。いっぽう、ホトダイオード２上の電極３
には凸形の金めっき４を形成する。このような装置にお
いては、凹形凸形それぞれの金めっきが、はめ合いによ
り高精度な位置合わせができ、加熱によりＡｕ−Ｓｎ共
晶合金が形成され接合が達成できるとされている。
プ実装に関しては特開平4ー155866号公報に記載された半
導体装置がある。すなわち、超高速光通信用のホトダイ
オードではバンプの直径が30μｍ程度と小さくなり、表
面張力によるセルフアライメント方式が困難となるた
め、別の方法が提案されている。図６の模式断面図に、
ここで示された装置を示す。これによれば、ＯＥＩＣ１
上の電極３に凹形の金めっき４を形成し、この中にＳｎ
８を蒸着する。いっぽう、ホトダイオード２上の電極３
には凸形の金めっき４を形成する。このような装置にお
いては、凹形凸形それぞれの金めっきが、はめ合いによ
り高精度な位置合わせができ、加熱によりＡｕ−Ｓｎ共
晶合金が形成され接合が達成できるとされている。
【０００４】
【発明が解決しようとする課題】しかしながら、高密度
化に対して図５に示した方法を用いると、バンプサイズ
が小さくなるため、位置ぎめが困難となり、かつ表面張
力も小さくなるため十分なセルフアライメント効果が期
待できなくなり、所望のバンプ接続が不可能となる。そ
の結果、歩留まりが大幅に低下するという問題が生ず
る。
化に対して図５に示した方法を用いると、バンプサイズ
が小さくなるため、位置ぎめが困難となり、かつ表面張
力も小さくなるため十分なセルフアライメント効果が期
待できなくなり、所望のバンプ接続が不可能となる。そ
の結果、歩留まりが大幅に低下するという問題が生ず
る。
【０００５】一方、高密度化対応として図６に示した方
法では、複雑な形状のバンプ形成が必要となるため、半
導体レーザ等の高価なＩＣチップの接続用にしか用いる
ことができない。また、位置の確認は比較的容易にな
り、接続の信頼性は向上するものの、固相状態ではめ合
いを利用して接続するため、誤差１０μｍ以下の高精度
の位置ぎめ装置は不可欠であり、実装コストもアップし
汎用の部品実装には適用できない。
法では、複雑な形状のバンプ形成が必要となるため、半
導体レーザ等の高価なＩＣチップの接続用にしか用いる
ことができない。また、位置の確認は比較的容易にな
り、接続の信頼性は向上するものの、固相状態ではめ合
いを利用して接続するため、誤差１０μｍ以下の高精度
の位置ぎめ装置は不可欠であり、実装コストもアップし
汎用の部品実装には適用できない。
【０００６】本発明は、かかる問題点を解決するために
なされたものであり、高密度化したフリップチップ実装
においても、容易にかつ信頼性高く接続できる汎用的な
半導体装置及びその実装方法を提供するものである。
なされたものであり、高密度化したフリップチップ実装
においても、容易にかつ信頼性高く接続できる汎用的な
半導体装置及びその実装方法を提供するものである。
【０００７】
【課題を解決するための手段】本発明の半導体装置は、
ＩＣチップと基板とを接続するバンプをセルフアライメ
ントを行う第一のバンプ、及びこの第一のバンプより融
点が高くサイズの小さい第二のバンプで構成するように
したものである。
ＩＣチップと基板とを接続するバンプをセルフアライメ
ントを行う第一のバンプ、及びこの第一のバンプより融
点が高くサイズの小さい第二のバンプで構成するように
したものである。
【０００８】また、本発明の半導体装置の実装方法は、
ＩＣチップまたは基板に溶融接合後第一のバンプを形成
する第一のバンプ材と溶融接合後第二のバンプを形成す
る第二のバンプ材とを形成する工程、第一のバンプ材の
みを溶融させて第一のバンプを形成し上記ＩＣチップの
高精度位置ぎめをする工程、並びに位置ぎめ工程後第一
のバンプ及び第二のバンプ材を溶融・加圧し第二のバン
プを形成する工程を施すものである。
ＩＣチップまたは基板に溶融接合後第一のバンプを形成
する第一のバンプ材と溶融接合後第二のバンプを形成す
る第二のバンプ材とを形成する工程、第一のバンプ材の
みを溶融させて第一のバンプを形成し上記ＩＣチップの
高精度位置ぎめをする工程、並びに位置ぎめ工程後第一
のバンプ及び第二のバンプ材を溶融・加圧し第二のバン
プを形成する工程を施すものである。
【０００９】さらに、第一及び第二のバンプを溶融させ
た状態で加圧力を除去した後冷却しバンプを凝固させる
工程を施す。
た状態で加圧力を除去した後冷却しバンプを凝固させる
工程を施す。
【００１０】そして、ＩＣチップまたは基板のいずれか
一方に第一のバンプ材と第二のバンプ材とを同じ材料で
同じ高さに形成し、他方には第一バンプ材のみを上記材
料と異なる材料で形成するようにした。
一方に第一のバンプ材と第二のバンプ材とを同じ材料で
同じ高さに形成し、他方には第一バンプ材のみを上記材
料と異なる材料で形成するようにした。
【００１１】
【作用】本発明の半導体装置においては、融点が低くサ
イズの大きい第一のバンプでセルフアライメントを行い
容易に高精度に位置ぎめ接続でき、融点が高くサイズの
小さい第二のバンプを用いて高密度の接続ができる。
イズの大きい第一のバンプでセルフアライメントを行い
容易に高精度に位置ぎめ接続でき、融点が高くサイズの
小さい第二のバンプを用いて高密度の接続ができる。
【００１２】また、実装方法においては、まず第一のバ
ンプ材のみを溶融させて高精度な位置ぎめ装置を用いず
ともセルフアライメントによる高精度位置ぎめができ
る。次に第二のバンプ材を溶融・加圧接触させて接続す
るため、セルフアライメント時には第二のバンプ材は固
相状態であり、第二のバンプが誤って接続されることを
防止でき、高い信頼性で第二のバンプにより高密度の接
続ができる。
ンプ材のみを溶融させて高精度な位置ぎめ装置を用いず
ともセルフアライメントによる高精度位置ぎめができ
る。次に第二のバンプ材を溶融・加圧接触させて接続す
るため、セルフアライメント時には第二のバンプ材は固
相状態であり、第二のバンプが誤って接続されることを
防止でき、高い信頼性で第二のバンプにより高密度の接
続ができる。
【００１３】さらに、第一及び第二のバンプを溶融させ
た状態で加圧力を除去した後冷却し、バンプを凝固させ
たため、前記の作用に加えてバンプの形状を制御でき、
接合部の長期信頼性が向上する。
た状態で加圧力を除去した後冷却し、バンプを凝固させ
たため、前記の作用に加えてバンプの形状を制御でき、
接合部の長期信頼性が向上する。
【００１４】そして、ＩＣチップまたは基板のいずれか
一方に第一バンプ材と第二バンプ材を同じ材料で同じ高
さに形成し、他方には第一バンプ材のみを上記材料と異
なる材料で形成しており、バンプ材の形成プロセスが簡
略化できる。
一方に第一バンプ材と第二バンプ材を同じ材料で同じ高
さに形成し、他方には第一バンプ材のみを上記材料と異
なる材料で形成しており、バンプ材の形成プロセスが簡
略化できる。
【００１５】
【実施例】実施例１．以下、本発明の実施例を図につい
て説明する。図１(ａ)〜(ｃ)は本発明の一実施例の半導
体装置、及びその実装方法を工程順に示す断面模式図で
ある。図において、１は基板、２はＩＣチップ、３は入
出力電極、４は入出力電極３上に形成された密着性を確
保するための例えばＡｕからなる薄膜、５はセルフアラ
イメントを行うための例えば融点が１９０℃のＰｂ４０
Ｓｎ６０のはんだからなる第一のバンプ、５ａはＩＣチ
ップ２に形成された，５Ａは基板１に形成された第一の
バンプ材で、この場合はそれぞれ直径100μｍ、高さ100
μｍで、第一のバンプ５と同じＰｂ４０Ｓｎ６０のはん
だからなる。６は第一のバンプ５より融点が高くサイズ
の小さい例えば融点が２６０℃のＰｂ７０Ｓｎ３０から
なる第二のバンプ、６ａはＩＣチップ２に形成された，
６Ａは基板１に形成された第二のバンプ材で、この場合
はそれぞれ直径30μｍ、高さ30μｍで、第二のバンプ５
と同じＰｂ７０Ｓｎ３０からなる。７は第二のバンプを
接触させるための加圧力である。
て説明する。図１(ａ)〜(ｃ)は本発明の一実施例の半導
体装置、及びその実装方法を工程順に示す断面模式図で
ある。図において、１は基板、２はＩＣチップ、３は入
出力電極、４は入出力電極３上に形成された密着性を確
保するための例えばＡｕからなる薄膜、５はセルフアラ
イメントを行うための例えば融点が１９０℃のＰｂ４０
Ｓｎ６０のはんだからなる第一のバンプ、５ａはＩＣチ
ップ２に形成された，５Ａは基板１に形成された第一の
バンプ材で、この場合はそれぞれ直径100μｍ、高さ100
μｍで、第一のバンプ５と同じＰｂ４０Ｓｎ６０のはん
だからなる。６は第一のバンプ５より融点が高くサイズ
の小さい例えば融点が２６０℃のＰｂ７０Ｓｎ３０から
なる第二のバンプ、６ａはＩＣチップ２に形成された，
６Ａは基板１に形成された第二のバンプ材で、この場合
はそれぞれ直径30μｍ、高さ30μｍで、第二のバンプ５
と同じＰｂ７０Ｓｎ３０からなる。７は第二のバンプを
接触させるための加圧力である。
【００１６】まず、第一のバンプ材５ａ，５Ａ、第二の
バンプ材６ａ，６Ａを上記組成のＰｂ、Ｓｎをそれぞれ
厚さを変えて積層蒸着したのち窒素雰囲気中で加熱溶融
することによって基板１とＩＣチップ２上に形成する。
基板１上にＩＣチップ２を位置ぎめし、接触させる（図
１(ａ)）。このとき第一のバンプ材５ａ，５Ａは接触す
るが、第二のバンプ材６ａ，６Ａはまだ離れた状態に保
たれる。次に第一のバンプ５、即ち第一のバンプ材５
ａ，５Ａの融点以上、第二のバンプ６、即ち第二のバン
プ材６ａ，６Ａの融点以下に例えばホットプレートによ
って２１０℃に加熱する。その結果第一のバンプ材５
ａ，５Ａのみが溶融し接続され、第一のバンプ５が形成
される（図１(ｂ)）。この際、セルフアライメントによ
り高精度に位置ぎめされる。さらに第二のバンプ材６
ａ，６Ａの融点以上、例えば２８０℃に加熱・接触させ
ることによって接続し第二のバンプ６を形成する（図１
(ｃ)）。なお、このとき、第一のバンプ５は表面張力に
よってある一定の高さを維持するため、第二のバンプ材
６ａ，６Ａを接触させるためにはＩＣチップ２を加圧し
てやる必要がある。第二のバンプ材６ａ，６Ａを融点以
上に加熱するには、例えばホットプレートの温度を急激
に上昇させても良いが、一般的にはホットプレートは熱
容量が大きいため、加圧治具を瞬時加熱する方が好まし
い。この結果、基板１上に複数のＩＣチップ２が搭載さ
れていても、加圧兼加熱治具を用いることによって順次
高密度接合が可能となる。ＩＣチップ２を加圧した状態
にて冷却することによって、接続は完了する。
バンプ材６ａ，６Ａを上記組成のＰｂ、Ｓｎをそれぞれ
厚さを変えて積層蒸着したのち窒素雰囲気中で加熱溶融
することによって基板１とＩＣチップ２上に形成する。
基板１上にＩＣチップ２を位置ぎめし、接触させる（図
１(ａ)）。このとき第一のバンプ材５ａ，５Ａは接触す
るが、第二のバンプ材６ａ，６Ａはまだ離れた状態に保
たれる。次に第一のバンプ５、即ち第一のバンプ材５
ａ，５Ａの融点以上、第二のバンプ６、即ち第二のバン
プ材６ａ，６Ａの融点以下に例えばホットプレートによ
って２１０℃に加熱する。その結果第一のバンプ材５
ａ，５Ａのみが溶融し接続され、第一のバンプ５が形成
される（図１(ｂ)）。この際、セルフアライメントによ
り高精度に位置ぎめされる。さらに第二のバンプ材６
ａ，６Ａの融点以上、例えば２８０℃に加熱・接触させ
ることによって接続し第二のバンプ６を形成する（図１
(ｃ)）。なお、このとき、第一のバンプ５は表面張力に
よってある一定の高さを維持するため、第二のバンプ材
６ａ，６Ａを接触させるためにはＩＣチップ２を加圧し
てやる必要がある。第二のバンプ材６ａ，６Ａを融点以
上に加熱するには、例えばホットプレートの温度を急激
に上昇させても良いが、一般的にはホットプレートは熱
容量が大きいため、加圧治具を瞬時加熱する方が好まし
い。この結果、基板１上に複数のＩＣチップ２が搭載さ
れていても、加圧兼加熱治具を用いることによって順次
高密度接合が可能となる。ＩＣチップ２を加圧した状態
にて冷却することによって、接続は完了する。
【００１７】この実施例においては、融点が低くサイズ
の大きい第一のバンプ、即ち第一のバンプ材のみを溶融
させて高精度な位置ぎめ装置を用いずともセルフアライ
メントにより容易に高精度に位置ぎめ接続ができる。こ
の際、第二のバンプ材は固相状態であり、第二のバンプ
が誤って接続されることを防止でき、次いで位置ぎめさ
れた状態で第二のバンプ材を溶融し融点が高くサイズの
小さい第二のバンプにより容易に高い信頼性で高密度の
接続ができる。高精度位置ぎめ装置を用いなくとも従来
の装置でセルフアライメントによって接続ミスを生じる
ことなく高密度フリップチップ実装ができる。
の大きい第一のバンプ、即ち第一のバンプ材のみを溶融
させて高精度な位置ぎめ装置を用いずともセルフアライ
メントにより容易に高精度に位置ぎめ接続ができる。こ
の際、第二のバンプ材は固相状態であり、第二のバンプ
が誤って接続されることを防止でき、次いで位置ぎめさ
れた状態で第二のバンプ材を溶融し融点が高くサイズの
小さい第二のバンプにより容易に高い信頼性で高密度の
接続ができる。高精度位置ぎめ装置を用いなくとも従来
の装置でセルフアライメントによって接続ミスを生じる
ことなく高密度フリップチップ実装ができる。
【００１８】実施例２．図１に示す半導体装置の実装方
法の他の実施例を説明する。第二のバンプ６の融点以上
に加熱するまでは上記実施例１のプロセスと同様である
が、第一のバンプ５、第二のバンプ６が溶融した状態で
加圧力を取り除き、冷却しバンプを凝固させる。而して
加圧力の分だけ第一のバンプ５、第二のバンプ６の高さ
が高くなる。この時、第二のバンプ６がくびれて分離し
ないよう、第一のバンプ５と第二のバンプ６、即ち第一
のバンプ材５ａ，５Ａ、第二のバンプ材６ａ，６Ａの数
とサイズを力の釣合から設計してやることによって、第
一，第二のバンプ５，６の形状をコントロールすること
が可能となる。バンプの形状が接合部の長期信頼性に影
響することは、良く知られている（日本金属学会会報第
２３巻第１２号参照）が、サイズの小さい第二のバンプ
６の形状をいわゆる鼓形にすることによって大幅な長寿
命化が図れる。
法の他の実施例を説明する。第二のバンプ６の融点以上
に加熱するまでは上記実施例１のプロセスと同様である
が、第一のバンプ５、第二のバンプ６が溶融した状態で
加圧力を取り除き、冷却しバンプを凝固させる。而して
加圧力の分だけ第一のバンプ５、第二のバンプ６の高さ
が高くなる。この時、第二のバンプ６がくびれて分離し
ないよう、第一のバンプ５と第二のバンプ６、即ち第一
のバンプ材５ａ，５Ａ、第二のバンプ材６ａ，６Ａの数
とサイズを力の釣合から設計してやることによって、第
一，第二のバンプ５，６の形状をコントロールすること
が可能となる。バンプの形状が接合部の長期信頼性に影
響することは、良く知られている（日本金属学会会報第
２３巻第１２号参照）が、サイズの小さい第二のバンプ
６の形状をいわゆる鼓形にすることによって大幅な長寿
命化が図れる。
【００１９】次に、上記実施例の半導体装置の実装方法
におけるセルフアライメントの効果を図２(ａ)〜(ｃ)の
断面模式図により説明する。ここでは例えば、第一のバ
ンプ材５ａ，５Ａのサイズとして直径 100μｍ、第二の
バンプ材６ａ，６Ａ，６ｂ，６Ｂのサイズとして直径50
μｍ、バンプ間の距離として40μｍ程度を想定する。図
２(ａ)に示すようにバンプ位置ずれが横方向に60μｍ、
紙面の前後方向に30μｍ発生したとすると、第一のバン
プ５はそれぞれ所定のバンプ材５ａ，５Ａと接触するも
のの、第二のバンプ６は設計とは異なる回路が第二のバ
ンプ材６Ｂと６ａで形成されることになる。しかし、図
２(ｂ)に示すように、第一のバンプ５が溶融した時点で
矢印で示す方向に表面張力が働き、表面張力の働かない
固相状態の第二のバンプ材６Ｂ、６ａの誤った回路は開
放される。この結果、図２(ｃ)に示すようにセルフアラ
イメントが可能となる。さらに、第二のバンプの融点以
上に加熱・接触させることによって接続は完了する。こ
のように、フリップチップによるフェイスダウンアッセ
ンブリにおいて50μｍピッチレベルの高密度化が信頼性
高く行える。
におけるセルフアライメントの効果を図２(ａ)〜(ｃ)の
断面模式図により説明する。ここでは例えば、第一のバ
ンプ材５ａ，５Ａのサイズとして直径 100μｍ、第二の
バンプ材６ａ，６Ａ，６ｂ，６Ｂのサイズとして直径50
μｍ、バンプ間の距離として40μｍ程度を想定する。図
２(ａ)に示すようにバンプ位置ずれが横方向に60μｍ、
紙面の前後方向に30μｍ発生したとすると、第一のバン
プ５はそれぞれ所定のバンプ材５ａ，５Ａと接触するも
のの、第二のバンプ６は設計とは異なる回路が第二のバ
ンプ材６Ｂと６ａで形成されることになる。しかし、図
２(ｂ)に示すように、第一のバンプ５が溶融した時点で
矢印で示す方向に表面張力が働き、表面張力の働かない
固相状態の第二のバンプ材６Ｂ、６ａの誤った回路は開
放される。この結果、図２(ｃ)に示すようにセルフアラ
イメントが可能となる。さらに、第二のバンプの融点以
上に加熱・接触させることによって接続は完了する。こ
のように、フリップチップによるフェイスダウンアッセ
ンブリにおいて50μｍピッチレベルの高密度化が信頼性
高く行える。
【００２０】また、図１、図２に示すように上記実施例
においては、第一のバンプ５、即ち第一のバンプ材５
ａ，５ＡはＩＣチップ２の隅に形成したが、有効な表面
張力が働けば、ここに限定するわけではない。すなわ
ち、図３(ａ)(ｂ)の平面図に示すように、平行方向の位
置ずれに関してはバンプがＩＣチップ面内のどこに形成
されていても同様の表面張力が働く。しかし、回転方向
に関してはＩＣチップの周辺では回転力として働くが、
中心では効果がない。したがって、第一のバンプ５の位
置、形状は以上の点を考慮して、配置する。
においては、第一のバンプ５、即ち第一のバンプ材５
ａ，５ＡはＩＣチップ２の隅に形成したが、有効な表面
張力が働けば、ここに限定するわけではない。すなわ
ち、図３(ａ)(ｂ)の平面図に示すように、平行方向の位
置ずれに関してはバンプがＩＣチップ面内のどこに形成
されていても同様の表面張力が働く。しかし、回転方向
に関してはＩＣチップの周辺では回転力として働くが、
中心では効果がない。したがって、第一のバンプ５の位
置、形状は以上の点を考慮して、配置する。
【００２１】また、表面張力はバンプそれぞれに働き、
その力の総和でもってＩＣチップ２を動かすため、第一
のバンプ５の数はこの点を考慮すれば容易に設計でき
る。
その力の総和でもってＩＣチップ２を動かすため、第一
のバンプ５の数はこの点を考慮すれば容易に設計でき
る。
【００２２】なお、図１、図２の上記実施例においては
第一のバンプ５、即ち第一のバンプ材５ａ，５Ａの形状
は球形として説明したが、この形状に限ることはなく、
第一のバンプ５の表面張力によってＩＣチップ２が移動
し、高精度位置ぎめができれば良い。たとえば、ＩＣチ
ップ２の外周近傍に沿った複数の直方体にすることによ
っても表面張力が働き、セルフアライメントが可能とな
る。但し、バンプが長くなるとバンプ材料の流動が生
じ、基板１とＩＣチップ２間のクリアランスが変化し、
不良の原因となるので注意を要する。
第一のバンプ５、即ち第一のバンプ材５ａ，５Ａの形状
は球形として説明したが、この形状に限ることはなく、
第一のバンプ５の表面張力によってＩＣチップ２が移動
し、高精度位置ぎめができれば良い。たとえば、ＩＣチ
ップ２の外周近傍に沿った複数の直方体にすることによ
っても表面張力が働き、セルフアライメントが可能とな
る。但し、バンプが長くなるとバンプ材料の流動が生
じ、基板１とＩＣチップ２間のクリアランスが変化し、
不良の原因となるので注意を要する。
【００２３】また、上記実施例においてははんだバンプ
の場合について説明したが、はんだ以外のほかの材料に
おいても蒸着などの方法で形成でき、かつ同様の効果を
期待できることはいうまでもない。
の場合について説明したが、はんだ以外のほかの材料に
おいても蒸着などの方法で形成でき、かつ同様の効果を
期待できることはいうまでもない。
【００２４】また、上記実施例においてはバンプ材を基
板側，ＩＣチップ側両方に形成した場合について説明し
たが、必ずしも両方に形成する必要はなく、少なくとも
どちらか一方に形成すれば良い。
板側，ＩＣチップ側両方に形成した場合について説明し
たが、必ずしも両方に形成する必要はなく、少なくとも
どちらか一方に形成すれば良い。
【００２５】さらに、上記実施例においてはバンプ材を
バンプと同一材料で形成した場合について説明したが、
バンプ材をバンプと異なる材料とし、基板側，ＩＣチッ
プ側のバンプ材により所望のバンプ材料（組成）となる
ようにしても良い。
バンプと同一材料で形成した場合について説明したが、
バンプ材をバンプと異なる材料とし、基板側，ＩＣチッ
プ側のバンプ材により所望のバンプ材料（組成）となる
ようにしても良い。
【００２６】実施例３．この例を図４の断面模式図にて
説明する。基板１側には第一のバンプ材５Ａ、５Ｂのみ
を形成し、ＩＣチップ２側には第一のバンプ材５ａ、５
ｂ及び第二のバンプ材６ａ、６ｂを形成する。材料とし
ては、例えば基板１側の第一のバンプ材５Ａ、５Ｂには
Ｓｎを、ＩＣチップ２側の第一のバンプ材５ａ、５ｂ、
第二のバンプ材６ａ、６ｂにはそれぞれ９５Ｐｂ５Ｓｎ
を選定する。以上のような半導体装置を構成した場合の
製造方法は前記と同様であるが、第一のバンプ材の材料
が基板側とＩＣチップ側で異なるため、加熱によりまず
基板１側の第一のバンプ材５Ａ、５ＢとＩＣチップ側の
第一のバンプ材５ａ、５ｂとが反応しＰｂＳｎの合金組
成になり、溶融する。この反応形成されたＰｂＳｎ、即
ち第一のバンプの組成比すなわち融点は基板１、ＩＣチ
ップ２側のそれぞれの第一のバンプ材のサイズによって
制御できる。例えば上記組成でサイズが同一であれば第
一のバンプはＰｂ47.5Ｓｎ52.5の組成で融点は約 200℃
となり、第二のバンプ即ち第二のバンプ材の融点（約 3
10℃）より低くなり、かつサイズは倍になる。次に、第
二のバンプの融点以上に加熱・加圧接触させることによ
って接続される。要は第二のバンプが第一のバンプより
融点が高くかつサイズが小さくなるよう半導体装置を構
成すれば、上記実施例と同様の効果が得られる。なお、
この実施例においては、バンプ材を形成する箇所とバン
プ材の種類を特定したため、すなわち基板側とＩＣチッ
プ側それぞれに同一種類・同一高さのバンプ材を形成す
るのみで良くしたため、バンプ材の形成プロセスが簡略
化でき、工業的価値は大幅に向上する。
説明する。基板１側には第一のバンプ材５Ａ、５Ｂのみ
を形成し、ＩＣチップ２側には第一のバンプ材５ａ、５
ｂ及び第二のバンプ材６ａ、６ｂを形成する。材料とし
ては、例えば基板１側の第一のバンプ材５Ａ、５Ｂには
Ｓｎを、ＩＣチップ２側の第一のバンプ材５ａ、５ｂ、
第二のバンプ材６ａ、６ｂにはそれぞれ９５Ｐｂ５Ｓｎ
を選定する。以上のような半導体装置を構成した場合の
製造方法は前記と同様であるが、第一のバンプ材の材料
が基板側とＩＣチップ側で異なるため、加熱によりまず
基板１側の第一のバンプ材５Ａ、５ＢとＩＣチップ側の
第一のバンプ材５ａ、５ｂとが反応しＰｂＳｎの合金組
成になり、溶融する。この反応形成されたＰｂＳｎ、即
ち第一のバンプの組成比すなわち融点は基板１、ＩＣチ
ップ２側のそれぞれの第一のバンプ材のサイズによって
制御できる。例えば上記組成でサイズが同一であれば第
一のバンプはＰｂ47.5Ｓｎ52.5の組成で融点は約 200℃
となり、第二のバンプ即ち第二のバンプ材の融点（約 3
10℃）より低くなり、かつサイズは倍になる。次に、第
二のバンプの融点以上に加熱・加圧接触させることによ
って接続される。要は第二のバンプが第一のバンプより
融点が高くかつサイズが小さくなるよう半導体装置を構
成すれば、上記実施例と同様の効果が得られる。なお、
この実施例においては、バンプ材を形成する箇所とバン
プ材の種類を特定したため、すなわち基板側とＩＣチッ
プ側それぞれに同一種類・同一高さのバンプ材を形成す
るのみで良くしたため、バンプ材の形成プロセスが簡略
化でき、工業的価値は大幅に向上する。
【００２７】なお、上記実施例においては第一のバン
プ、第二のバンプともに入出力電極上に形成したが、第
一のバンプを位置ぎめ用のダミーバンプ、第二のバンプ
をＩＣチップと基板の電気的信号のやりとりを行う入出
力電極上のバンプとしても差し支えない。
プ、第二のバンプともに入出力電極上に形成したが、第
一のバンプを位置ぎめ用のダミーバンプ、第二のバンプ
をＩＣチップと基板の電気的信号のやりとりを行う入出
力電極上のバンプとしても差し支えない。
【００２８】
【発明の効果】以上説明したように、本発明の半導体装
置は、ＩＣチップと基板とを接続するバンプをセルフア
ライメントを行う第一のバンプ、及びこの第一のバンプ
より融点が高くサイズの小さい第二のバンプで構成する
ようにしたので、第一のバンプでセルフアライメントを
行い容易に高精度に位置ぎめ接続でき、第二のバンプを
用いて高密度の接続ができ、実装の高密度化に対応でき
る。高精度位置ぎめ装置を用いなくとも従来の装置でセ
ルフアライメントによって接続ミスを生じることなく高
密度フリップチップ接合ができる。
置は、ＩＣチップと基板とを接続するバンプをセルフア
ライメントを行う第一のバンプ、及びこの第一のバンプ
より融点が高くサイズの小さい第二のバンプで構成する
ようにしたので、第一のバンプでセルフアライメントを
行い容易に高精度に位置ぎめ接続でき、第二のバンプを
用いて高密度の接続ができ、実装の高密度化に対応でき
る。高精度位置ぎめ装置を用いなくとも従来の装置でセ
ルフアライメントによって接続ミスを生じることなく高
密度フリップチップ接合ができる。
【００２９】また、上記半導体装置の実装方法は、ＩＣ
チップまたは基板に 溶融接合後第一のバンプを形成す
る第一のバンプ材と溶融接合後第二のバンプを形成する
第二のバンプ材とを形成する工程、第一のバンプ材のみ
を溶融させて第一のバンプを形成し上記ＩＣチップの高
精度位置ぎめをする工程、並びに位置ぎめ工程後第一の
バンプ及び第二のバンプ材を溶融・加圧し第二のバンプ
を形成する工程を施すものである。
チップまたは基板に 溶融接合後第一のバンプを形成す
る第一のバンプ材と溶融接合後第二のバンプを形成する
第二のバンプ材とを形成する工程、第一のバンプ材のみ
を溶融させて第一のバンプを形成し上記ＩＣチップの高
精度位置ぎめをする工程、並びに位置ぎめ工程後第一の
バンプ及び第二のバンプ材を溶融・加圧し第二のバンプ
を形成する工程を施すものである。
【００３０】さらに、第一及び第二のバンプを溶融させ
た状態で加圧力を除去した後冷却し、バンプを凝固させ
るようにしたので、接続後のバンプの形状を制御するこ
とによって、長期信頼性を向上することができる。
た状態で加圧力を除去した後冷却し、バンプを凝固させ
るようにしたので、接続後のバンプの形状を制御するこ
とによって、長期信頼性を向上することができる。
【００３１】そして、ＩＣチップまたは基板のいずれか
一方に第一バンプ材と第二バンプ材を同じ材料で同じ高
さに形成し、他方には第一バンプ材のみを上記材料と異
なる材料で形成するようにしたので、バンプ材の形成プ
ロセスが簡略化できる。
一方に第一バンプ材と第二バンプ材を同じ材料で同じ高
さに形成し、他方には第一バンプ材のみを上記材料と異
なる材料で形成するようにしたので、バンプ材の形成プ
ロセスが簡略化できる。
【図１】本発明の一実施例の半導体装置の実装方法を工
程順に示す断面模式図である。
程順に示す断面模式図である。
【図２】本発明の半導体装置の実装方法に係わる動作を
説明する断面模式図である。
説明する断面模式図である。
【図３】本発明に係わる第一のバンプの位置とセルフア
ライメントの効果を説明する平面図である。
ライメントの効果を説明する平面図である。
【図４】本発明の他の実施例の半導体装置の実装方法を
示す断面模式図である。
示す断面模式図である。
【図５】従来の半導体装置の実装方法を順に示す断面模
式図である。
式図である。
【図６】従来の高密度化された半導体装置を示す断面模
式図である。
式図である。
１ 基板 ４ 薄膜 ５ 第一のバンプ ５ａ，５Ａ，５ｂ，５Ｂ 第一のバンプ材 ６ 第二のバンプ ６ａ，６Ａ，６ｂ，６Ｂ 第二のバンプ材 ７ 加圧力
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年１２月１７日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項４
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正内容】
【００１０】そして、ＩＣチップまたは基板のいずれか
一方に第一のバンプ材と第二のバンプ材とを同じ材料で
形成し、他方には第一バンプ材のみを上記材料と異なる
材料で形成するようにした。
一方に第一のバンプ材と第二のバンプ材とを同じ材料で
形成し、他方には第一バンプ材のみを上記材料と異なる
材料で形成するようにした。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正内容】
【００１４】そして、ＩＣチップまたは基板のいずれか
一方に第一バンプ材と第二バンプ材を同じ材料で形成
し、他方には第一バンプ材のみを上記材料と異なる材料
で形成しており、バンプ材の形成プロセスが簡略化でき
る。
一方に第一バンプ材と第二バンプ材を同じ材料で形成
し、他方には第一バンプ材のみを上記材料と異なる材料
で形成しており、バンプ材の形成プロセスが簡略化でき
る。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正内容】
【００２６】実施例３．この例を図４の断面模式図にて
説明する。基板１側には第一のバンプ材５Ａ、５Ｂのみ
を形成し、ＩＣチップ２側には第一のバンプ材５ａ、５
ｂ及び第二のバンプ材６ａ、６ｂを形成する。材料とし
ては、例えば基板１側の第一のバンプ材５Ａ、５Ｂには
Ｓｎを、ＩＣチップ２側の第一のバンプ材５ａ、５ｂ、
第二のバンプ材６ａ、６ｂにはそれぞれ９５Ｐｂ５Ｓｎ
を選定する。以上のような半導体装置を構成した場合の
製造方法は前記と同様であるが、第一のバンプ材の材料
が基板側とＩＣチップ側で異なるため、加熱によりまず
基板１側の第一のバンプ材５Ａ、５ＢとＩＣチップ側の
第一のバンプ材５ａ、５ｂとが反応しＰｂＳｎの合金組
成になり、溶融する。この反応形成されたＰｂＳｎ、即
ち第一のバンプの組成比すなわち融点は基板１、ＩＣチ
ップ２側のそれぞれの第一のバンプ材のサイズによって
制御できる。例えば上記組成でサイズが同一であれば第
一のバンプはＰｂ47.5Ｓｎ52.5の組成で融点は約 200℃
となり、第二のバンプ即ち第二のバンプ材の融点（約 3
10℃）より低くなり、かつサイズは倍になる。次に、第
二のバンプの融点以上に加熱・加圧接触させることによ
って接続される。要は第二のバンプが第一のバンプより
融点が高くかつサイズが小さくなるよう半導体装置を構
成すれば、上記実施例と同様の効果が得られる。なお、
この実施例においては、バンプ材を形成する箇所とバン
プ材の種類を特定したため、すなわち基板側とＩＣチッ
プ側それぞれに同一種類・ほぼ同一高さのバンプ材を形
成するのみで良くしたため、バンプ材の形成プロセスが
簡略化でき、工業的価値は大幅に向上する。
説明する。基板１側には第一のバンプ材５Ａ、５Ｂのみ
を形成し、ＩＣチップ２側には第一のバンプ材５ａ、５
ｂ及び第二のバンプ材６ａ、６ｂを形成する。材料とし
ては、例えば基板１側の第一のバンプ材５Ａ、５Ｂには
Ｓｎを、ＩＣチップ２側の第一のバンプ材５ａ、５ｂ、
第二のバンプ材６ａ、６ｂにはそれぞれ９５Ｐｂ５Ｓｎ
を選定する。以上のような半導体装置を構成した場合の
製造方法は前記と同様であるが、第一のバンプ材の材料
が基板側とＩＣチップ側で異なるため、加熱によりまず
基板１側の第一のバンプ材５Ａ、５ＢとＩＣチップ側の
第一のバンプ材５ａ、５ｂとが反応しＰｂＳｎの合金組
成になり、溶融する。この反応形成されたＰｂＳｎ、即
ち第一のバンプの組成比すなわち融点は基板１、ＩＣチ
ップ２側のそれぞれの第一のバンプ材のサイズによって
制御できる。例えば上記組成でサイズが同一であれば第
一のバンプはＰｂ47.5Ｓｎ52.5の組成で融点は約 200℃
となり、第二のバンプ即ち第二のバンプ材の融点（約 3
10℃）より低くなり、かつサイズは倍になる。次に、第
二のバンプの融点以上に加熱・加圧接触させることによ
って接続される。要は第二のバンプが第一のバンプより
融点が高くかつサイズが小さくなるよう半導体装置を構
成すれば、上記実施例と同様の効果が得られる。なお、
この実施例においては、バンプ材を形成する箇所とバン
プ材の種類を特定したため、すなわち基板側とＩＣチッ
プ側それぞれに同一種類・ほぼ同一高さのバンプ材を形
成するのみで良くしたため、バンプ材の形成プロセスが
簡略化でき、工業的価値は大幅に向上する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正内容】
【００３１】そして、ＩＣチップまたは基板のいずれか
一方に第一バンプ材と第二バンプ材を同じ材料で形成
し、他方には第一バンプ材のみを上記材料と異なる材料
で形成するようにしたので、バンプ材の形成プロセスが
簡略化できる。
一方に第一バンプ材と第二バンプ材を同じ材料で形成
し、他方には第一バンプ材のみを上記材料と異なる材料
で形成するようにしたので、バンプ材の形成プロセスが
簡略化できる。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/15 8934−4Ｍ
Claims (4)
- 【請求項１】 複数のバンプを介してＩＣチップと基板
との電気的信号のやりとりを行う半導体装置において、
上記バンプをセルフアライメントを行う第一のバンプ、
及びこの第一のバンプより融点が高くサイズの小さい第
二のバンプで構成するようにしたことを特徴とする半導
体装置。 - 【請求項２】 請求項第１項記載の第一及び第二のバン
プを介してＩＣチップと基板が接合される半導体装置の
実装方法において、上記ＩＣチップまたは基板に溶融接
合後第一のバンプを形成する第一のバンプ材と溶融接合
後第二のバンプを形成する第二のバンプ材を形成する工
程、第一のバンプ材のみを溶融させて第一のバンプを形
成し上記ＩＣチップの高精度位置ぎめをする工程、並び
に位置ぎめ工程後第一のバンプ及び第二バンプ材を溶融
・加圧し第二のバンプを形成する工程を施すことを特徴
とする半導体装置の実装方法。 - 【請求項３】 第一及び第二のバンプを溶融させた状態
で加圧力を除去した後冷却しバンプを凝固させる工程を
施すことを特徴とする請求項第２項記載の半導体装置の
実装方法。 - 【請求項４】 ＩＣチップまたは基板のいずれか一方に
第一のバンプ材と第二のバンプ材を同じ材料で同じ高さ
に形成し、他方には第一のバンプ材のみを上記材料と異
なる材料で形成するようにしたことを特徴とする請求項
第２項または第３項記載の半導体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4256219A JPH06112463A (ja) | 1992-09-25 | 1992-09-25 | 半導体装置及びその実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4256219A JPH06112463A (ja) | 1992-09-25 | 1992-09-25 | 半導体装置及びその実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06112463A true JPH06112463A (ja) | 1994-04-22 |
Family
ID=17289592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4256219A Pending JPH06112463A (ja) | 1992-09-25 | 1992-09-25 | 半導体装置及びその実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06112463A (ja) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5523628A (en) * | 1994-08-05 | 1996-06-04 | Hughes Aircraft Company | Apparatus and method for protecting metal bumped integrated circuit chips during processing and for providing mechanical support to interconnected chips |
| US5666008A (en) * | 1996-03-27 | 1997-09-09 | Mitsubishi Denki Kabushiki Kaisha | Flip chip semiconductor device |
| JPH09330954A (ja) * | 1996-06-12 | 1997-12-22 | Nec Corp | パッケージ搭載位置確認装置 |
| US6902098B2 (en) * | 2001-04-23 | 2005-06-07 | Shipley Company, L.L.C. | Solder pads and method of making a solder pad |
| JP2006295164A (ja) * | 2005-04-06 | 2006-10-26 | Korea Advanced Inst Of Sci Technol | イメージセンサモジュール及びその製造方法 |
| JP2007027576A (ja) * | 2005-07-20 | 2007-02-01 | Rohm Co Ltd | 半導体装置 |
| JP2007194274A (ja) * | 2006-01-17 | 2007-08-02 | Nec Electronics Corp | 半導体装置の製造方法 |
| JP2007251053A (ja) * | 2006-03-17 | 2007-09-27 | Fujitsu Ltd | 半導体装置の実装構造及びその実装構造の製造方法 |
| JP2007281393A (ja) * | 2006-04-12 | 2007-10-25 | Sony Corp | 電子部品及びこれを用いた半導体装置並びに半導体装置の製造方法 |
| JP2011086879A (ja) * | 2009-10-19 | 2011-04-28 | Powertech Technology Inc | 半導体フリップチップ構造体 |
| WO2012073417A1 (ja) * | 2010-12-01 | 2012-06-07 | パナソニック株式会社 | 電子部品実装体、電子部品、基板 |
| JP2012244331A (ja) * | 2011-05-18 | 2012-12-10 | Olympus Corp | 固体撮像装置、撮像装置および信号読み出し方法 |
| CN103295991A (zh) * | 2012-03-02 | 2013-09-11 | 德州仪器公司 | 用于使半导体组合件中的焊料凸块自对准的双焊料半导体芯片、装置以及双焊料方法 |
| WO2014132482A1 (ja) * | 2013-02-28 | 2014-09-04 | 浜松ホトニクス株式会社 | 半導体光検出装置 |
| US9560303B2 (en) | 2012-10-26 | 2017-01-31 | Olympus Corporation | Solid-state imaging device, imaging device, and signal reading method |
| CN107342237A (zh) * | 2016-04-28 | 2017-11-10 | 三星电子株式会社 | 制造半导体封装件的方法和制造PoP半导体装置的方法 |
| US20220216176A1 (en) * | 2021-01-04 | 2022-07-07 | Yibu Semiconductor Co., Ltd. | Semiconductor Assembly Packaging Method, Semiconductor Assembly and Electronic Device |
| US12046525B2 (en) | 2020-11-27 | 2024-07-23 | Yibu Semiconductor Co., Ltd. | Semiconductor packaging method, semiconductor assembly and electronic device comprising semiconductor assembly |
-
1992
- 1992-09-25 JP JP4256219A patent/JPH06112463A/ja active Pending
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5523628A (en) * | 1994-08-05 | 1996-06-04 | Hughes Aircraft Company | Apparatus and method for protecting metal bumped integrated circuit chips during processing and for providing mechanical support to interconnected chips |
| US5666008A (en) * | 1996-03-27 | 1997-09-09 | Mitsubishi Denki Kabushiki Kaisha | Flip chip semiconductor device |
| JPH09330954A (ja) * | 1996-06-12 | 1997-12-22 | Nec Corp | パッケージ搭載位置確認装置 |
| US6902098B2 (en) * | 2001-04-23 | 2005-06-07 | Shipley Company, L.L.C. | Solder pads and method of making a solder pad |
| US6927492B2 (en) | 2001-04-23 | 2005-08-09 | Shipley Company, L.L.C. | Solder pads and method of making a solder pad |
| JP2006295164A (ja) * | 2005-04-06 | 2006-10-26 | Korea Advanced Inst Of Sci Technol | イメージセンサモジュール及びその製造方法 |
| JP4611235B2 (ja) * | 2005-04-06 | 2011-01-12 | 韓国科学技術院 | イメージセンサモジュール及びその製造方法 |
| JP2007027576A (ja) * | 2005-07-20 | 2007-02-01 | Rohm Co Ltd | 半導体装置 |
| JP2007194274A (ja) * | 2006-01-17 | 2007-08-02 | Nec Electronics Corp | 半導体装置の製造方法 |
| JP2007251053A (ja) * | 2006-03-17 | 2007-09-27 | Fujitsu Ltd | 半導体装置の実装構造及びその実装構造の製造方法 |
| JP2007281393A (ja) * | 2006-04-12 | 2007-10-25 | Sony Corp | 電子部品及びこれを用いた半導体装置並びに半導体装置の製造方法 |
| JP2011086879A (ja) * | 2009-10-19 | 2011-04-28 | Powertech Technology Inc | 半導体フリップチップ構造体 |
| WO2012073417A1 (ja) * | 2010-12-01 | 2012-06-07 | パナソニック株式会社 | 電子部品実装体、電子部品、基板 |
| US8921708B2 (en) | 2010-12-01 | 2014-12-30 | Panasonic Corporation | Electronic-component mounted body, electronic component, and circuit board |
| CN103098191A (zh) * | 2010-12-01 | 2013-05-08 | 松下电器产业株式会社 | 电子元器件安装体、电子元器件及基板 |
| KR101421907B1 (ko) * | 2010-12-01 | 2014-07-22 | 파나소닉 주식회사 | 전자 부품 실장체, 전자 부품 및 기판 |
| JP5562438B2 (ja) * | 2010-12-01 | 2014-07-30 | パナソニック株式会社 | 電子部品実装体、電子部品、基板 |
| JP2012244331A (ja) * | 2011-05-18 | 2012-12-10 | Olympus Corp | 固体撮像装置、撮像装置および信号読み出し方法 |
| CN103295991A (zh) * | 2012-03-02 | 2013-09-11 | 德州仪器公司 | 用于使半导体组合件中的焊料凸块自对准的双焊料半导体芯片、装置以及双焊料方法 |
| US9560303B2 (en) | 2012-10-26 | 2017-01-31 | Olympus Corporation | Solid-state imaging device, imaging device, and signal reading method |
| JP2014167982A (ja) * | 2013-02-28 | 2014-09-11 | Hamamatsu Photonics Kk | 半導体光検出装置 |
| WO2014132482A1 (ja) * | 2013-02-28 | 2014-09-04 | 浜松ホトニクス株式会社 | 半導体光検出装置 |
| US10199418B2 (en) | 2013-02-28 | 2019-02-05 | Hamamatsu Photonics K.K. | Semiconductor photodetection device |
| CN107342237A (zh) * | 2016-04-28 | 2017-11-10 | 三星电子株式会社 | 制造半导体封装件的方法和制造PoP半导体装置的方法 |
| CN107342237B (zh) * | 2016-04-28 | 2023-07-04 | 三星电子株式会社 | 制造半导体封装件的方法和制造PoP半导体装置的方法 |
| US12046525B2 (en) | 2020-11-27 | 2024-07-23 | Yibu Semiconductor Co., Ltd. | Semiconductor packaging method, semiconductor assembly and electronic device comprising semiconductor assembly |
| US20220216176A1 (en) * | 2021-01-04 | 2022-07-07 | Yibu Semiconductor Co., Ltd. | Semiconductor Assembly Packaging Method, Semiconductor Assembly and Electronic Device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06112463A (ja) | 半導体装置及びその実装方法 | |
| JPH06103703B2 (ja) | 半田付け方法 | |
| JPH04273453A (ja) | 直接チップ取り付け方法 | |
| US5973406A (en) | Electronic device bonding method and electronic circuit apparatus | |
| WO1987001509A1 (en) | Manufacture of a hybrid electronic or optical device | |
| JPH09260428A (ja) | 半導体装置及びその実装方法 | |
| JP4429564B2 (ja) | 光部品及び電気部品の実装構造及びその方法 | |
| US6170155B1 (en) | System of components to be hybridized and hybridization process allowing for thermal expansions | |
| JPS5873127A (ja) | Ｉｃチツプのはんだ溶融接続方法 | |
| JP3705159B2 (ja) | 半導体装置の製造方法 | |
| JPH05175275A (ja) | 半導体チップの実装方法および実装構造 | |
| JPH06163634A (ja) | フリップチップ型半導体装置の実装方法 | |
| KR100358683B1 (ko) | 전자 부품의 제조 방법 | |
| JP2000357714A (ja) | 半導体装置及びその製造方法 | |
| JPH03217024A (ja) | 半導体装置 | |
| US5950907A (en) | Ternary solder for the enhancement of C-4 fatigue life | |
| JPH0414834A (ja) | はんだバンプの製造方法 | |
| US6574861B1 (en) | System and method for solder ball rework | |
| JPS63152136A (ja) | 半導体チツプの実装方法 | |
| JP4995883B2 (ja) | 半導体フリップチップ構造体 | |
| JPH0955400A (ja) | 電子部品及び電子部品の実装方法 | |
| JPH02105548A (ja) | フリップチップ搭載用回路基板 | |
| JPH0243748A (ja) | Ｉｃチップ実装方法 | |
| JPH0750316A (ja) | 電子回路のフリップチップ接合方法 | |
| JPH1050773A (ja) | 半導体装置並びに半導体素子及び基板 |