JPH10501660A - ＢｉＣＭＯＳ回路を有する半導体デバイスの製造方法 - Google Patents

Abstract

(57)【要約】 シリコン本体（３）内に形成されるバイポーラトランジスタ（１）及びＭＯＳトランジスタ（２）を有し、このために前記シリコン本体の表面（５）に隣接する半導体領域（６，７）を相互絶縁するフィールド絶縁領域（４）をシリコン本体に設けて半導体デバイスを製造する方法である。第１領域（６）はバイポーラトランジスタ用とし、第２領域（７）はＭＯＳトランジスタ用とする。第２領域にはゲート誘電体（１０）を設ける。次いで、非晶質のシリコン（１１）から成る電極層を表面上に設け、この電極層にドーピングしてから、第１領域上の電極層にエミッタ電極（１２）を形成し、第２領域上の電極層にゲート電極（１３）を形成する。前記電極層をドーピング処理するに当り、前記第１領域の個所の電極層には第１ドーパントを与え、前記第２領域の個所の電極層には第２ドーパントを与え、第１ドーパントの濃度は、前記電極層に形成すべきエミッタ電極からの拡散により前記トランジスタのエミッタ領域を形成し得るような濃度とし、前記第２ドーパントの濃度は第１ドーパントの濃度よりも低くする。ドーピングレベルを比較的低くするため、プラズマエッチング及びイオン注入中にゲート酸化物の破壊が防止される。

Description

【発明の詳細な説明】 ＢｉＣＭＯＳ回路を有する半導体デバイスの製造方法 本発明は、シリコン本体内に形成されるバイポーラトランジスタ及びＭＯＳト ランジスタを有し、このために前記シリコン本体の表面に隣接して、バイポーラ トランジスタ用の第１領域とＭＯＳトランジスタ用の第２領域とを具えている半 導体領域を相互絶縁するフィールド絶縁領域を前記シリコン本体に設け、その後 前記第２領域にゲート誘電体を設けた後、表面全体に非晶質シリコンの電極層を 堆積し、該電極層にドーピングしてから、該電極層にて前記第１領域上にエミッ タ電極を形成し、且つ前記第２領域上にゲート電極を形成するようにして半導体 デバイスを製造する方法に関するものである。 単一のバイポーラトランジスタ及び単一のＭＯＳトランジスタを有する半導体 デバイスはこのような方法により製造することができる。しかし、実際にはこの ような方法は多数のバイポーラ及びＭＯＳトランジスタから成る集積回路を具え ている半導体デバイスの製造に用いられる。この場合の集積回路はＮＰＮとＰＮ Ｐの双方のバイポーラトランジスタ並びにＮチャネルとＰチャネルタイプのＭＯ Ｓトランジスタも含むことがある。このようにバイポーラトランジスタ以外にＮ ＭＯＳ及びＰＭＯＳトランジスタも含む集積回路はＢｉＣＭＯＳ集積回路と称さ れる。 エミッタ電極を半導体領域の上に形成した後に、シリコン本体の表面のすぐ上 に位置するドープしたエミッタ電極からベース領域内への拡散によりバイポーラ トランジスタのエミッタ領域を形成することができる。第２領域の上に形成した ゲート電極は通常行われるように、第２領域にＭＯＳトランジスタのソース及び ドレイン領域を形成するためのイオン注入用のマスクとして利用することができ る。 米国特許第５，０８９，４２９号には冒頭にて述べた種類の方法が開示されて おり、この方法では非晶質のシリコンから成る電極層の堆積後すぐに、この電極 層に約１０²⁰原子／ｃｃの濃度を有するドーパントを与えるようにし、このドー パントの濃度を、電極層に形成すべきエミッタ電極からの拡散によりトランジス タのエミッタ領域を形成し得るような高い濃度とする。次いでこの際導電性の良 好な電極層に絶縁頂部層を設け、この頂部層を、第１半導体領域上にエミッタ電 極を有し、且つ第２半導体領域上にゲート電極を有するパターンにエッチングす る。 非晶質シリコンの電極層を反応性イオンでのプラズマエッチング（ＲＩＥ）で 或るパターンにエッチングする。その後、ＭＯＳトランジスタのソース及びドレ イン領域を形成する際に、ゲート電極をマスクとして用いて、ドーパントのイオ ンを注入する。こうした処理中に非晶質シリコンの電極層は局所的に帯電される ことになる。このために、非晶質シリコン層の下にある極めて薄いゲート誘電体 層間に局所的に強い電界が発生することになる。そこで、薄いゲート誘電体層が 電気破壊によって壊れ、“ゲート酸化物の破壊”をまねくことになる。しかし、 非晶質シリコン層にはエッチング処理の前に注入処理を行なって、既にドーパン ト原子を与えてある。従って、前記処理中には非晶質のシリコン層が導電性であ り、局所的な帯電が回避される。これによりゲート誘電体の極めて薄い層の破壊 が防止される。 従来の方法では電極層全体を比較的高度にドープする。この方法をＮＭＯＳ及 びＰＭＯＳトランジスタの双方を有する半導体デバイスの製造に用いる場合、両 タイプのＭＯＳトランジスタのゲート電極は同じ導電形を有することになる。従 って、これらのトランジスタは絶対値が異なるしきい値電圧を有するようになる 。 ドーピング後、非晶質シリコン層にはシリコン酸化物の頂部層を設ける。次に 、この頂部層並びに非晶質のシリコン層をエッチング処理により或るパターンに エッチングする。ゲート電極の上に残存する頂部層はソース及びドレイン領域形 成用のドーパント原子の注入中にこれらの電極を保護する。頂部層はゲート電極 を外部接触させるために局所的に除去しなければならない。ゲート電極に導電性 の珪化物層を自己整列法にて設けなければならない場合には、金属層を堆積し、 その後熱処理してから斯かる頂部層をも完全に除去すべきである。 本発明の目的は特に、上述した諸欠点を有さない方法を提供することにある。 本発明によれば、冒頭にて述べた方法において、前記第１領域の個所の電極層に 第１ドーピングを行ない、前記第２領域の個所の電極層に第２ドーピングを行な い、第１ドーピングの濃度を、前記電極層に形成すべきエミッタ電極からの拡散 により前記トランジスタのエミッタ領域を形成し得るような濃度とし、前記第２ ドーピング濃度を前記第１ドーピング濃度よりも低い濃度とする処理によって前 記電極層にドーピングを行なうことを特徴とする。 電極層はエミッタ電極からの拡散によりトランジスタのエミッタ領域を形成す るために高ドープする必要がある。実際上、この電極層のドーピングには１０²⁰ 原子／ｃｃ以上のドーパントを用いる。しかし、上述したような非晶質シリコン 層の局所的な帯電は、プラズマでのエッチング中又はドーパント濃度が例えば１ ０¹⁸原子／ｃｃ以下の比較的低いドーピング濃度でのイオン注入中には回避され ることを確めた。このような弱いドーピングは実際上ゲート電極のドーピングに 影響を及ぼさない。この方法をＮＭＯＳ及びＰＭＯＳトランジスタを形成するの に用いる場合には、ＭＯＳトランジスタのソース及びドレイン領域形成用のイオ ン注入中ゲート電極をマスクとして用いて、これによりソース及びドレイン領域 と同じ比較的強力なドーピングを受止めるようにする。このドーピングは比較的 強力で、実際上１０²⁰原子／ｃｃ以上であるため、ゲート電極は良導電性となる 。さらに、ＮＭＯＳトランジスタのゲート電極はＮ形となり、ＰＭＯＳトランジ スタのゲート電極はＰ形となる。これら２つのトランジスタのしきい値電圧は実 際上同じ絶対値を有し、例えば実際にはそれぞれ約−０．８Ｖ及び＋０．８Ｖと なる。 電極層は、そこにエミッタ電極を形成する前にドープする。従って、エミッタ 電極には非晶質シリコンの電極層からこのエミッタ電極をエッチングする時点か ら既に望み通りにドープしてある。エミッタ電極の形成後は、このエミッタ電極 の隣りの第１半導体領域を覆うマスクがこのドーピングのために必要となる。 エミッタ電極及びゲート電極は露出している非晶質シリコンの電極層に形成す る。従って、これらの電極には自己整列により金属珪化物製の極めて良好に導通 する頂部層を直接設けることができる。電極上に堆積した金属層は熱処理中に非 晶質シリコンと反応して、金属珪化物を形成することになる。 電極層に形成すべきエミッタ電極からの拡散によりトランジスタのエミッタ領 域を形成し得るような濃度にドーピングするにはホトレジストマスクが必要であ る。ホトレジストマスクは第２領域の個所における電極層に比較的低濃度のドー ピングをするのにも用いることができる。このような追加のマスク工程は費用の かかる処理工程であり、なくすのが好適である。下記に説明する方法の好適例で は、上述した２度のドーピングを行なうのに１つのマスクを用いるだけである。 本発明の第１好適例では、前記電極層の処理に当り、前記第１領域の個所にお ける前記電極層に第１ドーピングを行ない、その後熱酸化処理し、次いで斯くし て形成されたシリコン酸化物を、前記第２領域の個所における前記電極層が再び 露出されるまでエッチング処理し、その後第２領域の個所における前記電極層に 第２ドーピングを行なうようにする。 マスクは第１ドーピングを行なうのに用いる。次の熱酸化処理中には、シリコ ン酸化物が非ドープ非晶質シリコン上よりも、ドープした非晶質シリコンの上に てずっと速く成長する。従って、ドープした非晶質シリコンの上には非ドープシ リコン上よりも厚いシリコン酸化物が形成される。第１半導体領域の隣りの非晶 質シリコン層を再び露出した後、第１半導体領域の個所の非晶質シリコン層の上 にはシリコン酸化物層をまだ存在させる。このシリコン酸化物層は第２ドーピン グ中にドーパントの原子が第１半導体領域の個所における非晶質シリコン層にも 入るのを防止する。これらの原子はバイポーラトランジスタの形成に極めて有害 な影響を及ぼすことになる。 本発明の第２好適例では、前記電極層の処理中に、前記第１半導体領域の個所 における前記電極層にシリコン窒化物層を設けてから、前記第２領域の個所にお ける前記電極層に第２ドーピングを行ない、その後熱酸化処理を実施してから、 前記シリコン窒化物層を除去して、前記第１領域の個所における前記電極層に第 １ドーピングを行なうようにする。 マスクはシリコン窒化物層を形成するのに用いる。このシリコン窒化物層は第 ２ドーピングを行なうためのマスクとして用いる。シリコン窒化物層の隣り、即 ち第１半導体領域の隣りの非晶質シリコン層の上には熱酸化処理中にシリコン酸 化物層を形成する。次いでシリコン窒化物層を除去する。第１ドーピングを行な う際には、形成したシリコン酸化物層によって第１半導体領域の隣りの非晶質シ リコン層を遮蔽する。 以下図面を参照して本発明を実施例につき詳細に説明する。 図１〜図４は本発明による方法によって製造される半導体デバイスの少数の製 造段階における図式的断面図であり、 図５〜図８は本発明による方法の第１実施例によって製造される半導体デバイ スの少数の製造段階における図式的断面図であり、 図９〜図１２は本発明による方法の第２実施例によって製造される半導体デバ イスの少数の製造段階における図式的断面図である。 図１〜図４はバイポーラトランジスタ１と、ＭＯＳトランジスタ２とを具えて いる半導体デバイスの少数の製造段階における図式的な断面図を示す。この例に おけるバイポーラトランジスタ１はＮＰＮトランジスタであり、ＭＯＳトランジ スタ２はＮＭＯＳトランジスタである。前記トランジスタ１及び２はシリコン本 体３内に形成され、このためにシリコン本体３にはフィールド絶縁領域４を設け て、これによりシリコン本体３の表面５に隣接する半導体領域６及び７を相互に 絶縁する。これらの領域６及び７のうちの第１領域６はＮＰＮトランジスタ１用 のものであり、第２領域７はＮＭＯＳトランジスタ２用のものである。第２領域 ７は半導体本体３の表面層８の部分を形成し、この第２領域をこの例では約１０¹⁵ 原子／ｃｃのドーピング濃度でＰ導電形にエピタキシャル成長させた層とする 。半導体領域６は表面層８内に通常の方法で約１０¹⁶原子／ｃｃの濃度にｎ形ド ーピングして形成する。さらに、バイポーラトランジスタ１とするために、半導 体領域６内に約１０¹⁸原子／ｃｃの濃度にｐ形ドーピングしてベース領域９を形 成する。半導体領域の表面５には熱酸化によって約１５ｎｍの厚さのゲート誘電 体層１０を設ける。 次の処理工程では第１半導体領域６からゲート誘電体１０を除去するが、ＮＭ ＯＳトランジスタ２を形成する第２領域７上のゲート誘電体は残存させる。次い で、表面５の上に非晶質、本例では多結晶質のシリコン１１から成る約５００ｎ ｍの厚さの電極層を設ける。 以下にさらに説明するように、電極層１１に、本例ではｎ形のドーピングをし てから、この電極層を第１半導体領域６の上にはエミッタ電極１２を有し、第２ 半導体領域７の上にはゲート電極１３を有するパターンにエッチングする。 エミッタ電極１２を第１半導体領域６の上に形成した後に、バイポーラトラン ジスタ１の約１０²⁰原子／ｃｃのドーピングレベルを有するｎ形エミッタ領域１ ４を表面５の直ぐ上に位置するドープしてあるエミッタ電極１２からｐ形ベース 領域９内へ拡散により形成する。次いでエミッタ電極１２及びゲート電極１３に 通常の方法でシリコン酸化物から成る横方向の絶縁エッジ又はスペーサ１６を設 ける。次に、スペーサ１６を設けたゲート電極１３をイオン注入時にマスクとし て利用して、ＮＭＯＳトランジスタのソース及びドレイン領域１５を約１０²⁰原 子／ｃｃのドーピングレベルで形成する。最後に、電極１２及び１３と、ベース 領域９と、ソース及びドレイン領域１５とに、例えばチタン又はコバルトの二珪 化物の如き金属珪化物の頂部層１７を設ける。 電極層１１には次のような処理によりドーパントを与える。つまり、第１領域 ６の個所における電極層には第１ドーパントを与え、第２領域７の個所の電極層 には第２ドーパントを与え、第１ドーパントの濃度はトランジスタ１のエミッタ 領域１４を、電極層１１に形成すべきエミッタ電極１２から拡散により形成し得 るような濃度とすると共に第２ドーパントの濃度は第１ドーパントの濃度よりも 低くする。誤解を避けるために、以後第１及び第２ドーパントをそれぞれ高及び 低ドーパント／ドーピングと称する。 電極層１１は第１半導体領域６の個所では１０²⁰原子／ｃｃ以上で高ドープし 、第２半導体領域７の個所では１０¹⁸原子／ｃｃ以下で低ドープする。この低ド ーピングはプラズマエッチング又はイオン注入中の非単結晶シリコン層１１の局 所帯電を防ぐため、ゲート酸化物の破壊が防止される。 斯様な低ドーピングは他方では、電極層に与えるべき他のドーパントに影響を 及ぼさない。このような方法を例えばＮＭＯＳトランジスタ２の隣りにさらにＰ ＭＯＳトランジスタ（図示せず）を製造するのに用いる場合に、ゲート電極は、 これらのＭＯＳトランジスタのソース及びドレイン領域形成用のイオン注入中マ スクするために用いられ、これらのゲート電極はソース及びドレイン領域と同じ ドーピングを受ける。このドーピング濃度は実際上１０²⁰原子／ｃｃよりも高い ため、ゲート電極の導電性が良くなる。さらに、ＮＭＯＳトランジスタ２のゲー ト電極はｎ形となり、ＰＭＯＳトランジスタのゲート電極はｐ形となる。これら ２つのトランジスタのしきい値電圧の絶対値はほぼ同じとなり、実際上例えばそ れぞれ−０．８Ｖ及び＋０．８Ｖとなる。 以下説明する方法の例では、電極層１１に２度ドーピングするのに１つのマス クを用いるだけである。 この方法の第１実施例では、斯かる電極層の処理に当り、先ず第１領域の個所 における電極層１１を高ドープする。ここでの出発点は図２に示すような製造段 階とする。次いで図５に示すように、非晶質シリコン層１１の上に、第１半導体 領域６の個所における電極層１１の部分２０を露出する窓１９を有するホトレジ ストマスク１８を設ける。この電極層部分２０には次の処理工程中に通常の方法 にてヒ素イオンを高ドープする。このイオン注入中に電極層部分２０の隣りに位 置する非晶質シリコン層１１の残りの部分２１にはイオンが注入されず、この残 りの部分はホトレジストマスク１８によって遮蔽されている。 イオン注入後、電極層１１を通常の熱酸化処理する。この酸化処理中に、酸化 物は非晶質シリコン１１の電極層の非ドープ部分２１の上よりもヒ素をドープし た部分２０の上にて一層速く成長する。従って、非晶質シリコン層１１のヒ素を 高度にドープした部分２０の上には、非ドープ部分２１の上に形成されるシリコ ン酸化物層２３よりも厚いシリコン酸化物層２２が形成される。本例では、７０ ０℃の温度で、約２時間の酸化処理で、高ドープ部分２０の上に約２５０ｎｍの 厚さのシリコン酸化物層２２を形成すると共に低ドープ部分２１の上に約５０ｎ ｍの厚さのシリコン酸化物層２３を形成する。 その後、ヒ素イオンを注入した部分２０の隣りの電極層１１の部分２１が再び 露出するまで通常の酸化物エッチング処理を行なう。次いで、前記露出させた部 分２１にリンイオンを注入する低ドーピング工程を実施する。このイオン注入中 には、部分２１の隣りに位置する電極層１１の部分２０が、この際約２００ｎｍ の厚さのシリコン酸化物層２２によって遮蔽されているので、この部分２０には イオンは注入されない。エミッタ電極にたとえ低濃度のリンが注入されてもバイ ポーラトランジスタの形成に極めて有害な影響を及ぼすことになる。 シリコン酸化物層２２の除去後には図８に示すような製造段階に達し、電極層 １１は高ドープ部分２０と低ドープ部分２１とを具えるようになる。次に半導体 デバイスを図３及び図４につき説明したように処理して製造する。 高ドーピング処理するのにマスク１８を用いたが、その後の処理工程はマスク なしで実施した。 本発明による方法の第２実施例では、第１領域６の個所における処理下にある 電極層１１に先ず約１０ｎｍの厚さのシリコン窒化物層２６を設ける。この場合 の出発点も図２に示した製造段階とし、図９に示すように先ず電極層１１の上に シリコン窒化物層２４を堆積してからホトレジストマスク２５を通常の方法で設 ける。このホトレジストマスク２５は第１半導体領域６の個所におけるシリコン 窒化物層２４の部分２６並びに電極層１１の部分２０を覆う。 その後、電極層の部分２０の隣りに位置する電極層１１の部分２１からシリコ ン窒化物層２４をエッチングして除去した後に、電極層の部分２１をリンイオン で低ドーピングして、そこにリンイオンを注入する。この際、電極層１１の部分 ２０はシリコン窒化物層２４の部分２６で保護されているため、電極層１１の部 分２０にはリンが入らなくなる。 電極層１１の部分２１にリンをドーピングした後に、半導体本体３を熱酸化処 理して、電極層１１の部分２１の上に約１００ｎｍの厚さのシリコン酸化物層２ ７を形成する。シリコン窒化物層２４の部分２６の除去後に、第１半導体領域６ の個所における電極層１１の部分２０にヒ素イオンを高ドーピングして、この部 分の電極層にヒ素イオンを注入する。このヒ素イオンの注入中、以前に形成した シリコン酸化物層２７によって第１半導体領域６の隣りの電極層１１の部分２１ は遮蔽される。 シリコン酸化物層２７の除去後には図１２に示したような製造段階に達し、電 極層１１は高ドープ部分２０と低ドープ部分２１とを具えることになる。半導体 デバイスのその後の製造過程は図３及び図４につき説明したように進める。 第１半導体領域６の個所にシリコン窒化物層２６を形成するのにマスク２５を 用いたが、その後の処理工程はマスクを用いないで行なった。 上述したそれぞれの例ではＮＰＮバイポーラトランジスタ及びＮＭＯＳトラン ジスタを有する半導体デバイスの製造につき説明したが、本発明はこのようなデ バイスの製造にのみ限定されるものではない。全てのＮ形ドーピングをＰ形ドー ピングと代え、同時に全てのＰ形ドーピングをＮ形ドーピングと代えることによ り、ＰＮＰバイポーラトランジスタ及びＰＭＯＳトランジスタを形成することが できる。この場合、電極層１１の低ドーピングは同じ導電形のままとすることが でき、このドーピングもリンで行なうことができる。このリンドーピングはさら に、ＰＭＯＳトランジスタの製造中にホウ素がゲート誘電体に入るのを防止する 。単一のバイポーラトランジスタと単一のＭＯＳトランジスタとを有する半導体 デバイスの製造につき上述したが、実際上、本発明による方法は多数のバイポー ラ及びＭＯＳトランジスタを有する集積回路を具えている半導体デバイスの製造 にも用いることができる。この場合、集積回路はＮＰＮ並びにＰＮＰバイポーラ トランジスタとＮチャネル並びにＰチャネルタイプのＭＯＳトランジスタとで構 成することができる。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 コステル ロナルド オランダ国 5621 ベーアー アインドー フェン フルーネヴァウツウェッハ １ (72)発明者 ファン デル ウェル ウィレム オランダ国 5621 ベーアー アインドー フェン フルーネヴァウツウェッハ １ 【要約の続き】 低くするため、プラズマエッチング及びイオン注入中に ゲート酸化物の破壊が防止される。

Claims (1)

1. 【特許請求の範囲】 １．シリコン本体内に形成されるバイポーラトランジスタ及びＭＯＳトランジス タを有し、このために前記シリコン本体の表面に隣接して、バイポーラトランジ スタ用の第１領域とＭＯＳトランジスタ用の第２領域とを具えている半導体領域 を相互絶縁するフィールド絶縁領域を前記シリコン本体に設け、その後前記第２ 領域にゲート誘電体を設けた後、表面全体に非晶質シリコンの電極層を堆積し、 該電極層にドーピングしてから、該電極層にて前記第１領域上にエミッタ電極を 形成し、且つ前記第２領域上にゲート電極を形成するようにして半導体デバイス を製造する方法において、前記第１領域の個所の電極層に第１ドーピングを行な い、前記第２領域の個所の電極層に第２ドーピングを行ない、第１ドーピングの 濃度を、前記電極層に形成すべきエミッタ電極からの拡散により前記トランジス タのエミッタ領域を形成し得るような濃度とし、前記第２ドーピング濃度を前記 第１ドーピング濃度よりも低い濃度とする処理によって前記電極層にドーピング を行なうことを特徴とする半導体デバイスの製造方法。 ２．前記電極層の処理に当り、前記第１領域の個所における前記電極層に第１ド ーピングを行ない、その後熱酸化処理し、次いで斯くして形成されたシリコン酸 化物を、前記第２領域の個所における前記電極層が再び露出されるまでエッチン グ処理し、その後第２領域の個所における前記電極層に第２ドーピングを行なう ことを特徴とする請求項１に記載の方法。 ３．前記電極層の処理中に、前記第１半導体領域の個所における前記電極層にシ リコン窒化物層を設けてから、前記第２領域の個所における前記電極層に第２ド ーピングを行ない、その後熱酸化処理を実施してから、前記シリコン窒化物層を 除去して、前記第１領域の個所における前記電極層に第１ドーピングを行なうこ とを特徴とする請求項１に記載の方法。