JPH1041677A - 電磁干渉シールド型印刷配線板及びその製造方法 - Google Patents

電磁干渉シールド型印刷配線板及びその製造方法

Info

Publication number
JPH1041677A
JPH1041677A JP19714496A JP19714496A JPH1041677A JP H1041677 A JPH1041677 A JP H1041677A JP 19714496 A JP19714496 A JP 19714496A JP 19714496 A JP19714496 A JP 19714496A JP H1041677 A JPH1041677 A JP H1041677A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
holes
cutting
electromagnetic interference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19714496A
Other languages
English (en)
Inventor
Toshiyuki Okamoto
敏幸 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP19714496A priority Critical patent/JPH1041677A/ja
Publication of JPH1041677A publication Critical patent/JPH1041677A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 垂直方向に放射されるEMIノイズと水平方
向に放射されるEMIノイズの何れも抑制し、全体とし
てEMIノイズの少ない印刷配線板の構造及びその製造
方法を提供する。 【解決手段】 表層と中層にパターンを有する多層構造
の印刷配線板において、印刷配線板1の外周部で内側に
メッキ壁11を設けて線状に点在して形成されており、
その後、その切断用穴5の間を切断してなる切断面7を
有するとともに、前記印刷配線板1の表層のグランド層
3とメッキ壁11を電気的に接続してなる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電磁干渉(以下、
「EMI」と言う)シールド型の印刷配線板の構造及び
その製造方法に関するものである。
【0002】
【従来の技術】図4乃至図6は従来の印刷配線板の一例
を示すもので、図4はその印刷配線板を製造途中の状態
で示す要部外観図、図5は図4のB−B線に沿う拡大断
面図、図6はその印刷配線板を完成後の状態で示す要部
外観図である。図4乃至図6において、印刷配線板51
は多層構造となっており、内部には高速回路(不図示)
や高速回路部品(不図示)を実装するための印刷回路5
2が本例では3層形成されている。また、印刷配線板5
1の両面の表層及び印刷回路52の間における中層には
ベタパターンでなるグランド層53が形成されている。
【0003】さらに、完成前の印刷配線板51には、そ
の外端部分に、組立時に自動機で搬送及び位置決めする
等に使用されるダミー部54が設けられており、組立
後、このダミー部54を切り離すための細長い切断用穴
55が線状に並べて点在された状態で形成されている。
また、組立後は、この切断用穴55の間の部分を、仮想
線56に沿って切断し、ダミー部54を切り離して廃棄
する。図6はダミー部54を廃棄した後の印刷配線板5
1を示しており、符号57で示す部分が切断された部分
であり、符号(55)で示す部分が切断用穴55の跡と
なる切欠部分である。そして、このように構成された印
刷配線板51では、上下両面の表層及び印刷回路52の
間における中層に設けたグランド層53とにより、中層
に高速回路を形成してなる印刷回路52(以下、これを
「信号層52」と言う)からのEMIノイズの放射を抑
制しようとしている。
【0004】
【発明が解決しようとする課題】しかしながら、上述し
た従来の印刷配線板51の構造では、信号層52の高速
回路の垂直方向から放射されるEMIノイズの抑制には
効果が得られるが、水平方向から放射されるEMIノイ
ズの抑制効果が得られないと言う問題点があった。
【0005】本発明は、上記問題点に鑑みてなされたも
のであり、その第1の目的は垂直方向に放射されるEM
Iノイズと水平方向に放射されるEMIノイズの何れも
抑制して、全体としてEMIノイズの少ない印刷配線板
の構造を提供することにある。本発明の第2の目的は垂
直方向に放射されるEMIノイズと水平方向に放射され
るEMIノイズの何れも抑制して、全体としてEMIノ
イズの少ない印刷配線板の製造方法を提供することにあ
る。
【0006】
【課題を解決するための手段】本発明は上記第1の目的
を達成するために、次の技術手段を講じたことを特徴と
する。すなわち、前記印刷配線板の外周部で内側にメッ
キ壁を設けて線状に点在して形成され、その後、その切
断用穴との間が切断されてなる面を有するとともに、前
記印刷配線板の表層のベタパターンと前記メッキ壁が電
気的に接続されてなる構成としたものである。
【0007】このようにして作られた電磁干渉シールド
型印刷配線板では、印刷配線板のベタパターンと切断用
穴の内壁に設けたメッキ壁を電気的に接続したことによ
り、中層に形成した高速回路の印刷回路から垂直方向に
放射するEMIノイズを表層のベタパターンが抑制し、
水平方向に放射するEMIノイズを表層のベタパターン
と電気的に接続された切断用穴のメッキ壁が抑制する。
これにより、垂直と水平の双方に放射されるEMIノイ
ズの何れをも抑制することができる。
【0008】また、本発明は上記第2の目的を達成する
ために、次の技術手段を講じたことを特徴とする。すな
わち、表層と中層にパターンを有する多層構造の印刷配
線板の製造方法において、前記印刷配線板の外周部に複
数の切断用穴を線状に点在させて設けるとともに、前記
切断用穴の内側にメッキ壁を前記印刷配線板の表層のベ
タパターンと電気的に接続して設け、その後、前記切断
用穴間の前記印刷配線板の部分を切断してなるようにし
たものである。
【0009】この製造方法によれば、上記電磁干渉シー
ルド型印刷配線板を簡単に形成することができる。
【0010】
【発明の実施の形態】以下、本発明の実施の形態を図面
を用いて詳細に説明する。図1乃至図3は本発明に係る
印刷配線板の一形態例を示すもので、図1は図2のA−
A線に沿う拡大断面図、図2はその印刷配線板を製造途
中の状態で示す要部外観図、図3はその印刷配線板を完
成後の状態で示す要部外観図である。図1乃至図3にお
いて、印刷配線板1は多層構造となっており、内部(中
層)には高速回路(不図示)や高速回路部品(不図
示)、及び電源回路を実装するための印刷回路2が本形
態例では3層形成されている。また、印刷配線板1の両
面の表層及び印刷回路2の間における中層にはベタパタ
ーンでなるグランド層3が形成されている。
【0011】さらに、完成前の印刷配線板1には、その
外端部分に、組立時に自動機で搬送及び位置決めする等
に使用されるダミー部4が設けられており、組立後、こ
のダミー部4を切り離すための細長い切断用穴5が線状
に並べて点在された状態で形成されている。なお、本形
態例の場合では、切断用穴5の長さL1(図2参照)は
約50〜100ミリ、隣接し合う切断用穴5と切断用穴
5の間隔L2は約1〜2ミリである。加えて、切断用穴
5の内壁には、この切断用穴5が加工された後からメッ
キ壁11が設けられている。このメッキ壁11は、グラ
ンド層3と同じ材質であり、銅を下地として半田メッキ
されているとともに、グランド層3と電気的に接続さ
れ、導通性を有している。また、組立後は、この切断用
穴5の間の連結部分21を、図2中の仮想線(切断線)
22に沿って切断し、ダミー部4を切り離して廃棄す
る。図3は、こうしてダミー部4を廃棄した後の印刷配
線板1を示しており、符号7で示す部分が切断された部
分(面)であり、符号(5)で示す部分が切断用穴5の
跡となる切欠部分である。この構造では、切欠部分
(5)はメッキ壁11で被われているが、切断された部
分7はメッキ壁で被われていない。
【0012】こうして完成された印刷配線板1では、上
下面の表層がグランド層3で形成され、印刷配線板1の
端面は切断用穴5に設けたメッキ壁11で形成されて、
印刷配線板1の表面と端面がグランド層3とメッキ壁1
1で被われた構造となる。そして、印刷配線板1のグラ
ンド層3と切断用穴5の内壁に設けたメッキ壁11を電
気的に接続したことにより、中層に形成した高速回路の
印刷回路2から放射するEMIノイズのうち、垂直方向
に放射するノイズを表層のグランド層3で抑制し、水平
方向に放射するノイズを表層のグランド層3と電気的に
接続された切断用穴5のメッキ壁11で抑制する。これ
により、垂直と水平の双方から放射するEMIノイズを
抑制することができる。
【0013】なお、上記形態例では、グランド層(ベタ
パターン)3とメッキ壁11を接続させた場合について
説明したが、グランド層3に変えて電源層(ベタパター
ン)とした場合でも同様の効果が得られるものである。
【0014】
【発明の効果】以上説明したとおり、本発明によれば、
印刷配線板のベタパターンと切断用穴の内壁に設けたメ
ッキ壁を電気的に接続したことにより、中層に形成した
高速回路の印刷回路から垂直方向に放射されるEMIノ
イズを表層のベタパターンで抑制し、水平方向に放射さ
れるEMIノイズを表層のベタパターンと電気的に接続
された切断用穴のメッキ壁が抑制することになるので、
垂直と水平の双方に放射されるEMIノイズの何れをも
抑制することができる等の効果が期待できる。
【図面の簡単な説明】
【図1】図2のA−A線に沿う拡大断面図である。
【図2】本発明に係る印刷配線板を製造途中の状態で示
す要部外観図である。
【図3】本発明に係る印刷配線板を完成後の状態で示す
要部外観図である。
【図4】従来の印刷配線板を製造途中の状態で示す要部
外観図である。
【図5】図4のB−B線に沿う拡大断面図である。
【図6】従来の印刷配線板を完成後の状態で示す要部外
観図である。
【符号の説明】
1 印刷配線板 2 印刷回路 3 グランド層(ベタパターン) 5 切断用穴 11 メッキ壁 21 連結部分

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 表層と中層にパターンを有する多層構造
    の印刷配線板において、 前記印刷配線板の外周部で内側にメッキ壁を設けて線状
    に点在して形成され、その後、その切断用穴との間が切
    断されてなる面を有するとともに、 前記印刷配線板の表層のベタパターンと前記メッキ壁が
    電気的に接続されていることを特徴とする電磁干渉シー
    ルド型印刷配線板。
  2. 【請求項2】 前記ベタパターンを中層に設け、前記メ
    ッキ壁と電気的に接続したことを特徴とする請求項1に
    記載の電磁干渉シールド型印刷配線板。
  3. 【請求項3】 表層と中層にパターンを有する多層構造
    の印刷配線板の製造方法において、 前記印刷配線板の外周部に複数の切断用穴を線状に点在
    させて設けるとともに、 前記切断用穴の内側にメッキ壁を前記印刷配線板の表層
    のベタパターンと電気的に接続して設け、 その後、前記切断用穴間の前記印刷配線板の部分を切断
    してなることを特徴とする電磁干渉シールド型印刷配線
    板の製造方法。
  4. 【請求項4】 前記ベタパターンを中層に設け、前記切
    断用穴内の前記メッキ壁と電気的に接続させてなること
    を特徴とする請求項3に記載の電磁干渉シールド型印刷
    配線板の製造方法。
JP19714496A 1996-07-26 1996-07-26 電磁干渉シールド型印刷配線板及びその製造方法 Pending JPH1041677A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19714496A JPH1041677A (ja) 1996-07-26 1996-07-26 電磁干渉シールド型印刷配線板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19714496A JPH1041677A (ja) 1996-07-26 1996-07-26 電磁干渉シールド型印刷配線板及びその製造方法

Publications (1)

Publication Number Publication Date
JPH1041677A true JPH1041677A (ja) 1998-02-13

Family

ID=16369497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19714496A Pending JPH1041677A (ja) 1996-07-26 1996-07-26 電磁干渉シールド型印刷配線板及びその製造方法

Country Status (1)

Country Link
JP (1) JPH1041677A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6674015B2 (en) 2001-09-18 2004-01-06 Fujitsu Limited Multi-layer interconnection board
US9001486B2 (en) 2005-03-01 2015-04-07 X2Y Attenuators, Llc Internally overlapped conditioners
US9019679B2 (en) 1997-04-08 2015-04-28 X2Y Attenuators, Llc Arrangement for energy conditioning
US9036319B2 (en) 1997-04-08 2015-05-19 X2Y Attenuators, Llc Arrangement for energy conditioning
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9019679B2 (en) 1997-04-08 2015-04-28 X2Y Attenuators, Llc Arrangement for energy conditioning
US9036319B2 (en) 1997-04-08 2015-05-19 X2Y Attenuators, Llc Arrangement for energy conditioning
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US9373592B2 (en) 1997-04-08 2016-06-21 X2Y Attenuators, Llc Arrangement for energy conditioning
US6674015B2 (en) 2001-09-18 2004-01-06 Fujitsu Limited Multi-layer interconnection board
US9001486B2 (en) 2005-03-01 2015-04-07 X2Y Attenuators, Llc Internally overlapped conditioners

Similar Documents

Publication Publication Date Title
US8240035B2 (en) Circuit module and manufacturing method for the same
JP2004095607A (ja) モジュール部品
JP2007157891A (ja) 回路モジュールおよびその製造方法
JPWO2004110120A1 (ja) プリント基板およびプリント基板ユニット
JPH1041677A (ja) 電磁干渉シールド型印刷配線板及びその製造方法
EP1594353A1 (en) High frequency multilayer printed wiring board
JP2003198085A (ja) 回路基板およびその製造方法
JP3673417B2 (ja) 多層状ハイブリッド集積回路装置の構造及びその製造方法
KR100300624B1 (ko) 전자부품탑재용기판및그의제조방법
JPH0864983A (ja) シールドケース
JP2003332753A (ja) 多層プリント基板
JP3368042B2 (ja) プリント配線板
JPH0226398B2 (ja)
JP2004172422A (ja) 立体構造基板及びその製造方法
JP2580232B2 (ja) 多層プリント基板
JPH0786752A (ja) 電子部品搭載用基板
JPH11261237A (ja) 多層プリント基板
JPH08125381A (ja) 高周波回路装置
JPS6218075Y2 (ja)
JPH0537094A (ja) プリント配線板
JPH0426800B2 (ja)
US20090273907A1 (en) Circuit board and process thereof
JP2002076537A (ja) 電磁障害を低減したプリント配線板及びそれを使用した電子機器
JP2000058987A (ja) 回路基板
JP2007103547A (ja) 部品実装多層配線基板