JPH0786752A - 電子部品搭載用基板 - Google Patents
電子部品搭載用基板Info
- Publication number
- JPH0786752A JPH0786752A JP5188941A JP18894193A JPH0786752A JP H0786752 A JPH0786752 A JP H0786752A JP 5188941 A JP5188941 A JP 5188941A JP 18894193 A JP18894193 A JP 18894193A JP H0786752 A JPH0786752 A JP H0786752A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- electronic component
- insulating substrate
- substrate
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
- H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
- H01L2924/15157—Top view
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】 搭載用凹部を利用して１つの絶縁基板に電源
用回路及びグランド用回路を形成でき，かつ薄層化を図
ることができる電子部品搭載用基板を提供すること。 【構成】 絶縁基板９１，９２と，該絶縁基板９１，９
２に設けた電子部品７を搭載するための搭載用凹部９
と，上記絶縁基板９１と絶縁基板９２との間に設けた電
源用回路１１及びグランド用回路１２とを有する。搭載
用凹部９の側壁９０には，複数の側壁回路１０を形成し
ている。各側壁回路１０は，電源用回路１１又はグラン
ド用回路１２に接続されて，それぞれ単独の電位を持つ
ことができる。側壁回路は，例えば，搭載用凹部の内壁
に形成された断面スルーホールである。
用回路及びグランド用回路を形成でき，かつ薄層化を図
ることができる電子部品搭載用基板を提供すること。 【構成】 絶縁基板９１，９２と，該絶縁基板９１，９
２に設けた電子部品７を搭載するための搭載用凹部９
と，上記絶縁基板９１と絶縁基板９２との間に設けた電
源用回路１１及びグランド用回路１２とを有する。搭載
用凹部９の側壁９０には，複数の側壁回路１０を形成し
ている。各側壁回路１０は，電源用回路１１又はグラン
ド用回路１２に接続されて，それぞれ単独の電位を持つ
ことができる。側壁回路は，例えば，搭載用凹部の内壁
に形成された断面スルーホールである。
Description
【０００１】
【産業上の利用分野】本発明は，搭載用凹部を利用して
１つの絶縁基板に電源用回路とグランド用回路を形成で
き，かつ薄層化を図ることができる電子部品搭載用基板
に関する。
１つの絶縁基板に電源用回路とグランド用回路を形成で
き，かつ薄層化を図ることができる電子部品搭載用基板
に関する。
【０００２】
【従来技術】従来，電子部品搭載用基板の電気的特性を
向上させるためには，一般的に配線幅を広くとること，
配線長を短くすることがおこなわれてきた。しかし，こ
の方法は，高密度実装化の妨げになり，設計上困難な場
合がある。
向上させるためには，一般的に配線幅を広くとること，
配線長を短くすることがおこなわれてきた。しかし，こ
の方法は，高密度実装化の妨げになり，設計上困難な場
合がある。
【０００３】そこで，電気的特性に優れた電子部品搭載
用基板として，例えば，図１２，図１３に示すものが考
えられる。該電子部品搭載用基板は，絶縁基板９１，９
２と，電子部品７を搭載するための搭載用凹部９とを有
する。また，絶縁基板９２の表側面には，多数の信号用
の配線回路９２５が形成されている。
用基板として，例えば，図１２，図１３に示すものが考
えられる。該電子部品搭載用基板は，絶縁基板９１，９
２と，電子部品７を搭載するための搭載用凹部９とを有
する。また，絶縁基板９２の表側面には，多数の信号用
の配線回路９２５が形成されている。
【０００４】搭載用凹部９は，絶縁基板９１，９２の中
央部に設けられ，その全壁面が金属メッキ３０で連続的
に被覆されている。また，搭載用凹部９の表面縁部に
は，上記金属メッキ３０と接続された端子３００が形成
されている。一方，絶縁基板９２の裏面には，図１２，
図１３に示すごとく，電源用回路又はグランド用回路に
用いるための内層プレーン層３が形成されている。
央部に設けられ，その全壁面が金属メッキ３０で連続的
に被覆されている。また，搭載用凹部９の表面縁部に
は，上記金属メッキ３０と接続された端子３００が形成
されている。一方，絶縁基板９２の裏面には，図１２，
図１３に示すごとく，電源用回路又はグランド用回路に
用いるための内層プレーン層３が形成されている。
【０００５】この内層プレーン層３は，上記のごとく絶
縁基板９２の裏面全域にいわゆるベタ層の状態で形成さ
れている。内層プレーン層３は，上記金属メッキ３０と
接続されている。上記端子３００は，ワイヤー７０によ
り電子部品７と接続されている。上記内層プレーン層３
は，金属メッキ膜３９で覆われたスルーホール９９に接
続されている。該スルーホール９９には，リードピン６
が挿着されている。
縁基板９２の裏面全域にいわゆるベタ層の状態で形成さ
れている。内層プレーン層３は，上記金属メッキ３０と
接続されている。上記端子３００は，ワイヤー７０によ
り電子部品７と接続されている。上記内層プレーン層３
は，金属メッキ膜３９で覆われたスルーホール９９に接
続されている。該スルーホール９９には，リードピン６
が挿着されている。
【０００６】
【解決しようとする課題】しかしながら，上記従来の電
子部品搭載用基板においては，内層プレーン層３は，搭
載用凹部９の金属メッキ３０に接続され，該金属メッキ
３０は搭載用凹部９の全体に連続形成したものである。
そのため，金属メッキ３０及び内層プレーン層３は，単
一の電位を持つ層しか形成できない。そのため，内層プ
レーン層３は，電源用回路またはグランド用回路のいず
れか１つにしか利用できない。
子部品搭載用基板においては，内層プレーン層３は，搭
載用凹部９の金属メッキ３０に接続され，該金属メッキ
３０は搭載用凹部９の全体に連続形成したものである。
そのため，金属メッキ３０及び内層プレーン層３は，単
一の電位を持つ層しか形成できない。そのため，内層プ
レーン層３は，電源用回路またはグランド用回路のいず
れか１つにしか利用できない。
【０００７】一方，近年は高密度実装化が進み，電源用
回路，グランド用回路を複数設けたいという要望があ
る。そこで，図１４に示すごとく，複数の絶縁基板９１
〜９４を用いて多層基板を作製し，各絶縁基板の裏面
に，電源用回路またはグランド用回路に用いるための内
層プレーン層３２，３３，３４を形成することが考えら
れる。
回路，グランド用回路を複数設けたいという要望があ
る。そこで，図１４に示すごとく，複数の絶縁基板９１
〜９４を用いて多層基板を作製し，各絶縁基板の裏面
に，電源用回路またはグランド用回路に用いるための内
層プレーン層３２，３３，３４を形成することが考えら
れる。
【０００８】上記多層電子部品搭載用基板は電子部品を
搭載するための搭載用凹部９と，金属メッキ膜３９で覆
われたスルーホール９９２，９９３，９９４とを有す
る。上記搭載用凹部９は，絶縁基板９１の表面の一部を
底面とし，絶縁基板９２，９３，９４に設けられた開口
穴９２０，９３０，９４０を壁面としている。開口穴９
２０，９３０，９４０の全壁面は，金属メッキ３２０，
３３０，３４０により被覆されている。また，各開口穴
９２０，９３０，９４０の表面縁部には，上記金属メッ
キ３２０，３３０，３４０と接続された接続用端子３０
２，３０３，３０４が形成されている。
搭載するための搭載用凹部９と，金属メッキ膜３９で覆
われたスルーホール９９２，９９３，９９４とを有す
る。上記搭載用凹部９は，絶縁基板９１の表面の一部を
底面とし，絶縁基板９２，９３，９４に設けられた開口
穴９２０，９３０，９４０を壁面としている。開口穴９
２０，９３０，９４０の全壁面は，金属メッキ３２０，
３３０，３４０により被覆されている。また，各開口穴
９２０，９３０，９４０の表面縁部には，上記金属メッ
キ３２０，３３０，３４０と接続された接続用端子３０
２，３０３，３０４が形成されている。
【０００９】また，上記各内層プレーン層３２，３３，
３４は，上記各金属メッキ３２０，３３０，３４０と接
続されている。また，各内層プレーン層３２，３３，３
４は，それぞれスルーホール９９２，９９３，９９４と
接続されている。上記多層電子部品搭載用基板におい
て，内層プレーン層３２，３３，３４は，それぞれ異な
る絶縁基板９２，９３，９４の裏面に形成されている。
そのため，各内層プレーン層はそれぞれ単独の電位を持
ち，電源用回路又はグランド用回路として用いることが
できる。これにより，電子部品搭載用基板に複数の電源
用回路又はグランド用回路を設けることができ，高密度
実装化を図ることができる。
３４は，上記各金属メッキ３２０，３３０，３４０と接
続されている。また，各内層プレーン層３２，３３，３
４は，それぞれスルーホール９９２，９９３，９９４と
接続されている。上記多層電子部品搭載用基板におい
て，内層プレーン層３２，３３，３４は，それぞれ異な
る絶縁基板９２，９３，９４の裏面に形成されている。
そのため，各内層プレーン層はそれぞれ単独の電位を持
ち，電源用回路又はグランド用回路として用いることが
できる。これにより，電子部品搭載用基板に複数の電源
用回路又はグランド用回路を設けることができ，高密度
実装化を図ることができる。
【００１０】しかし，この多層電子部品搭載用基板は，
基板全体の厚みが大きくなり，電子部品搭載用基板の薄
層化が妨げられる。そこで，本発明はかかる従来の問題
点に鑑み，搭載用凹部を利用して１つの絶縁基板に電源
用回路とグランド用回路を形成でき，かつ薄層化，高密
度実装化を図ることができる電子部品搭載用基板を提供
しようとするものである。
基板全体の厚みが大きくなり，電子部品搭載用基板の薄
層化が妨げられる。そこで，本発明はかかる従来の問題
点に鑑み，搭載用凹部を利用して１つの絶縁基板に電源
用回路とグランド用回路を形成でき，かつ薄層化，高密
度実装化を図ることができる電子部品搭載用基板を提供
しようとするものである。
【００１１】
【課題の解決手段】本発明は，絶縁基板と，該絶縁基板
に設けた電子部品を搭載するための搭載用凹部と，上記
絶縁基板の内部に設けた電源用回路及びグランド用回路
とを有する電子部品搭載用基板であって，上記搭載用凹
部の側壁には複数の側壁回路を形成してなり，かつ上記
各側壁回路は上記電源用回路又はグランド用回路に接続
されていることを特徴とする電子部品搭載用基板にあ
る。
に設けた電子部品を搭載するための搭載用凹部と，上記
絶縁基板の内部に設けた電源用回路及びグランド用回路
とを有する電子部品搭載用基板であって，上記搭載用凹
部の側壁には複数の側壁回路を形成してなり，かつ上記
各側壁回路は上記電源用回路又はグランド用回路に接続
されていることを特徴とする電子部品搭載用基板にあ
る。
【００１２】本発明において最も注目すべきことは，搭
載用凹部の側壁に複数の側壁回路を形成したこと，及び
電源用回路又はグランド用回路は側壁回路を設けた絶縁
基板の裏面に形成されており，上記側壁回路と接続され
ていることである。
載用凹部の側壁に複数の側壁回路を形成したこと，及び
電源用回路又はグランド用回路は側壁回路を設けた絶縁
基板の裏面に形成されており，上記側壁回路と接続され
ていることである。
【００１３】上記側壁回路は，搭載用凹部の壁面から搭
載用凹部の表面縁部まで連続して形成されている。側壁
回路は，例えば，搭載用凹部の壁面に形成された断面ス
ルーホールである。側壁回路の上記表面縁部は，電子部
品に対してワイヤーにより接続されている。
載用凹部の表面縁部まで連続して形成されている。側壁
回路は，例えば，搭載用凹部の壁面に形成された断面ス
ルーホールである。側壁回路の上記表面縁部は，電子部
品に対してワイヤーにより接続されている。
【００１４】上記側壁回路は，例えば，絶縁基板の表側
面に形成された表面回路，絶縁基板の裏側面に形成され
た裏面回路，又は絶縁基板の内部に形成された内部回路
の少なくとも１つの回路と接続される。上記表面回路，
裏面回路は，配線パターン，スルーホールのランド，又
は接続用パッド等である。上記内部回路は，電源用回
路，グランド用回路，又は配線パターン等である。ま
た，側壁回路は，電源用回路又はグランド用回路のいず
れかに接続されている。なお，側壁回路は信号用の配線
回路に接続することもできる。
面に形成された表面回路，絶縁基板の裏側面に形成され
た裏面回路，又は絶縁基板の内部に形成された内部回路
の少なくとも１つの回路と接続される。上記表面回路，
裏面回路は，配線パターン，スルーホールのランド，又
は接続用パッド等である。上記内部回路は，電源用回
路，グランド用回路，又は配線パターン等である。ま
た，側壁回路は，電源用回路又はグランド用回路のいず
れかに接続されている。なお，側壁回路は信号用の配線
回路に接続することもできる。
【００１５】電子部品搭載用基板は，少なくとも２枚の
絶縁基板を積層して形成されている。そして，上記側壁
回路は，例えば最上層となる絶縁基板，或いは最上層と
その下層の絶縁基板に形成される。また，３枚以上の絶
縁基板を用いる場合には，その中間層となる絶縁基板に
も，上記側壁回路を形成することができる。電子部品搭
載用基板の表面，裏面などには，多種類の配線回路を形
成することができる。各絶縁基板の間には，電源用回路
及びグランド用回路が形成されている。
絶縁基板を積層して形成されている。そして，上記側壁
回路は，例えば最上層となる絶縁基板，或いは最上層と
その下層の絶縁基板に形成される。また，３枚以上の絶
縁基板を用いる場合には，その中間層となる絶縁基板に
も，上記側壁回路を形成することができる。電子部品搭
載用基板の表面，裏面などには，多種類の配線回路を形
成することができる。各絶縁基板の間には，電源用回路
及びグランド用回路が形成されている。
【００１６】次に，上記電子部品搭載用基板の製造方法
について，その１例を説明する。まず，最上層となる絶
縁基板を準備し，搭載用凹部の切断位置付近に，側壁回
路形成用の複数のホールを穿設する。ホールは，スリッ
ト形状，円筒形状等である。
について，その１例を説明する。まず，最上層となる絶
縁基板を準備し，搭載用凹部の切断位置付近に，側壁回
路形成用の複数のホールを穿設する。ホールは，スリッ
ト形状，円筒形状等である。
【００１７】次に，ホール内に金属メッキを施し，側壁
回路を形成する。また，搭載用凹部の表面縁部に側壁回
路の接続用端子を形成すると共に，絶縁基板の裏面に
は，グランド用回路及び電源用回路を形成する。次に，
打ち抜き又はルーター加工等により，絶縁基板における
上記ホールの間を切断して，搭載用凹部を形成する。こ
れにより，最上層となる絶縁基板を得ることができる。
次に，上記最上層となる絶縁基板の下にその他の絶縁基
板を積層し，加熱圧着する。これにより，電子部品搭載
用基板が得られる。
回路を形成する。また，搭載用凹部の表面縁部に側壁回
路の接続用端子を形成すると共に，絶縁基板の裏面に
は，グランド用回路及び電源用回路を形成する。次に，
打ち抜き又はルーター加工等により，絶縁基板における
上記ホールの間を切断して，搭載用凹部を形成する。こ
れにより，最上層となる絶縁基板を得ることができる。
次に，上記最上層となる絶縁基板の下にその他の絶縁基
板を積層し，加熱圧着する。これにより，電子部品搭載
用基板が得られる。
【００１８】
【作用及び効果】本発明においては，搭載用凹部の壁面
に複数の側壁回路を設けている。そのため，上記各側壁
回路はそれぞれ単独の電位を持つことができ，グランド
用回路又は電源用回路のいずれかにそれぞれ自由に接続
することができる。また，これに対応して，例えば１枚
の絶縁基板の裏面には，グランド用回路及び電源用回路
の双方を形成することができる。
に複数の側壁回路を設けている。そのため，上記各側壁
回路はそれぞれ単独の電位を持つことができ，グランド
用回路又は電源用回路のいずれかにそれぞれ自由に接続
することができる。また，これに対応して，例えば１枚
の絶縁基板の裏面には，グランド用回路及び電源用回路
の双方を形成することができる。
【００１９】それゆえ，多数枚の絶縁基板を積層する必
要がない。従って，電子部品搭載用基板の薄層化を図る
ことができる。また，電子部品搭載用基板の内部に，グ
ランド用回路及び電源用回路を形成しているので，配線
の自由度が高い。本発明によれば，搭載用凹部を利用し
て１つの絶縁基板に電源用回路とグランド用回路を形成
でき，かつ薄層化を図ることができる電子部品搭載用基
板を提供することができる。
要がない。従って，電子部品搭載用基板の薄層化を図る
ことができる。また，電子部品搭載用基板の内部に，グ
ランド用回路及び電源用回路を形成しているので，配線
の自由度が高い。本発明によれば，搭載用凹部を利用し
て１つの絶縁基板に電源用回路とグランド用回路を形成
でき，かつ薄層化を図ることができる電子部品搭載用基
板を提供することができる。
【００２０】
【実施例】実施例１ 本例の電子部品搭載用基板について，図１〜図９を用い
て説明する。上記電子部品搭載用基板は，図１〜図３に
示すごとく，絶縁基板９１，９２と，電子部品７を搭載
するための搭載用凹部９と，上記絶縁基板９１と絶縁基
板９２との間に設けた電源用回路１１及びグランド用回
路１２とを有する。
て説明する。上記電子部品搭載用基板は，図１〜図３に
示すごとく，絶縁基板９１，９２と，電子部品７を搭載
するための搭載用凹部９と，上記絶縁基板９１と絶縁基
板９２との間に設けた電源用回路１１及びグランド用回
路１２とを有する。
【００２１】上記搭載用凹部９の側壁９０には，４個の
側壁回路１０が形成されている。側壁回路１０は，図
１，図３に示すごとく，断面スルーホール９０１に形成
されている。各側壁回路１０は，図２，図３に示すごと
く，上記電源用回路１１又はグランド用回路１２に接続
されている。
側壁回路１０が形成されている。側壁回路１０は，図
１，図３に示すごとく，断面スルーホール９０１に形成
されている。各側壁回路１０は，図２，図３に示すごと
く，上記電源用回路１１又はグランド用回路１２に接続
されている。
【００２２】上記各側壁回路１０の接続用端子１００
は，ワイヤー７０により電子部品７と接続されている。
電子部品搭載用基板には，絶縁基板９１，９２を貫通す
るスルーホール９９が設けられている。該スルーホール
９９は，その内壁が金属メッキ１９により被覆されてお
り，リードピン６が挿着されている。絶縁基板９１の表
面には，配線回路５２及びそのパッド５１が形成されて
いる。電源用回路１１及びグランド用回路１２は，図３
に示すごとく，複数の異なるスルーホール９９と接続さ
れている。
は，ワイヤー７０により電子部品７と接続されている。
電子部品搭載用基板には，絶縁基板９１，９２を貫通す
るスルーホール９９が設けられている。該スルーホール
９９は，その内壁が金属メッキ１９により被覆されてお
り，リードピン６が挿着されている。絶縁基板９１の表
面には，配線回路５２及びそのパッド５１が形成されて
いる。電源用回路１１及びグランド用回路１２は，図３
に示すごとく，複数の異なるスルーホール９９と接続さ
れている。
【００２３】上記電子部品搭載用基板の製造方法につい
て，図４〜図９を用いて説明する。まず，図４，図５に
示すごとく，上層用の絶縁基板９２を準備し，搭載用凹
部の切断位置付近に，ルーター加工により側壁回路形成
用の複数のホール９００を穿設する。ホール９００は，
長細いスリット形状をしている。また，図示しないが，
このとき，スルーホールも穿設する。
て，図４〜図９を用いて説明する。まず，図４，図５に
示すごとく，上層用の絶縁基板９２を準備し，搭載用凹
部の切断位置付近に，ルーター加工により側壁回路形成
用の複数のホール９００を穿設する。ホール９００は，
長細いスリット形状をしている。また，図示しないが，
このとき，スルーホールも穿設する。
【００２４】次に，図６に示すごとく，ホール９００内
に金属メッキにより側壁回路１０を形成する。また，絶
縁基板９２の表面に側壁回路１０の接続用端子１００，
信号用の配線回路５２及びパッド５１を形成する。ま
た，図７，図３に示すごとく，絶縁基板９２の裏面に
は，電源用回路１１及びグランド用回路１２を形成す
る。また，スルーホール９９の内部に金属メッキ１９を
施す。
に金属メッキにより側壁回路１０を形成する。また，絶
縁基板９２の表面に側壁回路１０の接続用端子１００，
信号用の配線回路５２及びパッド５１を形成する。ま
た，図７，図３に示すごとく，絶縁基板９２の裏面に
は，電源用回路１１及びグランド用回路１２を形成す
る。また，スルーホール９９の内部に金属メッキ１９を
施す。
【００２５】次に，図８，図９に示すごとく，打ち抜き
又はルーター加工等により，上記各ホール９００の間
を，図８に点線９０９で示すごとく切断し，絶縁基板９
２に搭載用凹部９を穿設する。これにより，上層となる
絶縁基板９２を得る。また，下層とする他の絶縁基板９
１を準備する。該絶縁基板９１に，上記絶縁基板９２の
スルーホールと同位置にスルーホールを穿設する。そし
て，スルーホールの内部に金属メッキ１９を施す。次
に，上記上層となる絶縁基板９２と上記他の絶縁基板９
１とを積層し，熱圧着する。これにより，上記図１〜図
３に示した電子部品搭載用基板が得られる。
又はルーター加工等により，上記各ホール９００の間
を，図８に点線９０９で示すごとく切断し，絶縁基板９
２に搭載用凹部９を穿設する。これにより，上層となる
絶縁基板９２を得る。また，下層とする他の絶縁基板９
１を準備する。該絶縁基板９１に，上記絶縁基板９２の
スルーホールと同位置にスルーホールを穿設する。そし
て，スルーホールの内部に金属メッキ１９を施す。次
に，上記上層となる絶縁基板９２と上記他の絶縁基板９
１とを積層し，熱圧着する。これにより，上記図１〜図
３に示した電子部品搭載用基板が得られる。
【００２６】次に，本発明の作用効果について説明す
る。本例の電子部品搭載用基板は，図１，図３に示すご
とく，搭載用凹部９の壁面９０に４つの側壁回路１０を
設けている。そのため，各側壁回路１０は，それぞれ単
独の電位を持つことができ，電源用回路１１又はグラン
ド用回路１２のいずれかにそれぞれ自由に接続すること
ができる。
る。本例の電子部品搭載用基板は，図１，図３に示すご
とく，搭載用凹部９の壁面９０に４つの側壁回路１０を
設けている。そのため，各側壁回路１０は，それぞれ単
独の電位を持つことができ，電源用回路１１又はグラン
ド用回路１２のいずれかにそれぞれ自由に接続すること
ができる。
【００２７】また，これに対応して，１枚の絶縁基板９
２の裏面には，電源用回路１１及びグランド用回路１２
の双方を形成している。それ故，多数枚の絶縁基板を積
層する必要がない。従って，電子部品搭載用基板の薄層
化を図ることができる。また，絶縁基板の内部，即ち絶
縁基板９２の裏面に，電源用回路１１及びグランド用回
路１２を形成しているので，配線の自由度が高い。
２の裏面には，電源用回路１１及びグランド用回路１２
の双方を形成している。それ故，多数枚の絶縁基板を積
層する必要がない。従って，電子部品搭載用基板の薄層
化を図ることができる。また，絶縁基板の内部，即ち絶
縁基板９２の裏面に，電源用回路１１及びグランド用回
路１２を形成しているので，配線の自由度が高い。
【００２８】実施例２ 本例の電子部品搭載用基板においては，図１０に示すご
とく，搭載用凹部９の側壁９０に，多数の半円状の断面
スルーホール９０２が形成されている。該断面スルーホ
ール９０２には，側壁回路が形成されている。各側壁回
路１０は，表面縁部に接続用端子１００を有している。
各接続用端子１００の間には，送信用配線回路５２のパ
ッド５１が形成されている。
とく，搭載用凹部９の側壁９０に，多数の半円状の断面
スルーホール９０２が形成されている。該断面スルーホ
ール９０２には，側壁回路が形成されている。各側壁回
路１０は，表面縁部に接続用端子１００を有している。
各接続用端子１００の間には，送信用配線回路５２のパ
ッド５１が形成されている。
【００２９】本例の電子部品搭載用基板を作製するに当
たっては，まず，図１１に示すごとく，上層用の絶縁基
板９２に搭載用凹部９の穿設位置に，１２個の円筒状の
ホール９００を穿設する。その後，実施例１と同様にし
てホール９００内に金属メッキにより側壁回路１０を形
成する。また，絶縁基板９２の表面には接続用端子１０
０，送信用配線回路５２及びパッド５１を，絶縁基板９
２の裏面にはグランド用回路及び電源用回路を形成す
る。また，スルーホール９９の内部に金属メッキ１９を
施す。
たっては，まず，図１１に示すごとく，上層用の絶縁基
板９２に搭載用凹部９の穿設位置に，１２個の円筒状の
ホール９００を穿設する。その後，実施例１と同様にし
てホール９００内に金属メッキにより側壁回路１０を形
成する。また，絶縁基板９２の表面には接続用端子１０
０，送信用配線回路５２及びパッド５１を，絶縁基板９
２の裏面にはグランド用回路及び電源用回路を形成す
る。また，スルーホール９９の内部に金属メッキ１９を
施す。
【００３０】次に，ルーター加工等により，上記各ホー
ル９００の間を，図１１に点線９０９で示すごとく切断
し，絶縁基板９２に搭載用凹部９を形成する。これによ
り，上層用の絶縁基板９２を得る。また，下層用の絶縁
基板９１に，内部に金属メッキを施したスルーホールを
形成する。次に，この絶縁基板９１の上に上記絶縁基板
９２を積層し，熱圧着する。これにより，図１０に示す
電子部品搭載用基板が得られる。その他は，実施例１と
同様である。
ル９００の間を，図１１に点線９０９で示すごとく切断
し，絶縁基板９２に搭載用凹部９を形成する。これによ
り，上層用の絶縁基板９２を得る。また，下層用の絶縁
基板９１に，内部に金属メッキを施したスルーホールを
形成する。次に，この絶縁基板９１の上に上記絶縁基板
９２を積層し，熱圧着する。これにより，図１０に示す
電子部品搭載用基板が得られる。その他は，実施例１と
同様である。
【００３１】本例においては，搭載用凹部９に多数の側
壁回路１０を設けてある。そのため，各側壁回路１０は
それぞれ電源用回路，グランド用回路のいずれかに接続
することができ，電源用回路，グランド用回路を任意の
位置に配置することができる。なお，上記側壁回路１０
は，電源用回路，グランド用回路の他に送信用回路５２
に接続することもできる。また，本例によれば，実施例
１と同様の効果を得ることができる。
壁回路１０を設けてある。そのため，各側壁回路１０は
それぞれ電源用回路，グランド用回路のいずれかに接続
することができ，電源用回路，グランド用回路を任意の
位置に配置することができる。なお，上記側壁回路１０
は，電源用回路，グランド用回路の他に送信用回路５２
に接続することもできる。また，本例によれば，実施例
１と同様の効果を得ることができる。
【図１】実施例１の電子部品搭載用基板の平面図。
【図２】実施例１の電子部品搭載用基板の断面図。
【図３】図２のＡ−Ａ線矢視線断面図。
【図４】実施例１の電子部品搭載用基板の製造方法を示
す説明図。
す説明図。
【図５】図４に続く説明図。
【図６】図５に続く説明図。
【図７】図６に続く説明図。
【図８】図７に続く説明図。
【図９】図８に続く説明図。
【図１０】実施例２の電子部品搭載用基板の要部拡大斜
視図。
視図。
【図１１】実施例２の電子部品搭載用基板の製造方法を
示す説明図。
示す説明図。
【図１２】従来例の電子部品搭載用基板の断面図。
【図１３】図１２のＢ−Ｂ線矢視線断面図。
【図１４】他の従来例の多層電子部品搭載用基板の断面
図。
図。
１０．．．側壁回路， １００．．．接続用端子， １１．．．電源用回路， １２．．．グランド用回路， ７．．．電子部品， ９．．．搭載用凹部， ９０．．．側壁， ９００．．．ホール， ９０１，９０２．．．断面スルーホール， ９１，９２．．．絶縁基板，
Claims (4)
- 【請求項１】 絶縁基板と，該絶縁基板に設けた電子部
品を搭載するための搭載用凹部と，上記絶縁基板の内部
に設けた電源用回路及びグランド用回路とを有する電子
部品搭載用基板であって， 上記搭載用凹部の側壁には複数の側壁回路を形成してな
り，かつ上記各側壁回路は上記電源用回路又はグランド
用回路に接続されていることを特徴とする電子部品搭載
用基板。 - 【請求項２】 請求項１において，上記側壁回路は，搭
載用凹部の側壁に形成された断面スルーホールであるこ
とを特徴とする電子部品搭載用基板。 - 【請求項３】 請求項１又は２において，上記側壁回路
は，絶縁基板の表側面に形成された表面回路，絶縁基板
の裏側面に形成された裏面回路，又は絶縁基板の内部に
形成された内部回路の少なくとも１つの回路と接続され
ていることを特徴とする電子部品搭載用基板。 - 【請求項４】 請求項１，２又は３において，上記側壁
回路は，上記電源用回路又はグランド用回路に接続され
ていることを特徴とする電子部品搭載用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5188941A JPH0786752A (ja) | 1993-06-30 | 1993-06-30 | 電子部品搭載用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5188941A JPH0786752A (ja) | 1993-06-30 | 1993-06-30 | 電子部品搭載用基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0786752A true JPH0786752A (ja) | 1995-03-31 |
Family
ID=16232591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5188941A Pending JPH0786752A (ja) | 1993-06-30 | 1993-06-30 | 電子部品搭載用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0786752A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001352006A (ja) * | 2000-04-05 | 2001-12-21 | Ibiden Co Ltd | 電子部品搭載用基板 |
| EP1351296A1 (en) * | 1995-12-22 | 2003-10-08 | Ibiden Co.,Ltd. | Electronic parts mounting substrate and process for manufacturing the same |
| JP2007048797A (ja) * | 2005-08-08 | 2007-02-22 | Sumitomo Metal Electronics Devices Inc | セラミック多層基板及びその製造方法 |
| WO2011058879A1 (ja) * | 2009-11-12 | 2011-05-19 | 日本電気株式会社 | 機能素子内蔵基板、機能素子内蔵基板の製造方法、及び、配線基板 |
-
1993
- 1993-06-30 JP JP5188941A patent/JPH0786752A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1351296A1 (en) * | 1995-12-22 | 2003-10-08 | Ibiden Co.,Ltd. | Electronic parts mounting substrate and process for manufacturing the same |
| JP2001352006A (ja) * | 2000-04-05 | 2001-12-21 | Ibiden Co Ltd | 電子部品搭載用基板 |
| JP4560970B2 (ja) * | 2000-04-05 | 2010-10-13 | イビデン株式会社 | 電子部品搭載用基板 |
| JP2007048797A (ja) * | 2005-08-08 | 2007-02-22 | Sumitomo Metal Electronics Devices Inc | セラミック多層基板及びその製造方法 |
| WO2011058879A1 (ja) * | 2009-11-12 | 2011-05-19 | 日本電気株式会社 | 機能素子内蔵基板、機能素子内蔵基板の製造方法、及び、配線基板 |
| JP5617846B2 (ja) * | 2009-11-12 | 2014-11-05 | 日本電気株式会社 | 機能素子内蔵基板、機能素子内蔵基板の製造方法、及び、配線基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6828514B2 (en) | High speed circuit board and method for fabrication | |
| JPH023631Y2 (ja) | ||
| US5036431A (en) | Package for surface mounted components | |
| US4856184A (en) | Method of fabricating a circuit board | |
| US8826531B1 (en) | Method for making an integrated circuit substrate having laminated laser-embedded circuit layers | |
| CA2586290A1 (en) | Single or multi-layer printed circuit board with improved via design | |
| JP4617900B2 (ja) | ビルトアッププリント配線板構造及びビルトアッププリント配線板の加工方法 | |
| US6307259B1 (en) | Plastic package for semiconductor device | |
| JP2008153441A (ja) | 配線基板およびその製造方法 | |
| JPH0786752A (ja) | 電子部品搭載用基板 | |
| JPH07106720A (ja) | 電子部品搭載用基板 | |
| JPS62189707A (ja) | 積層インダクタ | |
| JP2784523B2 (ja) | 電子部品搭載用基板 | |
| CN112752390B (zh) | 多层电路板及其制作方法 | |
| JP4010927B2 (ja) | パターンアンテナ内蔵回路基板 | |
| JP6804115B1 (ja) | プリント基板 | |
| JPH06152137A (ja) | 多層プリント板構造 | |
| JP2004172422A (ja) | 立体構造基板及びその製造方法 | |
| JPH10135640A (ja) | プリント配線板の構造及びその製造方法 | |
| JP2882085B2 (ja) | フィルムキャリア回路基板及びその製造方法 | |
| JPH0534139Y2 (ja) | ||
| JPH05218228A (ja) | 電子部品搭載用基板 | |
| JP2006253372A (ja) | 多層プリント配線基板とその製造方法 | |
| JP4176283B2 (ja) | 可撓性微細多層回路基板の製造法 | |
| JP2002171067A (ja) | 多層立体回路基板及びその製造方法 |