JPH10321870A - 非晶質シリコン層の結晶化方法及びこれを使用する薄膜トランジスターの製造方法 - Google Patents
非晶質シリコン層の結晶化方法及びこれを使用する薄膜トランジスターの製造方法Info
- Publication number
- JPH10321870A JPH10321870A JP10110658A JP11065898A JPH10321870A JP H10321870 A JPH10321870 A JP H10321870A JP 10110658 A JP10110658 A JP 10110658A JP 11065898 A JP11065898 A JP 11065898A JP H10321870 A JPH10321870 A JP H10321870A
- Authority
- JP
- Japan
- Prior art keywords
- amorphous silicon
- region
- forming
- silicon layer
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021417 amorphous silicon Inorganic materials 0.000 title claims abstract description 92
- 238000000034 method Methods 0.000 title claims abstract description 45
- 239000010409 thin film Substances 0.000 title claims description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000013078 crystal Substances 0.000 claims abstract description 50
- 238000002425 crystallisation Methods 0.000 claims abstract description 14
- 230000008025 crystallization Effects 0.000 claims abstract description 11
- 230000001678 irradiating effect Effects 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 136
- 239000010408 film Substances 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 239000011229 interlayer Substances 0.000 claims description 11
- 230000000694 effects Effects 0.000 claims description 9
- 239000002245 particle Substances 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 10
- 239000000969 carrier Substances 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 238000005224 laser annealing Methods 0.000 abstract description 2
- 238000002844 melting Methods 0.000 abstract 1
- 230000008018 melting Effects 0.000 abstract 1
- 238000000206 photolithography Methods 0.000 description 12
- 239000000155 melt Substances 0.000 description 8
- 230000037230 mobility Effects 0.000 description 8
- 239000007787 solid Substances 0.000 description 8
- 239000011521 glass Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 239000006117 anti-reflective coating Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02595—Microstructure polycrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
して、非晶質シリコンのチャンネル領域を結晶化する工
程において、キャッピング層の形成を不要にする。 【解決手段】 非晶質シリコン層21に溝領域を形成す
る段階と、前記非晶質シリコン層にレーザーを照射して
結晶化する段階を含む。厚さの違いにより溶融の程度が
異なるので、領域21Aでは溶融しなかった結晶21S
をシードとして多結晶シリコンが成長し、チャネル領域
21Cでは領域21Aで成長した結晶をシードとしてバ
ウンダリ・ラテラル成長により大きな結晶が成長する。
その結果、チャネル領域における境界が減り、キャリア
の移動度が向上する。
Description
結晶化方法及び、これを使用する薄膜トランジスターの
製造方法に係わり、特にキャッピング層(capping laye
r)を形成せずに非晶質シリコン層のチャンネル領域(cha
nnel region)を結晶化することにより、キャッピング層
を形成するときに生じるチャンネル領域の損傷を減少で
きる非晶質シリコン層の結晶化方法及び、これを利用し
たトランジスターの製造方法に関する。
レーザーなどのエネルギーを供給して溶融状態にした
後、冷却または固化させると結晶として析出されてい
く。この時、最初に生じた小さい結晶核がシード(seed)
になって次第に成長しながら大きい結晶を形成すること
によって結晶化される。単結晶領域のそれぞれが、通常
の成長条件のもとで、一定だが任意の方向に成長する。
それゆえ、多数の結晶が同時に成長するとき、非晶質シ
リコン層は多結晶(poly-crystallization)になる。
ターは、単結晶或は多結晶シリコンを使用する薄膜トラ
ンジスターより低温で形成されるという長所があるが、
チャンネル領域でキャリア(carrier)の移動度が低いと
いう短所を持っている。また、多結晶のシリコンを使用
する薄膜トランジスターは、非単一特性をもつ、すなわ
ち、基板上の異なる位置に形成された薄膜トランジスタ
は異なる特性を示す。これはポリシリコンでのキャリア
の移動度は、単結晶シリコンの移動度より低く、結晶化
の程度に依存し、基板上で結晶化の程度のばらつきが存
在するからである。また、多結晶薄膜トランジスター
は、単結晶シリコンに比して多くの結晶粒子を含むた
め、粒界を通過しなければならないという粒界効果(gra
in boundaryeffect)の影響をより多く受けるからであ
る。したがって、非結晶シリコンを結晶化してチャンネ
ル領域として使用する薄膜トランジスターにおいて、そ
れぞれの単結晶領域(すなわちそれぞれの粒)は、結晶
領域の数を減らしキャリアの移動度を高められるように
できるだけ大きく形成されるべきである。レーザーによ
る非晶質シリコンの結晶化の間に形成される結晶粒の大
きさは、レーザービームのエネルギー密度、基板の温度
及び結晶化の速さに関数的な関係がある。したがって、
これらパラメータを適切に調整して非晶質シリコンから
の結晶の生成及び成長を規制することが重要である。
コンや窒化シリコンのような反射防止コーティング物質
(antireflective coating)で形成するキャッピング層の
下に位置する。キャッピング層の下の非晶質シリコン領
域は、他の領域よりも速く熱せられるから、チャンネル
領域の結晶化で用いられるレーザーは、キャッピング層
の下の非晶質シリコン領域を完全に溶融させるが非晶質
シリコン層の他の領域を溶融させないように、適当なエ
ネルギー密度を持たせる。
による薄膜トランジスターのチャンネル領域を結晶化さ
せるプロセスを示す図面で、キャッピング層を利用して
行われる典型的な工程を示している。
上に薄膜トランジスターの活性層としての非晶質シリコ
ン層11を形成する。その後、シリコン酸化膜を形成し
てから写真蝕刻することによりキャッピング層12を形
成する。キャッピング層12は、非晶質シリコン層11
のチャンネル領域になる部分の上に位置するべきであ
る。続いて、適当なエネルギー密度を持つレーザーを全
面に照射する。
ッピング層12の下の非晶質シリコン領域を完全に溶融
させる。溶かされた非晶質シリコン領域は「チャンネル
領域11C」と参照される。キャッピング領域12をも
たない非晶質シリコン領域の他の部分(「非チャネル領
域」と参照される)は完全には溶融されず、個体粒子1
1sが残存するようになる。
域11Aの溶融された非晶質シリコン層は徐々に冷却さ
れ、固化して複数の単結晶粒を生成する。非チャンネル
領域11Aに残る固体粒11sは結晶の成長を始める種
(seed)結晶として働き、異なる位置に同時に成長する
非常に多数の結晶領域を生成し、多結晶シリコンを生成
する。一方、キャッピング層12の下のチャネル領域1
1Cは、非チャンネル領域11Aと比べてゆっくり冷え固
体化するので、依然溶融状態を維持している。
域11Aの多結晶質がまだ溶融状態で存在するチャンネ
ル領域11Cに到達すると、新しいシード結晶として働
くチャネル領域11Cと非チャンネル領域11Aの間の多
結晶質の境界11Lが、バウンダリ・ラテラル成長(boun
dary lateral growth)を引き起こし、チャネル領域11
Cで大きな結晶領域が生じる。
大きなサイズの結晶により減少するので、粒界効果を抑
制し、チャネル領域でのキャリアはより高い移動度をも
つようになる。
は、例えば酸化シリコンで形成するキャッピング層は完
全に均一であるか適当な厚さでないとき、キャッピング
層12はレーザー照射の間に損傷を受ける。その結果、
チャネル領域の役割を果たすキャッピング層12の下の
非晶質シリコン層11は不十分な結晶化特性をもつよう
になり、トランジスタの特性を劣化させる。
されたもので、チャネル領域がレーザー照射の間で損傷
を受けることがなく、結晶化工程で結晶をより大きくす
ることができて、薄膜トランジスタの信頼性を高めるこ
とができる非晶質シリコン層の結晶化方法及びこれを使
用する薄膜トランジスターの製造方法を提供することを
目的とする。
に、レーザー・アニーリング(annealing)を実施して、
非晶質シリコンから形成されたチャンネル領域を結晶化
する工程において、キャッピング層を形成することな
く、非晶質シリコンの厚さを適切に調節してレーザー・
エネルギーの吸収度を調節することによってチャンネル
領域に損傷を与えない状態で結晶化工程を進行させる。
は、基板上に非晶質シリコン層を形成する段階と、前記
非晶質シリコン層に溝領域を形成する段階と、前記溝領
域を含む前記非晶質シリコン層をレーザーによって結晶
化する段階とを備える。
に、前記基板上に緩衝膜を形成する段階を備えることが
できる。
域をもつ非晶質シリコン層を形成する段階と、前記非晶
質シリコン層をレーザー照射して結晶化する段階とを備
える。
に、前記絶縁基板上に緩衝膜を形成する段階を備えるこ
とができる。
形成する段階と、前記非晶質シリコン層に薄膜トランジ
スターのチャンネル領域に対応する部分に溝を形成する
段階と、前記溝を含む非晶質シリコン層をレーザー照射
によって結晶化して、結晶化されたシリコンを形成する
段階と、前記結晶化されたシリコンをパターニングし
て、前記チャンネル領域を含む薄膜トランジスターの活
性層を形成する段階と、前記の活性層上にゲート絶縁膜
を形成する段階と、前記ゲート絶縁膜上にゲート電極を
形成する段階と、前記ゲート電極をマスクとしてイオン
・ドーピングを行い、前記チャンネル領域の両側に接す
るソース領域とドレーン領域をそれぞれ形成する段階
と、層間絶縁膜を形成する段階と、前記層間絶縁膜と前
記ゲート絶縁膜に、前記ソース領域とドレーン領域を露
出するコンタクト・ホールを形成する段階と、前記層間
絶縁膜上に、前記ソース領域とドレーン領域にそれぞれ
接するソース電極とドレーン電極をそれぞれ形成する段
階とを備える。
形成する段階と、前記非晶質シリコン層をパターニング
して活性層を形成する段階と、前記活性層の薄膜トラン
ジスターのチャンネル領域に該当する部分に溝を形成す
る段階と、前記溝を含む前記活性層をレーザー照射によ
って結晶化し、結晶化された活性層を形成する段階と、
前記結晶化された活性層上にゲート絶縁膜を形成する段
階と、前記ゲート絶縁膜上にゲート電極を形成する段階
と、前記ゲート電極をマスクとしてイオン・ドーピング
を行い、前記チャンネル領域の両側に接するソース領域
とドレーン領域をそれぞれ形成する段階と、層間絶縁膜
を形成する段階と、前記層間絶縁膜と前記ゲート絶縁膜
に、前記ソース領域とドレーン領域を露出するコンタク
ト・ホールを形成する段階と、前記層間絶縁膜上に、前
記ソース領域とドレーン領域にそれぞれ接するソース電
極とドレーン電極をそれぞれ形成する段階とを備える。
後に形成されることができる。
シリコン層を形成する段階と、前記非晶質シリコン層の
うちの前記溝領域は溶融されるが他の領域は溶融されな
い部分が残るようにエネルギー密度を定め、前記非晶質
シリコン層にレーザーを照射する段階と、前記他の領域
の溶融されない部分をシードとして複数の結晶粒が成長
するとともに、前記複数の結晶粒子が前記溝領域に達し
てラテラル結晶成長のシードとして作用することにより
前記溝領域における結晶境界の数を少なくし粒界効果を
抑制するように、シリコン結晶を成長させる段階とを備
える。
に、前記基板上に緩衝膜を形成する段階を備えることが
できる。
方法を用いた薄膜トランジスターの製造方法であって、
さらに、結晶化されたシリコン層上にゲート絶縁膜を形
成する段階と、前記溝領域に対応する部分の前記ゲート
絶縁膜上に、ゲート電極を形成する段階と、前記結晶化
されたシリコン層に不純物をドーピングして、ソース領
域とドレーン領域を形成する段階とを備える。
コン層の結晶化方法の第1実施の形態を説明するための
図面である。
に後に薄膜トランジスターの活性層となる非晶質シリコ
ン層21を形成する。溝領域(recess region)21Cとし
て参照される非晶質シリコン層の部分は、非溝領域(non
recess region)21Aとして参照される他の領域よりも
薄い。この厚さの違いは、レーザー照射下において溝領
域21Cが完全に溶融し、非溝領域21Aが単に部分的に
溶融するように定められる。レーザー光吸収及び冷却は
非晶質シリコン層21の厚さに依存するので、このよう
なことが可能になる。
あるいは化学気相蒸着法により非晶質シリコンを堆積
し、写真蝕刻工程を用いて非晶質シリコンをエッチング
することによりガラス基板20上に形成される。ここ
で、写真蝕刻工程に用いられるパターンマスクは、非晶
質シリコン層21上に溝領域21Cを定義し、図3
(a)に示すように非晶質シリコン層21の溝領域21
Cに溝(trench)を形成する。
ビームを照射する。レーザービームのエネルギー密度
は、レーザービームが溝領域21Cを完全に溶融させる
が、非溝領域21Aをたかだか部分的に溶融し、非溝領
域21Aにいくつかの固体粒を残すように、非晶質シリ
コン層21の溝領域21C及び非溝領域21Aの厚さに依
存して設定される。
域21Cはレーザーのエネルギーを吸収し、完全に溶融
する。適当なエネルギー密度をもつレーザービームが照
射された非溝領域21Aは、いくつかの固体粒21sが
非溝領域21Aに残るように、たかだか部分的に溶融す
るにすぎない。
シリコン層21は徐々に冷却され固化され、結晶の成長
を促す。非溝領域21Aに残る固体粒21sは、より大
きな結晶の成長を始めさせるシード結晶としてふるま
う。このように、多くの結晶が異なる場所で同時に成長
し、多結晶シリコンが非溝領域21Aに形成される。一
方、溝領域21Cは非溝領域21Aと比べてゆっくりと固
化及び冷却されるので、溶融したままである。
の多結晶質が、なお溶融状態の溝領域21Cに達する
と、非溝領域21Aと溝領域21Cとの間の多結晶の境界
21Lが、新しいシード結晶として作用し、溝領域21
Cにより大きな結晶を形成するバウンダリ・ラテラル成
長(boundary lateral growth)を発生させる。
より大きなサイズの結晶を生成することにより粒界効果
を抑制するので、溝領域21Cのキャリアはより高い移
動度をもつ。そして、結晶化されたシリコン層21は写
真蝕刻工程によりパターン化され、薄膜トランジスタの
活性層を形成する。
の形態によって形成する多結晶化されたシリコン層を利
用して薄膜トランジスターを製造する工程を説明するた
めの図面である。
発明の第1実施の形態によって得られた多結晶化シリコ
ン層(図4(b)に表す)に写真蝕刻工程を実施して活性
層21'を形成する。
に第1絶縁膜22と第1導電層を連続的に形成した後、第
1導電層に写真蝕刻工程を進行して、ゲート電極23を
形成する。そして、全面にイオン・ドーピング工程を実
施して活性層21'の非溝領域21Aにソース領域21S
とドレーン領域21Dを形成する。
し、そして写真蝕刻工程を実施してソース領域21Sと
ドレーン領域21Dを露出するコンタク・ホールを形成
する。そして、前面に第2導電層を形成してから、写真
蝕刻工程を実施してソース電極25Sとドレーン電極2
5Dを形成する。
ターは、結晶粒子が大きい溝領域21Cを活性層21’
の一部として使うことで、キャリアの移動度を高められ
る。
コン層の結晶化方法の第2実施の形態を示した図面であ
る。この実施の形態は、薄膜トランジスターの活性層に
なる部分を予め写真蝕刻工程で形成してから、結晶化工
程を実施したものである。
上に酸化シリコン或は窒化シリコンのような絶縁物質を
含む緩衝膜49を、例えば化学気相蒸着法により形成す
る。緩衝膜49は、非晶質シリコン層を結晶化する工程
で、ガラス基板の不純物が非晶質シリコン層に浸透する
のを防止する。
非晶質シリコン層を形成してから、非晶質シリコン層に
写真蝕刻工程を実施して活性層41を形成する。活性層
41の溝領域41Cとして定義された部分は、非溝領域
部分41Aより薄い。膜厚の違いは、レーザーエネルギ
ーの吸収と層の厚さの間の関数的な関係を用いて、レー
ザービームが溝領域41Cを完全に溶融させるが非溝領
域部分41Aをたかだか部分的に溶かすように定められ
る。このような厚さの違いを作り出すために、活性層4
1で溝の領域(recessed region)を定義するパターン
マスク及び写真蝕刻工程を使用して、トレンチ(trenc
h)が溝領域41Cに対応する活性層41の部分に形成さ
れる。
る。すなわち、緩衝層49の上に非晶質シリコン層を形
成した後、溝領域41Cになる部分にトレンチを形成
し、非晶質シリコン層が写真蝕刻工程によりエッチング
されて活性層41を形成する。
ザーを全面に照射する。レーザーのエネルギーの密度
は、レーザービームが溝領域41Cを完全に溶融させる
が非溝領域部分41Aをたかだか部分的に溶かすよう
に、溝領域41Cと非溝領域41Aの厚さに依存して設定
され、非溝領域部分41Aにはいくつかの固体粒が残
る。
域41Cはレーザーエネルギーを吸収し、完全に溶融さ
れる。溝領域41Cより厚い非溝領域部分41Aはレーザ
ービームが照射され、いくつかの固体粒41Sが残存す
るようにたかだか部分的に溶融する。
1Aの溶融した活性層41は徐々に冷却し、固化して結
晶を成長させる。非溝領域部分41Aに残る固体粒41
Sは、結晶の成長を始めさせるシード結晶としてふるま
う。非常に多くの結晶が異なる場所で同時に成長するの
で、多結晶シリコンは非溝領域部分41Aに形成され
る。一方、溝領域41Cは、非溝領域部分41Aに比べて
ゆっくりと冷却し固化するので溶融状態のままである。
1Aの多結晶質が、なお溶融状態の溝領域41Cに達する
と、非溝領域部分41Aと溝領域41Cの間の多結晶質の
境界41Lは新しいシード結晶として作用し、結晶とそ
の境界を横方向に成長させる。
cessed region)で大きなサイズの結晶を生成すること
により粒界効果を抑制するので、溝領域のキャリアはよ
り高い移動度をもつ。このように、結晶化した活性層4
1を用いて薄膜トランジスタが形成される。
により不純物拡散を防止することを除き、本発明の第1
実施の形態と同様である。図9に示すように、第1実施
の形態の第1の工程で緩衝層29を追加で形成すること
により同様の効果が得られる。
て形成された多結晶シリコン層を利用して製造された薄
膜トランジスターの断面図である。製造工程は、この構
造をつくるために用いられた図5(a)から図6を参照
して述べた説明と実質的に同じである。
はソース領域、41Dはドレーン領域、41Cは溝領
域、42はゲート絶縁膜、43はゲート電極、44は層
間絶縁膜、45Sはソース電極、及び45Dはドレーン
電極を表したものである。
層を使用することなく非晶質シリコン層の厚さを調整す
ることにより、薄膜トランジスターのチャネル領域を結
晶化することができる。このように、本発明によれば、
チャネル領域がレーザー照射の間で損傷を受けることが
ないという優れた効果を奏する。その結果、結晶化工程
で結晶の大きさを増加させ、チャネル領域に損傷を与え
ることなく粒界の数を減らすので、薄膜トランジスタの
信頼性が高められる。
細に説明したが、この技術分野における通常の知識を有
する者にとって、その精神や範囲を逸脱することなく変
更や改良を加えることができる。このように、本発明
は、特許請求の範囲及びその均等の範囲内に含まれる、
この発明の改良及び変更をカバーする。
方法を説明するための図面。
方法を説明するための図面(続き)。
の第1実施の形態を図示した図面。
の第1実施の形態を図示した図面(続き)。
利用する薄膜トランジスターの製造工程図。
利用する薄膜トランジスターの製造工程図(続き)。
の第2実施の形態を図示した図面。
の第2実施の形態を図示した図面(続き)。
の第1実施の形態の変形例を図示した図面。
を利用して製造した薄膜トランジスター。
るバウンダリ部分 21S ソース領域 21D ドレーン領域 23 ゲート電極 25S ソース電極 25D ドレーン電極
Claims (10)
- 【請求項1】 基板上に非晶質シリコン層を形成する段
階と、 前記非晶質シリコン層に溝領域を形成する段階と、 前記溝領域を含む前記非晶質シリコン層をレーザーによ
って結晶化する段階とを備える非晶質シリコンの結晶化
方法。 - 【請求項2】 請求項1記載の非晶質シリコンの結晶化
方法において、前記非晶質シリコン層を形成する前に、
前記基板上に緩衝膜を形成する段階を備えることを特徴
とする非晶質シリコンの結晶化方法。 - 【請求項3】 絶縁基板上に厚さが異なる領域をもつ非
晶質シリコン層を形成する段階と、 前記非晶質シリコン層をレーザー照射して結晶化する段
階とを備える非晶質シリコンの結晶化方法。 - 【請求項4】 請求項3記載の非晶質シリコンの結晶化
方法において、前記非晶質シリコン層を形成する前に、
前記絶縁基板上に緩衝膜を形成する段階を備えることを
特徴とする非晶質シリコン層の結晶化方法。 - 【請求項5】 基板上に非晶質シリコン層を形成する段
階と、 前記非晶質シリコン層に薄膜トランジスターのチャンネ
ル領域に対応する部分に溝を形成する段階と、 前記溝を含む非晶質シリコン層をレーザー照射によって
結晶化して、結晶化されたシリコンを形成する段階と、 前記結晶化されたシリコンをパターニングして、前記チ
ャンネル領域を含む薄膜トランジスターの活性層を形成
する段階と、 前記の活性層上にゲート絶縁膜を形成する段階と、 前記ゲート絶縁膜上にゲート電極を形成する段階と、 前記ゲート電極をマスクとしてイオン・ドーピングを行
い、前記チャンネル領域の両側に接するソース領域とド
レーン領域をそれぞれ形成する段階と、 層間絶縁膜を形成する段階と、 前記層間絶縁膜と前記ゲート絶縁膜に、前記ソース領域
とドレーン領域を露出するコンタクト・ホールを形成す
る段階と、 前記層間絶縁膜上に、前記ソース領域とドレーン領域に
それぞれ接するソース電極とドレーン電極をそれぞれ形
成する段階とを備える薄膜トランジスターの製造方法。 - 【請求項6】 基板上に非晶質シリコン層を形成する段
階と、 前記非晶質シリコン層をパターニングして活性層を形成
する段階と、 前記活性層の薄膜トランジスターのチャンネル領域に該
当する部分に溝を形成する段階と、 前記溝を含む前記活性層をレーザー照射によって結晶化
し、結晶化された活性層を形成する段階と、 前記結晶化された活性層上にゲート絶縁膜を形成する段
階と、 前記ゲート絶縁膜上にゲート電極を形成する段階と、 前記ゲート電極をマスクとしてイオン・ドーピングを行
い、前記チャンネル領域の両側に接するソース領域とド
レーン領域をそれぞれ形成する段階と、 層間絶縁膜を形成する段階と、 前記層間絶縁膜と前記ゲート絶縁膜に、前記ソース領域
とドレーン領域を露出するコンタクト・ホールを形成す
る段階と、 前記層間絶縁膜上に、前記ソース領域とドレーン領域に
それぞれ接するソース電極とドレーン電極をそれぞれ形
成する段階とを備える薄膜トランジスターの製造方法。 - 【請求項7】 請求項6記載の薄膜トランジスターの製
造方法において、前記活性層は、前記溝が形成された後
に形成することを特徴とする薄膜トランジスターの製造
方法。 - 【請求項8】 基板上に溝領域を持つ非晶質シリコン層
を形成する段階と、 前記非晶質シリコン層のうちの前記溝領域は溶融される
が他の領域は溶融されない部分が残るようにエネルギー
密度を定め、前記非晶質シリコン層にレーザーを照射す
る段階と、 前記他の領域の溶融されない部分をシードとして複数の
結晶粒が成長するとともに、前記複数の結晶粒子が前記
溝領域に達してラテラル結晶成長のシードとして作用す
ることにより前記溝領域における結晶境界の数を少なく
し粒界効果を抑制するように、シリコン結晶を成長させ
る段階とを備える非晶質シリコンの結晶化方法。 - 【請求項9】 請求項8記載の非晶質シリコンの結晶化
方法において、前記非晶質シリコン層を形成する前に、
前記基板上に緩衝膜を形成する段階を備えることを特徴
とする非晶質シリコン層の結晶化方法。 - 【請求項10】 請求項8記載の非晶質シリコンの結晶
化方法を用いた薄膜トランジスターの製造方法であっ
て、さらに、 結晶化されたシリコン層上にゲート絶縁膜を形成する段
階と、 前記溝領域に対応する部分の前記ゲート絶縁膜上に、ゲ
ート電極を形成する段階と、 前記結晶化されたシリコン層に不純物をドーピングし
て、ソース領域とドレーン領域を形成する段階とを備え
る薄膜トランジスターの製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970018243A KR100234894B1 (ko) | 1997-05-12 | 1997-05-12 | 비정질 실리콘층의 결정화 방법 및 이를 사용한 박막트랜지스터 의 제조방법 |
KR1997-18243 | 1997-05-12 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10321870A true JPH10321870A (ja) | 1998-12-04 |
JP4203141B2 JP4203141B2 (ja) | 2008-12-24 |
Family
ID=19505571
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11065898A Expired - Lifetime JP4203141B2 (ja) | 1997-05-12 | 1998-04-21 | 非晶質シリコン層の結晶化方法及びこれを使用する薄膜トランジスターの製造方法 |
Country Status (5)
Country | Link |
---|---|
JP (1) | JP4203141B2 (ja) |
KR (1) | KR100234894B1 (ja) |
DE (1) | DE19820441A1 (ja) |
FR (1) | FR2766613B1 (ja) |
GB (1) | GB2325342B (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005001921A1 (ja) * | 2003-06-27 | 2005-01-06 | Nec Corporation | 薄膜トランジスタ、薄膜トランジスタ基板、電子機器及び多結晶半導体薄膜の製造方法 |
JP2011014595A (ja) * | 2009-06-30 | 2011-01-20 | Casio Computer Co Ltd | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
KR101116093B1 (ko) | 2009-06-26 | 2012-02-21 | 가시오게산키 가부시키가이샤 | 반도체장치 및 그 제조방법과 표시장치 |
CN103325688A (zh) * | 2013-06-17 | 2013-09-25 | 深圳市华星光电技术有限公司 | 薄膜晶体管的沟道形成方法及补偿电路 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19802131B4 (de) * | 1998-01-21 | 2007-03-15 | Robert Bosch Gmbh | Verfahren zur Herstellung einer monokristallinen Schicht aus einem leitenden oder halbleitenden Material |
SE514645C2 (sv) | 1998-10-06 | 2001-03-26 | Perstorp Flooring Ab | Golvbeläggningsmaterial innefattande skivformiga golvelement avsedda att sammanfogas av separata sammanfogningsprofiler |
DE29911462U1 (de) | 1999-07-02 | 1999-11-18 | Akzenta Paneele & Profile Gmbh | Befestigungssystem für Paneele |
SE518184C2 (sv) | 2000-03-31 | 2002-09-03 | Perstorp Flooring Ab | Golvbeläggningsmaterial innefattande skivformiga golvelement vilka sammanfogas med hjälp av sammankopplingsorgan |
KR100380141B1 (ko) | 2000-09-25 | 2003-04-11 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 |
KR100486676B1 (ko) * | 2002-10-04 | 2005-05-03 | 엘지.필립스 엘시디 주식회사 | 위상변이 레이저 마스크 및 이를 이용한 순차측면고상결정화 방법 |
DE102010004717A1 (de) | 2010-01-15 | 2011-07-21 | Pergo (Europe) Ab | Set aus Paneelen umfassend Halteprofile mit einem separaten Clip sowie Verfahren zum Einbringen des Clips |
WO2011141043A1 (en) | 2010-05-10 | 2011-11-17 | Pergo AG | Set of panels |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS575327A (en) * | 1980-06-13 | 1982-01-12 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
JPS577117A (en) * | 1980-06-17 | 1982-01-14 | Fujitsu Ltd | Manufacture of semiconductor device |
JPS5948532B2 (ja) * | 1980-07-18 | 1984-11-27 | 松下電器産業株式会社 | 半導体装置の製造方法 |
JPS57157519A (en) * | 1981-03-23 | 1982-09-29 | Fujitsu Ltd | Manufacture of semiconductor device |
JPS5892209A (ja) * | 1981-11-27 | 1983-06-01 | Fujitsu Ltd | 半導体装置の製造方法 |
US5166087A (en) * | 1991-01-16 | 1992-11-24 | Sharp Kabushiki Kaisha | Method of fabricating semiconductor element having lightly doped drain (ldd) without using sidewalls |
JPH06302824A (ja) * | 1993-02-16 | 1994-10-28 | Sanyo Electric Co Ltd | 薄膜トランジスタおよびその製造方法 |
JPH0799321A (ja) * | 1993-05-27 | 1995-04-11 | Sony Corp | 薄膜半導体素子の製造方法および製造装置 |
JPH07335906A (ja) * | 1994-06-14 | 1995-12-22 | Semiconductor Energy Lab Co Ltd | 薄膜状半導体装置およびその作製方法 |
-
1997
- 1997-05-12 KR KR1019970018243A patent/KR100234894B1/ko not_active IP Right Cessation
-
1998
- 1998-04-10 FR FR9804558A patent/FR2766613B1/fr not_active Expired - Lifetime
- 1998-04-17 GB GB9808250A patent/GB2325342B/en not_active Expired - Lifetime
- 1998-04-21 JP JP11065898A patent/JP4203141B2/ja not_active Expired - Lifetime
- 1998-05-07 DE DE19820441A patent/DE19820441A1/de not_active Ceased
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005001921A1 (ja) * | 2003-06-27 | 2005-01-06 | Nec Corporation | 薄膜トランジスタ、薄膜トランジスタ基板、電子機器及び多結晶半導体薄膜の製造方法 |
JPWO2005001921A1 (ja) * | 2003-06-27 | 2006-08-10 | 日本電気株式会社 | 薄膜トランジスタ、薄膜トランジスタ基板、電子機器及び多結晶半導体薄膜の製造方法 |
US7745822B2 (en) | 2003-06-27 | 2010-06-29 | Nec Corporation | Thin film transistor and thin film transistor substrate including a polycrystalline semiconductor thin film having a large heat capacity part and a small heat capacity part |
JP4501859B2 (ja) * | 2003-06-27 | 2010-07-14 | 日本電気株式会社 | 薄膜トランジスタ、薄膜トランジスタ基板、電子機器及び多結晶半導体薄膜の製造方法 |
US8017507B2 (en) | 2003-06-27 | 2011-09-13 | Nec Corporation | Method of manufacturing a polycrystalline semiconductor thin film |
KR101116093B1 (ko) | 2009-06-26 | 2012-02-21 | 가시오게산키 가부시키가이샤 | 반도체장치 및 그 제조방법과 표시장치 |
JP2011014595A (ja) * | 2009-06-30 | 2011-01-20 | Casio Computer Co Ltd | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
CN103325688A (zh) * | 2013-06-17 | 2013-09-25 | 深圳市华星光电技术有限公司 | 薄膜晶体管的沟道形成方法及补偿电路 |
Also Published As
Publication number | Publication date |
---|---|
FR2766613A1 (fr) | 1999-01-29 |
GB9808250D0 (en) | 1998-06-17 |
GB2325342B (en) | 2000-03-01 |
JP4203141B2 (ja) | 2008-12-24 |
KR100234894B1 (ko) | 1999-12-15 |
FR2766613B1 (fr) | 2003-01-17 |
GB2325342A (en) | 1998-11-18 |
KR19980083097A (ko) | 1998-12-05 |
DE19820441A1 (de) | 1998-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6852609B2 (en) | Method of forming a polycrystalline silicon layer | |
JP4190798B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
JP2003022969A (ja) | マスクを利用したシリコンの結晶化方法 | |
JP4203141B2 (ja) | 非晶質シリコン層の結晶化方法及びこれを使用する薄膜トランジスターの製造方法 | |
KR100333275B1 (ko) | 액정표시장치의 tft 및 그 제조방법 | |
JP2005197656A (ja) | 多結晶シリコン膜の形成方法 | |
KR100915073B1 (ko) | 반도체막의 결정화 방법 및 이 방법에 의해 결정화된반도체막 | |
US6710411B2 (en) | Method for crystallizing silicon film and thin film transistor and fabricating method using the same | |
JP3377160B2 (ja) | 半導体装置およびその製造方法 | |
JP2000260709A (ja) | 半導体薄膜の結晶化方法及びそれを用いた半導体装置 | |
US6337233B2 (en) | Method of manufacturing a polycrystalline silicon layer | |
JPH1168109A (ja) | 多結晶薄膜の製造方法及び薄膜トランジスタの製造方法 | |
US4678538A (en) | Process for the production of an insulating support on an oriented monocrystalline silicon film with localized defects | |
JPH02275641A (ja) | 半導体装置の製造方法 | |
US20040224446A1 (en) | [structure of thin-film transistor and method and equipment for fabricating the structure] | |
JPH10144923A (ja) | 半導体装置の製造方法 | |
JPH0955509A (ja) | 半導体装置の製造方法 | |
JP3269730B2 (ja) | 半導体基板の製造方法及び半導体装置の製造方法 | |
JP3048829B2 (ja) | 半導体装置の製造方法 | |
JPS6342417B2 (ja) | ||
JPH08293464A (ja) | 半導体基板及び半導体装置の製造方法 | |
JPH09293872A (ja) | 薄膜トランジスタの製造方法 | |
KR100379685B1 (ko) | 실리콘층의평탄화방법 | |
JPH10107291A (ja) | 半導体装置およびその製造方法 | |
JP2003309068A (ja) | 半導体膜の形成方法および半導体膜、並びに半導体装置の製造方法および半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040617 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071107 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080407 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080704 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080916 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081010 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131017 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |