JPH10320512A - 不揮発性半導体ディスク装置 - Google Patents
不揮発性半導体ディスク装置Info
- Publication number
- JPH10320512A JPH10320512A JP9126150A JP12615097A JPH10320512A JP H10320512 A JPH10320512 A JP H10320512A JP 9126150 A JP9126150 A JP 9126150A JP 12615097 A JP12615097 A JP 12615097A JP H10320512 A JPH10320512 A JP H10320512A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- memory chip
- disk
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0625—Power saving in storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0653—Monitoring storage devices or systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
- Memory System (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】
【課題】 ディスクカードの書込み動作時の電流を制限
し、処理装置の電源容量を小さくする。 【解決手段】 処理装置１からインタフェース部１０を
介して書込みデータが与えられると、ディスク制御部３
０Ａのバッファメモリ３１にその書込みデータが一旦蓄
積される。個数管理部３２は、書込み動作を行っている
メモリチップ５０ｉ（但し、ｉ＝ａ〜ｎ）の数を管理し
ており、書込み動作中のメモリチップ５０ｉの数が一定
数に達していなければ、対応する書込み領域に割当てら
れたメモリチップ５０ｉに書込みデータを転送する。も
し、書込み動作中のメモリチップ５０ｉの数が一定数に
達していれば、書込み動作中のメモリチップ５０ｉの書
込み動作の終了後に、書込みデータを転送する。これに
より、ディスクカードの書込み動作時の全体の電流を制
限することができる。
し、処理装置の電源容量を小さくする。 【解決手段】 処理装置１からインタフェース部１０を
介して書込みデータが与えられると、ディスク制御部３
０Ａのバッファメモリ３１にその書込みデータが一旦蓄
積される。個数管理部３２は、書込み動作を行っている
メモリチップ５０ｉ（但し、ｉ＝ａ〜ｎ）の数を管理し
ており、書込み動作中のメモリチップ５０ｉの数が一定
数に達していなければ、対応する書込み領域に割当てら
れたメモリチップ５０ｉに書込みデータを転送する。も
し、書込み動作中のメモリチップ５０ｉの数が一定数に
達していれば、書込み動作中のメモリチップ５０ｉの書
込み動作の終了後に、書込みデータを転送する。これに
より、ディスクカードの書込み動作時の全体の電流を制
限することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば、パーソナ
ル・コンピュータ（以下、「ＰＣ」という）等の周辺機
能拡張用カードの１つである不揮発性半導体ディスク装
置（以下、「ディスクカード」という）、特にその書込
み制御に関するものである。
ル・コンピュータ（以下、「ＰＣ」という）等の周辺機
能拡張用カードの１つである不揮発性半導体ディスク装
置（以下、「ディスクカード」という）、特にその書込
み制御に関するものである。
【０００２】
【従来の技術】ディスクカードは、ＰＣの周辺装置とし
てデータを記憶するとともに、電源を必要とせずにその
記憶内容を保持することができるものである。ディスク
カードの記憶媒体としては、例えばフラッシュメモリ等
の不揮発性の半導体メモリが使用されるが、フレキシブ
ル・ディスクやハード・ディスクのようなディスク装置
と同様に、セクタ等と呼ばれる一定サイズにフォーマッ
ト化された形式でデータを記憶するようになっている。
半導体メモリの記憶容量の飛躍的な増加により、名刺サ
イズのカードに、例えば数１０Ｍバイトのデータを記憶
することができるようになった。このような小形で大容
量、かつ電源を切っても記憶内容が保持されるディスク
カードのメリットを生かし、例えば、ディジタルカメラ
で撮影した画像データの記憶用として使用されている。
ディスクカードを使用すれば、撮影済みのディスクカー
ドをディジタルカメラから取り外し、ＰＣにセットして
記憶された画像データを読出してディジタル的に処理す
ることができる。
てデータを記憶するとともに、電源を必要とせずにその
記憶内容を保持することができるものである。ディスク
カードの記憶媒体としては、例えばフラッシュメモリ等
の不揮発性の半導体メモリが使用されるが、フレキシブ
ル・ディスクやハード・ディスクのようなディスク装置
と同様に、セクタ等と呼ばれる一定サイズにフォーマッ
ト化された形式でデータを記憶するようになっている。
半導体メモリの記憶容量の飛躍的な増加により、名刺サ
イズのカードに、例えば数１０Ｍバイトのデータを記憶
することができるようになった。このような小形で大容
量、かつ電源を切っても記憶内容が保持されるディスク
カードのメリットを生かし、例えば、ディジタルカメラ
で撮影した画像データの記憶用として使用されている。
ディスクカードを使用すれば、撮影済みのディスクカー
ドをディジタルカメラから取り外し、ＰＣにセットして
記憶された画像データを読出してディジタル的に処理す
ることができる。
【０００３】図２は、従来のディスクカードの一例を示
す構成図である。このディスクカードは、ディジタルカ
メラやＰＣ等の処理装置１に接続するためのインタフェ
ース部１０、この処理装置１との間で各種の制御信号の
送受信を行うとともにディスクカード内の全体制御を行
う中央処理装置（以下、「ＣＰＵ」という）２０、処理
装置１との間でのデータの転送制御を行うディスク制御
部３０、ディスクカード内部のデータ転送を行うための
内部バス４０、及びデータの記憶を行う記憶部５０を備
えている。ディスク制御部３０は、処理装置１から与え
られたセクタ単位の情報を一旦保持するためのバッファ
メモリ３１を有している。セクタは、例えば５１２バイ
トのデータに、そのセクタの有効性等の情報を持つヘッ
ダ部とエラー訂正用の誤り訂正符号とが付加された５３
６バイトの一定の形式を有する情報である。ディスク制
御部３０は、インタフェース部１０を介して与えられた
アドレス信号に基づいて、セクタ単位の情報を内部バス
４０を介して対応する記憶部５０に書込む動作と、この
記憶部５０に格納されているデータをセクタ単位に読出
す動作とを行う機能を有している。
す構成図である。このディスクカードは、ディジタルカ
メラやＰＣ等の処理装置１に接続するためのインタフェ
ース部１０、この処理装置１との間で各種の制御信号の
送受信を行うとともにディスクカード内の全体制御を行
う中央処理装置（以下、「ＣＰＵ」という）２０、処理
装置１との間でのデータの転送制御を行うディスク制御
部３０、ディスクカード内部のデータ転送を行うための
内部バス４０、及びデータの記憶を行う記憶部５０を備
えている。ディスク制御部３０は、処理装置１から与え
られたセクタ単位の情報を一旦保持するためのバッファ
メモリ３１を有している。セクタは、例えば５１２バイ
トのデータに、そのセクタの有効性等の情報を持つヘッ
ダ部とエラー訂正用の誤り訂正符号とが付加された５３
６バイトの一定の形式を有する情報である。ディスク制
御部３０は、インタフェース部１０を介して与えられた
アドレス信号に基づいて、セクタ単位の情報を内部バス
４０を介して対応する記憶部５０に書込む動作と、この
記憶部５０に格納されているデータをセクタ単位に読出
す動作とを行う機能を有している。
【０００４】記憶部５０は、内部バス４０によって共通
接続された複数（例えば、１５個）のメモリチップ５０
ａ，５０ｂ，…，５０ｎで構成されている。これらのメ
モリチップ５０ａ〜５０ｎは、それぞれ異なるアドレス
が付与されているが、いずれも同一構成であり、セクタ
単位の情報を一旦保持するためのバッファメモリ５１、
及びセクタ単位のデータを格納するための不揮発性の半
導体メモリ５２を有している。半導体メモリ５２は、電
源の供給が停止しても記憶内容がそのまま保持されるも
のである。更に各メモリチップ５０ａ〜５０ｎは、バッ
ファメモリ５１と半導体メモリ５２との間でセクタ単位
のデータの転送制御を行うメモリ制御部５３を有してい
る。このようなディスクカードに対して、処理装置１か
らデータの書込み命令が出されると、書込み用のデータ
は、インタフェース部１０を介してディスク制御部３０
内のバッファメモリ３１に一旦保持される。バッファメ
モリ３１に保持されたデータは、内部バス４０を介し
て、そのアドレスに対応するメモリチップ５０ｉ（但
し、ｉ＝ａ〜ｎ）内のバッファメモリ５１へ転送されて
保持される。メモリチップ５０ｉ内のバッファメモリ５
１に保持されたデータは、メモリ制御部５３からの制御
に従って、半導体メモリ５２の所定の記憶領域に書込ま
れる。
接続された複数（例えば、１５個）のメモリチップ５０
ａ，５０ｂ，…，５０ｎで構成されている。これらのメ
モリチップ５０ａ〜５０ｎは、それぞれ異なるアドレス
が付与されているが、いずれも同一構成であり、セクタ
単位の情報を一旦保持するためのバッファメモリ５１、
及びセクタ単位のデータを格納するための不揮発性の半
導体メモリ５２を有している。半導体メモリ５２は、電
源の供給が停止しても記憶内容がそのまま保持されるも
のである。更に各メモリチップ５０ａ〜５０ｎは、バッ
ファメモリ５１と半導体メモリ５２との間でセクタ単位
のデータの転送制御を行うメモリ制御部５３を有してい
る。このようなディスクカードに対して、処理装置１か
らデータの書込み命令が出されると、書込み用のデータ
は、インタフェース部１０を介してディスク制御部３０
内のバッファメモリ３１に一旦保持される。バッファメ
モリ３１に保持されたデータは、内部バス４０を介し
て、そのアドレスに対応するメモリチップ５０ｉ（但
し、ｉ＝ａ〜ｎ）内のバッファメモリ５１へ転送されて
保持される。メモリチップ５０ｉ内のバッファメモリ５
１に保持されたデータは、メモリ制御部５３からの制御
に従って、半導体メモリ５２の所定の記憶領域に書込ま
れる。
【０００５】この時、処理装置１からインタフェース部
１０、及びバッファメモリ３１を介してバッファメモリ
５１に転送されるデータの転送時間は、例えば、数１０
０μｓ程度である。一方、バッファメモリ５１に一旦保
持されたデータを半導体メモリ５２に書込むためには、
例えば、数ｍｓ程度の時間を必要とする。このため、記
憶部５０を複数のメモリチップ５０ａ〜５０ｎに分割
し、それぞれのメモリチップ５０ａ等に、バッファメモ
リ５１及び半導体メモリ５２を設けることにより、各バ
ッファメモリ５１からそれぞれの半導体メモリ５２に、
独立して書込み動作が行われるようにしている。これに
より、処理装置１からディスクカードに対して、ほぼ等
価的に高速度の書込み処理が可能になる。一方、処理装
置１からデータの読出し命令が出されると、ＣＰＵ２０
からの制御により、読出し対象のデータが記憶されたメ
モリチップ５０ａ等に読出し指令が出され、対応する記
憶領域の半導体メモリ５２のデータがセクタ単位で読出
される。読出されたデータは、バッファメモリ５１に一
旦保持された後、内部バス４０を介してディスク制御部
３０内のバッファメモリ３１に保持される。バッファメ
モリ３１に書込まれたデータは、更に、インタフェース
部１０を介して処理装置１に転送される。
１０、及びバッファメモリ３１を介してバッファメモリ
５１に転送されるデータの転送時間は、例えば、数１０
０μｓ程度である。一方、バッファメモリ５１に一旦保
持されたデータを半導体メモリ５２に書込むためには、
例えば、数ｍｓ程度の時間を必要とする。このため、記
憶部５０を複数のメモリチップ５０ａ〜５０ｎに分割
し、それぞれのメモリチップ５０ａ等に、バッファメモ
リ５１及び半導体メモリ５２を設けることにより、各バ
ッファメモリ５１からそれぞれの半導体メモリ５２に、
独立して書込み動作が行われるようにしている。これに
より、処理装置１からディスクカードに対して、ほぼ等
価的に高速度の書込み処理が可能になる。一方、処理装
置１からデータの読出し命令が出されると、ＣＰＵ２０
からの制御により、読出し対象のデータが記憶されたメ
モリチップ５０ａ等に読出し指令が出され、対応する記
憶領域の半導体メモリ５２のデータがセクタ単位で読出
される。読出されたデータは、バッファメモリ５１に一
旦保持された後、内部バス４０を介してディスク制御部
３０内のバッファメモリ３１に保持される。バッファメ
モリ３１に書込まれたデータは、更に、インタフェース
部１０を介して処理装置１に転送される。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
ディスクカードでは、次のような課題があった。即ち、
ディスクカードは、インタフェース部１０においてほぼ
等価的に高速度の書込み及び読出しのアクセス速度を保
持するために、記憶部５０を複数のメモリチップ５０ａ
〜５０ｎに分割するとともに、各メモリチップ５０ａ〜
５０ｎにそれぞれバッファメモリ５１を設けている。そ
して、各メモリチップ５０ａ〜５０ｎで並行して書込み
動作を行わせることにより、ほぼ等価的に高速書込み動
作を可能にしている。メモリチップ１個当たりの書込み
動作時の所要電流は、例えば、１５ｍＡ程度である。し
かし、同時に書込み動作をするメモリチップ５０ａ〜５
０ｎの数が多くなると、その合計の動作電流は大きくな
る。従って、１０個のメモリチップ５０ｉが同時に書込
み動作を行うと、記憶部５０のみで１５０ｍＡ程度の電
流が必要になる。このため、処理装置１側には、それを
考慮した電流容量を有する電源を備えておかなければな
らなかった。このようなディスクカードは、単にＰＣの
周辺装置として使用されるだけでなく、例えば、ディジ
タルカメラに装着されて撮影した画像データの記憶用に
も用いられる。ディジタルカメラは、電池で駆動される
ため、画像データの書込み時に大電流を供給することに
は限界があった。本発明は、前記従来技術が持っていた
課題を解決し、同時に書込み動作をするメモリチップ５
０ａ〜５０ｎの数を限定することにより、大きな電源電
流を必要としないディスクカードを提供するものであ
る。
ディスクカードでは、次のような課題があった。即ち、
ディスクカードは、インタフェース部１０においてほぼ
等価的に高速度の書込み及び読出しのアクセス速度を保
持するために、記憶部５０を複数のメモリチップ５０ａ
〜５０ｎに分割するとともに、各メモリチップ５０ａ〜
５０ｎにそれぞれバッファメモリ５１を設けている。そ
して、各メモリチップ５０ａ〜５０ｎで並行して書込み
動作を行わせることにより、ほぼ等価的に高速書込み動
作を可能にしている。メモリチップ１個当たりの書込み
動作時の所要電流は、例えば、１５ｍＡ程度である。し
かし、同時に書込み動作をするメモリチップ５０ａ〜５
０ｎの数が多くなると、その合計の動作電流は大きくな
る。従って、１０個のメモリチップ５０ｉが同時に書込
み動作を行うと、記憶部５０のみで１５０ｍＡ程度の電
流が必要になる。このため、処理装置１側には、それを
考慮した電流容量を有する電源を備えておかなければな
らなかった。このようなディスクカードは、単にＰＣの
周辺装置として使用されるだけでなく、例えば、ディジ
タルカメラに装着されて撮影した画像データの記憶用に
も用いられる。ディジタルカメラは、電池で駆動される
ため、画像データの書込み時に大電流を供給することに
は限界があった。本発明は、前記従来技術が持っていた
課題を解決し、同時に書込み動作をするメモリチップ５
０ａ〜５０ｎの数を限定することにより、大きな電源電
流を必要としないディスクカードを提供するものであ
る。
【０００７】
【課題を解決するための手段】前記課題を解決するた
め、本発明の内の第１の発明は、外部から与えれれたデ
ータを転送するインタフェース手段と、前記データを記
憶する不揮発性の半導体メモリ、及び該データを該半導
体メモリに書込むために一時的に保持するバッファメモ
リをそれぞれ有する複数のメモリチップと、前記インタ
フェース手段を介して転送されてきたデータを対応する
前記メモリチップに出力するとともに、外部からの指定
に基づいて対応する該メモリチップ内のデータを読出し
て該インタフェース手段に出力する制御手段とを備えた
ディスクカードにおいて、前記制御手段を次のように構
成している。即ち、この制御手段は、前記複数のメモリ
チップの内で同時に書込み処理を行っている同時書込み
数を監視し、該同時書込み数が所定数を越えないよう
に、外部から与えられたデータの対応する該メモリチッ
プへの出力を制御するようになっている。
め、本発明の内の第１の発明は、外部から与えれれたデ
ータを転送するインタフェース手段と、前記データを記
憶する不揮発性の半導体メモリ、及び該データを該半導
体メモリに書込むために一時的に保持するバッファメモ
リをそれぞれ有する複数のメモリチップと、前記インタ
フェース手段を介して転送されてきたデータを対応する
前記メモリチップに出力するとともに、外部からの指定
に基づいて対応する該メモリチップ内のデータを読出し
て該インタフェース手段に出力する制御手段とを備えた
ディスクカードにおいて、前記制御手段を次のように構
成している。即ち、この制御手段は、前記複数のメモリ
チップの内で同時に書込み処理を行っている同時書込み
数を監視し、該同時書込み数が所定数を越えないよう
に、外部から与えられたデータの対応する該メモリチッ
プへの出力を制御するようになっている。
【０００８】第２の発明は、第１の発明のディスクカー
ドにおける制御手段に、次のような機能を追加してい
る。即ち、この制御手段には、前記データを前記メモリ
チップに出力した後、該メモリチップでの所要書込み時
間にほぼ相当する一定時間経過後に、該メモリチップの
書込み完了の監視を開始する機能が追加されている。第
３の発明は、第１または第２の発明のディスクカードの
形状をカード状とし、前記インタフェース手段によって
前記処理装置に着脱自在に接続されるように構成してい
る。第１及び第３の発明によれば、以上のようにディス
クカードを構成したので、次のような作用が行われる。
処理装置からインタフェース手段を介してデータが転送
されてくると、制御手段によって、現在書込み処理を行
っているメモリチップの数が調べられる。書込み処理中
のメモリチップの数が所定数未満であれば、該当するメ
モリチップに対してデータが出力される。もし、書込み
処理中のメモリチップの数が所定数であれば、同時書込
み数が所定数未満になるまで、該当するメモリチップに
対してデータの出力は行われない。そして、同時書込み
数が所定数未満になった時点で、そのデータがメモリチ
ップへ出力される。
ドにおける制御手段に、次のような機能を追加してい
る。即ち、この制御手段には、前記データを前記メモリ
チップに出力した後、該メモリチップでの所要書込み時
間にほぼ相当する一定時間経過後に、該メモリチップの
書込み完了の監視を開始する機能が追加されている。第
３の発明は、第１または第２の発明のディスクカードの
形状をカード状とし、前記インタフェース手段によって
前記処理装置に着脱自在に接続されるように構成してい
る。第１及び第３の発明によれば、以上のようにディス
クカードを構成したので、次のような作用が行われる。
処理装置からインタフェース手段を介してデータが転送
されてくると、制御手段によって、現在書込み処理を行
っているメモリチップの数が調べられる。書込み処理中
のメモリチップの数が所定数未満であれば、該当するメ
モリチップに対してデータが出力される。もし、書込み
処理中のメモリチップの数が所定数であれば、同時書込
み数が所定数未満になるまで、該当するメモリチップに
対してデータの出力は行われない。そして、同時書込み
数が所定数未満になった時点で、そのデータがメモリチ
ップへ出力される。
【０００９】第２及び第３の発明によれば、次のような
作用が行われる。処理装置からインタフェース手段を介
してデータが転送されてくると、制御手段によって、現
在書込み処理を行っているメモリチップの数が調べられ
る。書込み処理中のメモリチップの数が所定数未満であ
れば、該当するメモリチップに対してデータが出力され
る。そして、所要書込み時間にほぼ相当する一定時間経
過後に、書込みが完了したか否かの監視が開始される。
一方、書込み処理中のメモリチップの数が所定数であれ
ば、同時書込み数が所定数未満になるまで、該当するメ
モリチップに対してデータの出力は行われない。そし
て、書込み完了の監視の結果、同時書込み数が所定数未
満になっていれば、そのデータがメモリチップへ出力さ
れ、メモリチップ内の半導体メモリに書込まれる。
作用が行われる。処理装置からインタフェース手段を介
してデータが転送されてくると、制御手段によって、現
在書込み処理を行っているメモリチップの数が調べられ
る。書込み処理中のメモリチップの数が所定数未満であ
れば、該当するメモリチップに対してデータが出力され
る。そして、所要書込み時間にほぼ相当する一定時間経
過後に、書込みが完了したか否かの監視が開始される。
一方、書込み処理中のメモリチップの数が所定数であれ
ば、同時書込み数が所定数未満になるまで、該当するメ
モリチップに対してデータの出力は行われない。そし
て、書込み完了の監視の結果、同時書込み数が所定数未
満になっていれば、そのデータがメモリチップへ出力さ
れ、メモリチップ内の半導体メモリに書込まれる。
【００１０】
【発明の実施の形態】第１の実施形態 図１は、本発明の第１の実施形態を示すディスクカード
の構成図であり、図２の従来のディスクカードと共通の
要素には共通の符号が付されている。このディスクカー
ドは、ディジタルカメラ等に装着可能なように、名刺サ
イズのカード状を形状を有しており、インタフェース手
段（例えば、インタフェース部）１０、制御手段（例え
ば、ＣＰＵ２０及びディスク制御部３０Ａ）、内部バス
４０、及び記憶部５０を備えている。インタフェース部
１０は、従来のディスクカードと同様に、ディジタルカ
メラやＰＣ等の処理装置１に接続するためのものであ
り、例えば、米国ＩＢＭ社が提唱したハードディスク用
の規格であるＡＴＡ（Advanced Technology Attachmen
t）規格に準拠して、処理装置１との間の接続、並びに
データ及び各種の制御信号の送受信を行うものである。
インタフェース部１０には、従来と同様にディスクカー
ド内の全体制御を行うＣＰＵ２０、及び従来とは機能の
異なるディスク制御部３０Ａが接続されている。
の構成図であり、図２の従来のディスクカードと共通の
要素には共通の符号が付されている。このディスクカー
ドは、ディジタルカメラ等に装着可能なように、名刺サ
イズのカード状を形状を有しており、インタフェース手
段（例えば、インタフェース部）１０、制御手段（例え
ば、ＣＰＵ２０及びディスク制御部３０Ａ）、内部バス
４０、及び記憶部５０を備えている。インタフェース部
１０は、従来のディスクカードと同様に、ディジタルカ
メラやＰＣ等の処理装置１に接続するためのものであ
り、例えば、米国ＩＢＭ社が提唱したハードディスク用
の規格であるＡＴＡ（Advanced Technology Attachmen
t）規格に準拠して、処理装置１との間の接続、並びに
データ及び各種の制御信号の送受信を行うものである。
インタフェース部１０には、従来と同様にディスクカー
ド内の全体制御を行うＣＰＵ２０、及び従来とは機能の
異なるディスク制御部３０Ａが接続されている。
【００１１】このディスク制御部３０Ａは、処理装置１
から与えられたセクタ単位の情報（例えば、５３６バイ
ト）を一旦記憶させるために、複数セクタ分の記憶容量
を有するバッファメモリ３１を備えている。このため、
処理装置１からのセクタ単位の情報を記憶部５０の動作
状態にかかわらず、バッファメモリ３１に空きセクタが
存在する限り、入力することが可能になっている。ディ
スク制御部３０Ａは、以上の従来の機能に追加して、記
憶部５０内のメモリチップ５０ａ〜５０ｎの同時動作数
を監視し、所定数以上のメモリチップ５０ｉ（但し、ｉ
＝ａ〜ｎ）が同時に書込み動作をしないように制御する
ための個数管理部３２を有している。個数管理部３２
は、例えば、図示しない３個のレジスタ３２ａを持ち、
このレジスタ３２ａに書込み動作中のメモリチップ５０
ｉのアドレスが登録されるようになっている。内部バス
４０は、ディスク制御部３０Ａと記憶部５０との間での
データ転送を行う共通バスであり、アドレス線、データ
線、及び制御線で構成されている。
から与えられたセクタ単位の情報（例えば、５３６バイ
ト）を一旦記憶させるために、複数セクタ分の記憶容量
を有するバッファメモリ３１を備えている。このため、
処理装置１からのセクタ単位の情報を記憶部５０の動作
状態にかかわらず、バッファメモリ３１に空きセクタが
存在する限り、入力することが可能になっている。ディ
スク制御部３０Ａは、以上の従来の機能に追加して、記
憶部５０内のメモリチップ５０ａ〜５０ｎの同時動作数
を監視し、所定数以上のメモリチップ５０ｉ（但し、ｉ
＝ａ〜ｎ）が同時に書込み動作をしないように制御する
ための個数管理部３２を有している。個数管理部３２
は、例えば、図示しない３個のレジスタ３２ａを持ち、
このレジスタ３２ａに書込み動作中のメモリチップ５０
ｉのアドレスが登録されるようになっている。内部バス
４０は、ディスク制御部３０Ａと記憶部５０との間での
データ転送を行う共通バスであり、アドレス線、データ
線、及び制御線で構成されている。
【００１２】記憶部５０は、従来と同様に、内部バス４
０によって共通接続された複数（例えば、１５個）のメ
モリチップ５０ａ〜５０ｎで構成されている。これらの
メモリチップ５０ａ〜５０ｎは、それぞれ異なるアドレ
スが付与されているが、いずれも同一構成であり、セク
タ単位の情報を一旦蓄積するためのバッファメモリ５
１、及びセクタ単位のデータを格納するための不揮発性
の半導体メモリ５２を有している。各半導体メモリ５２
は、例えば８Ｍビットの記憶容量を持ち、電源の供給が
停止しても記憶内容がそのまま保持されるものである。
更に、各メモリチップ５０ａ〜５０ｎは、バッファメモ
リ５１と半導体メモリ５２との間でセクタ単位のデータ
の転送制御を行うメモリ制御部５３を有している。次
に、このように構成されたディスクカードの動作を説明
する。処理装置１からデータの書込み命令が出される
と、書込みデータは、インタフェース部１０を介してデ
ィスク制御部３０Ａ内のバッファメモリ３１に一旦書込
まれる。個数管理部３２内の３個のレジスタ３２ａに
は、書込み動作中のメモリチップ５０ｉのアドレスが登
録されており、データの書込み命令が与えられた時に、
個数管理部３２によって、これらの３個のレジスタ３２
ａの内容がチェックされる。
０によって共通接続された複数（例えば、１５個）のメ
モリチップ５０ａ〜５０ｎで構成されている。これらの
メモリチップ５０ａ〜５０ｎは、それぞれ異なるアドレ
スが付与されているが、いずれも同一構成であり、セク
タ単位の情報を一旦蓄積するためのバッファメモリ５
１、及びセクタ単位のデータを格納するための不揮発性
の半導体メモリ５２を有している。各半導体メモリ５２
は、例えば８Ｍビットの記憶容量を持ち、電源の供給が
停止しても記憶内容がそのまま保持されるものである。
更に、各メモリチップ５０ａ〜５０ｎは、バッファメモ
リ５１と半導体メモリ５２との間でセクタ単位のデータ
の転送制御を行うメモリ制御部５３を有している。次
に、このように構成されたディスクカードの動作を説明
する。処理装置１からデータの書込み命令が出される
と、書込みデータは、インタフェース部１０を介してデ
ィスク制御部３０Ａ内のバッファメモリ３１に一旦書込
まれる。個数管理部３２内の３個のレジスタ３２ａに
は、書込み動作中のメモリチップ５０ｉのアドレスが登
録されており、データの書込み命令が与えられた時に、
個数管理部３２によって、これらの３個のレジスタ３２
ａの内容がチェックされる。
【００１３】もし、アドレスが登録されていない空き状
態のレジスタ３２ａが存在すれば、その空き状態のレジ
スタ３２ａに書込み対象のメモリチップ５０ｉのアドレ
スが登録されるとともに、そのメモリチップ５０ｉに、
書込みデータが出力される。これにより、メモリチップ
５０ｉ内において、データの書込み動作が開始される。
書込みデータが出力された後、ディスク制御部３０Ａに
よって、３個のレジスタ３２ａに登録された書込み動作
中のメモリチップ５０ｉに対する定期的な状態監視が行
われて、書込みの完了が監視される。状態監視では、メ
モリチップ５０ｉに、例えば読出し命令を発して、その
応答がビジー状態であれば書込み動作が未完了であると
判断する。一方、処理装置１からデータの書込み命令が
出された時に、３個のレジスタ３２ａがすべて使用中で
あれば、たとえデータの書込み対象のメモリチップ５０
ｉが書込み動作を行っていなくても、ディスク制御部３
０Ａから、そのメモリチップ５０ｉに対する書込みデー
タの出力は、３個のレジスタ３２ａに登録されているメ
モリチップ５０ｉの書込み動作の完了まで停止される。
態のレジスタ３２ａが存在すれば、その空き状態のレジ
スタ３２ａに書込み対象のメモリチップ５０ｉのアドレ
スが登録されるとともに、そのメモリチップ５０ｉに、
書込みデータが出力される。これにより、メモリチップ
５０ｉ内において、データの書込み動作が開始される。
書込みデータが出力された後、ディスク制御部３０Ａに
よって、３個のレジスタ３２ａに登録された書込み動作
中のメモリチップ５０ｉに対する定期的な状態監視が行
われて、書込みの完了が監視される。状態監視では、メ
モリチップ５０ｉに、例えば読出し命令を発して、その
応答がビジー状態であれば書込み動作が未完了であると
判断する。一方、処理装置１からデータの書込み命令が
出された時に、３個のレジスタ３２ａがすべて使用中で
あれば、たとえデータの書込み対象のメモリチップ５０
ｉが書込み動作を行っていなくても、ディスク制御部３
０Ａから、そのメモリチップ５０ｉに対する書込みデー
タの出力は、３個のレジスタ３２ａに登録されているメ
モリチップ５０ｉの書込み動作の完了まで停止される。
【００１４】そして、状態監視によってメモリチップ５
０ｉの書込み動作の完了が検出されると、その空いたレ
ジスタ３２ａにメモリチップ５０ｉのアドレスが登録さ
れるとともに、メモリチップ５０ｉに対して書込み命令
が出される。このように、この第１の実施形態のディス
クカードは、ディスク制御部３０Ａ内に、メモリチップ
５０ａ〜５０ｎの同時動作数を監視するための個数管理
部３２を設けたので、この個数管理部３２で設定された
個数以上のメモリチップ５０ｉが同時に書込み動作を行
うことがない。従って、メモリチップ５０ｉの書込み時
に必要となる記憶部５０の消費電流は、個数管理部３２
で設定された個数に対する消費電流が最大値となる。こ
のため、例えば、ディジタルカメラ等の処理装置１に大
容量の電源を用意する必要がなくなるという利点があ
る。更に、ディスク制御部３０Ａ内には、処理装置１か
らの複数のデータを一時的に保持することができるバッ
ファメモリ３１を備えているので、たとえメモリチップ
５０ｉの書込み動作が制限されても、処理装置１からの
データを受取ることが可能であり、処理装置１側の処理
に対する影響を軽減している。
０ｉの書込み動作の完了が検出されると、その空いたレ
ジスタ３２ａにメモリチップ５０ｉのアドレスが登録さ
れるとともに、メモリチップ５０ｉに対して書込み命令
が出される。このように、この第１の実施形態のディス
クカードは、ディスク制御部３０Ａ内に、メモリチップ
５０ａ〜５０ｎの同時動作数を監視するための個数管理
部３２を設けたので、この個数管理部３２で設定された
個数以上のメモリチップ５０ｉが同時に書込み動作を行
うことがない。従って、メモリチップ５０ｉの書込み時
に必要となる記憶部５０の消費電流は、個数管理部３２
で設定された個数に対する消費電流が最大値となる。こ
のため、例えば、ディジタルカメラ等の処理装置１に大
容量の電源を用意する必要がなくなるという利点があ
る。更に、ディスク制御部３０Ａ内には、処理装置１か
らの複数のデータを一時的に保持することができるバッ
ファメモリ３１を備えているので、たとえメモリチップ
５０ｉの書込み動作が制限されても、処理装置１からの
データを受取ることが可能であり、処理装置１側の処理
に対する影響を軽減している。
【００１５】第２の実施形態 図３は、本発明の第２の実施形態を示すディスクカード
におけるディスク制御部の構成図であり、図１中の要素
と共通の要素には共通の符号が付されている。このディ
スク制御部３０Ｂは、図１中のディスク制御部３０Ａに
代えて用いられるものであり、ディスク制御部３０Ａに
メモリ制御タイマ３３を付加した構成になっている。メ
モリ制御タイマ３３は、メモリチップ５０ｉでの所要書
込み時間を計測するための計測タイマ３３ａを有してい
る。計測タイマ３３ａは、ディスクカードが最初に書込
み動作をするときに、その書込みに必要とする時間を計
測するためのタイマである。計測タイマ３３ａの出力側
には、この計測タイマ３３ａで計測した時間を、所要書
込み時間にほぼ相当する時間として記憶するための時間
保存レジスタ３３ｂが接続されている。そして、時間保
存レジスタ３３ｂの出力側には、個数管理部３２で同時
書込み個数の管理に使用する３個のレジスタ３２ａに対
応して、３個のカウントダウン・タイマ３３ｃ，３３
ｄ，３３ｅが接続されている。
におけるディスク制御部の構成図であり、図１中の要素
と共通の要素には共通の符号が付されている。このディ
スク制御部３０Ｂは、図１中のディスク制御部３０Ａに
代えて用いられるものであり、ディスク制御部３０Ａに
メモリ制御タイマ３３を付加した構成になっている。メ
モリ制御タイマ３３は、メモリチップ５０ｉでの所要書
込み時間を計測するための計測タイマ３３ａを有してい
る。計測タイマ３３ａは、ディスクカードが最初に書込
み動作をするときに、その書込みに必要とする時間を計
測するためのタイマである。計測タイマ３３ａの出力側
には、この計測タイマ３３ａで計測した時間を、所要書
込み時間にほぼ相当する時間として記憶するための時間
保存レジスタ３３ｂが接続されている。そして、時間保
存レジスタ３３ｂの出力側には、個数管理部３２で同時
書込み個数の管理に使用する３個のレジスタ３２ａに対
応して、３個のカウントダウン・タイマ３３ｃ，３３
ｄ，３３ｅが接続されている。
【００１６】カウントダウン・タイマ３３ｃ〜３３ｅ
は、時間保存レジスタ３３ｂからロードされた所要書込
み時間を、時間の経過に従ってカウントダウンし、その
値が０になったときに、該当するメモリチップ５０ｉに
対して書込みの完了の監視を開始するためのものであ
る。このようなディスクカードにおいて、処理装置１か
らデータの書込み命令が出されると、書込み用のデータ
は、インタフェース部１０を介してディスク制御部３０
Ｂ内のバッファメモリ３１に一旦書込まれる。個数管理
部３２内の３個のレジスタ３２ａ中に空きレジスタが発
生した時点で、その空き状態のレジスタ３２ａに書込み
対象のメモリチップ５０ｉのアドレスが登録され、その
メモリチップ５０ｉに書込みデータが転送される。更
に、そのレジスタ３２ａに対応するカウントダウン・タ
イマ３３ｊ（但し、ｊ＝ｃ〜ｅ）等に、時間保存レジス
タ３３ｂの内容がロードされる。これにより、メモリチ
ップ５０ｉ内において、データの書込み動作が開始さ
れ、同時に、カウントダウン・タイマ３３ｊのカウント
ダウン動作が開始される。
は、時間保存レジスタ３３ｂからロードされた所要書込
み時間を、時間の経過に従ってカウントダウンし、その
値が０になったときに、該当するメモリチップ５０ｉに
対して書込みの完了の監視を開始するためのものであ
る。このようなディスクカードにおいて、処理装置１か
らデータの書込み命令が出されると、書込み用のデータ
は、インタフェース部１０を介してディスク制御部３０
Ｂ内のバッファメモリ３１に一旦書込まれる。個数管理
部３２内の３個のレジスタ３２ａ中に空きレジスタが発
生した時点で、その空き状態のレジスタ３２ａに書込み
対象のメモリチップ５０ｉのアドレスが登録され、その
メモリチップ５０ｉに書込みデータが転送される。更
に、そのレジスタ３２ａに対応するカウントダウン・タ
イマ３３ｊ（但し、ｊ＝ｃ〜ｅ）等に、時間保存レジス
タ３３ｂの内容がロードされる。これにより、メモリチ
ップ５０ｉ内において、データの書込み動作が開始さ
れ、同時に、カウントダウン・タイマ３３ｊのカウント
ダウン動作が開始される。
【００１７】カウントダウン・タイマ３３ｊの値が０に
なると、その旨がディスク制御部３０Ｂに伝えられ、デ
ィスク制御部３０Ｂによって、該当するメモリチップ５
０ｉの状態監視が行われる。このように、この第２の実
施形態のディスクカードは、ディスク制御部３０内にメ
モリ制御タイマ３３を有しており、書込みが完了する時
点でこのメモリ制御タイマ３３からの通知が行われるの
で、書込みに必要な所定の時間内はメモリチップ５０ｉ
に対する書込み完了の監視を行う必要がない。これによ
り、状態監視のための動作をほとんど行う必要がなくな
り、その動作に伴う消費電力の低減が可能になるという
利点がある。なお、本発明は、上記実施形態に限定され
ず、種々の変形が可能である。この変形例としては、例
えば、次の（ａ）〜（ｅ）のようなものがある。
なると、その旨がディスク制御部３０Ｂに伝えられ、デ
ィスク制御部３０Ｂによって、該当するメモリチップ５
０ｉの状態監視が行われる。このように、この第２の実
施形態のディスクカードは、ディスク制御部３０内にメ
モリ制御タイマ３３を有しており、書込みが完了する時
点でこのメモリ制御タイマ３３からの通知が行われるの
で、書込みに必要な所定の時間内はメモリチップ５０ｉ
に対する書込み完了の監視を行う必要がない。これによ
り、状態監視のための動作をほとんど行う必要がなくな
り、その動作に伴う消費電力の低減が可能になるという
利点がある。なお、本発明は、上記実施形態に限定され
ず、種々の変形が可能である。この変形例としては、例
えば、次の（ａ）〜（ｅ）のようなものがある。
【００１８】（ａ） ディスクカードは、ディジタルカ
メラ等に装着可能なように、名刺サイズのカード状を成
しているが、カード状のものに限定するものではない。 （ｂ） インタフェース部１０はＡＴＡ規格のものに限
定されず、一定のフォーマットに従ったデータを転送す
ることができるものであればよい。 （ｃ） メモリチップ５０ａ〜５０ｎの数、記憶容量、
転送速度、及び転送データのサイズ等は、実施形態で説
明した数値に限定するものではない。 （ｄ） 個数管理部３２では、メモリチップ５０ｉの同
時動作数を３個に制限しているが、電源容量、データ
量、所要書込み時間等の兼ね合いによって、任意の数に
設定することができる。 （ｅ） 図３のメモリ制御タイマ３３は、計測タイマ３
３ａによって、最初にメモリチップ５０ｉの所要書込み
動作時間を測定するようになっているが、概略の所要書
き込み動作時間を予め時間保存レジスタ３３ｂに記憶さ
せておけば、計測タイマ３３ａを省くことができる。
メラ等に装着可能なように、名刺サイズのカード状を成
しているが、カード状のものに限定するものではない。 （ｂ） インタフェース部１０はＡＴＡ規格のものに限
定されず、一定のフォーマットに従ったデータを転送す
ることができるものであればよい。 （ｃ） メモリチップ５０ａ〜５０ｎの数、記憶容量、
転送速度、及び転送データのサイズ等は、実施形態で説
明した数値に限定するものではない。 （ｄ） 個数管理部３２では、メモリチップ５０ｉの同
時動作数を３個に制限しているが、電源容量、データ
量、所要書込み時間等の兼ね合いによって、任意の数に
設定することができる。 （ｅ） 図３のメモリ制御タイマ３３は、計測タイマ３
３ａによって、最初にメモリチップ５０ｉの所要書込み
動作時間を測定するようになっているが、概略の所要書
き込み動作時間を予め時間保存レジスタ３３ｂに記憶さ
せておけば、計測タイマ３３ａを省くことができる。
【００１９】
【発明の効果】以上詳細に説明したように、第１の発明
によれば、複数のメモリチップに対する書込みデータの
出力を管理することにより、このメモリチップの同時に
書込み動作を制限する制御手段を設けている。このた
め、一時的に大きな電源電流が流れることを防止するこ
とが可能になり、電源容量を小さくする事ができる。第
２の発明によれば、メモリチップでの所要書込み時間経
過後に、そのメモリチップに対する書込み動作の完了の
監視を行うようにしている。このため、不必要な監視の
ための動作がなくなり、消費電力の低減が可能になる。
第３の発明によれば、ディスクカードをカード状に構成
して、インタフェース手段によって、ディジタルカメラ
等の処理装置に接続できるようにしたので、電源容量の
小さい携帯用の処理装置に装着して使用するディスクカ
ードに適している。
によれば、複数のメモリチップに対する書込みデータの
出力を管理することにより、このメモリチップの同時に
書込み動作を制限する制御手段を設けている。このた
め、一時的に大きな電源電流が流れることを防止するこ
とが可能になり、電源容量を小さくする事ができる。第
２の発明によれば、メモリチップでの所要書込み時間経
過後に、そのメモリチップに対する書込み動作の完了の
監視を行うようにしている。このため、不必要な監視の
ための動作がなくなり、消費電力の低減が可能になる。
第３の発明によれば、ディスクカードをカード状に構成
して、インタフェース手段によって、ディジタルカメラ
等の処理装置に接続できるようにしたので、電源容量の
小さい携帯用の処理装置に装着して使用するディスクカ
ードに適している。
【図１】本発明の第１の実施形態を示すディスクカード
の構成図である。
の構成図である。
【図２】従来のディスクカードの構成図である。
【図３】本発明の第２の実施形態を示すディスクカード
におけるディスク制御部の構成図である。
におけるディスク制御部の構成図である。
１ 処理装置 １０ インタフェース部 ２０ ＣＰＵ ３０，３０Ａ，３０Ｂ ディスク制御部 ３１，５１ バッファメモリ ３２ 個数管理部 ３３ メモリ制御タイマ ４０ 内部バス ５０ 記憶部 ５０ａ〜５０ｎ メモリチップ ５２ 半導体メモリ ５３ メモリ制御部
Claims (3)
- 【請求項１】 外部から与えられたデータを転送するイ
ンタフェース手段と、 前記データを記憶する不揮発性の半導体メモリ、及び該
データを該半導体メモリに書込むために一時的に保持す
るバッファメモリをそれぞれ有する複数のメモリチップ
と、 前記インタフェース手段を介して転送されてきたデータ
を対応する前記メモリチップに出力するとともに、外部
からの指定に基づいて対応する該メモリチップ内のデー
タを読出して該インタフェース手段に出力する制御手段
とを備えた不揮発性半導体ディスク装置において、 前記制御手段は、前記複数のメモリチップの内で同時に
書込み処理を行っている同時書込み数を監視し、該同時
書込み数が所定数を越えないように、外部から与えられ
たデータの対応する該メモリチップへの出力を制御する
構成にしたことを特徴とする不揮発性半導体ディスク装
置。 - 【請求項２】 前記制御手段は、前記データを前記メモ
リチップに出力した後、該メモリチップでの所要書込み
時間にほぼ相当する一定時間経過後に、該メモリチップ
の書込み完了の監視を開始する構成にしたことを特徴と
する請求項１記載の不揮発性半導体ディスク装置。 - 【請求項３】 請求項１または２記載の不揮発性半導体
ディスク装置は、カード状を成し、前記インタフェース
手段によって前記処理装置に着脱自在に接続されること
を特徴とする不揮発性半導体ディスク装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12615097A JP3821536B2 (ja) | 1997-05-16 | 1997-05-16 | 不揮発性半導体ディスク装置 |
| US08/929,423 US6370628B2 (en) | 1997-05-16 | 1997-09-15 | Nonvolatile semiconductor disk device limiting a number of simultaneous transfers and associated control process |
| DE69729070T DE69729070T2 (de) | 1997-05-16 | 1997-09-23 | Nichtflüchtige Halbleiterplattenvorrichtung |
| EP97307412A EP0878755B1 (en) | 1997-05-16 | 1997-09-23 | Nonvolatile semiconductor disk device |
| KR1019970059490A KR100367322B1 (ko) | 1997-05-16 | 1997-11-12 | 비휘발성반도체디스크장치 |
| CN97125525A CN1099678C (zh) | 1997-05-16 | 1997-12-16 | 非易失性半导体磁盘装置 |
| CNA021558795A CN1516115A (zh) | 1997-05-16 | 1997-12-16 | 非易失性半导体磁盘装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12615097A JP3821536B2 (ja) | 1997-05-16 | 1997-05-16 | 不揮発性半導体ディスク装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10320512A true JPH10320512A (ja) | 1998-12-04 |
| JP3821536B2 JP3821536B2 (ja) | 2006-09-13 |
Family
ID=14927925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12615097A Expired - Fee Related JP3821536B2 (ja) | 1997-05-16 | 1997-05-16 | 不揮発性半導体ディスク装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6370628B2 (ja) |
| EP (1) | EP0878755B1 (ja) |
| JP (1) | JP3821536B2 (ja) |
| KR (1) | KR100367322B1 (ja) |
| CN (2) | CN1516115A (ja) |
| DE (1) | DE69729070T2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002351737A (ja) * | 2001-05-29 | 2002-12-06 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JP2007048307A (ja) * | 2001-09-28 | 2007-02-22 | Lexar Media Inc | 不揮発性メモリ制御 |
| JP2011204140A (ja) * | 2010-03-26 | 2011-10-13 | Buffalo Inc | 記憶装置 |
| JP2012043420A (ja) * | 2010-07-26 | 2012-03-01 | Apple Inc | 電力消費を制限するように不揮発性メモリの動作を動的に制御する方法及びシステム |
| JP2012043451A (ja) * | 2006-01-18 | 2012-03-01 | Apple Inc | フラッシュメモリ用インターリーブポリシー |
| JP2012516489A (ja) * | 2009-01-29 | 2012-07-19 | インディリンクス カンパニー リミテッド | パッドの同時スイッチングを制御する半導体ディスク用コントローラ |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001222504A (ja) * | 1999-12-03 | 2001-08-17 | Canon Inc | 電子機器、電子機器の制御方法及び記録媒体 |
| US6426893B1 (en) | 2000-02-17 | 2002-07-30 | Sandisk Corporation | Flash eeprom system with simultaneous multiple data sector programming and storage of physical block characteristics in other designated blocks |
| JP4078010B2 (ja) * | 2000-03-03 | 2008-04-23 | 株式会社日立グローバルストレージテクノロジーズ | 磁気ディスク装置及び情報記録方法 |
| DE10026003A1 (de) * | 2000-05-25 | 2001-12-06 | Bosch Gmbh Robert | Stator |
| US6684352B1 (en) * | 2000-07-12 | 2004-01-27 | Sun Microsystems, Inc. | Read control system and method for testing word oriented SRAM with macros |
| JP4575059B2 (ja) * | 2004-07-21 | 2010-11-04 | 株式会社日立製作所 | ストレージ装置 |
| JP4817836B2 (ja) * | 2004-12-27 | 2011-11-16 | 株式会社東芝 | カードおよびホスト機器 |
| KR100621631B1 (ko) * | 2005-01-11 | 2006-09-13 | 삼성전자주식회사 | 반도체 디스크 제어 장치 |
| JP2006195569A (ja) * | 2005-01-11 | 2006-07-27 | Sony Corp | 記憶装置 |
| KR101257848B1 (ko) * | 2005-07-13 | 2013-04-24 | 삼성전자주식회사 | 복합 메모리를 구비하는 데이터 저장 시스템 및 그 동작방법 |
| JP4996277B2 (ja) * | 2007-02-09 | 2012-08-08 | 株式会社東芝 | 半導体記憶システム |
| US8826051B2 (en) | 2010-07-26 | 2014-09-02 | Apple Inc. | Dynamic allocation of power budget to a system having non-volatile memory and a processor |
| US8522055B2 (en) | 2010-07-26 | 2013-08-27 | Apple Inc. | Peak power validation methods and systems for non-volatile memory |
| US20120221767A1 (en) | 2011-02-28 | 2012-08-30 | Apple Inc. | Efficient buffering for a system having non-volatile memory |
| US8645723B2 (en) | 2011-05-11 | 2014-02-04 | Apple Inc. | Asynchronous management of access requests to control power consumption |
| CN104102599A (zh) * | 2013-04-11 | 2014-10-15 | 华邦电子股份有限公司 | 快闪存储器装置与数据传输方法 |
| US9582211B2 (en) * | 2014-04-29 | 2017-02-28 | Sandisk Technologies Llc | Throttling command execution in non-volatile memory systems based on power usage |
| US9575677B2 (en) | 2014-04-29 | 2017-02-21 | Sandisk Technologies Llc | Storage system power management using controlled execution of pending memory commands |
| KR102229970B1 (ko) | 2014-06-27 | 2021-03-22 | 삼성전자주식회사 | 불휘발성 메모리, 랜덤 액세스 메모리 및 메모리 컨트롤러를 포함하는 솔리드 스테이트 드라이브 |
| WO2016064554A1 (en) * | 2014-10-20 | 2016-04-28 | Sandisk Enterprise Ip Llc | Storage system power management using controlled execution of pending memory commands |
| US9916087B2 (en) | 2014-10-27 | 2018-03-13 | Sandisk Technologies Llc | Method and system for throttling bandwidth based on temperature |
| US9880605B2 (en) | 2014-10-27 | 2018-01-30 | Sandisk Technologies Llc | Method and system for throttling power consumption |
| US9847662B2 (en) | 2014-10-27 | 2017-12-19 | Sandisk Technologies Llc | Voltage slew rate throttling for reduction of anomalous charging current |
| KR20210013845A (ko) | 2019-07-29 | 2021-02-08 | 삼성전자주식회사 | QoS 레이턴시 향상을 위한 스토리지 장치의 구동 방법 및 이를 수행하는 스토리지 장치 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5526506A (en) * | 1970-12-28 | 1996-06-11 | Hyatt; Gilbert P. | Computer system having an improved memory architecture |
| US5293236A (en) | 1991-01-11 | 1994-03-08 | Fuji Photo Film Co., Ltd. | Electronic still camera including an EEPROM memory card and having a continuous shoot mode |
| DE69223099T2 (de) | 1991-08-09 | 1998-06-10 | Toshiba Ave Kk | Aufzeichnungsgerät für eine Speicherkarte |
| JP3330187B2 (ja) * | 1993-05-13 | 2002-09-30 | 株式会社リコー | メモリカード |
| US5603001A (en) * | 1994-05-09 | 1997-02-11 | Kabushiki Kaisha Toshiba | Semiconductor disk system having a plurality of flash memories |
-
1997
- 1997-05-16 JP JP12615097A patent/JP3821536B2/ja not_active Expired - Fee Related
- 1997-09-15 US US08/929,423 patent/US6370628B2/en not_active Expired - Fee Related
- 1997-09-23 DE DE69729070T patent/DE69729070T2/de not_active Expired - Fee Related
- 1997-09-23 EP EP97307412A patent/EP0878755B1/en not_active Expired - Lifetime
- 1997-11-12 KR KR1019970059490A patent/KR100367322B1/ko not_active IP Right Cessation
- 1997-12-16 CN CNA021558795A patent/CN1516115A/zh active Pending
- 1997-12-16 CN CN97125525A patent/CN1099678C/zh not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002351737A (ja) * | 2001-05-29 | 2002-12-06 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JP4694040B2 (ja) * | 2001-05-29 | 2011-06-01 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
| JP2007048307A (ja) * | 2001-09-28 | 2007-02-22 | Lexar Media Inc | 不揮発性メモリ制御 |
| JP2012043451A (ja) * | 2006-01-18 | 2012-03-01 | Apple Inc | フラッシュメモリ用インターリーブポリシー |
| JP2012516489A (ja) * | 2009-01-29 | 2012-07-19 | インディリンクス カンパニー リミテッド | パッドの同時スイッチングを制御する半導体ディスク用コントローラ |
| JP2011204140A (ja) * | 2010-03-26 | 2011-10-13 | Buffalo Inc | 記憶装置 |
| JP2012043420A (ja) * | 2010-07-26 | 2012-03-01 | Apple Inc | 電力消費を制限するように不揮発性メモリの動作を動的に制御する方法及びシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980086416A (ko) | 1998-12-05 |
| US20010011319A1 (en) | 2001-08-02 |
| CN1516115A (zh) | 2004-07-28 |
| KR100367322B1 (ko) | 2003-04-21 |
| US6370628B2 (en) | 2002-04-09 |
| EP0878755B1 (en) | 2004-05-12 |
| EP0878755A1 (en) | 1998-11-18 |
| JP3821536B2 (ja) | 2006-09-13 |
| DE69729070T2 (de) | 2004-10-14 |
| CN1199899A (zh) | 1998-11-25 |
| CN1099678C (zh) | 2003-01-22 |
| DE69729070D1 (de) | 2004-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3821536B2 (ja) | 不揮発性半導体ディスク装置 | |
| EP0392895B1 (en) | Flash EEprom system | |
| US8310880B2 (en) | Virtual channel support in a nonvolatile memory controller | |
| US5920884A (en) | Nonvolatile memory interface protocol which selects a memory device, transmits an address, deselects the device, subsequently reselects the device and accesses data | |
| JP2000067574A (ja) | 半導体記憶装置 | |
| US7742344B2 (en) | Method and apparatus for improving storage performance using a background erase | |
| JPH0887876A (ja) | Ｎａｎｄ形フラッシュメモリｉｃカード | |
| US7725621B2 (en) | Semiconductor device and data transfer method | |
| EP0890955A2 (en) | Storage apparatus, data write-in method, and data read-out method | |
| EP0615193A1 (en) | Memory card device | |
| JP4841069B2 (ja) | 記憶装置 | |
| JPH02148245A (ja) | バッファメモリ構成 | |
| JP3729591B2 (ja) | 記憶装置およびクロック発振停止時のデータ受け付け制御方法 | |
| US20020073269A1 (en) | Data-recording-medium controller, data-recording-medium control method, data-recording apparatus and data-recording-apparatus control unit | |
| JP2584120B2 (ja) | メモリカードにおけるデータ記録方法およびメモリカードシステム | |
| JP2584119B2 (ja) | メモリカードにおけるデータ記録方法およびメモリカードシステム | |
| JPH07210468A (ja) | 半導体補助記憶装置 | |
| JP2010198127A (ja) | 半導体記憶デバイス及びその制御方法 | |
| JPS5938930A (ja) | 光デイスク制御装置 | |
| JPH07281842A (ja) | 半導体記憶装置 | |
| JPH04222997A (ja) | メモリカードにおけるデータ記録方法およびメモリカードシステム | |
| JPH11203885A (ja) | 記憶装置 | |
| JP4273038B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリのデータ転送方法 | |
| JPH0546328A (ja) | 半導体記憶装置のステージング方法 | |
| JP2000105734A (ja) | メモリ制御方法、メモリ装置及びコントローラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040420 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060228 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060418 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060516 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060526 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060620 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060620 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090630 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120630 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120630 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130630 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |