JP4547823B2 - 高周波モジュール - Google Patents
高周波モジュール Download PDFInfo
- Publication number
- JP4547823B2 JP4547823B2 JP2001096377A JP2001096377A JP4547823B2 JP 4547823 B2 JP4547823 B2 JP 4547823B2 JP 2001096377 A JP2001096377 A JP 2001096377A JP 2001096377 A JP2001096377 A JP 2001096377A JP 4547823 B2 JP4547823 B2 JP 4547823B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency module
- high frequency
- line
- chip
- stub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Microwave Amplifiers (AREA)
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
Description
【発明の属する技術分野】
この発明は高周波モジュールに関するものである。
【0002】
【従来の技術】
電子スキャンミリ波レーダにおいて、ミリ波の信号を切り替えるスイッチMMICが必要となる。このスイッチにはオン時の低損失化とオフ時の高アイソレーション化が求められる。
【0003】
また、ミリ波・マイクロ波デバイスの高機能・小型・低コストな実装にはフリップチップ実装が非常に有効である。以下に、代表的な特徴を3つ挙げる。
(1)電極間の接続を数十μmのバンプで行うため寄生リアクタンスが少なく、ミリ波帯でも特性劣化がほとんどない(高機能)。
(2)実装面積はチップサイズに等しい(小型)。
(3)封止樹脂によりデバイスの回路面が保護されるため気密封止が必要ない(低コスト)。
【0004】
このように高周波での良好な特性が期待できるフリップチップ実装であるが、高周波に適用するには、接続部のインピーダンスや封止樹脂の高周波特性などを正確に把握しMMICの専用回路設計が必要となる。
【0005】
上記で示したスイッチMMICの低損失化をさらに向上するためにアンプとスイッチをワンチップ化したMMICを開発することが行われている。しかし、アンプとスイッチを一体化したMMICをフリップチップ実装すると、オフ時のアイソレーションが悪化する樹脂封止型フリップチップ実装特有の課題が発生する。
【0006】
【発明が解決しようとする課題】
本発明はこのような背景の下になされたものであり、その目的は、アンプ利得による通過特性の向上を図りつつアイソレーション特性の低下を防止することができる高周波モジュールを提供することにある。
【0007】
【課題を解決するための手段】
請求項1に記載の発明によれば、チップにおけるアンプ用半導体素子の信号入力側に、線幅を変化させたコプレーナウェーブガイドの信号線路と当該信号線路に対し直列のキャパシタとスタブで構成するインピーダンス整合回路を配することにより、アンプ利得による通過特性の向上を図りつつアイソレーション特性の低下を防止することができる。
【0008】
請求項4に記載の発明によれば、高周波信号の漏れが少なく、かつ、バイアス供給を行うことができる。
請求項5に記載の発明によれば、高周波のバイアス端子側へのリークをカットすることができる。
【0009】
請求項7に記載の発明によれば、バンプの接合強度の向上を図ることができる。
請求項9に記載の発明によれば、高周波信号の漏れを遮断できる。
【0010】
請求項10に記載の発明によれば、高周波信号の漏れをさらに遮断できる。
請求項11に記載の発明によれば、チップにおけるアンプ用半導体素子の信号入力側に、コプレーナウェーブガイドの信号線路に対し並列のキャパシタと直列のキャパシタとスタブで構成するインピーダンス整合回路を配することにより、アンプ利得による通過特性の向上を図りつつアイソレーション特性の低下を防止することができる。
【0011】
請求項14に記載の発明によれば、高周波信号の漏れが少なく、かつ、バイアス供給を行うことができる。
請求項15に記載の発明によれば、高周波のバイアス端子側へのリークをカットすることができる。
【0012】
請求項17に記載の発明によれば、バンプの接合強度の向上を図ることができる。
請求項19に記載の発明によれば、高周波信号の漏れを遮断できる。
【0013】
請求項20に記載の発明によれば、高周波信号の漏れをさらに遮断できる。
【0014】
【発明の実施の形態】
(第1の実施の形態)
以下、この発明を具体化した第1の実施の形態を図面に従って説明する。
【0015】
図1には高周波モジュールの斜視図を示す。金属基台1の上には回路基板2が搭載されている。回路基板2にはマイクロストリップラインやコプレーナウェーブガイドといった高周波線路が形成されている。MMIC(チップ)3の裏面(下面)にはバンプ4が形成され、回路基板2の上にフリップチップ実装されている。回路基板2の材料として、テトラフルオロエチレン樹脂(フッ素樹脂)を用いている。また、チップ3と回路基板2との間は樹脂(図1では省略)で封止されている。
【0016】
MMIC3には図2に示すように、ワンチップ内に高周波スイッチ10とアンプ11が集積化されている。つまり、MMIC3において、チャンネル数「3」のSP3T(Single Pole 3rd Throw)スイッチ10とアンプ11を集積化しており、SP3T(Single Pole 3rd Throw)スイッチ10のシングルポール部(出力端子)にアンプ11を1段付加した構成になっている。このアンプ付きスイッチは、76.5GHzで動作する。
【0017】
図3には、設計したアンプ付きスイッチのアンプ部11の等価回路を示す。また、図4には、MMIC(チップ)3の裏面側の平面図(MMICのパターン概略図)を示す。図4のX−X線での縦断面を図5に示す。
【0018】
図5において、MMIC(チップ)3は厚さが600μmであり、そのMMIC(チップ)3にはコプレーナウェーブガイドが形成されている。つまり、MMIC(チップ)3の裏面(図5での下面)における信号線路20の両側にグランド電極21が形成されている。信号線路20の両側に形成されるグランド電極21は140μmだけ離間している。グランド電極21には円柱状のバンプ22が多数形成されている。一方、このMMIC3に対する回路基板2に関して、テトラフルオロエチレン樹脂基板の厚さが127μmであり、その上には信号線路を挟んでグランド電極30が形成されている。そして、回路基板2側のグランド電極30とMMIC(チップ)3側のグランド電極21とがバンプ22により接続されている。円柱状のバンプ22は、直径が40μmで、高さが20μmである。
【0019】
なお、上記構造の76.5GHzにおけるコプレーナウェーブガイドの基本波長は線路特性インピーダンスが50Ωの場合は1.42mmで、87Ωの場合は1.33mmとなる。
【0020】
また、図4において符号Yにてスイッチを切り替える能動素子の形成位置を表し、この能動素子にはSBD(Schottky Barrier Diode)を使用している。詳しくは、コプレーナウェーブガイドの信号線路とグランド電極の間にシャント接続した2素子ダイオードにて構成している。この結果、ダイオードのオン特性が下がり、スイッチのオフ特性の向上に寄与する。
【0021】
図4において符号Aにてアンプ11での能動素子40の形成位置を表し、この能動素子40にはHEMT(High Electron Mobility Transistor )を用い、その素子40の入出力部には図3に示すように整合回路41,46を付加した構成になっている。
【0022】
図3において、アンプ用半導体素子(HEMT)40の信号入力側に配する入力インピーダンス整合回路41は、線幅を変化させたコプレーナウェーブガイドの信号線路42,43と、当該線路42,43に対し直列のキャパシタ44と、スタブ45で構成している。さらに、アンプ用半導体素子(HEMT)40の信号出力側に配する出力インピーダンス整合回路46は、線幅を変化させたコプレーナウェーブガイドの信号線路47,48と、当該線路47,48に対し直列のキャパシタ49と、スタブ50で構成している。
【0023】
さらに、スタブ45を介してアンプ用半導体素子40への電源バイアス供給を行うようにしている。同様に、スタブ50を介してアンプ用半導体素子40への電源バイアス供給を行うようにしている。また、この電源バイアス供給線路に用いるスタブ45,50の線路長を、基本波長(λ)の3/16波長から6/16波長の間にしている。つまり、λ=1330μmであり、図3の場合、スタブ長が351μmであり、351/1330=4.2/16となっている。さらに、電源バイアス供給線路に用いるスタブ線路45,50の特性インピーダンスを50Ω以上にしている。
【0024】
さらには、電源バイアス供給線路に用いるスタブ線路45の先端をキャパシタ51を介してグランド側へ短絡している。同様に、電源バイアス供給線路に用いるスタブ線路50の先端をキャパシタ52を介してグランド側へ短絡している。
【0025】
図3について詳しくは、アンプ用トランジスタ40のゲート端子には、スタブ長351μmで特性インピーダンスが87Ωのコプレーナウェーブガイドによる線路45で、ゲートバイアスVg が供給される。入力側のインピーダンスマッチングのための構成として、特性インピーダンス50Ωと35Ωのコプレーナウェーブガイドによる線路42,43が直列に配置され、それぞれの線路長を246μmと89μmにしている。また、DCカット用のキャパシタ51の容量は500フェムトファラッドにしている。
【0026】
また、トランジスタ40のドレイン端子には、スタブ長が351μmで特性インピーダンスが87Ωのコプレーナウェーブガイドによる線路50で、ドレインバイアスVd が供給される。出力側のインピーダンスマッチングのための構造として、特性インピーダンス50Ωと35Ωのコプレーナウェーブガイドによる線路47,48を直列に配置し、それぞれの線路長を56μmと266μmとしている。また、DCカット用のキャパシタ52の容量は500フェムトファラッドとしている。
【0027】
このように、コプレーナウェーブガイドの線路42,43および47,48のように信号線幅を変化させたラインを用いたアンプ整合回路としている。
このようにしてコプレーナウェーブガイドでの線路の信号線幅を変えることで線路の特性インピーダンスを変化させることが可能であり、これらの異なった特性インピーダンス線路の組み合わせで、並列のMIMキャパシタと同等の整合回路を構成することができる。この回路構成は大きな電磁界モードの変化が生じないため主線路の主要モードを乱すには至らない(アイソレーション悪化にはつながらない)。
【0028】
つまり、樹脂封止型フリップチップ実装用のアンプ付きスイッチMMICにおいて、アンプ利得による通過特性の向上を図りつつアイソレーション特性の低下を防止することができる。
【0029】
ここで、図5に示したように、MMIC(チップ)3と回路基板2の接続を円柱バンプ22にて行い、その間を樹脂5で充填した構造としているとともに、図4,5に示すように、MMIC(チップ)3におけるコプレーナウェーブガイドでの信号線路20の両側に配置されるグランド電極21上にバンプ22を配置している。チップ3と回路基板2の接続を円柱バンプ22にて行い、その間を樹脂5で充填することにより、バンプの接合強度の向上を図ることができる。また、信号線路20の両側のグランド電極21上にバンプ22を配置することにより、高周波信号の漏れを遮断できる。
【0030】
さらに、図3での電源バイアス供給線路45,50に関しても図4に示すように、電源バイアス供給線路45の両側に配置されるグランド電極21上にもバンプ60を配置するとともに、電源バイアス供給線路50の両側に配置されるグランド電極21上にもバンプ61を配置している。電源バイアス供給線路45,50の両側のグランド電極21上にもバンプ60,61を配置することにより、高周波信号の漏れをさらに遮断できる。
【0031】
次に、インピーダンス整合回路41,46による効果について言及する。
λ/4の奇数倍のスタブ長の場合にはスタブ部は共振状態となり、図6に示すように、分岐部の根本から見た主線路のインピーダンス(スタブ分岐部から先端を見た特性インピーダンス)Zinは、次式より無限大となる。
【0032】
【数1】
ただし、位相定数:β=2π/λ
λ:伝送線路内の1波長当たりの長さ
ZL :負荷インピーダンス
ZC :線路インピーダンス
この結果、目標周波数の基本波長λにおける電磁波のリークは発生しない。よって、主線路のみに電磁波は伝搬するため分岐部におけるモード変換や電磁波のリークは発生しなくなる。
【0033】
よって、分岐部での漏れが発生しないのでスイッチのアイソレーション特性低下を防止できる。
アイソレーション悪化のメカニズムを以下に述べる。
【0034】
まず、フリップチップ実装を行い樹脂封止することでテトラフルオロエチレン樹脂製基板の電極とMMICの電極のサンドウィッチ構造による、並行平板モードの発生率が高くなる。さらに、アンプは増幅素子の50Ωから外れた入出力インピーダンスをスタブ等を用いて50Ω線路インピーダンスに整合するため、スタブ分岐部は電磁界が大きく乱れる。その結果、スタブ分岐部分でのモード変換の発生率が高くなる。
【0035】
以上の結果、スタブ分岐部で発生した電磁界の乱れがモード変換を起こし平行平板モードとなり、図7に示すように、スイッチの各出力端子の配線と結合しアイソレーション特性を悪化する。
【0036】
スタブ長とスイッチアイソレーションの関係を、図8に示す3次元の簡易モデルを用い、電磁界シミュレーションにて検証した結果を図9に示す。図8は、テトラフルオロエチレン樹脂製基板70の上にエポキシ樹脂層71を介してMMIC72を重ねた場合を示し、MMIC72の裏面に描画した線路73,74により第1ポート、第2ポート、第3ポートが形成され、このポートは図7での第2チャンネル、HEMTゲート入力端子、第3チャンネルに対応するものである。
【0037】
図9において、1/8λでアイソレーションは大きく悪化し、1/4λで最も改善される。−30dB以下を基準に考えてみると、電源バイアス供給用のスタブ長は1/16λ以下の時と、3/16λ〜6/16λの時となることが分かった。よって、パターンレイアウト上、好ましい範囲は3/16λ〜6/16λである。
【0038】
また、アルミナ基板よりもテトラフルオロエチレン樹脂製基板の方が誘電率が低く、平行平板モードになりにくい。
さらに、電源バイアス供給線路に用いるスタブ線路45,50の特性インピーダンスを50Ω以上にすることにより、高周波信号の漏れが少なく、かつ、バイアス供給を行うことができる。
(第2の実施の形態)
次に、第2の実施の形態を、第1の実施の形態との相違点を中心に説明する。
【0039】
図10には、図3に代わる本実施の形態におけるアンプ部の等価回路を示す。
図10において、アンプ用半導体素子(HEMT)40の信号入力側には入力インピーダンス整合回路80が設けられ、この整合回路80は、コプレーナウェーブガイドの信号線路81に対し並列のキャパシタ82と直列のキャパシタ83とスタブ84で構成されている。また、アンプ用半導体素子(HEMT)40の信号出力側には出力インピーダンス整合回路85が設けられ、この整合回路85は、コプレーナウェーブガイドの信号線路86,87に対し並列のキャパシタ88と直列のキャパシタ89とスタブ90で構成されている。
【0040】
このように構成しても、小型化を図りつつアイソレーション特性の低下を防止することができる。
入力および出力インピーダンス整合回路80,85において、それぞれ、スタブ84,90を介してアンプ用半導体素子(HEMT)40への電源バイアス供給を行うようにするとともに、当該電源バイアス供給線路に用いるスタブ84,90の線路長を、基本波長(λ)の3/16波長から6/16波長の間にしている。
【0041】
詳しくは、トランジスタ40のゲート端子には、スタブ長が351μmで特性インピーダンスが87Ωのコプレーナウェーブガイドによる線路84で、ゲートバイアスVg が供給される。入力側のインピーダンスマッチングを行うための構成として、直列のMIMキャパシタ83と50Ω線路(81)に並列のMIMキャパシタ82を用いている。線路長は3μmであり、キャパシタの容量はそれぞれ、51フェムトファラッド、53フェムトファラッドである。
【0042】
また、トランジスタ40のドレイン端子には、スタブ長が351μmで特性インピーダンスが87Ωのコプレーナウェーブガイドによる線路90で、ドレインバイアスが供給される。出力側のインピーダンスマッチングを行うための構成として、50Ω線路86に対し並列のMIMキャパシタ88、50Ωの線路87、直列のMIMキャパシタ89を用いている。それぞれの値は線路長92μm、200フェムトファラッド、線路長10μm、50フェムトファラッドである。
【0043】
このように、電源バイアス供給線路に用いるスタブ線路84,90の特性インピーダンスを50Ω以上にすることにより、高周波信号の漏れが少なく、かつ、バイアス供給を行うことができる。
【0044】
また、電源バイアス供給線路に用いるスタブ線路84の先端はキャパシタ91を介してグランド側へ短絡している。同様に、電源バイアス供給線路に用いるスタブ線路90の先端はキャパシタ92を介してグランド側へ短絡している。
【0045】
このように電源バイアス供給線路に用いるスタブ線路84,90の先端をキャパシタ91,92を介してグランド側へ短絡することにより、高周波のバイアス端子側へのリークをカットすることができる。
【0046】
また、図10の並列のキャパシタ82,88として、MIM(Metal Insulator Metal)キャパシタを用いており、図11には、MIMキャパシタ82,88の構造を示す。上層配線である信号線路100の下に窒化膜(絶縁膜)101を介して下層配線である導体102をその一部が重なるように配置し、導体102がグランド電極103とつながっている。よって、上層配線である信号線路100と下層配線102との間に窒化膜(絶縁膜)101を配した、いわゆるサンドウィッチ構造としている。例えば、200フェムトファラッドの容量の場合では、上層配線100と下層配線102の重なり合う電極面積は320平方μm(10×32μm)とすることにより、オープンスタブに対し非常に微小サイズで作製でき、チップサイズを小さくできる。
【0047】
なお、図11の他にも図12に示すように、上層配線であるグランド電極103の下に窒化膜(絶縁膜)101を介して下層配線である導体102をその一部が重なるように配置し、導体102を信号線路100とつなげることによりMIMキャパシタを構成してもよい。
【0048】
このように、図10での並列のMIMキャパシタ82,88は、図11,12に示したように、数10-15 Fと極小で、パターンサイズは数十μm四角と小さい。そのため、電磁界モードを変化するには至らない。よって、主線路の主要モードを乱すことは無い(アイソレーション悪化にはつながらない)。
【0049】
本例でも、図5に示したように、MMIC(チップ)3と回路基板2の接続を円柱バンプ22にて行い、その間を樹脂5で充填した構造とするとともに、図4に示すように、MMIC(チップ)3におけるコプレーナウェーブカイドでの信号線路20の両側に配置されるグランド電極21上にバンプ22を配置している。さらに、図10での電源バイアス供給線路84,90の両側に配置されるグランド電極には図4で説明したようにグランド電極21の上にバンプ60,61を配置している。
【図面の簡単な説明】
【図1】 実施の形態における高周波モジュールの斜視図。
【図2】 アンプ付きスイッチの回路図。
【図3】 第1の実施形態におけるアンプの回路構成図。
【図4】 MMICの裏面を示す平面図。
【図5】 MMICのバンプによる接合部を示す縦断面図。
【図6】 インピーダンス整合を説明するための図。
【図7】 アイソレーション特性の悪化を説明するための図。
【図8】 電磁界シミュレーションに用いたモデルを示す図。
【図9】 電磁界シミュレーション結果を示す図。
【図10】 第2の実施形態におけるアンプの回路構成図。
【図11】 MIMキャパシタを示す図。
【図12】 MIMキャパシタを示す図。
【符号の説明】
2…回路基板、3…MMIC(チップ)、10…高周波スイッチ、11…アンプ、21…グランド電極、22…バンプ、40…アンプ用半導体素子(HEMT)、41…入力インピーダンス整合回路、42,43…コプレーナウェーブカイドの信号線路、44…キャパシタ、45…スタブ、46…出力インピーダンス整合回路、47,48…コプレーナウェーブカイドの信号線路、49…キャパシタ、50…スタブ、51,52…キャパシタ、60,61…バンプ、80…入力インピーダンス整合回路、81…コプレーナウェーブカイドの信号線路、82…キャパシタ、83…キャパシタ、84…スタブ、85…出力インピーダンス整合回路、86,87…コプレーナウェーブカイドの信号線路、88…キャパシタ、89…キャパシタ、90…スタブ、91,92…キャパシタ。
Claims (20)
- ワンチップ内に高周波スイッチ(10)とアンプ(11)を集積化し、当該チップ(3)を回路基板(2)の上にフリップチップ実装するとともに、チップ(3)と回路基板(2)との間を樹脂封止した高周波モジュールであって、
前記チップ(3)におけるアンプ用半導体素子(40)の信号入力側に、線幅を変化させたコプレーナウェーブガイドの信号線路(42,43)と当該信号線路(42,43)に対し直列のキャパシタ(44)とスタブ(45)で構成するインピーダンス整合回路(41)を配したことを特徴とする高周波モジュール。 - 請求項1に記載の高周波モジュールにおいて、
前記アンプ用半導体素子(40)の信号出力側に、線幅を変化させたコプレーナウェーブガイドの信号線路(47,48)と当該信号線路(47,48)に対し直列のキャパシタ(49)とスタブ(50)で構成するインピーダンス整合回路(46)を配したことを特徴とする高周波モジュール。 - 請求項1または2に記載の高周波モジュールにおいて、
前記スタブ(45,50)を介して前記アンプ用半導体素子(40)への電源バイアス供給を行うようにするとともに、当該電源バイアス供給線路に用いるスタブ(45,50)の線路長を、基本波長(λ)の3/16波長から6/16波長の間にしたことを特徴とする高周波モジュール。 - 請求項3に記載の高周波モジュールにおいて、
電源バイアス供給線路に用いるスタブ線路(45,50)の特性インピーダンスを50Ω以上にしたことを特徴とする高周波モジュール。 - 請求項3に記載の高周波モジュールにおいて、
電源バイアス供給線路に用いるスタブ線路(45,50)の先端をキャパシタ(51,52)を介してグランド側へ短絡したことを特徴とする高周波モジュール。 - 請求項1に記載の高周波モジュールにおいて、
スイッチ(10)のチャンネル数を「2」以上としたことを特徴とする高周波モジュール。 - 請求項1に記載の高周波モジュールにおいて、
前記チップ(3)と回路基板(2)の接続を円柱バンプ(22)にて行い、その間を樹脂(5)で充填したことを特徴とする高周波モジュール。 - 請求項1に記載の高周波モジュールにおいて、
前記回路基板(2)の材料としてテトラフルオロエチレン樹脂を用いたことを特徴とする高周波モジュール。 - 請求項1に記載の高周波モジュールにおいて、
前記チップ(3)におけるコプレーナウェーブガイドでの信号線路(20)の両側に配置されるグランド電極(21)上にバンプ(22)を配置したことを特徴とする高周波モジュール。 - 請求項9に記載の高周波モジュールにおいて、
前記チップ(3)における電源バイアス供給線路(45,50)の両側に配置されるグランド電極(21)上にもバンプ(60,61)を配置したことを特徴とする高周波モジュール。 - ワンチップ内に高周波スイッチ(10)とアンプ(11)を集積化し、当該チップ(3)を回路基板(2)の上にフリップチップ実装するとともに、チップ(3)と回路基板(2)との間を樹脂封止した高周波モジュールであって、
前記チップ(3)におけるアンプ用半導体素子(40)の信号入力側に、コプレーナウェーブガイドの信号線路(81)に対し並列のキャパシタ(82)と直列のキャパシタ(83)とスタブ(84)で構成するインピーダンス整合回路(80)を配したことを特徴とする高周波モジュール。 - 請求項11に記載の高周波モジュールにおいて、
前記アンプ用半導体素子(40)の信号出力側に、コプレーナウェーブガイドの信号線路(86,87)に対し並列のキャパシタ(88)と直列のキャパシタ(89)とスタブ(90)で構成するインピーダンス整合回路(85)を配したことを特徴とする高周波モジュール。 - 請求項11または12に記載の高周波モジュールにおいて、
前記スタブ(84,90)を介して前記アンプ用半導体素子(40)への電源バイアス供給を行うようにするとともに、当該電源バイアス供給線路に用いるスタブ(84,90)の線路長を、基本波長(λ)の3/16波長から6/16波長の間にしたことを特徴とする高周波モジュール。 - 請求項13に記載の高周波モジュールにおいて、
電源バイアス供給線路に用いるスタブ線路(84,90)の特性インピーダンスを50Ω以上にしたことを特徴とする高周波モジュール。 - 請求項13に記載の高周波モジュールにおいて、
電源バイアス供給線路に用いるスタブ線路(84,90)の先端をキャパシタ(91,92)を介してグランド側へ短絡したことを特徴とする高周波モジュール。 - 請求項11に記載の高周波モジュールにおいて、
スイッチ(10)のチャンネル数を「2」以上としたことを特徴とする高周波モジュール。 - 請求項11に記載の高周波モジュールにおいて、
前記チップ(3)と回路基板(2)の接続を円柱バンプ(22)にて行い、その間を樹脂(5)で充填したことを特徴とする高周波モジュール。 - 請求項11に記載の高周波モジュールにおいて、
前記回路基板(2)の材料としてテトラフルオロエチレン樹脂を用いたことを特徴とする高周波モジュール。 - 請求項11に記載の高周波モジュールにおいて、
前記チップ(3)におけるコプレーナウェーブガイドでの信号線路(20)の両側に配置されるグランド電極(21)上にバンプ(22)を配置したことを特徴とする高周波モジュール。 - 請求項19に記載の高周波モジュールにおいて、
前記チップ(3)における電源バイアス供給線路(84,90)の両側に配置されるグランド電極(21)上にもバンプ(60,61)を配置したことを特徴とする高周波モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001096377A JP4547823B2 (ja) | 2001-03-29 | 2001-03-29 | 高周波モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001096377A JP4547823B2 (ja) | 2001-03-29 | 2001-03-29 | 高周波モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002299901A JP2002299901A (ja) | 2002-10-11 |
JP4547823B2 true JP4547823B2 (ja) | 2010-09-22 |
Family
ID=18950295
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001096377A Expired - Fee Related JP4547823B2 (ja) | 2001-03-29 | 2001-03-29 | 高周波モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4547823B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040048005A (ko) * | 2002-12-02 | 2004-06-07 | 한국전자통신연구원 | 가변 임피던스 매칭회로 |
KR101301816B1 (ko) * | 2010-03-25 | 2013-08-29 | 한국전자통신연구원 | 증폭기 스위치로 동작하는 다기능 mmic |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0786851A (ja) * | 1993-09-10 | 1995-03-31 | Mitsubishi Electric Corp | 高周波集積回路 |
JPH10308478A (ja) * | 1997-03-05 | 1998-11-17 | Toshiba Corp | 半導体モジュール |
JP2000244209A (ja) * | 1999-02-22 | 2000-09-08 | Sharp Corp | 高周波用半導体装置 |
-
2001
- 2001-03-29 JP JP2001096377A patent/JP4547823B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0786851A (ja) * | 1993-09-10 | 1995-03-31 | Mitsubishi Electric Corp | 高周波集積回路 |
JPH10308478A (ja) * | 1997-03-05 | 1998-11-17 | Toshiba Corp | 半導体モジュール |
JP2000244209A (ja) * | 1999-02-22 | 2000-09-08 | Sharp Corp | 高周波用半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2002299901A (ja) | 2002-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10743404B2 (en) | PCB based semiconductor device | |
US5233310A (en) | Microwave integrated circuit | |
US3936864A (en) | Microwave transistor package | |
KR102632903B1 (ko) | 트랜지스터 레벨 입력 및 출력 고조파 종단들 | |
US4604591A (en) | Automatically adjustable delay circuit having adjustable diode mesa microstrip delay line | |
US20170005047A1 (en) | Electronic apparatus operable in high frequencies | |
CN108091645B (zh) | 半导体装置和放大器设备 | |
CN110556365A (zh) | 用于集成电路晶片的匹配电路 | |
JPH0774285A (ja) | 半導体装置 | |
EP0015709B1 (en) | Constructional arrangement for semiconductor devices | |
US8633527B2 (en) | Semiconductor device having first and second resistance for suppressing loop oscillation | |
US5872485A (en) | Dielectric line waveguide which forms electronic circuits | |
KR102081497B1 (ko) | 고출력 rf 트랜지스터 상의 매립형 고조파 종단 | |
JP4402310B2 (ja) | 高周波用回路基板およびこれを用いた半導体装置 | |
US6717492B2 (en) | Planar dielectric integrated circuit with line conversion conductor patterns | |
US6762493B2 (en) | Microwave integrated circuit | |
JP4547823B2 (ja) | 高周波モジュール | |
KR860000971B1 (ko) | 마이크로파 전계효과 트랜지스터 | |
JP4108817B2 (ja) | マイクロ波・ミリ波回路装置とその製造方法 | |
WO2006065305A1 (en) | Monolithic microwave integrated circuit compatible fet structure | |
JP2650871B2 (ja) | ハイブリッドic | |
JP2010245819A (ja) | 増幅回路 | |
US12040290B2 (en) | Radio frequency integrated circuit | |
US20230140612A1 (en) | Radio frequency integrated circuit | |
US7576629B2 (en) | Semiconductor device having signal line and reference potential planes separated by a vertical gap |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071002 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20071122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090303 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100615 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100628 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |