JPH10303542A - 電気回路のはんだ付け方法 - Google Patents
電気回路のはんだ付け方法Info
- Publication number
- JPH10303542A JPH10303542A JP10054610A JP5461098A JPH10303542A JP H10303542 A JPH10303542 A JP H10303542A JP 10054610 A JP10054610 A JP 10054610A JP 5461098 A JP5461098 A JP 5461098A JP H10303542 A JPH10303542 A JP H10303542A
- Authority
- JP
- Japan
- Prior art keywords
- shield
- solder
- component
- base plate
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/62—Protection against overvoltage, e.g. fuses, shunts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
- H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/0665—Epoxy resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Ceramic Engineering (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】 (修正有)
【課題】 電力コンバータ等における部品のはんだ付け
方法、製造方法等において、製造コストの低減及び製造
時間の短縮化等を図る。 【解決手段】 金属表面を有する第1部品を金属表面を
有する第2部品にはんだ付けする方法において、両表面
間にギャップを形成すべく第2部品の金属表面上の配置
領域の上方に第1部品の金属表面を保持する工程を含
み、さらに、上記ギャップ内ではんだを流動せしめるリ
フローイング工程を含んでいる。また、構造としては、
熱伝導性ベースプレート32と、ベースプレートに結合さ
れた電気絶縁体42と、絶縁体上に設けられた金属製シー
ルド40,とを含み、また、電力消費電子装置を有する集
積電力装置と、はんだ接合を介してシールドに接続され
た第1金属層とを含んでいる。
方法、製造方法等において、製造コストの低減及び製造
時間の短縮化等を図る。 【解決手段】 金属表面を有する第1部品を金属表面を
有する第2部品にはんだ付けする方法において、両表面
間にギャップを形成すべく第2部品の金属表面上の配置
領域の上方に第1部品の金属表面を保持する工程を含
み、さらに、上記ギャップ内ではんだを流動せしめるリ
フローイング工程を含んでいる。また、構造としては、
熱伝導性ベースプレート32と、ベースプレートに結合さ
れた電気絶縁体42と、絶縁体上に設けられた金属製シー
ルド40,とを含み、また、電力消費電子装置を有する集
積電力装置と、はんだ接合を介してシールドに接続され
た第1金属層とを含んでいる。
Description
【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電気回路のパッケ
ージングに関する。
ージングに関する。
【0002】
【従来の技術】パッケージングの適用例、例えばモジュ
ール方式のDC−DCコンバータ内のパッケージングで
は、電力消費部品から出る熱は包囲体の金属製外部表面
(例えばベース板)に効率好く導かれなければならな
い。また、金属製外部表面は電力消費部品から電気的に
絶縁されなければならない。
ール方式のDC−DCコンバータ内のパッケージングで
は、電力消費部品から出る熱は包囲体の金属製外部表面
(例えばベース板)に効率好く導かれなければならな
い。また、金属製外部表面は電力消費部品から電気的に
絶縁されなければならない。
【0003】1993年11月23日付けで出願され、本出
願の譲受人と同じ譲受人に譲渡され、かつ参照のために
ここに挙げられた米国特許出願第 07/914,347号に記載
された電力装置をパッケージングする一つの手法が図1
(a)に示されている。図1(a)において、半導体のダイ1
0(semiconductor die)は(例えばはんだ(不図示)
により)導電用銅製リード14に接続されている。かか
る銅製リード14は、ダイへの電気的接続をなすものと
して機能し、又、ダイ10から発生する熱を取り去るの
を助ける熱拡散層としても機能する。銅製リード14は
共晶あるいは酸化接着剤16を通じてセラミック層18
に直接接着される。接着剤20(例えばエポキシ樹脂)
により、セラミック層18がアルミニウムベース板22
に対して保持される。この配列は、半導体ダイ10から
の熱Hをベース板22に導くことをねらいとするもので
ある。セラミック層18は、導電銅製リード14を導電
ベース板22から電気的に絶縁する。回路部品と金属表
面との間を電気的に絶縁しかつ熱を導く他の手法とし
て、デンカ板(Denka plate)を用いるものがある。か
かるデンカ板は、薄い金属導電体(例えば銅)と比較的
厚い金属板の上に堆積されたエポキシとを積層した複合
積層体である。エポキシ樹脂の層は、導電体層と金属板
との間を絶縁するものである。部品と金属ベース板との
間に適当な静電シールドを挾み込むことによって、両者
間のキャパシタンスを減少させることは周知である。例
えば、図1(b)において、TO−220電力半導体パッ
ケージ 200と金属ベース板22との間にシールドを設け
る一つの手法が示されている。図1(b)において、T0
−220パッケージの金属タブ 250が2つのセラミック
218a,218bと金属シールド 230とから形成されるサンド
イッチ構造体の上部表面に設けられている。かかるサン
ドイッチ構造の底部表面は、(例えばエポキシ層 220を
介して)ベース板22に取り付けられている。例えば、
高周波信号がタブ 250上に存在し、リード 240及びベー
ス板22が接地されていると仮定する。図1(c)にて示
されるように、リード 240及びシールド 230が(図示さ
れるように直接あるいは不図示のコンデンサを介して)
お互いに接続されているとすれば、タブ及びシールド間
のキャパシタンス 260(Cps)を経てシールド 230へ導
かれる電流(In)は、シールド 230を経て接地された
ソースリード 240に戻ることになり、ベース板22へは
ほとんど流れない。一方、シールドがないかあるいはシ
ールドが接続されていなければ、電流はベース板へ直接
流れることになる。後者の場合においては、実質上大き
いEMI/RFIの軽減処置が、伝導ノイズを制御する
ために採用されなければならない。
願の譲受人と同じ譲受人に譲渡され、かつ参照のために
ここに挙げられた米国特許出願第 07/914,347号に記載
された電力装置をパッケージングする一つの手法が図1
(a)に示されている。図1(a)において、半導体のダイ1
0(semiconductor die)は(例えばはんだ(不図示)
により)導電用銅製リード14に接続されている。かか
る銅製リード14は、ダイへの電気的接続をなすものと
して機能し、又、ダイ10から発生する熱を取り去るの
を助ける熱拡散層としても機能する。銅製リード14は
共晶あるいは酸化接着剤16を通じてセラミック層18
に直接接着される。接着剤20(例えばエポキシ樹脂)
により、セラミック層18がアルミニウムベース板22
に対して保持される。この配列は、半導体ダイ10から
の熱Hをベース板22に導くことをねらいとするもので
ある。セラミック層18は、導電銅製リード14を導電
ベース板22から電気的に絶縁する。回路部品と金属表
面との間を電気的に絶縁しかつ熱を導く他の手法とし
て、デンカ板(Denka plate)を用いるものがある。か
かるデンカ板は、薄い金属導電体(例えば銅)と比較的
厚い金属板の上に堆積されたエポキシとを積層した複合
積層体である。エポキシ樹脂の層は、導電体層と金属板
との間を絶縁するものである。部品と金属ベース板との
間に適当な静電シールドを挾み込むことによって、両者
間のキャパシタンスを減少させることは周知である。例
えば、図1(b)において、TO−220電力半導体パッ
ケージ 200と金属ベース板22との間にシールドを設け
る一つの手法が示されている。図1(b)において、T0
−220パッケージの金属タブ 250が2つのセラミック
218a,218bと金属シールド 230とから形成されるサンド
イッチ構造体の上部表面に設けられている。かかるサン
ドイッチ構造の底部表面は、(例えばエポキシ層 220を
介して)ベース板22に取り付けられている。例えば、
高周波信号がタブ 250上に存在し、リード 240及びベー
ス板22が接地されていると仮定する。図1(c)にて示
されるように、リード 240及びシールド 230が(図示さ
れるように直接あるいは不図示のコンデンサを介して)
お互いに接続されているとすれば、タブ及びシールド間
のキャパシタンス 260(Cps)を経てシールド 230へ導
かれる電流(In)は、シールド 230を経て接地された
ソースリード 240に戻ることになり、ベース板22へは
ほとんど流れない。一方、シールドがないかあるいはシ
ールドが接続されていなければ、電流はベース板へ直接
流れることになる。後者の場合においては、実質上大き
いEMI/RFIの軽減処置が、伝導ノイズを制御する
ために採用されなければならない。
【0004】
【発明が解決しようとする課題】本発明の目的とすると
ころは、製造コストの低減あるいは製造時間の短縮化が
図れる、電気回路におけるはんだ付け方法、電気部品の
構造、及び電気回路用パッケージの形成あるいは製造方
法を提供することにある。
ころは、製造コストの低減あるいは製造時間の短縮化が
図れる、電気回路におけるはんだ付け方法、電気部品の
構造、及び電気回路用パッケージの形成あるいは製造方
法を提供することにある。
【0005】
【課題を解決するための手段】本発明は、金属表面を有
する第1部品を金属表面を有する第2部品にはんだ付け
する方法であり、前記両表面間にギャップを形成すべく
第2部品の金属表面上の配置領域の上方に第1部品の金
属表面を保持する工程を含んでいる。さらに、前記ギャ
ップ内ではんだを流動せしめるリフローイング工程を含
んでいる。
する第1部品を金属表面を有する第2部品にはんだ付け
する方法であり、前記両表面間にギャップを形成すべく
第2部品の金属表面上の配置領域の上方に第1部品の金
属表面を保持する工程を含んでいる。さらに、前記ギャ
ップ内ではんだを流動せしめるリフローイング工程を含
んでいる。
【0006】本発明ではさらに以下の特徴を含んでもよ
い。はんだは、前記配置領域に近接して適用される。は
んだの適用においては、前記配置領域の周辺に沿っては
んだペーストを配設(施与)する工程、あるいは前記配
置領域に成形されたはんだ成形体を配置する工程が含ま
れる。はんだを流動せしめるために、前記第2部品の金
属表面が加熱され得る。フラックスが前記配置領域内に
配設されてもよい。はんだマスクが前記第2部品の金属
表面に適用されて、前記配置領域を取り囲む囲い柵を形
成する。前記第1部品は集積電力装置であってもよい。
前記第2部品は金属プレートであってもよい。また、本
発明の方法では、第1部品と第2部品との間に接着剤パ
ターンを適用する(設ける)工程及びこの接着剤パター
ンを硬化せしめる工程を含んでいる。前記接着剤パター
ンはエポキシ樹脂の点状の塊りであってもよい。この接
着剤パターンは、前記配置領域の周辺に沿って設けられ
る。前記保持する工程では、前記配置領域に近接して前
記第2部品の金属表面上に接着剤パターンを配設する工
程、前記接着剤パターン上に前記第1部品を押圧する工
程、及び前記第1部品と第2部品との間に残存する接着
剤パターンの一部分がはね返ってギャップを形成するよ
うに第1部品を離脱する工程を含んでいる。また、前記
第1部品は、ギャップを形成するはんだ成形体上に押圧
せしめられる。第1部品を接着剤パターン上に押圧する
ことにより、第1部品は第2部品に対して設置(位置付
け固定)される。第1部品を接着剤パターン上に押圧す
ることにより、第1部品の金属表面の一部分が接着剤パ
ターン上に押圧せしめられる。第1部品の金属表面は銅
であってもよい。
い。はんだは、前記配置領域に近接して適用される。は
んだの適用においては、前記配置領域の周辺に沿っては
んだペーストを配設(施与)する工程、あるいは前記配
置領域に成形されたはんだ成形体を配置する工程が含ま
れる。はんだを流動せしめるために、前記第2部品の金
属表面が加熱され得る。フラックスが前記配置領域内に
配設されてもよい。はんだマスクが前記第2部品の金属
表面に適用されて、前記配置領域を取り囲む囲い柵を形
成する。前記第1部品は集積電力装置であってもよい。
前記第2部品は金属プレートであってもよい。また、本
発明の方法では、第1部品と第2部品との間に接着剤パ
ターンを適用する(設ける)工程及びこの接着剤パター
ンを硬化せしめる工程を含んでいる。前記接着剤パター
ンはエポキシ樹脂の点状の塊りであってもよい。この接
着剤パターンは、前記配置領域の周辺に沿って設けられ
る。前記保持する工程では、前記配置領域に近接して前
記第2部品の金属表面上に接着剤パターンを配設する工
程、前記接着剤パターン上に前記第1部品を押圧する工
程、及び前記第1部品と第2部品との間に残存する接着
剤パターンの一部分がはね返ってギャップを形成するよ
うに第1部品を離脱する工程を含んでいる。また、前記
第1部品は、ギャップを形成するはんだ成形体上に押圧
せしめられる。第1部品を接着剤パターン上に押圧する
ことにより、第1部品は第2部品に対して設置(位置付
け固定)される。第1部品を接着剤パターン上に押圧す
ることにより、第1部品の金属表面の一部分が接着剤パ
ターン上に押圧せしめられる。第1部品の金属表面は銅
であってもよい。
【0007】本発明の構造は、熱伝導性ベースプレート
と、前記ベースプレートに結合された電気絶縁体と、前
記絶縁体上に設けられた金属製シールドとを含んでい
る。また、本発明の構造は、電力消費電子装置を有する
集積電力装置と、はんだ接合を介してシールドに接続さ
れた第1金属層とを含んでいる。基板は開孔を含んでお
り、集積電力装置が前記開口内に位置する電力消費装置
と共に取り付けられる。また、前記基板は集積電力装置
の第2金属層に電気的に接続される導電路を含んでい
る。
と、前記ベースプレートに結合された電気絶縁体と、前
記絶縁体上に設けられた金属製シールドとを含んでい
る。また、本発明の構造は、電力消費電子装置を有する
集積電力装置と、はんだ接合を介してシールドに接続さ
れた第1金属層とを含んでいる。基板は開孔を含んでお
り、集積電力装置が前記開口内に位置する電力消費装置
と共に取り付けられる。また、前記基板は集積電力装置
の第2金属層に電気的に接続される導電路を含んでい
る。
【0008】本発明では、さらに以下の特徴を含んでも
よい。前記構造の絶縁体は、かかる構造が変動する温度
下にさらされるとき、シールドに対してベースプレート
が横方向に移動するのを許容するようなコンプライアン
ス(弾力性)をベースプレートとシールドとの間におい
て生起せしめる。このことは、集積電力装置のセラミッ
ク層上における引っ張り応力を減少せしめる。シールド
の剛性は、かかる構造が変動する温度下にさらされると
き、集積電力装置のセラミック層に生じる曲がりを減少
せしめる。また、かかる構造では、シールドと基板の導
電路との間にはんだ付けされた導電シャント(導電分流
路)あるいはシールドに形成されて基板の導電路にはん
だ付けされたパント(導電用の打ち出し凸部)を含んで
いる。シールドは、入力シールドセグメント及び出力シ
ールドセグメントを含んだセグメント(切片)を有して
いてもよい。シールドはアルミニウム、銅、及び銀を含
む導電材料からなる層を積層することによって形成され
る。絶縁体は絶縁フィルムあるいはカプトンMTを含む
フィルム材料の層であってもよい。かかる絶縁体は熱的
に荷重が加えられたポリイミドフィルムで、その表面を
覆うように配設された接着剤を備えている。
よい。前記構造の絶縁体は、かかる構造が変動する温度
下にさらされるとき、シールドに対してベースプレート
が横方向に移動するのを許容するようなコンプライアン
ス(弾力性)をベースプレートとシールドとの間におい
て生起せしめる。このことは、集積電力装置のセラミッ
ク層上における引っ張り応力を減少せしめる。シールド
の剛性は、かかる構造が変動する温度下にさらされると
き、集積電力装置のセラミック層に生じる曲がりを減少
せしめる。また、かかる構造では、シールドと基板の導
電路との間にはんだ付けされた導電シャント(導電分流
路)あるいはシールドに形成されて基板の導電路にはん
だ付けされたパント(導電用の打ち出し凸部)を含んで
いる。シールドは、入力シールドセグメント及び出力シ
ールドセグメントを含んだセグメント(切片)を有して
いてもよい。シールドはアルミニウム、銅、及び銀を含
む導電材料からなる層を積層することによって形成され
る。絶縁体は絶縁フィルムあるいはカプトンMTを含む
フィルム材料の層であってもよい。かかる絶縁体は熱的
に荷重が加えられたポリイミドフィルムで、その表面を
覆うように配設された接着剤を備えている。
【0009】また、本発明は第1金属部品のリセス内に
電気絶縁体を接合する工程を含む電気回路用パッケージ
の形成方法を特徴とするものである。また、かかる方法
は、テンプレート工具(型板工具)を用いてリセス内に
第2金属部品を配設(位置決め固定)する工程及びこの
第2金属部品を絶縁体に接着(ボンディング)する工程
を含んでいる。第3部品は第2金属部品にはんだ付けさ
れる。
電気絶縁体を接合する工程を含む電気回路用パッケージ
の形成方法を特徴とするものである。また、かかる方法
は、テンプレート工具(型板工具)を用いてリセス内に
第2金属部品を配設(位置決め固定)する工程及びこの
第2金属部品を絶縁体に接着(ボンディング)する工程
を含んでいる。第3部品は第2金属部品にはんだ付けさ
れる。
【0010】本発明ではさらに以下の特徴を含んでい
る。第1金属部品はベースプレートである。第2金属部
品はシールドである。第3金属部品は集積電力装置であ
る。絶縁体はフィルム材料の層を含んでおり、この層は
表面を覆うように配設された接着剤を有している。かか
るフィルム材料はカプトン(Kapton)MTであってもよ
い。リセス内に絶縁体を取り付ける工程では、捕えられ
た空気及び内部から解放されたガスを逃がすべくリセス
内の絶縁体に対して圧力プロフィルが適用される工程、
及び第1金属部品のリセス内に絶縁体を結合せしめるべ
くかかる絶縁体に対して第2圧力プロフィルが適用され
る工程を含んでいる。かかる圧力はプレス工具によって
適用され、このプレス工具はうね状に突出した部分(凸
部)を備えた表面を有している。かかるうね状部分(ri
dged portion)は、パッドの表面及びパッドの表面の輪
郭に追従する。第1金属部品を加熱する工程では、リセ
スに接するフィルム層の底部層に設けられた接着剤コー
ティングをリセスに接合せしめ得る。パッドはテフロン
からなり、このテフロンは、所定温度でこれに接するフ
ィルム層の上部層に設けられた接着剤コーティングと接
着しない。前記配設する工程では、テンプレート工具の
リセスを取り囲むその表面から第2金属部品が突出する
ようにテンプレート工具のリセス内に第2金属部品を挿
着する工程、及び第1金属部品のリセス内に第2金属部
品を配設すべく第1金属部品のリセス内にテンプレート
工具を適合させるようにテンプレート工具上に第1金属
部品を配置する工程を含んでいる。前記接着(ボンディ
ング)する工程では、第1金属部品及びテンプレート工
具をプレス内に挿着する工程、第1金属部品を予め設定
された所定温度まで加熱する工程、捕えられた空気及び
解放されたガスを逃がす(外部へ脱出させる)べく第1
所定時間に亘ってプレス工具をテンプレート工具上にリ
セットする工程、及び第2金属部品を絶縁体に接着せし
めるべく第2所定時間に亘って所定圧力でプレス工具を
テンプレート工具上に押圧せしめる工程を含んでいる。
第2金属部品は入力セグメント及び出力セグメントを含
んだセグメントを含んでおり、又、テンプレート工具は
かかる力セグメントのためのリセスを有している。前記
はんだ付け工程では、第2金属部品に形成されたパント
の上部表面を第3部品にはんだ付けする工程を含んでい
る。
る。第1金属部品はベースプレートである。第2金属部
品はシールドである。第3金属部品は集積電力装置であ
る。絶縁体はフィルム材料の層を含んでおり、この層は
表面を覆うように配設された接着剤を有している。かか
るフィルム材料はカプトン(Kapton)MTであってもよ
い。リセス内に絶縁体を取り付ける工程では、捕えられ
た空気及び内部から解放されたガスを逃がすべくリセス
内の絶縁体に対して圧力プロフィルが適用される工程、
及び第1金属部品のリセス内に絶縁体を結合せしめるべ
くかかる絶縁体に対して第2圧力プロフィルが適用され
る工程を含んでいる。かかる圧力はプレス工具によって
適用され、このプレス工具はうね状に突出した部分(凸
部)を備えた表面を有している。かかるうね状部分(ri
dged portion)は、パッドの表面及びパッドの表面の輪
郭に追従する。第1金属部品を加熱する工程では、リセ
スに接するフィルム層の底部層に設けられた接着剤コー
ティングをリセスに接合せしめ得る。パッドはテフロン
からなり、このテフロンは、所定温度でこれに接するフ
ィルム層の上部層に設けられた接着剤コーティングと接
着しない。前記配設する工程では、テンプレート工具の
リセスを取り囲むその表面から第2金属部品が突出する
ようにテンプレート工具のリセス内に第2金属部品を挿
着する工程、及び第1金属部品のリセス内に第2金属部
品を配設すべく第1金属部品のリセス内にテンプレート
工具を適合させるようにテンプレート工具上に第1金属
部品を配置する工程を含んでいる。前記接着(ボンディ
ング)する工程では、第1金属部品及びテンプレート工
具をプレス内に挿着する工程、第1金属部品を予め設定
された所定温度まで加熱する工程、捕えられた空気及び
解放されたガスを逃がす(外部へ脱出させる)べく第1
所定時間に亘ってプレス工具をテンプレート工具上にリ
セットする工程、及び第2金属部品を絶縁体に接着せし
めるべく第2所定時間に亘って所定圧力でプレス工具を
テンプレート工具上に押圧せしめる工程を含んでいる。
第2金属部品は入力セグメント及び出力セグメントを含
んだセグメントを含んでおり、又、テンプレート工具は
かかる力セグメントのためのリセスを有している。前記
はんだ付け工程では、第2金属部品に形成されたパント
の上部表面を第3部品にはんだ付けする工程を含んでい
る。
【0011】また、本発明は自動生産ラインに沿って移
動せしめられる電気回路用パッケージの製造方法におい
て、生産ラインに沿ったステーションにおいて導電シャ
ントを供給する供給部を設けることを特徴とする。生産
ライン上のステーションに近づくパッケージの各々に対
して、シールドとそのパッケージの基板との間にはんだ
付けされるのに要求されるシャントが決定され、そし
て、かかるシャントがシールドにはんだ付けされる。
動せしめられる電気回路用パッケージの製造方法におい
て、生産ラインに沿ったステーションにおいて導電シャ
ントを供給する供給部を設けることを特徴とする。生産
ライン上のステーションに近づくパッケージの各々に対
して、シールドとそのパッケージの基板との間にはんだ
付けされるのに要求されるシャントが決定され、そし
て、かかるシャントがシールドにはんだ付けされる。
【0012】本発明ではさらに以下の特徴を含んでい
る。導電シャントは全て同一のものである。シールドは
入力シールドセグメント及び出力シールドセグメントを
含んだセグメントを含んでいる。また、前記決定する工
程では、入力シールドセグメントと基板との間及び出力
シールドセグメントと基板との間にはんだ付けされるの
に要求されるシャントを決定する工程を含んでいる。
る。導電シャントは全て同一のものである。シールドは
入力シールドセグメント及び出力シールドセグメントを
含んだセグメントを含んでいる。また、前記決定する工
程では、入力シールドセグメントと基板との間及び出力
シールドセグメントと基板との間にはんだ付けされるの
に要求されるシャントを決定する工程を含んでいる。
【0013】また、本発明は自動生産ラインに沿って移
動せしめられる電気回路用パッケージの製造方法におい
て、生産ラインに沿ったステーションにおいて異なった
数のパントを含む複数の金属シールドを供給する供給部
を設けることを特徴とする。生産ライン上のステーショ
ンに近づくパッケージの各々に対して、そのパッケージ
の基板にはんだ付けされるパントが決定され、決定され
た数のパントを備えるシールドが選択され、選択された
シールドのパントが基板にはんだ付けされる。
動せしめられる電気回路用パッケージの製造方法におい
て、生産ラインに沿ったステーションにおいて異なった
数のパントを含む複数の金属シールドを供給する供給部
を設けることを特徴とする。生産ライン上のステーショ
ンに近づくパッケージの各々に対して、そのパッケージ
の基板にはんだ付けされるパントが決定され、決定され
た数のパントを備えるシールドが選択され、選択された
シールドのパントが基板にはんだ付けされる。
【0014】本発明ではさらに以下の特徴を含んでい
る。導電パントは全て同一であり、シールドはセグメン
トを含んでいる。また、本発明は自動生産ラインに沿っ
て移動せしめられる電気回路用パッケージの製造方法に
おいて、生産ラインに沿ったステーションにて、金属シ
ールドを供給する供給部を設けることを特徴とする。生
産ライン上のステーションに近づくパッケージの各々に
対して、かかる方法は、そのパッケージの基板にはんだ
付けされるパントを決定する工程、決定された数のパン
トをシールドに打ち抜き(打ち出し)形成するパンチン
グ工程、及びパンチングされたシールドのパントを基板
にはんだ付けする工程を含んでいる。
る。導電パントは全て同一であり、シールドはセグメン
トを含んでいる。また、本発明は自動生産ラインに沿っ
て移動せしめられる電気回路用パッケージの製造方法に
おいて、生産ラインに沿ったステーションにて、金属シ
ールドを供給する供給部を設けることを特徴とする。生
産ライン上のステーションに近づくパッケージの各々に
対して、かかる方法は、そのパッケージの基板にはんだ
付けされるパントを決定する工程、決定された数のパン
トをシールドに打ち抜き(打ち出し)形成するパンチン
グ工程、及びパンチングされたシールドのパントを基板
にはんだ付けする工程を含んでいる。
【0015】本発明ではさらに以下の特徴を含んでい
る。導電パントは全て同一であり、シールドはセグメン
トを含んでいる。導電体はプリント回路基板上に設けら
れた導電路であってもよく、シートはお互いに接着され
た導電材料からなる多重層を含んでいる。パントは全周
湾曲した形状あるいはルーバー形状を有している。本発
明の利点には以下の内容が含まれる。本構造の絶縁体
は、ベースプレートとシールドとの間において、集積電
力装置のセラミック層上の引っ張り応力を減少させる変
動温度下にかかる構造が曝されると、シールドに対して
ベースプレートの横方向の移動を許容するコンプライア
ンス(弾力性)を導くことになる。シールドの剛性は、
かかる構造体が変動温度に曝される際の集積電力装置の
セラミック層の曲がりを減少せしめる。接着剤パターン
は、集積電力装置がシールドにはんだ付けされ得るま
で、シールド上に集積電力装置を正確に位置め固定す
る。テンプレート工具を用いることにより、シールドが
1工程でベースプレートのリセス内に設置されて接合さ
れるため、製造コストの低減及び製造時間の短縮化が図
れる。また、テンプレート工具を用いることで、シール
ドをリセス内に正確に設置することができる。絶縁体に
対して押圧せしめられる表面にうね状部分(凸部分)を
有したパッドを備えるプレス工具を用いることにより、
絶縁体の層同士の間から又絶縁体とリセスとの間から逃
れる捕えられた空気及び解放されたガスの量を増加させ
ることができる。
る。導電パントは全て同一であり、シールドはセグメン
トを含んでいる。導電体はプリント回路基板上に設けら
れた導電路であってもよく、シートはお互いに接着され
た導電材料からなる多重層を含んでいる。パントは全周
湾曲した形状あるいはルーバー形状を有している。本発
明の利点には以下の内容が含まれる。本構造の絶縁体
は、ベースプレートとシールドとの間において、集積電
力装置のセラミック層上の引っ張り応力を減少させる変
動温度下にかかる構造が曝されると、シールドに対して
ベースプレートの横方向の移動を許容するコンプライア
ンス(弾力性)を導くことになる。シールドの剛性は、
かかる構造体が変動温度に曝される際の集積電力装置の
セラミック層の曲がりを減少せしめる。接着剤パターン
は、集積電力装置がシールドにはんだ付けされ得るま
で、シールド上に集積電力装置を正確に位置め固定す
る。テンプレート工具を用いることにより、シールドが
1工程でベースプレートのリセス内に設置されて接合さ
れるため、製造コストの低減及び製造時間の短縮化が図
れる。また、テンプレート工具を用いることで、シール
ドをリセス内に正確に設置することができる。絶縁体に
対して押圧せしめられる表面にうね状部分(凸部分)を
有したパッドを備えるプレス工具を用いることにより、
絶縁体の層同士の間から又絶縁体とリセスとの間から逃
れる捕えられた空気及び解放されたガスの量を増加させ
ることができる。
【0016】シャント及びパントは、シールドがPCB
上のポイント間あるいはPCB上のポイントと出力ピン
との間で電流を通すことを許容する。シャントの代わり
にパントを用いることにより、在庫品を減少でき、又、
シャントを配置する工程及びはんだ付けする工程を削減
できる。全周が湾曲形状をなしたパントの代わりにルー
バータイプのパントを用いることにより、必要なシール
ドの量(面積)を減少せしめることができ、又、シャン
トを配置する工程及びはんだ付けする工程を削減でき
る。全周が湾曲形状をなしたパントの代わりにルーバー
タイプのパントを用いることにより、必要なシールドの
量(面積)を減少せしめることができ、又、パントを成
形する際にシールドのエッジ(縁部)が波打つのを防止
することができる。
上のポイント間あるいはPCB上のポイントと出力ピン
との間で電流を通すことを許容する。シャントの代わり
にパントを用いることにより、在庫品を減少でき、又、
シャントを配置する工程及びはんだ付けする工程を削減
できる。全周が湾曲形状をなしたパントの代わりにルー
バータイプのパントを用いることにより、必要なシール
ドの量(面積)を減少せしめることができ、又、シャン
トを配置する工程及びはんだ付けする工程を削減でき
る。全周が湾曲形状をなしたパントの代わりにルーバー
タイプのパントを用いることにより、必要なシールドの
量(面積)を減少せしめることができ、又、パントを成
形する際にシールドのエッジ(縁部)が波打つのを防止
することができる。
【0017】他の利点及び特徴は、以下の詳細な説明及
び特許請求の範囲により明らかとなる。
び特許請求の範囲により明らかとなる。
【0018】
【実施例】アルミニウム(Al)の熱膨張係数は、約
6.35×10-4 mm/mm℃(25×10- 6インチ/インチ・
℃)である。しかしながら、セラミック(酸化アルミニ
ウム,Al2O3)の熱膨張係数は、約 2.032×10-4
mm/mm・℃(8×10-6インチ/インチ・℃)である。
図1(a)に示される構造において、ベースプレート22
の厚さが増加すると、熱膨張係数の相違によりベース板
22によってセラミック層18上に加えられる機械的応
力は増加し、そしてセラミック層18内にクラックある
いは円錐状の割れ24が生じ得る。セラミック層18内
にクラック及び割れが生じないようにベース板とセラミ
ックの厚さの比が設定されるところでさえも、まだ熱膨
張及び収縮の危険にさらされ、あるいは粘着層20の機
械的(及び熱的)完全性を破壊する危険性がある。
6.35×10-4 mm/mm℃(25×10- 6インチ/インチ・
℃)である。しかしながら、セラミック(酸化アルミニ
ウム,Al2O3)の熱膨張係数は、約 2.032×10-4
mm/mm・℃(8×10-6インチ/インチ・℃)である。
図1(a)に示される構造において、ベースプレート22
の厚さが増加すると、熱膨張係数の相違によりベース板
22によってセラミック層18上に加えられる機械的応
力は増加し、そしてセラミック層18内にクラックある
いは円錐状の割れ24が生じ得る。セラミック層18内
にクラック及び割れが生じないようにベース板とセラミ
ックの厚さの比が設定されるところでさえも、まだ熱膨
張及び収縮の危険にさらされ、あるいは粘着層20の機
械的(及び熱的)完全性を破壊する危険性がある。
【0019】図2を参照するに、熱膨張の影響に対する
対抗力及びダイとベース板32との間の熱抵抗は共にセ
ラミック層30をベース板32から機械的に切り離すこ
とによって改善される。銅の層34は共晶接着剤36を
介してセラミック層30の底面に直接接着されている。
半導体ダイ10及び銅製リード14はセラミック層30
の上面に取り付けられている。銅の層34の底面ははん
だ38によって金属シールド板40に取り付けられてい
る。シールド板40及びベース板32は、電気絶縁体4
2によって分離されている。シールド40がダイ10と
ベース板32の間に挿入されそして両者を絶縁している
ので、それは(以下に述べる手段によって)静電シール
ドとして接続されてダイ10とベース板32との間のキ
ャパシタンス(静電容量)を減少せしめる。
対抗力及びダイとベース板32との間の熱抵抗は共にセ
ラミック層30をベース板32から機械的に切り離すこ
とによって改善される。銅の層34は共晶接着剤36を
介してセラミック層30の底面に直接接着されている。
半導体ダイ10及び銅製リード14はセラミック層30
の上面に取り付けられている。銅の層34の底面ははん
だ38によって金属シールド板40に取り付けられてい
る。シールド板40及びベース板32は、電気絶縁体4
2によって分離されている。シールド40がダイ10と
ベース板32の間に挿入されそして両者を絶縁している
ので、それは(以下に述べる手段によって)静電シール
ドとして接続されてダイ10とベース板32との間のキ
ャパシタンス(静電容量)を減少せしめる。
【0020】図1(a)に示すアセンブリにおけるセラミ
ック18の破壊(割れ)は、セラミックが曲げられて最
大許容値を越える引っ張り応力が誘発された場合に生じ
る。かかる最大許容引っ張り応力は、一般に脆性破壊を
生じる最大許容圧縮応力よりもかなり小さい。この曲げ
は、アルミニウム22とセラミック18の熱膨張係数の
相違及び製造及び作動時における温度の急激な上昇によ
って引き起こされる。応力を引き起こす温度に抵抗する
ための図2に示されるアセンブリの能力は、絶縁層42
の低い伸縮率がベース板32とシールド40との間にコ
ンプライアンス(追従性,弾力性)を生じて、金属の相
対的な横方向の移動を許容するという事実を含んだ要因
の組み合せによるものである。それ故、かかるコンプラ
イアンスにより、セラミック内の最大引っ張り応力が2
次的に減少すると共にセラミック30の曲げ量が減少せ
しめられる。また、(アルミニウムベース板32よりも
高い伸縮率を有する銅層34を用いることにより)複合
金属層の伸縮率が増加することで、セラミック30に対
する金属積層全体の剛性が増加し、その結果セラミック
の曲げが減少する。
ック18の破壊(割れ)は、セラミックが曲げられて最
大許容値を越える引っ張り応力が誘発された場合に生じ
る。かかる最大許容引っ張り応力は、一般に脆性破壊を
生じる最大許容圧縮応力よりもかなり小さい。この曲げ
は、アルミニウム22とセラミック18の熱膨張係数の
相違及び製造及び作動時における温度の急激な上昇によ
って引き起こされる。応力を引き起こす温度に抵抗する
ための図2に示されるアセンブリの能力は、絶縁層42
の低い伸縮率がベース板32とシールド40との間にコ
ンプライアンス(追従性,弾力性)を生じて、金属の相
対的な横方向の移動を許容するという事実を含んだ要因
の組み合せによるものである。それ故、かかるコンプラ
イアンスにより、セラミック内の最大引っ張り応力が2
次的に減少すると共にセラミック30の曲げ量が減少せ
しめられる。また、(アルミニウムベース板32よりも
高い伸縮率を有する銅層34を用いることにより)複合
金属層の伸縮率が増加することで、セラミック30に対
する金属積層全体の剛性が増加し、その結果セラミック
の曲げが減少する。
【0021】さらに、セラミック層30とベース板32
との間の熱抵抗は、図1(a)の構造に比べて改善され
る。図1(a)においては、全ての熱(H)は粘着ボンド
20の領域を通ってセラミック18の下部表面からベー
ス板内に通過しなければならない。エポキシ樹脂の如き
本発明にとって好ましい接着剤は、一般的に熱伝導率が
低い。図2において、熱は高い熱伝導性を有する金属層
34,38を通り抜け、そして、高い熱伝導性を有する
金属シールド40によって比較的広い範囲にわたって拡
散せしめられる。その際、熱は絶縁体42を通り抜けて
ベース板へ流れ込む。通常、カプトン(Kapton)MTポ
リイミドシートの如き絶縁体42は、エポキシ樹脂の接
着剤を好み、又、比較的に熱伝導率が低い。しかしなが
ら、熱が通過する絶縁体42(図2)の領域を粘着ボン
ド20の領域よりもかなり大きくできるので、図2の構
造ではセラミックの下部表面と金属ベース板との間にお
いて良好な熱伝導性が得られる。
との間の熱抵抗は、図1(a)の構造に比べて改善され
る。図1(a)においては、全ての熱(H)は粘着ボンド
20の領域を通ってセラミック18の下部表面からベー
ス板内に通過しなければならない。エポキシ樹脂の如き
本発明にとって好ましい接着剤は、一般的に熱伝導率が
低い。図2において、熱は高い熱伝導性を有する金属層
34,38を通り抜け、そして、高い熱伝導性を有する
金属シールド40によって比較的広い範囲にわたって拡
散せしめられる。その際、熱は絶縁体42を通り抜けて
ベース板へ流れ込む。通常、カプトン(Kapton)MTポ
リイミドシートの如き絶縁体42は、エポキシ樹脂の接
着剤を好み、又、比較的に熱伝導率が低い。しかしなが
ら、熱が通過する絶縁体42(図2)の領域を粘着ボン
ド20の領域よりもかなり大きくできるので、図2の構
造ではセラミックの下部表面と金属ベース板との間にお
いて良好な熱伝導性が得られる。
【0022】図3を参照するに、6063アルミニウム合金
により形成されたベース板32は、リセス(凹部)4
4、リセス44の外縁部に位置する外周凸部46、及び
側部50,52に沿ったアンダーカット48を含んでい
る。アルミニウムは、その良熱伝導性、製造容易性及び
機械加工容易性によりベース板32の材料として用いる
ことができるが、他の熱伝導性材料を用いることも可能
である。また、図4(a),4(b)を参照するに、リセス4
4及びアンダーカット48により、熱可塑性材料(例え
ばバロックス又はアルテム)により成形されてアンダー
カット48に適合するように形成された歯58を備える
側壁56を有する略カップ形状のケース54をベース板
32に連結することができる。ケース54及びベース板
32は、電気部品(不図示)を囲繞し、この電気部品に
は、セラミック層(すなわち、図2中のセラミック層3
0)の上に銅製リードを介して設けられたプリント回路
基板(PCB,不図示)に電気的に接続された半導体ダ
イを含んで、電気装置を形成している。かかる電気装置
は電力コンバータである。収納されたPCBに対しての
外部からの接続は、ケース54の孔59を通って延出す
るリード(不図示)を介して行われる。ケース及びケー
スとベース板とのアセンブリに関する詳細な内容は、本
出願の譲受人と同じ譲受人に譲渡された 1993年11月
23日付出願の米国特許出願第 07/914,347号に記載さ
れている。
により形成されたベース板32は、リセス(凹部)4
4、リセス44の外縁部に位置する外周凸部46、及び
側部50,52に沿ったアンダーカット48を含んでい
る。アルミニウムは、その良熱伝導性、製造容易性及び
機械加工容易性によりベース板32の材料として用いる
ことができるが、他の熱伝導性材料を用いることも可能
である。また、図4(a),4(b)を参照するに、リセス4
4及びアンダーカット48により、熱可塑性材料(例え
ばバロックス又はアルテム)により成形されてアンダー
カット48に適合するように形成された歯58を備える
側壁56を有する略カップ形状のケース54をベース板
32に連結することができる。ケース54及びベース板
32は、電気部品(不図示)を囲繞し、この電気部品に
は、セラミック層(すなわち、図2中のセラミック層3
0)の上に銅製リードを介して設けられたプリント回路
基板(PCB,不図示)に電気的に接続された半導体ダ
イを含んで、電気装置を形成している。かかる電気装置
は電力コンバータである。収納されたPCBに対しての
外部からの接続は、ケース54の孔59を通って延出す
るリード(不図示)を介して行われる。ケース及びケー
スとベース板とのアセンブリに関する詳細な内容は、本
出願の譲受人と同じ譲受人に譲渡された 1993年11月
23日付出願の米国特許出願第 07/914,347号に記載さ
れている。
【0023】熱伝導性のあるポリイミドフィルム60,
62(図3)の2つの薄い層は、リセス44内に配置さ
れている。この2つの層は略同一のものであり、又、米
国オハイオ州サークル市(Circleville, Ohio, USA)に
あるデュポンフィルムズ社(Dupont Films)によって製
造販売されているカプトンMT(Kapton MT)と呼ばれる
タイプのものでもよい。ポリイミドフィルムの一方の層
は、他方の層の上に設けられてアルミニウムベース板3
2を導電シールド板92(図9)から電気的に絶縁すべ
く十分な絶縁耐力を提供する。
62(図3)の2つの薄い層は、リセス44内に配置さ
れている。この2つの層は略同一のものであり、又、米
国オハイオ州サークル市(Circleville, Ohio, USA)に
あるデュポンフィルムズ社(Dupont Films)によって製
造販売されているカプトンMT(Kapton MT)と呼ばれる
タイプのものでもよい。ポリイミドフィルムの一方の層
は、他方の層の上に設けられてアルミニウムベース板3
2を導電シールド板92(図9)から電気的に絶縁すべ
く十分な絶縁耐力を提供する。
【0024】しかしながら、国際安全機関(例えば、保
険業研究所(Underwriters Laboratory…U.L.)によっ
て強要された要求を満たすために、単一のフィルム層内
のピンホールによって生じるショートから保護すべく一
般に2つの層を必要とする。積層されたポリイミドフィ
ルム層両方にあるピンホールがショートを形成する可能
性も僅かながら存在する。ポリイミドフィルム層60,
62は、そのフィルム層をベース板32へ、又そのフィ
ルム層60,62同士を、さらに導電シールド板92へ
取り付けるために、ポリイミド接着剤(例えば、デュポ
ン製の純粋なポリイミド熱硬化性樹脂で、フィルムの両
サイドに分散させられる)で両サイドが被覆されてい
る。
険業研究所(Underwriters Laboratory…U.L.)によっ
て強要された要求を満たすために、単一のフィルム層内
のピンホールによって生じるショートから保護すべく一
般に2つの層を必要とする。積層されたポリイミドフィ
ルム層両方にあるピンホールがショートを形成する可能
性も僅かながら存在する。ポリイミドフィルム層60,
62は、そのフィルム層をベース板32へ、又そのフィ
ルム層60,62同士を、さらに導電シールド板92へ
取り付けるために、ポリイミド接着剤(例えば、デュポ
ン製の純粋なポリイミド熱硬化性樹脂で、フィルムの両
サイドに分散させられる)で両サイドが被覆されてい
る。
【0025】図5を参照するに、フィルム層60,62
をベース板32に接着しかつフィルム層同士をお互いに
接着するために、ベース板32がプレス65のヒートプ
レート64上に置かれて、ベース板32は約 190℃まで
熱せられる。テフロンパッド68が取り付けられりたプ
レス工具66は、リセス44内のフィルム層60,62
上に降下せしめられる。テフロンパッドはフィルム層6
0の上面に設けられたポリイミド接着剤を突き刺すこと
もなく、又かき乱すこともない。その結果、かかる接着
剤を後の導電シールド板92(図9)の取り付けに用い
ることができる。
をベース板32に接着しかつフィルム層同士をお互いに
接着するために、ベース板32がプレス65のヒートプ
レート64上に置かれて、ベース板32は約 190℃まで
熱せられる。テフロンパッド68が取り付けられりたプ
レス工具66は、リセス44内のフィルム層60,62
上に降下せしめられる。テフロンパッドはフィルム層6
0の上面に設けられたポリイミド接着剤を突き刺すこと
もなく、又かき乱すこともない。その結果、かかる接着
剤を後の導電シールド板92(図9)の取り付けに用い
ることができる。
【0026】初めに、プレス工具の重量のみ、すなわち
0から 0.0141kg/mm2(0から20ポンド/インチ2(ps
i))の範囲の圧力がフィルム層に加えられる。これによ
り、層の間に捕えられた空気及び接着コーティングから
放出された(例えば解放された)ガスが、フィルム層6
0,62の間から、又、底部フィルム層62とベース板
32との間から脱出せしめられる。 190℃において、全
てのガスを解放して逃がすのに約30秒を要する。
0から 0.0141kg/mm2(0から20ポンド/インチ2(ps
i))の範囲の圧力がフィルム層に加えられる。これによ
り、層の間に捕えられた空気及び接着コーティングから
放出された(例えば解放された)ガスが、フィルム層6
0,62の間から、又、底部フィルム層62とベース板
32との間から脱出せしめられる。 190℃において、全
てのガスを解放して逃がすのに約30秒を要する。
【0027】図6(a),(b),(c)を参照するに、逃れるガ
スの量を増加させるために、テフロンパッド68の底側
71(図5)の中央部は、うね状部70を備えるように
形成されている。かかるうね状部は、テフロンパッド6
8の幅W2よりも小さい幅W1を有する別のテフロン層
72(図6(b))をテフロンパッド68に接合する方法、
あるいは突出部74(図6(c))を有するようにテフロン
パッド68を成形する方法を含んだ種々の方法によって
形成される。このうね状部は、捕えられたガスが逃れる
ために移動しなければならない距離Dを短くし、0から
0.0141kg/mm2(0から20psi)の圧力において、うね
状部70は捕えられたガスが逃れることができるようフ
ィルム層60,62の縁部に向かって移動せしめられる
ような“波動効果”を生起する。
スの量を増加させるために、テフロンパッド68の底側
71(図5)の中央部は、うね状部70を備えるように
形成されている。かかるうね状部は、テフロンパッド6
8の幅W2よりも小さい幅W1を有する別のテフロン層
72(図6(b))をテフロンパッド68に接合する方法、
あるいは突出部74(図6(c))を有するようにテフロン
パッド68を成形する方法を含んだ種々の方法によって
形成される。このうね状部は、捕えられたガスが逃れる
ために移動しなければならない距離Dを短くし、0から
0.0141kg/mm2(0から20psi)の圧力において、うね
状部70は捕えられたガスが逃れることができるようフ
ィルム層60,62の縁部に向かって移動せしめられる
ような“波動効果”を生起する。
【0028】両フィルム層は異なった形状をしていても
良く、又、ベース板のリセスの内部に配置される必要は
ない。フィルム層の形状に対応し又テフロンパッド及び
フィルム層の形状に追従する中央うね部を有したテフロ
ンパッドは、再びフィルム層同士が接合される際に両フ
ィルム層の間から逃れるガスの量を増加させるのに使用
され得る。例えば、フィルム層76,78が円形(図7
(a))のところでは、円形のテフロンパッド82を備えた
円形プレス工具80が提供され、そして、図7(b)に示
されるように、テフロンパッド82の底部85中央に円
形うね状部84が位置付けられる。同様に、フィルム層
がL形状(不図示)のところでは、L形状のテフロンパ
ッド86(図8)が、その底部89***に位置付けら
れたL形状うね状部88を備えた形で提供される。
良く、又、ベース板のリセスの内部に配置される必要は
ない。フィルム層の形状に対応し又テフロンパッド及び
フィルム層の形状に追従する中央うね部を有したテフロ
ンパッドは、再びフィルム層同士が接合される際に両フ
ィルム層の間から逃れるガスの量を増加させるのに使用
され得る。例えば、フィルム層76,78が円形(図7
(a))のところでは、円形のテフロンパッド82を備えた
円形プレス工具80が提供され、そして、図7(b)に示
されるように、テフロンパッド82の底部85中央に円
形うね状部84が位置付けられる。同様に、フィルム層
がL形状(不図示)のところでは、L形状のテフロンパ
ッド86(図8)が、その底部89***に位置付けら
れたL形状うね状部88を備えた形で提供される。
【0029】捕えられたガスが脱出せしめられた後、プ
レス65はプレス工具66及びテフロンパッド68(図
5)に対して 0.281kg /mm2( 400psi)まで圧力を加え
る。この圧力は 190℃において約10秒間フィルム層6
0,62及びベース板32に加えられて、フィルム層を
お互いに(図2中の成形絶縁層42)又ベース板に接着
する。その後、プレス工具は上昇せしめられ、ベース板
及び接着されたフィルム層はプレスから取り外されて、
冷却される。
レス65はプレス工具66及びテフロンパッド68(図
5)に対して 0.281kg /mm2( 400psi)まで圧力を加え
る。この圧力は 190℃において約10秒間フィルム層6
0,62及びベース板32に加えられて、フィルム層を
お互いに(図2中の成形絶縁層42)又ベース板に接着
する。その後、プレス工具は上昇せしめられ、ベース板
及び接着されたフィルム層はプレスから取り外されて、
冷却される。
【0030】190℃という温度は、ポリイミド接着剤の
接着温度範囲内においてポリイミドフィルム層の融点よ
りも高くテフロンパッドの融点よりも低く選ばれたもの
である。図9及び10を参照するに、シールド板92は
リセス44内の接着されたフィルム層60の上部表面9
0に配置される。シールド板92は連続したシートで
も、又、複数のセグメント(切片)例えば92a及び9
2bを有するものでもよい。例えば、電力コンバータに
おいて、シールド92a(入力シールド)は、コンバー
タの入力(不図示)に接続された電子回路構成に結合あ
るいは接続される。また、シールド切片92b(出力シ
ールド)は、コンバータの出力(不図示)に接続された
電子回路構成に結合あるいは接続される。ベース板32
内のノッチ94は、装置を製造する際にリセス内にシー
ルドを位置付けるのを助ける基準点として用いられる。
接着温度範囲内においてポリイミドフィルム層の融点よ
りも高くテフロンパッドの融点よりも低く選ばれたもの
である。図9及び10を参照するに、シールド板92は
リセス44内の接着されたフィルム層60の上部表面9
0に配置される。シールド板92は連続したシートで
も、又、複数のセグメント(切片)例えば92a及び9
2bを有するものでもよい。例えば、電力コンバータに
おいて、シールド92a(入力シールド)は、コンバー
タの入力(不図示)に接続された電子回路構成に結合あ
るいは接続される。また、シールド切片92b(出力シ
ールド)は、コンバータの出力(不図示)に接続された
電子回路構成に結合あるいは接続される。ベース板32
内のノッチ94は、装置を製造する際にリセス内にシー
ルドを位置付けるのを助ける基準点として用いられる。
【0031】ある安全機関の基準を満たす電力コンバー
タの場合においては、入力シールド92a,出力シール
ド92b、及びベース板32はお互いに絶縁されること
が必要である。電力変換装置において、U.L.の安全
基準では、入力シールド92aと出力シールド92bと
の間で 3000ボルトにまで達する電圧に耐え得ることを
要求している。同様に、U.L.の安全基準では、装置
が入力シールド92aとベース板32の内側エッジ96
との間で 2000ボルト、出力シールド92bとベース板
32の内側エッシ96との間で 1000ボルトにまで達す
る電圧に耐え得ることを要求している。
タの場合においては、入力シールド92a,出力シール
ド92b、及びベース板32はお互いに絶縁されること
が必要である。電力変換装置において、U.L.の安全
基準では、入力シールド92aと出力シールド92bと
の間で 3000ボルトにまで達する電圧に耐え得ることを
要求している。同様に、U.L.の安全基準では、装置
が入力シールド92aとベース板32の内側エッジ96
との間で 2000ボルト、出力シールド92bとベース板
32の内側エッシ96との間で 1000ボルトにまで達す
る電圧に耐え得ることを要求している。
【0032】一方、距離D1(入力シールド92aから
エッシ96まで)、D2(出力シールド92bからエッ
ジ96まで)、及びD3(入力シールド92aから出力
シールド92bまで)の値を大きくすればするほど、耐
え得る電圧も大きくなる。他方、シールド片はできるだ
け大きくかつお互いに又ベース板のエッジにできるだけ
接近させて形成することが望ましく、これにより例え
ば、熱抵抗をできるかぎり最小にし、又、最大量の電流
を伝えることができる。
エッシ96まで)、D2(出力シールド92bからエッ
ジ96まで)、及びD3(入力シールド92aから出力
シールド92bまで)の値を大きくすればするほど、耐
え得る電圧も大きくなる。他方、シールド片はできるだ
け大きくかつお互いに又ベース板のエッジにできるだけ
接近させて形成することが望ましく、これにより例え
ば、熱抵抗をできるかぎり最小にし、又、最大量の電流
を伝えることができる。
【0033】型板工具(template tool)として引用され
る配置工具 100(図11)は、入力シールド92a及び
出力シールド92b(図9及び10)をベース板のリセ
ス44内に設定(すなわち正確に配置)するのに用いら
れる。テンプレート工具 100は、入力シールド92a及
び出力シールド92bの形状各々に適合するリセス 10
2,104を備えるように製造される。
る配置工具 100(図11)は、入力シールド92a及び
出力シールド92b(図9及び10)をベース板のリセ
ス44内に設定(すなわち正確に配置)するのに用いら
れる。テンプレート工具 100は、入力シールド92a及
び出力シールド92bの形状各々に適合するリセス 10
2,104を備えるように製造される。
【0034】リセス 102,104は、シールドの寸法を入力
したコンピュータ数値制御(CNC)によって正確にミ
ーリング(切削)される。シールドの設計が変わると、
新しいシールドの寸法を用いて新たなテンプレート工具
が迅速かつ容易に作製される。テンプレート工具 100の
外径寸法 106,108は、リセス44(図9及び10)の寸
法に適合する。外側凸部 110の幅W3は、入力シールド
92aがベース板の外周凸部46の内側エッジ96から
取り除かれるのに必要な距離D1と正確に適合し、外側
凸部 111の幅W4は、出力シールド92bが内側エッジ
96から取り除かれるのに必要な距離D2と正確に適合
し、内側凸部 112の幅W5は入力及び出力シールド92
a,92bがお互いに取り去られるのに必要な距離D3
に正確に適合する。
したコンピュータ数値制御(CNC)によって正確にミ
ーリング(切削)される。シールドの設計が変わると、
新しいシールドの寸法を用いて新たなテンプレート工具
が迅速かつ容易に作製される。テンプレート工具 100の
外径寸法 106,108は、リセス44(図9及び10)の寸
法に適合する。外側凸部 110の幅W3は、入力シールド
92aがベース板の外周凸部46の内側エッジ96から
取り除かれるのに必要な距離D1と正確に適合し、外側
凸部 111の幅W4は、出力シールド92bが内側エッジ
96から取り除かれるのに必要な距離D2と正確に適合
し、内側凸部 112の幅W5は入力及び出力シールド92
a,92bがお互いに取り去られるのに必要な距離D3
に正確に適合する。
【0035】図12に示されるように、入力及び出力シ
ールド92a,92bはテンプレート工具 100のリセス
102,104内にセットされる。図13を参照するに、かか
る図にはベース板32の底部32aが示されており、ベ
ース板32はテンプレート工具 100に組み込まれてテン
プレート工具 100は(点線 114で示された)リセス44
内に正確に適合する。
ールド92a,92bはテンプレート工具 100のリセス
102,104内にセットされる。図13を参照するに、かか
る図にはベース板32の底部32aが示されており、ベ
ース板32はテンプレート工具 100に組み込まれてテン
プレート工具 100は(点線 114で示された)リセス44
内に正確に適合する。
【0036】図15に示されるように、シールド92
a,92bの厚さ約 0.0762mm(0.003インチ)の部分 1
16は、テンプレート工具 100内のリセス 102,104から突
出している。その結果、プレス工具66が、組み込まれ
たテンプレート工具とベース板(図14)の上に下降せ
しめられると、シールドはフィルム層60,62と接着
せしめられるが、工具上の凸部 110,111,112はフィルム
層と接着せしめられることはない。
a,92bの厚さ約 0.0762mm(0.003インチ)の部分 1
16は、テンプレート工具 100内のリセス 102,104から突
出している。その結果、プレス工具66が、組み込まれ
たテンプレート工具とベース板(図14)の上に下降せ
しめられると、シールドはフィルム層60,62と接着
せしめられるが、工具上の凸部 110,111,112はフィルム
層と接着せしめられることはない。
【0037】ベース板32がプレス65内に戻される
と、ヒートプレート64がベース板を約 250℃に加熱す
る。プレス工具66はテンプレート工具 100上で約30
秒間0から約 0.0141kg/mm2(20psi)まで圧力を加
え、これにより解放されたガス及び空気が除出され、そ
してプレイよる圧力がさらに30秒間約 0.281kg/mm
2(400psi)まで増加させられる。その結果、シールド
は確実にリセス44内に設定され(取り付けられ)そし
てフィルム層60,62に接着される。取り付けが高精
度故に、シールドはできるだけ大きくすることができ、
ベース板の外周凸部46の縁部96にできるだけ接近さ
せて配置され(すなわち、図10においてD1及びD2
の寸法を小さくでき)、又、シールド同士をお互いにで
きるだけ接近させて配置することができる(すなわち、
D3の寸法を小さくできる)。その後、テンプレート工
具 100及びベース板32は、プレス65から取り外さ
れ、ベース板は冷却される。
と、ヒートプレート64がベース板を約 250℃に加熱す
る。プレス工具66はテンプレート工具 100上で約30
秒間0から約 0.0141kg/mm2(20psi)まで圧力を加
え、これにより解放されたガス及び空気が除出され、そ
してプレイよる圧力がさらに30秒間約 0.281kg/mm
2(400psi)まで増加させられる。その結果、シールド
は確実にリセス44内に設定され(取り付けられ)そし
てフィルム層60,62に接着される。取り付けが高精
度故に、シールドはできるだけ大きくすることができ、
ベース板の外周凸部46の縁部96にできるだけ接近さ
せて配置され(すなわち、図10においてD1及びD2
の寸法を小さくでき)、又、シールド同士をお互いにで
きるだけ接近させて配置することができる(すなわち、
D3の寸法を小さくできる)。その後、テンプレート工
具 100及びベース板32は、プレス65から取り外さ
れ、ベース板は冷却される。
【0038】接着されたフィルム層60,62(すなわ
ち、図2中の絶縁層42)は、各々約 0.066mm (0.0026
インチ)の厚さしかない。シールドのばり(すなわち、
鋭い突出部)は、シールドとベース板との間に短絡路
(short circuit)を形成し得る。フィルム層上の破片
も同様の危険を提供する。シールドのばりが及ぼす他の
危険性としては、外周凸部46の内側エッシ96とある
いは他のシールドと短絡(ショート)を生ずる可能性が
あり(図10)、又、ベース板のエッジ96とシールド
との間あるいはシールド同士との間における最大電圧を
減少させる可能性がある。従って、フィルム層は汚染さ
れないようにしなければならず、又、シールドにばりが
生じないようにしなければならない。
ち、図2中の絶縁層42)は、各々約 0.066mm (0.0026
インチ)の厚さしかない。シールドのばり(すなわち、
鋭い突出部)は、シールドとベース板との間に短絡路
(short circuit)を形成し得る。フィルム層上の破片
も同様の危険を提供する。シールドのばりが及ぼす他の
危険性としては、外周凸部46の内側エッシ96とある
いは他のシールドと短絡(ショート)を生ずる可能性が
あり(図10)、又、ベース板のエッジ96とシールド
との間あるいはシールド同士との間における最大電圧を
減少させる可能性がある。従って、フィルム層は汚染さ
れないようにしなければならず、又、シールドにばりが
生じないようにしなければならない。
【0039】エッチング、パンチング(打ち抜き)、及
び金属シートからシールドを切り取るレーザカッティン
グを含むシールドの形成方法としては種々の方法が存在
する。レーザカッティングは、ばりの発生を防止でき
る。化学的エッチング処理は、レーザカッティングより
も安価であり、又、エッチング液がエッチングされる層
のエッジ(縁部)まわりをエッチングするため、本質的
にばりを生ずることはない。表面あるいはシールドが収
納されそしてリセス内にそれらを配置する直前にシール
ドがとり除かれるところの取り付け具をエッチングする
ことにより、ハンドリングを少なくでき、又、ばりが存
在しない状態でシールドを維持することができる。
び金属シートからシールドを切り取るレーザカッティン
グを含むシールドの形成方法としては種々の方法が存在
する。レーザカッティングは、ばりの発生を防止でき
る。化学的エッチング処理は、レーザカッティングより
も安価であり、又、エッチング液がエッチングされる層
のエッジ(縁部)まわりをエッチングするため、本質的
にばりを生ずることはない。表面あるいはシールドが収
納されそしてリセス内にそれらを配置する直前にシール
ドがとり除かれるところの取り付け具をエッチングする
ことにより、ハンドリングを少なくでき、又、ばりが存
在しない状態でシールドを維持することができる。
【0040】シールド材料のシートからシールドを打ち
抜くパンチングは、エッチングよりも安価であるが、ば
りを生じさせる。幸いにも、パンチングにおいてばりが
生じた場合には、それらは同じ方向を向いた状態で発生
する。ばりが発生する方向におけるシールドの表面は、
テンプレート工具 100のリセス 102,104内に配置される
表面である。リセスはばりを収容するレリーフにミーリ
ングされ(削られ)得る。
抜くパンチングは、エッチングよりも安価であるが、ば
りを生じさせる。幸いにも、パンチングにおいてばりが
生じた場合には、それらは同じ方向を向いた状態で発生
する。ばりが発生する方向におけるシールドの表面は、
テンプレート工具 100のリセス 102,104内に配置される
表面である。リセスはばりを収容するレリーフにミーリ
ングされ(削られ)得る。
【0041】シールドをベース板と同じ材料(例えばア
ルミニウム)で作ると、シールドとベース板との間の熱
膨張係数が異なるのを防止できる。しかしながら、銅層
34(図2)はアルミニウムに対して容易にはんだ付け
することができない。逆に、銀は銅に対して容易にはん
だ付けされる。また、他のさらに高価な材料が金及び白
金の如き貴金属を含んだ銅に対して容易にはんだ付けさ
れる。しかしながら、銅の層が銀の層にはんだ付けされ
ると、アルミニウム層の上の銀の層が分離してしまう。
従って、図16に示されるように、3重の積層シールド
が、約 0.483mm(0.019インチ)の厚さT1を有するアル
ミニウム層122、約 0.025mm(0.001インチ)の厚さT2
を有する銅の中間層 124、及び約 0.051mm(0.002イン
チ)の厚さT3を有する銀の層 126により提供される。
厚いアルミニウムの層は、シールドの熱膨張係数がアル
ミニウムベース板のそれに近づくのを保証する。銅の層
124は、それが銀の層にはんだ付けされる際に、銀の層
126とアルミニウムの層 122が分離するのを防止する。
さらに、シールド40は高い熱伝導性を有することにな
る。ニッケルの如き他の材料がアルミニウムの層と銀の
層とが分離するのを防止する中間層として使用され得る
が、銅はその高い熱伝導性故に好ましいものである。
ルミニウム)で作ると、シールドとベース板との間の熱
膨張係数が異なるのを防止できる。しかしながら、銅層
34(図2)はアルミニウムに対して容易にはんだ付け
することができない。逆に、銀は銅に対して容易にはん
だ付けされる。また、他のさらに高価な材料が金及び白
金の如き貴金属を含んだ銅に対して容易にはんだ付けさ
れる。しかしながら、銅の層が銀の層にはんだ付けされ
ると、アルミニウム層の上の銀の層が分離してしまう。
従って、図16に示されるように、3重の積層シールド
が、約 0.483mm(0.019インチ)の厚さT1を有するアル
ミニウム層122、約 0.025mm(0.001インチ)の厚さT2
を有する銅の中間層 124、及び約 0.051mm(0.002イン
チ)の厚さT3を有する銀の層 126により提供される。
厚いアルミニウムの層は、シールドの熱膨張係数がアル
ミニウムベース板のそれに近づくのを保証する。銅の層
124は、それが銀の層にはんだ付けされる際に、銀の層
126とアルミニウムの層 122が分離するのを防止する。
さらに、シールド40は高い熱伝導性を有することにな
る。ニッケルの如き他の材料がアルミニウムの層と銀の
層とが分離するのを防止する中間層として使用され得る
が、銅はその高い熱伝導性故に好ましいものである。
【0042】入力及び出力シールドがベース板のリセス
44内に位置するフィルム層60,62(すなわち、図
2中の絶縁層42)に接着された後、その接着状態の完
全性は、各々のシールドとベース板との間のキャパシタ
ンス(静電容量)を測定することによって試験される。
各々のシールドの表面領域、フィルム層の厚さ、及びフ
ィルムの誘電率は、各々のシールドとベース板との間の
キャパシタンスを予め決定する。かかる予め決定された
キャパシタンスと測定されたキャパシタンスとの相違
は、接着の完全性の指表となる。
44内に位置するフィルム層60,62(すなわち、図
2中の絶縁層42)に接着された後、その接着状態の完
全性は、各々のシールドとベース板との間のキャパシタ
ンス(静電容量)を測定することによって試験される。
各々のシールドの表面領域、フィルム層の厚さ、及びフ
ィルムの誘電率は、各々のシールドとベース板との間の
キャパシタンスを予め決定する。かかる予め決定された
キャパシタンスと測定されたキャパシタンスとの相違
は、接着の完全性の指表となる。
【0043】ベース板、絶縁フィルム、及びシールド間
のギャップは、キャパシタンスの測定値を減少せしめ
る。測定されたキャパシタンスが予め決定された閾(し
きい)値よりも小さければ、それはアセンブリに欠陥が
あるという信頼性ある表示として用いられる。図17及
び18には、シールドへの電力装置の一般的な取り付け
及びPCBへの電力装置の接続が示されている。図示さ
れるように、銅の層34は、共晶接着剤36を介してセ
ラミック層30に直接接着されている。導電銅リード 1
40は共晶接着剤 142を介してセラミック層30の上部に
接続されている。また、半導体ダイ 144は銅リード 140
の上側にはんだ付けされている。ワイヤ 154を介してダ
イ 144の上部に位置する導電パッド 156に電気的に接続
された他の2つの銅リード 150,152は、また共晶接着剤
158,160を介してセラミック層30に直接接着されてい
る。銅リード 140,150,及び 152は、後にPCB 164上
の導電路 162にはんだ 161付けされ得る。
のギャップは、キャパシタンスの測定値を減少せしめ
る。測定されたキャパシタンスが予め決定された閾(し
きい)値よりも小さければ、それはアセンブリに欠陥が
あるという信頼性ある表示として用いられる。図17及
び18には、シールドへの電力装置の一般的な取り付け
及びPCBへの電力装置の接続が示されている。図示さ
れるように、銅の層34は、共晶接着剤36を介してセ
ラミック層30に直接接着されている。導電銅リード 1
40は共晶接着剤 142を介してセラミック層30の上部に
接続されている。また、半導体ダイ 144は銅リード 140
の上側にはんだ付けされている。ワイヤ 154を介してダ
イ 144の上部に位置する導電パッド 156に電気的に接続
された他の2つの銅リード 150,152は、また共晶接着剤
158,160を介してセラミック層30に直接接着されてい
る。銅リード 140,150,及び 152は、後にPCB 164上
の導電路 162にはんだ 161付けされ得る。
【0044】ダイ 144、銅リード 140,150,152、セラミ
ック層30、及び銅層34の組み合わせは、集積電力装
置(IPD)として称される。既に述べたように、シー
ルド92(図17)は(例えば、図17及び18におい
てリード 140,150,152とベース板32との間の、図18
においてPCBのエッチ 162とベース板32との間の)
静電シールドとして機能すべく、図1(d)に示されたそ
れと同様に接続され得る。また、シールドはアセンブリ
内の異なるポイント間で電流を伝えるのにも使用され
る。これを成すために、導電シャント(shunts)が、接
続部一般的にPCBとシールドとの間の接続部が位置す
ることになる場所に、形成される。
ック層30、及び銅層34の組み合わせは、集積電力装
置(IPD)として称される。既に述べたように、シー
ルド92(図17)は(例えば、図17及び18におい
てリード 140,150,152とベース板32との間の、図18
においてPCBのエッチ 162とベース板32との間の)
静電シールドとして機能すべく、図1(d)に示されたそ
れと同様に接続され得る。また、シールドはアセンブリ
内の異なるポイント間で電流を伝えるのにも使用され
る。これを成すために、導電シャント(shunts)が、接
続部一般的にPCBとシールドとの間の接続部が位置す
ることになる場所に、形成される。
【0045】図19を参照するに、電力コンバータ装置
のためのシールドアセンブリには、数個のシャントのた
めの位置が印されている。すなわち入力シールド92a
上の1つのシャント位置 120a及び出力シールド92b
上のシャント位置 120b,120c,120d,120eである。図20
において、導電シャント 120はシールド92とPCB16
4のエッチ(etch)166との間に挿入されて示されてい
る。はんだ 168は、シャント 120をシールド92及びエ
ッチ 166に接続する。
のためのシールドアセンブリには、数個のシャントのた
めの位置が印されている。すなわち入力シールド92a
上の1つのシャント位置 120a及び出力シールド92b
上のシャント位置 120b,120c,120d,120eである。図20
において、導電シャント 120はシールド92とPCB16
4のエッチ(etch)166との間に挿入されて示されてい
る。はんだ 168は、シャント 120をシールド92及びエ
ッチ 166に接続する。
【0046】図21において、導電シャント 120は、
(図19に示される種類の3つの金属層 122,124,126を
有した)3重積層シールド40とPCB 164上のエッチ
166との間に取り付けられている。はんだ 168は、シャ
ント 120の上面及び底面をシールド92及びエッチ 166
に接続する。取り付けに際し、はんだベーストが、シャ
ント 120が取り付けられる位置においてシールドの上面
に配置される。そして、シャントがはんだペースト上に
置かれる。はんだはベース板を加熱することにより再流
動(リフロー)せしめられる。ある適用例において、シ
ールド上にはんだマスク 169を置くことは有効なことで
ある。かかるマスクは、囲い柵(corral)として機能し
て、溶融したはんだがマスクによって画定される領域の
外側へ流れ出るのを防止する。また、これにより、リフ
ロープロセス(reflow process)の間、シャントが回転
したりあるいは囲い柵の領域を越えて移動するのが防止
され、又、シャント 120に近接した範囲内に全てのはん
だを保持するように機能する。 シャント 120は、パン
ト(Punt) 210(図22及び23)に起き変えることが
できる。パント 210はシールド92に打ち出したシャン
トである。パント 210の上部表面 212は、PCB 164の
エッチ 166にはんだ 168付けされて、シールドとPCB
との間に電気的接続を提供している。シャントの代わり
にパントを用いることにより、在庫品を減少させること
ができ、又、シャントをシールドに位置付けしてはんだ
付けする工程を除去することができる。
(図19に示される種類の3つの金属層 122,124,126を
有した)3重積層シールド40とPCB 164上のエッチ
166との間に取り付けられている。はんだ 168は、シャ
ント 120の上面及び底面をシールド92及びエッチ 166
に接続する。取り付けに際し、はんだベーストが、シャ
ント 120が取り付けられる位置においてシールドの上面
に配置される。そして、シャントがはんだペースト上に
置かれる。はんだはベース板を加熱することにより再流
動(リフロー)せしめられる。ある適用例において、シ
ールド上にはんだマスク 169を置くことは有効なことで
ある。かかるマスクは、囲い柵(corral)として機能し
て、溶融したはんだがマスクによって画定される領域の
外側へ流れ出るのを防止する。また、これにより、リフ
ロープロセス(reflow process)の間、シャントが回転
したりあるいは囲い柵の領域を越えて移動するのが防止
され、又、シャント 120に近接した範囲内に全てのはん
だを保持するように機能する。 シャント 120は、パン
ト(Punt) 210(図22及び23)に起き変えることが
できる。パント 210はシールド92に打ち出したシャン
トである。パント 210の上部表面 212は、PCB 164の
エッチ 166にはんだ 168付けされて、シールドとPCB
との間に電気的接続を提供している。シャントの代わり
にパントを用いることにより、在庫品を減少させること
ができ、又、シャントをシールドに位置付けしてはんだ
付けする工程を除去することができる。
【0047】図24を参照するに、パント 210を形成す
るために、シールド92はくぼみ 216を備えたダイ 214
の上に横たえられる。そして、くぼみに対して配列され
た押抜き具(ポンチ) 218が、シールドに向けて押し下
げ(矢印 219)られる。ダイ214の湾曲した表面 222及び
ポンチ 218の湾曲した表面 224により、シールドはダイ
の中へ引き伸ばしあるいは引き下げられて、パント 210
の湾曲部分 226,228及び 230(図23)が形成される。
ダイ 214のエッジ 232及びポンチ 218のエッジ 234は、
鋭く(すなわち、丸くなく)、又、エッジ 236a及び 23
6bに沿ってシールド92を切断して、ルーバー形状を備
えたパント 210が得られる。
るために、シールド92はくぼみ 216を備えたダイ 214
の上に横たえられる。そして、くぼみに対して配列され
た押抜き具(ポンチ) 218が、シールドに向けて押し下
げ(矢印 219)られる。ダイ214の湾曲した表面 222及び
ポンチ 218の湾曲した表面 224により、シールドはダイ
の中へ引き伸ばしあるいは引き下げられて、パント 210
の湾曲部分 226,228及び 230(図23)が形成される。
ダイ 214のエッジ 232及びポンチ 218のエッジ 234は、
鋭く(すなわち、丸くなく)、又、エッジ 236a及び 23
6bに沿ってシールド92を切断して、ルーバー形状を備
えたパント 210が得られる。
【0048】ルーバータイプのパントに代えて、全ての
側部 242,244,246及び 248を打ち出すことによって、全
周が湾曲したパント 240(図25及び26)を得ること
ができる。パントの側面の曲率の程度(すなわち、勾
配)は、シールドのテンパー(すなわち、硬度)、及び
積層材料(すなわち、多層)の場合、層間の接着強さに
よって制限される。全周が湾曲したパントでは、ルーバ
ータイプのパントが3つの側部のみを打ち延ばされる故
に、一般にルーバータイプのパントよりも大きいシール
ド面積が必要とされる(すなわち、図26中の寸法W1
は図23中の寸法W2よりも大きい)。シールドの縁部
250(図19)の近くに全周湾曲したパントを位置付け
ると、シールドを打ち出し(すなわち、引き延ばし)て
パントを形成する際に、縁部が波打ったりあるいは変形
したりする。しかしながら、シールド92の縁部(すな
わち、図19中の縁部 250)の近くにルーバータイプの
パントの切断されたエッジ 236bを位置付けると、シー
ルドが切断エッジ 236bに沿って引き延ばされないた
め、シールドの縁部の波打ちは防止される。
側部 242,244,246及び 248を打ち出すことによって、全
周が湾曲したパント 240(図25及び26)を得ること
ができる。パントの側面の曲率の程度(すなわち、勾
配)は、シールドのテンパー(すなわち、硬度)、及び
積層材料(すなわち、多層)の場合、層間の接着強さに
よって制限される。全周が湾曲したパントでは、ルーバ
ータイプのパントが3つの側部のみを打ち延ばされる故
に、一般にルーバータイプのパントよりも大きいシール
ド面積が必要とされる(すなわち、図26中の寸法W1
は図23中の寸法W2よりも大きい)。シールドの縁部
250(図19)の近くに全周湾曲したパントを位置付け
ると、シールドを打ち出し(すなわち、引き延ばし)て
パントを形成する際に、縁部が波打ったりあるいは変形
したりする。しかしながら、シールド92の縁部(すな
わち、図19中の縁部 250)の近くにルーバータイプの
パントの切断されたエッジ 236bを位置付けると、シー
ルドが切断エッジ 236bに沿って引き延ばされないた
め、シールドの縁部の波打ちは防止される。
【0049】シャント 120あるいはパント 210は、シー
ルドとPCB上の回路構成との間の基準接続部を形成す
るように機能的に使用され得、それによりシールドが静
電シールドとして機能することになる。また、シャント
あるいはパントは、(シールド上のどこかに位置する他
のシャントあるいはパント(不図示)を介して)PCB
上の他の領域に電流を供給する手段としてPCBの回路
構成からシールドの中へ電流を伝えるために、あるいは
PCBから出力終端リードに電流を供給するために使用
される。全周湾曲パントは、その全周がシールドの残り
の部分に接続されているため、ルーバータイプのパント
よりも大きい電流を通過せしめることができる。シール
ドに有効に形成される断面積(すなわち、厚さ×幅)
は、大電流を伝えるためにそれらを理想的なものとす
る。
ルドとPCB上の回路構成との間の基準接続部を形成す
るように機能的に使用され得、それによりシールドが静
電シールドとして機能することになる。また、シャント
あるいはパントは、(シールド上のどこかに位置する他
のシャントあるいはパント(不図示)を介して)PCB
上の他の領域に電流を供給する手段としてPCBの回路
構成からシールドの中へ電流を伝えるために、あるいは
PCBから出力終端リードに電流を供給するために使用
される。全周湾曲パントは、その全周がシールドの残り
の部分に接続されているため、ルーバータイプのパント
よりも大きい電流を通過せしめることができる。シール
ドに有効に形成される断面積(すなわち、厚さ×幅)
は、大電流を伝えるためにそれらを理想的なものとす
る。
【0050】PCBとシールドとを接続するためにシャ
ントあるいはパントを用いる利点は、(例えば、シール
ドに正しい角度で接続するために打ち抜かれたタブを用
いるものとは対照的に)単一のシャント(例えば、銅ワ
イヤ)あるいはパントで、直径0.762mm (0.030インチ)
及び長さ 2.54mm (0.1インチ)のものが幅広い種類の製
品あるいは製品バリエーションのために使用され得ると
いうことである。異なったレベルの電流は、単にシャン
トあるいはパントを追加することによって提供され得
る。例えば、低電流を電力コンバータ(例えば、50ボ
ルトで1アンペアの出力を供給する50ワットコンバー
タ)では、シールドを介してその出力終端に電流を伝え
るのに1つのシャントあるいはパントを用いればよい。
一方、高電流コンバータ(例えば、5ボルトで10アン
ペアの出力を供給する50ワットコンバータ)では、シ
ールドを介してその出力終端に電力を伝えるのに3つの
シャントあるいはパントを用いればよい。両電力コンバ
ータにおいては、共通のシールド配列及びPCBが使用
され得る。低電流モデルにおいては、1つのシャント
(例えば、図19中のシャント 120d)あるいはパント
(例えば、図22中のパント 210)がシールド上に設け
られる。高電流モデルにおいては、3つのシャント(12
0b,120c,120d)あるいはパント(不図示)が設けられ
る。
ントあるいはパントを用いる利点は、(例えば、シール
ドに正しい角度で接続するために打ち抜かれたタブを用
いるものとは対照的に)単一のシャント(例えば、銅ワ
イヤ)あるいはパントで、直径0.762mm (0.030インチ)
及び長さ 2.54mm (0.1インチ)のものが幅広い種類の製
品あるいは製品バリエーションのために使用され得ると
いうことである。異なったレベルの電流は、単にシャン
トあるいはパントを追加することによって提供され得
る。例えば、低電流を電力コンバータ(例えば、50ボ
ルトで1アンペアの出力を供給する50ワットコンバー
タ)では、シールドを介してその出力終端に電流を伝え
るのに1つのシャントあるいはパントを用いればよい。
一方、高電流コンバータ(例えば、5ボルトで10アン
ペアの出力を供給する50ワットコンバータ)では、シ
ールドを介してその出力終端に電力を伝えるのに3つの
シャントあるいはパントを用いればよい。両電力コンバ
ータにおいては、共通のシールド配列及びPCBが使用
され得る。低電流モデルにおいては、1つのシャント
(例えば、図19中のシャント 120d)あるいはパント
(例えば、図22中のパント 210)がシールド上に設け
られる。高電流モデルにおいては、3つのシャント(12
0b,120c,120d)あるいはパント(不図示)が設けられ
る。
【0051】図31を参照するに、自動生産ラインがベ
ース板(電気絶縁体(不図示)が既にベース板内に設け
られている)にシールド(不図示)を取り付けるのに使
用される。コンベヤベルト 274は、ベース板 272を先ず
シールドステーション 276搬送する。かかるシールドス
テーション 276では、このシールドステーションを通過
するベース板に対応するシールドがシールド供給部278
から選別されてそのベース板に取り付けられる。その
後、コンベヤベルトはベース板及びシールドアセンブリ
279をPCBステーション 280に搬送し、かかるPCB
ステーションでは、このPCBステーションを通過する
ベース板及びシールドアセンブリに対応するPCBを選
択してベース板に取り付ける。
ース板(電気絶縁体(不図示)が既にベース板内に設け
られている)にシールド(不図示)を取り付けるのに使
用される。コンベヤベルト 274は、ベース板 272を先ず
シールドステーション 276搬送する。かかるシールドス
テーション 276では、このシールドステーションを通過
するベース板に対応するシールドがシールド供給部278
から選別されてそのベース板に取り付けられる。その
後、コンベヤベルトはベース板及びシールドアセンブリ
279をPCBステーション 280に搬送し、かかるPCB
ステーションでは、このPCBステーションを通過する
ベース板及びシールドアセンブリに対応するPCBを選
択してベース板に取り付ける。
【0052】シールドとPCBとの間に電気的接続を形
成すべくシャント(不図示)を用いる場合は、自動生産
ラインにはさらにシャントステーション 282が含まれ
る。シャントステーション 282においては、複数のシャ
ントがシャント供給部 284から選択されてシールドには
んだ付けされる。シャントの数及びその形状は、シャン
トステーションを通過するベース板及びシールドアセン
ブリに対応する。
成すべくシャント(不図示)を用いる場合は、自動生産
ラインにはさらにシャントステーション 282が含まれ
る。シャントステーション 282においては、複数のシャ
ントがシャント供給部 284から選択されてシールドには
んだ付けされる。シャントの数及びその形状は、シャン
トステーションを通過するベース板及びシールドアセン
ブリに対応する。
【0053】シールドとPCBとの間に電気的接続を形
成すべくパント(不図示)を用いる場合は、シールドス
テーションにおいて、このシールドステーションを通過
するベース板に対応するパントの数及び形状を備えるシ
ールドがシールド供給部から選択される。代用されるも
のとして、シールドステーション 276でシールド供給部
からシールドが選択され、各々の選択されたシールドに
予め決定された数及び形状のパントが成形(例えば、打
ち抜き)される。シールドステーションでは、全てを湾
曲タイプのパント、全てをルーバータイプのパント、あ
るいはルーバータイプと湾曲タイプのパントを組み合わ
せて打ち抜くこともできる。全てのパントを同時に打ち
抜くために、全パターンのパントを含んだ大きいダイを
用いることもでき、又、各々のパントを個々に打ち抜く
ためにシールドを小さいダイの上に移動させることもで
きる。
成すべくパント(不図示)を用いる場合は、シールドス
テーションにおいて、このシールドステーションを通過
するベース板に対応するパントの数及び形状を備えるシ
ールドがシールド供給部から選択される。代用されるも
のとして、シールドステーション 276でシールド供給部
からシールドが選択され、各々の選択されたシールドに
予め決定された数及び形状のパントが成形(例えば、打
ち抜き)される。シールドステーションでは、全てを湾
曲タイプのパント、全てをルーバータイプのパント、あ
るいはルーバータイプと湾曲タイプのパントを組み合わ
せて打ち抜くこともできる。全てのパントを同時に打ち
抜くために、全パターンのパントを含んだ大きいダイを
用いることもでき、又、各々のパントを個々に打ち抜く
ためにシールドを小さいダイの上に移動させることもで
きる。
【0054】シールドがベース板のリセス内に正確に収
容されているため、ベース板のエッジ及びノッチ94
(図10)は、IPDを例えば入力シールド92a上に
正確に配置するための基準としてロボット機構により使
用され得る。しかしながら、IPDのはんだ付けが終了
するまでは、それは、はんだ付けの間、あるいは移動あ
るいはハンドグリップの間に位置を変えることができ、
従って、IPDとPCBとのアラインメント(位置合わ
せ)を損うことになる。
容されているため、ベース板のエッジ及びノッチ94
(図10)は、IPDを例えば入力シールド92a上に
正確に配置するための基準としてロボット機構により使
用され得る。しかしながら、IPDのはんだ付けが終了
するまでは、それは、はんだ付けの間、あるいは移動あ
るいはハンドグリップの間に位置を変えることができ、
従って、IPDとPCBとのアラインメント(位置合わ
せ)を損うことになる。
【0055】図27を参照するに、IPDがはんだ付け
されるまでそれが動くのを防止するために、エポキシデ
ィスペンサ(供給機)によって、3つIPDが配置され
ることとなる(点線 180,182,184で示された)3つの位
置の周辺に沿う位置において、エポキシの塊り(点) 1
74,176,178が配設される。例えば、矩形形状のIPDで
は、1つのエポキシの塊りがその取り付け位置の四隅の
各々に配設される。IPDは種々の形状に形成されるこ
とができ、又、エポキシの塊りの配設もそれらIPDの
形状に応じて変えることができる。また、フラックス
(flux) 186,188,190の塊りが、位置 180,182,184の中
央に配設される。図28を参照するに、エポキシの塊り
はIPDを正確にそれが配置されるシールド92aの表
面上に保持し、又、銅層34とシールド92aの表面と
の間にはんだが流れることのできるギャップ 192を提供
する。
されるまでそれが動くのを防止するために、エポキシデ
ィスペンサ(供給機)によって、3つIPDが配置され
ることとなる(点線 180,182,184で示された)3つの位
置の周辺に沿う位置において、エポキシの塊り(点) 1
74,176,178が配設される。例えば、矩形形状のIPDで
は、1つのエポキシの塊りがその取り付け位置の四隅の
各々に配設される。IPDは種々の形状に形成されるこ
とができ、又、エポキシの塊りの配設もそれらIPDの
形状に応じて変えることができる。また、フラックス
(flux) 186,188,190の塊りが、位置 180,182,184の中
央に配設される。図28を参照するに、エポキシの塊り
はIPDを正確にそれが配置されるシールド92aの表
面上に保持し、又、銅層34とシールド92aの表面と
の間にはんだが流れることのできるギャップ 192を提供
する。
【0056】ギャップ 192が大き過ぎると、結局はんだ
は役立たなくなり、熱抵抗が増加してしまう。しかしな
がら、ギャップ 192が小さ過ぎても、はんだにより銅層
34とシールド92aとの間に良好な接続を形成するこ
とはできない。かかるギャップの実際の高さは、エポキ
シ樹脂の粘度、IPDを配置する際に及ぼされる力、及
びエポキシ樹脂の粒子材料あるいは充填材の寸法(サイ
ズ)を含んだ他の要因の関数によるものである。ギャッ
プの高さは約 0.0254mm(0.001インチ)が好ましく、0.0
254〜0.0762mm(0.001〜0.003インチ)が許容範囲であ
る。
は役立たなくなり、熱抵抗が増加してしまう。しかしな
がら、ギャップ 192が小さ過ぎても、はんだにより銅層
34とシールド92aとの間に良好な接続を形成するこ
とはできない。かかるギャップの実際の高さは、エポキ
シ樹脂の粘度、IPDを配置する際に及ぼされる力、及
びエポキシ樹脂の粒子材料あるいは充填材の寸法(サイ
ズ)を含んだ他の要因の関数によるものである。ギャッ
プの高さは約 0.0254mm(0.001インチ)が好ましく、0.0
254〜0.0762mm(0.001〜0.003インチ)が許容範囲であ
る。
【0057】エポキシがIPDをシールドに(あるい
は、図1(a)に示されるように直接ベース板に)取り付
けるのに用いられるとするならば、ダイ(図1(a)中の
符号10)とベース板(図1(a)中の符号22)との間
の全熱抵抗のほとんどが熱伝導性の低いエポキシによっ
て決定されてしまうことから、3:1という範囲のエポ
キシの厚さのバリエーションはほとんど許容され得るも
のではない。しかしながら、はんだがIPDを取り付け
るために用いられるところでは、はんだが非常に高い熱
伝導性を有することから熱伝導性におけるギャップの幅
(図28中の符号192)の全ての影響は他の要因(例え
ば、セラミック30の厚さ)に関してほとんど無視でき
るものである。
は、図1(a)に示されるように直接ベース板に)取り付
けるのに用いられるとするならば、ダイ(図1(a)中の
符号10)とベース板(図1(a)中の符号22)との間
の全熱抵抗のほとんどが熱伝導性の低いエポキシによっ
て決定されてしまうことから、3:1という範囲のエポ
キシの厚さのバリエーションはほとんど許容され得るも
のではない。しかしながら、はんだがIPDを取り付け
るために用いられるところでは、はんだが非常に高い熱
伝導性を有することから熱伝導性におけるギャップの幅
(図28中の符号192)の全ての影響は他の要因(例え
ば、セラミック30の厚さ)に関してほとんど無視でき
るものである。
【0058】エポキシの塊りが硬化せしめられるまで
(すなわち、オーブン内でベースプレートアセンブリを
ベーキングすることによって硬化せしめられるまで)I
PDを保持するために、エポキシ樹脂には種々の特性が
要求される。第1に、エポキシには、アセンブリがその
組み付け工程で移動せしめられる際にIPDを保持する
ための十分な湿態強度(green strength)(すなわち、
未硬化状態で何かに付着する能力)を備えた揺変性(th
ixotropic)が必要とされる。エポキシの塊りはIPDの
周辺に配置されることから、その塊りには底部銅層34
を覆う露出したセラミック層30の部分に付着すること
が要求され、又、銅層34の部分に付着してもよい。セ
ラミック層30が銅層34のまわりにおいて露出されな
ければ、エポキシの塊りには銅層34に付着することが
要求される。塊りの高さは、投射(配設)時点で、約
0.254mm〜0.762mm (0.010〜0.030インチ)が好ましい。
IPDの配置に、よって各々のエポキシの塊りの一部分
がはずれることがある。各々の塊りにはいくらかのはね
返り(bounce back)があり、その結果得られる塊りの高
さH1(図28)は、底部銅層34の厚さ(すなわち、
0.127mm (0.005インチ))よりも大きいことが必要と
なる。
(すなわち、オーブン内でベースプレートアセンブリを
ベーキングすることによって硬化せしめられるまで)I
PDを保持するために、エポキシ樹脂には種々の特性が
要求される。第1に、エポキシには、アセンブリがその
組み付け工程で移動せしめられる際にIPDを保持する
ための十分な湿態強度(green strength)(すなわち、
未硬化状態で何かに付着する能力)を備えた揺変性(th
ixotropic)が必要とされる。エポキシの塊りはIPDの
周辺に配置されることから、その塊りには底部銅層34
を覆う露出したセラミック層30の部分に付着すること
が要求され、又、銅層34の部分に付着してもよい。セ
ラミック層30が銅層34のまわりにおいて露出されな
ければ、エポキシの塊りには銅層34に付着することが
要求される。塊りの高さは、投射(配設)時点で、約
0.254mm〜0.762mm (0.010〜0.030インチ)が好ましい。
IPDの配置に、よって各々のエポキシの塊りの一部分
がはずれることがある。各々の塊りにはいくらかのはね
返り(bounce back)があり、その結果得られる塊りの高
さH1(図28)は、底部銅層34の厚さ(すなわち、
0.127mm (0.005インチ))よりも大きいことが必要と
なる。
【0059】第2に、エポキシには、セラミック層30
と入力シールド92aとの間の熱膨張係数の不釣合を補
償するためのローモジュラス(low modulus)を有する
こと(すなわち、高い弾性を備えること)が要求され
る。最後に、エポキシの湿態強度はフラックスの塊りに
よって減少され得ない。フラックスは揺変性ではなく、
従って、フラックスの塊り 190が位置 184の中央に配置
されると、それは外側へ拡がり(図28)、エポキシの
塊り 178と接触することになる。エポキシがフラックス
に対して抵抗力がなければ、エポキシはIPDを所定位
置に保持することができない。アブレスティクラブ(Ab
lestik Labs)によって販売される933−1の如きエ
ポキシが有効である。
と入力シールド92aとの間の熱膨張係数の不釣合を補
償するためのローモジュラス(low modulus)を有する
こと(すなわち、高い弾性を備えること)が要求され
る。最後に、エポキシの湿態強度はフラックスの塊りに
よって減少され得ない。フラックスは揺変性ではなく、
従って、フラックスの塊り 190が位置 184の中央に配置
されると、それは外側へ拡がり(図28)、エポキシの
塊り 178と接触することになる。エポキシがフラックス
に対して抵抗力がなければ、エポキシはIPDを所定位
置に保持することができない。アブレスティクラブ(Ab
lestik Labs)によって販売される933−1の如きエ
ポキシが有効である。
【0060】図29に示されるように、はんだマスク 1
96はシールドの製造中シールドの上に位置付けられる。
はんだマスク 196は、IPDに直接接する覆われない領
域 198(すなわち、囲い柵)を残しつつIPDの位置を
取り囲む。かかる囲い柵(corral)により、その領域内
に溶融はんだを保持することでIPDの直下領域にはん
だが満たされ、又、溶融はんだがシールドの表面を越え
てIPDから放れて流れ出るのを防止する。
96はシールドの製造中シールドの上に位置付けられる。
はんだマスク 196は、IPDに直接接する覆われない領
域 198(すなわち、囲い柵)を残しつつIPDの位置を
取り囲む。かかる囲い柵(corral)により、その領域内
に溶融はんだを保持することでIPDの直下領域にはん
だが満たされ、又、溶融はんだがシールドの表面を越え
てIPDから放れて流れ出るのを防止する。
【0061】IPDがエポキシの塊りの上に配置された
後、ベースプレートアセンブリがオーブン内に配置さ
れ、エポキシの塊りが硬化せしめられる。図29を参照
するに、はんだペースト 194がIPDの一側部あるいは
それ以上の側部に沿って配設(施与)される。そして、
ベースプレート(ベース板)が加熱されて、はんだは毛
管現象によってギャップ 192(図28)内に流れ込む。
SN96(すなわち、961/2%スズ、371/2%銀)の
如き高温度のはんだは、その再流動特性の点から好まし
く、また、このようなはんだを用いる場合ベースプレー
トは約 221℃まで加熱される。
後、ベースプレートアセンブリがオーブン内に配置さ
れ、エポキシの塊りが硬化せしめられる。図29を参照
するに、はんだペースト 194がIPDの一側部あるいは
それ以上の側部に沿って配設(施与)される。そして、
ベースプレート(ベース板)が加熱されて、はんだは毛
管現象によってギャップ 192(図28)内に流れ込む。
SN96(すなわち、961/2%スズ、371/2%銀)の
如き高温度のはんだは、その再流動特性の点から好まし
く、また、このようなはんだを用いる場合ベースプレー
トは約 221℃まで加熱される。
【0062】はんだベーストに代わるものとして、はん
だ成形体がある。かかるはんだ成形体は、巻かれたはん
だの薄いシートからIPDの形状に応じて打ち抜かれ
る。エポキシの塊りは、前述したように、シールドの上
に配設される。また、フラックスの塊りも配設され、あ
るいははんだ成形体がフラックスコーティングと共に打
ち抜かれ得る。図30を参照するに、成形体 200はエポ
キシの塊り 178のパターンの間においてシールド上に配
置される。そして、IPDがその成形体の上に配置さ
れ、エポキシが硬化せしめられ、又、ベースプレート
は、はんだ成形体が再流動して銅層34とシールド92
a(又は92b)との間にはんだ接着剤を形成すべく、
加熱される。
だ成形体がある。かかるはんだ成形体は、巻かれたはん
だの薄いシートからIPDの形状に応じて打ち抜かれ
る。エポキシの塊りは、前述したように、シールドの上
に配設される。また、フラックスの塊りも配設され、あ
るいははんだ成形体がフラックスコーティングと共に打
ち抜かれ得る。図30を参照するに、成形体 200はエポ
キシの塊り 178のパターンの間においてシールド上に配
置される。そして、IPDがその成形体の上に配置さ
れ、エポキシが硬化せしめられ、又、ベースプレート
は、はんだ成形体が再流動して銅層34とシールド92
a(又は92b)との間にはんだ接着剤を形成すべく、
加熱される。
【0063】はんだ成形体(成形はんだ)を用いること
の利点は、シールドとIPDの底部銅層との間のギャッ
プの高さはH2が、正確に調節されて成形体の厚さと等
しくなることである。しかしながら、はんだ成形体は薄
弱で取り扱いが難しく、又、正確に配置するのが難し
い。さらに、各々の異なったIPDに対しては、異なっ
た形状の成形体が必要となる。その結果、システムに施
与される単一のはんだペーストは、ソフトウェア制御の
下で多くの異なった製品及び製品バリエーションを製造
するのに使用され得るが、同様の範囲の製品をはんだ成
形体を用いて製造する場合は、製造ラインにおいて幅広
い種類の成形体を購入する必要性、在庫品調べ、取り扱
い、及び配置の面でより複雑なものとなる。
の利点は、シールドとIPDの底部銅層との間のギャッ
プの高さはH2が、正確に調節されて成形体の厚さと等
しくなることである。しかしながら、はんだ成形体は薄
弱で取り扱いが難しく、又、正確に配置するのが難し
い。さらに、各々の異なったIPDに対しては、異なっ
た形状の成形体が必要となる。その結果、システムに施
与される単一のはんだペーストは、ソフトウェア制御の
下で多くの異なった製品及び製品バリエーションを製造
するのに使用され得るが、同様の範囲の製品をはんだ成
形体を用いて製造する場合は、製造ラインにおいて幅広
い種類の成形体を購入する必要性、在庫品調べ、取り扱
い、及び配置の面でより複雑なものとなる。
【0064】他の実施例が、本願特許請求の範囲に含ま
れる。
れる。
【図1】 図1(a)は電気回路パッケージング構造の側
断面図であり、図1(b)は他の電気回路パッケージング
構造の側断面図であり、図1(c)は図1(b)に示すパッケ
ージング構造の概略側断面図である。
断面図であり、図1(b)は他の電気回路パッケージング
構造の側断面図であり、図1(c)は図1(b)に示すパッケ
ージング構造の概略側断面図である。
【図2】 他の電気回路パッケージング構造の側断面図
である。
である。
【図3】 絶縁フィルム層及びベース板を分離した斜視
切断図である。
切断図である。
【図4】 図4(a)はケースとベース板とを分離した斜
視図であり、図4(b)は図4(a)に示す構造の一部を拡大
した斜視切断図である。
視図であり、図4(b)は図4(a)に示す構造の一部を拡大
した斜視切断図である。
【図5】 接着工程を示す分解斜視切断図である。
【図6】 図6(a)はパッドの底面図であり、図6(b)及
び(c)はパッドの側断面図である。
び(c)はパッドの側断面図である。
【図7】 図7(a)は組み立て工程の斜視図であり、図
7(b)はパッドの斜視底面図である。
7(b)はパッドの斜視底面図である。
【図8】 パッドの斜視底面図である。
【図9】 パッケージング構造の一部を示す分解斜視切
断図である。
断図である。
【図10】 組み立てにおける後の段階を示す斜視図であ
る。
る。
【図11】 テンプレートツール(型板)の凹部(リセ
ス)内に配置されるシールドを部分的に備えたテンプレ
ートツールの斜視底面図である。
ス)内に配置されるシールドを部分的に備えたテンプレ
ートツールの斜視底面図である。
【図12】 テンプレートツール(型板)の凹部(リセ
ス)内に配置されるシールドを部分的に備えたテンプレ
ートツールの斜視底面図である。
ス)内に配置されるシールドを部分的に備えたテンプレ
ートツールの斜視底面図である。
【図13】 ベース板及びテンプレートツールの分解斜視
図である。
図である。
【図14】 接着工程での斜視切断図である。
【図15】 テンプレートツールのリセス内に配置される
シールドを備えたテンプレートツールの他の斜視底面図
である。
シールドを備えたテンプレートツールの他の斜視底面図
である。
【図16】 シールドの一部を示す側断面図である。
【図17】 電気回路パッケージング構造の側面図であ
る。
る。
【図18】 電気回路パッケージング構造の斜視図であ
る。
る。
【図19】 シャント(分路)を示す斜視図である。
【図20】 シャントを備えた電気回路パッケージング構
造の側面図である。
造の側面図である。
【図21】 シャントを備えた電気回路パッケージング構
造の斜視図である。
造の斜視図である。
【図22】 パントを備えた電気回路パッケージング構造
の側断面図である。
の側断面図である。
【図23】 図22に示されるパントの上面図である。
【図24】 パントを成形する方法を示す側断面図であ
る。
る。
【図25】 パントを備えた電気回路パッケージング構造
の側断面図である。
の側断面図である。
【図26】 図25に示されるパントの上面図である。
【図27】 エポキシの塊りとフラックスの塊りを示す斜
視図である。
視図である。
【図28】 エポキシの塊りとフラックスの塊りを示す断
面図である。
面図である。
【図29】 エポキシの塊りと囲い柵を示す平面図であ
る。
る。
【図30】 エポキシの塊りと成形されたはんだを示す断
面図である。
面図である。
【図31】 自動化された生産ラインのブロック線図であ
る。
る。
10 半導体ダイ 14 銅リード 30 セラミック層 32 ベースプレート 36 共晶接着剤 38 はんだ 40 金属シールド板 42 絶縁層 44 リセス(凹部) 46 外周凸部 48 アンダーカット 54 ケース 60,62 ポリイミドフィルム 64 ヒート(熱)プレート 65 プレス 66 プレス工具 68 テフロンパッド 70 うね状部(凸部) 74 突出部 80 円形プレス工具 82 円形テフロンパッド 84 円形うね状部 92 シールド板 92a 入力シールド 92b 出力シールド 100 テンプレート(型板)工具 120 シャント 122 アルミニウム層 124 銅層 126 銀層 164 PCB(プリント回路基板) 168 はんだ 169 はんだマスク 174,176,178 エポキシの塊り 186,188,190 フラックス 192 ギャップ 196 はんだマスク 210 ルーバー型パント 240 全周湾曲パント 272 ベースプレート 274 コンベヤベルト 276 シールドステーション 278 シールド供給部 279 シールドアセンブリ 280 PCBステーション 282 シャントステーション 284 シャント供給部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H05K 9/00 H05K 9/00 Q (72)発明者 ロバート イー. ベランド アメリカ合衆国 ニューハンプシャー州 03060 ナシュア ブルーストーンドライ ブ 56 (72)発明者 ジョージ ジェイ. イード アメリカ合衆国 マサチューセッツ州 01844 メシュエン ノースストリート 36 (72)発明者 フレッド エム. フィネモア アメリカ合衆国 マサチューセッツ州 01864 ノースリーディング パークスト リート 76 (72)発明者 ランス エル. アンドラス アメリカ合衆国 マサチューセッツ州 01772 サウスボロ サーセンストーンウ ェイ 12
Claims (12)
- 【請求項1】 金属表面を有する第1部品を金属表面を
有する第2部品にはんだ付けするはんだ付け方法であっ
て、 前記両金属表面間にギャップを形成すべく前記第1部品
の金属表面を前記第2部品の金属表面上の配置領域の上
方の位置に保持する工程と、 前記ギャップ内には、はんだペーストを入れないように
しつつ、前記ギャップの端部にはんだを供給する工程
と、を有することを特徴とする電気回路のはんだ付け方
法。 - 【請求項2】 前記はんだを溶融させることにより、前
記ギャップ内に流入せしめる工程を更に有することを特
徴とする請求項1記載の電気回路のはんだ付け方法。 - 【請求項3】 前記はんだを供給する工程は、前記配置
領域の周辺に沿ってはんだペーストを施与する工程を含
む、ことを特徴とする請求項2記載の電気回路のはんだ
付け方法。 - 【請求項4】 前記はんだを溶融させる工程は、前記は
んだを再流動せしめるべく前記第2部品の金属表面を加
熱する工程を含む、ことを特徴とする請求項2記載の電
気回路のはんだ付け方法。 - 【請求項5】 前記はんだを溶融させる工程の前に、前
記配置領域内にフラックスを施与する工程を含む、こと
を特徴とする請求項2記載の電気回路のはんだ付け方
法。 - 【請求項6】 前記保持する工程の前に、前記配置領域
を取り囲む囲い柵を形成すべく前記第2部品の金属表面
上にはんだマスクを供給する工程を含む、ことを特徴と
する請求項1記載の電気回路のはんだ付け方法。 - 【請求項7】 前記第1部品は集積電力装置である、こ
とを特徴とする請求項1記載の電気回路のはんだ付け方
法。 - 【請求項8】 前記第2部品は金属製のプレートであ
る、ことを特徴とする請求項1記載の電気回路のはんだ
付け方法。 - 【請求項9】 前記保持する工程は、前記第1部品と前
記第2部品との間に接着剤パターンを供給する工程を含
む、ことを特徴とする請求項1記載の電気回路のはんだ
付け方法。 - 【請求項10】 前記接着剤パターンを硬化せしめる工程
を含む、ことを特徴とする請求項9記載の電気回路のは
んだ付け方法。 - 【請求項11】 前記接着剤パターンはエポキシ樹脂の塊
りを含む、ことを特徴とする請求項9記載の電気回路の
はんだ付け方法。 - 【請求項12】 前記接着剤パターンは前記配置領域の周
辺に沿って供給される、ことを特徴とする請求項9記載
の電気回路のはんだ付け方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US33726994A | 1994-11-10 | 1994-11-10 | |
US08/523,873 US5906310A (en) | 1994-11-10 | 1995-09-05 | Packaging electrical circuits |
US08/523873 | 1995-09-05 | ||
US08/337269 | 1995-09-05 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7292999A Division JP2810007B2 (ja) | 1994-11-10 | 1995-11-10 | 電気回路のはんだ付け方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10303542A true JPH10303542A (ja) | 1998-11-13 |
Family
ID=26990620
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7292999A Expired - Fee Related JP2810007B2 (ja) | 1994-11-10 | 1995-11-10 | 電気回路のはんだ付け方法 |
JP10054610A Pending JPH10303542A (ja) | 1994-11-10 | 1998-03-06 | 電気回路のはんだ付け方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7292999A Expired - Fee Related JP2810007B2 (ja) | 1994-11-10 | 1995-11-10 | 電気回路のはんだ付け方法 |
Country Status (4)
Country | Link |
---|---|
US (5) | US5906310A (ja) |
EP (1) | EP0712153B1 (ja) |
JP (2) | JP2810007B2 (ja) |
DE (1) | DE69523409T2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013118407A (ja) * | 2013-03-06 | 2013-06-13 | Renesas Electronics Corp | 半導体装置の製造方法 |
US8652880B2 (en) | 2008-12-26 | 2014-02-18 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing same |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5906310A (en) * | 1994-11-10 | 1999-05-25 | Vlt Corporation | Packaging electrical circuits |
DE69728919T2 (de) * | 1996-02-07 | 2005-04-14 | Hitachi, Ltd. | Schaltungsplatine und Halbleiterbauteil mit dieser |
DE19654606C2 (de) * | 1996-12-20 | 1998-10-22 | Siemens Ag | Beidseitig oder mehrschichtig kupferkaschierte Leiterplatte und Verfahren zu ihrer Herstellung |
US6157076A (en) * | 1997-06-30 | 2000-12-05 | Intersil Corporation | Hermetic thin pack semiconductor device |
US6110213A (en) | 1997-11-06 | 2000-08-29 | Vlt Coporation | Fabrication rules based automated design and manufacturing system and method |
JPH11312881A (ja) * | 1998-04-28 | 1999-11-09 | Matsushita Electric Ind Co Ltd | 基板の接合方法、及び高周波回路、アンテナ、導波管、線路変換器、線路分岐回路、並びに通信システム |
US6247639B1 (en) * | 1998-04-29 | 2001-06-19 | Medallion Technology, Llc | Fixed-gap solder reflow method |
US6166464A (en) | 1998-08-24 | 2000-12-26 | International Rectifier Corp. | Power module |
TW396462B (en) * | 1998-12-17 | 2000-07-01 | Eriston Technologies Pte Ltd | Bumpless flip chip assembly with solder via |
US6352763B1 (en) * | 1998-12-23 | 2002-03-05 | 3M Innovative Properties Company | Curable slurry for forming ceramic microstructures on a substrate using a mold |
US6876053B1 (en) * | 1999-08-13 | 2005-04-05 | Intel Corporation | Isolation structure configurations for modifying stresses in semiconductor devices |
US6316737B1 (en) | 1999-09-09 | 2001-11-13 | Vlt Corporation | Making a connection between a component and a circuit board |
US6549409B1 (en) | 2000-08-21 | 2003-04-15 | Vlt Corporation | Power converter assembly |
JP3805266B2 (ja) * | 2002-02-27 | 2006-08-02 | Uht株式会社 | セラミック積層体の製造装置 |
US6543673B2 (en) * | 2000-11-06 | 2003-04-08 | Seagate Technology Llc | Dissolving shunt connection system for ESD sensitive components |
US6985341B2 (en) * | 2001-04-24 | 2006-01-10 | Vlt, Inc. | Components having actively controlled circuit elements |
US7443229B1 (en) | 2001-04-24 | 2008-10-28 | Picor Corporation | Active filtering |
US6979894B1 (en) | 2001-09-27 | 2005-12-27 | Marvell International Ltd. | Integrated chip package having intermediate substrate |
JP3805273B2 (ja) * | 2002-03-29 | 2006-08-02 | Uht株式会社 | 積層型電子部品の製造装置 |
US6844621B2 (en) * | 2002-08-13 | 2005-01-18 | Fuji Electric Co., Ltd. | Semiconductor device and method of relaxing thermal stress |
JP2004228352A (ja) * | 2003-01-23 | 2004-08-12 | Mitsubishi Electric Corp | 電力半導体装置 |
US20050237663A1 (en) * | 2004-04-21 | 2005-10-27 | Riospring, Inc. | Insulator with pocket features |
GB2418539A (en) * | 2004-09-23 | 2006-03-29 | Vetco Gray Controls Ltd | Electrical circuit package |
US20060086519A1 (en) * | 2004-10-26 | 2006-04-27 | Fu-Chi Tsai | Casing of an electronic apparatus and manufacturing method for the same |
DE102004055511B3 (de) * | 2004-11-17 | 2006-02-09 | Danfoss Silicon Power Gmbh | Verfahren zum Herstellen eines Leistungshalbleitermoduls |
US7449355B2 (en) * | 2005-04-27 | 2008-11-11 | Robert Bosch Gmbh | Anti-stiction technique for electromechanical systems and electromechanical device employing same |
US7646567B2 (en) * | 2005-06-28 | 2010-01-12 | Seagate Technology Llc | Flex on suspension with a heat-conducting protective layer for reflowing solder interconnects |
JP5103724B2 (ja) * | 2005-09-30 | 2012-12-19 | 富士通株式会社 | インターポーザの製造方法 |
KR20080037848A (ko) * | 2006-10-27 | 2008-05-02 | 삼성전자주식회사 | 광차단막을 갖는 반도체 레이저 소자의 제조방법 |
US7655527B2 (en) * | 2006-11-07 | 2010-02-02 | Infineon Technologies Austria Ag | Semiconductor element and process of manufacturing semiconductor element |
US7791209B2 (en) * | 2008-03-12 | 2010-09-07 | International Business Machines Corporation | Method of underfill air vent for flipchip BGA |
US20090289097A1 (en) * | 2008-05-21 | 2009-11-26 | Weng-Jin Wu | Wafer Leveling-Bonding System Using Disposable Foils |
KR20110033117A (ko) * | 2008-06-06 | 2011-03-30 | 미쓰비시 마테리알 가부시키가이샤 | 파워 모듈용 기판, 파워 모듈, 및 파워 모듈용 기판의 제조 방법 |
US8242375B2 (en) * | 2008-09-18 | 2012-08-14 | United Technologies Corporation | Conductive emissions protection |
DE102008042449A1 (de) * | 2008-09-29 | 2010-04-01 | Robert Bosch Gmbh | Radarsensor mit abgeschirmtem Signalstabilisator |
TWI394258B (zh) * | 2008-11-11 | 2013-04-21 | Cyntec Co Ltd | 晶片封裝結構及其製作方法 |
US8520389B2 (en) * | 2009-12-02 | 2013-08-27 | Hamilton Sundstrand Corporation | Power semiconductor module for wide temperature applications |
US8114712B1 (en) | 2010-12-22 | 2012-02-14 | General Electric Company | Method for fabricating a semiconductor device package |
EP3276652A3 (de) * | 2015-04-02 | 2018-04-25 | Heraeus Deutschland GmbH & Co. KG | Verfahren zum herstellen einer substratanordnung mit einem klebevorfixiermittel, entsprechende substratanordnung, verfahren zum verbinden eines elektronikbauteils mit einer substratanordnung mit anwendung eines auf dem elektronikbauteil und/oder der substratanordnung aufgebrachten klebevorfixiermittels und mit einer substratanordnung verbundenes elektronikbauteil |
DE102015107724B4 (de) * | 2015-04-02 | 2016-12-01 | Heraeus Deutschland GmbH & Co. KG | Verfahren zum Herstellen einer Substratanordnung, Substratanordnung, Verfahren zum Verbinden eines Elektronikbauteils mit einer Substratanordnung und Elektronikbauteil |
US11211355B2 (en) | 2018-01-19 | 2021-12-28 | Mitsubishi Electric Corporation | Semiconductor device, method for manufacturing semiconductor device, and power conversion device |
DE102019206260A1 (de) * | 2019-05-02 | 2020-11-05 | Abb Schweiz Ag | Verfahren zur Herstellung eines Halbleitermoduls |
CN112492863B (zh) | 2019-09-10 | 2023-09-26 | 群光电能科技股份有限公司 | 绝缘罩固定结构以及防护装置 |
NL2027068B1 (en) * | 2020-12-08 | 2022-07-07 | Stichting Chip Integration Tech Centre | Integrated circuit comprising improved die attachment layer |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS519459B1 (ja) * | 1970-07-23 | 1976-03-26 | ||
JPS60260192A (ja) * | 1984-06-06 | 1985-12-23 | 富士電機株式会社 | 混成集積回路の製造方法 |
JPS63273398A (ja) * | 1987-05-01 | 1988-11-10 | Senju Metal Ind Co Ltd | プリント基板のリフロ−はんだ付け方法 |
JPH02192792A (ja) * | 1989-01-20 | 1990-07-30 | Tokyo Electric Co Ltd | 低耐熱性電子部品の半田付け方法 |
JPH05347475A (ja) * | 1992-06-12 | 1993-12-27 | Fujitsu Ltd | ソルダリング装置 |
JPH07202475A (ja) * | 1993-12-28 | 1995-08-04 | Matsushita Electric Ind Co Ltd | 電子部品 |
JPH07254781A (ja) * | 1994-03-16 | 1995-10-03 | Matsushita Electric Ind Co Ltd | 電子部品の実装方法 |
Family Cites Families (71)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1127179B (de) * | 1959-06-25 | 1962-04-05 | Sulzer Ag | Anordnung der Rillen in mindestens einer der zylindrischen Loetflaechen von metallischen Werkstuecken |
NL260635A (ja) * | 1960-04-25 | |||
US3429040A (en) * | 1965-06-18 | 1969-02-25 | Ibm | Method of joining a component to a substrate |
US3621338A (en) * | 1970-01-02 | 1971-11-16 | Fairchild Camera Instr Co | Diaphragm-connected, leadless package for semiconductor devices |
US3683241A (en) * | 1971-03-08 | 1972-08-08 | Communications Transistor Corp | Radio frequency transistor package |
US3737729A (en) * | 1971-06-14 | 1973-06-05 | Zeltex Inc | Electronic package and method of construction |
JPS5732503B2 (ja) * | 1974-01-22 | 1982-07-12 | ||
US3924943A (en) * | 1974-06-11 | 1975-12-09 | Xerox Corp | Segmented biased transfer member |
US4315175A (en) * | 1975-06-30 | 1982-02-09 | General Electric Company | Aluminum-to-copper transition member for aluminum wound motors and aluminum wound motor equipped with the same |
JPS5211769A (en) * | 1975-07-17 | 1977-01-28 | Sony Corp | Method of adhering semiconductor proper and semiconductor holder |
JPS548462A (en) * | 1977-06-21 | 1979-01-22 | Nec Home Electronics Ltd | Manufacture for semiconductor |
US4218724A (en) * | 1978-11-21 | 1980-08-19 | Kaufman Lance R | Compact circuit package having improved circuit connectors |
FR2447652A1 (fr) * | 1979-01-24 | 1980-08-22 | Materiel Telephonique | Operateur pour reseau de commutation de donnees numeriques par paquets |
US4278990A (en) * | 1979-03-19 | 1981-07-14 | General Electric Company | Low thermal resistance, low stress semiconductor package |
US4417296A (en) * | 1979-07-23 | 1983-11-22 | Rca Corp | Method of connecting surface mounted packages to a circuit board and the resulting connector |
US4994215A (en) * | 1980-08-04 | 1991-02-19 | Fine Particle Technology Corp. | Method of fabricating complex microcircuit boards, substrates and microcircuits and the substrates and microcircuits |
US4531145A (en) * | 1980-08-04 | 1985-07-23 | Fine Particle Technology Corporation | Method of fabricating complex micro-circuit boards and substrates and substrate |
US4400762A (en) * | 1980-08-25 | 1983-08-23 | Allen-Bradley Company | Edge termination for an electrical circuit device |
JPS5753948A (ja) * | 1980-09-17 | 1982-03-31 | Toshiba Corp | Handotaisoshinomauntohoho |
JPS6023906B2 (ja) * | 1981-05-18 | 1985-06-10 | 松下電器産業株式会社 | 部品の半田付方法 |
US4551747A (en) * | 1982-10-05 | 1985-11-05 | Mayo Foundation | Leadless chip carrier apparatus providing for a transmission line environment and improved heat dissipation |
US4551746A (en) * | 1982-10-05 | 1985-11-05 | Mayo Foundation | Leadless chip carrier apparatus providing an improved transmission line environment and improved heat dissipation |
DE3473926D1 (en) * | 1983-10-20 | 1988-10-13 | Plessey Overseas | Improvements in pyroelectric detectors |
JPS60109362U (ja) * | 1983-12-28 | 1985-07-25 | アルプス電気株式会社 | 多層プリント基板のア−ス構造 |
DE3442537A1 (de) * | 1984-11-22 | 1986-05-22 | BBC Aktiengesellschaft Brown, Boveri & Cie., Baden, Aargau | Verfahren zum blasenfreien verbinden eines grossflaechigen halbleiter-bauelements mit einem als substrat dienenden bauteil mittels loeten |
JPS61156791A (ja) * | 1984-12-28 | 1986-07-16 | 株式会社東芝 | セラミツクス回路基板 |
US4783697A (en) * | 1985-01-07 | 1988-11-08 | Motorola, Inc. | Leadless chip carrier for RF power transistors or the like |
JPS61177762A (ja) * | 1985-02-01 | 1986-08-09 | Toshiba Corp | 半導体装置 |
JPS6272576A (ja) * | 1985-09-26 | 1987-04-03 | 株式会社東芝 | セラミツクス−金属接合体 |
JPS6273799A (ja) * | 1985-09-27 | 1987-04-04 | 日本電気株式会社 | 多層セラミツク配線基板 |
US4750089A (en) * | 1985-11-22 | 1988-06-07 | Texas Instruments Incorporated | Circuit board with a chip carrier and mounting structure connected to the chip carrier |
DE3790062C2 (ja) * | 1986-02-06 | 1992-01-23 | Fujitsu Ltd., Kawasaki, Kanagawa, Jp | |
GB2194477A (en) * | 1986-08-28 | 1988-03-09 | Stc Plc | Solder joint |
US4769525A (en) * | 1986-09-02 | 1988-09-06 | Hughes Aircraft Company | Circuit package attachment apparatus and method |
US4918811A (en) * | 1986-09-26 | 1990-04-24 | General Electric Company | Multichip integrated circuit packaging method |
US4783695A (en) * | 1986-09-26 | 1988-11-08 | General Electric Company | Multichip integrated circuit packaging configuration and method |
DE3777522D1 (de) * | 1986-10-17 | 1992-04-23 | Hitachi Ltd | Verfahren zum herstellen einer gemischten struktur fuer halbleiteranordnung. |
JPH088155B2 (ja) * | 1986-10-31 | 1996-01-29 | ソニー株式会社 | 螢光管駆動回路 |
JPS63119242A (ja) * | 1986-11-07 | 1988-05-23 | Toshiba Corp | 基板 |
US4740414A (en) * | 1986-11-17 | 1988-04-26 | Rockwell International Corporation | Ceramic/organic multilayer interconnection board |
US4953005A (en) * | 1987-04-17 | 1990-08-28 | Xoc Devices, Inc. | Packaging system for stacking integrated circuits |
FR2620296B1 (fr) * | 1987-09-03 | 1990-01-19 | Bendix Electronics Sa | Boitier pour circuit electronique |
JPH01161892A (ja) * | 1987-12-18 | 1989-06-26 | Toshiba Corp | セラミックス回路基板およびその製造方法 |
US4847136A (en) * | 1988-03-21 | 1989-07-11 | Hughes Aircraft Company | Thermal expansion mismatch forgivable printed wiring board for ceramic leadless chip carrier |
US4990490A (en) * | 1988-06-03 | 1991-02-05 | Cps Superconductor Corp. | Electrical superconducting ceramic fiber devices |
US5019946A (en) * | 1988-09-27 | 1991-05-28 | General Electric Company | High density interconnect with high volumetric efficiency |
US4872081A (en) * | 1988-10-11 | 1989-10-03 | Pass & Seymour, Inc. | Duplex electrical receptacle with voltage surge suppression |
US5028987A (en) * | 1989-07-03 | 1991-07-02 | General Electric Company | High current hermetic package having a lead extending through the package lid and a packaged semiconductor chip |
US5019941A (en) * | 1989-11-03 | 1991-05-28 | Motorola, Inc. | Electronic assembly having enhanced heat dissipating capabilities |
US5006673A (en) * | 1989-12-07 | 1991-04-09 | Motorola, Inc. | Fabrication of pad array carriers from a universal interconnect structure |
US4996116A (en) * | 1989-12-21 | 1991-02-26 | General Electric Company | Enhanced direct bond structure |
JP3011433B2 (ja) * | 1990-05-25 | 2000-02-21 | 株式会社東芝 | セラミックス回路基板の製造方法 |
JP2881223B2 (ja) * | 1990-05-29 | 1999-04-12 | 光洋精工株式会社 | 樹脂製プーリ |
JP2504610B2 (ja) * | 1990-07-26 | 1996-06-05 | 株式会社東芝 | 電力用半導体装置 |
US5296735A (en) * | 1991-01-21 | 1994-03-22 | Mitsubishi Denki Kabushiki Kaisha | Power semiconductor module with multiple shielding layers |
JP2600516B2 (ja) * | 1991-05-23 | 1997-04-16 | 三菱電機株式会社 | 半導体装置 |
US5328751A (en) * | 1991-07-12 | 1994-07-12 | Kabushiki Kaisha Toshiba | Ceramic circuit board with a curved lead terminal |
DE4126913A1 (de) * | 1991-08-14 | 1993-02-18 | Siemens Ag | Verfahren zum beloten und montieren von leiterplatten mit bauelementen |
JP3422495B2 (ja) * | 1991-10-01 | 2003-06-30 | イビデン株式会社 | セラミックスdbc基板の製造方法 |
US5372295A (en) * | 1991-10-04 | 1994-12-13 | Ryoden Semiconductor System Engineering Corporation | Solder material, junctioning method, junction material, and semiconductor device |
JP2636602B2 (ja) * | 1991-11-05 | 1997-07-30 | 三菱電機株式会社 | 半導体装置 |
JP3298194B2 (ja) * | 1992-05-12 | 2002-07-02 | 富士電機株式会社 | はんだ付け方法 |
JPH05347477A (ja) * | 1992-06-15 | 1993-12-27 | Toshiba Chem Corp | フレキシブル印刷回路基板用接着剤組成物 |
FR2692887B1 (fr) * | 1992-06-29 | 1996-11-29 | Alsthom Cge Alcatel | Procede pour realiser une liaison entre du cuivre et un substrat pour l'electronique de puissance en ceramique non oxyde. |
EP0605712B1 (en) * | 1992-07-17 | 1999-09-08 | Vlt Corporation | Packaging electrical components |
JPH0648851A (ja) * | 1992-07-30 | 1994-02-22 | Toshiba Corp | セラミックス−金属接合体 |
US5447267A (en) * | 1993-02-08 | 1995-09-05 | Matsushita Electric Industrial Co., Ltd. | Method of soldering electronic part using a bond for tacking the electronic part |
US5324890A (en) * | 1993-09-09 | 1994-06-28 | Delco Electronics Corporation | Direct bond copper-output footprint |
US5906310A (en) * | 1994-11-10 | 1999-05-25 | Vlt Corporation | Packaging electrical circuits |
US5911356A (en) * | 1996-08-19 | 1999-06-15 | Sony Corporation | Method for attaching lead parts and shield case to printed circuit board, and method for attaching chip parts, lead parts and shield case to printed circuit board |
TW424321B (en) * | 1996-10-31 | 2001-03-01 | Sharp Kk | Integrated electronic circuit |
-
1995
- 1995-09-05 US US08/523,873 patent/US5906310A/en not_active Expired - Lifetime
- 1995-11-10 DE DE69523409T patent/DE69523409T2/de not_active Expired - Fee Related
- 1995-11-10 JP JP7292999A patent/JP2810007B2/ja not_active Expired - Fee Related
- 1995-11-10 EP EP19950308057 patent/EP0712153B1/en not_active Expired - Lifetime
-
1996
- 1996-09-19 US US08/715,785 patent/US5808358A/en not_active Expired - Lifetime
-
1998
- 1998-03-06 JP JP10054610A patent/JPH10303542A/ja active Pending
- 1998-06-03 US US09/089,770 patent/US6119923A/en not_active Expired - Lifetime
- 1998-06-03 US US09/089,438 patent/US6159772A/en not_active Expired - Lifetime
- 1998-06-03 US US09/090,270 patent/US6096981A/en not_active Expired - Lifetime
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS519459B1 (ja) * | 1970-07-23 | 1976-03-26 | ||
JPS60260192A (ja) * | 1984-06-06 | 1985-12-23 | 富士電機株式会社 | 混成集積回路の製造方法 |
JPS63273398A (ja) * | 1987-05-01 | 1988-11-10 | Senju Metal Ind Co Ltd | プリント基板のリフロ−はんだ付け方法 |
JPH02192792A (ja) * | 1989-01-20 | 1990-07-30 | Tokyo Electric Co Ltd | 低耐熱性電子部品の半田付け方法 |
JPH05347475A (ja) * | 1992-06-12 | 1993-12-27 | Fujitsu Ltd | ソルダリング装置 |
JPH07202475A (ja) * | 1993-12-28 | 1995-08-04 | Matsushita Electric Ind Co Ltd | 電子部品 |
JPH07254781A (ja) * | 1994-03-16 | 1995-10-03 | Matsushita Electric Ind Co Ltd | 電子部品の実装方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8652880B2 (en) | 2008-12-26 | 2014-02-18 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing same |
JP2013118407A (ja) * | 2013-03-06 | 2013-06-13 | Renesas Electronics Corp | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US6159772A (en) | 2000-12-12 |
EP0712153B1 (en) | 2001-10-24 |
US5808358A (en) | 1998-09-15 |
EP0712153A3 (en) | 1997-10-08 |
DE69523409T2 (de) | 2002-06-27 |
DE69523409D1 (de) | 2001-11-29 |
JPH08321675A (ja) | 1996-12-03 |
US6096981A (en) | 2000-08-01 |
US5906310A (en) | 1999-05-25 |
US6119923A (en) | 2000-09-19 |
EP0712153A2 (en) | 1996-05-15 |
JP2810007B2 (ja) | 1998-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2810007B2 (ja) | 電気回路のはんだ付け方法 | |
EP1818979B1 (en) | Electronic component and fabrication method thereof | |
US6780668B1 (en) | Package of semiconductor device and method of manufacture thereof | |
CA1108305A (en) | Electronic circuit device and method of making the same | |
US7198984B2 (en) | Semiconductor device and method of manufacture thereof, circuit board and electronic instrument | |
US5519936A (en) | Method of making an electronic package with a thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
US7528460B2 (en) | Semiconductor device sealed with electrical insulation sealing member | |
US3387365A (en) | Method of making electrical connections to a miniature electronic component | |
EP0729182A2 (en) | Chip carrier and method of manufacturing and mounting the same | |
US20020125042A1 (en) | Method for transforming a substrate with edge contacts into a ball grid array, ball grid array manufactured according to this method, and flexible wiring for the transformation of a substrate with edge contacts into a ball grid array | |
EP1168447A2 (en) | Multi-layered semiconductor device and method | |
KR20000011194A (ko) | 반도체장치와그제조방법 | |
EP0558325A1 (en) | Raised feature on substrate for flip chip interconnection | |
US5357400A (en) | Tape automated bonding semiconductor device and production process thereof | |
KR100592137B1 (ko) | 전자부품의 실장방법 및 그 방법에 의해 제조된 전자회로장치 | |
EP0092944B1 (en) | Method for packaging electronic parts | |
GB2199988A (en) | Multi-layer molded plastic ic package | |
EP0569705B1 (en) | Electronic part assembly | |
US20040119155A1 (en) | Metal wiring board and method for manufacturing the same | |
JPH08264910A (ja) | 放熱板付きプリント配線板の作製方法及びプリント配線板へのハイパワー部品の実装方法 | |
JP2600898B2 (ja) | 薄型パッケージ装置 | |
WO1995010852A1 (en) | Bonding of leads directly over chip active areas | |
JP2001217279A (ja) | 高密度実装装置 | |
JPH0327588A (ja) | 回路基板の製造方法 | |
JPS61208257A (ja) | 集積回路装置 |