DE102004055511B3 - Verfahren zum Herstellen eines Leistungshalbleitermoduls - Google Patents

Verfahren zum Herstellen eines Leistungshalbleitermoduls Download PDF

Info

Publication number
DE102004055511B3
DE102004055511B3 DE102004055511A DE102004055511A DE102004055511B3 DE 102004055511 B3 DE102004055511 B3 DE 102004055511B3 DE 102004055511 A DE102004055511 A DE 102004055511A DE 102004055511 A DE102004055511 A DE 102004055511A DE 102004055511 B3 DE102004055511 B3 DE 102004055511B3
Authority
DE
Germany
Prior art keywords
solder
bridges
power semiconductor
semiconductor module
solder layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004055511A
Other languages
English (en)
Inventor
Mathias Kock
Lars Paulsen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Danfoss Silicon Power GmbH
Original Assignee
Danfoss Silicon Power GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Danfoss Silicon Power GmbH filed Critical Danfoss Silicon Power GmbH
Priority to DE102004055511A priority Critical patent/DE102004055511B3/de
Application granted granted Critical
Publication of DE102004055511B3 publication Critical patent/DE102004055511B3/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0415—Small preforms other than balls, e.g. discs, cylinders or pillars
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Die Bonding (AREA)

Abstract

Verfahren zum Herstellen eines Leistungshalbleitermoduls, mit den Schritten: DOLLAR A - Auflegen des zweiten Verbindungspartners auf den ersten Verbindungspartner nach Zwischenlegen einer Lotschicht definierter Dicke, DOLLAR A wobei die Dicke der Lotschicht der gewünschten Dicke der Lötverbindung entspricht, DOLLAR A - Anordnung von drei oder mehr Fixierungsbrücken aus erstarrendem Material zwischen erstem und zweitem Verbindungspartner, DOLLAR A - Aushärten der Fixierungsbrücken, DOLLAR A - Aufschmelzen der Lotschicht unter Belassung der Geometrie der Fixierungsbrücken zur Erstellung einer Lötverbindung exakt definierter Dicke.

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen eines Leistungshalbleitermoduls.
  • Bei der Lötung von Leistungshalbleitermodulen ergibt sich das Problem, dass durch Temperaturwechsel Lötstellen verspröden und reißen.
  • Bisher wird versucht, dem Problem durch eine Erhöhung der Lötschichtdicke entgegenzuwirken; je höher Lötschichtdicke ist, um so größer ist der Bereich, in dem das im we sentlichen elastische Lot Ausdehnungsunterschiede ausgleichen kann, die durch unterschiedliche Temperaturausdehnungskoeffizienten der Verbindungspartner begründet sind.
  • EP 10 39 536 A2 zeigt Aufbringungsstellen von jeweils vier Klebepunkten aus Epoxyd an /Montagestellen für drei integrierte Leistungsbauelemente. Ein einzelnes IPD wird dabei mit vier Klebepunkten montiert. Dies erfolgt durch auflegen einer Lot-Preform, Dispensen der Klebepunkte, Platzieren des IPD, Ausheilen des Epoxyds und Heizen des Reflow des Lotes. EP 07 12 153 A2 zeigt ein Leitungshalbleiterbauelement mit ringförmigem Klebstoffkranz um ein Lot auf einem Substrat. Die US 59 23 956 montiert einen Chip durch Aufschmelzen von Lot und nachfolgender Anordnung von Klebeppunkten an den Rand des Chips, wobei der Chip während des Aufschmelzens des Lotes gehalten werden muss und der Klebstoff erst in nachfolgenden Hochtemperaturschritten dieses Halten übernimmt. Die EP 07 89 397 A2 stellt ein Substrat für ein Leistungshalbleitermodul durch Verbinden eines Substrates mit Leiterschichten her, wobei ein Verbindungselement wie Silberlot verwendet wird und wobei an den Randstellen der Verbindung ein Harz aufgebracht wird, um das Substrat bruchunempfindlicher zu machen. Die JP 07-254781 nutzt aushärtbaren Kleber, um einen Chip mittels Lotplättchen auf die Landstücke der Leiterplatte zu montieren. Die US 63 33 209 B1 montiert ebenfalls einen BGA Chip und lehrt das simultane Ausheilen von Kapselung, Unterfüllung und Reflow, wozu moderner und schnell aushärtender Klebstoff dienen soll. Die US 63 83 843 B1 verwendet wieder entfernbare Spacer, um einen Chip auf einem Leiterrahmen mittels Epoxy zu haltern, wobei durch die wieder entfernbaren Spacer entstehenden Freiräume Eingriffsteilen für die nachfolgend aufgebrachte Kapselung entstehen. Die US 62 14 650 B1 verwendet eine als „Tubing" bezeichnete Dichtung, die zwischen Chip und Board eingebracht wird, um bei einem BGA Chip das Eindringen von Kapselmaterial zu verhindern.
    •
  • Der Erfindung liegt die Aufgabe zugrunde, die hochbelasteten Stellen eines Lötschichtverbindungsaufbaus, die Ecken und Kanten einer Lötverbindung genauer in der Dicke zu definieren, die Verbindung in der Lebensdauer daher zu verbessern und gegen vorzeitigen Ausfall sicherer zu gestalten.
  • Erfindungsgemäß wird dies durch die Merkmale des Hauptanspruches gelöst. Durch Aufdrücken eines DCB auf die Preform und Fixieren dieses „zweiten Verbindungspartners" auf dem „ersten Verbindungspartner", einer Bodenplatte oder dergleichen wird sichergestellt, daß die definierte Anfangsstellung eingehalten bleibt.
  • Weiter können Verformungen, beispielsweise der Bodenplatte antizipiert werden und entsprechend durch höhere Lötschichtdicken und entsprechend vor Auftrag weiterer abstandhaltender Schichten ausgeglichen werden. Auf diese Weise lassen sich neben zukünftigen Substratverformungen auch bereits bestehende Substratverformungen, beispielsweise durch gebogene Substrate oder nicht glatte Strukturen an der Oberseite ausgleichen.
    •
  • Weitere Merkmale und Vorteile der Erfindung ergeben sich aus nachfolgender Beschreibung eines bevorzugten Ausführungsbeispiels.
  • Das erfindungsgemäße Verfahren zum Herstellen eines Leistungshalbleitermoduls beruht auf den Schritten Auflegen eines zweiten Verbindungspartners auf den ersten Verbindungspartner unter Zwischenlegen bevorzugt eines Lotpreforms (bei bestimmten Geometrien unter zusätzlichem Anpressdruck), wodurch die Dicke des Lotpreforms die gewünschte Dicke der Lötverbindung definiert, Anordnung von drei oder mehr Fixierungsbrücken aus erstarrendem Material zwischen erstem und zweiten Verbindungspartner, Aushärten der Fixierungsbrücken, Aufschmelzen des Preforms unter Belassung der Geometrie der Fixierungsbrücken zur Erstellung einer Lötverbindung exakt definierter Dicke.
  • Statt eines Preforms, einer flachen Lotmassescheibe vorbestimmter Geometrie kann die Lotmasse auch anders zwischen die Verbindungspartner gelagert werden. So ist es beispielsweise möglich, durch Kaltgasspritzen oder sogar durch einen rein mechanischen Auftrag einer Lotpaste geeignete Mengen Lotmasse aufzuschichten.
  • Auf die Lotmasse wird dann definiert, bevorzugt mit vorbestimmten Anpressdruck der zweite Verbindungspartner aufgesetzt und dessen Position durch Fixierungsbrücken auch für den Fall festgelegt, das die Lotmaß ihn nicht mehr trägt, da sie aufgeschmolzen ist. Sofern keine anderen fixierenden Einrichtungen vorhanden sind, sind drei Fixierungsbrücken vorzusehen.
  • Dabei kann schnellhärtendem nichtleitender Klebstoff zum Einsatz kommen, der kurzzeitig der Schmelztemperatur des z.B. im Preform vorhandenen Lots widerstehen kann oder es kann hochschmelzendem Lot verwendet werden, wobei darauf zu achten ist, während der Anordnung der Fixierungsbrücken das Preform nicht aufgeschmolzen wird.
  • Ein erfindungsgemäßes Leistungshalbleitermoduls mit einer Lötverbindung aus geschmolzenem Lot, besitzt dann im fertigen Zustand drei oder mehr Fixierungsbrücken aus erstarrendem Material, die zwischen erstem und zweiten Verbindungspartner verlaufen, und der Lotmasse ist noch anzusehen, daß sie nach dem Aushärten der Fixierungsbrücken zwischen den Verbindungspartnern aufgeschmolzen wurde.

Claims (5)

  1. Verfahren zum Herstellen eines Leistungshalbleitermoduls, gekennzeichnet durch die Reihenfolge der folgenden Schritte: – Auflegen eines zweiten Verbindungspartners auf einen ersten Verbindungspartner nach Zwischenlegen einer Lotschicht definierter Dicke, wobei die Dicke der Lotschicht der gewünschten Dicke der Lötverbindung entspricht, – Anordnen von drei oder mehr Fixierungsbrücken aus erstarrendem Material zwischen dem erstem und dem zweiten Verbindungspartner, – Aushärten der Fixierungsbrücken, – Aufschmelzen des Lotschicht unter Belassen der Geometrie der Fixierungsbrücken zur Erstellung einer Lötverbindung exakt definierter Dicke.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Lotschicht in Form eines Preforms aufgelegt wird.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Fixierungsbrücken aus schnell härtendem nicht leitendem Klebstoff bestehen.
  4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Fixierungsbrücken aus hoch schmelzendem Lot bestehen, und während des Anordnens der Fixierungsbrücken das Preform nicht aufgeschmolzen wird.
  5. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass beim Auflegen des zweiten Verbindungspartners und Anordnen der Fixierungsbrücken der zweite Verbindungspartner einem Anpressdruck ausgesetzt wird.
DE102004055511A 2004-11-17 2004-11-17 Verfahren zum Herstellen eines Leistungshalbleitermoduls Expired - Fee Related DE102004055511B3 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102004055511A DE102004055511B3 (de) 2004-11-17 2004-11-17 Verfahren zum Herstellen eines Leistungshalbleitermoduls

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004055511A DE102004055511B3 (de) 2004-11-17 2004-11-17 Verfahren zum Herstellen eines Leistungshalbleitermoduls

Publications (1)

Publication Number Publication Date
DE102004055511B3 true DE102004055511B3 (de) 2006-02-09

Family

ID=35613053

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004055511A Expired - Fee Related DE102004055511B3 (de) 2004-11-17 2004-11-17 Verfahren zum Herstellen eines Leistungshalbleitermoduls

Country Status (1)

Country Link
DE (1) DE102004055511B3 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012105297A1 (de) * 2012-06-19 2013-12-19 Endress + Hauser Gmbh + Co. Kg Verfahren zum Verbinden eines Bauteils mit einem Träger über eine Lötung und Bauteil zum Verbinden mit einem Träger
DE102015113421A1 (de) * 2015-08-14 2017-02-16 Danfoss Silicon Power Gmbh Verfahren zum Herstellen von Halbleiterchips
DE102019206260A1 (de) * 2019-05-02 2020-11-05 Abb Schweiz Ag Verfahren zur Herstellung eines Halbleitermoduls

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07254781A (ja) * 1994-03-16 1995-10-03 Matsushita Electric Ind Co Ltd 電子部品の実装方法
EP0712153A2 (de) * 1994-11-10 1996-05-15 Vlt Corporation Packung elektrischer Schaltungen
EP0789397A2 (de) * 1996-02-07 1997-08-13 Hitachi, Ltd. Schaltungsplatine und Halbleiterbauteil mit dieser
US5923956A (en) * 1996-01-30 1999-07-13 Nec Corporation Method of securing a semiconductor chip on a base plate and structure thereof
EP1039526A2 (de) * 1999-03-24 2000-09-27 Ford Motor Company Verfahren und Artikel zum Bonden eines elektronischen Bauelementes wirksam bei höheren Temperaturen
US6214650B1 (en) * 2000-02-01 2001-04-10 Lockheed Martin Corporation Method and apparatus for sealing a ball grid array package and circuit card interconnection
US6333209B1 (en) * 1999-04-29 2001-12-25 International Business Machines Corporation One step method for curing and joining BGA solder balls
US6383843B1 (en) * 2000-04-17 2002-05-07 Advanced Micro Devices, Inc. Using removable spacers to ensure adequate bondline thickness

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07254781A (ja) * 1994-03-16 1995-10-03 Matsushita Electric Ind Co Ltd 電子部品の実装方法
EP0712153A2 (de) * 1994-11-10 1996-05-15 Vlt Corporation Packung elektrischer Schaltungen
US5923956A (en) * 1996-01-30 1999-07-13 Nec Corporation Method of securing a semiconductor chip on a base plate and structure thereof
EP0789397A2 (de) * 1996-02-07 1997-08-13 Hitachi, Ltd. Schaltungsplatine und Halbleiterbauteil mit dieser
EP1039526A2 (de) * 1999-03-24 2000-09-27 Ford Motor Company Verfahren und Artikel zum Bonden eines elektronischen Bauelementes wirksam bei höheren Temperaturen
US6333209B1 (en) * 1999-04-29 2001-12-25 International Business Machines Corporation One step method for curing and joining BGA solder balls
US6214650B1 (en) * 2000-02-01 2001-04-10 Lockheed Martin Corporation Method and apparatus for sealing a ball grid array package and circuit card interconnection
US6383843B1 (en) * 2000-04-17 2002-05-07 Advanced Micro Devices, Inc. Using removable spacers to ensure adequate bondline thickness

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012105297A1 (de) * 2012-06-19 2013-12-19 Endress + Hauser Gmbh + Co. Kg Verfahren zum Verbinden eines Bauteils mit einem Träger über eine Lötung und Bauteil zum Verbinden mit einem Träger
DE102012105297A8 (de) * 2012-06-19 2014-03-20 Endress + Hauser Gmbh + Co. Kg Verfahren zum Verbinden eines Bauteils mit einem Träger über eine Lötung und Bauteil zum Verbinden mit einem Träger
US10099318B2 (en) 2012-06-19 2018-10-16 Endress+Hauser Se+Co.Kg Method for connecting a component to a support via soldering and component connectable with a support
DE102015113421A1 (de) * 2015-08-14 2017-02-16 Danfoss Silicon Power Gmbh Verfahren zum Herstellen von Halbleiterchips
DE102015113421B4 (de) * 2015-08-14 2019-02-21 Danfoss Silicon Power Gmbh Verfahren zum Herstellen von Halbleiterchips
DE102019206260A1 (de) * 2019-05-02 2020-11-05 Abb Schweiz Ag Verfahren zur Herstellung eines Halbleitermoduls
EP3741562A3 (de) * 2019-05-02 2021-04-07 Audi AG Verfahren zur herstellung eines halbleitermoduls
US11348896B2 (en) 2019-05-02 2022-05-31 Audi Ag Method for producing a semiconductor module by using adhesive attachment prior to sintering

Similar Documents

Publication Publication Date Title
DE112015005836B4 (de) Leistungsmodul
DE69737375T2 (de) Verfahren zur Befestigung eines elektronischen Bauteils auf einer Leiterplatte und System zum Ausführen des Verfahrens
DE60125999T2 (de) Verfahren zur flip-chip-Montage von Halbleitervorrichtungen mit Klebstoffen
DE69831100T2 (de) Montagemethode für Halbleiterbauteile auf einer Leiterplatte
DE112011105178B4 (de) Halbleitervorrichtung
CN100525580C (zh) 部件内置基板和部件内置基板的制造方法
EP3103138B1 (de) Verfahren zum montieren eines elektrischen bauelements, bei der eine haube zum einsatz kommt
DE19848834A1 (de) Verfahren zum Montieren eines Flipchips und durch dieses Verfahren hergestellte Halbleiteranordnung
DE112014000756B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
EP3081056A1 (de) Verfahren zum einbetten einer komponente in eine leiterplatte
DE102018204887B3 (de) Verfahren zum Montieren einer Halbleiterleistungsmodulkomponente und eines Halbleiterleistungsmoduls mit einer derartigen Modulkomponente
DE112008002377T5 (de) Verfahren zum Niedertemperaturbonden von elektronischen Komponenten
DE102006042774A1 (de) Verfahren zur Herstellung einer elektrischen Ankontaktierung
DE102009009828A1 (de) Bauteilanordnung und Verfahren zu dessen Herstellung
DE102006033702B3 (de) Herstellungsverfahren für eine elektronische Schaltung in einer Package-on-Package-Konfiguration und elektronisches Bauelement in einer solchen Konfiguration
DE102012213003A1 (de) Befestigung eines Halbleiterchips in trockenen und druckunterstützten Verbindungsverfahren
DE19526310C1 (de) Bondgerät zum Verbinden einer Vielzahl von inneren Anschlußleitungen
CN101901770A (zh) 集成电路封装结构的制造方法
DE102005015036B4 (de) Verfahren zur Montage eines Chips auf einer Unterlage
DE102004055511B3 (de) Verfahren zum Herstellen eines Leistungshalbleitermoduls
US6037192A (en) Process of assembling an integrated circuit and a terminal substrate using solder reflow and adhesive cure
EP2982226B1 (de) Verfahren zum herstellen eines leiterplattenelements
DE102013013842B4 (de) Verfahren zum Herstellen von Metall-Keramik-Substraten sowie Metall-Keramik-Substrat
DE112005003629T5 (de) IC-Baugruppe und Verfahren zur Herstellung einer IC-Baugruppe
DE10233641A1 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110601

Effective date: 20110531