JPH10293684A - コンピュータシステムおよびその立ち上げ制御方法 - Google Patents

Abstract

(57)【要約】 【課題】既存のシステムとの互換性を損なうことなくシ
ステムＢＩＯＳによって提供される各種ハードウェア制
御機能を効率よく実行できるようにする。 【解決手段】ＢＩＯＳ−ＲＯＭ１４のシステムＢＩＯＳ
の内、ＰＯＳＴルーチンおよび拡張用ドライバルーチン
などを含むシステムＢＩＯＳ＃２についてはプロテクト
モード化されており、そのシステムＢＩＯＳ＃２につい
てはプロテクトモードでのみアクセス可能な１００００
０ｈ以降のＣＰＵアドレス空間に割り当てられ、ＢＩＯ
Ｓドライバ群を含むシステムＢＩＯＳ＃１については従
来通りリアルモードでアクセス可能なアドレス空間Ｆ０
０００ｈ〜ＦＦＦＦＦｈに割り当てられる。これによ
り、常にシステムＢＩＯＳ全体を開いておけるため、オ
ペレーティングシステムなどによって要求されたＢＩＯ
Ｓ処理を即座に実行できるようになり、システム性能の
向上を図ることが可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明はコンピュータシス
テムおよびその立ち上げ制御方法に関し、特にリアルモ
ードとプロテクトモードを有するＣＰＵを備えたコンピ
ュータシステムおよびその立ち上げ制御方法に関する。

【０００２】

【従来の技術】一般に、ＰＣ／ＡＴ互換のパーソナルコ
ンピュータで使用されているＣＰＵの動作モードには、
メモリアドレス０００００ｈ〜０ＦＦＦＦＦｈまでアク
セス可能なリアルモードと、ＣＰＵアドレス０００００
ｈ〜０ＦＦＦＦＦＦＦＦｈまでアクセス可能なプロテク
トモードが存在する。リアルモードではＣＰＵアドレス
１０００００ｈ以降のアドレスへのアクセスは行えな
い。これら２つのＣＰＵ動作モードは、互いにセグメン
ト管理の方法が異なっている。

【０００３】プロテクトモードは米インテル社のマイク
ロプロセッサ８０２８６以降のＣＰＵから搭載された機
能であり、８０８６などには搭載されていなかった。ま
た、８０２８６では、ＣＰＵ動作モードをプロテクトモ
ードからリアルモードに移行させるためには、ＣＰＵを
一旦リセットしなければならないという制限があった。
このような事情から、ＰＣ／ＡＴ互換のパーソナルコン
ピュータで使用されるシステムＢＩＯＳはリアルモード
で動作するものと決まっていた。プロテクトモードで動
作するオペレーティングシステムが主流の今日において
も、システムＢＩＯＳはリアルモードで動作するように
構成するのが当然となっている。

【０００４】リアルモードで動作するシステムＢＩＯＳ
は、本来は、１０００００ｈ以降のメモリアドレス空間
をアクセスすることはできない。このため、システムＢ
ＩＯＳから１０００００ｈ以降のメモリアドレス空間を
アクセスする場合には、図１１のフローチャートに示す
ように、ＣＰＵ動作モードをリアルモードからプロテク
トモードに一旦切り替えた後に、セグメントレジスタの
設定を行うことによって１０００００ｈ以降のメモリア
ドレス空間をセグメントベースアドレスとして指定し、
再びリアルモードに移行してからアクセスを行うという
方法（ステップＳ１０２〜Ｓ１０５）が採られていた。
この方法は、プロテクトモードにおいては、リアルモー
ドでは指定できない１０００００ｈ以降のメモリアドレ
ス値をセグメントベースアドレスとして指定することが
でき、またその時のセグメントレジスタの設定値はその
設定を変更し直さない限り、リアルモードに戻っても有
効であるという点を利用したものである。

【０００５】しかし、リアルモードでは実際には１つの
セグメントで、０００００ｈ〜０ＦＦＦＦｈの６４Ｋバ
イト分しかアクセスが行えないので、システムＢＩＯＳ
がＣＰＵアドレス１０００００ｈ以降の別のセグメント
をアクセスする場合には、再びプロテクトモードに移行
してセグメントレジスタの設定を変更し直すことが必要
となる。このため、システムＢＩＯＳがＣＰＵアドレス
１０００００ｈ以降のメモリの初期化を行う場合には、
図１１に示されているように、前述のステップＳ１０２
〜Ｓ１０５の処理を、システムに搭載されたメモリの最
後の６４Ｋバイト分の初期化が完了するまで６４Ｋバイ
トのセグメント単位で繰り返し行うことが必要とされ
た。

【０００６】また、ＰＣ／ＡＴ互換機では、システムＢ
ＩＯＳを格納したＢＩＯＳ−ＲＯＭはＣＰＵアドレスＦ
００００ｈ〜ＦＦＦＦＦｈの６４Ｋバイトに割り当てら
れており、その６４Ｋバイトのアドレス範囲を通してし
かアクセスすることができようになっている。

【０００７】しかし、近年では、たとえばＰｎＰやパワ
ーセーブ機能等の機能の増加により、システムＢＩＯＳ
は６４Ｋバイトでは納まらなくなってきており、１２８
Ｋバイト程度のプログラムサイズを要するのが通常とな
っている。

【０００８】この場合、システムＢＩＯＳの６４Ｋバイ
トを越える部分は、Ｃ００００ｈ〜ＥＦＦＦＦｈの領域
の一部に割り当てられるが、このアドレス空間はＶＧＡ
−ＢＩＯＳやオプションＲＯＭに割り当てられる領域で
あるので、常にシステムＢＩＯＳをそこに開いておくこ
とはできない。また、システムＢＩＯＳはリアルモード
で動作するため、１０００００ｈ以降のＣＰＵアドレス
空間に開くこともできない。従って、システムＢＩＯＳ
の６４Ｋバイトを越える部分については必要なときだけ
Ｃ００００ｈ〜ＥＦＦＦＦｈの領域に割り当て、使用し
ない時はシステムＢＩＯＳを閉じなければならない。

【０００９】このようなＣＰＵアドレスのマッピングの
切り替えを行う際には、キャッシュフラッシュ等の処理
を伴うことになる。なぜなら、マッピングの切り替え前
と後では、同一メモリアドレス空間に異なる命令やデー
タが存在することになるので、キャッシュを無効化して
おかなければ誤動作が生じるからである。

【００１０】図１２には、閉じられているシステムＢＩ
ＯＳ領域へのアクセスを行うためのフローが示されてい
る。まず、起動すべきシステムＢＩＯＳ内のサービスル
ーチンが、ＣＰＵアドレスＦ００００ｈ〜ＦＦＦＦＦｈ
の６４Ｋバイトに割り当てられたシステムＢＩＯＳ領域
と、閉じられているシステムＢＩＯＳ領域のどちらに存
在するかが調べられる（ステップＳ１１１）。ＣＰＵア
ドレスＦ００００ｈ〜ＦＦＦＦＦｈの６４Ｋバイトに割
り当てられたシステムＢＩＯＳ領域に存在するサービス
ルーチンならば、メモリマッピングの切り替えなどは行
われず、そのサービスルーチンが起動されることによっ
てすぐに要求された処理が実行される（ステップＳ１１
２）。

【００１１】一方、起動すべきサービスルーチンが閉じ
られているシステムＢＩＯＳ領域に存在する場合には、
まず、キャッシュフラッシュが実行され（ステップＳ１
１３）、それまでにキャッシュに蓄積されていた使用頻
度の高い命令やデータは無効化される。次いで、メモリ
マッピングの切り替えが行われ、これにより閉じられて
いるシステムＢＩＯＳ領域がＣ００００ｈ〜ＥＦＦＦＦ
ｈの領域の一部に再配置された後に、目的のサービスル
ーチンが実行される（ステップＳ１１４，Ｓ１１５）。
サービスルーチンの処理が終了すると、再びキャッシュ
フラッシュが実行され（ステップＳ１１６）、その後、
メモリマッピングが元の状態に戻される（ステップＳ１
１７）。

【００１２】このように、従来では、システムＢＩＯＳ
の６４Ｋバイトを越える部分を使用する場合には、その
都度キャッシュフラッシュとメモリマッピングの切り替
えを行うことが必要とされ、これによってオーバーヘッ
ドが生じるという問題があった。

【００１３】

【発明が解決しようとする課題】上述したように、従来
では、システムＢＩＯＳがリアルモードで動作するた
め、ＣＰＵアドレス１０００００ｈ以降のメモリの初期
化、テストを行う場合には、６４Ｋバイト毎にセグメン
トレジスタを変更しなければならず、これによってオー
バーヘッドが生じるという問題があった。また、システ
ムＢＩＯＳの６４Ｋバイトを越える部分を使用する場合
には、キャッシュフラッシュを伴うメモリマッピングの
切り替えを行うことが必要とされ、これによってオーバ
ーヘッドが生じるという問題があった。

【００１４】この発明はこのような点に鑑みてなされた
ものであり、既存のシステムとの互換性を損なうことな
くシステムＢＩＯＳによって提供される各種ハードウェ
ア制御機能を効率よく実行することができるコンピュー
タシステムおよびその立ち上げ制御方法を提供すること
を目的とする。

【００１５】

【課題を解決するための手段】この発明は、第１のメモ
リアドレス空間をアクセス可能な第１動作モードと、前
記第１のメモリアドレス空間およびそれよりも上位アド
レスに位置する第２のメモリアドレス空間をアクセス可
能な第２動作モードとを有するＣＰＵと、ハードウェア
制御のためのシステムプログラムが格納されたシステム
ＲＯＭとを備えたコンピュータシステムにおいて、前記
システムプログラムは、前記第１動作モードで動作可能
に構成された第１プログラムと、前記第２動作モードで
動作可能に構成された第２プログラムとを含み、前記第
１プログラムを前記第１のメモリアドレス空間上に配置
し、前記第２プログラムを前記第２のメモリアドレス空
間上に配置する手段を具備することを特徴とする。

【００１６】このコンピュータシステムにおいては、シ
ステムＢＩＯＳの一部がプロテクトモード化されてお
り、その部分についてはプロテクトモードでのみアクセ
ス可能な１０００００ｈ以降のＣＰＵアドレス空間に割
り当てられ、他の部分については従来通りリアルモード
でアクセス可能なアドレス空間Ｆ００００ｈ〜ＦＦＦＦ
Ｆｈに割り当てられる。これにより、オペレーティング
システムの起動後でもシステムＢＩＯＳ全体を常にメモ
リアドレス空間上に開いておくことができるようにな
る。

【００１７】したがって、コンピュータシステムがパワ
ーオンされてからオペレーティングシステムが起動され
るまでに実行すべきハードウェアの初期化およびテスト
処理の手順を記述したテストプログラムなどをプロテク
トモード化しておくことにより、セグメントレジスタを
６４Ｋバイト単位で設定し直すといった煩雑なセグメン
ト管理を行うことなく、主メモリの初期化を行うことが
可能となる。この結果、コンピュータシステムがパワー
オンされてからオペレーティングシステムが起動される
までの時間を大幅に短縮できるようになる。

【００１８】また、常にシステムＢＩＯＳ全体を開いて
おけるため、メモリマッピングの切り替えや、キャッシ
ュフラッシュを行うことなく、オペレーティングシステ
ムなどによって要求されたＢＩＯＳ処理を即座に実行で
きるようになり、システム性能の向上を図ることが可能
となる。

【００１９】

【発明の実施の形態】以下、図面を参照してこの発明の
実施形態を説明する。図１には、この発明の一実施形態
に係わるコンピュータシステムが示されている。このシ
ステムはノートブックタイプまたはラップトップタイプ
のポータブルパーソナルコンピュータを実現するための
ものであり、システムボード上には、図示のように、Ｃ
ＰＵ１１、システムコントローラ１２、主メモリ１３、
ＢＩＯＳ−ＲＯＭ１４、リアルタイムクロック（ＲＴ
Ｃ）１５、割り込みコントローラ（ＰＩＣ）１６、キー
ボードコントローラ（ＫＢＣ）１７、ディスプレイコン
トローラ１８などが実装されている。

【００２０】また、システムボード上には、ＣＰＵロー
カルバス（プロセッサバスと称する場合もある）３１、
システムバス３２、およびメモリアドレスバス３３など
が配設されている。

【００２１】ＣＰＵ１１は、大規模なキャッシュメモリ
を内蔵したマイクロプロセッサであり、例えば米インテ
ル社のＰｅｎｔｉｕｍなどが用いられる。このＣＰＵ１
１は、リアルモードとプロテクトモードという互いにア
ドレス計算形式の異なる２種類の動作モードを有してい
る。リアルモードは１Ｍバイトまでのメモリアドレス空
間をアクセス可能な動作モードであり、セグメントレジ
スタにセットされるセレクタ値によってセグメントベー
スアドレスが決定され、そのセグメントベースアドレス
から始まる１６ビットのオフセット値で物理メモリアド
レスが決定される。各セグメントのオフセット値は６４
Ｋバイトに制限される。プロテクトモードは、プロテク
トモードは１タスク当たり最大４Ｇバイトのメモリ空間
をアクセスできる動作モードであり、セグメントレジス
タのセレクタ値によってディスクプリタテーブルを参照
することによってセグメントベースアドレスが決定さ
れ、そのセグメントベースアドレスから始まる３２ビッ
トのオフセット値でリニアアドレスが決定される。この
リニアアドレスはページングを用いないときはそのまま
物理メモリアドレスとなり、またページング使用時はペ
ージテーブルによって最終的に物理アドレスに変換され
る。

【００２２】ＣＰＵ１１はＣＰＵローカルバス３１を介
してシステムコントローラ１２に接続されている。ＣＰ
Ｕローカルバス３１は、ＣＰＵ１１を構成するマイクロ
プロセッサの入出力ピンに直接繋がる信号群である。

【００２３】ここには、３２または６４ビットのデータ
バス、３２ビットアドレスバス、およびＷ／Ｒ＃，ＭＩ
Ｏ＃などの信号線を含む各種ステータス信号線などが含
まれている。Ｗ／Ｒ＃線は、それが“Ｈ”レベルの時は
現在のバスサイクルがライトアクセスサイクルであるこ
とを示し、“Ｌ”レベルの時はリードアクセスサイクル
であることを示す。ＭＩＯ＃線は、それが“Ｈ”レベル
の時は現在のバスサイクルがメモリアクセスサイクルで
あることを示し、“Ｌ”レベルの時はＩ／Ｏアクセスサ
イクルであることを示す。

【００２４】システムコントローラ１２は、ＣＰＵロー
カルバス３１とシステムバス３２との間に接続されてお
り、ＣＰＵ１１からの要求に応じてシステム内のメモリ
およびＩ／Ｏデバイスを制御する。このシステムコント
ローラ１２は、ゲートアレイによって構成された１個の
ＬＳＩによって実現されており、その中にはメモリおよ
びＩ／Ｏを制御するためのロジックが組み込まれてい
る。

【００２５】主メモリ１３には、オペレーティングシス
テム、実行対象のアプリケーションプログラム、および
各種処理データなどが格納される。この主メモリ１３
は、システムボード上に実装された複数のＤＲＡＭバン
クから構成されている。各ＤＲＡＭバンクは、複数のＤ
ＲＡＭチップを有している。

【００２６】主メモリ１３は３２または６４ビットのメ
モリデバイスであり、そのデータポートはＣＰＵローカ
ルバス３１のデータバスに接続され、また、アドレス入
力ポートはメモリアドレスバス３３に接続されている。
メモリアドレスバス３３はＤＲＡＭ専用のアドレスバス
であり、このメモリアドレスバス３３上にはＤＲＡＭの
物理アドレス（ロウアドレスＲＡ／カラムアドレスＣ
Ａ）がシステムコントローラ１２から出力される。ま
た、主メモリ１３には、ロウアドレスストローブ信号線
ＲＡＳ０〜ＲＡＳ５、カラムアドレスストローブ信号線
ＣＡＳ、ライトイネーブル信号線ＷＥ、アウトプットイ
ネーブル信号線ＯＥ、チップセレクト信号線ＣＳが接続
されている。この場合、ＲＡＳ０〜ＲＡＳ５は主メモリ
１３を構成する複数のＤＲＡＭバンクにそれぞれ接続さ
れ、ＣＡＳ，ＷＥ，ＯＥ，ＣＳは全てのＤＲＡＭバンク
に共通接続される。

【００２７】このシステムでは、主メモリ１３の記憶領
域の一部は、ＢＩＯＳ−ＲＯＭ１４の内容がコピーされ
るコピーエリア１３１として使用される。このコピーエ
リア１３１に対するリード／ライトアクセスは、主メモ
リ１３の他の記憶エリアと同様にシステムコントローラ
１２からのメモリアドレスおよび各種制御信号（ＲＡ
Ｓ，ＣＡＳ，ＷＥ，ＯＥ，ＣＳなど）によって制御され
る。この場合、システムコントローラ１２の制御により
コピーエリア１３１をライトプロテクトして、そのコピ
ーエリア１３１に対するライトアクセスを禁止すること
もできる。

【００２８】ＢＩＯＳ−ＲＯＭ１４は、システムバス３
２に接続された８ビットまたは１６ビットのデバイスで
あり、その記憶内容の書き換えが可能なようにフラッシ
ュメモリから構成されている。このＢＩＯＳ−ＲＯＭ１
４には通常、システムＢＩＯＳとＶＧＡ−ＢＩＯＳが格
納されるが、本実施形態では、システムＢＩＯＳ全体を
常にＣＰＵアドレス空間上に開いておけるようにするた
めに、システムＢＩＯＳは二つに分けられており、一方
はプロテクトモードのプログラムとして実現されてい
る。ＢＩＯＳ−ＲＯＭ１４の記憶内容の一例を図２に示
す。

【００２９】図２に示されているように、ＢＩＯＳ−Ｒ
ＯＭ１４には、第１のシステムＢＩＯＳ（システムＢＩ
ＯＳ＃１）、第２のシステムＢＩＯＳ（システムＢＩＯ
Ｓ＃２）、およびＶＧＡ−ＢＩＯＳなどが格納されてい
る。このうち、第２のシステムＢＩＯＳ（システムＢＩ
ＯＳ＃２）についてはプロテクトモードで動作するよう
にコーディングされており、第１のシステムＢＩＯＳ
（システムＢＩＯＳ＃１）およびＶＧＡ−ＢＩＯＳにつ
いては従来通り、リアルモードで動作するようにコーデ
ィングされている。

【００３０】システムＢＩＯＳ＃１は、ＣＰＵのソフト
ウェア割り込み命令（ＩＮＴＸＸｈ）を用いて起動され
る各種ＢＩＯＳドライバ群から構成されている。これら
ＢＩＯＳドライバ群は、ＣＰＵメモリアドレス空間の０
００００ｈから始まる領域に存在する割り込みベクタに
よってそれぞれアドレス指定される複数のファンクショ
ン実行ルーチンから構成されている。これらＢＩＯＳド
ライバ群のファンクション実行ルーチンは、オペレーテ
ィングシステムまたはアプリケーションプログラムが実
行するソフトウェア割り込み命令に応答して実行される
ものであるので、通常、オペレーティングシステムの起
動前には実行されない。システムＢＩＯＳ＃１は、既存
のシステムとの互換性を維持するために、オペレーティ
ングシステム起動後においては、リアルモードでアクセ
ス可能なＣＰＵアドレスＦ００００ｈ〜ＦＦＦＦＦｈの
６４Ｋバイトに割り当てられる。

【００３１】システムＢＩＯＳ＃２は、ＰＯＳＴ（Ｐｏ
ｗｅｒ Ｏｎ Ｓｅｌｆ Ｔｅｓｔ）ルーチンと、機能
拡張のための拡張ドライバと、プロテクトモードで動作
するオペレーティングシステムから直接呼び出して実行
される各種サービスルーチン（パワーセーブルーチン、
ＳＭＩルーチンなど）などから構成されている。

【００３２】ＰＯＳＴルーチンは、コンピュータシステ
ムのパワーオン時に最初に実行されるプログラムであ
り、ここには、メモリおよびＩ／Ｏなどのハードウェア
に対して初期化およびテストを行う初期化ルーチン、Ｂ
ＩＯＳ−ＲＯＭ１４の内容をＤＲＡＭから構成される主
メモリ１３にコピーするＲＯＭ／ＲＡＭコピールーチ
ン、およびＯＳを起動するためのブートルーチンなどを
含んでいる。これらＰＯＳＴルーチンのプログラム群
は、通常、オペレーティングシステムの起動前にのみ実
行され、起動後には実行されない。

【００３３】拡張ドライバは、システムＢＩＯＳ＃１の
ドライバプログラムによって提供される機能を追加する
目的で用意されたものであり、オペレーティングシステ
ム起動後にそのオペレーティングシステムまたはアプリ
ケーションプログラムから呼び出されるシステムＢＩＯ
Ｓ＃１によって必要に応じて呼び出される。パワーセー
ブルーチン、およびＳＭＩルーチンは、それぞれオペレ
ーティングシステムと共同してコンピュータシステムの
電源管理、およびＳＭＩ（システム管理割り込み）を用
いた各種システム管理を行うためのものであり、オペレ
ーティングシステム起動後にそのオペレーティングシス
テムから必要に応じて呼び出される。

【００３４】これらシステムＢＩＯＳ＃２に含まれるプ
ログラムはすべてプロテクトモードで動作するように構
成されており、システムのパワーオン時はＰＯＳＴルー
チンを最初に実行できるようにするためにＣＰＵアドレ
スＦ００００ｈ〜ＦＦＦＦＦｈの６４Ｋバイトに割り当
てられているが、その後、１０００００ｈ以降の所定の
６４ＫバイトのＣＰＵアドレス空間に再配置される。

【００３５】ＶＧＡ−ＢＩＯＳはコンピュータシステム
の表示コントローラ１８を制御するためのプログラムで
あり、既存のシステムとの互換性を維持するために、オ
ペレーティングシステム起動後においては、リアルモー
ドでアクセス可能なＣＰＵアドレスＣ００００ｈからＣ
ＦＦＦＦｈの６４Ｋバイトに配置される。

【００３６】このように、この実施形態では、リアルモ
ードのプログラムであるＢＩＯＳドライバ群から構成さ
れたシステムＢＩＯＳ＃１については通常通りにＣＰＵ
アドレスＦ００００ｈ〜ＦＦＦＦＦｈの６４Ｋバイトに
割り当てられるが、プロテクトモードのＰＯＳＴルーチ
ンなどから構成されるシステムＢＩＯＳ＃２について
は、１０００００ｈ以降のＣＰＵアドレス空間に割り当
てられる。したがって、オペレーティングシステムに制
御が移されてからもシステムＢＩＯＳ全体を常にメモリ
アドレス空間上に開いておくことが可能となる。

【００３７】図１のリアルタイムクロック（ＲＴＣ）１
５、割り込みコントローラ（ＰＩＣ）１６、およびキー
ボードコントローラ（ＫＢＣ）１７は、それぞれＩＳＡ
仕様の８ビットまたは１６ビットのＩ／Ｏデバイスであ
る。

【００３８】ディスプレイコントローラ１８はＶＧＡ仕
様に準拠したものであり、コンピュータ本体に標準装備
されたＬＣＤパネルの表示制御、およびオプション接続
されるＣＲＴディスプレイの表示制御を行う。ビデオメ
モリ（ＶＲＡＭ）１８１には、表示データが格納され
る。このビデオメモリ（ＶＲＡＭ）１８１のリード／ラ
イト制御は、ディスプレイコントローラ１８によって行
われる。

【００３９】次に、システムコントローラ１２に設けら
れたメモリ制御サブシステムの構成について説明する。
メモリ制御サブシステムは、図示のように、ＣＰＵコン
トローラ１２１、アクセスコントローラ１２２、ＤＲＡ
Ｍマッパ１２３、ＤＲＡＭコントローラ１２４、および
バスコントローラ１２５から構成されている。

【００４０】ＣＰＵコントローラ１２１は、アクセスコ
ントローラ１２２と共同して、ＣＰＵ１１のバスサイク
ル制御、およびＣＰＵアドレスデコードを行う。ＣＰＵ
アドレスデコードには、ＣＰＵコントローラ１２１に設
けられたアトリビュートレジスタファイル２０１が利用
される。

【００４１】アトリビュートレジスタファイル２０１
は、このコンピュータシステムのメモリアドレスマップ
を定義するためのものであり、ＣＰＵ１１のメモリアド
レス空間を構成する複数のメモリアドレスエリアにそれ
ぞれ対応する複数のアトリビュートレジスタから構成さ
れている。

【００４２】各アトリビュートレジスタはＣＰＵ１１に
よってリード／ライト可能なＩ／Ｏ制御レジスタであ
り、各レジスタには、それに対応するメモリアドレスエ
リアに配置すべきメモリデバイスの種類（ＤＲＡＭ、Ｂ
ＩＯＳ−ＲＯＭ、オプションＲＯＭなど）を指定するた
めの属性情報（ＡＴＴＲＩＢＵＴＥ）が設定される。属
性情報はメモリリードサイクル用のリード属性情報とメ
モリライトサイクル用のライト属性情報を含んでおり、
これによって各メモリアドレスエリアに配置すべきメモ
リデバイスの種類をメモリリードサイクルとメモリライ
トサイクルとで別個に指定することができる。

【００４３】ＣＰＵ１１がメモリアクセスのためのバス
サイクルを実行した時、ＣＰＵアドレス（Ａ３１：０
２）の値に対応するメモリアドレスエリアの属性情報が
アトリビュートレジスタファイル２０１から読み出さ
れ、それがアクセスコントローラ１２２に送られる。

【００４４】アクセスコントローラ１２２は、アトリビ
ュートレジスタファイル２０１からから読み出された属
性情報に従ってアクセス対象のメモリデバイスの種類を
決定し、そのメモリデバイスの種類に対応する１つのメ
モリコントローラ、すなわち、ＤＲＡＭコントローラ１
２４、またはバスコントローラ１２５、にメモリサイク
ルの実行を指示する。この場合、アクセス対象のメモリ
デバイスの種類は、ＣＰＵ１１のバスサイクルがメモリ
リードサイクルの場合にはアトリビュートレジスタファ
イル２０１から読み出された属性情報の中のリード属性
情報によって決定され、メモリライトサイクルの場合に
はライト属性情報によって決定される。ＣＰＵ１１のバ
スサイクルがメモリリードサイクル／メモリライトサイ
クルのどちらであるかは、前述のＷ／Ｒ＃信号の論理レ
ベルによって検出できる。

【００４５】ＤＲＡＭマッパー１２３は、ＣＰＵアドレ
ス（Ａ３１：０２）をＤＲＡＭアドレス（ＭＡ３１：０
２）に変換する。この変換は、ＣＰＵ１１のメモリアド
レス空間に分散配置されているＤＲＡＭメモリエリアを
ＤＲＡＭアクセス専用の連続したアドレス空間に割り付
けるために行われる。ここで、このアドレス変換動作の
一例を図３を参照して説明する。

【００４６】図３（Ａ）は、この実施形態で用いられる
メモリアドレスマップであり、また図３（Ｂ）は図２
（Ａ）のメモリアドレスマップに対応するＤＲＡＭアド
レス空間である。

【００４７】本例のＤＲＭＭアドレス空間は、いわゆる
“高速ＲＯＭ”機能を採用した場合の例である。“高速
ＲＯＭ”機能は、低速なＢＩＯＳ−ＲＯＭ１４の内容を
高速アクセス可能なＤＲＡＭから読み出させるようにす
る機能であり、前述のＲＯＭ／ＲＡＭコピールーチンを
用いてＢＩＯＳ−ＲＯＭ１４の内容をＤＲＡＭ上のコピ
ーエリア１３１にコピーし、そのコピーエリア１３１を
ＣＰＵアドレス空間にマッピングすることによって実現
される。この高速ＲＯＭ機能を採用すると、ＢＩＯＳ−
ＲＯＭ１４の代わりにＤＲＡＭがアクセスされる。従っ
て、システムＢＩＯＳの命令コードなどをＤＲＡＭから
高速にフェッチすることが可能となり、システムＢＩＯ
Ｓを頻繁に使用するＯＳやアプリケーションプログラム
などの実行速度を早めることができる。

【００４８】図３（Ａ）に示されているように、ＣＰＵ
１１によってアドレッシング可能なメモリアドレス空間
にはコンベンショナルメモリエリア、拡張メモリエリア
のようなＤＲＡＭを配置するためのＤＲＡＭアドレスエ
リアの他に、斜線で示すＤＲＡＭ以外の他のメモリデバ
イス（ＶＲＡＭ、ＢＩＯＳ−ＲＯＭ、オプションＲＯＭ
など）を配置するためのアドレスエリアが確保されてい
る。ＶＧＡ−ＢＩＯＳをアクセスするためのアドレス範
囲はＣ００００ｈ〜ＣＦＦＦＦｈまでの６４Ｋバイトで
ある。また、システムＢＩＯＳ＃１をアクセスするため
のアドレス範囲はＦ００００ｈ〜ＦＦＦＦＦｈまでの６
４Ｋバイト、システムＢＩＯＳ＃２をアクセスするため
のアドレス範囲はＤＲＡＭアドレスエリアの最後尾の６
４Ｋバイト（ここでは、ＦＥ００００ｈ〜ＦＥＦＦＦＦ
ｈ）である。

【００４９】ＢＩＯＳ−ＲＯＭ１４のＶＧＡ ＢＩＯＳ
およびシステムＢＩＯＳ＃１，＃２はＤＲＡＭ上にコピ
ーして使用されるので、実際には、ＶＲＡＭおよびオプ
ションＲＯＭを除く全てのメモリアドレエリアに属する
ＣＰＵアドレス（Ａ３１：０２）がＤＲＡＭアドレス
（ＭＡ３１：０２）に変換される。このアドレス変換に
より、ＶＲＡＭおよびオプションＲＯＭそれぞれのアド
レスエリアの直前および直後のＤＲＡＭアドレスエリア
のＣＰＵアドレスは、ＤＲＡＭアドレス空間上では連続
したアドレスとなる。

【００５０】このようなＣＰＵアドレスからＤＲＡＭ論
理アドレスへの変換は、例えば１６Ｋバイト単位で行わ
れる。これにより、ＤＲＡＭ論理アドレスの下位ビット
部（ＭＡ１３：０２）は、アドレス変換後においても、
ＣＰＵアドレスの下位ビット部（Ａ１３：０２）と等し
い。

【００５１】ＤＲＡＭマッパー１２３によって得られた
ＤＲＡＭ論理アドレス（ＭＡ３１：０２）は、図１のＤ
ＲＡＭコントローラ１２４に送られる。ＤＲＡＭコント
ローラ１２４は、アクセスコントローラ１２２によって
ＣＰＵ１１のバスサイクルがＤＲＡＭサイクルであるこ
とが指示された時、アクセス制御信号（ＲＡＳ，ＣＡ
Ｓ，ＷＥ，ＯＥ，ＣＳ）およびＤＲＡＭ物理アドレス
（ロウアドレスＲＡ、カラムアドレスＣＡ）を用いて、
主メモリ１３、すなわちＤＲＡＭのアクセスサイクルを
実行する。ロウアドレスＲＡおよびカラムアドレスＣＡ
は、ＤＲＡＭ論理アドレス（ＭＡ３１：０２）を分解す
る事によって得られる。

【００５２】バスコントローラ１２５は、アクセスコン
トローラ１２２によってＣＰＵ１１のバスサイクルがシ
ステムバス３２上のＢＩＯＳ−ＲＯＭ１４に対するメモ
リアクセスサイクルであることが指示された時、システ
ムバス３２上のＢＩＯＳ−ＲＯＭ１４にチップセレクト
信号を発行し、そのＢＩＯＳ−ＲＯＭ１４をシステムバ
ス３２のバスサイクルに対応するタイミングでアクセス
制御する。

【００５３】次に、アトリビュートレジスタファイル２
０１によって管理される属性情報について具体的に説明
する。まず、図４を参照して、ＣＰＵ１１のメモリアド
レス空間とアトリビュートレジスタファイル２０１によ
ってエリア毎に管理される属性情報との関係を説明す
る。

【００５４】前述したようにアトリビュートレジスタフ
ァイル２０１によって管理される１つのアドレスエリア
のサイズは１６Ｋバイトであり、図４に示されているよ
うに、ＣＰＵメモリアドレス空間００００００００ｈ〜
ＦＦＦＦＦＦＦＦｈは００００００００ｈから順番に１
６Ｋバイト単位でＡＲＥＡ番号が定義されている。ＤＲ
ＡＭを含む複数種のメモリデバイスが配置される可能性
があるＡＲＥＡについては、各アトリビュートレジスタ
には、図５に示すような８ビットの属性情報が設定され
る。

【００５５】図５に示されているように、８ビットの属
性情報のうち、ｂｉｔ７とｂｉｔ６の２ビットはリード
属性情報（ＲＥＡＤ ＡＴＴＲＩＢＵＴＥ）、ｂｉｔ５
とｂｉｔ４の２ビットはライト属性情報（ＷＲＩＴＥ
ＡＴＴＲＩＢＵＴＥ）、ｂｉｔ３はＤＲＡＭライトプロ
テクト情報（ＷＰ）、ｂｉｔ２とｂｉｔ１の２ビットは
キャッシング制御情報（ＣＡＳＨ）として使用される。

【００５６】リード属性情報（ＲＥＡＤ ＡＴＴＲＩＢ
ＵＴＥ）は、リードアクセス対象のメモリデバイスの種
類を示すものであり、図６に示されているように、その
ｂｉｔ７とｂｉｔ６の２ビットの組み合わせによって、
ＤＲＡＭ、システムバス上のメモリのいずれかが指定さ
れる。

【００５７】ライト属性情報（ＷＲＩＴＥ ＡＴＴＲＩ
ＢＵＴＥ）は、ライトアクセス対象のメモリデバイスの
種類を示すものであり、図７に示されているように、そ
のｂｉｔ５とｂｉｔ４の２ビットの組み合わせによっ
て、ＤＲＡＭ、システムバス上のメモリのいずれかが指
定される。

【００５８】このように、各エリアについてリード属性
情報とライト属性情報を別個に定義しておくことによ
り、同一の転送元および転送先アドレスを指定したＭＯ
Ｖ命令だけでＲＯＭ／ＲＡＭコピーを実現できる。

【００５９】ＤＲＡＭライトプロテクト情報（ＷＰ）
は、ライト属性情報によってＤＲＡＭがライトアクセス
対象のメモリデバイスとして指定されている時、ｂｉｔ
３の内容によってＤＲＡＭに対する書き込み保護を行う
か否かを示す。

【００６０】キャッシング制御情報（ＣＡＳＨ）は、リ
ード属性情報およびライト属性情報によって共にＤＲＡ
Ｍが指定されている時に於いて、そのＲＡＭのキャッシ
ング操作の有効／無効を制御するためのものであり、そ
のｂｉｔ２とｂｉｔ１の２ビットの組み合わせによっ
て、ライトバックキャシュイネーブル、ライトスルーキ
ャシュイネーブル、キャシュディセーブルのいずれかが
指定される。

【００６１】ＤＲＡＭライトプロテクト情報（ＷＰ）お
よびキャッシング制御情報（ＣＡＳＨ）により、たとえ
ばＶＧＡ−ＢＩＯＳ、システムＢＩＯＳ＃１，＃２がコ
ピーされたＤＲＡＭエリアに対して、ライトプロテクト
の設定をしたり、キャシュディセーブルの設定などを行
うことができる。

【００６２】次に、図８のフローチャートを参照して、
図１のシステムの電源投入時の動作について説明する。
図１のコンピュータシステムがパワーオンされると、Ｃ
ＰＵ１１はリセットされ、リアルモードで動作を開始す
る（ステップＳ２０１）。システムパワーオン時には、
前述したように、ＢＩＯＳ−ＲＯＭ１４のシステムＢＩ
ＯＳ＃２がＣＰＵメモリアドレスＥ００００〜ＥＦＦＦ
Ｆに割り当てられており、ＣＰＵ１１は、アドレスＦＦ
ＦＦ０の命令をフェッチする。これにより、システムＢ
ＩＯＳ＃２のＰＯＳＴルーチンの実行がリアルモード環
境で開始される。

【００６３】ＰＯＳＴルーチンは、ＣＰＵ１１のＭＳＷ
レジスタの設定などによってＣＰＵ１１の動作モードを
リアルモードからプロテクトモードに変更する（ステッ
プＳ２０２）。この後、ＰＯＳＴルーチンは、プロテク
トモードにおいてメモリチェックを開始する（ステップ
Ｓ２０３）。このメモリチェックでは、システムに設け
られているＤＲＡＭに対するリード・ライトコンペア処
理によって主メモリ１３の記憶サイズが調べられる。す
なわち、メモリチェックにおいては、図９に示されてい
るように、ＰＯＳＴルーチンは、まず、全ＣＰＵメモリ
アドレス空間に対するアクセスが可能になるようにセグ
メントレジスタの設定を行い（ステップＳ３０１）、次
いで、メモリアドレスを順次更新しながらメモリライト
アクセス、メモリリードアクセス、ライトデータとリー
ドデータとの比較を行い、その結果に従ってＤＲＡＭサ
イズを調べる（ステップＳ３０２）。

【００６４】このように、プロテクトモードのＰＯＳＴ
ルーチンによってメモリチェックの初期化を行うことに
より、一回のセグメントレジスタの設定だけで、全ＤＲ
ＡＭアドレス空間のチェックを行うことが可能となる。

【００６５】メモリチェックが完了すると、ＰＯＳＴル
ーチンは、ＲＯＭ／ＲＡＭコピーによってＢＩＯＳ−Ｒ
ＯＭ１４の内容をＤＲＡＭのコピーエリア１３１にコピ
ーする（ステップＳ２０４）。このＲＯＭ／ＲＡＭコピ
ーは様々な方法で実現可能であるが、その一例は、次の
通りである。

【００６６】すなわち、まず、ＤＲＡＭのコピーエリア
１３１に対応するＣＰＵメモリアドレス範囲のライト属
性情報およびリード属性情報の設定によって同一アドレ
ス空間上にＤＲＡＭとＢＩＯＳ−ＲＯＭ１４を配置す
る。この場合、リードデバイスはＢＩＯＳ−ＲＯＭ１４
に、ライトデバイスはＤＲＡＭに設定する。そして、Ｍ
ＯＶ命令を、アドレスをインクリメントしながら繰り返
し実行することにより、ＤＲＡＭコピーエリア１３１に
ＢＩＯＳ−ＲＯＭ１４のＶＧＡ−ＢＩＯＳ、システムＢ
ＩＯＳ＃１、システムＢＩＯＳ＃２をコピーする。

【００６７】この後、アトリビュートレジスタファイル
２０１によってメモリマッピングを変更し、ＤＲＡＭ上
のＶＧＡ−ＢＩＯＳ、システムＢＩＯＳ＃１、システム
ＢＩＯＳ＃２を、それぞれＣＰＵアドレスＣ００００ｈ
〜ＣＦＦＦＦｈ、Ｆ００００ｈ〜ＦＦＦＦＦｈ、および
ＦＥ００００ｈ〜ＦＥＦＦＦＦｈに再配置する（ステッ
プＳ２０５）。そして、ＦＥ００００ｈ〜ＦＥＦＦＦＦ
ｈに配置されたシステムＢＩＯＳ＃２のＰＯＳＴルーチ
ンに制御が移行され、Ｉ／Ｏデバイスの初期化処理およ
びブートルーチンの実行などが行われる（ステップＳ２
０６）。次いで、ＣＰＵ１１のＭＳＷレジスタの設定な
どによってＣＰＵ１１の動作モードをプロテクトモード
からリアルモードに変更（ステップＳ２０２）した後、
ＯＳに制御が渡される。

【００６８】次に、図１０のフローチャートを参照し
て、ＢＩＯＳファンクションルーチンの実行手順につい
て説明する。前述したように、ＯＳの起動後において
は、ＢＩＯＳドライバ群から構成されるシステムＢＩＯ
Ｓ＃１がＣＰＵアドレスＦ００００ｈ〜ＦＦＦＦＦｈに
配置されるため、ＯＳやアプリケーションプログラムか
らの要求はシステムＢＩＯＳ＃１で受け付けられる。

【００６９】システムＢＩＯＳ＃１は、要求されたシス
テムＢＩＯＳ内のサービスルーチンが、ＣＰＵアドレス
Ｆ００００ｈ〜ＦＦＦＦＦｈの６４Ｋバイトに割り当て
られたシステムＢＩＯＳ＃１と、ＦＥ００００ｈ〜ＦＥ
ＦＦＦＦｈに割り当てられたシステムＢＩＯＳ＃２のど
ちらに存在するかを調べる（ステップＳ４０１）。シス
テムＢＩＯＳ＃１に存在するサービスルーチンならば、
そのサービスルーチンが起動されることによってすぐに
要求された処理が実行される（ステップＳ４０２）。

【００７０】一方、起動すべきサービスルーチンがシス
テムＢＩＯＳ＃２の拡張用ドライバに存在する場合に
は、システムＢＩＯＳ＃２に存在するサービスルーチン
に制御が移行され、そのサービスルーチンによって要求
された処理が実行される（ステップＳ４０３，Ｓ４０
４）。

【００７１】以上のように、この実施形態においては、
ＰＯＳＴルーチンおよび拡張用ドライバルーチンを含む
システムＢＩＯＳ＃２がプロテクトモード化されてお
り、そのシステムＢＩＯＳ＃２についてはプロテクトモ
ードでのみアクセス可能な１０００００ｈ以降のＣＰＵ
アドレス空間に割り当てられ、ＢＩＯＳドライバ群を含
むシステムＢＩＯＳ＃１については従来通りリアルモー
ドでアクセス可能なアドレス空間Ｆ００００ｈ〜ＦＦＦ
ＦＦｈに割り当てられる。これにより、セグメントレジ
スタを６４Ｋバイト単位で設定し直すといった煩雑なセ
グメント管理を行うことなく、主メモリ１３の初期化を
行うことが可能となる。この結果、コンピュータシステ
ムがパワーオンされてからオペレーティングシステムが
起動されるまでの時間を大幅に短縮できるようになる。
また、常にシステムＢＩＯＳ全体を開いておけるため、
メモリマッピングの切り替えや、キャッシュフラッシュ
を行うことなく、オペレーティングシステムなどによっ
て要求されたＢＩＯＳ処理を即座に実行できるようにな
り、システム性能の向上を図ることが可能となる。

【００７２】

【発明の効果】以上説明したように、この発明によれ
ば、既存のシステムとの互換性を損なうことなく常にシ
ステムＢＩＯＳ全体を開いておけるようになり、システ
ムＢＩＯＳによって提供される各種ハードウェア制御機
能を効率よく実行することが可能となる。

【図面の簡単な説明】

【図１】この発明の一実施例に係るコンピュータシステ
ムの構成を示すブロック図。

【図２】図１のシステムにおけるシステムＢＩＯＳの構
造を示す図。

【図３】図１のシステムにおけるメモリアドレスマップ
の一例を示す図。

【図４】図１のシステムに設けられているアトリビュー
トレジスタファイルによって管理される属性情報とＣＰ
Ｕメモリアドレス空間との関係を示す図。

【図５】図１のシステムに設けられているアトリビュー
トレジスタファイルに設定される属性情報のフォーマッ
トを示す図。

【図６】図５の属性情報に含まれるリード属性情報の内
容を示す図。

【図７】図５の属性情報に含まれるライト属性情報の内
容を示す図。

【図８】図１のシステムの立ち上げ処理の手順を示すフ
ローチャート。

【図９】図８の立ち上げ処理において実行されるメモリ
の初期化処理の手順を示すフローチャート。

【図１０】図１のシステムにおけるＢＩＯＳファンクシ
ョンルーチンの起動処理動作を説明するフローチャー
ト。

【図１１】従来のメモリ初期化処理の手順を示すフロー
チャート。

【図１２】従来のＢＩＯＳファンクションルーチン起動
処理動作を説明するフローチャート。

【符号の説明】

１１…ＣＰＵ、１２…システムコントローラ、１３…主
メモリ、１４…ＢＩＯＳ−ＲＯＭ、１８…ディスプレイ
コントローラ、１２１…ＣＰＵコントローラ、１２２…
アクセスコントローラ、１２４…ＤＲＡＭコントロー
ラ、１２５…ＩＳＡコントローラ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 真田 俊孝 東京都青梅市新町1381番地１ 東芝コンピ ュ―タエンジニアリング株式会社内 (72)発明者 小荒井 学 東京都青梅市新町1381番地１ 東芝コンピ ュ―タエンジニアリング株式会社内 (72)発明者 藤原 尚伸 東京都青梅市新町1381番地１ 東芝コンピ ュ―タエンジニアリング株式会社内

Claims (8)

【特許請求の範囲】
1. 【請求項１】 第１のメモリアドレス空間をアクセス可
   能な第１動作モードと、前記第１のメモリアドレス空間
   およびそれよりも上位アドレスに位置する第２のメモリ
   アドレス空間をアクセス可能な第２動作モードとを有す
   るＣＰＵと、ハードウェア制御のためのシステムプログ
   ラムが格納されたシステムＲＯＭとを備えたコンピュー
   タシステムにおいて、 前記システムプログラムは、前記第１動作モードで動作
   可能に構成された第１プログラムと、前記第２動作モー
   ドで動作可能に構成された第２プログラムとを含み、 前記第１プログラムを前記第１のメモリアドレス空間上
   に配置し、前記第２プログラムを前記第２のメモリアド
   レス空間上に配置する手段を具備することを特徴とする
   コンピュータシステム。
2. 【請求項２】 前記第１プログラムは、オペレーティン
   グシステムまたはアプリケーションプログラムからの要
   求に応じて実行すべきハードウェアアクセス処理の手順
   を記述したドライバプログラム群を含み、 前記第２プログラムは、前記コンピュータシステムがパ
   ワーオンされてからオペレーティングシステムが起動さ
   れるまでに実行すべきハードウェアの初期化およびテス
   ト処理の手順を記述した初期化プログラムを含むことを
   特徴とする請求項１記載のコンピュータシステム。
3. 【請求項３】 前記第２プログラムは、さらに、前記第
   １プログラムの機能拡張のための拡張プログラムを含む
   ことを特徴とする請求項２記載のコンピュータシステ
   ム。
4. 【請求項４】 前記拡張プログラムは、前記オペレーテ
   ィングシステムから直接、または前記第１メモリアドレ
   ス空間上に割り当てられた前記第１プログラムを介し
   て、呼び出されることを特徴とする請求項３記載のコン
   ピュータシステム。
5. 【請求項５】 前記初期化プログラムは、前記コンピュ
   ータシステムのパワーオン時に前記ＣＰＵの動作モード
   を前記第１動作モードから第２動作モードに切り替え、
   前記第２動作モードでアクセス可能な前記第１および第
   ２のメモリアドレス空間に渡って配置された前記コンピ
   ュータシステムの主メモリの初期化を行うことを特徴と
   する請求項２記載のコンピュータシステム。
6. 【請求項６】 前記ＣＰＵからのメモリアドレスの値
   を、前記コンピュータシステムの主メモリとして用いら
   れるＲＡＭをアクセスするためのＲＡＭアドレスに変換
   するメモリアドレス変換手段をさらに具備し、 前記第２プログラムは、 前記システムＲＯＭに格納されている前記第１および第
   ２プログラムを、前記コンピュータシステムの主メモリ
   として用いられるＲＡＭ上の所定領域にコピーし、前記
   第２プログラムがコピーされた前記ＲＡＭ上の領域を前
   記メモリアドレス変換手段を用いて前記第２のメモリア
   ドレス空間の一部に再配置することを特徴とする請求項
   １記載のコンピュータシステム。
7. 【請求項７】 第１のメモリアドレス空間をアクセス可
   能な第１動作モードと、前記第１のメモリアドレス空間
   およびそれよりも上位アドレスに位置する第２のメモリ
   アドレス空間をアクセス可能な第２動作モードとを有す
   るＣＰＵと、ハードウェア制御のためのシステムプログ
   ラムが格納されたシステムＲＯＭとを備えたコンピュー
   タシステムであって、前記システムプログラムは、前記
   コンピュータシステムがパワーオンされてからオペレー
   ティングシステムが起動されるまでに実行すべきハード
   ウェアの初期化およびテスト処理の手順を記述した初期
   化プログラムを含み、この初期化プログラムは前記第２
   動作モードで動作可能に構成されているコンピュータシ
   ステムで使用される立ち上げ制御方法であって、 前記コンピュータシステムの電源投入時に前記ＣＰＵの
   動作モードを前記第１モードから前記第２モードに切り
   替え、 前記第２動作モードで動作可能な前記初期化プログラム
   を用いて、前記第２動作モードでアクセス可能な前記第
   １および第２のメモリアドレス空間に渡って配置された
   前記コンピュータシステムの主メモリを初期化すること
   を特徴とする立ち上げ制御方法。
8. 【請求項８】 前記システムプログラムは、さらに、 前記第１動作モードで動作可能に構成され、オペレーテ
   ィングシステムまたはアプリケーションプログラムから
   の要求に応じて実行すべきハードウェアアクセス処理の
   手順を記述したドライバプログラム群と、 前記第２動作モードで動作するように構成され、前記ド
   ライバプログラム群によって提供される機能の拡張のた
   めの拡張プログラムとを含み、 前記ドライバプログラム群を前記第１のメモリアドレス
   空間上に配置し、前記第２プログラムを前記第２のメモ
   リアドレス空間上に配置した後に、オペレーティングシ
   ステムを起動することを特徴とする請求項７記載の立ち
   上げ制御方法。