JPH10284812A - 半導体デバイス - Google Patents
半導体デバイスInfo
- Publication number
- JPH10284812A JPH10284812A JP9089333A JP8933397A JPH10284812A JP H10284812 A JPH10284812 A JP H10284812A JP 9089333 A JP9089333 A JP 9089333A JP 8933397 A JP8933397 A JP 8933397A JP H10284812 A JPH10284812 A JP H10284812A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- mark
- chip
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
- H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
- H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/06179—Corner adaptations, i.e. disposition of the bonding areas at the corners of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/1601—Structure
- H01L2224/16012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/16013—Structure relative to the bonding area, e.g. bond pad the bump connector being larger than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
- H01L2224/8113—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
- H01L2224/81132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Abstract
の位置ずれ量や位置ずれ方向を短時間で確認できる半導
体デバイスを得る。 【解決手段】 電極パッド24有する半導体チップ3と
パッド2を有するプリント配線板1とを備え、電極パッ
ドをパッドに接続して半導体チップをプリント配線板に
実装する半導体デバイスにおいて、半導体チップをプリ
ント配線板の正常位置に実装した状態で半導体チップの
電極パッドの形状およびプリント配線板のパッドの形状
が相互にはみだして対称形状を示すように形成されたも
のである。
Description
プリント配線板に実装する半導体デバイスの検査方式に
関するものである。
る半導体デバイスについて、ベアチップ実装プリント配
線板を例にして説明する。図15は、従来のベアチップ
実装プリント配線板のLSIチップ搭載部の上面透視
図、図16は図15のF−F’断面図であり、図におい
て、1はプリント配線板、2はプリント配線板1上に形
成されたパッド、3はプリント配線板1に実装されたL
SIチップ、4はLSIチップ3に形成された電極パッ
ド、5はLSIチップ3の電極パッド4上に形成された
突起電極である。
LSIチップ3の電極パッド4に形成された突起電極5
がプリント配線板1に形成されたパッド2に接続されて
おり、LSIチップ3の搭載位置をX線検査装置にてチ
ェックする場合、プリント配線板1上のパッド2とLS
Iチップ3上の電極パッド4または突起電極5が重なっ
ていることを確認する。
226号公報に示された従来の多層プリント配線板の平
面図であり、図において、1はプリント配線板、6aは
プリント配線板1の表層に設けられた認識マーク、6b
は認識マーク6aの位置に対応する内層部分に設けられ
た内層銅箔であり、内層銅箔6bと認識マーク6aとの
間に絶縁層が介在している。
て、認識マーク6aの位置に対応する内層部に銅箔部6
bを設けるため、認識マークの背景が暗色となりマーク
の認識が容易になる。
プリント配線板では、X線検査装置でLSIチップ3の
搭載位置をチェックする場合、プリント配線板1のパッ
ド幅がLSIチップ3の電極幅より太く構成されてお
り、プリント配線板1のパッド2とLSIチップ3の電
極パッド4の両方が黒く映るため、プリント配線板1の
パッド2とLSIチップ3の電極パッド4の位置ずれ量
や位置ずれ方向の確認が困難である。
るためには、LSIチップ3の4隅の電極パッド4につ
いて検査する必要があり、検査時間が増える等の問題点
があった。
れた従来の多層プリント配線板での構成を本ベアチップ
実装プリント配線板に応用し、図17において、 内層
銅箔6bの形状をLSIチップに認識マークとして設
け、X線検査装置でLSIチップの搭載位置をチェック
する場合、プリント配線板の認識マークよりLSIチッ
プの認識マークが大きく構成されているため、LSIの
認識マークのみ映り、位置ずれ量や位置ずれ方向を確認
することが困難である。
るためになされたもので、プリント配線板に半導体チッ
プを実装した時の位置ずれ量や位置ずれ方向を短時間で
確認できる半導体デバイスを得ることを目的とする。
バイスは、電極パッドを有する半導体チップとパッドを
有するプリント配線板とを備え、前記電極パッドを前記
パッドに接続して前記半導体チップを前記プリント配線
板に実装する半導体デバイスにおいて、前記半導体チッ
プを前記プリント配線板の正常位置に実装した状態で前
記半導体チップの電極パッドの形状および前記プリント
配線板のパッドの形状が相互にはみだして対称形状を示
すように形成されたものである。
のそれより短くし、パッドの他方向の寸法を電極パッド
のそれより長くしたものである。
パッドを有するプリント配線板とを備え、前記電極パッ
ドを前記パッドに接続して前記半導体チップを前記プリ
ント配線板に実装する半導体デバイスにおいて、前記半
導体チップに任意の形状の第1のマークをX線を透過し
ない材料で形成するとともに、前記プリント配線板に任
意の形状の第2のマークをX線を透過しない材料で形成
し、前記半導体チップを前記プリント配線板に実装した
状態で半導体チップのプリント配線板に対する位置関係
が正常な場合とずれている場合とで前記第1マークの第
2のマークに対する相対的位置関係を認識可能にしたも
のである。
は、半導体チップをプリント配線板に実装した状態で一
方のマークが中心部を形成し、他のマークが中心部のマ
ークを囲う周辺部を形成してなるものである。
について説明する。 実施の形態1.図1はこの発明の実施の形態1によるベ
アチップ実装プリント配線板のLSIチップ搭載部の上
面透視図、図2は図1のA−A’断面図である。図にお
いて、1はプリント配線板、2はプリント配線板1上に
形成されたパッド、3はプリント配線板1に実装された
LSIチップ、4はLSIチップ3に形成された電極パ
ッド、5はLSIチップ3の電極パッド上に形成された
突起電極であリ、パッド2、電極パッド4は各々断面が
方形状に形成されている。
板1のパッド2がLSIチップ3の電極パッド4の幅方
向が狭く、長さ方向が長いので、LSIチップ3をプリ
ント配線板1の正常位置に実装した状態では実装後のX
線検査時においてLSIチップ3の電極パッド4の形状
およびプリント配線板1のパッド2の形状が相互にはみ
だして左右、上下が対称形状を示し、ずれている場合
は、前記対称形状が崩れておりプリント配線板1のパッ
ド2とLSIチップ3の電極パッド4のそれぞれの位置
関係を認識できる。
形態2によるベアチップ実装プリント配線板におけるL
SIチップ搭載部の上面透視図、図4は図3のB−B’
断面図、図5は図3のC部拡大図である。図3、図4、
および図5に示すように、この実施の形態では、プリン
ト配線板1とLSIチップ3のそれぞれに位置ずれ確認
用マークを設けている。図において、6はプリント配線
板1に設けられた位置ずれ確認用マークでリング状の形
状をしており、7はLSIチップ3に設けられた位置ず
れ確認用マークでLSIチップ3をプリント配線板1の
正常位置に実装した状態で、プリント配線板1に設けら
れた位置ずれ確認用マーク6と重ならずかつ中心部に位
置する円状を呈している。8はプリント配線板1の位置
ずれ確認用マーク6とLSIチップ3の位置ずれ確認用
マーク7との間隔である。なお、位置ずれ確認用マーク
6、7は金属等のX線を透過しない材質で構成してい
る。
3の位置ずれ確認用マークはプ リント配線板1の位置
ずれ確認用マーク6の内側になるよう配置され、LSI
チップ3の位置ずれ確認用マーク7とプリント配線板1
の位置ずれ確認用マーク6との間隔8は位置ずれ許容限
界値以内となるよう配置されており、X線検査時にLS
Iチップの位置ずれ確認用マークとプリント配線板の位
置ずれ確認用マークを別々に認識でき、位置ずれ量と位
置ずれ方向を確認できる。
確認用マークの内側にLSIチップの位置ずれ確認用マ
ークが入るように構成しているが、図6に示すようにL
SIチップの位置ずれ確認用マークの内側にプリント配
線板の位置ずれ確認用マークが入る構成でもよく、同様
の効果を奏する。
線板の位置ずれ確認用マークが円形のものを示したが、
図7に示すように四角形でもよく、この場合、LSIチ
ップの位置ずれ確認用マークとして、配線を必要としな
い空き電極を用いることができる。
線板の位置ずれ確認用マークが円形のものを示したが、
図8、図9に示すように直線形状でもよく、この場合、
位置ずれの方向をX方向、Y方向ごとに認識できる。
プリント配線板のXY方向に直線形状の位置ずれ確認用
マークを設けたものを示したが、図10に示すようにL
SIチップ搭載位置およびLSIチップ3の中心からの
放射直線上に位置ずれ確認用マークを設けてよく、この
場合、LSIチップの回転ずれを認識できる。
線板のそれぞれに位置ずれ確認用マークを設けたものを
示したが、図11、図12に示すように、LSIチップ
3の位置ずれ確認用マークとして、配線を必要としない
電極パッド4に設けられた突起電極5を用い、突起電極
5とプリント配線板1の位置ずれ確認用マークの内径を
突起電極径の最大許容値としてもよく、この場合、LS
Iチップ3の突起電極5のつぶれ方により、LSIチッ
プとプリント配線板の間隔を確認することができる。
板が両面基板の場合を示したが、図13、図14に示す
ように多層基板とし、LSIチップ3の位置ずれ確認用
マーク7およびプリント配線板1の位置ずれ確認用マー
ク6の位置の内層銅箔9および裏面銅箔を除去してもよ
く、この場合、X線検査時にLSIチップ3とプリント
配線板1の位置ずれ確認用マーク6、7とプリント配線
板1の内層銅箔9が重ならないため、それぞれの位置ず
れ確認用マークを鮮明に認識できる。
パッドを有する半導体チップとパッドを有するプリント
配線板とを備え、電極パッドをパッドに接続して半導体
チップをプリント配線板に実装する半導体デバイスにお
いて、半導体チップをプリント配線板の正常位置に実装
した状態で半導体チップの電極パッドの形状およびプリ
ント配線板のパッドの形状が相互にはみだして対称形状
を示すように形成されたことにより、X線検査装置によ
り半導体チップの位置ずれ確認を行う場合、半導体チッ
プの位置ずれ量と位置ずれ方向が確認でき、良否判定お
よび半導体チップ搭載装置の搭載位置調整が容易になる
効果がある。
のそれより短くし、パッドの他方向の寸法を電極パッド
のそれより長くしたことにより、X線検査時のX線像が
単純になり、位置ずれ量と位置ずれ方向を更に容易に認
識できる。
パッドを有するプリント配線板とを備え、電極パッドを
パッドに接続して半導体チップをプリント配線板に実装
する半導体デバイスにおいて、半導体チップに任意の形
状の第1のマークをX線を透過しない材料で形成すると
ともに、プリント配線板に任意の形状の第2のマークを
X線を透過しない材料で形成し、半導体チップをプリン
ト配線板に実装した状態で半導体チップのプリント配線
板に対する位置関係が正常な場合とずれている場合とで
第1マークの第2のマークに対する相対的位置関係を認
識可能にしたことにより、半導体チップの電極パッドの
形状およびプリント配線板のパッドの形状を考慮するこ
と無く、X線検査装置により半導体チップの位置ずれ確
認を行う場合、半導体チップの位置ずれ量と位置ずれ方
向が確認でき、良否判定および半導体チップ搭載装置の
搭載位置調整が容易になる効果がある。
は、半導体チップをプリント配線板に実装した状態で一
方のマークが中心部を形成し、他のマークが中心部のマ
ークを囲う周辺部を形成してなるので、X線検査時のX
線像が単純になり、位置ずれ量と位置ずれ方向を更に容
易に認識できる。
装プリント配線板のLSIチップ搭載部を示す上面透視
図である。
A’断面図である。
装プリント配線板におけるLSIチップ搭載部(1)を
示す上面透視図である。
B’断面図である。
拡大図である。
装プリント配線板におけるLSIチップ搭載部(2)を
示す上面透視拡大図である。
装プリント配線板におけるLSIチップ搭載部(3)を
示す上面透視拡大図である。
装プリント配線板におけるLSIチップ搭載部(4)を
示す上面透視拡大図である。
装プリント配線板におけるLSIチップ搭載部(5)を
示す上面透視拡大図である。
実装プリント配線板におけるLSIチップ搭載部(6)
を示す上面透視図である。
実装プリント配線板におけるLSIチップ搭載部(7)
を示す上面透視図である。
D−D’断面図である。
実装プリント配線板におけるLSIチップ搭載部(8)
を示す上面透視拡大図である。
E−E’断面図である。
SIチップ搭載部を示す上面透視図である。
F−F’断面図である。
ある。
4 電極パッド5 突起電極、6 プリント配線板の位
置ずれ確認用マーク、6a,6b 認識マーク、7 L
SIチップの位置ずれ確認用マーク、9 銅箔。
Claims (4)
- 【請求項1】 電極パッドを有する半導体チップとパッ
ドを有するプリント配線板とを備え、前記電極パッドを
前記パッドに接続して前記半導体チップを前記プリント
配線板に実装する半導体デバイスにおいて、前記半導体
チップを前記プリント配線板の正常位置に実装した状態
で前記半導体チップの電極パッドの形状および前記プリ
ント配線板のパッドの形状が相互にはみだして対称形状
を示すように形成されたことを特徴とする半導体デバイ
ス。 - 【請求項2】 パッドの一方向の寸法を電極パッドのそ
れより短くし、パッドの他方向の寸法を電極パッドのそ
れより長くしたことを特徴とする請求項1に記載の半導
体デバイス。 - 【請求項3】 電極パッドを有する半導体チップとパッ
ドを有するプリント配線板とを備え、前記電極パッドを
前記パッドに接続して前記半導体チップを前記プリント
配線板に実装する半導体デバイスにおいて、前記半導体
チップに任意の形状の第1のマークをX線を透過しない
材料で形成するとともに、前記プリント配線板に任意の
形状の第2のマークをX線を透過しない材料で形成し、
前記半導体チップを前記プリント配線板に実装した状態
で半導体チップのプリント配線板に対する位置関係が正
常な場合とずれている場合とで前記第1マークの第2の
マークに対する相対的位置関係を認識可能にしたことを
特徴とする半導体デバイス。 - 【請求項4】 第1のマークおよび第2のマークは、半
導体チップをプリント配線板に実装した状態で一方のマ
ークが中心部を形成し、他のマークが中心部のマークを
囲う周辺部を形成してなることを特徴とする請求項3に
記載の半導体デバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9089333A JPH10284812A (ja) | 1997-04-08 | 1997-04-08 | 半導体デバイス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9089333A JPH10284812A (ja) | 1997-04-08 | 1997-04-08 | 半導体デバイス |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10284812A true JPH10284812A (ja) | 1998-10-23 |
Family
ID=13967769
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9089333A Pending JPH10284812A (ja) | 1997-04-08 | 1997-04-08 | 半導体デバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10284812A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006502557A (ja) * | 2001-10-30 | 2006-01-19 | クゥアルコム・インコーポレイテッド | ボール状のグリッドアレイx線方位マーク |
JP2007234872A (ja) * | 2006-03-01 | 2007-09-13 | Fujikura Ltd | プリント回路基板の位置合わせ方法及びその装置 |
WO2008072551A1 (ja) * | 2006-12-08 | 2008-06-19 | Sharp Kabushiki Kaisha | Icチップ実装パッケージ、及びこれを備えた画像表示装置 |
JP2008187202A (ja) * | 2008-04-24 | 2008-08-14 | Sharp Corp | Icチップ実装パッケージ、及びこれを備えた画像表示装置 |
US7999400B2 (en) * | 2005-03-25 | 2011-08-16 | Sharp Kabushiki Kaisha | Semiconductor device with recessed registration marks partially covered and partially uncovered |
WO2014002478A1 (ja) * | 2012-06-29 | 2014-01-03 | オリンパス株式会社 | プリント配線板の接続構造 |
US10720365B2 (en) | 2016-07-20 | 2020-07-21 | Samsung Electronics Co., Ltd. | Method of measuring misalignment of chips, a method of fabricating a fan-out panel level package using the same, and a fan-out panel level package fabricated thereby |
-
1997
- 1997-04-08 JP JP9089333A patent/JPH10284812A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006502557A (ja) * | 2001-10-30 | 2006-01-19 | クゥアルコム・インコーポレイテッド | ボール状のグリッドアレイx線方位マーク |
JP2010103543A (ja) * | 2001-10-30 | 2010-05-06 | Qualcomm Inc | ボールグリッドアレイx線方位マーク |
US7999400B2 (en) * | 2005-03-25 | 2011-08-16 | Sharp Kabushiki Kaisha | Semiconductor device with recessed registration marks partially covered and partially uncovered |
JP2007234872A (ja) * | 2006-03-01 | 2007-09-13 | Fujikura Ltd | プリント回路基板の位置合わせ方法及びその装置 |
WO2008072551A1 (ja) * | 2006-12-08 | 2008-06-19 | Sharp Kabushiki Kaisha | Icチップ実装パッケージ、及びこれを備えた画像表示装置 |
US8080823B2 (en) | 2006-12-08 | 2011-12-20 | Sharp Kabushiki Kaisha | IC chip package and image display device incorporating same |
JP2008187202A (ja) * | 2008-04-24 | 2008-08-14 | Sharp Corp | Icチップ実装パッケージ、及びこれを備えた画像表示装置 |
JP4699495B2 (ja) * | 2008-04-24 | 2011-06-08 | シャープ株式会社 | Icチップ実装パッケージ、及びこれを備えた画像表示装置 |
WO2014002478A1 (ja) * | 2012-06-29 | 2014-01-03 | オリンパス株式会社 | プリント配線板の接続構造 |
JP2014011330A (ja) * | 2012-06-29 | 2014-01-20 | Olympus Corp | プリント配線板の接続構造 |
US10720365B2 (en) | 2016-07-20 | 2020-07-21 | Samsung Electronics Co., Ltd. | Method of measuring misalignment of chips, a method of fabricating a fan-out panel level package using the same, and a fan-out panel level package fabricated thereby |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6624512B2 (en) | Semiconductor integrated circuit device and printed wired board for mounting the same | |
US8232641B2 (en) | Wiring substrate and semiconductor device having connection pads formed in non-solder mask defined structure | |
US7098407B2 (en) | Non-solder mask defined (NSMD) type wiring substrate for ball grid array (BGA) package and method for manufacturing such a wiring substrate | |
EP1077381A2 (en) | Probe card and method of testing wafer having a plurality of semiconductor devices | |
JP2005051240A (ja) | 改善された半田ボールランドの構造を有する半導体パッケージ | |
JPH11289024A (ja) | 半導体装置及びその製造方法 | |
JP2647001B2 (ja) | テープキャリアならびに半導体デバイスの実装構造およびその製造方法 | |
JPH10284812A (ja) | 半導体デバイス | |
TWI473230B (zh) | 可光學檢測銲罩開口偏移在容許範圍內之封裝基板 | |
JPH0832296A (ja) | 電子部品を実装する際の位置合わせ方法 | |
JP2002271009A (ja) | 高密度実装用プリント配線基板及びプリント配線基板母材 | |
JPH08111578A (ja) | ボールグリッドアレイパッケージ実装用基板の製造方法 | |
EP0100727B1 (en) | Semiconductor device comprising a ceramic base | |
JP2000031190A (ja) | 球状半導体装置の製造方法 | |
JP2006013205A (ja) | 半導体装置及びその製造方法 | |
JP2009253131A (ja) | 半導体装置の製造方法 | |
JP2004260033A (ja) | 半導体装置及びその製造方法 | |
JP2000133898A (ja) | Bga実装プリント配線板 | |
JP2005251857A (ja) | プリント基板及びプリント基板の製造方法 | |
JPH0697634A (ja) | フリップチップ用のプリント配線板 | |
JP3214015B2 (ja) | フリップチップ型半導体装置及びその製造方法 | |
JP2003017864A (ja) | 多層基板 | |
JP2006100710A (ja) | 電子部品の実装構造及び、該実装構造を備えた記録装置 | |
JP2000174161A (ja) | フレキシブル基板及びこれを用いた半導体装置の実装方法 | |
JPS62125649A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040309 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040507 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040601 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040722 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040727 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040820 |