JPH10284812A - 半導体デバイス - Google Patents

半導体デバイス

Info

Publication number
JPH10284812A
JPH10284812A JP9089333A JP8933397A JPH10284812A JP H10284812 A JPH10284812 A JP H10284812A JP 9089333 A JP9089333 A JP 9089333A JP 8933397 A JP8933397 A JP 8933397A JP H10284812 A JPH10284812 A JP H10284812A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
mark
chip
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9089333A
Other languages
English (en)
Inventor
Yoshiaki Isobe
善朗 礒部
Kohei Sato
耕平 佐藤
Takahiro Nagamine
高宏 長嶺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP9089333A priority Critical patent/JPH10284812A/ja
Publication of JPH10284812A publication Critical patent/JPH10284812A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/06179—Corner adaptations, i.e. disposition of the bonding areas at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H01L2224/16012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/16013—Structure relative to the bonding area, e.g. bond pad the bump connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8113—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 プリント配線板に半導体チップを実装した時
の位置ずれ量や位置ずれ方向を短時間で確認できる半導
体デバイスを得る。 【解決手段】 電極パッド２４有する半導体チップ３と
パッド２を有するプリント配線板１とを備え、電極パッ
ドをパッドに接続して半導体チップをプリント配線板に
実装する半導体デバイスにおいて、半導体チップをプリ
ント配線板の正常位置に実装した状態で半導体チップの
電極パッドの形状およびプリント配線板のパッドの形状
が相互にはみだして対称形状を示すように形成されたも
のである。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体チップを
プリント配線板に実装する半導体デバイスの検査方式に
関するものである。
【０００２】
【従来の技術】半導体チップをプリント配線板に実装す
る半導体デバイスについて、ベアチップ実装プリント配
線板を例にして説明する。図１５は、従来のベアチップ
実装プリント配線板のＬＳＩチップ搭載部の上面透視
図、図１６は図１５のＦ−Ｆ’断面図であり、図におい
て、１はプリント配線板、２はプリント配線板１上に形
成されたパッド、３はプリント配線板１に実装されたＬ
ＳＩチップ、４はＬＳＩチップ３に形成された電極パッ
ド、５はＬＳＩチップ３の電極パッド４上に形成された
突起電極である。
【０００３】次に動作について説明する。図において、
ＬＳＩチップ３の電極パッド４に形成された突起電極５
がプリント配線板１に形成されたパッド２に接続されて
おり、ＬＳＩチップ３の搭載位置をＸ線検査装置にてチ
ェックする場合、プリント配線板１上のパッド２とＬＳ
Ｉチップ３上の電極パッド４または突起電極５が重なっ
ていることを確認する。
【０００４】また、図１７は、例えば、実開平２−５４
２２６号公報に示された従来の多層プリント配線板の平
面図であり、図において、１はプリント配線板、６ａは
プリント配線板１の表層に設けられた認識マーク、６ｂ
は認識マーク６ａの位置に対応する内層部分に設けられ
た内層銅箔であり、内層銅箔６ｂと認識マーク６ａとの
間に絶縁層が介在している。
【０００５】次に動作について説明する。図１７におい
て、認識マーク６ａの位置に対応する内層部に銅箔部６
ｂを設けるため、認識マークの背景が暗色となりマーク
の認識が容易になる。
【０００６】
【発明が解決しようとする課題】従来のベアチップ実装
プリント配線板では、Ｘ線検査装置でＬＳＩチップ３の
搭載位置をチェックする場合、プリント配線板１のパッ
ド幅がＬＳＩチップ３の電極幅より太く構成されてお
り、プリント配線板１のパッド２とＬＳＩチップ３の電
極パッド４の両方が黒く映るため、プリント配線板１の
パッド２とＬＳＩチップ３の電極パッド４の位置ずれ量
や位置ずれ方向の確認が困難である。
【０００７】また、位置ずれ量や位置ずれ方向を確認す
るためには、ＬＳＩチップ３の４隅の電極パッド４につ
いて検査する必要があり、検査時間が増える等の問題点
があった。
【０００８】また、実開平２−５４２２６号公報に示さ
れた従来の多層プリント配線板での構成を本ベアチップ
実装プリント配線板に応用し、図１７において、 内層
銅箔６ｂの形状をＬＳＩチップに認識マークとして設
け、Ｘ線検査装置でＬＳＩチップの搭載位置をチェック
する場合、プリント配線板の認識マークよりＬＳＩチッ
プの認識マークが大きく構成されているため、ＬＳＩの
認識マークのみ映り、位置ずれ量や位置ずれ方向を確認
することが困難である。
【０００９】この発明は、上記のような問題点を解決す
るためになされたもので、プリント配線板に半導体チッ
プを実装した時の位置ずれ量や位置ずれ方向を短時間で
確認できる半導体デバイスを得ることを目的とする。
【００１０】
【課題を解決するための手段】この発明に係る半導体デ
バイスは、電極パッドを有する半導体チップとパッドを
有するプリント配線板とを備え、前記電極パッドを前記
パッドに接続して前記半導体チップを前記プリント配線
板に実装する半導体デバイスにおいて、前記半導体チッ
プを前記プリント配線板の正常位置に実装した状態で前
記半導体チップの電極パッドの形状および前記プリント
配線板のパッドの形状が相互にはみだして対称形状を示
すように形成されたものである。
【００１１】また、パッドの一方向の寸法を電極パッド
のそれより短くし、パッドの他方向の寸法を電極パッド
のそれより長くしたものである。
【００１２】また、電極パッドを有する半導体チップと
パッドを有するプリント配線板とを備え、前記電極パッ
ドを前記パッドに接続して前記半導体チップを前記プリ
ント配線板に実装する半導体デバイスにおいて、前記半
導体チップに任意の形状の第１のマークをＸ線を透過し
ない材料で形成するとともに、前記プリント配線板に任
意の形状の第２のマークをＸ線を透過しない材料で形成
し、前記半導体チップを前記プリント配線板に実装した
状態で半導体チップのプリント配線板に対する位置関係
が正常な場合とずれている場合とで前記第１マークの第
２のマークに対する相対的位置関係を認識可能にしたも
のである。
【００１３】また、第１のマークおよび第２のマーク
は、半導体チップをプリント配線板に実装した状態で一
方のマークが中心部を形成し、他のマークが中心部のマ
ークを囲う周辺部を形成してなるものである。
【００１４】
【発明の実施の形態】以下、この発明の実施の形態を図
について説明する。 実施の形態１．図１はこの発明の実施の形態１によるベ
アチップ実装プリント配線板のＬＳＩチップ搭載部の上
面透視図、図２は図１のＡ−Ａ’断面図である。図にお
いて、１はプリント配線板、２はプリント配線板１上に
形成されたパッド、３はプリント配線板１に実装された
ＬＳＩチップ、４はＬＳＩチップ３に形成された電極パ
ッド、５はＬＳＩチップ３の電極パッド上に形成された
突起電極であリ、パッド２、電極パッド４は各々断面が
方形状に形成されている。
【００１５】次に動作について説明する。プリント配線
板１のパッド２がＬＳＩチップ３の電極パッド４の幅方
向が狭く、長さ方向が長いので、ＬＳＩチップ３をプリ
ント配線板１の正常位置に実装した状態では実装後のＸ
線検査時においてＬＳＩチップ３の電極パッド４の形状
およびプリント配線板１のパッド２の形状が相互にはみ
だして左右、上下が対称形状を示し、ずれている場合
は、前記対称形状が崩れておりプリント配線板１のパッ
ド２とＬＳＩチップ３の電極パッド４のそれぞれの位置
関係を認識できる。
【００１６】実施の形態２．図３は、この発明の実施の
形態２によるベアチップ実装プリント配線板におけるＬ
ＳＩチップ搭載部の上面透視図、図４は図３のＢ−Ｂ’
断面図、図５は図３のＣ部拡大図である。図３、図４、
および図５に示すように、この実施の形態では、プリン
ト配線板１とＬＳＩチップ３のそれぞれに位置ずれ確認
用マークを設けている。図において、６はプリント配線
板１に設けられた位置ずれ確認用マークでリング状の形
状をしており、７はＬＳＩチップ３に設けられた位置ず
れ確認用マークでＬＳＩチップ３をプリント配線板１の
正常位置に実装した状態で、プリント配線板１に設けら
れた位置ずれ確認用マーク６と重ならずかつ中心部に位
置する円状を呈している。８はプリント配線板１の位置
ずれ確認用マーク６とＬＳＩチップ３の位置ずれ確認用
マーク７との間隔である。なお、位置ずれ確認用マーク
６、７は金属等のＸ線を透過しない材質で構成してい
る。
【００１７】次に動作について説明する。ＬＳＩチップ
３の位置ずれ確認用マークはプ リント配線板１の位置
ずれ確認用マーク６の内側になるよう配置され、ＬＳＩ
チップ３の位置ずれ確認用マーク７とプリント配線板１
の位置ずれ確認用マーク６との間隔８は位置ずれ許容限
界値以内となるよう配置されており、Ｘ線検査時にＬＳ
Ｉチップの位置ずれ確認用マークとプリント配線板の位
置ずれ確認用マークを別々に認識でき、位置ずれ量と位
置ずれ方向を確認できる。
【００１８】また、図３ではプリント配線板の位置ずれ
確認用マークの内側にＬＳＩチップの位置ずれ確認用マ
ークが入るように構成しているが、図６に示すようにＬ
ＳＩチップの位置ずれ確認用マークの内側にプリント配
線板の位置ずれ確認用マークが入る構成でもよく、同様
の効果を奏する。
【００１９】また、図３ではＬＳＩチップとプリント配
線板の位置ずれ確認用マークが円形のものを示したが、
図７に示すように四角形でもよく、この場合、ＬＳＩチ
ップの位置ずれ確認用マークとして、配線を必要としな
い空き電極を用いることができる。
【００２０】また、図３ではＬＳＩチップとプリント配
線板の位置ずれ確認用マークが円形のものを示したが、
図８、図９に示すように直線形状でもよく、この場合、
位置ずれの方向をＸ方向、Ｙ方向ごとに認識できる。
【００２１】また、図８、図９ではＬＳＩチップおよび
プリント配線板のＸＹ方向に直線形状の位置ずれ確認用
マークを設けたものを示したが、図１０に示すようにＬ
ＳＩチップ搭載位置およびＬＳＩチップ３の中心からの
放射直線上に位置ずれ確認用マークを設けてよく、この
場合、ＬＳＩチップの回転ずれを認識できる。
【００２２】また、図３ではＬＳＩチップとプリント配
線板のそれぞれに位置ずれ確認用マークを設けたものを
示したが、図１１、図１２に示すように、ＬＳＩチップ
３の位置ずれ確認用マークとして、配線を必要としない
電極パッド４に設けられた突起電極５を用い、突起電極
５とプリント配線板１の位置ずれ確認用マークの内径を
突起電極径の最大許容値としてもよく、この場合、ＬＳ
Ｉチップ３の突起電極５のつぶれ方により、ＬＳＩチッ
プとプリント配線板の間隔を確認することができる。
【００２３】また、上記実施の形態では、プリント配線
板が両面基板の場合を示したが、図１３、図１４に示す
ように多層基板とし、ＬＳＩチップ３の位置ずれ確認用
マーク７およびプリント配線板１の位置ずれ確認用マー
ク６の位置の内層銅箔９および裏面銅箔を除去してもよ
く、この場合、Ｘ線検査時にＬＳＩチップ３とプリント
配線板１の位置ずれ確認用マーク６、７とプリント配線
板１の内層銅箔９が重ならないため、それぞれの位置ず
れ確認用マークを鮮明に認識できる。
【００２４】
【発明の効果】以上のように、この発明によれば、電極
パッドを有する半導体チップとパッドを有するプリント
配線板とを備え、電極パッドをパッドに接続して半導体
チップをプリント配線板に実装する半導体デバイスにお
いて、半導体チップをプリント配線板の正常位置に実装
した状態で半導体チップの電極パッドの形状およびプリ
ント配線板のパッドの形状が相互にはみだして対称形状
を示すように形成されたことにより、Ｘ線検査装置によ
り半導体チップの位置ずれ確認を行う場合、半導体チッ
プの位置ずれ量と位置ずれ方向が確認でき、良否判定お
よび半導体チップ搭載装置の搭載位置調整が容易になる
効果がある。
【００２５】また、パッドの一方向の寸法を電極パッド
のそれより短くし、パッドの他方向の寸法を電極パッド
のそれより長くしたことにより、Ｘ線検査時のＸ線像が
単純になり、位置ずれ量と位置ずれ方向を更に容易に認
識できる。
【００２６】また、電極パッドを有する半導体チップと
パッドを有するプリント配線板とを備え、電極パッドを
パッドに接続して半導体チップをプリント配線板に実装
する半導体デバイスにおいて、半導体チップに任意の形
状の第１のマークをＸ線を透過しない材料で形成すると
ともに、プリント配線板に任意の形状の第２のマークを
Ｘ線を透過しない材料で形成し、半導体チップをプリン
ト配線板に実装した状態で半導体チップのプリント配線
板に対する位置関係が正常な場合とずれている場合とで
第１マークの第２のマークに対する相対的位置関係を認
識可能にしたことにより、半導体チップの電極パッドの
形状およびプリント配線板のパッドの形状を考慮するこ
と無く、Ｘ線検査装置により半導体チップの位置ずれ確
認を行う場合、半導体チップの位置ずれ量と位置ずれ方
向が確認でき、良否判定および半導体チップ搭載装置の
搭載位置調整が容易になる効果がある。
【００２７】また、第１のマークおよび第２のマーク
は、半導体チップをプリント配線板に実装した状態で一
方のマークが中心部を形成し、他のマークが中心部のマ
ークを囲う周辺部を形成してなるので、Ｘ線検査時のＸ
線像が単純になり、位置ずれ量と位置ずれ方向を更に容
易に認識できる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１によるベアチップ実
装プリント配線板のＬＳＩチップ搭載部を示す上面透視
図である。
【図２】 図１のベアチップ実装プリント配線板のＡ−
Ａ’断面図である。
【図３】 この発明の実施の形態２によるベアチップ実
装プリント配線板におけるＬＳＩチップ搭載部（１）を
示す上面透視図である。
【図４】 図３のベアチップ実装プリント配線板のＢ−
Ｂ’断面図である。
【図５】 図３のベアチップ実装プリント配線板のＣ部
拡大図である。
【図６】 この発明の実施の形態２によるベアチップ実
装プリント配線板におけるＬＳＩチップ搭載部（２）を
示す上面透視拡大図である。
【図７】 この発明の実施の形態２によるベアチップ実
装プリント配線板におけるＬＳＩチップ搭載部（３）を
示す上面透視拡大図である。
【図８】 この発明の実施の形態２によるベアチップ実
装プリント配線板におけるＬＳＩチップ搭載部（４）を
示す上面透視拡大図である。
【図９】 この発明の実施の形態２によるベアチップ実
装プリント配線板におけるＬＳＩチップ搭載部（５）を
示す上面透視拡大図である。
【図１０】 この発明の実施の形態２によるベアチップ
実装プリント配線板におけるＬＳＩチップ搭載部（６）
を示す上面透視図である。
【図１１】 この発明の実施の形態２によるベアチップ
実装プリント配線板におけるＬＳＩチップ搭載部（７）
を示す上面透視図である。
【図１２】 図１１のベアチップ実装プリント配線板の
Ｄ−Ｄ’断面図である。
【図１３】 この発明の実施の形態２によるベアチップ
実装プリント配線板におけるＬＳＩチップ搭載部（８）
を示す上面透視拡大図である。
【図１４】 図１３のベアチップ実装プリント配線板の
Ｅ−Ｅ’断面図である。
【図１５】 従来のベアチップ実装プリント配線板のＬ
ＳＩチップ搭載部を示す上面透視図である。
【図１６】 図１５のベアチップ実装プリント配線板の
Ｆ−Ｆ’断面図である。
【図１７】 従来の他の多層プリント配線板の平面図で
ある。
【符号の説明】
１ プリント配線板、２ パッド、３ ＬＳＩチップ、
４ 電極パッド５ 突起電極、６ プリント配線板の位
置ずれ確認用マーク、６ａ，６ｂ 認識マーク、７ Ｌ
ＳＩチップの位置ずれ確認用マーク、９ 銅箔。

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 電極パッドを有する半導体チップとパッ
    ドを有するプリント配線板とを備え、前記電極パッドを
    前記パッドに接続して前記半導体チップを前記プリント
    配線板に実装する半導体デバイスにおいて、前記半導体
    チップを前記プリント配線板の正常位置に実装した状態
    で前記半導体チップの電極パッドの形状および前記プリ
    ント配線板のパッドの形状が相互にはみだして対称形状
    を示すように形成されたことを特徴とする半導体デバイ
    ス。
  2. 【請求項２】 パッドの一方向の寸法を電極パッドのそ
    れより短くし、パッドの他方向の寸法を電極パッドのそ
    れより長くしたことを特徴とする請求項１に記載の半導
    体デバイス。
  3. 【請求項３】 電極パッドを有する半導体チップとパッ
    ドを有するプリント配線板とを備え、前記電極パッドを
    前記パッドに接続して前記半導体チップを前記プリント
    配線板に実装する半導体デバイスにおいて、前記半導体
    チップに任意の形状の第１のマークをＸ線を透過しない
    材料で形成するとともに、前記プリント配線板に任意の
    形状の第２のマークをＸ線を透過しない材料で形成し、
    前記半導体チップを前記プリント配線板に実装した状態
    で半導体チップのプリント配線板に対する位置関係が正
    常な場合とずれている場合とで前記第１マークの第２の
    マークに対する相対的位置関係を認識可能にしたことを
    特徴とする半導体デバイス。
  4. 【請求項４】 第１のマークおよび第２のマークは、半
    導体チップをプリント配線板に実装した状態で一方のマ
    ークが中心部を形成し、他のマークが中心部のマークを
    囲う周辺部を形成してなることを特徴とする請求項３に
    記載の半導体デバイス。
JP9089333A 1997-04-08 1997-04-08 半導体デバイス Pending JPH10284812A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9089333A JPH10284812A (ja) 1997-04-08 1997-04-08 半導体デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9089333A JPH10284812A (ja) 1997-04-08 1997-04-08 半導体デバイス

Publications (1)

Publication Number Publication Date
JPH10284812A true JPH10284812A (ja) 1998-10-23

Family

ID=13967769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9089333A Pending JPH10284812A (ja) 1997-04-08 1997-04-08 半導体デバイス

Country Status (1)

Country Link
JP (1) JPH10284812A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006502557A (ja) * 2001-10-30 2006-01-19 クゥアルコム・インコーポレイテッド ボール状のグリッドアレイｘ線方位マーク
JP2007234872A (ja) * 2006-03-01 2007-09-13 Fujikura Ltd プリント回路基板の位置合わせ方法及びその装置
WO2008072551A1 (ja) * 2006-12-08 2008-06-19 Sharp Kabushiki Kaisha Ｉｃチップ実装パッケージ、及びこれを備えた画像表示装置
JP2008187202A (ja) * 2008-04-24 2008-08-14 Sharp Corp Ｉｃチップ実装パッケージ、及びこれを備えた画像表示装置
US7999400B2 (en) * 2005-03-25 2011-08-16 Sharp Kabushiki Kaisha Semiconductor device with recessed registration marks partially covered and partially uncovered
WO2014002478A1 (ja) * 2012-06-29 2014-01-03 オリンパス株式会社 プリント配線板の接続構造
US10720365B2 (en) 2016-07-20 2020-07-21 Samsung Electronics Co., Ltd. Method of measuring misalignment of chips, a method of fabricating a fan-out panel level package using the same, and a fan-out panel level package fabricated thereby

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006502557A (ja) * 2001-10-30 2006-01-19 クゥアルコム・インコーポレイテッド ボール状のグリッドアレイｘ線方位マーク
JP2010103543A (ja) * 2001-10-30 2010-05-06 Qualcomm Inc ボールグリッドアレイｘ線方位マーク
US7999400B2 (en) * 2005-03-25 2011-08-16 Sharp Kabushiki Kaisha Semiconductor device with recessed registration marks partially covered and partially uncovered
JP2007234872A (ja) * 2006-03-01 2007-09-13 Fujikura Ltd プリント回路基板の位置合わせ方法及びその装置
WO2008072551A1 (ja) * 2006-12-08 2008-06-19 Sharp Kabushiki Kaisha Ｉｃチップ実装パッケージ、及びこれを備えた画像表示装置
US8080823B2 (en) 2006-12-08 2011-12-20 Sharp Kabushiki Kaisha IC chip package and image display device incorporating same
JP2008187202A (ja) * 2008-04-24 2008-08-14 Sharp Corp Ｉｃチップ実装パッケージ、及びこれを備えた画像表示装置
JP4699495B2 (ja) * 2008-04-24 2011-06-08 シャープ株式会社 Ｉｃチップ実装パッケージ、及びこれを備えた画像表示装置
WO2014002478A1 (ja) * 2012-06-29 2014-01-03 オリンパス株式会社 プリント配線板の接続構造
JP2014011330A (ja) * 2012-06-29 2014-01-20 Olympus Corp プリント配線板の接続構造
US10720365B2 (en) 2016-07-20 2020-07-21 Samsung Electronics Co., Ltd. Method of measuring misalignment of chips, a method of fabricating a fan-out panel level package using the same, and a fan-out panel level package fabricated thereby

Similar Documents

Publication Publication Date Title
US6624512B2 (en) Semiconductor integrated circuit device and printed wired board for mounting the same
US8232641B2 (en) Wiring substrate and semiconductor device having connection pads formed in non-solder mask defined structure
US7098407B2 (en) Non-solder mask defined (NSMD) type wiring substrate for ball grid array (BGA) package and method for manufacturing such a wiring substrate
EP1077381A2 (en) Probe card and method of testing wafer having a plurality of semiconductor devices
JP2005051240A (ja) 改善された半田ボールランドの構造を有する半導体パッケージ
JPH11289024A (ja) 半導体装置及びその製造方法
JP2647001B2 (ja) テープキャリアならびに半導体デバイスの実装構造およびその製造方法
JPH10284812A (ja) 半導体デバイス
TWI473230B (zh) 可光學檢測銲罩開口偏移在容許範圍內之封裝基板
JPH0832296A (ja) 電子部品を実装する際の位置合わせ方法
JP2002271009A (ja) 高密度実装用プリント配線基板及びプリント配線基板母材
JPH08111578A (ja) ボールグリッドアレイパッケージ実装用基板の製造方法
EP0100727B1 (en) Semiconductor device comprising a ceramic base
JP2000031190A (ja) 球状半導体装置の製造方法
JP2006013205A (ja) 半導体装置及びその製造方法
JP2009253131A (ja) 半導体装置の製造方法
JP2004260033A (ja) 半導体装置及びその製造方法
JP2000133898A (ja) Ｂｇａ実装プリント配線板
JP2005251857A (ja) プリント基板及びプリント基板の製造方法
JPH0697634A (ja) フリップチップ用のプリント配線板
JP3214015B2 (ja) フリップチップ型半導体装置及びその製造方法
JP2003017864A (ja) 多層基板
JP2006100710A (ja) 電子部品の実装構造及び、該実装構造を備えた記録装置
JP2000174161A (ja) フレキシブル基板及びこれを用いた半導体装置の実装方法
JPS62125649A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040309

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040507

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040601

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040722

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040727

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20040820