JPS62125649A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62125649A JPS62125649A JP60266411A JP26641185A JPS62125649A JP S62125649 A JPS62125649 A JP S62125649A JP 60266411 A JP60266411 A JP 60266411A JP 26641185 A JP26641185 A JP 26641185A JP S62125649 A JPS62125649 A JP S62125649A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- leads
- semiconductor chip
- protruding electrode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に突起電極を有する半導
体装置に関する。
体装置に関する。
従来、この種の突起電極を有する半導体装置は、テープ
オートメ−プツト・ボンディング（Ｔａｐｅａｕｔｏｍ
ａｔｅｄ ｂｏｎｄｉｎｇ、以下、Ｔ Ａ Ｂと記す）
ＩＣと呼ばれており、Ｌ Ｓ Ｉ化の進行に伴い、１０
０端子を越える多端子化や１チツプ５ワツ１〜を超える
大電力化が進みつつある半導体装置の結線技術として注
目されている。例えば、ＴＡ、ＢＩＣ多ピン技術として
はアメリカ特許第４４．７２８７６号、半導体装置とし
ては特願昭５２第３６９９６号がある。
オートメ−プツト・ボンディング（Ｔａｐｅａｕｔｏｍ
ａｔｅｄ ｂｏｎｄｉｎｇ、以下、Ｔ Ａ Ｂと記す）
ＩＣと呼ばれており、Ｌ Ｓ Ｉ化の進行に伴い、１０
０端子を越える多端子化や１チツプ５ワツ１〜を超える
大電力化が進みつつある半導体装置の結線技術として注
目されている。例えば、ＴＡ、ＢＩＣ多ピン技術として
はアメリカ特許第４４．７２８７６号、半導体装置とし
ては特願昭５２第３６９９６号がある。
前者の結線技術はエリアアレイＴＡＢと呼ばれ、フィル
ムキャリヤテープの微小開孔に突起端子を形成したリー
ドテープを用意し、エリアアレイ突起電極を有するＬＳ
Ｊにギャングボンディンク（ｇａｎｇ ｈＯｎｄｉｎｇ
）する技術であるが、Ｉ−８丁及びフィルムギヤリヤテ
ープの両方に高精度の突起電極を形成しなければならず
、極めて高価になる。
ムキャリヤテープの微小開孔に突起端子を形成したリー
ドテープを用意し、エリアアレイ突起電極を有するＬＳ
Ｊにギャングボンディンク（ｇａｎｇ ｈＯｎｄｉｎｇ
）する技術であるが、Ｉ−８丁及びフィルムギヤリヤテ
ープの両方に高精度の突起電極を形成しなければならず
、極めて高価になる。
又、電源、及び接地端子は割合自由に配線できるが、キ
ャリヤテープは樹脂製であるため、テープ吸湿による端
子間漏れ電流の発生があり高信頼性が得られない。
ャリヤテープは樹脂製であるため、テープ吸湿による端
子間漏れ電流の発生があり高信頼性が得られない。
一方、役名の特顆昭５２第３６９９６号の技術はＩ’Ａ
Ｂ ＩＣの一般的な組立技術で、ギヤングポンチイン
ク後の半導体チップの縁部とＴ Ａ Ｂリードとの短絡
防止のため特突起極の外側にリード支持突起を形成した
半導体装置であるか、電源配線や接地配線を半導体デツ
プ−１−を回遊又は横切る形でギヤリヤテープのリード
を形成すると、半導体チップのＬ面配線との短絡障害や
、表面保護カバーとの接触による保護カバーの破壊障害
を発生し、信頼性を低下させる。
Ｂ ＩＣの一般的な組立技術で、ギヤングポンチイン
ク後の半導体チップの縁部とＴ Ａ Ｂリードとの短絡
防止のため特突起極の外側にリード支持突起を形成した
半導体装置であるか、電源配線や接地配線を半導体デツ
プ−１−を回遊又は横切る形でギヤリヤテープのリード
を形成すると、半導体チップのＬ面配線との短絡障害や
、表面保護カバーとの接触による保護カバーの破壊障害
を発生し、信頼性を低下させる。
第５図＜ ａ ＞及び（ｂ ）は従来の半導体装置の一
例の゛Ｖ而面及びＣ−Ｃ“線断面図である。
例の゛Ｖ而面及びＣ−Ｃ“線断面図である。
第５ ［５１（ニー、 ）及び（Ｉ））において、１は
半導体チップ、２は電源用の突起電極、５は信号用の突
起電極、３はそれぞれの突起電極の半導体チップの縁部
側に設けた外側リード支持部である。
半導体チップ、２は電源用の突起電極、５は信号用の突
起電極、３はそれぞれの突起電極の半導体チップの縁部
側に設けた外側リード支持部である。
し発明が解決しようとする問題点〕
゛」二連した従来の半導体装置は、フィルムキャリヤ方
法を用いる゛ゼ導体チップの結線にＴ”ＡＢ処理を行っ
た場合、半導体チップ１を横切って突起電極２に接続さ
れる１゛字状の電源り−１・６は、第５図（１））に示
すように、半導体チップ１の表面に接触し、表面配線と
の短絡や表面保護膜の破壊などの障害を発生するという
問題点かある。
法を用いる゛ゼ導体チップの結線にＴ”ＡＢ処理を行っ
た場合、半導体チップ１を横切って突起電極２に接続さ
れる１゛字状の電源り−１・６は、第５図（１））に示
すように、半導体チップ１の表面に接触し、表面配線と
の短絡や表面保護膜の破壊などの障害を発生するという
問題点かある。
本発明の目的は、フィルムキャリヤテープを用いて結線
された電源などのリードと半導体チップとの接触を防止
できる半導体装置を提供することにある。
された電源などのリードと半導体チップとの接触を防止
できる半導体装置を提供することにある。
水筒１の発明の半導体装置は、半導体チップ表面の周辺
部に設けられる第１の突起電極と、該第１の突起電極に
対し前記半導体チップの中央方向に隣接して設けた前記
第１の突起電極とほぼ同じ高さを有する内側リード支持
部とを含んで構成される。
部に設けられる第１の突起電極と、該第１の突起電極に
対し前記半導体チップの中央方向に隣接して設けた前記
第１の突起電極とほぼ同じ高さを有する内側リード支持
部とを含んで構成される。
水筒２の発明の半導体装置は、半導体チップ表面の周辺
部に設けられる第１の突起電極と、前記半導体チップ表
面の中央部に設けられる第２の突起電極と、前記第１の
突起電極に対し前記半導体チップの中央方向に隣接して
設けた前記第１の突起電極とほぼ同じ高さを有する内側
リード支持部と、前記第２の突起電極の周囲に隣接して
設けた前記第２の突起電極とほぼ同じ高さを有するリー
ド支持部とを大んで構成される。
部に設けられる第１の突起電極と、前記半導体チップ表
面の中央部に設けられる第２の突起電極と、前記第１の
突起電極に対し前記半導体チップの中央方向に隣接して
設けた前記第１の突起電極とほぼ同じ高さを有する内側
リード支持部と、前記第２の突起電極の周囲に隣接して
設けた前記第２の突起電極とほぼ同じ高さを有するリー
ド支持部とを大んで構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）及び（ｂ＞は水筒１の発明の一実施例の平
面図及びｋＡ’線断面図である。第１図（ａ）及び（１
））において、１は半導体チップ、２は電源用の突起電
極、３は外側リード支持突起、４は内側リード支持突起
、５は信号用の突起電極である。
面図及びｋＡ’線断面図である。第１図（ａ）及び（１
））において、１は半導体チップ、２は電源用の突起電
極、３は外側リード支持突起、４は内側リード支持突起
、５は信号用の突起電極である。
外側及内側リード支持突起３．４は突起電極２゜５と同
時に、メッキにより金バンプや銅バンプとし、１０〜２
０μｍの高さに形成する。
時に、メッキにより金バンプや銅バンプとし、１０〜２
０μｍの高さに形成する。
第１図（ａ＞及び（１つ）に示すように、突起電極２間
にそれぞれの突起電極２に隣接して内側リード支持突起
４が形成されているので、フィルムキャリヤ構成とした
ＴＡＲＩＣ型の半導体装置に組立ると、Ｔ字状の電源リ
ード６はその中央部において、半導体チップ１の中央部
表面と一定距離を伴って接続された状態となる。
にそれぞれの突起電極２に隣接して内側リード支持突起
４が形成されているので、フィルムキャリヤ構成とした
ＴＡＲＩＣ型の半導体装置に組立ると、Ｔ字状の電源リ
ード６はその中央部において、半導体チップ１の中央部
表面と一定距離を伴って接続された状態となる。
第２図（ａ＞及び（ｂ）は水筒２の発明の第１の実施例
の平面図、及びＢ−Ｂ’線断面図である。
の平面図、及びＢ−Ｂ’線断面図である。
第２図（ａ）及び（ｂ）に示すように、水筒１の実施例
は上述した第１の発明の一実施例に、更に半導体チップ
１の中央部に電源又は接地用の突起電極９を設け、突起
電極９の周辺に内部リード支持突起１０を形成したもの
である。
は上述した第１の発明の一実施例に、更に半導体チップ
１の中央部に電源又は接地用の突起電極９を設け、突起
電極９の周辺に内部リード支持突起１０を形成したもの
である。
このように構成することにより、」二連したＴ字状の電
源リード６の外に、十字状の電源リード７又は半導体チ
ップ１の中央方向への片持ちはり状に延長するリードの
使用に際し、リードと半導体チップ１の表面との接触防
止に更に利点が生じる。
源リード６の外に、十字状の電源リード７又は半導体チ
ップ１の中央方向への片持ちはり状に延長するリードの
使用に際し、リードと半導体チップ１の表面との接触防
止に更に利点が生じる。
又、大電流か流れる電源又は接地用の突起電極を″１′
導体チヴプ１の周辺と中央附近に設けることで、半導体
チップ１内の電位変動を極力少くする甲導体装置の回路
設計が可能となり、かつ半導体チップ内の電源及び接地
配線の幅を狭く設計できるので、半導体チップ面積を小
さくして低価格化が可能になり、それに伴い電力消費を
減少し得る。
導体チヴプ１の周辺と中央附近に設けることで、半導体
チップ１内の電位変動を極力少くする甲導体装置の回路
設計が可能となり、かつ半導体チップ内の電源及び接地
配線の幅を狭く設計できるので、半導体チップ面積を小
さくして低価格化が可能になり、それに伴い電力消費を
減少し得る。
第３図及び第４図は本節２の発明の第２及び第３の実施
例の平面図である。
例の平面図である。
第３図に示す第２の実施例では、中央部の突起電極９の
周囲に連続した内部り−Ｉ・支持突起］−１を形成して
おり、第４図に示す第３の実施例では、中央部に複数の
突起電極９を設けその周囲に必要に応して分離された内
部リード支持突起１２を形成している。
周囲に連続した内部り−Ｉ・支持突起］−１を形成して
おり、第４図に示す第３の実施例では、中央部に複数の
突起電極９を設けその周囲に必要に応して分離された内
部リード支持突起１２を形成している。
これらの内部り一１〜支持突起］１及び１２はメッキ形
成法の外に、絶縁ガラス、ポリイミド、エポキシ樹脂や
これらの複合Ｈベース１〜をスクリーン印刷し硬化させ
る方法でも形成できる。
成法の外に、絶縁ガラス、ポリイミド、エポキシ樹脂や
これらの複合Ｈベース１〜をスクリーン印刷し硬化させ
る方法でも形成できる。
以上説明したように本発明の半導体装置は、半導体チッ
プ周辺の突起電極の内側に′ｒ″Ａ、 Ｂ工法によるリ
ードを支持するための内側リード支持突起を、突起電極
とほぼ同じ高さに形成することにより、ギヤングポンデ
ィング時のリードの塑性変形によるリードの垂下りを防
止して、リードと半導体チップ内部配線との短絡を防止
し、かつ、リードの半導体装ツブ面との接触による、表
面保護膜の破壊による信頼性低下を防止することができ
るという効果がある。
プ周辺の突起電極の内側に′ｒ″Ａ、 Ｂ工法によるリ
ードを支持するための内側リード支持突起を、突起電極
とほぼ同じ高さに形成することにより、ギヤングポンデ
ィング時のリードの塑性変形によるリードの垂下りを防
止して、リードと半導体チップ内部配線との短絡を防止
し、かつ、リードの半導体装ツブ面との接触による、表
面保護膜の破壊による信頼性低下を防止することができ
るという効果がある。
更に、半導体チップの中央附近や内部に突起電極を形成
した時、その周囲にも内部リード支持突起を形成するこ
とにより、」二層効果の外に小型化及び大電力化を達成
できるという効果がある。
した時、その周囲にも内部リード支持突起を形成するこ
とにより、」二層効果の外に小型化及び大電力化を達成
できるという効果がある。
第１図（ａ）及び（ｂ）は本節１の発明の一実施例の平
面図及びＡ−Ａ’線断面図、第２図（ａ）１ 縛体チヅ
フ’ ２ 込Ｊ騒１ｙＦＪ′！３５’ＭＪ！！１９−
ト′支−，ｔａｆ−ｅ４− 内Ａリリリート支才１汐産
４．５−タＡ忌１に＋少 ７１町の衣ソード、５ ＋
７−ド ｑ眞本分 ！θ丙郁・ノ十支しヒタｆ４茅
ノ 閃 茅 、３ 区 第 ４− 図 −ククＡ−
面図及びＡ−Ａ’線断面図、第２図（ａ）１ 縛体チヅ
フ’ ２ 込Ｊ騒１ｙＦＪ′！３５’ＭＪ！！１９−
ト′支−，ｔａｆ−ｅ４− 内Ａリリリート支才１汐産
４．５−タＡ忌１に＋少 ７１町の衣ソード、５ ＋
７−ド ｑ眞本分 ！θ丙郁・ノ十支しヒタｆ４茅
ノ 閃 茅 、３ 区 第 ４− 図 −ククＡ−
Claims (2)
- （１）半導体チップ表面の周辺部に設けられる第１の突
起電極と、該第１の突起電極に対し前記半導体チップの
中央方向に隣接して設けた前記第１の突起電極とほぼ同
じ高さを有する内側リード支持部とを含むことを特徴と
する半導体装置。 - （２）半導体チップ表面の周辺部に設けられる第１の突
起電極と、前記半導体チップ表面の中央部に設けられる
第２の突起電極と、前記第１の突起電極に対し前記半導
体チップの中央方向に隣接して設けた前記第１の突起電
極とほぼ同じ高さを有する内側リード支持部と、前記第
２の突起電極の周囲に隣接して設けた前記第２の突起電
極とほぼ同じ高さを有するリード支持部とを含むことを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60266411A JPS62125649A (ja) | 1985-11-26 | 1985-11-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60266411A JPS62125649A (ja) | 1985-11-26 | 1985-11-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62125649A true JPS62125649A (ja) | 1987-06-06 |
Family
ID=17430559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60266411A Pending JPS62125649A (ja) | 1985-11-26 | 1985-11-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62125649A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6419752A (en) * | 1987-07-14 | 1989-01-23 | Nec Corp | Semiconductor integrated circuit device |
| JPH02281737A (ja) * | 1989-04-24 | 1990-11-19 | Toshiba Corp | 半田バンプ型半導体装置 |
| WO1996010841A1 (en) * | 1994-09-30 | 1996-04-11 | Vlsi Technology, Inc. | Global signal net |
-
1985
- 1985-11-26 JP JP60266411A patent/JPS62125649A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6419752A (en) * | 1987-07-14 | 1989-01-23 | Nec Corp | Semiconductor integrated circuit device |
| JPH02281737A (ja) * | 1989-04-24 | 1990-11-19 | Toshiba Corp | 半田バンプ型半導体装置 |
| WO1996010841A1 (en) * | 1994-09-30 | 1996-04-11 | Vlsi Technology, Inc. | Global signal net |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100276165B1 (ko) | 고성능집적회로패키지 | |
| US7372138B2 (en) | Routing element for use in multi-chip modules, multi-chip modules including the routing element and methods | |
| JP3269171B2 (ja) | 半導体装置およびそれを有した時計 | |
| US20110006442A1 (en) | Semiconductor chip, film substrate, and related semiconductor chip package | |
| KR19990072580A (ko) | 반도체장치,반도체장치용기판및이들의제조방법및전자기기 | |
| JP2001244293A (ja) | 半導体素子及びこれを用いた半導体装置 | |
| JP2005079581A (ja) | テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたｌｃｄ装置 | |
| TW413911B (en) | Semiconductor device having an insulating substrate | |
| JPH09223861A (ja) | 半導体集積回路及びプリント配線基板 | |
| US6501664B1 (en) | Decoupling structure and method for printed circuit board component | |
| KR930000614B1 (ko) | 반도체 집적회로장치 | |
| JPH04233244A (ja) | 集積回路アセンブリ | |
| JPS62125649A (ja) | 半導体装置 | |
| JPS59107551A (ja) | 半導体装置 | |
| US20060022353A1 (en) | Probe pad arrangement for an integrated circuit and method of forming | |
| JP2005347489A (ja) | 半導体装置 | |
| JP2003249743A (ja) | 配線基板及びその製造方法、半導体装置並びに電子機器 | |
| KR200179418Y1 (ko) | 반도체패캐이지 | |
| JP2775557B2 (ja) | テープ・キャリア・パッケージ | |
| KR0176112B1 (ko) | 노이즈를 감소하기 위한 반도체 칩 패키지 | |
| JP2005340292A (ja) | 配線基板及びその製造方法、半導体装置及びその製造方法、電子デバイス並びに電子機器 | |
| US6380632B1 (en) | Center bond flip-chip semiconductor device and method of making it | |
| JPH02295144A (ja) | 集積回路 | |
| KR100206975B1 (ko) | 반도체 패키지 | |
| JPH0750724B2 (ja) | 液晶表示装置 |