JPH10261832A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH10261832A JPH10261832A JP6577997A JP6577997A JPH10261832A JP H10261832 A JPH10261832 A JP H10261832A JP 6577997 A JP6577997 A JP 6577997A JP 6577997 A JP6577997 A JP 6577997A JP H10261832 A JPH10261832 A JP H10261832A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- layer
- mesa stripe
- semiconductor layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】本発明は、ＳＩ−ＢＨ構造或いはＳＩ−ＰＢＨ
構造を有する半導体レーザの製造方法に関し、メサスト
ライプ上及びその周辺部にかけて屈曲のない平坦な電極
領域を形成することができ、また、メサストライプ上で
高抵抗の化合物半導体層が形成されるのを防止する。 【構成】（００１）面を有する化合物半導体基板（３
１）上に化合物半導体層（３２）〜（３５）を複数形成
する工程と、＜１１(-) ０＞方向に長手方向を有するメ
サストライプ（１０３）を形成する工程と、メサストラ
イプ（１０３）の側部の化合物半導体基板（３１ｂ）上
にメサストライプ（１０３）の最上面よりも高く、かつ
側壁が露出した第１の化合物半導体層（３７）を選択成
長させる工程と、面方位によるエッチングレートの差を
利用して、表面をエッチングし、メサストライプの側部
の第１の化合物半導体層（３７）の側壁を後退させる工
程とを有する。
構造を有する半導体レーザの製造方法に関し、メサスト
ライプ上及びその周辺部にかけて屈曲のない平坦な電極
領域を形成することができ、また、メサストライプ上で
高抵抗の化合物半導体層が形成されるのを防止する。 【構成】（００１）面を有する化合物半導体基板（３
１）上に化合物半導体層（３２）〜（３５）を複数形成
する工程と、＜１１(-) ０＞方向に長手方向を有するメ
サストライプ（１０３）を形成する工程と、メサストラ
イプ（１０３）の側部の化合物半導体基板（３１ｂ）上
にメサストライプ（１０３）の最上面よりも高く、かつ
側壁が露出した第１の化合物半導体層（３７）を選択成
長させる工程と、面方位によるエッチングレートの差を
利用して、表面をエッチングし、メサストライプの側部
の第１の化合物半導体層（３７）の側壁を後退させる工
程とを有する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、より詳しくは、半絶縁性埋込みヘテ
ロ構造（ＳＩ−ＢＨ構造）、或いは平坦化半絶縁性埋込
みヘテロ構造（ＳＩ−ＰＢＨ構造）を有する半導体レー
ザ及びその製造方法に関する。光ファイバ通信はマルチ
メディア産業の発展とともに市場が拡大し、最近では、
半導体レーザの低価格化と高信頼性が求められている。
の製造方法に関し、より詳しくは、半絶縁性埋込みヘテ
ロ構造（ＳＩ−ＢＨ構造）、或いは平坦化半絶縁性埋込
みヘテロ構造（ＳＩ−ＰＢＨ構造）を有する半導体レー
ザ及びその製造方法に関する。光ファイバ通信はマルチ
メディア産業の発展とともに市場が拡大し、最近では、
半導体レーザの低価格化と高信頼性が求められている。
【０００２】
【従来の技術】図８，図９は、ＳＩ−ＢＨ構造の半導体
レーザの製造方法について説明する断面図である。ま
ず、図８（ａ）に示すように、（００１）面を有する化
合物半導体基板１上に複数の化合物半導体層２〜５が形
成された後、メサストライプを形成する領域に耐エッチ
ング性膜６を形成する。
レーザの製造方法について説明する断面図である。ま
ず、図８（ａ）に示すように、（００１）面を有する化
合物半導体基板１上に複数の化合物半導体層２〜５が形
成された後、メサストライプを形成する領域に耐エッチ
ング性膜６を形成する。
【０００３】次に、図８（ｂ）に示すように、耐エッチ
ング性膜６をマスクとして、複数の化合物半導体層２〜
５及び化合物半導体基板１をエッチングし、＜１１０＞
方向を長手方向とするメサストライプ１０１を形成す
る。このとき、メサストライプ１０１は下層からクラッ
ド層２ａと、活性層３ａと、クラッド層４ａと、コンタ
クト層５ａとを含む。
ング性膜６をマスクとして、複数の化合物半導体層２〜
５及び化合物半導体基板１をエッチングし、＜１１０＞
方向を長手方向とするメサストライプ１０１を形成す
る。このとき、メサストライプ１０１は下層からクラッ
ド層２ａと、活性層３ａと、クラッド層４ａと、コンタ
クト層５ａとを含む。
【０００４】次いで、図８（ｃ）に示すように、耐エッ
チング性膜６をそのまま残して、メサストライプ１０１
の側部の化合物半導体基板１ｂ上に半絶縁性の化合物半
導体層７を選択成長する。このとき、メサストライプ１
０１から遠く離れた部分の化合物半導体層７の膜厚が、
図１１に示すように、薄くなると、十分な高抵抗が得ら
れないので、出来るだけ厚くなるようにする。このよう
にすると、化合物半導体層７はメサストライプ１０１の
側部においてメサストライプ１０１の最上面から突出す
る。
チング性膜６をそのまま残して、メサストライプ１０１
の側部の化合物半導体基板１ｂ上に半絶縁性の化合物半
導体層７を選択成長する。このとき、メサストライプ１
０１から遠く離れた部分の化合物半導体層７の膜厚が、
図１１に示すように、薄くなると、十分な高抵抗が得ら
れないので、出来るだけ厚くなるようにする。このよう
にすると、化合物半導体層７はメサストライプ１０１の
側部においてメサストライプ１０１の最上面から突出す
る。
【０００５】次に、図８（ｄ）に示すように、絶縁膜８
を形成した後、図９（ａ）に示すように、パターニング
し、メサストライプ１０１を含む開口部９を形成する。
次いで、図９（ｂ）に示すように、コンタクト層５ａ表
面の劣化層を除去するため、表面をライトエッチングし
た後、図９（ｃ）に示すように、メサストライプ１０１
の最上層５ａに接触する電極１０を形成する。このと
き、電極１０の主要金属として金膜を用いるが、その金
膜と下層の化合物半導体層５ａとが反応しないように、
間に高融点金属膜からなる下地層を挟む。
を形成した後、図９（ａ）に示すように、パターニング
し、メサストライプ１０１を含む開口部９を形成する。
次いで、図９（ｂ）に示すように、コンタクト層５ａ表
面の劣化層を除去するため、表面をライトエッチングし
た後、図９（ｃ）に示すように、メサストライプ１０１
の最上層５ａに接触する電極１０を形成する。このと
き、電極１０の主要金属として金膜を用いるが、その金
膜と下層の化合物半導体層５ａとが反応しないように、
間に高融点金属膜からなる下地層を挟む。
【０００６】以上により、ＳＩ−ＢＨ構造を有する半導
体レーザが完成する。次に、ＳＩ−ＰＢＨ構造を有する
半導体レーザの製造方法について図１２及び図１３を参
照しながら説明する。まず、図１２（ａ），（ｂ）に示
すように、耐エッチング性膜１５をマスクとして化合物
半導体層１４〜１２をエッチングし、（００１）面を有
する化合物半導体基板１１ｂ上に＜１１０＞方向を長手
方向とするメサストライプ１０２を形成する。このと
き、メサストライプ１０２は下層からクラッド層１２ａ
と、活性層１３ａと、クラッド層１４ａとを含む。上記
のＳＩ−ＢＨ構造を有する半導体レーザと異なり、コン
タクト層５ａは形成されない。
体レーザが完成する。次に、ＳＩ−ＰＢＨ構造を有する
半導体レーザの製造方法について図１２及び図１３を参
照しながら説明する。まず、図１２（ａ），（ｂ）に示
すように、耐エッチング性膜１５をマスクとして化合物
半導体層１４〜１２をエッチングし、（００１）面を有
する化合物半導体基板１１ｂ上に＜１１０＞方向を長手
方向とするメサストライプ１０２を形成する。このと
き、メサストライプ１０２は下層からクラッド層１２ａ
と、活性層１３ａと、クラッド層１４ａとを含む。上記
のＳＩ−ＢＨ構造を有する半導体レーザと異なり、コン
タクト層５ａは形成されない。
【０００７】次いで、図１２（ｃ）に示すように、耐エ
ッチング性膜１５をそのまま残して、メサストライプ１
０２の側部の化合物半導体基板１１ｂ上に半絶縁性の化
合物半導体層１６及び１７を選択成長する。このとき、
化合物半導体層１６及び１７はメサストライプ１０２の
側部においてメサストライプ１０２の最上面から突出す
る。
ッチング性膜１５をそのまま残して、メサストライプ１
０２の側部の化合物半導体基板１１ｂ上に半絶縁性の化
合物半導体層１６及び１７を選択成長する。このとき、
化合物半導体層１６及び１７はメサストライプ１０２の
側部においてメサストライプ１０２の最上面から突出す
る。
【０００８】次に、図１３（ａ）に示すように、耐エッ
チング性膜１５を除去した後、クラッド層１８及びコン
タクト層１９を形成する。次いで、図１３（ｂ）に示す
ように、絶縁膜２０を形成した後、パターニングし、コ
ンタクトホール２１を形成する。続いて、コンタクトホ
ール２１を通してコンタクト層１９に接触する電極２２
を形成すると、ＳＩ−ＰＢＨ構造を有する半導体レーザ
が完成する。
チング性膜１５を除去した後、クラッド層１８及びコン
タクト層１９を形成する。次いで、図１３（ｂ）に示す
ように、絶縁膜２０を形成した後、パターニングし、コ
ンタクトホール２１を形成する。続いて、コンタクトホ
ール２１を通してコンタクト層１９に接触する電極２２
を形成すると、ＳＩ−ＰＢＨ構造を有する半導体レーザ
が完成する。
【０００９】
【発明が解決しようとする課題】しかしながら、ＳＩ−
ＢＨ構造を有する半導体レーザにおいては、メサストラ
イプ１０１の角部で、化合物半導体層７の側壁が急角度
で立上っているので、下地層１０ａの成膜時に、その部
分で下地層１０ａが形成されないことがある。特に、図
９（ｂ）に示すように、表面をエッチングした場合は、
図１０に示すように、化合物半導体層７がメサストライ
プ１０１上に張りだす（オーバハングする）ため、成膜
異状は一層顕著になる。このため、下地層１０ａの上に
金膜１０ｂを形成すると、下地層１０ａの非形成領域を
通して化合物半導体層５ａと金膜１０ｂとが直接接触
し、金がメサストライプ１０１中に侵入して半導体レー
ザの特性を悪化させるという問題がある。
ＢＨ構造を有する半導体レーザにおいては、メサストラ
イプ１０１の角部で、化合物半導体層７の側壁が急角度
で立上っているので、下地層１０ａの成膜時に、その部
分で下地層１０ａが形成されないことがある。特に、図
９（ｂ）に示すように、表面をエッチングした場合は、
図１０に示すように、化合物半導体層７がメサストライ
プ１０１上に張りだす（オーバハングする）ため、成膜
異状は一層顕著になる。このため、下地層１０ａの上に
金膜１０ｂを形成すると、下地層１０ａの非形成領域を
通して化合物半導体層５ａと金膜１０ｂとが直接接触
し、金がメサストライプ１０１中に侵入して半導体レー
ザの特性を悪化させるという問題がある。
【００１０】一方、ＳＩ−ＰＢＨ構造を有する半導体レ
ーザにおいては、メサストライプ１０２の最上面から突
出する化合物半導体層１６の側壁の面方位は（１１１）
Ｂ面となるため、ｐ型不純物として亜鉛（Ｚｎ）を含む
クラッド層１８を形成した場合、側壁から成長するクラ
ッド層１８（図１３のＢ部）中では不純物濃度が低下す
る。このため、高抵抗層がメサストライプ１０２上を覆
うことになって素子抵抗が高くなり、所望の電流がメサ
ストライプ１０２内の活性層１３ａに流入しなくなると
いう問題がある。
ーザにおいては、メサストライプ１０２の最上面から突
出する化合物半導体層１６の側壁の面方位は（１１１）
Ｂ面となるため、ｐ型不純物として亜鉛（Ｚｎ）を含む
クラッド層１８を形成した場合、側壁から成長するクラ
ッド層１８（図１３のＢ部）中では不純物濃度が低下す
る。このため、高抵抗層がメサストライプ１０２上を覆
うことになって素子抵抗が高くなり、所望の電流がメサ
ストライプ１０２内の活性層１３ａに流入しなくなると
いう問題がある。
【００１１】本発明は、上記の従来例の問題点に鑑みて
創作されたものであり、メサストライプ上及びその周辺
部にかけて屈曲のない平坦な電極領域を形成することが
でき、また、メサストライプ上で高抵抗の化合物半導体
層が形成されるのを防止することができる半導体装置及
びその製造方法を提供するものである。
創作されたものであり、メサストライプ上及びその周辺
部にかけて屈曲のない平坦な電極領域を形成することが
でき、また、メサストライプ上で高抵抗の化合物半導体
層が形成されるのを防止することができる半導体装置及
びその製造方法を提供するものである。
【００１２】
【課題を解決するための手段】上記課題は、第１の発明
である、（００１）面又はこれと等価な面を有する化合
物半導体基板上に化合物半導体層を複数形成する工程
と、耐エッチング性膜をマスクとして前記化合物半導体
層をエッチングして＜１１０＞方向又はこれと等価な方
向に長手方向を有するメサストライプを形成する工程
と、前記耐エッチング性膜を残したまま前記メサストラ
イプの側部の前記化合物半導体基板上に前記メサストラ
イプの最上面よりも高く、かつ側壁が露出した第１の化
合物半導体層を選択成長させる工程と、面方位によるエ
ッチングレートの差を利用して、表面をエッチングし、
前記メサストライプの側部の第１の化合物半導体層の側
壁を後退させる工程とを有することを特徴とする半導体
装置の製造方法によって解決され、第２の発明である、
前記第１の化合物半導体層の側壁を後退させる工程の
後、前記メサストライプ及び前記第１の化合物半導体層
上に電極を形成する工程を有することを特徴とする第１
の発明に記載の半導体装置の製造方法によって解決さ
れ、第３の発明である、前記第１の化合物半導体層の側
壁を後退させる工程の後、不純物が導入された第２の化
合物半導体層を前記メサストライプ及び前記第１の化合
物半導体層上に堆積する工程と、前記第２の化合物半導
体層と接触する電極を形成する工程を有することを特徴
とする第１の発明に記載の半導体装置の製造方法によっ
て解決され、第４の発明である、前記第２の化合物半導
体層の材料はＩｎＰであり、前記不純物は亜鉛（Ｚｎ）
であることを特徴とする第３の発明に記載の半導体装置
の製造方法によって解決され、第５の発明である、前記
化合物半導体基板及び前記第１の化合物半導体層の材料
はＩｎＰであることを特徴とする第１乃至第４の発明の
いずれかに記載の半導体装置の製造方法によって解決さ
れ、第６の発明である、前記第１の化合物半導体層の側
壁の面方位は（１１１）Ｂ面であり、前記面方位による
エッチングレートの差を利用するエッチングに用いるエ
ッチャントは硫酸であることを特徴とする第５の発明に
記載の半導体装置の製造方法によって解決され、第７の
発明である、第１乃至第６の発明のいずれかに記載の半
導体装置の製造方法によって作成されたことを特徴とす
る半導体装置によって解決され、第８の発明である、前
記半導体装置は前記メサストライプ中に活性層を含む半
導体レーザであることを特徴とする第７の発明に記載の
半導体装置の製造方法によって解決される。
である、（００１）面又はこれと等価な面を有する化合
物半導体基板上に化合物半導体層を複数形成する工程
と、耐エッチング性膜をマスクとして前記化合物半導体
層をエッチングして＜１１０＞方向又はこれと等価な方
向に長手方向を有するメサストライプを形成する工程
と、前記耐エッチング性膜を残したまま前記メサストラ
イプの側部の前記化合物半導体基板上に前記メサストラ
イプの最上面よりも高く、かつ側壁が露出した第１の化
合物半導体層を選択成長させる工程と、面方位によるエ
ッチングレートの差を利用して、表面をエッチングし、
前記メサストライプの側部の第１の化合物半導体層の側
壁を後退させる工程とを有することを特徴とする半導体
装置の製造方法によって解決され、第２の発明である、
前記第１の化合物半導体層の側壁を後退させる工程の
後、前記メサストライプ及び前記第１の化合物半導体層
上に電極を形成する工程を有することを特徴とする第１
の発明に記載の半導体装置の製造方法によって解決さ
れ、第３の発明である、前記第１の化合物半導体層の側
壁を後退させる工程の後、不純物が導入された第２の化
合物半導体層を前記メサストライプ及び前記第１の化合
物半導体層上に堆積する工程と、前記第２の化合物半導
体層と接触する電極を形成する工程を有することを特徴
とする第１の発明に記載の半導体装置の製造方法によっ
て解決され、第４の発明である、前記第２の化合物半導
体層の材料はＩｎＰであり、前記不純物は亜鉛（Ｚｎ）
であることを特徴とする第３の発明に記載の半導体装置
の製造方法によって解決され、第５の発明である、前記
化合物半導体基板及び前記第１の化合物半導体層の材料
はＩｎＰであることを特徴とする第１乃至第４の発明の
いずれかに記載の半導体装置の製造方法によって解決さ
れ、第６の発明である、前記第１の化合物半導体層の側
壁の面方位は（１１１）Ｂ面であり、前記面方位による
エッチングレートの差を利用するエッチングに用いるエ
ッチャントは硫酸であることを特徴とする第５の発明に
記載の半導体装置の製造方法によって解決され、第７の
発明である、第１乃至第６の発明のいずれかに記載の半
導体装置の製造方法によって作成されたことを特徴とす
る半導体装置によって解決され、第８の発明である、前
記半導体装置は前記メサストライプ中に活性層を含む半
導体レーザであることを特徴とする第７の発明に記載の
半導体装置の製造方法によって解決される。
【００１３】本発明においては、面方位によるエッチン
グレートの差を利用して、表面をエッチングし、メサス
トライプの側部の第１の化合物半導体層の側壁を後退さ
せている。例えば、（００１）面を有するＩｎＰ基板上
であってメサストライプの側部に第１の化合物半導体層
としてＩｎＰ層をメサストライプの最上面から突出する
ように形成したとき、突出した部分のＩｎＰ層の側壁は
（１１１）Ｂ面となる。従って、エッチャントとして硫
酸を用いると、（００１）面よりも（１１１）Ｂ面のエ
ッチングレートが遙に大きいため、平坦な部分のエッチ
ングを抑制しつつ、側壁のみをエッチングして後退させ
ることができる。
グレートの差を利用して、表面をエッチングし、メサス
トライプの側部の第１の化合物半導体層の側壁を後退さ
せている。例えば、（００１）面を有するＩｎＰ基板上
であってメサストライプの側部に第１の化合物半導体層
としてＩｎＰ層をメサストライプの最上面から突出する
ように形成したとき、突出した部分のＩｎＰ層の側壁は
（１１１）Ｂ面となる。従って、エッチャントとして硫
酸を用いると、（００１）面よりも（１１１）Ｂ面のエ
ッチングレートが遙に大きいため、平坦な部分のエッチ
ングを抑制しつつ、側壁のみをエッチングして後退させ
ることができる。
【００１４】これにより、少なくとも屈曲部分をメサス
トライプ近辺から遠いところに移動させることができ、
メサストライプ上及びその周辺部を平坦にすることがで
きる。従って、表面に電極を形成した場合、メサストラ
イプ近辺では電極を平坦な面に形成することができる。
このため、最上層に金膜を含む多層の金属膜からなる電
極を形成したとき、均一な膜厚の金属膜が形成されて金
膜と化合物半導体層との間に必ず介在し、金膜が化合物
半導体層と接触して金が化合物半導体層内に侵入するの
を防止することができる。
トライプ近辺から遠いところに移動させることができ、
メサストライプ上及びその周辺部を平坦にすることがで
きる。従って、表面に電極を形成した場合、メサストラ
イプ近辺では電極を平坦な面に形成することができる。
このため、最上層に金膜を含む多層の金属膜からなる電
極を形成したとき、均一な膜厚の金属膜が形成されて金
膜と化合物半導体層との間に必ず介在し、金膜が化合物
半導体層と接触して金が化合物半導体層内に侵入するの
を防止することができる。
【００１５】また、メサストライプ上及び側部の化合物
半導体層上にわたってＺｎ等の不純物を含む化合物半導
体層を形成した場合、（１１１）Ｂ面の側壁に堆積する
層のドーピング量が面方位に依存して低濃度となって
も、（１１１）Ｂ面の側壁がメサストライプ近辺から遠
いところにあるので、その層はメサストライプ上には達
しない。
半導体層上にわたってＺｎ等の不純物を含む化合物半導
体層を形成した場合、（１１１）Ｂ面の側壁に堆積する
層のドーピング量が面方位に依存して低濃度となって
も、（１１１）Ｂ面の側壁がメサストライプ近辺から遠
いところにあるので、その層はメサストライプ上には達
しない。
【００１６】このため、メサストライプ上方の化合物半
導体層内では平坦な（００１）面における不純物濃度が
維持されるため、低抵抗となる。これにより、電流の流
路の低抵抗が維持されて、メサストライプ中の活性層に
は所望の大きさの電流が流入することになり、半導体レ
ーザの閾値電流を低減することができる。
導体層内では平坦な（００１）面における不純物濃度が
維持されるため、低抵抗となる。これにより、電流の流
路の低抵抗が維持されて、メサストライプ中の活性層に
は所望の大きさの電流が流入することになり、半導体レ
ーザの閾値電流を低減することができる。
【００１７】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照しながら説明する。 （１）第１の実施の形態 図１（ａ）〜（ｄ），図２（ａ）〜（ｃ）は、本発明の
第１の実施の形態に係るＳＩ−ＢＨ構造の半導体レーザ
の製造方法について説明する断面図である。波長1.55μ
ｍ帯の半導体レーザを対象とし、電流狭窄構造を有す
る。
いて図面を参照しながら説明する。 （１）第１の実施の形態 図１（ａ）〜（ｄ），図２（ａ）〜（ｃ）は、本発明の
第１の実施の形態に係るＳＩ−ＢＨ構造の半導体レーザ
の製造方法について説明する断面図である。波長1.55μ
ｍ帯の半導体レーザを対象とし、電流狭窄構造を有す
る。
【００１８】まず、図１（ａ）に示すように、（００
１）面を有するＩｎＰからなる化合物半導体基板３１上
に、バンドギャップに対応する波長（λｇ）1.15μｍ，
膜厚７０ｎｍのｎ型のInGaAsP 層３２を堆積する。この
明細書において、バンドギャップに対応する波長（λ
ｇ）とは化合物半導体層の組成比に対応して変化するバ
ンドギャップの大きさを対応する波長の単位で表したも
のである。
１）面を有するＩｎＰからなる化合物半導体基板３１上
に、バンドギャップに対応する波長（λｇ）1.15μｍ，
膜厚７０ｎｍのｎ型のInGaAsP 層３２を堆積する。この
明細書において、バンドギャップに対応する波長（λ
ｇ）とは化合物半導体層の組成比に対応して変化するバ
ンドギャップの大きさを対応する波長の単位で表したも
のである。
【００１９】更に、活性層を含む層３３を堆積する。即
ち、λｇ＝1.15μｍ，膜厚３０ｎｍのノンドープのInGa
AsP 膜を堆積し、その上にλｇ＝1.57μｍ，膜厚5.1 ｎ
ｍのノンドープのInGaAsP 膜とλｇ＝1.3 μｍのノンド
ープの膜厚１０ｎｍのInGaAsP 膜とを、λｇ＝1.57μｍ
のInGaAsP 膜が１０層で、両端がλｇ＝1.3 μｍのInGa
AsP 膜となるように、交互に積層する。さらに、その上
にλｇ＝1.15μｍ，膜厚３０ｎｍのノンドープのInGaAs
P 膜を積層する。なお、活性層を含む層３３の積層構造
については半導体レーザの用途により種々の層構成を採
用できることはいうまでもない。
ち、λｇ＝1.15μｍ，膜厚３０ｎｍのノンドープのInGa
AsP 膜を堆積し、その上にλｇ＝1.57μｍ，膜厚5.1 ｎ
ｍのノンドープのInGaAsP 膜とλｇ＝1.3 μｍのノンド
ープの膜厚１０ｎｍのInGaAsP 膜とを、λｇ＝1.57μｍ
のInGaAsP 膜が１０層で、両端がλｇ＝1.3 μｍのInGa
AsP 膜となるように、交互に積層する。さらに、その上
にλｇ＝1.15μｍ，膜厚３０ｎｍのノンドープのInGaAs
P 膜を積層する。なお、活性層を含む層３３の積層構造
については半導体レーザの用途により種々の層構成を採
用できることはいうまでもない。
【００２０】さらに、活性層を含む層３３の上に、膜厚
2000ｎｍのｐ型のInP 層３４を堆積する。以上の化合物
半導体層の堆積はＭＯＶＰＥ法により行う。続いて、液
層成長法（ＬＰＥ法）により、λｇ＝1.3 μｍ，膜厚５
００ｎｍのｐ型のInGaAsP 層３５を積層する。次いで、
化学気相成長法（ＣＶＤ法）により、InGaAsP 層３５上
に膜厚３００ｎｍのシリコン酸化膜を形成した後、CHF3
ガスを用いた反応性イオンエッチング（ＲＩＥ）により
レジスト膜をマスクとしてそのシリコン酸化膜をエッチ
ングする。これにより、活性層を含むメサストライプを
形成すべき領域に、＜１１(-)０＞方向に長手方向を有
する幅1.5 μｍの帯状の耐エッチング性膜３６を形成す
る。
2000ｎｍのｐ型のInP 層３４を堆積する。以上の化合物
半導体層の堆積はＭＯＶＰＥ法により行う。続いて、液
層成長法（ＬＰＥ法）により、λｇ＝1.3 μｍ，膜厚５
００ｎｍのｐ型のInGaAsP 層３５を積層する。次いで、
化学気相成長法（ＣＶＤ法）により、InGaAsP 層３５上
に膜厚３００ｎｍのシリコン酸化膜を形成した後、CHF3
ガスを用いた反応性イオンエッチング（ＲＩＥ）により
レジスト膜をマスクとしてそのシリコン酸化膜をエッチ
ングする。これにより、活性層を含むメサストライプを
形成すべき領域に、＜１１(-)０＞方向に長手方向を有
する幅1.5 μｍの帯状の耐エッチング性膜３６を形成す
る。
【００２１】次に、図１（ｂ）に示すように、エタン系
のガス、例えばＣ2 Ｈ4 ＋Ｈ2 の混合ガスを用いた反応
性イオンエッチング（ＲＩＥ）により、耐エッチング性
膜３６をマスクとして複数の化合物半導体層３５〜３２
及び化合物半導体基板３１をエッチングし、＜１１０＞
方向を長手方向とする高さ３μｍのメサストライプ１０
３を形成する。
のガス、例えばＣ2 Ｈ4 ＋Ｈ2 の混合ガスを用いた反応
性イオンエッチング（ＲＩＥ）により、耐エッチング性
膜３６をマスクとして複数の化合物半導体層３５〜３２
及び化合物半導体基板３１をエッチングし、＜１１０＞
方向を長手方向とする高さ３μｍのメサストライプ１０
３を形成する。
【００２２】このメサストライプ１０３は、下層からｎ
型のＩｎＰからなる膜厚１００ｎｍのクラッド層３２ａ
と、活性層を含む層３３ａと、ｐ型のInP からなる膜厚
2000ｎｍのクラッド層３４ａと、λｇ＝1.3 μｍのｐ型
のInGaAsP からなる膜厚５００ｎｍのコンタクト層３５
ａとを含む。さらに、上記メサストライプ１０３の積層
構造のうち、活性層を含む層３３ａは、λｇ＝1.15μｍ
のノンドープのInGaAsP からなる膜厚３０ｎｍのＳＣＨ
層と、λｇ＝1.57μｍのノンドープのInGaAsP からなる
膜厚5.1 ｎｍの井戸層とλｇ＝1.3 μｍのノンドープの
InGaAsP からなる膜厚１０ｎｍの障壁層とが交互に積層
されている多重量子井戸構造（ＭＱＷ構造）の活性層
と、λｇ＝1.15μｍのノンドープのInGaAsP からなる膜
厚３０ｎｍのＳＣＨ層との多層構造である。
型のＩｎＰからなる膜厚１００ｎｍのクラッド層３２ａ
と、活性層を含む層３３ａと、ｐ型のInP からなる膜厚
2000ｎｍのクラッド層３４ａと、λｇ＝1.3 μｍのｐ型
のInGaAsP からなる膜厚５００ｎｍのコンタクト層３５
ａとを含む。さらに、上記メサストライプ１０３の積層
構造のうち、活性層を含む層３３ａは、λｇ＝1.15μｍ
のノンドープのInGaAsP からなる膜厚３０ｎｍのＳＣＨ
層と、λｇ＝1.57μｍのノンドープのInGaAsP からなる
膜厚5.1 ｎｍの井戸層とλｇ＝1.3 μｍのノンドープの
InGaAsP からなる膜厚１０ｎｍの障壁層とが交互に積層
されている多重量子井戸構造（ＭＱＷ構造）の活性層
と、λｇ＝1.15μｍのノンドープのInGaAsP からなる膜
厚３０ｎｍのＳＣＨ層との多層構造である。
【００２３】次いで、図１（ｃ）に示すように、耐エッ
チング性膜３６をそのまま残して、メサストライプ１０
３の側部の化合物半導体基板３１ｂ上に鉄（Fe）をドー
プした半絶縁性のＩｎＰからなる埋込み層（第１の化合
物半導体層）３７を選択成長する。このとき、メサスト
ライプ１０３から遠くでも十分な膜厚が得られるように
するため、埋込み層３７はメサストライプ１０３の側部
においてメサストライプ１０３の最上面から突出するよ
うに堆積する。その突出した部分の側壁には（１１１）
Ｂ面が露出している。
チング性膜３６をそのまま残して、メサストライプ１０
３の側部の化合物半導体基板３１ｂ上に鉄（Fe）をドー
プした半絶縁性のＩｎＰからなる埋込み層（第１の化合
物半導体層）３７を選択成長する。このとき、メサスト
ライプ１０３から遠くでも十分な膜厚が得られるように
するため、埋込み層３７はメサストライプ１０３の側部
においてメサストライプ１０３の最上面から突出するよ
うに堆積する。その突出した部分の側壁には（１１１）
Ｂ面が露出している。
【００２４】次に、図１（ｄ）に示すように、蒸着によ
り膜厚３００ｎｍのシリコン酸化膜３８を形成した後、
パターニングし、メサストライプ１０３の上面を含む開
口幅６〜７μｍのコンタクトホール３９を形成する。次
いで、図２（ａ）に示すように、（００１）面よりも
（１１１）Ｂ面のエッチングレートの方がはるかに大き
いエッチャント、例えば濃硫酸を用いて、表面をエッチ
ングする。これにより、（００１）面が露出した平坦な
部分のエッチングを抑制しつつ、（１１１）Ｂ面が露出
した側壁のみをエッチングして後退させることができ
る。これにより、メサストライプ１０３の最上面の周囲
に平坦な面が広がる。図１（ｄ）では、Ｃ部が広がった
平坦な面である。
り膜厚３００ｎｍのシリコン酸化膜３８を形成した後、
パターニングし、メサストライプ１０３の上面を含む開
口幅６〜７μｍのコンタクトホール３９を形成する。次
いで、図２（ａ）に示すように、（００１）面よりも
（１１１）Ｂ面のエッチングレートの方がはるかに大き
いエッチャント、例えば濃硫酸を用いて、表面をエッチ
ングする。これにより、（００１）面が露出した平坦な
部分のエッチングを抑制しつつ、（１１１）Ｂ面が露出
した側壁のみをエッチングして後退させることができ
る。これにより、メサストライプ１０３の最上面の周囲
に平坦な面が広がる。図１（ｄ）では、Ｃ部が広がった
平坦な面である。
【００２５】次に、図２（ｂ）に示すように、コンタク
ト層３５ａの表面の劣化層を除去するため、H2SO4 ＋H2
O2＋H2O の混合液を用いて表面をライトエッチングす
る。次いで、図２（ｃ）に示すように、蒸着により膜厚
３００ｎｍのＴｉ膜と、膜厚３００ｎｍのＰｔ膜とを形
成した後パターニングする。さらに、メッキ法によりＰ
ｔ膜上に膜厚２．５μｍのＡｕ膜を形成し、コンタクト
ホール３９を通してメサストライプ１０３のコンタクト
層３５ａに接触するＴｉ膜／Ｐｔ膜／Ａｕ膜からなる電
極３９を形成する。このとき、電極４０の主要金属はＡ
ｕ膜であるが、そのＡｕ膜と下層のコンタクト層３５ａ
とが反応しないように、その間に高融点金属膜、例えば
Ｔｉ膜／Ｐｔ膜の２層からなる下地層が挟まれる。
ト層３５ａの表面の劣化層を除去するため、H2SO4 ＋H2
O2＋H2O の混合液を用いて表面をライトエッチングす
る。次いで、図２（ｃ）に示すように、蒸着により膜厚
３００ｎｍのＴｉ膜と、膜厚３００ｎｍのＰｔ膜とを形
成した後パターニングする。さらに、メッキ法によりＰ
ｔ膜上に膜厚２．５μｍのＡｕ膜を形成し、コンタクト
ホール３９を通してメサストライプ１０３のコンタクト
層３５ａに接触するＴｉ膜／Ｐｔ膜／Ａｕ膜からなる電
極３９を形成する。このとき、電極４０の主要金属はＡ
ｕ膜であるが、そのＡｕ膜と下層のコンタクト層３５ａ
とが反応しないように、その間に高融点金属膜、例えば
Ｔｉ膜／Ｐｔ膜の２層からなる下地層が挟まれる。
【００２６】この場合、埋込み層３７が突出することに
より生じた屈曲部分がメサストライプ１０３近辺から遠
いところにあり、メサストライプ１０３上及びその周辺
部が平坦になっているので、メサストライプ１０３近辺
では電極４０を平坦な面に形成することができる。これ
により、メサストライプ１０３近辺では均一な膜厚のＴ
ｉ膜及びＰｔ膜が形成され、Ａｕ膜と化合物半導体層が
直接接するのを確実に防止することができる。
より生じた屈曲部分がメサストライプ１０３近辺から遠
いところにあり、メサストライプ１０３上及びその周辺
部が平坦になっているので、メサストライプ１０３近辺
では電極４０を平坦な面に形成することができる。これ
により、メサストライプ１０３近辺では均一な膜厚のＴ
ｉ膜及びＰｔ膜が形成され、Ａｕ膜と化合物半導体層が
直接接するのを確実に防止することができる。
【００２７】なお、図示していないが、ＩｎＰ基板３１
ｂの背面にも電極を形成する。以上により、ＳＩ−ＢＨ
構造を有する半導体レーザが完成する。図３はその斜視
図である。この様にして作成された半導体レーザでは表
面の電極４０及び裏面の電極を通して電流を流すと、メ
サストライプ１０３の側部に抵抗の高い化合物半導体層
３７が形成されているので、その部分への電流の流れは
抑制され、従って、電流は主として活性層を含むメサス
トライプ１０３内を流れる。
ｂの背面にも電極を形成する。以上により、ＳＩ−ＢＨ
構造を有する半導体レーザが完成する。図３はその斜視
図である。この様にして作成された半導体レーザでは表
面の電極４０及び裏面の電極を通して電流を流すと、メ
サストライプ１０３の側部に抵抗の高い化合物半導体層
３７が形成されているので、その部分への電流の流れは
抑制され、従って、電流は主として活性層を含むメサス
トライプ１０３内を流れる。
【００２８】この場合、メサストライプ１０３近辺では
電極４０のＡｕ膜は下に必ずＴｉ膜及びＰｔ膜を介在さ
せて形成されているので、電極４０の金等がメサストラ
イプ１０３内に侵入するのを抑制することができ、半導
体レーザの信頼性が向上する。なお、図１（ｃ）の埋込
み層３７を堆積するとき、成膜ガスに塩素ガスを添加す
ることにより、突出部をより低くすることができる。こ
れは、塩素ガスによりエッチングしながら、成膜が行わ
れるためであると考えられる。
電極４０のＡｕ膜は下に必ずＴｉ膜及びＰｔ膜を介在さ
せて形成されているので、電極４０の金等がメサストラ
イプ１０３内に侵入するのを抑制することができ、半導
体レーザの信頼性が向上する。なお、図１（ｃ）の埋込
み層３７を堆積するとき、成膜ガスに塩素ガスを添加す
ることにより、突出部をより低くすることができる。こ
れは、塩素ガスによりエッチングしながら、成膜が行わ
れるためであると考えられる。
【００２９】また、この場合、メサストライプ１０３の
側部が塩素ガスに曝されるため、最上層のInGaAsP から
なるコンタクト層３５ａが塩素ガスによりサイドエッチ
ングを受ける恐れがある。他の実施の形態では、これを
防止するため、コンタクト層３５ａ上に薄い膜厚のキャ
ップ層、例えば膜厚５０ｎｍ程度のｐ型ＩｎＰ層を形成
するとよい。これにより、コンタクト層３５ａのサイド
エッチングを抑制することができる。
側部が塩素ガスに曝されるため、最上層のInGaAsP から
なるコンタクト層３５ａが塩素ガスによりサイドエッチ
ングを受ける恐れがある。他の実施の形態では、これを
防止するため、コンタクト層３５ａ上に薄い膜厚のキャ
ップ層、例えば膜厚５０ｎｍ程度のｐ型ＩｎＰ層を形成
するとよい。これにより、コンタクト層３５ａのサイド
エッチングを抑制することができる。
【００３０】さらに、このような積層構造の場合、メサ
ストライプ１０３の周囲に拡大した平坦面を形成するに
は、図１（ｄ）のエッチング工程と同様に濃硫酸に曝
す。即ち、濃硫酸により埋込み層３７とともにキャップ
層が同時にエッチングされるため、側壁を後退させつつ
拡大した平坦面を形成することができる。更に、化合物
半導体基板３１の面方位を（００１）面としているが、
これと等価な面、即ち、（１００）面又は（０１０）面
等を用いてもよい。ここで、等価な面とは、表面の原子
の配列状態が同じ面のことである。
ストライプ１０３の周囲に拡大した平坦面を形成するに
は、図１（ｄ）のエッチング工程と同様に濃硫酸に曝
す。即ち、濃硫酸により埋込み層３７とともにキャップ
層が同時にエッチングされるため、側壁を後退させつつ
拡大した平坦面を形成することができる。更に、化合物
半導体基板３１の面方位を（００１）面としているが、
これと等価な面、即ち、（１００）面又は（０１０）面
等を用いてもよい。ここで、等価な面とは、表面の原子
の配列状態が同じ面のことである。
【００３１】さらに、メサストライプ１０３の長手方向
を＜１１０＞方向としているが、これと等価な方向、即
ち、化合物半導体基板３１の面方位が（１００）面で＜
０１１＞方向、面方位（０１０）面で＜１０１＞方向等
としてもよい。 （２）第２の実施の形態 次に、ＳＩ−ＰＢＨ構造を有する半導体レーザの製造方
法について図４及び図５を参照しながら説明する。第１
の実施の形態と同じように、波長1.55μｍ帯の半導体レ
ーザを対象とする。又、以下で、第１の実施の形態と対
応する層については、特に示さない限り、エッチング条
件や成膜条件、及び形成膜の膜厚等は第１の実施の形態
と同じか、それに近い値とする。
を＜１１０＞方向としているが、これと等価な方向、即
ち、化合物半導体基板３１の面方位が（１００）面で＜
０１１＞方向、面方位（０１０）面で＜１０１＞方向等
としてもよい。 （２）第２の実施の形態 次に、ＳＩ−ＰＢＨ構造を有する半導体レーザの製造方
法について図４及び図５を参照しながら説明する。第１
の実施の形態と同じように、波長1.55μｍ帯の半導体レ
ーザを対象とする。又、以下で、第１の実施の形態と対
応する層については、特に示さない限り、エッチング条
件や成膜条件、及び形成膜の膜厚等は第１の実施の形態
と同じか、それに近い値とする。
【００３２】まず、図４（ａ）に示すように、（００
１）面が露出するＩｎＰからなる化合物半導体基板４１
上に、膜厚１００ｎｍのｎ型のＩｎＰ層４２と、活性層
を含む層４３と、膜厚２μｍのｐ型のＩｎＰ層４４と、
膜厚１００ｎｍのｐ型のInGaAsP 層４５とを順に積層す
る。なお、活性層を含む層４３は、第１の実施の形態の
活性層を含む層３３と同じ構造を有する。
１）面が露出するＩｎＰからなる化合物半導体基板４１
上に、膜厚１００ｎｍのｎ型のＩｎＰ層４２と、活性層
を含む層４３と、膜厚２μｍのｐ型のＩｎＰ層４４と、
膜厚１００ｎｍのｐ型のInGaAsP 層４５とを順に積層す
る。なお、活性層を含む層４３は、第１の実施の形態の
活性層を含む層３３と同じ構造を有する。
【００３３】続いて、InGaAs層４５上にシリコン酸化膜
を形成した後、パターニングし、耐エッチング性膜４６
を形成する。次いで、図４（ｂ）に示すように、耐エッ
チング性膜４６をマスクとして化合物半導体層４５〜４
２をエッチングし、（００１）面を有する化合物半導体
基板４１ｂ上に＜１１０＞方向を長手方向とするメサス
トライプ１０４を形成する。
を形成した後、パターニングし、耐エッチング性膜４６
を形成する。次いで、図４（ｂ）に示すように、耐エッ
チング性膜４６をマスクとして化合物半導体層４５〜４
２をエッチングし、（００１）面を有する化合物半導体
基板４１ｂ上に＜１１０＞方向を長手方向とするメサス
トライプ１０４を形成する。
【００３４】このとき、メサストライプ１０４は下層か
らｎ型のＩｎＰからなるクラッド層４２ａと、活性層４
３ａと、ｐ型のＩｎＰクラッド層４４ａと、ｐ型のInGa
AsPからなるキャップ層４５ａとを含む。第１の実施の
形態で説明したＳＩ−ＢＨ構造を有する半導体レーザと
異なり、コンタクト層３５ａは形成せず、キャップ層４
５ａを形成する。このキャップ層４５ａは、下層のＩｎ
Ｐクラッド層４４ａの表面を劣化させないために設けら
れる。
らｎ型のＩｎＰからなるクラッド層４２ａと、活性層４
３ａと、ｐ型のＩｎＰクラッド層４４ａと、ｐ型のInGa
AsPからなるキャップ層４５ａとを含む。第１の実施の
形態で説明したＳＩ−ＢＨ構造を有する半導体レーザと
異なり、コンタクト層３５ａは形成せず、キャップ層４
５ａを形成する。このキャップ層４５ａは、下層のＩｎ
Ｐクラッド層４４ａの表面を劣化させないために設けら
れる。
【００３５】次に、図４（ｃ）に示すように、耐エッチ
ング性膜４６をそのまま残して、メサストライプ１０４
の側部の化合物半導体基板４１ｂ上に、Ｆｅドープの半
絶縁性のＩｎＰからなる膜厚３μｍの埋込み層（第１の
化合物半導体層）４７と、ｎ型のＩｎＰからなる膜厚５
００ｎｍのブロック層４８とを選択成長する。このと
き、埋込み層４７及びブロック層４８はメサストライプ
１０４から遠いところでも十分な膜厚が得られるように
形成するので、メサストライプ１０４の側部においてメ
サストライプ１０４の最上面から突出する。なお、ブロ
ック層４８はＺｎの拡散を防止するため、及びこの上に
堆積するｐ型のクラッド層からの正孔の流入を防止する
ために設けられる。
ング性膜４６をそのまま残して、メサストライプ１０４
の側部の化合物半導体基板４１ｂ上に、Ｆｅドープの半
絶縁性のＩｎＰからなる膜厚３μｍの埋込み層（第１の
化合物半導体層）４７と、ｎ型のＩｎＰからなる膜厚５
００ｎｍのブロック層４８とを選択成長する。このと
き、埋込み層４７及びブロック層４８はメサストライプ
１０４から遠いところでも十分な膜厚が得られるように
形成するので、メサストライプ１０４の側部においてメ
サストライプ１０４の最上面から突出する。なお、ブロ
ック層４８はＺｎの拡散を防止するため、及びこの上に
堆積するｐ型のクラッド層からの正孔の流入を防止する
ために設けられる。
【００３６】次に、図４（ｄ）に示すように、耐エッチ
ング性膜４６を除去した後、弗酸と硝酸を１：１で混合
したエッチャントによりメサストライプ１０４の最上層
のキャップ層４５ａを除去する。続いて、濃硫酸を用い
て、表面をエッチングする。このとき、（００１）面よ
りも（１１１）Ｂ面の方が濃硫酸によるエッチングレー
トが遙に大きいため、（００１）面の平坦な部分のエッ
チングを抑制しつつ、（１１１）Ｂ面の側壁のみをエッ
チングして後退させることができる。これにより、メサ
ストライプ１０４の最上面及びその周囲に幅Ｗｉを有す
る平坦な（００１）面が形成される。図４（ｄ）におい
て、Ｄ部が広がった平坦な（００１）面である。
ング性膜４６を除去した後、弗酸と硝酸を１：１で混合
したエッチャントによりメサストライプ１０４の最上層
のキャップ層４５ａを除去する。続いて、濃硫酸を用い
て、表面をエッチングする。このとき、（００１）面よ
りも（１１１）Ｂ面の方が濃硫酸によるエッチングレー
トが遙に大きいため、（００１）面の平坦な部分のエッ
チングを抑制しつつ、（１１１）Ｂ面の側壁のみをエッ
チングして後退させることができる。これにより、メサ
ストライプ１０４の最上面及びその周囲に幅Ｗｉを有す
る平坦な（００１）面が形成される。図４（ｄ）におい
て、Ｄ部が広がった平坦な（００１）面である。
【００３７】次に、図５（ａ）に示すように、ｐ型の不
純物としてＺｎをドープしながらＩｎＰからなる膜厚ｔ
のクラッド層（第２の化合物半導体層）４９を形成す
る。このとき、クラッド層４９は平坦な（００１）面か
ら及び（１１１）Ｂ面から成長するが、（１１１）Ｂ面
から成長した層では濃度が低く、即ち抵抗が高いので、
この層が少なくともメサストライプ１０４の上に重なら
ないようにする必要がある。即ち、クラッド層４９の成
膜後の平坦な（００１）面の幅Ｗｆがメサストライプ１
０４の幅よりも広くなるようにする。このため、クラッ
ド層４９の必要な膜厚ｔに対して初期の平坦面の幅Ｗｉ
を決める必要がある。
純物としてＺｎをドープしながらＩｎＰからなる膜厚ｔ
のクラッド層（第２の化合物半導体層）４９を形成す
る。このとき、クラッド層４９は平坦な（００１）面か
ら及び（１１１）Ｂ面から成長するが、（１１１）Ｂ面
から成長した層では濃度が低く、即ち抵抗が高いので、
この層が少なくともメサストライプ１０４の上に重なら
ないようにする必要がある。即ち、クラッド層４９の成
膜後の平坦な（００１）面の幅Ｗｆがメサストライプ１
０４の幅よりも広くなるようにする。このため、クラッ
ド層４９の必要な膜厚ｔに対して初期の平坦面の幅Ｗｉ
を決める必要がある。
【００３８】ここで、クラッド層４９の膜厚ｔと、クラ
ッド層４９の成膜前のメサストライプ１０４上の平坦面
の幅Ｗｉと、クラッド層４９の成膜後のメサストライプ
１０４上の平坦な面の幅Ｗｆとの関係は、（１１１）Ｂ
面と（００１）面でのＩｎＰの成長速度が等しいとする
と、次の式 Ｗｆ＝Ｗｉ−２×ｔ／ｔａｎθ で表される。ここで、θは平坦な面と（１１１）Ｂ面か
らの成長方向との角度を表す。図７（ｂ）のモデルに基
づいて上式により計算した結果を図７（ａ）に示す。こ
れによれば、Ｗｆ＝１μｍが得られるようにするには、
ｔ＝１μｍ，θ＝４５°の場合、Ｗｉを凡そ３μｍとす
る必要がある。
ッド層４９の成膜前のメサストライプ１０４上の平坦面
の幅Ｗｉと、クラッド層４９の成膜後のメサストライプ
１０４上の平坦な面の幅Ｗｆとの関係は、（１１１）Ｂ
面と（００１）面でのＩｎＰの成長速度が等しいとする
と、次の式 Ｗｆ＝Ｗｉ−２×ｔ／ｔａｎθ で表される。ここで、θは平坦な面と（１１１）Ｂ面か
らの成長方向との角度を表す。図７（ｂ）のモデルに基
づいて上式により計算した結果を図７（ａ）に示す。こ
れによれば、Ｗｆ＝１μｍが得られるようにするには、
ｔ＝１μｍ，θ＝４５°の場合、Ｗｉを凡そ３μｍとす
る必要がある。
【００３９】次いで、クラッド層４９上に膜厚２００ｎ
ｍのｐ型のInGaAsからなるコンタクト層（第２の化合物
半導体層）５０を形成する。次いで、図５（ｂ）に示す
ように、膜厚３００ｎｍのシリコン酸化膜からなる絶縁
膜５１を形成した後、パターニングし、コンタクトホー
ル５２を形成する。続いて、Ｔｉ膜と、Ｐｔ膜とを形成
した後、パターニングし、さらに、Ｐｔ膜上にＡｕ膜を
形成して、コンタクトホール５２を通してコンタクト層
５０に接触するＴｉ膜／Ｐｔ膜／Ａｕ膜からなる電極５
３を形成する。なお、化合物半導体基板４１ｂの裏面に
も電極を形成する。これにより、ＳＩ−ＰＢＨ構造を有
する半導体レーザが完成する。
ｍのｐ型のInGaAsからなるコンタクト層（第２の化合物
半導体層）５０を形成する。次いで、図５（ｂ）に示す
ように、膜厚３００ｎｍのシリコン酸化膜からなる絶縁
膜５１を形成した後、パターニングし、コンタクトホー
ル５２を形成する。続いて、Ｔｉ膜と、Ｐｔ膜とを形成
した後、パターニングし、さらに、Ｐｔ膜上にＡｕ膜を
形成して、コンタクトホール５２を通してコンタクト層
５０に接触するＴｉ膜／Ｐｔ膜／Ａｕ膜からなる電極５
３を形成する。なお、化合物半導体基板４１ｂの裏面に
も電極を形成する。これにより、ＳＩ−ＰＢＨ構造を有
する半導体レーザが完成する。
【００４０】以上のように、本発明の第２の実施の形態
によれば、図４（ｄ）に示すように、面方位によるエッ
チングレートの差を利用して、表面をエッチングし、メ
サストライプ１０４の側部の埋込み層４７，ブロック層
４８の側壁を後退させている。これにより、少なくとも
屈曲部分をメサストライプ１０４近辺から遠いところに
移動させることができ、メサストライプ１０４上及びそ
の周辺部に十分に拡大した平坦な面を形成することがで
きる。
によれば、図４（ｄ）に示すように、面方位によるエッ
チングレートの差を利用して、表面をエッチングし、メ
サストライプ１０４の側部の埋込み層４７，ブロック層
４８の側壁を後退させている。これにより、少なくとも
屈曲部分をメサストライプ１０４近辺から遠いところに
移動させることができ、メサストライプ１０４上及びそ
の周辺部に十分に拡大した平坦な面を形成することがで
きる。
【００４１】従って、図５（ａ）に示すように、メサス
トライプ１０４上及び側部の埋込み層４７，ブロック層
４８上にわたってＺｎ等のｐ型不純物を含むクラッド層
４９を形成した場合、（１１１）Ｂ面の側壁に堆積する
クラッド層４９のドーピング量が面方位に依存して低濃
度となっても、（１１１）Ｂ面の側壁がメサストライプ
１０４近辺から遠いところにあるので、その層４９の低
濃度領域はメサストライプ１０４上には達しない。この
ため、メサストライプ１０４上方のクラッド層４９内で
は平坦な（００１）面における不純物濃度が維持される
ため、低抵抗となる。従って、電流の流路の低抵抗が維
持され、メサストライプ１０４中の活性層には所望の大
きさの電流が流入することになる。これにより、半導体
レーザの閾値電流を低減させることができる。
トライプ１０４上及び側部の埋込み層４７，ブロック層
４８上にわたってＺｎ等のｐ型不純物を含むクラッド層
４９を形成した場合、（１１１）Ｂ面の側壁に堆積する
クラッド層４９のドーピング量が面方位に依存して低濃
度となっても、（１１１）Ｂ面の側壁がメサストライプ
１０４近辺から遠いところにあるので、その層４９の低
濃度領域はメサストライプ１０４上には達しない。この
ため、メサストライプ１０４上方のクラッド層４９内で
は平坦な（００１）面における不純物濃度が維持される
ため、低抵抗となる。従って、電流の流路の低抵抗が維
持され、メサストライプ１０４中の活性層には所望の大
きさの電流が流入することになる。これにより、半導体
レーザの閾値電流を低減させることができる。
【００４２】なお、上記第２の実施の形態において、埋
込み層４７，ブロック層４８の代わりに化合物半導体基
板４１ｂ上に膜厚２．５μｍのｐ型のＩｎＰ層と膜厚５
００ｎｍのｎ型のＩｎＰ層とを順に堆積してもよい。
込み層４７，ブロック層４８の代わりに化合物半導体基
板４１ｂ上に膜厚２．５μｍのｐ型のＩｎＰ層と膜厚５
００ｎｍのｎ型のＩｎＰ層とを順に堆積してもよい。
【００４３】
【発明の効果】以上のように、本発明によれば、面方位
によるエッチングレートの差を利用して、表面をエッチ
ングし、メサストライプの側部の第１の化合物半導体層
の側壁を後退させているので、屈曲部分をメサストライ
プ近辺から遠いところに移動させ、メサストライプの周
辺部に平坦な面を広げることができる。
によるエッチングレートの差を利用して、表面をエッチ
ングし、メサストライプの側部の第１の化合物半導体層
の側壁を後退させているので、屈曲部分をメサストライ
プ近辺から遠いところに移動させ、メサストライプの周
辺部に平坦な面を広げることができる。
【００４４】従って、表面に最上層に金膜を含む多層の
金属膜からなる電極を形成した場合、平坦な面には均一
な膜厚の金属膜が形成されて金膜と化合物半導体層との
間に必ず介在し、金膜が化合物半導体層と接触して金が
化合物半導体層内に侵入するのを防止することができ
る。これにより、半導体レーザの信頼性の向上を図るこ
とができる。
金属膜からなる電極を形成した場合、平坦な面には均一
な膜厚の金属膜が形成されて金膜と化合物半導体層との
間に必ず介在し、金膜が化合物半導体層と接触して金が
化合物半導体層内に侵入するのを防止することができ
る。これにより、半導体レーザの信頼性の向上を図るこ
とができる。
【００４５】また、メサストライプ上及び側部の化合物
半導体層上にわたって不純物を含む化合物半導体層を形
成した場合、（１１１）Ｂ面の側壁に堆積する層のドー
ピング量が面方位に依存して低濃度となっても、（１１
１）Ｂ面の側壁がメサストライプ近辺から遠いところに
あるので、その層はメサストライプ上には達しない。こ
のため、メサストライプ上方の化合物半導体層内では平
坦な（００１）面における不純物濃度が維持されるた
め、低抵抗となる。これにより、電流の流路の低抵抗が
維持されて、メサストライプ中の活性層には所望の大き
さの電流が流入することになり、半導体レーザの閾値電
流を低減させることができる。
半導体層上にわたって不純物を含む化合物半導体層を形
成した場合、（１１１）Ｂ面の側壁に堆積する層のドー
ピング量が面方位に依存して低濃度となっても、（１１
１）Ｂ面の側壁がメサストライプ近辺から遠いところに
あるので、その層はメサストライプ上には達しない。こ
のため、メサストライプ上方の化合物半導体層内では平
坦な（００１）面における不純物濃度が維持されるた
め、低抵抗となる。これにより、電流の流路の低抵抗が
維持されて、メサストライプ中の活性層には所望の大き
さの電流が流入することになり、半導体レーザの閾値電
流を低減させることができる。
【図１】図１（ａ）〜（ｄ）は、本発明の第１の実施の
形態に係るＳＩ−ＢＨ構造の半導体レーザの製造方法に
ついて示す断面図（その１）である。
形態に係るＳＩ−ＢＨ構造の半導体レーザの製造方法に
ついて示す断面図（その１）である。
【図２】図２（ａ）〜（ｃ）は、本発明の第１の実施の
形態に係るＳＩ−ＢＨ構造の半導体レーザの製造方法に
ついて示す断面図（その２）である。
形態に係るＳＩ−ＢＨ構造の半導体レーザの製造方法に
ついて示す断面図（その２）である。
【図３】図３は、本発明の第１の実施の形態に係る製造
方法により作成されたＳＩ−ＢＨ構造の半導体レーザの
斜視図である。
方法により作成されたＳＩ−ＢＨ構造の半導体レーザの
斜視図である。
【図４】図４（ａ）〜（ｄ）は、本発明の第２の実施の
形態に係るＳＩ−ＰＢＨ構造の半導体レーザの製造方法
について示す断面図（その１）である。
形態に係るＳＩ−ＰＢＨ構造の半導体レーザの製造方法
について示す断面図（その１）である。
【図５】図５（ａ），（ｂ）は、本発明の第２の実施の
形態に係るＳＩ−ＰＢＨ構造の半導体レーザの製造方法
について示す断面図（その２）である。
形態に係るＳＩ−ＰＢＨ構造の半導体レーザの製造方法
について示す断面図（その２）である。
【図６】図６は、本発明の第２の実施の形態に係る製造
方法により作成されたＳＩ−ＰＢＨ構造の半導体レーザ
の斜視図である。
方法により作成されたＳＩ−ＰＢＨ構造の半導体レーザ
の斜視図である。
【図７】図７（ａ）は、本発明の第２の実施の形態に係
るＳＩ−ＰＢＨ構造の半導体レーザの製造方法における
平坦面の幅とクラッド層の膜厚との関係について示すグ
ラフであり、図７（ｂ）は、上記の関係の導出に用いた
構造のモデルについて示す断面図である。
るＳＩ−ＰＢＨ構造の半導体レーザの製造方法における
平坦面の幅とクラッド層の膜厚との関係について示すグ
ラフであり、図７（ｂ）は、上記の関係の導出に用いた
構造のモデルについて示す断面図である。
【図８】図８（ａ）〜（ｄ）は、従来例に係るＳＩ−Ｂ
Ｈ構造の半導体レーザの製造方法について示す断面図
（その１）である。
Ｈ構造の半導体レーザの製造方法について示す断面図
（その１）である。
【図９】図９（ａ）〜（ｃ）は、従来例に係るＳＩ−Ｂ
Ｈ構造の半導体レーザの製造方法について示す断面図
（その２）である。
Ｈ構造の半導体レーザの製造方法について示す断面図
（その２）である。
【図１０】図１０は、従来例に係るＳＩ−ＢＨ構造の半
導体レーザの製造方法の問題点について示す断面図であ
る。
導体レーザの製造方法の問題点について示す断面図であ
る。
【図１１】図１１は、従来例に係るＳＩ−ＢＨ構造の半
導体レーザの製造方法について示す断面図である。
導体レーザの製造方法について示す断面図である。
【図１２】図１２（ａ）〜（ｃ）は、他の従来例に係る
ＳＩ−ＰＢＨ構造の半導体レーザの製造方法について示
す断面図（その１）である。
ＳＩ−ＰＢＨ構造の半導体レーザの製造方法について示
す断面図（その１）である。
【図１３】図１３（ａ），（ｂ）は、他の従来例に係る
ＳＩ−ＰＢＨ構造の半導体レーザの製造方法について示
す断面図（その２）である。
ＳＩ−ＰＢＨ構造の半導体レーザの製造方法について示
す断面図（その２）である。
３１，３１ｂ，４１，４１ｂ 化合物半導体基板、 ３２，３５ InGaAsP 層（化合物半導体層）、 ３２ａ，３４ａ，４２ａ，４４ａ クラッド層、 ３３，３３ａ，４３，４３ａ 活性層を含む層、 ３４，４２，４４ InP 層（化合物半導体層）、 ３５ａ，５０ コンタクト層、 ３６，４６ 耐エッチング性膜、 ３７，４７ 埋込み層（第１の化合物半導体層）、 ３８，５１ シリコン酸化膜（絶縁膜）、 ３９，５２ コンタクトホール、 ４０，５３ 電極、 ４５ InGaAsP 層（化合物半導体層）、 ４５ａ キャップ層、 ４８ ブロック層、 ４９ クラッド層（第２の化合物半導体層）、 １０３，１０４ メサストライプ。
Claims (8)
- 【請求項１】 （００１）面又はこれと等価な面を有す
る化合物半導体基板上に化合物半導体層を複数形成する
工程と、 耐エッチング性膜をマスクとして前記化合物半導体層を
エッチングして＜１１０＞方向又はこれと等価な方向に
長手方向を有するメサストライプを形成する工程と、 前記耐エッチング性膜を残したまま前記メサストライプ
の側部の前記化合物半導体基板上に前記メサストライプ
の最上面よりも高く、かつ側壁が露出した第１の化合物
半導体層を選択成長させる工程と、 面方位によるエッチングレートの差を利用して、表面を
エッチングし、前記メサストライプの側部の第１の化合
物半導体層の側壁を後退させる工程とを有することを特
徴とする半導体装置の製造方法。 - 【請求項２】 前記第１の化合物半導体層の側壁を後退
させる工程の後、前記メサストライプ及び前記第１の化
合物半導体層上に電極を形成する工程を有することを特
徴とする請求項１に記載の半導体装置の製造方法。 - 【請求項３】 前記第１の化合物半導体層の側壁を後退
させる工程の後、不純物が導入された第２の化合物半導
体層を前記メサストライプ及び前記第１の化合物半導体
層上に堆積する工程と、 前記第２の化合物半導体層と接触する電極を形成する工
程を有することを特徴とする請求項１に記載の半導体装
置の製造方法。 - 【請求項４】 前記第２の化合物半導体層の材料はＩｎ
Ｐであり、前記不純物は亜鉛（Ｚｎ）であることを特徴
とする請求項３に記載の半導体装置の製造方法。 - 【請求項５】 前記化合物半導体基板及び前記第１の化
合物半導体層の材料はＩｎＰであることを特徴とする請
求項１乃至請求項４のいずれかに記載の半導体装置の製
造方法。 - 【請求項６】 前記第１の化合物半導体層の側壁の面方
位は（１１１）Ｂ面であり、前記面方位によるエッチン
グレートの差を利用するエッチングに用いるエッチャン
トは硫酸であることを特徴とする請求項５に記載の半導
体装置の製造方法。 - 【請求項７】 請求項１乃至請求項６のいずれかに記載
の半導体装置の製造方法によって作成されたことを特徴
とする半導体装置。 - 【請求項８】 前記半導体装置は前記メサストライプ中
に活性層を含む半導体レーザであることを特徴とする請
求項７に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06577997A JP3727748B2 (ja) | 1997-03-19 | 1997-03-19 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06577997A JP3727748B2 (ja) | 1997-03-19 | 1997-03-19 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10261832A true JPH10261832A (ja) | 1998-09-29 |
| JP3727748B2 JP3727748B2 (ja) | 2005-12-14 |
Family
ID=13296877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06577997A Expired - Lifetime JP3727748B2 (ja) | 1997-03-19 | 1997-03-19 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3727748B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11808674B2 (en) | 2008-02-07 | 2023-11-07 | Veltek Associates, Inc. | System and method for air sampling in controlled environments |
-
1997
- 1997-03-19 JP JP06577997A patent/JP3727748B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11808674B2 (en) | 2008-02-07 | 2023-11-07 | Veltek Associates, Inc. | System and method for air sampling in controlled environments |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3727748B2 (ja) | 2005-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100770438B1 (ko) | 반도체발광소자 | |
| US8716044B2 (en) | Optical semiconductor device having ridge structure formed on active layer containing P-type region and its manufacture method | |
| US8633041B2 (en) | Method for manufacturing quantum cascade laser | |
| US7508857B2 (en) | Semiconductor laser diode and method of manufacturing the same | |
| US5805628A (en) | Semiconductor laser | |
| JP3727748B2 (ja) | 半導体装置及びその製造方法 | |
| US6108361A (en) | Semiconductor laser and method for producing the same | |
| CN112438001B (zh) | 半导体激光装置的制造方法以及半导体激光装置 | |
| JP2561163B2 (ja) | メサ埋め込み型光半導体装置の製造方法 | |
| JP2003060319A (ja) | 窒化物系半導体レーザ素子 | |
| JP2003046193A (ja) | 半導体レーザおよびその製造方法 | |
| US20020027934A1 (en) | Semiconductor laser and method of fabricating the same | |
| JP4497606B2 (ja) | 半導体レーザ装置 | |
| JP2000269604A (ja) | 半導体レーザダイオードとその製造方法 | |
| JP3038424B2 (ja) | 埋め込み構造半導体レーザとその製造方法 | |
| US6387746B2 (en) | Method of fabricating semiconductor laser diode | |
| JP5025898B2 (ja) | 半導体レーザ素子の製造方法 | |
| JP2833962B2 (ja) | 半導体レーザおよびその製法 | |
| JP3244312B2 (ja) | ＡｌＧａＩｎＰ系可視光半導体レーザ素子 | |
| USRE45071E1 (en) | Semiconductor laser diode and method of manufacturing the same | |
| EP1049221A1 (en) | Semiconductor laser device | |
| JP4678208B2 (ja) | リッジ導波路型半導体レーザ素子の製造方法 | |
| JP2005243849A (ja) | 半導体レーザ装置及びその製造方法 | |
| JP2006147906A5 (ja) | ||
| JP5834821B2 (ja) | 光半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050107 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050614 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050815 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050927 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050929 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081007 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101007 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101007 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111007 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111007 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121007 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121007 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131007 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |