JP2005243849A - 半導体レーザ装置及びその製造方法 - Google Patents

Abstract

【課題】 第１導電型の電流狭窄層がエッチングされることを防止することにより組成比、不純物濃度、膜厚などの設計の自由度を増してより特性を良好にする。
【解決手段】 半導体基板２上に、第１導電型のクラッド層３と、活性層４と、第２導電型の第１クラッド層５と、エッチングストップ層６とを順次積層し、エッチングストップ層上の一部に、リッジストライプ構造９を形成し、リッジストライプ構造以外のエッチングストップ層上に、リッジストライプ構造を挟むように第１導電型の電流狭窄層１０_１ 、１０_３ と第１導電型のキャップ層１０_２ 、１０_４ とを形成し、更に第２導電型のコンタクト層１１を形成してなる半導体レーザ装置において、リッジストライプ構造の側面上に、第１導電型の電流狭窄層と第１導電型のキャップ層とを、第１導電型のキャップ層１０_２ が第１導電型の電流狭窄層１０_１ の表面を保護するように覆った状態で形成する。
【選択図】 図１

Description

本発明は、リッジ導波路型の半導体レーザ装置及びその製造方法に関する。

一般に、半導体レーザ装置としては、例えば埋め込み型の装置やリッジ導波路型の装置が知られている。上記リッジ導波路型の半導体レーザ装置は、その製造工程において活性層を大気中に露出させることがないため、特に酸化に対してレーザ特性が劣化し易いＧａＡｓ（化合物半導体）系レーザ装置に対しては信頼性の点で優れた構造である（例えば特許文献１及び２）。

図４は従来のリッジ導波路型の半導体レーザ装置の一例を示す断面図である。従来のリッジ導波路型の半導体レーザ装置１は、以下に示す構造をしている。ここではｎ型を第１導電型とし、ｐ型を第２導電型として説明する。例えばｎ−ＧａＡｓ基板よりなる第１導電型の半導体基板２上には、ｎ−Ａｌ_０．５ Ｇａ_０．５ Ａｓよりなる厚さ１．５μｍの第１導電型のクラッド層３（Ｓｉドープ、濃度：１×１０^１８ｃｍ^−３）、厚さ０．０７μｍのノンドープのＡｌ_０．１３Ｇａ_０．８７Ａｓよりなる活性層４、ｐ−Ａｌ_０．５ Ｇａ_０．５ Ａｓよりなる厚さ０．３μｍの第２導電型の第１クラッド層５（Ｚｎドープ、濃度：１０×^１８ｃｍ^−３）、ｐ−Ａｌ_０．７ Ｇａ_０．３ Ａｓよりなる厚さ０．０３μｍの第２導電型のエッチングストップ層６（Ｚｎドープ、濃度：１×１０^１８ｃｍ^−３）が順次積層されている。上記エッチングストップ層６上に、ｎ−ＡｌＧａＡｓよりなる厚さ０．７μｍの第１導電型の電流狭窄層１０_１ 及びｎ−ＧａＡｓよりなる厚さ０．５μｍの第１導電型のキャップ層１０_２ により挟まれたｐ−Ａｌ_０．５ Ｇａ_０．５ Ａｓよりなる厚さ０．７μｍの第２導電型の第２クラッド層７（Ｚｎドープ、濃度：１×１０^１８ｃｍ^−３）を設け、この第２クラッド層７上にｐ−ＧａＡｓよりなる厚さ０．３μｍの第２導電型のキャップ層８（Ｚｎドープ、濃度：５×１０^１９ｃｍ^−３）を積層してなるリッジストライプ構造９が形成されている。

更に、このリッジストライプ構造９及び上記キャップ層１０_２ の上部には、ｐ−ＧａＡｓよりなる第２導電型のコンタクト層１１が積層され、このコンタクト層１１上にｐ型のオーミック電極１２が形成されている。尚、これらの積層方向と逆方向の半導体基板２側には、ｎ型のオーミック電極１３が形成されている。これらのｐ型のオーミック電極１２及びｎ型のオーミック電極１３側からそれぞれ電流を注入し、発振閾値以上になるとレーザ発振が生じて、活性層４からレーザ光が放出される。尚、図４中の参照符号には導電型が併記されている。また閾値電流などのレーザ特性の向上のために活性層４として量子井戸構造を用いる場合もある。

次に、上記したリッジ導波路型の半導体レーザ装置１の製造方法について説明する。図５は従来のリッジ導波路型の半導体レーザ装置１の製造工程図である。
まず、図５（Ａ）に示すように、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により基板としての例えば半導体基板２上に、例えば厚さ１．５μｍの第１導電型のクラッド層３、例えば厚さ０．０７μｍの活性層４、例えば厚さ０．３μｍの第２導電型の第１クラッド層５、例えば厚さ０．０３μｍのエッチングストップ層６、例えば厚さ０．７μｍの第２導電型の第２クラッド層７、例えば厚さ０．３μｍのキャップ層８を順次積層する。ここで上記半導体基板２としては例えば第１導電型であるｎ型のＧａＡｓ化合物半導体基板が用いられ、その表面の結晶面は（１００）となっている。

次に、図５（Ｂ）に示すように、このキャップ層８の上に、例えばスパッタ法によりＳｉＯ_２ 絶縁膜（図示せず）を形成した後、図示しないフォトレジストを塗布して、フォトリソグラフィ法及びドライエッチング法により、上記ＳｉＯ_２ 絶縁膜をパターン化してストライプ状のＳｉＯ_２ マスク層１４を形成する。
次に、図５（Ｃ）に示すように、上記ＳｉＯ_２ マスク層１４以外の領域の上記キャップ層８及び上記第２クラッド層７を、例えばＩＣＰ（Ｉｎｄｕｃｔｉｏｎ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチングにより徐々に除去し、第２クラッド層７が所定の厚さだけ残ったところでエッチングを停止する。次に、図５（Ｄ）に示すように、上記残った第２クラッド層７を、例えば濃度が５０ｗｔの酒石酸と、濃度が３１％ｗｔの過酸化水素水とを５：１の割合で混合してなる酒石酸水−過酸化水素水混合液により除去し、これによりリッジストライプ構造９を形成する。ここで上記エッチングストップ層６に対する酒石酸のエッチングレートは、上記第２クラッド層７よりも２桁程度小さく、且つエッチング速度が遅いので、上記エッチングストップ層６でエッチングを停止することができる。

次に、図５（Ｅ）に示すように、例えばＭＯＣＶＤ法により第２回目の成長を行い、上記ＳｉＯ_２ マスク層１４以外の上記エッチングストップ層６上及びリッジストライプ構造９の両側面にｎ−Ａｌ_０．７ Ｇａ_０．３ Ａｓよりなる第１導電型の電流狭窄層１０_１ 及びｎ−ＧａＡｓよりなる第１導電型のキャップ層１０_２ を選択成長させて積層する。すなわち、この成膜の際、成膜条件を厳しく管理することによりＳｉＯ_２ マスク層１４の表面には膜が堆積しないような選択成膜を行う。
その後、図５（Ｆ）に示すように、エッチングにより上記ＳｉＯ_２ マスク層１４を除去し、更に、ＭＯＣＶＤ法により、第３回目の成長を行い、リッジストライプ構造９の第２導電型のキャップ層８上及び第１導電型のキャップ層１０_２ 上にｐ−ＧａＡｓよりなる第２導電型のコンタクト層１１を積層する。この後、上記コンタクト層１１上にｐ型のオーミック電極１２を形成して、半導体基板２に前記した積層方向と逆方向にｎ型のオーミック電極１３を形成して、図４に示したリッジ導波路型の半導体レーザ装置１を得る。

特開平２−２６４４８９号公報 特開平１１−４６０３７号公報

ところで、上述したような従来の製造方法は、リッジストライプ構造９上をＳｉＯ_２ マスク層１４で被覆してｎ型の電流狭窄層１０_１ 及びｎ型のキャップ層１０_２ を成長することにより、ＳｉＯ_２ マスク層１４上に電流狭窄層１０_１ やキャップ層１０_２ は成長せずにエッチングストップ層６上のみに成長するという、いわゆる選択成長法と称される方法である。この方法によれば、セルフアライメントで所望の場所のみに電流狭窄層１０_１ やキャップ層１０_２ の成長が行えるため、リッジストライプ構造９との電気的導通をとるために行われるＳｉＯ_２ マスク層１４の除去工程においてアライメント（マスク合わせ）が不要となり、工程が簡略化できるという利点がある。しかしながら、ＳｉＯ_２ マスク層１４上に電流狭窄層１０_１ やキャップ層１０_２ の成長が生じないような条件の範囲は極めて狭く、例えば電流狭窄層１０_１ の組成比（例えばＡｌ組成比）や不純物濃度や電流狭窄層の厚みが限定されてしまい、半導体レーザ装置の設計上、電流狭窄層１０_１ やキャップ層１０_２ の選択の自由度が低くなってしまう、という問題点があった。
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、組成比、不純物濃度、膜厚などの設計の自由度を増してより特性を良好にできる半導体レーザ装置及びその製造方法を提供することにある。

請求項１に係る発明は、基板上に、第１導電型のクラッド層と、活性層と、第２導電型の第１クラッド層と、エッチングストップ層とを順次積層し、前記エッチングストップ層上の一部に、第２導電型の第２クラッド層と第２導電型のキャップ層との積層構造よりなるリッジストライプ構造を形成し、前記リッジストライプ構造以外の前記エッチングストップ層上に、前記リッジストライプ構造を挟むように第１導電型の電流狭窄層と第１導電型のキャップ層とを形成し、前記第１導電型のキャップ層上と前記リッジストライプ構造上に第２導電型のコンタクト層を形成してなる半導体レーザ装置において、前記リッジストライプ構造の側面上に、前記第１導電型の電流狭窄層と前記第１導電型のキャップ層とを、前記第１導電型のキャップ層が前記第１導電型の電流狭窄層の表面を保護するように覆った状態で形成するように構成したことを特徴とする半導体レーザ装置である。

請求項２に係る発明は、基板上に、第１導電型のクラッド層、活性層、第２導電型のクラッド層、第２導電型のキャップ層を順次積層し、前記複数の層を部分的にエッチング加工してリッジストライプ構造を形成し、前記リッジストライプ構造の側部及び上面に少なくとも第１導電型の電流狭窄層を含む半導体層を形成してなる半導体レーザ装置の製造方法であって、 前記リッジストライプ構造の上面に堆積した前記第１導電型の電流狭窄層をエッチング除去することを特徴とする半導体レーザ装置の製造方法である。

この場合、例えば請求項３に規定するように、前記第１導電型の電流狭窄層を積層した後、第１導電型のキャップ層を積層し、前記リッジストライプ構造の上面に成長した前記第１導電型の電流狭窄層の側面上に被覆された第１導電型のキャップ層をエッチング除去する工程を含む。
また例えば請求項４に規定するように、前記第１導電型の電流狭窄層の側面上に被覆された前記第１導電型のキャップ層を、少なくとも前記リッジストライプ構造の上面より下部（基板側）を残してエッチング除去する。

本発明の半導体レーザ装置及びその製造方法によれば、リッジストライプ構造の側面上に、第１導電型の電流狭窄層と第１導電型のキャップ層とを、上記第１導電型のキャップ層が上記第１導電型の電流狭窄層の表面を保護するように覆った状態で形成し、エッチング時に上記第１導電型の電流狭窄層がエッチングされることを防止するようにしたので、電流狭窄層の組成比、濃度、膜厚等の設計の自由度を向上でき、特性を向上させることができる。

以下に、本発明に係る半導体レーザ装置及びその製造方法の一実施例を添付図面に基づいて詳述する。
図１は本発明に係る半導体レーザ装置を示す拡大断面図、図２は本発明の半導体レーザ装置の製造方法の一例を示す工程図、図３は半導体レーザ装置の好ましくない製造工程の一部を示す図である。図４及び図５に示す従来の半導体レーザ装置の構成部分と同一部分については同一の参照符号を付して説明する。
まず図１を参照して、本発明の半導体レーザ装置の構造について説明する。図１に示すように、この半導体レーザ装置２０は、リッジストライプ構造９の側面上に、第１導電型のキャップ層１０_２ により保護されるように覆われた状態で第１導電型の電流狭窄層１０_１ が形成されている点を除き、図４に示す従来の半導体レーザ装置１と、その構成が同じである。

すなわち、基板として用いる例えばｎ−ＧａＡｓ基板よりなる第１導電型の半導体基板２上には、ｎ−Ａｌ_０．５ Ｇａ_０．５ Ａｓよりなる厚さ１．５μｍの第１導電型のクラッド層３（Ｓｉドープ、濃度：１×１０^１８ｃｍ^−３）、厚さ０．０７μｍのノンドープのＡｌ_０．１３Ｇａ_０．８７Ａｓよりなる活性層４、ｐ−Ａｌ_０．５ Ｇａ_０．５ Ａｓよりなる厚さ０．３μｍの第２導電型の第１クラッド層５（Ｚｎドープ、濃度：１０×^１８ｃｍ^−３）、ｐ−Ａｌ_０．７ Ｇａ_０．３ Ａｓよりなる厚さ０．０３μｍの第２導電型のエッチングストップ層６（Ｚｎドープ、濃度：１×１０^１８ｃｍ^−３）が順次積層されている。上記エッチングストップ層６上に、ｎ−ＡｌＧａＡｓよりなる厚さ０．７μｍの第１導電型の電流狭窄層１０_１ 及びｎ−ＧａＡｓよりなる厚さ０．５μｍの第１導電型のキャップ層１０_２ により挟まれたｐ−Ａｌ_０．５ Ｇａ_０．５ Ａｓよりなる厚さ０．７μｍの第２導電型の第２クラッド層７（Ｚｎドープ、濃度：１×１０^１８ｃｍ^−３）を設け、この第２クラッド層７上にｐ−ＧａＡｓよりなる厚さ０．３μｍの第２導電型のキャップ層８（Ｚｎドープ、濃度：５×１０^１９ｃｍ^−３）を積層してなるリッジストライプ構造９が形成されている。

ここで上記リッジストライプ構造９は、第１導電型のキャップ層１０_２ の平坦面より図中において上方へ突出した形状になっている。そして、本発明の場合には、従来の半導体レーザ装置とは異なり、上記リッジストライプ構造９の突出した部分の側面上に、上記第１導電型の電流狭窄層１０_１ と第１導電型のキャップ層１０_２ とを、上記キャップ層１０_２ が上記電流狭窄層１０_１ の表面を保護するようにこれを完全に覆った状態で形成している。この構造により、後述するように、エッチング時にキャップ層１０_２ が保護層として作用し、下層の電流狭窄層１０_１ が削られることを防止している。
そして、このリッジストライプ構造９及び上記キャップ層１０_２ の上部には、ｐ−ＧａＡｓよりなる第２導電型のコンタクト層１１が積層され、このコンタクト層１１上にｐ型のオーミック電極１２が形成されている。尚、これらの積層方向と逆方向の半導体基板２側には、ｎ型のオーミック電極１３が形成されている。これらのｐ型のオーミック電極１２及びｎ型のオーミック電極１３側からそれぞれ電流を注入し、発振閾値以上になるとレーザ発振が生じて、活性層４からレーザ光が放出される。尚、図１中の参照符号には導電型が併記されている。また閾値電流などのレーザ特性の向上のために活性層４として量子井戸構造を用いる場合もある。

次に、上記したリッジ導波路型の半導体レーザ装置２０の製造方法について説明する。従来装置の製造工程で用いた選択成長法が、リッジストライプ構造上にＳｉＯ_２ 層などを形成しておくことにより、その後のｎ型の電流狭窄層を成長する際に、リッジストライプ構造上（ＳｉＯ_２ 層上）に結晶が成長しないという選択方法であるのに対して、本発明では、リッジストライプ構造上にＳｉＯ_２ マスク層を形成せず、結晶（ｐ型のキャップ層）を露出させたままｎ型の電流狭窄層を成長する。この場合、リッジストライプ構造はｐ型であり、電流狭窄層はｎ型であるため、リッジストライプ構造と電気的導通をとるためには、リッジストライプ構造上に堆積したｎ型の電流狭窄層を除去する必要があるので、ここではリッジストライプ構造上に非選択的に電流狭窄層を形成した後、リッジストライプ構造上に堆積した電流狭窄層のみを除去するようにしている。
この方法によれば、選択成長法と比べて広範な条件（組成比・不純物濃度・膜厚など）を選択することができるため、設計の自由度が増し、より良好な素子特性を得ることが可能となる。

まず、図２（Ａ）に示すように、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により半導体基板２上に、例えば厚さ１．５μｍの第１導電型のクラッド層３、例えば厚さ０．０７μｍの活性層４、例えば厚さ０．３μｍの第２導電型の第１クラッド層５、例えば厚さ０．０３μｍのエッチングストップ層６、例えば厚さ０．７μｍの第２導電型の第２クラッド層７、例えば厚さ０．３μｍのキャップ層８を順次積層する。ここで上記半導体基板２としては例えば第１導電型であるｎ型のＧａＡｓ化合物半導体基板が用いられ、その表面の結晶面は（１００）となっている。

次に、図２（Ｂ）に示すように、このキャップ層８の上に、フォトレジストを塗布して、フォトリソグラフィ法により、上記フォトレジストをパターン化してストライプ状のレジストマスク層１５を形成する。ここで従来の装置の場合には、ここでＳｉＯ_２ マスク層１４を用いていたが、本発明ではレジストマスク層１５を用いた点が異なっている点に注意されたい。
次に、図２（Ｃ）に示すように、上記レジストマスク層１５以外の領域の上記キャップ層８及び上記第２クラッド層７を、例えばＩＣＰ（Ｉｎｄｕｃｔｉｏｎ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチングにより徐々に除去し、第２クラッド層７が所定の厚さだけ残ったところでエッチングを停止する。次に、図２（Ｄ）に示すように、上記残った第２クラッド層７を、例えば濃度が５０ｗｔの酒石酸と、濃度が３１％ｗｔの過酸化水素水とを５：１の割合で混合してなる酒石酸水−過酸化水素水混合液により除去し、これによりリッジストライプ構造９を形成する。ここで上記エッチングストップ層６に対する酒石酸のエッチングレートは、上記第２クラッド層７よりも２桁程度小さく、且つエッチング速度が遅いので、上記エッチングストップ層６でエッチングを停止することができる。

次に、リッジストライプ構造９上のレジストマスク層１５を除去る。そして図２（Ｅ）に示すように、例えばＭＯＣＶＤ法により第２回目の成長を行い、上記エッチングストップ層６上及びリッジストライプ構造９の上面及び両側面にｎ−Ａｌ_０．７ Ｇａ_０．３ Ａｓよりなる第１導電型の電流狭窄層１０_１ 、１０_３ 及びｎ−ＧａＡｓよりなる第１導電型のキャップ層１０_２ 、１０_４ を順次成長させて積層させる。
この場合、ここでは従来方法のような選択成膜ではなく、露出面の略全面に対して成膜を行う全面成膜で行えばよく、従って、組成比、不純物、膜厚等の設計条件を自由に選択して定めることができる。ここでリッジストライプ構造９の上面に成長した電流狭窄層１０_３ の側面上には、平坦部に成長したキャップ層１０_２ の厚さよりも薄い厚さでキャップ層１０_２ が被覆される（図中、Ａ部で示される部分）。

次に、図２（Ｆ）に示すように、ｎ型のキャップ層をエッチングし、上記電流狭窄層１０_３ の側面上に被覆された膜を除去する。このエッチング液としては例えばリン酸−過酸化水素水水溶液を用いる。このとき、リッジストライプ構造９の上面（ｐ型のキャップ層８の上面）より下部（基板側）にあるｎ型のキャップ層１０_２ を残しておく（図中、Ｂ部で示される部分）。
これにより、リッジストライプ構造９の側面に堆積したｎ型の電流狭窄層１０_１ の表面がｎ型のキャップ層１０_２ により覆われるようにカバーされた状態にし、これを保護できるようにしておく。この場合、ｎ型の電流狭窄層１０_３ の側面上に被覆されたｎ型のキャップ層１０_２ （Ａ部参照）は、リッジストライプ構造９の上面より下部に堆積したｎ型のキャップ層１０_２ よりも薄く成長しているため、エッチングの終点はエッチング時間を管理することで上記したようにエッチングすることが可能である。また、このときｎ型の電流狭窄層１０_３ の上面に堆積したｎ型のキャップ層１０_４ は、完全にエッチング除去されなくてもかまわない。なぜなら、後述する工程でその支持土台を失って除去されるからである。

次に、図２（Ｇ）に示すように、リッジストライプ構造９の上面に成長したｎ型の電流狭窄層１０_３ を、湿式エッチングにより除去する。このとき、例えばフッ酸水溶液、フッ酸−フッ化アンモニウム溶液などのｎ型の電流狭窄層１０_３ とｎ型のキャップ層１０_４ のエッチング選択比が十分にとれるエッチング液を用いる。それにより、リッジストライプ構造９の上面に堆積したｎ型の電流狭窄層１０_３ が除去されると同時に、その上に堆積したｎ型のキャップ層１０_４ は、支持土台を失うことで除去される。また、リッジストライプ構造９以外の部分に形成されたｎ型の電流狭窄層１０_１ については、ｎ型のキャップ層１０_２ がエッチング液に対して保護膜となっているため、エッチングされずに残ることになる。

また、ｎ型の電流狭窄層１０_１ 、１０_３ とｐ型のキャップ層８のエッチング選択比が十分にとれるエッチング液を用いることで、ｐ型のキャップ層８のエッチングによる変形が防止できる。
ここでもし仮に、図２（Ｆ）に示すように形成すべきところを、過って図３（Ａ）に示すように過度にエッチングしてしまうと、すなわち、リッジストライプ構造９の上面（ｐ型キャップ層８の上面）より下部（基板側）にあるｎ型のキャップ層を除去してしまうと（図３（Ａ））、次の工程においてｎ型の電流狭窄層１０_３ をエッチング除去する際に、リッジストライプ構造９の側部に形成されているｎ型の電流狭窄層１０_１ にエッチング進行し、空孔（ボイド）３２が生じるので好ましくない。

その後、図２（Ｈ）に示すように、更に、ＭＯＣＶＤ法により、第３回目の成長を行い、リッジストライプ構造９の第２導電型のキャップ層８上及び第１導電型のキャップ層１０_２ 上にｐ−ＧａＡｓよりなる第２導電型のコンタクト層１１を積層する。この後、上記コンタクト層１１上にｐ型のオーミック電極１２を形成して、半導体基板２に前記した積層方向と逆方向にｎ型のオーミック電極１３を形成して、図１に示したリッジ導波路型の半導体レーザ装置２０を得る。
以上のように、本発明装置によれば、選択成長法と同様に製造方法の簡略化が図れるセルフアライメントの方法を維持しつつ、幅広い条件範囲で電流狭窄層の組成比・不純物濃度・膜厚などが選択できるため、素子設計の自由度が増し、より低損失で効率の良い半導体レーザ装置を形成することができる。
尚、上記実施例における、各層の厚さや成分組成比等は単に一例を示したに過ぎず、上述したものに限定されないのは勿論である。

また、本実施例では化合物半導体（ＡｌＧａＡｓ）中のＡｌとＧａの原子量の比が種々示されているが、ここに示された原子量比に限定されないのは勿論である。また本実施例では、第１導電型としてｎ型を用い、第２導電型としてｐ型を用いたが、これらを逆の型とし、第１導電型としてｐ型を用い、第２導電型としてｎ型を用いるようにしてもよい。

本発明に係る半導体レーザ装置を示す拡大断面図である。 本発明の半導体レーザ装置の製造方法の一例を示す工程図である。 半導体レーザ装置の好ましくない製造工程の一部を示す図である。 従来のリッジ導波路型の半導体レーザ装置の一例を示す断面図である。 従来のリッジ導波路型の半導体レーザ装置１の製造工程図である。

符号の説明

２…半導体基板（基板）、３…クラッド層、４…活性層、５…第１クラッド層、６…エッチングストップ層、７…第２クラッド層、８…キャップ層、９…リッジストライプ構造、１０_１ 、１０_３ …電流狭窄層、１０_２ 、１０_４ …第１導電型のキャップ層、１１…コンタクト層、１２，１３…オーミック電極、１５…レジストマスク層、２０…半導体レーザ装置。

Claims (4)

1. 基板上に、第１導電型のクラッド層と、活性層と、第２導電型の第１クラッド層と、エッチングストップ層とを順次積層し、
   前記エッチングストップ層上の一部に、第２導電型の第２クラッド層と第２導電型のキャップ層との積層構造よりなるリッジストライプ構造を形成し、
   前記リッジストライプ構造以外の前記エッチングストップ層上に、前記リッジストライプ構造を挟むように第１導電型の電流狭窄層と第１導電型のキャップ層とを形成し、前記第１導電型のキャップ層上と前記リッジストライプ構造上に第２導電型のコンタクト層を形成してなる半導体レーザ装置において、
   前記リッジストライプ構造の側面上に、前記第１導電型の電流狭窄層と前記第１導電型のキャップ層とを、前記第１導電型のキャップ層が前記第１導電型の電流狭窄層の表面を保護するように覆った状態で形成するように構成したことを特徴とする半導体レーザ装置。
2. 基板上に、第１導電型のクラッド層、活性層、第２導電型のクラッド層、第２導電型のキャップ層を順次積層し、前記複数の層を部分的にエッチング加工してリッジストライプ構造を形成し、前記リッジストライプ構造の側部及び上面に少なくとも第１導電型の電流狭窄層を含む半導体層を形成してなる半導体レーザ装置の製造方法であって、
   前記リッジストライプ構造の上面に堆積した前記第１導電型の電流狭窄層をエッチング除去することを特徴とする半導体レーザ装置の製造方法。
3. 前記第１導電型の電流狭窄層を積層した後、第１導電型のキャップ層を積層し、前記リッジストライプ構造の上面に成長した前記第１導電型の電流狭窄層の側面上に被覆された第１導電型のキャップ層をエッチング除去する工程を含むことを特徴とする請求項２記載の半導体レーザ装置の製造方法。
4. 前記第１導電型の電流狭窄層の側面上に被覆された前記第１導電型のキャップ層を、少なくとも前記リッジストライプ構造の上面より下部（基板側）を残してエッチング除去することを特徴とする請求項３記載の半導体レーザ装置の製造方法。
   
   

Images