CN112438001B - 半导体激光装置的制造方法以及半导体激光装置 - Google Patents
半导体激光装置的制造方法以及半导体激光装置 Download PDFInfo
- Publication number
- CN112438001B CN112438001B CN201880095693.3A CN201880095693A CN112438001B CN 112438001 B CN112438001 B CN 112438001B CN 201880095693 A CN201880095693 A CN 201880095693A CN 112438001 B CN112438001 B CN 112438001B
- Authority
- CN
- China
- Prior art keywords
- layer
- type
- ridge
- buried
- semiconductor laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/3211—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/2054—Methods of obtaining the confinement
- H01S5/2077—Methods of obtaining the confinement using lateral bandgap control during growth, e.g. selective growth, mask induced
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
- H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
- H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
- H01S5/2224—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties semi-insulating semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/3235—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Semiconductor Lasers (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
本发明的半导体激光装置具备:脊(41),依次层叠第一导电型包覆层(11)、活性层(20)以及第二导电型第一包覆层(30)而成并且顶部平坦;第一掩埋层(50),将脊(41)的两侧掩埋至比第二导电型第一包覆层(30)高的位置;第二掩埋层(60),覆盖第一掩埋层(50),并且朝向脊(41)的中央方向以及脊(41)的顶部突出,由此将各突出的部分对置而形成的开口作为电流狭窄窗(61);以及第二导电型第二包覆层(70),将第二掩埋层(60)与电流狭窄窗(61)一起掩埋,成为脊(41)的顶部侧的第二掩埋层(60)的面形成为收敛在第二导电型第一包覆层(30)的面内。
Description
技术领域
本申请涉及半导体激光装置以及该半导体激光装置的制造方法。
背景技术
以往的半导体激光装置构成为,用阻挡层掩埋具有活性层的条纹状的脊的结构(例如,参照专利文献1)。该以往的半导体激光装置,例如在使用SiO2制的掩膜来形成脊后,将该掩膜作为选择生长掩膜,形成以Fe掺杂InP、n型InP的顺序层叠的阻挡层。并且,在对选择生长掩膜的一部分进行蚀刻而使选择生长掩膜收缩后,对活性层的上侧的p型InP包覆层的上表面的一部分进行蚀刻,由此相对于p型InP包覆层的中央部上表面,将两侧部分的上表面形成为低。并且,在将收缩后的上述掩膜作为选择生长掩膜并叠加n型InP阻挡层后,用p型InP掩埋脊条,由此能够形成用阻挡层掩埋具有活性层的条纹状的脊的构造。
专利文献1:日本特开2011-249766号公报
为了降低半导体激光装置的工作电流,使活性层与n型阻挡层之间的空穴泄漏通路宽度狭窄是有效的,在专利文献1中,通过减薄p型包覆层的上表面的一部分而使得空穴泄漏通路宽度狭窄。然而,该方法在对p型包覆层的上表面的一部分进行蚀刻时,不能控制性良好地停止蚀刻,难以以所希望的厚度残留p型包覆层。另外,还存在晶片面内蚀刻速率不均匀的情况,因此难以遍及晶片整个面以所希望的厚度残留p型包覆层。特别是在不残留p型包覆层,而是蚀刻至到达活性层上表面的位置为止的情况下,由于活性层与n型阻挡层相连而产生电子泄漏,无法降低工作电流。并且,在对p型包覆层的上表面的一部分进行蚀刻时,由于同时对p型包覆层附近的掩埋层进行蚀刻,因此形成于掩埋层之上的n型阻挡层的末端部的下表面接近活性层。因此,从活性层侧方经由掩埋层向n型InP阻挡层的电子泄漏增加。
发明内容
本申请公开了用于解决上述课题的技术,其目的在于,提供一种空穴泄漏通路宽度狭窄、且能够抑制电子泄漏的半导体激光装置以及其制造方法。
本申请所公开的半导体激光装置的制造方法包含:脊形成工序,在具有第一导电型的第一导电型基板的表面,依次层叠具有第一导电型的第一导电型包覆层、活性层、具有导电型与第一导电型相反的第二导电型的第二导电型第一包覆层、以及由与第二导电型第一包覆层不同的半导体材料构成的盖层,而形成层叠构造体,并将该层叠构造体的两侧蚀刻至比活性层接近第一导电型基板的位置,而形成脊;脊掩埋工序,将脊的两侧,用具有与第一导电型不同的导电型的第一掩埋层掩埋至比第二导电型第一包覆层高的位置;第二掩埋层形成工序,以覆盖脊和第一掩埋层的方式使具有第一导电型的第二掩埋层生长;盖层露出工序,对与脊的中央对应的位置的第二掩埋层进行蚀刻,而使盖层向脊的中央露出;第一包覆层露出工序,去除向脊的中央露出的盖层,而使第二导电型第一包覆层露出;以及第二包覆层形成工序,以掩埋第二掩埋层、向脊的中央露出的第二导电型第一包覆层、和在第二掩埋层与第二导电型第一包覆层之间露出的盖层的侧面的方式使具有第二导电型的第二导电型第二包覆层生长。
本申请所公开的半导体激光装置具备:顶部平坦的脊,在具有第一导电型的第一导电型基板的表面,依次层叠具有第一导电型的第一导电型包覆层、活性层、以及具有导电型与第一导电型相反的第二导电型的第二导电型第一包覆层,并且从比活性层接近第一导电型基板的位置突出而形成;第一掩埋层,将脊的两侧分别掩埋至比第二导电型第一包覆层高的位置;第二掩埋层,分别覆盖每一个第一掩埋层,并且朝向脊的中央方向突出,由此将各突出的部分对置而形成的开口作为电流狭窄窗;具有第二导电型的第二导电型第二包覆层;以及具有第二导电型的盖层,位于被第二掩埋层与第二导电型第一包覆层夹着的脊顶部两侧的位置,第二导电型第二包覆层与第二导电型第一包覆层在脊顶部中央接触。
根据本申请所公开的半导体激光装置以及半导体激光装置的制造方法,具有能够提供空穴泄漏通路宽度狭窄,且能够抑制电子泄漏的半导体激光装置以及其制造方法的效果。
附图说明
图1是表示实施方式1的半导体激光装置的示意结构的剖视图。
图2是表示实施方式1的半导体激光装置的其它示意结构的剖视图。
图3A至图3C是通过剖视图来表示实施方式1的半导体激光装置的制造工序的第一图。
图4A至图4C是通过剖视图来表示实施方式1的半导体激光装置的制造工序的第二图。
图5是对实施方式1的半导体激光装置的动作与比较例的半导体激光装置的动作进行比较示出的线图。
图6A至图6C是通过剖视图来表示实施方式2的半导体激光装置的制造工序的第一图。
图7A至图7C是通过剖视图来表示实施方式2的半导体激光装置的制造工序的第二图。
图8是用于说明实施方式3的半导体激光装置的作用的线图。
图9是用于说明实施方式4的半导体激光装置的作用的线图。
图10A至图10C是通过剖视图来表示实施方式5的半导体激光装置的制造工序的第一图。
图11A至图11C是通过剖视图来表示实施方式5的半导体激光装置的制造工序的第二图。
图12是表示比较例的半导体激光装置的示意结构的剖视图。
具体实施方式
实施方式1
图1是表示实施方式1的半导体激光装置101的结构的剖视图。如图1所示,半导体激光装置101在n型InP基板10之上设置有依次层叠n型InP包覆层11、活性层20以及p型InP第一包覆层30而成的脊41。脊41的侧面被第一掩埋层50掩埋至比p型InP第一包覆层30高的位置,在第一掩埋层50之上设置有n型InP第二掩埋层60。另外,n型InP第二掩埋层60的一部分突出到脊41之上,并在脊41的中央露出了p型InP第一包覆层30的上表面、即脊41的顶部。并且,n型InP第二掩埋层60以及向脊41的中央露出的p型InP第一包覆层30,被p型InP第二包覆层70掩埋。在n型InP基板10之下以及p型InP第二包覆层70之上设置有电极80。
n型InP基板10是以(001)面为主面的掺杂有4.0×1018cm-3的S的基板。n型InP包覆层11在n型InP基板10之上由掺杂有4.0×1018cm-3的S的厚度0.3μm的InP构成。活性层20由包含多层量子阱的AlGaInAs系或InGaAsP系材料构成。p型InP第一包覆层30由掺杂有1.0×1018cm-3的Zn的厚度0.02μm的InP构成。脊41的宽度通常为0.8~1.4μm左右。此外,掺杂浓度、厚度、宽度等数值表示典型的例子,并不限定于所例示的数值、范围。
第一掩埋层50由掺杂有5.0×1017cm-3的Zn的p型InP或将作为半绝缘性材料的Fe掺杂了5.0×1016cm-3的InP构成。n型InP第二掩埋层60在第一掩埋层50之上由掺杂有7.0×1018cm-3的S的厚度0.4μm的InP构成。此外,第一掩埋层50也可以为由掺杂有除Zn或Fe以外的Ti、Co、Ru等材料的InP构成的半绝缘性材料。并且,第一掩埋层50也可以层叠多层p型半导体层或半绝缘性材料层而构成。如以上这样,第一掩埋层50的导电型只要是p型或半绝缘性即可,将该第一掩埋层50的导电型称为与n型不同的导电型。因此,第一掩埋层50也可以通过与杂质浓度或导电型不同的其他半导体层组合而构成。
如图1所示,在脊41之上,n型InP第二掩埋层60从脊41的两侧分别向脊41的中央方向突出宽度a。a通常为0.2μm左右,但并不限定于该值,只要在大于0μm、且小于脊41的宽度的1/2的范围内即可。p型InP第一包覆层30的成为脊41的顶部的面平坦、且n型InP第二掩埋层60还朝向脊41的顶部突出,在脊41的顶部,p型InP第一包覆层30与n型InP第二掩埋层60的末端部以面接触。由于向脊41的中央方向突出的宽度a在大于0μm且小于脊41的宽度的1/2的范围内,因此在与脊41的中央对应的位置,因从两侧突出的n型InP第二掩埋层60的各自突出的部分对置而形成开口,该开口成为电流狭窄窗61。另外,第一掩埋层50的侧面与n型InP第二掩埋层60相接触的面65,也可以不是相对于n型InP基板10垂直的面,例如也可以是图2那样的倾斜的面。但是,与p型InP第一包覆层30的成为脊41的顶部的面接触的n型InP第二掩埋层60的面,即n型InP第二掩埋层60的朝向脊41的顶部以及脊41的中央突出而成为脊41的顶部侧的面,必须形成为以p型InP第一包覆层30的脊41的端部作为限度,收敛在p型InP第一包覆层30的内侧,而不存在于脊41的外侧。
向脊41的中央露出的p型InP第一包覆层30与n型InP第二掩埋层60一起被由掺杂有1.0×1018cm-3的Zn的厚度2.0μm的InP构成的p型InP第二包覆层70掩埋,p型InP第一包覆层30与p型InP第二包覆层70在脊41的顶部的中央接触。另外,在n型InP基板10的下侧以及p型InP第二包覆层70的上侧存在有电极80。电极80由Au、Ge、Zn、Pt、Ti等金属构成。
半导体激光装置101的与纸面垂直的方向即作为激光的光轴方向的端面的前端面和后端面,由通过解理而形成的(110)面形成谐振器。通过电流注入而在活性层得到的发光在谐振器内被放大,而导致激光振荡。谐振器长度大多设为150μm至300μm,但并不限定于该范围。
在以上构成的半导体激光装置101中,若从上下电极80进行电流注入,则从n型InP基板10通过n型InP包覆层11被供给电子,以及从p型InP第二包覆层70通过p型InP第一包覆层30被供给空穴。从p型InP第二包覆层70供给的空穴朝向n型InP基板10的方向流出。在图1中用箭头表示了该空穴电流。其中的一部分空穴被存在于p型InP第二包覆层70与n型InP第二掩埋层60的界面的势垒(potential barrier)阻挡。如上述那样被阻挡的空穴电流,通过n型InP第二掩埋层60所夹着的电流狭窄窗61朝向n型InP基板10的方向流动。通过了电流狭窄窗61的空穴电流在通过p型InP第一包覆层30被注入到活性层20为止的期间在横向上产生扩展。但是,由于电流狭窄窗61的宽度比脊41的宽度窄,所以在横向上扩展的空穴也被高效地注入于活性层20。
接下来,基于图3A至图3C以及图4A至图4C对实施方式1的半导体激光装置101的制造方法进行说明。这些图通过剖视图表示实施方式1的半导体激光装置101的制造工序。首先,在n型InP基板10之上依次层叠n型InP包覆层11、活性层20、p型InP第一包覆层30以及InGaAsP盖层31,而形成层叠构造体。InGaAsP盖层31是厚度0.28μm的未掺杂层,但也可以掺杂成p型,也可以由组成不同的两层以上的InGaAsP系材料构成。其后,如图3A所示,按照脊41的宽度形成SiO2制的掩膜40(以下称为SiO2掩膜40),使用SiO2掩膜40将层叠构造体的两侧蚀刻至n型InP基板10的中途,而形成脊41。将以上称为脊形成工序。此外,这里虽然蚀刻至n型InP基板10的中途,但只要蚀刻到比活性层20低的位置即可,也可以蚀刻到n型InP包覆层11的中途。
接着,如图3B所示,将SiO2掩膜40作为选择生长掩膜,用第一掩埋层50将脊41的两侧掩埋至比p型InP第一包覆层30高的位置(脊掩埋工序)。
接下来,如图3C所示,在使用缓冲氢氟酸或氢氟酸使SiO2掩膜40的宽度收缩后,利用酒石酸去除露出于SiO2掩膜40两侧的InGaAsP盖层31。由此,仅在变窄后的SiO2掩膜40的正下方残留InGaAsP盖层31,p型InP第一包覆层30在SiO2掩膜40的两旁的脊41的最上部露出(第一包覆层露出工序)。
接着,如图4A所示,将SiO2掩膜40作为选择生长掩膜,以覆盖露出于SiO2掩膜40两侧的p型InP包覆层30以及第一掩埋层50的方式使n型InP第二掩埋层60生长(第二掩埋层形成工序)。
接下来,如图4B那样在使用缓冲氢氟酸或氢氟酸去除SiO2掩膜40后,使用酒石酸去除InGaAsP盖层31(盖层去除工序)。
其后,如图4C那样,以覆盖p型InP第一包覆层30以及n型InP第二掩埋层60的方式使p型InP第二包覆层70生长(第二包覆层形成工序)。
最后,通过在n型InP基板10的外侧以及p型InP第二包覆层70的外侧形成电极80,从而完成图1所示的半导体激光装置101。
此外,在本实施方式1中,对使用了n型InP基板的半导体激光装置以及其制造方法进行了说明,但也可以为使用p型InP基板使各半导体层的导电型相反的构造。在本申请中,有时将p型以及n型导电型中的一方称为第一导电型,将另一方称为第二导电型。即第二导电型是与第一导电型相反的导电型,若第一导电型为p型则第二导电型为n型,若第一导电型为n型则第二导电型为p型。另外,作为半导体材料,主要以InP系为例进行说明,但也可以为其他半导体材料。因此,在本申请中,不对导电型以及材料进行指定,例如也存在如下情况,即,作为n型InP基板说明的部件称为第一导电型基板,作为n型InP包覆层说明的部件称为第一导电型包覆层,作为p型InP第一包覆层说明的部件称为第二导电型第一包覆层,作为p型InP第二包覆层说明的部件称为第二导电型第二包覆层。
图12是作为比较例示意性地示出例如专利文献1所公开的以往构造的半导体激光装置200的剖视图。如图12所示,在以往构造中,通过对p型InP包覆层301的上表面的一部分进行蚀刻而使p型InP包覆层301的一部分变薄,从而使得空穴泄漏通路宽度d狭窄。但是在该方法中,对p型InP包覆层301的上表面的一部分进行蚀刻时,不能控制性良好地停止蚀刻,难以以所希望的厚度残留p型InP包覆层301。在p型InP包覆层301的蚀刻量比假定小的情况下,空穴泄漏通路宽度d比目标宽,其结果,空穴泄漏量增加而成为特性恶化的原因。相反地,在p型InP包覆层301的蚀刻量比假定大的情况下,存在蚀刻至到达活性层20的上表面为止的位置而没有残留p型InP包覆层301的可能性。在该情况下,由于活性层20与n型InP第二掩埋层601相连,因此在活性层内电子容易在发光复合之前向n型InP第二掩埋层601泄漏。其结果,工作电流增加。
另一方面,在实施方式1中,由于在InGaAsP盖层31与p型InP第一包覆层30之间使用蚀刻速率不同的蚀刻剂进行选择蚀刻,因此能够控制性良好地停止蚀刻。因此,如图1所示,能够将由结晶生长而成的p型InP第一包覆层30的膜厚直接设为空穴泄漏通路宽度d。并且,由于在p型InP第一包覆层30与SiO2掩膜40之间存在有盖层31,因此能够在p型InP第一包覆层30保持薄膜化的状态下使SiO2掩膜40与活性层20远离。因此,活性层20不会由于SiO2掩膜40而产生变形,因此不会损害可靠性。
在图12所示的比较例的构造的半导体激光装置200中,由于没有第一掩埋层50与p型InP包覆层301的蚀刻选择性,因此在使选择生长用SiO2掩膜40收缩后对掩膜两侧的p型InP包覆层301上表面进行蚀刻时,导致脊附近的第一掩埋层50的一部分也同时被蚀刻。其后,若使n型InP第二掩埋层601生长,则形成于第一掩埋层50之上的n型InP第二掩埋层601的末端底面部接近活性层20的侧面。其结果,如图12的箭头所示,从活性层20的侧面经由第一掩埋层50向n型InP第二掩埋层601的电子泄漏增加。
图5是通过计算来导出实施方式1的半导体激光装置101与图12所示的比较例的构造的半导体激光装置200的电流-光输出特性并进行比较的图。在图5中,横轴表示供给至半导体激光装置的电流,纵轴表示半导体激光装置的输出功率。此外,图5将动作温度假定为95℃。如图5所示,在工作电流值高的情况下,与比较例的半导体激光装置相比,实施方式1的半导体激光装置能够得到高的光输出。其原因在于,与比较例相比,实施方式1的构造难以发生从活性层的侧面向n型InP第二掩埋层的电子泄漏。
实施方式2
在实施方式1中示出了使用SiO2掩膜的收缩的制造方法,但在实施方式2中示出使用由蚀刻速率不同的两种材料构成的双掩膜来制造与图1所示的半导体激光装置相同的半导体激光装置101的方法。基于图6A~图6C以及图7A~图7C对该制造方法进行说明。
首先,在n型InP基板10之上依次层叠n型包覆层11、活性层20、p型InP第一包覆层30以及InGaAsP盖层31。其后,按照电流狭窄窗61的宽度形成第一掩膜43,并以覆盖上述第一掩膜43上的方式按照脊41的宽度形成第二掩膜44。第一掩膜43由蚀刻速率小的材料构成,第二掩膜44由蚀刻速率大于第一掩膜43的材料构成。另外,优选第一掩膜43的宽度比第二掩膜44的宽度窄,第一掩膜43相对于第二掩膜44位于中央。如图6A所示,使用由该第一掩膜43和第二掩膜44构成的双掩膜45蚀刻至比活性层低的位置,从而形成脊41。
接着,如图6B所示,将脊41的两侧用第一掩埋层50掩埋至比活性层高的位置。其后,如图6C那样进行第二掩膜44的选择蚀刻。例如在将第一掩膜43的材料作为SiO2,将第二掩膜44的材料作为SiN的情况下,若使用SF6作为蚀刻气体,则能够利用蚀刻速率之差选择性地仅对第二掩膜44进行蚀刻,而使其下方的InGaAsP盖层31露出。
接着,如图7A所示,在通过酒石酸去除露出于第一掩膜43的两旁的InGaAsP盖层31后,以掩埋第一掩埋层50以及脊41的方式使n型InP第二掩埋层60生长。
接下来,在如图7B那样使用缓冲氢氟酸或氢氟酸去除第一掩膜43后,使用酒石酸去除InGaAsP盖层31。其后,如图7C那样以覆盖p型InP第一包覆层30以及n型InP第二掩埋层60的方式使p型InP第二包覆层70生长。最后在n型InP基板10的下侧以及p型InP第二包覆层70的上侧形成电极80。
即使通过使用由蚀刻速率不同的两种材料构成的双掩膜,也能够制造难以发生图1所示的从活性层20的侧面向n型InP第二掩埋层60的电子泄漏且获得高光输出的半导体激光装置101。
实施方式3
图8是表示实施方式3中的半导体激光装置103的结构的剖视图。在实施方式3中,如图8所示构成为,在由n型InP第二掩埋层60夹着的电流狭窄窗61中,电流狭窄窗的在p型InP第一包覆层30侧的开口的宽度A最窄,且在与p型InP第一包覆层30相反的一侧的开口的宽度B最大的结构。宽度A虽然比脊41的宽度窄,但宽度B只要比宽度A宽,则既可以比脊41的宽度宽,也可以比脊41的宽度窄。其他构造与实施方式1的半导体激光装置101相同,而省略说明。
实施方式3的半导体激光装置103例如如接下来这样制作。到形成n型InP第二掩埋层60的第二掩埋层形成工序为止,按照与实施方式1或实施方式2相同的工序进行制作。其后在使p型InP第二包覆层70生长之前通过高温退火的质量传输(mass transport)使n型InP第二掩埋层60的形状破坏。其结果,电流狭窄窗61的最上表面的宽度B变得比最下表面的宽度A宽。其他制造方法与实施方式1相同,而省略说明。
若由n型InP第二掩埋层60夹着的电流狭窄层61的宽度窄,则电流所流动的截面积变窄,因此成为元件电阻增加的原因。在电流狭窄窗61的电流所流动的方向厚度相同的情况下,若比较实施方式1的半导体激光装置101和实施方式3的半导体激光装置103,则由于实施方式3的半导体激光装置103的电流所流动的截面积变宽的区域增加,所以实施方式3的半导体激光装置103与实施方式1的半导体激光装置101相比能够降低元件电阻。
实施方式4
图9是表示实施方式4的半导体激光装置104的剖视图。在实施方式4中,如图9所示,将p型InP第二包覆层70设为双层构造,即,电流狭窄窗61侧的载流子浓度高的高载流子浓度层701、和电极80侧的载流子浓度低的低载流子浓度层700。在制造图9所示的半导体激光装置104的情况下,在将由n型InP第二掩埋层60夹着的电流狭窄窗61用高载流子浓度p型InP的高载流子浓度层701掩埋后,在其上方使载流子浓度比高载流子浓度层701低的p型InP的低载流子浓度层700生长。例如,在将低载流子浓度层700设为与实施方式1的p型InP第二包覆层70相同的掺杂有1.0×1018cm-3的Zn的InP层的情况下,高载流子浓度层701设为载流子浓度比低载流子浓度层700高,例如掺杂有3.0×1018cm-3的Zn的厚度0.3μm的InP层。其他制造方法与实施方式1或实施方式2相同,而省略说明。
由n型InP第二掩埋层60夹着的电流狭窄窗61,由于电流所流动的截面积变得比其他区域窄,因此成为元件电阻增加的原因。在实施方式4的半导体激光装置104中,通过将电流狭窄窗61用载流子浓度比电极侧的低载流子浓度层700高的高载流子浓度层701来掩埋,由此能够降低电流狭窄窗61的电阻。但是,若载流子浓度高则光的吸收变大,因此若将第二包覆层整体设为高载流子浓度层,则向光的转换效率降低。因此,需要选择高载流子浓度层701与低载流子浓度层700在p型InP第二包覆层70中的比例。
根据本实施方式4的半导体激光装置104,能够获得元件电阻比在实施方式1即图1的半导体激光装置101中使用载流子浓度与实施方式4中的低载流子浓度层700相同的p型InP第二包覆层70的情况低的半导体激光装置。
实施方式5
图10A~图10C以及图11A~图11C是通过剖视图来表示实施方式5的半导体激光装置的制造方法的工序的图。在实施方式5中,表示不使用掩膜收缩的半导体激光装置的制造方法。在图10A中,虽然用与实施方式1相同的方法制作脊41,但InGaAsP盖层31的膜厚例如为10nm以下,比实施方式1中说明的制造方法薄。在实施方式1~实施方式4中,最终完全去除在制造工序中使用的InGaAsP盖层31,而不作为半导体激光装置的构成要素使用。在本实施方式5中,如后述那样,残留一部分InGaAsP盖层31,而作为半导体激光装置的构成要素使用。InGaAsP由于光的吸收系数比InP大,而成为增加激光的吸收损失的原因,因此在将InGaAsP盖层31作为半导体激光装置的构成要素使用的情况下,优选InGaAsP盖层31尽可能地薄。此外,InGaAsP盖层31在这里假定导电型为p型。
接着,如图10B那样,将脊41用第一掩埋层掩埋至比活性层20靠上方的位置。其后,如图10C那样去除SiO2掩膜40,并如图11A那样,以覆盖第一掩埋层50以及脊41整体的方式使n型InP第二掩埋层60生长。
接着,在n型InP第二掩埋层60之上形成用于形成电流狭窄窗61的选择蚀刻用的SiO2掩膜42。其后,若例如使用盐酸对n型InP第二掩埋层60进行蚀刻,则由于InP的对盐酸的蚀刻速率比InGaAsP大,因此如图11B那样能够在InGaAsP盖层31之上控制性良好地停止蚀刻。
接着,使用酒石酸去除露出于脊41的上部中央的InGaAsP盖层31,使用氢氟酸去除SiO2掩膜42。
接着,如图11C那样,以掩埋n型InP第二掩埋层60以及脊41的方式使p型InP第二包覆层70生长。之后与实施方式1相同,因此省略说明。
如图11C所示,通过本实施方式5的半导体激光装置的制造方法制造出的半导体激光装置,在朝向脊41的中央伸出的n型InP第二掩埋层60与p型InP第一包覆层30之间,作为构造体残留有p型的InGaAsP盖层31。即使是这样的构造的半导体激光装置,也如在实施方式1说明的那样,形成为难以发生从活性层的侧面向n型InP第二掩埋层60的电子泄漏的构造。
在本申请中记载了各种例示的实施方式以及实施例,但一个或多个实施方式所记载的各种特征、形态以及功能并不限定于特定的实施方式的应用,也可以单独或以各种组合应用于实施方式。因此,在本申请说明书所公开的技术范围内能够想到未例示的无数的变形例。例如,包括对至少一个构成要素进行变形的情况、追加的情况或省略的情况,还包括抽取至少一个构成要素并与其他实施方式的构成要素组合的情况。
附图标记说明
10...n型InP基板(第一导电型基板);11...n型InP包覆层(第一导电型包覆层);20...活性层;30...p型InP第一包覆层(第二导电型第一包覆层);31...盖层;40...掩膜;41...脊;43...第一掩膜;44...第二掩膜;45...双掩膜;50...第一掩埋层;60...第二掩埋层;61...电流狭窄窗;70...p型InP第二包覆层(第二导电型第二包覆层)。
Claims (7)
1.一种半导体激光装置的制造方法,其特征在于,包含:
脊形成工序,在具有第一导电型的第一导电型基板的表面,依次层叠具有所述第一导电型的第一导电型包覆层、活性层、具有导电型与所述第一导电型相反的第二导电型的第二导电型第一包覆层、以及由与所述第二导电型第一包覆层不同的半导体材料构成的盖层,而形成层叠构造体,并将该层叠构造体的两侧蚀刻至比所述活性层接近所述第一导电型基板的位置,而形成脊;
脊掩埋工序,将所述脊的两侧,用具有与所述第一导电型不同的导电型的第一掩埋层掩埋至比所述第二导电型第一包覆层高的位置;
第二掩埋层形成工序,以覆盖所述脊和所述第一掩埋层的方式使具有所述第一导电型的第二掩埋层生长;
盖层露出工序,对与所述脊的中央对应的位置的所述第二掩埋层以形成作为电流狭窄窗的开口的方式进行蚀刻,而使所述盖层向所述脊的中央露出;
第一包覆层露出工序,去除所述盖层的向所述脊的中央露出的部分,而使所述第二导电型第一包覆层露出;以及
第二包覆层形成工序,以掩埋所述第二掩埋层、向所述脊的中央露出的所述第二导电型第一包覆层、和在所述第二掩埋层与所述第二导电型第一包覆层之间露出的所述盖层的侧面的方式使具有所述第二导电型的第二导电型第二包覆层生长。
2.根据权利要求1所述的半导体激光装置的制造方法,其特征在于,
所述盖层具有所述第二导电型。
3.一种半导体激光装置,其特征在于,
所述半导体激光装置具备:
顶部平坦的脊,在具有第一导电型的第一导电型基板的表面,依次层叠具有所述第一导电型的第一导电型包覆层、活性层、以及具有导电型与所述第一导电型相反的第二导电型的第二导电型第一包覆层,并且从比所述活性层接近所述第一导电型基板的位置突出而形成;
第一掩埋层,将所述脊的两侧分别掩埋至比所述第二导电型第一包覆层高的位置;
第二掩埋层,分别覆盖每一个所述第一掩埋层,并且朝向所述脊的中央方向突出,由此将各突出的部分对置而形成的开口作为电流狭窄窗;
具有所述第二导电型的第二导电型第二包覆层,将所述第二掩埋层与所述电流狭窄窗一起掩埋;以及
具有所述第二导电型的盖层,位于被所述第二掩埋层的所述突出的部分与所述第二导电型第一包覆层夹着的脊顶部两侧的位置,
所述第二导电型第二包覆层与所述第二导电型第一包覆层在脊顶部中央接触。
4.根据权利要求3所述的半导体激光装置,其特征在于,
对于所述电流狭窄窗而言,所述第二导电型第一包覆层侧的开口的宽度比与所述第二导电型第一包覆层相反的一侧的开口的宽度窄。
5.根据权利要求3或4所述的半导体激光装置,其特征在于,
所述第二导电型第二包覆层由填埋所述电流狭窄窗的高载流子浓度层、和载流子浓度比所述高载流子浓度层低的低载流子浓度层构成。
6.根据权利要求3或4所述的半导体激光装置,其特征在于,
所述第一导电型基板为InP基板,所述第一掩埋层为Fe掺杂InP层或Ru掺杂InP层。
7.根据权利要求5所述的半导体激光装置,其特征在于,
所述第一导电型基板为InP基板,所述第一掩埋层为Fe掺杂InP层或Ru掺杂InP层。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2018/028574 WO2020026330A1 (ja) | 2018-07-31 | 2018-07-31 | 半導体レーザ装置の製造方法、および半導体レーザ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112438001A CN112438001A (zh) | 2021-03-02 |
CN112438001B true CN112438001B (zh) | 2022-06-24 |
Family
ID=69230815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201880095693.3A Active CN112438001B (zh) | 2018-07-31 | 2018-07-31 | 半导体激光装置的制造方法以及半导体激光装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20210273414A1 (zh) |
JP (1) | JP7019821B2 (zh) |
CN (1) | CN112438001B (zh) |
WO (1) | WO2020026330A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117013366A (zh) * | 2023-07-31 | 2023-11-07 | 武汉云岭光电股份有限公司 | 一种掩埋异质结激光器制备方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB8516853D0 (en) * | 1985-07-03 | 1985-08-07 | British Telecomm | Manufacture of semiconductor structures |
JPH0279486A (ja) * | 1988-09-14 | 1990-03-20 | Sharp Corp | 半導体レーザ素子 |
JPH0282679A (ja) * | 1988-09-20 | 1990-03-23 | Fujitsu Ltd | 半導体発光装置の製造方法 |
JP3199329B2 (ja) * | 1992-03-25 | 2001-08-20 | 株式会社東芝 | 半導体レーザ装置の製造方法 |
TW291585B (zh) * | 1994-07-04 | 1996-11-21 | Mitsubishi Chem Corp | |
JP2710248B2 (ja) * | 1995-06-20 | 1998-02-10 | 日本電気株式会社 | 半導体レーザの製造方法 |
JPH0964452A (ja) * | 1995-08-18 | 1997-03-07 | Mitsubishi Electric Corp | 半導体レーザ装置,及びその製造方法 |
KR970054972A (ko) * | 1995-12-29 | 1997-07-31 | 김주용 | 레이저 다이오드 제조방법 |
JP3109481B2 (ja) * | 1998-06-18 | 2000-11-13 | 日本電気株式会社 | 半導体レーザ素子及びその製造方法 |
JP3768770B2 (ja) * | 2000-03-31 | 2006-04-19 | アンリツ株式会社 | 半導体発光素子及びその製造方法 |
JP2005167050A (ja) * | 2003-12-04 | 2005-06-23 | Nec Compound Semiconductor Devices Ltd | 高抵抗埋め込み型半導体レーザ及びその製造方法 |
US7604668B2 (en) | 2005-07-29 | 2009-10-20 | Gore Enterprise Holdings, Inc. | Composite self-cohered web materials |
JP2009033009A (ja) * | 2007-07-30 | 2009-02-12 | Panasonic Corp | 半導体レーザ装置及びその製造方法 |
KR101461158B1 (ko) * | 2010-07-16 | 2014-11-13 | 한국전자통신연구원 | 파장 가변 외부 공진 레이저 모듈 |
CN102368591B (zh) * | 2011-10-28 | 2013-04-24 | 武汉华工正源光子技术有限公司 | 一种条形掩埋分布反馈半导体激光器的制作方法 |
JP6251934B2 (ja) * | 2013-07-30 | 2017-12-27 | 住友電工デバイス・イノベーション株式会社 | 半導体レーザの製造方法 |
JP6519921B2 (ja) * | 2014-07-07 | 2019-05-29 | 住友電工デバイス・イノベーション株式会社 | 光半導体素子及び光半導体素子の製造方法 |
JP2016031970A (ja) * | 2014-07-28 | 2016-03-07 | 三菱電機株式会社 | 光半導体装置 |
JP6897928B2 (ja) * | 2016-01-14 | 2021-07-07 | 住友電工デバイス・イノベーション株式会社 | 光半導体素子の製造方法および光半導体素子 |
-
2018
- 2018-07-31 JP JP2020533927A patent/JP7019821B2/ja active Active
- 2018-07-31 US US17/054,807 patent/US20210273414A1/en active Pending
- 2018-07-31 WO PCT/JP2018/028574 patent/WO2020026330A1/ja active Application Filing
- 2018-07-31 CN CN201880095693.3A patent/CN112438001B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
WO2020026330A1 (ja) | 2020-02-06 |
JPWO2020026330A1 (ja) | 2021-05-13 |
CN112438001A (zh) | 2021-03-02 |
JP7019821B2 (ja) | 2022-02-15 |
US20210273414A1 (en) | 2021-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4639107B2 (ja) | 半導体レーザ及びその製造方法 | |
US6768760B2 (en) | Ridge-waveguide semiconductor laser device | |
US20120083058A1 (en) | Optical semiconductor device and method for manufacturing the same | |
JP5489702B2 (ja) | 半導体光素子および集積型半導体光素子 | |
JP4947778B2 (ja) | 光半導体素子及びその製造方法 | |
US5801071A (en) | Method for producing semiconductor laser diode | |
CN112438001B (zh) | 半导体激光装置的制造方法以及半导体激光装置 | |
JP5151231B2 (ja) | 半導体光素子及びその製造方法 | |
JPH0786678A (ja) | 半導体レーザ装置 | |
US6337870B1 (en) | Semiconductor laser having recombination layer stripes in current blocking structure | |
WO2021152686A1 (ja) | 光半導体装置とその製造方法 | |
JP7145936B2 (ja) | 半導体レーザおよびその製造方法 | |
JPH10261835A (ja) | 半導体レーザ装置、及びその製造方法 | |
JP4617684B2 (ja) | 半導体レーザ素子 | |
US20240213744A1 (en) | Optical semiconductor element | |
JP5025898B2 (ja) | 半導体レーザ素子の製造方法 | |
JP2005260109A (ja) | 光半導体素子 | |
JP2002076515A (ja) | 半導体レーザ装置及びその製造方法 | |
KR20240031544A (ko) | 레이저 소자 제조방법 | |
WO2020090078A1 (ja) | 光半導体装置、および光半導体装置の製造方法 | |
JP2000101186A (ja) | 半導体光素子およびその製造方法 | |
JP4678208B2 (ja) | リッジ導波路型半導体レーザ素子の製造方法 | |
JP3715639B2 (ja) | 半導体発光素子 | |
JPH08148754A (ja) | 半導体レーザおよびその製造方法 | |
JP2003086899A (ja) | 半導体レーザ素子およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |