JP2000269604A - 半導体レーザダイオードとその製造方法 - Google Patents
半導体レーザダイオードとその製造方法Info
- Publication number
- JP2000269604A JP2000269604A JP11070242A JP7024299A JP2000269604A JP 2000269604 A JP2000269604 A JP 2000269604A JP 11070242 A JP11070242 A JP 11070242A JP 7024299 A JP7024299 A JP 7024299A JP 2000269604 A JP2000269604 A JP 2000269604A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- mesa
- layer
- etching
- semiconductor laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/2054—Methods of obtaining the confinement
- H01S5/2077—Methods of obtaining the confinement using lateral bandgap control during growth, e.g. selective growth, mask induced
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/2054—Methods of obtaining the confinement
- H01S5/2081—Methods of obtaining the confinement using special etching techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/2054—Methods of obtaining the confinement
- H01S5/2081—Methods of obtaining the confinement using special etching techniques
- H01S5/2086—Methods of obtaining the confinement using special etching techniques lateral etch control, e.g. mask induced
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
- H01S5/2206—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 漏れ電流を小さくでき、かつ信頼性の高い半
導体レーザダイオードとその製造方法を提供する。 【解決手段】 半導体基板上に、メサ部と、メサ部の両
側に成長された電流ブロック層とを備えた半導体レーザ
の製造方法において、第1のマスクと、第1のマスクと
は異なる幅の第2のマスクとからなる2段マスクを形成
し、2段マスクを用いてメサ部を形成した後に、2段マ
スクの幅が第1のマスクと第2のマスクのうちの狭い方
の幅と等しくなるようにエッチングしてその選択成長マ
スクを用いて上記電流ブロック層を選択成長させること
により、漏れ電流の少ない半導体レーザダイオードを作
製する。
導体レーザダイオードとその製造方法を提供する。 【解決手段】 半導体基板上に、メサ部と、メサ部の両
側に成長された電流ブロック層とを備えた半導体レーザ
の製造方法において、第1のマスクと、第1のマスクと
は異なる幅の第2のマスクとからなる2段マスクを形成
し、2段マスクを用いてメサ部を形成した後に、2段マ
スクの幅が第1のマスクと第2のマスクのうちの狭い方
の幅と等しくなるようにエッチングしてその選択成長マ
スクを用いて上記電流ブロック層を選択成長させること
により、漏れ電流の少ない半導体レーザダイオードを作
製する。
Description
【0001】
【発明の属する技術分野】本発明は、主として光通信な
どに用いられる半導体レーザダイオード、特に電流遮断
層を有するInP系埋め込み型2重接合半導体レーザダ
イオオードとその製造方法に関するものである。
どに用いられる半導体レーザダイオード、特に電流遮断
層を有するInP系埋め込み型2重接合半導体レーザダ
イオオードとその製造方法に関するものである。
【0002】
【従来の技術】光通信用の光源としてメサ部の両側にI
nP系埋込層を有する半導体レーザダイオードが使用さ
れている。図26は、従来例の半導体レーザダイオード
(以下、第1の従来例という。)を製造する際の各工程
を説明するための模式図である。すなわち、従来例の半
導体レーザダイオードを作成する場合、まず、図26
(a)に示すように、n−InPからなる基板1上にn
−InPからなるn側クラッド層2、活性層3、p−I
nPからなるp側クラッド層4を順次形成する。次に、
図26(b)に示すように、形成すべきメサ部上に酸化
膜パターン205を形成してメサエッチングをする。
尚、このエッチング工程において、酸化膜パターン20
5の両側の下ではいわゆるアンダーカットが発生して、
酸化膜パターン205の両側にひさし部が形成される。
nP系埋込層を有する半導体レーザダイオードが使用さ
れている。図26は、従来例の半導体レーザダイオード
(以下、第1の従来例という。)を製造する際の各工程
を説明するための模式図である。すなわち、従来例の半
導体レーザダイオードを作成する場合、まず、図26
(a)に示すように、n−InPからなる基板1上にn
−InPからなるn側クラッド層2、活性層3、p−I
nPからなるp側クラッド層4を順次形成する。次に、
図26(b)に示すように、形成すべきメサ部上に酸化
膜パターン205を形成してメサエッチングをする。
尚、このエッチング工程において、酸化膜パターン20
5の両側の下ではいわゆるアンダーカットが発生して、
酸化膜パターン205の両側にひさし部が形成される。
【0003】次に、図26(c)メサ部の両側にp−I
nP層206及びn−InP層207を成長させ、そし
て、図26(d)に示すように、酸化膜パターン5を除
去してp接触層8及びコンタクト層9を形成する。この
ように作製された第1の従来例の半導体レーザダイオー
ドは、図26(d)に示すように、漏れ電流路210が
形成され漏れ電流が発生するという問題点があった。こ
のような漏れ電流を少なくすることができる半導体レー
ザダイオード(以下、第2の従来例という。)の製造方
法が、例えば、特許第2828628号に開示されてい
る。特許第2828628号に開示された製造方法は、
図27(a)に示すように、n−InPからなる基板1
上にn−InPからなるn側クラッド層2、活性層3、
p−InPからなるp側クラッド層4を順次形成し、さ
らにp−InPからなるp側クラッド層4上に窒化膜2
11及び酸化膜212を形成する。
nP層206及びn−InP層207を成長させ、そし
て、図26(d)に示すように、酸化膜パターン5を除
去してp接触層8及びコンタクト層9を形成する。この
ように作製された第1の従来例の半導体レーザダイオー
ドは、図26(d)に示すように、漏れ電流路210が
形成され漏れ電流が発生するという問題点があった。こ
のような漏れ電流を少なくすることができる半導体レー
ザダイオード(以下、第2の従来例という。)の製造方
法が、例えば、特許第2828628号に開示されてい
る。特許第2828628号に開示された製造方法は、
図27(a)に示すように、n−InPからなる基板1
上にn−InPからなるn側クラッド層2、活性層3、
p−InPからなるp側クラッド層4を順次形成し、さ
らにp−InPからなるp側クラッド層4上に窒化膜2
11及び酸化膜212を形成する。
【0004】次に、図27(b)に示すように、形成す
べきメサ部上に感光膜パターン213を形成して、その
感光膜パターン213をマスクとして窒化膜211及び
酸化膜212とを、フッ酸を用いたウェットエッチング
をすることにより、窒化膜パターン211a及び酸化膜
パターン212aを形成する。尚、このウェットエッチ
ングの工程において、窒化膜に比べて酸化膜の方がエッ
チングレートが大きいため、図27(b)に示すよう
に、窒化膜パターン211aに比べて酸化膜パターン2
12aの方が小さくなる。そして、図27(c)に示す
ように、感光膜パターン213を除去して、図27
(d)に示すように、窒化膜パターン211a及び酸化
膜パターン212aをマスクとしてメサエッチングをす
ることによりメサ部を形成する。このとき、窒化膜パタ
ーン211aの両側においてアンダーエッチングが発生
するため、図27(a)に示すようにメサ部の幅に比較
して窒化物パターン211aの幅が広くなり、第1の従
来例の場合と同様にひさし部が形成される。
べきメサ部上に感光膜パターン213を形成して、その
感光膜パターン213をマスクとして窒化膜211及び
酸化膜212とを、フッ酸を用いたウェットエッチング
をすることにより、窒化膜パターン211a及び酸化膜
パターン212aを形成する。尚、このウェットエッチ
ングの工程において、窒化膜に比べて酸化膜の方がエッ
チングレートが大きいため、図27(b)に示すよう
に、窒化膜パターン211aに比べて酸化膜パターン2
12aの方が小さくなる。そして、図27(c)に示す
ように、感光膜パターン213を除去して、図27
(d)に示すように、窒化膜パターン211a及び酸化
膜パターン212aをマスクとしてメサエッチングをす
ることによりメサ部を形成する。このとき、窒化膜パタ
ーン211aの両側においてアンダーエッチングが発生
するため、図27(a)に示すようにメサ部の幅に比較
して窒化物パターン211aの幅が広くなり、第1の従
来例の場合と同様にひさし部が形成される。
【0005】次に、図28(a)に示すように、酸化膜
パターン212aに比較して窒化膜パターン211aの
方がドライエッチングに対するエッチングレートが大き
いことを利用して、窒化膜パターン211aのひさしの
部分をドライエッチングにより除去する。そして、図2
8(b)に示すように、メサ部の両側にp−InP層2
14及びn−InP層215を成長させ、そして、図2
8(c)に示すように、酸化膜パターン212a及び窒
化膜パターン211aを除去してp接触層216及びコ
ンタクト層217を形成する。このように作製された第
2の従来例の半導体レーザダイオードは、第1の従来例
の半導体レーザダイオードに比較して、漏れ電流を少な
くできる。
パターン212aに比較して窒化膜パターン211aの
方がドライエッチングに対するエッチングレートが大き
いことを利用して、窒化膜パターン211aのひさしの
部分をドライエッチングにより除去する。そして、図2
8(b)に示すように、メサ部の両側にp−InP層2
14及びn−InP層215を成長させ、そして、図2
8(c)に示すように、酸化膜パターン212a及び窒
化膜パターン211aを除去してp接触層216及びコ
ンタクト層217を形成する。このように作製された第
2の従来例の半導体レーザダイオードは、第1の従来例
の半導体レーザダイオードに比較して、漏れ電流を少な
くできる。
【0006】
【発明が解決しようとする課題】しかしながら、第1の
従来例の半導体レーザダイオードは、上述したように漏
れ電流を小さくすることができないという問題点があっ
た。また、窒化膜パターンのひさしの部分をドライエッ
チングするときに、メサ部の側面に活性層が露出されて
いるので、活性層3の信頼性が劣化するおそれがあると
いう問題点があった。
従来例の半導体レーザダイオードは、上述したように漏
れ電流を小さくすることができないという問題点があっ
た。また、窒化膜パターンのひさしの部分をドライエッ
チングするときに、メサ部の側面に活性層が露出されて
いるので、活性層3の信頼性が劣化するおそれがあると
いう問題点があった。
【0007】そこで、本発明の目的は、漏れ電流を小さ
くでき、かつ信頼性の高い半導体レーザダイオードとそ
の製造方法を提供することにある。
くでき、かつ信頼性の高い半導体レーザダイオードとそ
の製造方法を提供することにある。
【0008】
【課題を解決するための手段】以上の目的を達成するた
めに、本発明に係る第1の半導体レーザダイオードは、
半導体基板上に、長手方向が共振方向と一致するように
所定の幅に形成されたメサ部と、該メサ部の両側に選択
成長された電流ブロック層とを備えた半導体レーザダイ
オードにおいて、上記電流ブロック層は、それぞれ上記
メサ部の両側に成長されてなる第1埋込層と第2埋込層
からなり、上記第2埋込層は上記第1埋込層の上面を全
て覆うように成長されていることを特徴とする。このよ
うに構成すると、漏れ電流路の形成を防止することがで
きる。
めに、本発明に係る第1の半導体レーザダイオードは、
半導体基板上に、長手方向が共振方向と一致するように
所定の幅に形成されたメサ部と、該メサ部の両側に選択
成長された電流ブロック層とを備えた半導体レーザダイ
オードにおいて、上記電流ブロック層は、それぞれ上記
メサ部の両側に成長されてなる第1埋込層と第2埋込層
からなり、上記第2埋込層は上記第1埋込層の上面を全
て覆うように成長されていることを特徴とする。このよ
うに構成すると、漏れ電流路の形成を防止することがで
きる。
【0009】また、本発明に係る第1の半導体レーザダ
イオードにおいて、上記メサ部上面の幅は略1μmであ
る場合、上記第2埋込層は上記メサ部から1μmだけ横
方向に離れた位置において、0.3μm以上の厚さを有
することが好ましい。このようにすると、より効果的に
漏れ電流を阻止することができる。
イオードにおいて、上記メサ部上面の幅は略1μmであ
る場合、上記第2埋込層は上記メサ部から1μmだけ横
方向に離れた位置において、0.3μm以上の厚さを有
することが好ましい。このようにすると、より効果的に
漏れ電流を阻止することができる。
【0010】また、本発明に係る第1の半導体レーザダ
イオードの製造方法は、半導体基板上に、長手方向が共
振方向と一致するように所定の幅に形成されたメサ部
と、該メサ部の両側に選択成長された電流ブロック層と
を備えた半導体レーザダイオードの製造方法において、
上記半導体基板上に複数の半導体層を形成した後、Si
O2からなりかつ上記半導体層に接して形成された第1
のマスクと、SiNからなり上記第1のマスクとは異な
る幅を有する第2のマスクとからなる2段マスクを形成
するマスク形成工程と、上記2段マスクをエッチングマ
スクとして、上記メサ部を形成するメサエッチング工程
と、上記メサエッチング工程後に、上記2段マスクの幅
が上記第1のマスクと上記第2のマスクのうちの狭い方
の幅と等しくなるようにエッチングすることにより選択
成長マスクを形成するマスクエッチング工程と、上記選
択成長マスクを用いて上記電流ブロック層を選択成長さ
せる選択成長工程とを含むことを特徴とする。これによ
って、メサエッチングと選択成長とをそれぞれ最適なマ
スクを用いて行うことができる。
イオードの製造方法は、半導体基板上に、長手方向が共
振方向と一致するように所定の幅に形成されたメサ部
と、該メサ部の両側に選択成長された電流ブロック層と
を備えた半導体レーザダイオードの製造方法において、
上記半導体基板上に複数の半導体層を形成した後、Si
O2からなりかつ上記半導体層に接して形成された第1
のマスクと、SiNからなり上記第1のマスクとは異な
る幅を有する第2のマスクとからなる2段マスクを形成
するマスク形成工程と、上記2段マスクをエッチングマ
スクとして、上記メサ部を形成するメサエッチング工程
と、上記メサエッチング工程後に、上記2段マスクの幅
が上記第1のマスクと上記第2のマスクのうちの狭い方
の幅と等しくなるようにエッチングすることにより選択
成長マスクを形成するマスクエッチング工程と、上記選
択成長マスクを用いて上記電流ブロック層を選択成長さ
せる選択成長工程とを含むことを特徴とする。これによ
って、メサエッチングと選択成長とをそれぞれ最適なマ
スクを用いて行うことができる。
【0011】また、本発明に係る第1の半導体レーザダ
イオードの製造方法では、上記第1のマスクの幅を上記
第2のマスクの幅より広くしてもよい。
イオードの製造方法では、上記第1のマスクの幅を上記
第2のマスクの幅より広くしてもよい。
【0012】また、本発明に係る第1の半導体レーザダ
イオードの製造方法では、上記第1のマスクの幅を上記
第2のマスクの幅より狭くしてもよい。
イオードの製造方法では、上記第1のマスクの幅を上記
第2のマスクの幅より狭くしてもよい。
【0013】また、本発明に係る第2の半導体レーザダ
イオードの製造方法は、半導体基板上に、長手方向が共
振方向と一致するように所定の幅に形成されたメサ部
と、該メサ部の両側に選択成長された電流ブロック層と
を備えた半導体レーザダイオードの製造方法において、
上記半導体基板上に複数の半導体層を形成した後、Si
Nからなりかつ上記半導体層に接して形成された第1の
マスクと、SiO2からなり上記第1のマスクより狭い
幅を有する第2のマスクとからなる2段マスクを形成す
るマスク形成工程と、上記2段マスクをエッチングマス
クとして、上記2段マスクの両側に位置する上記複数の
半導体層をエッチングすることにより上記メサ部を形成
するメサエッチング工程と、上記メサエッチング工程後
に、上記2段マスクにおいて上記第1のマスクを上記第
2のマスクの幅と等しくなるようにエッチングすること
により選択成長マスクを形成するマスクエッチング工程
と、上記選択成長マスクを用いて上記電流ブロック層を
選択成長させる選択成長工程とを含むことを特徴とす
る。これによって、メサエッチングと選択成長とをそれ
ぞれ最適なマスクを用いて行うことができる。
イオードの製造方法は、半導体基板上に、長手方向が共
振方向と一致するように所定の幅に形成されたメサ部
と、該メサ部の両側に選択成長された電流ブロック層と
を備えた半導体レーザダイオードの製造方法において、
上記半導体基板上に複数の半導体層を形成した後、Si
Nからなりかつ上記半導体層に接して形成された第1の
マスクと、SiO2からなり上記第1のマスクより狭い
幅を有する第2のマスクとからなる2段マスクを形成す
るマスク形成工程と、上記2段マスクをエッチングマス
クとして、上記2段マスクの両側に位置する上記複数の
半導体層をエッチングすることにより上記メサ部を形成
するメサエッチング工程と、上記メサエッチング工程後
に、上記2段マスクにおいて上記第1のマスクを上記第
2のマスクの幅と等しくなるようにエッチングすること
により選択成長マスクを形成するマスクエッチング工程
と、上記選択成長マスクを用いて上記電流ブロック層を
選択成長させる選択成長工程とを含むことを特徴とす
る。これによって、メサエッチングと選択成長とをそれ
ぞれ最適なマスクを用いて行うことができる。
【0014】また、本発明に係る第3の半導体レーザダ
イオードの製造方法は、半導体基板上に、長手方向が共
振方向と一致するように所定の幅に形成されたメサ部
と、該メサ部の両側に選択成長された電流ブロック層と
を備えた半導体レーザダイオードの製造方法において、
上記半導体基板上に複数の半導体層を形成した後、該半
導体層上に、厚肉部と該厚肉部の両側に位置する薄肉部
とを有するメサエッチングマスクを形成するメサエッチ
ングマスク形成工程と、上記メサエッチングマスクを用
いて、該メサエッチングマスクの両側に位置する上記複
数の半導体層をエッチングすることにより上記メサ部を
形成するメサエッチング工程と、上記メサエッチング工
程後に、上記メサエッチングマスクのうち上記薄肉部を
エッチングにより除去することにより、上記厚肉部から
なる選択成長マスクを形成するマスクエッチング工程
と、上記選択成長マスクを用いて上記電流ブロック層を
選択成長させる選択成長工程とを含むことを特徴とす
る。
イオードの製造方法は、半導体基板上に、長手方向が共
振方向と一致するように所定の幅に形成されたメサ部
と、該メサ部の両側に選択成長された電流ブロック層と
を備えた半導体レーザダイオードの製造方法において、
上記半導体基板上に複数の半導体層を形成した後、該半
導体層上に、厚肉部と該厚肉部の両側に位置する薄肉部
とを有するメサエッチングマスクを形成するメサエッチ
ングマスク形成工程と、上記メサエッチングマスクを用
いて、該メサエッチングマスクの両側に位置する上記複
数の半導体層をエッチングすることにより上記メサ部を
形成するメサエッチング工程と、上記メサエッチング工
程後に、上記メサエッチングマスクのうち上記薄肉部を
エッチングにより除去することにより、上記厚肉部から
なる選択成長マスクを形成するマスクエッチング工程
と、上記選択成長マスクを用いて上記電流ブロック層を
選択成長させる選択成長工程とを含むことを特徴とす
る。
【0015】また、本発明に係る第3の半導体レーザダ
イオードの製造方法では、上記メサエッチングマスク
は、SiO2又はSiNからなる第1マスクと、該第1
マスクと同一の材料からなり上記第1マスクより狭い幅
の第2マスクとを積層することにより形成することがで
きる。
イオードの製造方法では、上記メサエッチングマスク
は、SiO2又はSiNからなる第1マスクと、該第1
マスクと同一の材料からなり上記第1マスクより狭い幅
の第2マスクとを積層することにより形成することがで
きる。
【0016】また、本発明に係る第3の半導体レーザダ
イオードの製造方法では、上記メサエッチングマスク
は、SiO2又はSiNからなる第1マスク上に、該第
1マスクと同一の材料からなり上記第1マスクより広い
幅の第2マスクを上記第1マスクを覆うように形成する
ようにして構成してもよい。
イオードの製造方法では、上記メサエッチングマスク
は、SiO2又はSiNからなる第1マスク上に、該第
1マスクと同一の材料からなり上記第1マスクより広い
幅の第2マスクを上記第1マスクを覆うように形成する
ようにして構成してもよい。
【0017】また、本発明に係る第3の半導体レーザダ
イオードの製造方法では、上記第1マスクと第2マスク
との間に、該第1マスクと異なる材料からなる第3マス
クを形成することが好ましい。
イオードの製造方法では、上記第1マスクと第2マスク
との間に、該第1マスクと異なる材料からなる第3マス
クを形成することが好ましい。
【0018】さらに、本発明に係る第4の半導体レーザ
ダイオードの製造方法は、半導体基板上に、長手方向が
共振方向と一致するように所定の幅に形成されたメサ部
と、該メサ部の両側に選択成長された電流ブロック層と
を備えた半導体レーザダイオードの製造方法において、
上記メサ部と接するように形成された第1マスク上の少
なくとも一部に上記第1マスクとは熱膨張係数の異なる
異種材料からなる異種材料部を形成することにより上記
第1マスクと上記異種材料部からなる選択成長マスクを
作製することを含むことを特徴とする。これによって、
選択成長時にメサ部近傍の選択成長を促進するように選
択成長マスクを変形させたり、又はメサ部近傍の選択成
長を阻害するように選択成長マスクが変形することを防
止できる。ここで、本明細書において、異種材料とは組
成が異なるものだけではなく、同じ組成のものでも結晶
構造又は内部歪量の異なるものも含むものとする。
ダイオードの製造方法は、半導体基板上に、長手方向が
共振方向と一致するように所定の幅に形成されたメサ部
と、該メサ部の両側に選択成長された電流ブロック層と
を備えた半導体レーザダイオードの製造方法において、
上記メサ部と接するように形成された第1マスク上の少
なくとも一部に上記第1マスクとは熱膨張係数の異なる
異種材料からなる異種材料部を形成することにより上記
第1マスクと上記異種材料部からなる選択成長マスクを
作製することを含むことを特徴とする。これによって、
選択成長時にメサ部近傍の選択成長を促進するように選
択成長マスクを変形させたり、又はメサ部近傍の選択成
長を阻害するように選択成長マスクが変形することを防
止できる。ここで、本明細書において、異種材料とは組
成が異なるものだけではなく、同じ組成のものでも結晶
構造又は内部歪量の異なるものも含むものとする。
【0019】また、本発明に係る第4の半導体レーザダ
イオードの製造方法では、上記異種材料を上記第1のマ
スクの材料に比較して熱膨張係数の小さい材料としかつ
上記異種材料部を上記第1マスク上のほぼ全面に形成す
るようにすることが好ましい。このようにすると、選択
成長時の高温状態において、基板と選択成長マスクとの
間の空間を広げるように選択成長マスクを湾曲させるこ
とができるので、選択成長させる部分に原料ガスを十分
回り込ませるようにできる。
イオードの製造方法では、上記異種材料を上記第1のマ
スクの材料に比較して熱膨張係数の小さい材料としかつ
上記異種材料部を上記第1マスク上のほぼ全面に形成す
るようにすることが好ましい。このようにすると、選択
成長時の高温状態において、基板と選択成長マスクとの
間の空間を広げるように選択成長マスクを湾曲させるこ
とができるので、選択成長させる部分に原料ガスを十分
回り込ませるようにできる。
【0020】また、本発明に係る第4の半導体レーザダ
イオードの製造方法では、上記異種材料部として、互い
に平行でかつ上記共振方向に直交する複数のストリップ
形状部分を形成するようにしてもよい。このようにする
と、選択成長時にメサ部近傍の選択成長を阻害するよう
に選択成長マスクが変形するのを防止できる。
イオードの製造方法では、上記異種材料部として、互い
に平行でかつ上記共振方向に直交する複数のストリップ
形状部分を形成するようにしてもよい。このようにする
と、選択成長時にメサ部近傍の選択成長を阻害するよう
に選択成長マスクが変形するのを防止できる。
【0021】本発明に係る第5の半導体レーザダイオー
ドの製造方法は、半導体基板上に、長手方向が共振方向
と一致するように所定の幅に形成されたメサ部と、該メ
サ部の両側に選択成長された電流ブロック層とを備えた
半導体レーザダイオードの製造方法において、上記メサ
部と接するように形成されかつ格子状に厚さの厚い部分
が形成されてなる選択成長マスクを作製することを含む
ことを特徴とする。このようにすると、選択成長時にメ
サ部近傍の選択成長を阻害するように選択成長マスクが
変形するのを防止できる。
ドの製造方法は、半導体基板上に、長手方向が共振方向
と一致するように所定の幅に形成されたメサ部と、該メ
サ部の両側に選択成長された電流ブロック層とを備えた
半導体レーザダイオードの製造方法において、上記メサ
部と接するように形成されかつ格子状に厚さの厚い部分
が形成されてなる選択成長マスクを作製することを含む
ことを特徴とする。このようにすると、選択成長時にメ
サ部近傍の選択成長を阻害するように選択成長マスクが
変形するのを防止できる。
【0022】本発明に係る第6の半導体レーザダイオー
ドの製造方法は、半導体基板上に、長手方向が共振方向
と一致するように所定の幅に形成されたメサ部と、該メ
サ部の両側に選択成長マスクを用いて選択成長された電
流ブロック層とを備えた半導体レーザダイオードの製造
方法において、上記選択成長マスクを用いて上記メサ部
の両側に第1埋込層を形成することと、上記第1埋込層
を形成した後に上記選択成長マスクを除去することと、
上記選択成長マスクを除去した後に上記メサ部上及び該
メサ部の両側の上記第1埋込層上に、表面が実質的に平
坦になる厚さまで第2半導体層を成長させることと、上
記第2半導体層の表面から一様に上記メサ部の表面が露
出するまでエッチングすることにより、上記メサ部の両
側の上記第1埋込層上に第2埋込層を形成することとを
含み、上記第1と第2埋込層からなる上記電流ブロック
層を形成することを特徴とする。このようにすると、第
2埋込層を比較的厚く形成することができる。
ドの製造方法は、半導体基板上に、長手方向が共振方向
と一致するように所定の幅に形成されたメサ部と、該メ
サ部の両側に選択成長マスクを用いて選択成長された電
流ブロック層とを備えた半導体レーザダイオードの製造
方法において、上記選択成長マスクを用いて上記メサ部
の両側に第1埋込層を形成することと、上記第1埋込層
を形成した後に上記選択成長マスクを除去することと、
上記選択成長マスクを除去した後に上記メサ部上及び該
メサ部の両側の上記第1埋込層上に、表面が実質的に平
坦になる厚さまで第2半導体層を成長させることと、上
記第2半導体層の表面から一様に上記メサ部の表面が露
出するまでエッチングすることにより、上記メサ部の両
側の上記第1埋込層上に第2埋込層を形成することとを
含み、上記第1と第2埋込層からなる上記電流ブロック
層を形成することを特徴とする。このようにすると、第
2埋込層を比較的厚く形成することができる。
【0023】本発明に係る第6の半導体レーザダイオー
ドの製造方法においてさらに、上記第1埋込層を形成す
る前に、上記メサ部上にエッチングストッパー層を形成
することを含むことが好ましい。
ドの製造方法においてさらに、上記第1埋込層を形成す
る前に、上記メサ部上にエッチングストッパー層を形成
することを含むことが好ましい。
【0024】本発明に係る第6の半導体レーザダイオー
ドの製造方法においてさらに、上記第1埋込層を形成す
る前に、上記メサ部上にエッチング促進層を形成するこ
とを含んでいてもよい。
ドの製造方法においてさらに、上記第1埋込層を形成す
る前に、上記メサ部上にエッチング促進層を形成するこ
とを含んでいてもよい。
【0025】
【発明の実施の形態】以下、図面を参照して本発明に係
る実施の形態について説明する。 実施の形態1.本発明に係る実施の形態1の半導体レー
ザダイオードは、図1に示す、SiO 2からなり半導体
層に接して形成された第1のマスク(酸化物マスク)1
2と、第1のマスクの上に形成されたSiNからなり、
第1のマスク12より幅の狭い第2のマスク11とから
なる2重マスクを用いてメサ部5を形成した後、上記2
段マスクの幅が第2のマスク(窒化物マスク)11の幅
と等しくなるようにエッチングすることにより選択成長
マスクを形成し、その選択成長マスクを用いて第1埋込
層14及び第2埋込層15を成長させることにより、第
1埋込層14及び第2埋込層15とからなる電流ブロッ
ク層7を形成することにより作製されたことを特徴とす
る。
る実施の形態について説明する。 実施の形態1.本発明に係る実施の形態1の半導体レー
ザダイオードは、図1に示す、SiO 2からなり半導体
層に接して形成された第1のマスク(酸化物マスク)1
2と、第1のマスクの上に形成されたSiNからなり、
第1のマスク12より幅の狭い第2のマスク11とから
なる2重マスクを用いてメサ部5を形成した後、上記2
段マスクの幅が第2のマスク(窒化物マスク)11の幅
と等しくなるようにエッチングすることにより選択成長
マスクを形成し、その選択成長マスクを用いて第1埋込
層14及び第2埋込層15を成長させることにより、第
1埋込層14及び第2埋込層15とからなる電流ブロッ
ク層7を形成することにより作製されたことを特徴とす
る。
【0026】ここで、実施の形態1において、例えば上
面の幅が略1μm幅のメサ部5を形成する場合、例え
ば、酸化物マスク12の幅W1は5〜7μmに設定し、
窒化物マスク11の幅W2は3〜4μmに設定する。以
上のように2重構造マスクを用いて作製された実施の形
態1の半導体レーザダイオードにおいて、メサ部5の両
側に形成された第1埋込層14と第2埋込層15とから
なる電流ブロック層7は、図2に示すように、第2埋込
層15を第1埋込層14の上面を全て覆うように形成す
ることができる。従って、本実施の形態1の半導体レー
ザダイオードは、漏れ電流路が形成されないようにで
き、漏れ電流を少なくできる。
面の幅が略1μm幅のメサ部5を形成する場合、例え
ば、酸化物マスク12の幅W1は5〜7μmに設定し、
窒化物マスク11の幅W2は3〜4μmに設定する。以
上のように2重構造マスクを用いて作製された実施の形
態1の半導体レーザダイオードにおいて、メサ部5の両
側に形成された第1埋込層14と第2埋込層15とから
なる電流ブロック層7は、図2に示すように、第2埋込
層15を第1埋込層14の上面を全て覆うように形成す
ることができる。従って、本実施の形態1の半導体レー
ザダイオードは、漏れ電流路が形成されないようにで
き、漏れ電流を少なくできる。
【0027】以下、本発明に係る実施の形態1の半導体
レーザダイオードの製造方法について詳細に説明する。
本実施の形態1の半導体レーザダイオードの製造方法で
は、まず、図3(a)に示すように、n−InPからな
る基板1上に、n−InPからなるn側クラッド層2、
活性層3、p−InPからなるp側クラッド層4を順次
形成する。次に、p側クラッド層4上にSiO2からな
る酸化膜を形成した後、図3(b)に示すように、形成
すべきメサ部上の酸化膜を残してエッチングすることに
より酸化シリコンからなる酸化物マスク12を形成す
る。
レーザダイオードの製造方法について詳細に説明する。
本実施の形態1の半導体レーザダイオードの製造方法で
は、まず、図3(a)に示すように、n−InPからな
る基板1上に、n−InPからなるn側クラッド層2、
活性層3、p−InPからなるp側クラッド層4を順次
形成する。次に、p側クラッド層4上にSiO2からな
る酸化膜を形成した後、図3(b)に示すように、形成
すべきメサ部上の酸化膜を残してエッチングすることに
より酸化シリコンからなる酸化物マスク12を形成す
る。
【0028】ここで、酸化物マスク12は所望の幅のメ
サ部5を形成することができるよう、メサ部5の幅より
広く形成する。例えば、上面の幅が1μmのメサ部を形
成する場合は、例えば、5〜7μmの所定の幅に形成す
る。次に、酸化膜マスク12上にSiNからなる窒化膜
を形成して、図3(c)に示すように、形成すべきメサ
部の上に位置するように酸化物マスク12より幅の狭い
窒化膜マスク11を形成する。
サ部5を形成することができるよう、メサ部5の幅より
広く形成する。例えば、上面の幅が1μmのメサ部を形
成する場合は、例えば、5〜7μmの所定の幅に形成す
る。次に、酸化膜マスク12上にSiNからなる窒化膜
を形成して、図3(c)に示すように、形成すべきメサ
部の上に位置するように酸化物マスク12より幅の狭い
窒化膜マスク11を形成する。
【0029】尚、窒化物マスク11は、半絶縁性InP
(FeドープInP等)あるいはp−InPからなる第
1埋込層14とn−InP層からなる第2埋込層15を
成長させるときの原料ガスの流れを阻害しない幅に設定
される。例えば、上面の幅が1μm程度の幅のメサ部5
を形成する場合、窒化物マスク11の幅は、3〜4μm
に設定される。
(FeドープInP等)あるいはp−InPからなる第
1埋込層14とn−InP層からなる第2埋込層15を
成長させるときの原料ガスの流れを阻害しない幅に設定
される。例えば、上面の幅が1μm程度の幅のメサ部5
を形成する場合、窒化物マスク11の幅は、3〜4μm
に設定される。
【0030】次に、窒化膜マスク11及び酸化膜マスク
12からなる2段構造マスクをマスクとして、メサエッ
チングをして図4(a)に示すメサ部5を形成する。こ
れによって、酸化膜マスク12の幅に対応したメサ部が
形成される。次に、図4(b)に示すように、フッ酸等
を用いたウェットエッチングにより、酸化物マスク12
のうち窒化物マスク11の外側に張り出したひさし部1
2bを選択的にエッチングして除去する。その後、ひさ
し部12bが除去された酸化物マスク12aと窒化物マ
スク11とが積層されてなる絶縁膜マスクを選択成長マ
スクとして半絶縁性InP(FeドープInP等)ある
いはp−InPからなる第1埋込層14と第2埋込層1
5をメサ部の両側に成長させる。
12からなる2段構造マスクをマスクとして、メサエッ
チングをして図4(a)に示すメサ部5を形成する。こ
れによって、酸化膜マスク12の幅に対応したメサ部が
形成される。次に、図4(b)に示すように、フッ酸等
を用いたウェットエッチングにより、酸化物マスク12
のうち窒化物マスク11の外側に張り出したひさし部1
2bを選択的にエッチングして除去する。その後、ひさ
し部12bが除去された酸化物マスク12aと窒化物マ
スク11とが積層されてなる絶縁膜マスクを選択成長マ
スクとして半絶縁性InP(FeドープInP等)ある
いはp−InPからなる第1埋込層14と第2埋込層1
5をメサ部の両側に成長させる。
【0031】そして、メサ部上の酸化物マスク12a及
び窒化物マスク11をフッ酸等によりウェットエッチン
グにより除去した後、図2に示すように、p−InP層
16及びコンタクト層17を形成する。最後に、p側電
極(図示せず)及びn側電極(図示せず)を形成して実
施の形態1の半導体レーザダイオードが作製される。
び窒化物マスク11をフッ酸等によりウェットエッチン
グにより除去した後、図2に示すように、p−InP層
16及びコンタクト層17を形成する。最後に、p側電
極(図示せず)及びn側電極(図示せず)を形成して実
施の形態1の半導体レーザダイオードが作製される。
【0032】以上のようにして作製された実施の形態1
の半導体レーザダイオードは、窒化物マスク11と、窒
化物マスク11の下に形成され窒化物マスク11の外側
に張り出したひさし部12aを有する酸化物マスク12
の2段構造の絶縁膜マスクを用いてメサエッチングを
し、その後に酸化物マスク12を選択エッチングするこ
とによりひさし部12aを除去した後、第1埋込層14
及び第2埋込層15を成長させている。このようにし
て、実施の形態1の半導体レーザでは、第2埋込層15
のメサ部付近における成長を阻害するひさし部12aを
除去しているので、第2埋込層15をメサ部の近傍まで
成長させることができ、漏れ電流路を実質的に無くすこ
とができる。
の半導体レーザダイオードは、窒化物マスク11と、窒
化物マスク11の下に形成され窒化物マスク11の外側
に張り出したひさし部12aを有する酸化物マスク12
の2段構造の絶縁膜マスクを用いてメサエッチングを
し、その後に酸化物マスク12を選択エッチングするこ
とによりひさし部12aを除去した後、第1埋込層14
及び第2埋込層15を成長させている。このようにし
て、実施の形態1の半導体レーザでは、第2埋込層15
のメサ部付近における成長を阻害するひさし部12aを
除去しているので、第2埋込層15をメサ部の近傍まで
成長させることができ、漏れ電流路を実質的に無くすこ
とができる。
【0033】また、本実施の形態1では、窒化物マスク
11及び酸化物マスク12の2種類の絶縁膜マスクを別
々にパターンニングしているので、各絶縁膜マスクを精
度よく形成することができ、その結果、メサ部を精度よ
く形成することができる。また、本実施の形態1では、
窒化物マスク11及び酸化物マスク12をそれぞれドラ
イエッチングを用いて形成することが好ましく、このよ
うにするとさらに、各絶縁膜マスクを精度よく形成する
ことができ、メサ部を精度よく形成することができる。
さらに、メサ部を形成した後、ウェットエッチングを用
いて酸化物マスク12を除去しているので、ドライエッ
チングを用いた場合のようなメサ部の活性層3の側面に
ダメージを与えることなく、素子の信頼性を向上させる
ことができる。しかしながら、本発明では酸化物マスク
12の除去はウェットエッチングに限定されるものでは
ない。
11及び酸化物マスク12の2種類の絶縁膜マスクを別
々にパターンニングしているので、各絶縁膜マスクを精
度よく形成することができ、その結果、メサ部を精度よ
く形成することができる。また、本実施の形態1では、
窒化物マスク11及び酸化物マスク12をそれぞれドラ
イエッチングを用いて形成することが好ましく、このよ
うにするとさらに、各絶縁膜マスクを精度よく形成する
ことができ、メサ部を精度よく形成することができる。
さらに、メサ部を形成した後、ウェットエッチングを用
いて酸化物マスク12を除去しているので、ドライエッ
チングを用いた場合のようなメサ部の活性層3の側面に
ダメージを与えることなく、素子の信頼性を向上させる
ことができる。しかしながら、本発明では酸化物マスク
12の除去はウェットエッチングに限定されるものでは
ない。
【0034】またさらに、本実施の形態1では、半導体
層上面(メサ部の上面)に接するように酸化物マスク1
2を形成しているので、メサ部5を精度よくメサエッチ
ングにより形成することができる。すなわち、本発明
は、実施の形態3で説明するように、SiNからなる窒
化物マスクを半導体層に接するように形成してもよい
が、その場合、窒化物マスクと半導体層の密着力が強い
ために、メサ部における幅の最も狭い部分がメサ部の上
面と一致せず、メサ部の途中に最も幅の狭い、いわゆる
ネックが形成される。しかしながら、本実施の形態1で
は、酸化物マスクを半導体層に接するようにしてマスク
を形成しているので、かかる弊害を無くすことができ
る。
層上面(メサ部の上面)に接するように酸化物マスク1
2を形成しているので、メサ部5を精度よくメサエッチ
ングにより形成することができる。すなわち、本発明
は、実施の形態3で説明するように、SiNからなる窒
化物マスクを半導体層に接するように形成してもよい
が、その場合、窒化物マスクと半導体層の密着力が強い
ために、メサ部における幅の最も狭い部分がメサ部の上
面と一致せず、メサ部の途中に最も幅の狭い、いわゆる
ネックが形成される。しかしながら、本実施の形態1で
は、酸化物マスクを半導体層に接するようにしてマスク
を形成しているので、かかる弊害を無くすことができ
る。
【0035】実施の形態2.図5及び図6は、本発明に
係る実施の形態2の半導体レーザダイオードの製造方法
における各工程を説明するための模式的な断面図であ
る。本実施の形態3の半導体レーザダイオードの製造方
法では、まず、図5(a)に示すように、実施の形態1
と同様、n−InPからなる基板1上に、n−InPか
らなるn側クラッド層2、活性層3、p−InPからな
るp側クラッド層4を順次形成する。次に、図5(b)
に示すように、p側クラッド層4上に酸化シリコンから
なる酸化膜マスク12dを形成すべきメサ部上に形成す
る。次に、図5(c)に示すように、酸化物マスク12
dを覆うようにSiNからなる窒化膜マスク11fを形
成する。ここで、酸化物マスク12dは、半絶縁性In
P(FeドープInP等)あるいはp−InPからなる
第1埋込層14とn−InP層からなる第2埋込層15
を成長させるときの原料ガスの流れを阻害しない幅に設
定される。また、幅の広い窒化物マスク11fの幅は、
所望の形状のメサ部が形成されるように設定され、例え
ば、メサ部の上面の幅を1μm程度とするためには、窒
化物マスク11fの幅を5〜7μm程度に設定する。
係る実施の形態2の半導体レーザダイオードの製造方法
における各工程を説明するための模式的な断面図であ
る。本実施の形態3の半導体レーザダイオードの製造方
法では、まず、図5(a)に示すように、実施の形態1
と同様、n−InPからなる基板1上に、n−InPか
らなるn側クラッド層2、活性層3、p−InPからな
るp側クラッド層4を順次形成する。次に、図5(b)
に示すように、p側クラッド層4上に酸化シリコンから
なる酸化膜マスク12dを形成すべきメサ部上に形成す
る。次に、図5(c)に示すように、酸化物マスク12
dを覆うようにSiNからなる窒化膜マスク11fを形
成する。ここで、酸化物マスク12dは、半絶縁性In
P(FeドープInP等)あるいはp−InPからなる
第1埋込層14とn−InP層からなる第2埋込層15
を成長させるときの原料ガスの流れを阻害しない幅に設
定される。また、幅の広い窒化物マスク11fの幅は、
所望の形状のメサ部が形成されるように設定され、例え
ば、メサ部の上面の幅を1μm程度とするためには、窒
化物マスク11fの幅を5〜7μm程度に設定する。
【0036】次に、酸化膜マスク12d及び酸化膜マス
ク12dを覆うように形成された窒化膜マスク11fと
からなる2段マスクを用いて、メサエッチングをして図
6(a)に示すメサ部を形成する。次に、CF4プラズ
マエッチング等のドライエッチングにより、図6(b)
に示すように、窒化物マスク11fを選択的にエッチン
グして除去する。その後、図6(c)に示すように、酸
化物マスク12dを選択成長マスクとして半絶縁性In
P(FeドープInP等)あるいはp−InPからなる
第1埋込層14とn−InPからなる第2埋込層15を
メサ部の両側に成長させる。以後、実施の形態1と同様
にして実施の形態2の半導体レーザダイオードが作製さ
れる。
ク12dを覆うように形成された窒化膜マスク11fと
からなる2段マスクを用いて、メサエッチングをして図
6(a)に示すメサ部を形成する。次に、CF4プラズ
マエッチング等のドライエッチングにより、図6(b)
に示すように、窒化物マスク11fを選択的にエッチン
グして除去する。その後、図6(c)に示すように、酸
化物マスク12dを選択成長マスクとして半絶縁性In
P(FeドープInP等)あるいはp−InPからなる
第1埋込層14とn−InPからなる第2埋込層15を
メサ部の両側に成長させる。以後、実施の形態1と同様
にして実施の形態2の半導体レーザダイオードが作製さ
れる。
【0037】以上のようにして作製された実施の形態2
の半導体レーザダイオードは、酸化物マスク12dとそ
の酸化物マスク12dを覆うように形成され酸化物マス
ク12dの外側に張り出したひさし部11eを有する窒
化物マスク11fの2段構造マスクを用いてメサエッチ
ングをし、その後に窒化物マスク11fを選択エッチン
グすることにより除去した後、酸化物マスク12dを選
択成長マスクとして、第1埋込層14及び第2埋込層1
5を成長させている。このようにして、第2埋込層15
のメサ部付近における成長を阻害するひさし部11eを
除去しているので、第2埋込層15をメサ部の近傍まで
成長させることができ、漏れ電流路を実質的に無くすこ
とができる。
の半導体レーザダイオードは、酸化物マスク12dとそ
の酸化物マスク12dを覆うように形成され酸化物マス
ク12dの外側に張り出したひさし部11eを有する窒
化物マスク11fの2段構造マスクを用いてメサエッチ
ングをし、その後に窒化物マスク11fを選択エッチン
グすることにより除去した後、酸化物マスク12dを選
択成長マスクとして、第1埋込層14及び第2埋込層1
5を成長させている。このようにして、第2埋込層15
のメサ部付近における成長を阻害するひさし部11eを
除去しているので、第2埋込層15をメサ部の近傍まで
成長させることができ、漏れ電流路を実質的に無くすこ
とができる。
【0038】また、本実施の形態2では、窒化物マスク
11f及び酸化物マスク12dの2種類の絶縁膜マスク
を別々にパターンニングしているので、各絶縁膜マスク
を精度よく形成することができ、その結果、メサ部を精
度よく形成することができる。本実施の形態2では、窒
化物マスク11f及び酸化物マスク12dをそれぞれド
ライエッチングを用いて形成することによりメサ部の形
成精度をより向上させることができる。さらに、本実施
の形態2では、半導体層上面(メサ部の上面)に接する
ように酸化物マスク12を形成しているので、実施の形
態1と同様、メサ部5を精度よくメサエッチングにより
形成することができる。
11f及び酸化物マスク12dの2種類の絶縁膜マスク
を別々にパターンニングしているので、各絶縁膜マスク
を精度よく形成することができ、その結果、メサ部を精
度よく形成することができる。本実施の形態2では、窒
化物マスク11f及び酸化物マスク12dをそれぞれド
ライエッチングを用いて形成することによりメサ部の形
成精度をより向上させることができる。さらに、本実施
の形態2では、半導体層上面(メサ部の上面)に接する
ように酸化物マスク12を形成しているので、実施の形
態1と同様、メサ部5を精度よくメサエッチングにより
形成することができる。
【0039】実施の形態3.図7及び図8は、本発明に
係る実施の形態2の半導体レーザダイオードの製造方法
における各工程を説明するための模式的な断面図であ
る。本実施の形態3の半導体レーザダイオードの製造方
法では、まず、図7(a)に示すように、実施の形態1
〜3と同様、n−InPからなる基板1上に、n−In
Pからなるn側クラッド層2、活性層3、p−InPか
らなるp側クラッド層4を順次形成する。次に、図7
(b)に示すように、p−InPからなるp側クラッド
層4上に窒化シリコンからなる窒化物マスク11cを形
成すべきメサ部上メサ部の幅より広くなるように形成す
る。次に、図7(c)に示すように、窒化物マスク11
c上に、窒化物マスク11cの幅より狭い幅のSiO2
からなる酸化物マスク12cを、形成すべきメサ部の直
上に位置するように形成する。ここで、酸化物マスク1
2cは、半絶縁性InP(FeドープInP等)あるい
はp−InPからなる第1埋込層14とn−InP層か
らなる第2埋込層15を成長させるときの原料ガスの流
れを阻害しない幅に設定される。また、幅の広い窒化物
マスク11cの幅は、所望の形状のメサ部が形成される
ように設定され、例えば、メサ部の上面の幅を1μm程
度とするためには、窒化物マスク11cの幅を5〜7μ
m程度に設定する。
係る実施の形態2の半導体レーザダイオードの製造方法
における各工程を説明するための模式的な断面図であ
る。本実施の形態3の半導体レーザダイオードの製造方
法では、まず、図7(a)に示すように、実施の形態1
〜3と同様、n−InPからなる基板1上に、n−In
Pからなるn側クラッド層2、活性層3、p−InPか
らなるp側クラッド層4を順次形成する。次に、図7
(b)に示すように、p−InPからなるp側クラッド
層4上に窒化シリコンからなる窒化物マスク11cを形
成すべきメサ部上メサ部の幅より広くなるように形成す
る。次に、図7(c)に示すように、窒化物マスク11
c上に、窒化物マスク11cの幅より狭い幅のSiO2
からなる酸化物マスク12cを、形成すべきメサ部の直
上に位置するように形成する。ここで、酸化物マスク1
2cは、半絶縁性InP(FeドープInP等)あるい
はp−InPからなる第1埋込層14とn−InP層か
らなる第2埋込層15を成長させるときの原料ガスの流
れを阻害しない幅に設定される。また、幅の広い窒化物
マスク11cの幅は、所望の形状のメサ部が形成される
ように設定され、例えば、メサ部の上面の幅を1μm程
度とするためには、窒化物マスク11cの幅を5〜7μ
m程度に設定する。
【0040】次に、窒化物マスク11c及び窒化物マス
ク11c上に形成された酸化物マスク12cとからなる
2段マスクを用いて、メサエッチングをして図8(a)
に示すようにメサ部5を形成する。次に、CF4プラズ
マエッチング等のドライエッチングにより、図8(b)
に示すように、窒化物マスク11cのうち酸化物マスク
12cより外側に張り出したひさし部11bを選択的に
エッチングして除去する。そして、図8(c)に示すよ
うに、ひさし部11bが除去された後の窒化物マスク1
1a及び酸化物マスク12cを選択成長マスクとして半
絶縁性InP(FeドープInP等)あるいはp−In
Pからなる第1埋込層14と第2埋込層15をメサ部の
両側に成長させる。以後、実施の形態1及び2と同様に
して実施の形態3の半導体レーザダイオードが作製され
る。
ク11c上に形成された酸化物マスク12cとからなる
2段マスクを用いて、メサエッチングをして図8(a)
に示すようにメサ部5を形成する。次に、CF4プラズ
マエッチング等のドライエッチングにより、図8(b)
に示すように、窒化物マスク11cのうち酸化物マスク
12cより外側に張り出したひさし部11bを選択的に
エッチングして除去する。そして、図8(c)に示すよ
うに、ひさし部11bが除去された後の窒化物マスク1
1a及び酸化物マスク12cを選択成長マスクとして半
絶縁性InP(FeドープInP等)あるいはp−In
Pからなる第1埋込層14と第2埋込層15をメサ部の
両側に成長させる。以後、実施の形態1及び2と同様に
して実施の形態3の半導体レーザダイオードが作製され
る。
【0041】以上のようにして作製された実施の形態3
の半導体レーザダイオードは、酸化物マスク12cとそ
の酸化物マスク12cの外側に張り出したひさし部11
bを有する窒化物マスク11cの2段構造マスクを用い
てメサエッチングをし、その後に窒化物マスク11cの
ひさし部11bを選択エッチングすることにより除去し
た後、第1埋込層14及び第2埋込層15を成長させて
いる。このようにして、第2埋込層15のメサ部付近に
おける成長を阻害するひさし部11bを除去しているの
で、第2埋込層15をメサ部の近傍まで成長させること
ができ、漏れ電流路を実質的に無くすことができる。
の半導体レーザダイオードは、酸化物マスク12cとそ
の酸化物マスク12cの外側に張り出したひさし部11
bを有する窒化物マスク11cの2段構造マスクを用い
てメサエッチングをし、その後に窒化物マスク11cの
ひさし部11bを選択エッチングすることにより除去し
た後、第1埋込層14及び第2埋込層15を成長させて
いる。このようにして、第2埋込層15のメサ部付近に
おける成長を阻害するひさし部11bを除去しているの
で、第2埋込層15をメサ部の近傍まで成長させること
ができ、漏れ電流路を実質的に無くすことができる。
【0042】また、本実施の形態3では、窒化物マスク
11c及び酸化物マスク12cの2種類の絶縁膜マスク
を別々にパターンニングしているので、各絶縁膜マスク
を精度よく形成することができ、その結果、メサ部を精
度よく形成することができる。尚、本実施の形態3で
は、窒化物マスク11c及び酸化物マスク12cをいず
れもドライエッチングを用いて形成することが好まし
く、これによってより精度を向上させることができる。
11c及び酸化物マスク12cの2種類の絶縁膜マスク
を別々にパターンニングしているので、各絶縁膜マスク
を精度よく形成することができ、その結果、メサ部を精
度よく形成することができる。尚、本実施の形態3で
は、窒化物マスク11c及び酸化物マスク12cをいず
れもドライエッチングを用いて形成することが好まし
く、これによってより精度を向上させることができる。
【0043】実施の形態4.図9及び図10は、本発明
に係る実施の形態5の半導体レーザダイオードの製造方
法における各工程を説明するための模式的な断面図であ
る。本実施の形態4の半導体レーザダイオードの製造方
法では、まず、図9(a)に示すように、n−InPか
らなる基板1上に、n−InPからなるn側クラッド層
2、活性層3、p−InPからなるp側クラッド層4を
順次形成する。次に、p−InPからなるp側クラッド
層4上に、図9(b)に示すように、形成すべきメサ部
上に例えば、SiO2又はSiN等からなる絶縁膜18
を形成する。ここで、絶縁膜18は形成すべきメサ部の
幅より広くなるようにかつそのメサ部の端から左右ほぼ
均等に張り出すように形成する。
に係る実施の形態5の半導体レーザダイオードの製造方
法における各工程を説明するための模式的な断面図であ
る。本実施の形態4の半導体レーザダイオードの製造方
法では、まず、図9(a)に示すように、n−InPか
らなる基板1上に、n−InPからなるn側クラッド層
2、活性層3、p−InPからなるp側クラッド層4を
順次形成する。次に、p−InPからなるp側クラッド
層4上に、図9(b)に示すように、形成すべきメサ部
上に例えば、SiO2又はSiN等からなる絶縁膜18
を形成する。ここで、絶縁膜18は形成すべきメサ部の
幅より広くなるようにかつそのメサ部の端から左右ほぼ
均等に張り出すように形成する。
【0044】次に、例えば、絶縁膜18上の形成すべき
メサ部の直上にレジストを形成してそのレジストの両側
をエッチングにより除去することにより、図9(c)に
示すように、絶縁膜18aの断面形状が凸形状となるよ
うに加工する。すなわち、絶縁膜18aは、中央部の厚
肉部18cとその両側にほぼ均等に張り出した薄肉部1
8bとからなる。ここで、絶縁膜18aの幅は、所望の
幅のメサ部5を形成することができるよう、メサ部5の
幅より広く形成する。例えば、上面の幅が1μmのメサ
部を形成する場合は、例えば、5〜7μmの所定の幅に
設定する。また、厚肉部18cの幅は、半絶縁性InP
(FeドープInP等)あるいはp−InPからなる第
1埋込層14とn−InP層からなる第2埋込層15を
成長させるときの原料ガスの流れを阻害しない幅に設定
される。例えば、上面の幅が1μm程度の幅のメサ部5
を形成する場合、窒化物マスク11の幅は、3〜4μm
に設定される。
メサ部の直上にレジストを形成してそのレジストの両側
をエッチングにより除去することにより、図9(c)に
示すように、絶縁膜18aの断面形状が凸形状となるよ
うに加工する。すなわち、絶縁膜18aは、中央部の厚
肉部18cとその両側にほぼ均等に張り出した薄肉部1
8bとからなる。ここで、絶縁膜18aの幅は、所望の
幅のメサ部5を形成することができるよう、メサ部5の
幅より広く形成する。例えば、上面の幅が1μmのメサ
部を形成する場合は、例えば、5〜7μmの所定の幅に
設定する。また、厚肉部18cの幅は、半絶縁性InP
(FeドープInP等)あるいはp−InPからなる第
1埋込層14とn−InP層からなる第2埋込層15を
成長させるときの原料ガスの流れを阻害しない幅に設定
される。例えば、上面の幅が1μm程度の幅のメサ部5
を形成する場合、窒化物マスク11の幅は、3〜4μm
に設定される。
【0045】そして、図10(a)に示すように、断面
が凸形状である絶縁膜18aをマスクとして、メサエッ
チングを行う。そして、メサエッチングをした後、図1
0(b)に示すように、ウェットエッチング又はドライ
エッチングにより、絶縁膜マスク18aのうちの薄肉部
18bを除去して、図10(c)に示すように、薄肉部
18bが除去された後の厚肉部18cからなる絶縁膜を
選択成長マスクとして半絶縁性InP(FeドープIn
P等)あるいはp−InPからなる第1埋込層14と第
2埋込層15をメサ部の両側に成長させる。
が凸形状である絶縁膜18aをマスクとして、メサエッ
チングを行う。そして、メサエッチングをした後、図1
0(b)に示すように、ウェットエッチング又はドライ
エッチングにより、絶縁膜マスク18aのうちの薄肉部
18bを除去して、図10(c)に示すように、薄肉部
18bが除去された後の厚肉部18cからなる絶縁膜を
選択成長マスクとして半絶縁性InP(FeドープIn
P等)あるいはp−InPからなる第1埋込層14と第
2埋込層15をメサ部の両側に成長させる。
【0046】そして、メサ部上の厚肉部マスク18cを
フッ酸等によりウェットエッチングにより除去した後、
実施の形態1〜3と同様にして、p−InP層及びコン
タクト層17を形成し、最後に、p電極を形成して実施
の形態4の半導体レーザダイオードが作製される。
フッ酸等によりウェットエッチングにより除去した後、
実施の形態1〜3と同様にして、p−InP層及びコン
タクト層17を形成し、最後に、p電極を形成して実施
の形態4の半導体レーザダイオードが作製される。
【0047】以上のようにして作製された実施の形態4
の半導体レーザダイオードは、1種類の絶縁膜を用いて
半導体レーザダイオードを作製することができ、実施の
形態1,2と同様の作用効果を有する。
の半導体レーザダイオードは、1種類の絶縁膜を用いて
半導体レーザダイオードを作製することができ、実施の
形態1,2と同様の作用効果を有する。
【0048】実施の形態5.図11及び図12は、本発
明に係る実施の形態5の半導体レーザダイオードの製造
方法における各工程を説明するための模式的な断面図で
ある。本実施の形態5の半導体レーザダイオードの製造
方法では、まず、図11(a)に示すように、n−In
Pからなる基板1上に、n−InPからなるn側クラッ
ド層2、活性層3、p−InPからなるp側クラッド層
4を順次形成する。次に、p−InPからなるp側クラ
ッド層4上に、図11(b)に示すように、形成すべき
メサ部上に、SiO2又はSiN等からなる絶縁膜19
を形成する。次に、絶縁膜19を覆うように絶縁膜19
と同一の材料からなる絶縁膜19aを形成する。ここ
で、絶縁膜19aは形成すべきメサ部の幅より広くなる
ようにかつそのメサ部の端から左右ほぼ均等に張り出す
ように形成する。尚、絶縁膜19は、半絶縁性InP
(FeドープInP等)あるいはp−InPからなる第
1埋込層14とn−InP層からなる第2埋込層15を
成長させるときの原料ガスの流れを阻害しない幅に設定
される。また、幅の広い絶縁膜19aの幅は、所望の形
状のメサ部が形成されるように設定され、例えば、メサ
部の上面の幅を1μm程度とするためには、絶縁膜19
aの幅を5〜7μm程度に設定する。
明に係る実施の形態5の半導体レーザダイオードの製造
方法における各工程を説明するための模式的な断面図で
ある。本実施の形態5の半導体レーザダイオードの製造
方法では、まず、図11(a)に示すように、n−In
Pからなる基板1上に、n−InPからなるn側クラッ
ド層2、活性層3、p−InPからなるp側クラッド層
4を順次形成する。次に、p−InPからなるp側クラ
ッド層4上に、図11(b)に示すように、形成すべき
メサ部上に、SiO2又はSiN等からなる絶縁膜19
を形成する。次に、絶縁膜19を覆うように絶縁膜19
と同一の材料からなる絶縁膜19aを形成する。ここ
で、絶縁膜19aは形成すべきメサ部の幅より広くなる
ようにかつそのメサ部の端から左右ほぼ均等に張り出す
ように形成する。尚、絶縁膜19は、半絶縁性InP
(FeドープInP等)あるいはp−InPからなる第
1埋込層14とn−InP層からなる第2埋込層15を
成長させるときの原料ガスの流れを阻害しない幅に設定
される。また、幅の広い絶縁膜19aの幅は、所望の形
状のメサ部が形成されるように設定され、例えば、メサ
部の上面の幅を1μm程度とするためには、絶縁膜19
aの幅を5〜7μm程度に設定する。
【0049】次に、図12(a)に示すように、絶縁膜
19及び絶縁膜19aからなる2段マスクをマスクとし
て、メサエッチングを行う。そして、メサエッチングを
した後、図12(b)に示すように、ウェットエッチン
グ又はドライエッチングにより、絶縁膜19aを除去し
て、図12(c)に示すように、絶縁膜19を選択成長
マスクとして半絶縁性InP(FeドープInP等)あ
るいはp−InPからなる第1埋込層14と第2埋込層
15をメサ部の両側に成長させる。
19及び絶縁膜19aからなる2段マスクをマスクとし
て、メサエッチングを行う。そして、メサエッチングを
した後、図12(b)に示すように、ウェットエッチン
グ又はドライエッチングにより、絶縁膜19aを除去し
て、図12(c)に示すように、絶縁膜19を選択成長
マスクとして半絶縁性InP(FeドープInP等)あ
るいはp−InPからなる第1埋込層14と第2埋込層
15をメサ部の両側に成長させる。
【0050】そして、メサ部上の絶縁膜19を除去した
後、実施の形態1〜4と同様にして、p−InP層及び
コンタクト層17を形成し、最後に、p電極を形成して
実施の形態5の半導体レーザダイオードが作製される。
後、実施の形態1〜4と同様にして、p−InP層及び
コンタクト層17を形成し、最後に、p電極を形成して
実施の形態5の半導体レーザダイオードが作製される。
【0051】以上のようにして作製された実施の形態5
の半導体レーザダイオードは、1種類の絶縁膜を用いて
半導体レーザダイオードを作製することができ、実施の
形態1,2と同様の作用効果を有する。また、絶縁膜1
9及び絶縁膜19aを2回に分けて成膜し、それぞれ別
々にパターンニングしているので、絶縁膜の幅及び厚さ
を精度よく形成することができ、メサ部を精度よく形成
することができる。
の半導体レーザダイオードは、1種類の絶縁膜を用いて
半導体レーザダイオードを作製することができ、実施の
形態1,2と同様の作用効果を有する。また、絶縁膜1
9及び絶縁膜19aを2回に分けて成膜し、それぞれ別
々にパターンニングしているので、絶縁膜の幅及び厚さ
を精度よく形成することができ、メサ部を精度よく形成
することができる。
【0052】実施の形態6.図13及び図14は、本発
明に係る実施の形態6の半導体レーザダイオードの製造
方法における各工程を説明するための模式的な断面図で
ある。本実施の形態6の製造方法は、実施の形態4の製
造方法において絶縁膜中にッチングストップ層を設ける
ことにより、加工精度を向上させることを可能にした方
法である。本実施の形態6の半導体レーザダイオードの
製造方法では、まず、図13(a)に示すように、n−
InPからなる基板1上に、n−InPからなるn側ク
ラッド層2、活性層3、p−InPからなるp側クラッ
ド層4を順次形成する。次に、互いにドライエッチング
によるエッチングレートの異なる2つの絶縁膜をp−I
nPからなるp側クラッド層4上に成膜し、レジストを
所定の形状にパターンニングして、図13(b)に示す
ように、積層された絶縁膜20及び絶縁膜21を形成す
る。ここで、絶縁膜20,21は、形成すべきメサ部の
幅より広い幅を有し、そのメサ部の端から両側に張り出
すように形成される。すなわち、絶縁膜20,21の幅
は、所望の形状のメサ部が形成されるように設定され、
例えば、メサ部の上面の幅を1μm程度とするために
は、酸化膜マスク12の幅を5〜7μm程度に設定され
る。
明に係る実施の形態6の半導体レーザダイオードの製造
方法における各工程を説明するための模式的な断面図で
ある。本実施の形態6の製造方法は、実施の形態4の製
造方法において絶縁膜中にッチングストップ層を設ける
ことにより、加工精度を向上させることを可能にした方
法である。本実施の形態6の半導体レーザダイオードの
製造方法では、まず、図13(a)に示すように、n−
InPからなる基板1上に、n−InPからなるn側ク
ラッド層2、活性層3、p−InPからなるp側クラッ
ド層4を順次形成する。次に、互いにドライエッチング
によるエッチングレートの異なる2つの絶縁膜をp−I
nPからなるp側クラッド層4上に成膜し、レジストを
所定の形状にパターンニングして、図13(b)に示す
ように、積層された絶縁膜20及び絶縁膜21を形成す
る。ここで、絶縁膜20,21は、形成すべきメサ部の
幅より広い幅を有し、そのメサ部の端から両側に張り出
すように形成される。すなわち、絶縁膜20,21の幅
は、所望の形状のメサ部が形成されるように設定され、
例えば、メサ部の上面の幅を1μm程度とするために
は、酸化膜マスク12の幅を5〜7μm程度に設定され
る。
【0053】さらに、絶縁膜21上に絶縁膜21とは異
なる絶縁膜を形成してパターンニングされたレジストを
用いてドライエッチングをすることにより、形成すべき
メサ部の上に絶縁膜20,21より幅の狭い絶縁膜22
を形成する。ここで、絶縁膜21は、エッチングストッ
プ層としての機能を果たすように、絶縁膜22に比較し
てドライエッチングに対するエッチングレートの低いも
のを使用する。また、絶縁膜22は、半絶縁性InP
(FeドープInP等)あるいはp−InPからなる第
1埋込層14とn−InP層からなる第2埋込層15を
成長させるときの原料ガスの流れを阻害しない幅に設定
される。次に、図14(a)に示すように、絶縁膜2
0,21,22からなる2段であってかつ3重構造の絶
縁膜を用いて、メサエッチングを行う。
なる絶縁膜を形成してパターンニングされたレジストを
用いてドライエッチングをすることにより、形成すべき
メサ部の上に絶縁膜20,21より幅の狭い絶縁膜22
を形成する。ここで、絶縁膜21は、エッチングストッ
プ層としての機能を果たすように、絶縁膜22に比較し
てドライエッチングに対するエッチングレートの低いも
のを使用する。また、絶縁膜22は、半絶縁性InP
(FeドープInP等)あるいはp−InPからなる第
1埋込層14とn−InP層からなる第2埋込層15を
成長させるときの原料ガスの流れを阻害しない幅に設定
される。次に、図14(a)に示すように、絶縁膜2
0,21,22からなる2段であってかつ3重構造の絶
縁膜を用いて、メサエッチングを行う。
【0054】メサエッチング後、ウェットエッチング又
はドライエッチングを用いて、絶縁膜22の両側に位置
する絶縁膜20,21及び絶縁膜22を除去し、残され
た絶縁膜20a及び絶縁膜21aからなる絶縁膜を選択
成長マスクとして図14(c)に示すように、半絶縁性
InP(FeドープInP等)あるいはp−InPから
なる第1埋込層14と第2埋込層15をメサ部の両側に
成長させる。そして、メサ部上の絶縁膜20a,21a
を除去した後、他の実施の形態と同様にして、p−In
P層及びコンタクト層17を形成し、最後に、p電極を
形成して実施の形態6の半導体レーザダイオードが作製
される。
はドライエッチングを用いて、絶縁膜22の両側に位置
する絶縁膜20,21及び絶縁膜22を除去し、残され
た絶縁膜20a及び絶縁膜21aからなる絶縁膜を選択
成長マスクとして図14(c)に示すように、半絶縁性
InP(FeドープInP等)あるいはp−InPから
なる第1埋込層14と第2埋込層15をメサ部の両側に
成長させる。そして、メサ部上の絶縁膜20a,21a
を除去した後、他の実施の形態と同様にして、p−In
P層及びコンタクト層17を形成し、最後に、p電極を
形成して実施の形態6の半導体レーザダイオードが作製
される。
【0055】以上のようにして作製された実施の形態6
の半導体レーザダイオードは、実施の形態1〜5と同様
の作用効果を有する。また、実施の形態6の半導体レー
ザダイオードは、エッチングストッパー層を用いている
ので、絶縁膜22を所定の形状にエッチングするときに
絶縁膜20がエッチングされることを防止でき、絶縁膜
20の形状(特に、幅)に保つことができる。これによ
って、各絶縁膜をより精度よく形成できるので、メサ部
を精度よく形成することができる。尚、本実施の形態6
の半導体レーザダイオードの製造方法において、絶縁膜
20,22としてSiNを用い、絶縁膜21としてSi
O2を用いることが好ましい。このように、半導体層に
接する絶縁膜20としてSiO2を用いることにより、
実施の形態1で説明したメサ部においてネック部の形成
を防止でき、所望の形状のメサ部を精度よく形成するこ
とができる。また、エッチングストッパー層として用い
る絶縁膜21をSiNとすることで、SiO2からなる
絶縁膜20に対してエッチングストッパー層としての機
能を効果的に発揮させることができる。
の半導体レーザダイオードは、実施の形態1〜5と同様
の作用効果を有する。また、実施の形態6の半導体レー
ザダイオードは、エッチングストッパー層を用いている
ので、絶縁膜22を所定の形状にエッチングするときに
絶縁膜20がエッチングされることを防止でき、絶縁膜
20の形状(特に、幅)に保つことができる。これによ
って、各絶縁膜をより精度よく形成できるので、メサ部
を精度よく形成することができる。尚、本実施の形態6
の半導体レーザダイオードの製造方法において、絶縁膜
20,22としてSiNを用い、絶縁膜21としてSi
O2を用いることが好ましい。このように、半導体層に
接する絶縁膜20としてSiO2を用いることにより、
実施の形態1で説明したメサ部においてネック部の形成
を防止でき、所望の形状のメサ部を精度よく形成するこ
とができる。また、エッチングストッパー層として用い
る絶縁膜21をSiNとすることで、SiO2からなる
絶縁膜20に対してエッチングストッパー層としての機
能を効果的に発揮させることができる。
【0056】実施の形態7.本実施の形態7の半導体レ
ーザダイオードは、図15に示すように、絶縁膜106
と絶縁膜106より熱膨張係数の小さい絶縁膜107と
が積層されてなる2重構造の選択成長マスク100を用
いて、メサエッチングをした後に、図16に示すよう
に、その選択成長マスク100を用いてメサ部の両側に
p−InPからなる第1埋込層108及びn−InPか
らなる第2埋込層109とを成長させて作製したことを
特徴とする。このようにすると、第1埋込層108及び
第2埋込層109との成長は高い温度でなされるので、
図16に示すようにメサ部近傍の埋め込み部分の空間を
広げるように2重構造の選択成長マスク100が湾曲
し、原料ガスをメサ部近傍に回り込ませることができ
る。これによって、本実施の形態7の半導体レーザダイ
オードは、メサ近傍における第1及び第2埋込層、特に
第2埋込層109をメサ部の近傍において0.3μm以
上の十分な厚さに成長させることができ、漏れ電流を少
なくできる。
ーザダイオードは、図15に示すように、絶縁膜106
と絶縁膜106より熱膨張係数の小さい絶縁膜107と
が積層されてなる2重構造の選択成長マスク100を用
いて、メサエッチングをした後に、図16に示すよう
に、その選択成長マスク100を用いてメサ部の両側に
p−InPからなる第1埋込層108及びn−InPか
らなる第2埋込層109とを成長させて作製したことを
特徴とする。このようにすると、第1埋込層108及び
第2埋込層109との成長は高い温度でなされるので、
図16に示すようにメサ部近傍の埋め込み部分の空間を
広げるように2重構造の選択成長マスク100が湾曲
し、原料ガスをメサ部近傍に回り込ませることができ
る。これによって、本実施の形態7の半導体レーザダイ
オードは、メサ近傍における第1及び第2埋込層、特に
第2埋込層109をメサ部の近傍において0.3μm以
上の十分な厚さに成長させることができ、漏れ電流を少
なくできる。
【0057】尚、埋込層を有機金属気相成長法(MOC
VD)を用いて、p−InPからなる第1埋込層108
及びn−InPからなる第2埋込層109を成長させる
場合の成長温度は、600℃〜700℃で行われる。本
実施の形態7では、絶縁膜106として例えばSiO2
(熱膨張率5×10-7℃-1)を用いることができ、絶縁
膜107としてSi2N3(熱膨張率4×10-7℃-1)を
用いることができる。ここで、図15及び図16におい
て、1はn−InPからなる基板、102はn−InG
aAsP光閉じ込め層、103はInGaAsP−MQ
W量子井戸活性層、104はアンドープInGaAsP
光閉じ込め層、105はp−InP第1クラッド層であ
る。
VD)を用いて、p−InPからなる第1埋込層108
及びn−InPからなる第2埋込層109を成長させる
場合の成長温度は、600℃〜700℃で行われる。本
実施の形態7では、絶縁膜106として例えばSiO2
(熱膨張率5×10-7℃-1)を用いることができ、絶縁
膜107としてSi2N3(熱膨張率4×10-7℃-1)を
用いることができる。ここで、図15及び図16におい
て、1はn−InPからなる基板、102はn−InG
aAsP光閉じ込め層、103はInGaAsP−MQ
W量子井戸活性層、104はアンドープInGaAsP
光閉じ込め層、105はp−InP第1クラッド層であ
る。
【0058】次に、実施の形態7の半導体レーザダイオ
ードの製造方法について図17及び図18を参照しなが
ら工程順に説明する。本製造方法ではまず、図17
(a)に示すように、基板1上に、n−InGaAsP
光閉じ込め層102、InGaAsP−MQW量子井戸
活性層103、アンドープInGaAsP光閉じ込め層
104、p−InP第1クラッド層105を形成する。
次に、p−InP第1クラッド層105上に、SiO2
からなる絶縁膜とSi2N3からなる絶縁膜とを例えばス
パッタ法又はCVD法を用いて積層形成した後、ウェッ
トエッチング又はドライエッチングにより所定の形状に
パターンニングすることにより、SiO2からなる第1
絶縁膜106とSi2N3からなる第2絶縁膜107とが
積層された選択成長マスク100を形成する。
ードの製造方法について図17及び図18を参照しなが
ら工程順に説明する。本製造方法ではまず、図17
(a)に示すように、基板1上に、n−InGaAsP
光閉じ込め層102、InGaAsP−MQW量子井戸
活性層103、アンドープInGaAsP光閉じ込め層
104、p−InP第1クラッド層105を形成する。
次に、p−InP第1クラッド層105上に、SiO2
からなる絶縁膜とSi2N3からなる絶縁膜とを例えばス
パッタ法又はCVD法を用いて積層形成した後、ウェッ
トエッチング又はドライエッチングにより所定の形状に
パターンニングすることにより、SiO2からなる第1
絶縁膜106とSi2N3からなる第2絶縁膜107とが
積層された選択成長マスク100を形成する。
【0059】次に、図17(c)HBrを用いたウェッ
トエッチングにより、光導波路となるメサ部90を形成
する。そして、第1絶縁膜106と第2絶縁膜107と
が積層された2重構造の選択成長マスク100を用い
て、図18(a)に示すように、p−InPからなる第
1埋込層108及びn−InPからなる第2埋込層10
9を有機金属気相成長法(MOCVD法)により成長さ
せて形成する。このMOCVD法による成長における成
長温度は、500℃〜700℃に設定されるので、成長
時に選択成長マスク100は第1絶縁膜106と第2絶
縁膜107との間の熱膨張率の違いにより基板1と選択
成長マスク100のひさし部100aの間の空間を広げ
るように湾曲する。これにより、第1埋込層108及び
第2埋込層109を形成するための原料ガスがメサ部近
傍まで十分回り込ませることができるので、第1埋込層
108及び第2埋込層109をメサ部近傍まで0.3μ
m以上の十分な厚さに形成することができる。本発明に
おいて、2重構造の選択成長マスク100において第1
絶縁膜106及び第2絶縁膜107の各厚さは、選択成
長マスクとしての機能及び本発明の作用効果を効果的に
発揮させるために、500〜2000Åとすることが好
ましい。
トエッチングにより、光導波路となるメサ部90を形成
する。そして、第1絶縁膜106と第2絶縁膜107と
が積層された2重構造の選択成長マスク100を用い
て、図18(a)に示すように、p−InPからなる第
1埋込層108及びn−InPからなる第2埋込層10
9を有機金属気相成長法(MOCVD法)により成長さ
せて形成する。このMOCVD法による成長における成
長温度は、500℃〜700℃に設定されるので、成長
時に選択成長マスク100は第1絶縁膜106と第2絶
縁膜107との間の熱膨張率の違いにより基板1と選択
成長マスク100のひさし部100aの間の空間を広げ
るように湾曲する。これにより、第1埋込層108及び
第2埋込層109を形成するための原料ガスがメサ部近
傍まで十分回り込ませることができるので、第1埋込層
108及び第2埋込層109をメサ部近傍まで0.3μ
m以上の十分な厚さに形成することができる。本発明に
おいて、2重構造の選択成長マスク100において第1
絶縁膜106及び第2絶縁膜107の各厚さは、選択成
長マスクとしての機能及び本発明の作用効果を効果的に
発揮させるために、500〜2000Åとすることが好
ましい。
【0060】成長後、選択成長マスク100をウェット
エッチング又はドライエッチングにより除去して、図1
8(b)に示すように、p−InP第2クラッド層11
0及びp+−InGaAsコンタクト層111をMOC
VD法により順次形成する。そして、p+−InGaA
sコンタクト層111上にSiO2又はSiN等からな
る絶縁膜112をスパッタ法又はCVD法等により形成
し、電極と接触をさせる必要のあるメサ部の上部の絶縁
膜を除去する。そして、図18(c)に示すように、絶
縁膜112に形成された開口部においてp+−InGa
Asコンタクト層111と接触するTi/Au蒸着電極
113とその蒸着電極113上にAuメッキ電極114
を表面電極(p側電極)として形成し、n側電極として
AuGe/Ni/Ti/Pt/Au蒸着電極115及び
Auメッキ電極116とを形成する。
エッチング又はドライエッチングにより除去して、図1
8(b)に示すように、p−InP第2クラッド層11
0及びp+−InGaAsコンタクト層111をMOC
VD法により順次形成する。そして、p+−InGaA
sコンタクト層111上にSiO2又はSiN等からな
る絶縁膜112をスパッタ法又はCVD法等により形成
し、電極と接触をさせる必要のあるメサ部の上部の絶縁
膜を除去する。そして、図18(c)に示すように、絶
縁膜112に形成された開口部においてp+−InGa
Asコンタクト層111と接触するTi/Au蒸着電極
113とその蒸着電極113上にAuメッキ電極114
を表面電極(p側電極)として形成し、n側電極として
AuGe/Ni/Ti/Pt/Au蒸着電極115及び
Auメッキ電極116とを形成する。
【0061】以上の製造方法によって作成された実施の
形態7の半導体レーザダイオードは、p−InP埋込層
108及びn−InP埋込層109をメサ部近傍まで
0.3μm以上の十分な厚さに形成することができるの
で、漏れ電流路の形成を防止でき、漏れ電流を少なくで
きる。すなわち、本実施の形態7の半導体レーザダイオ
ードは、互いに熱膨張率の異なる絶縁膜106と絶縁膜
107とからなる選択成長マスク100を用いて作製さ
れているので、p−InP埋込層108及びn−InP
埋込層109をMOCVD法により成長させる時に、そ
の成長温度において選択成長マスク100が、基板1と
選択成長マスク100のひさし部100aの間の空間を
広げるように湾曲し、p−InP埋込層108及びn−
InP埋込層109を形成するための原料ガスをメサ部
近傍まで十分回り込ませることができ、p−InP埋込
層108及びn−InP埋込層109をメサ部近傍まで
0.3μm以上の十分な厚さに形成することができる。
形態7の半導体レーザダイオードは、p−InP埋込層
108及びn−InP埋込層109をメサ部近傍まで
0.3μm以上の十分な厚さに形成することができるの
で、漏れ電流路の形成を防止でき、漏れ電流を少なくで
きる。すなわち、本実施の形態7の半導体レーザダイオ
ードは、互いに熱膨張率の異なる絶縁膜106と絶縁膜
107とからなる選択成長マスク100を用いて作製さ
れているので、p−InP埋込層108及びn−InP
埋込層109をMOCVD法により成長させる時に、そ
の成長温度において選択成長マスク100が、基板1と
選択成長マスク100のひさし部100aの間の空間を
広げるように湾曲し、p−InP埋込層108及びn−
InP埋込層109を形成するための原料ガスをメサ部
近傍まで十分回り込ませることができ、p−InP埋込
層108及びn−InP埋込層109をメサ部近傍まで
0.3μm以上の十分な厚さに形成することができる。
【0062】以上の実施の形態7では、絶縁膜106及
び絶縁膜107として互いに熱膨張率が異なる材料を用
いたが、本発明はこれに限らず、同一組成の材料を用い
て例えば、結晶成長時の各膜における歪量を異ならせる
ように2つの膜を形成して互いに熱膨張率を異ならせ、
2重構造の選択成長マスクとして用いてもよい。例え
ば、SiNを用いて選択成長マスクを形成する場合、第
1絶縁膜としてプラズマCVD法により形成したSiN
を用い、第2絶縁膜として高温熱CVD法により形成し
たSiNを用いることができる。このようにすると、プ
ラズマCVD法により形成されたSiNからなる第1絶
縁膜における歪量と、高温熱CVD法により形成された
SiNからなる第2絶縁膜における歪量とを異ならせる
ことができるので、実施の形態7と同様の効果を得るこ
とができる。
び絶縁膜107として互いに熱膨張率が異なる材料を用
いたが、本発明はこれに限らず、同一組成の材料を用い
て例えば、結晶成長時の各膜における歪量を異ならせる
ように2つの膜を形成して互いに熱膨張率を異ならせ、
2重構造の選択成長マスクとして用いてもよい。例え
ば、SiNを用いて選択成長マスクを形成する場合、第
1絶縁膜としてプラズマCVD法により形成したSiN
を用い、第2絶縁膜として高温熱CVD法により形成し
たSiNを用いることができる。このようにすると、プ
ラズマCVD法により形成されたSiNからなる第1絶
縁膜における歪量と、高温熱CVD法により形成された
SiNからなる第2絶縁膜における歪量とを異ならせる
ことができるので、実施の形態7と同様の効果を得るこ
とができる。
【0063】実施の形態8.本発明に係る実施の形態8
の半導体レーザダイオードは、実施の形態7の製造方法
において、選択成長マスク100に代えて選択成長マス
ク150を用いて作成されている点で、実施の形態7の
半導体レーザダイオードと異なり、それ以外の点は実施
の形態7と同様に作製される。詳細に説明すると、実施
の形態8の半導体レーザダイオードの製造方法におい
て、選択成長マスク150は、絶縁膜106上にメサ部
の長手方向に直交する長手方向を有する複数の絶縁膜1
17が所定の間隔に形成されてなる。このように形成さ
れた選択成長マスク150において、絶縁膜106と絶
縁膜117との間の熱膨張率を異ならせると、p−In
Pからなる第1埋込層108及びn−InPからなる第
2埋込層109をMOCVD法により成長させる時に、
その成長温度において選択成長マスク150が、第1絶
縁膜106と第2絶縁膜117との間の熱膨張率の違い
により図20に示すように波状に変形する。
の半導体レーザダイオードは、実施の形態7の製造方法
において、選択成長マスク100に代えて選択成長マス
ク150を用いて作成されている点で、実施の形態7の
半導体レーザダイオードと異なり、それ以外の点は実施
の形態7と同様に作製される。詳細に説明すると、実施
の形態8の半導体レーザダイオードの製造方法におい
て、選択成長マスク150は、絶縁膜106上にメサ部
の長手方向に直交する長手方向を有する複数の絶縁膜1
17が所定の間隔に形成されてなる。このように形成さ
れた選択成長マスク150において、絶縁膜106と絶
縁膜117との間の熱膨張率を異ならせると、p−In
Pからなる第1埋込層108及びn−InPからなる第
2埋込層109をMOCVD法により成長させる時に、
その成長温度において選択成長マスク150が、第1絶
縁膜106と第2絶縁膜117との間の熱膨張率の違い
により図20に示すように波状に変形する。
【0064】この変形によって、第1埋込層108及び
第2埋込層109の成長時に、選択成長マスク150に
おいて、そのひさし部150aが基板1側に垂れ下がる
ことを防止でき、基板1と選択成長マスク100のひさ
し部150aの間の空間が狭くなることを防止すること
ができる。これによって、第1埋込層108及び第2埋
込層109を形成するための原料ガスがメサ部近傍まで
十分回り込ませることができ、第1埋込層108及び第
2埋込層109をメサ部近傍まで0.3μm以上の十分
な厚さに形成することができる。
第2埋込層109の成長時に、選択成長マスク150に
おいて、そのひさし部150aが基板1側に垂れ下がる
ことを防止でき、基板1と選択成長マスク100のひさ
し部150aの間の空間が狭くなることを防止すること
ができる。これによって、第1埋込層108及び第2埋
込層109を形成するための原料ガスがメサ部近傍まで
十分回り込ませることができ、第1埋込層108及び第
2埋込層109をメサ部近傍まで0.3μm以上の十分
な厚さに形成することができる。
【0065】尚、本実施の形態8において、実施の形態
8と同様に、絶縁膜106としてSiO2を用いること
ができ、絶縁膜117とSi2N3を用いることができ
る。しかしながら、本発明では他の互いに異なる熱膨張
率の異なる絶縁材料の組み合わせを用いることができ、
また、同種の材料を用いて成長時の歪量の違いによって
熱膨張率の差を持たせで用いてもよい。また、本実施の
形態8では、絶縁膜106と絶縁膜117とを同種の材
料でかつ熱膨張率の差の無い材料を用いて構成すること
もできる。すなわち、膜厚が周期的に異なるように形成
すると、膜厚の厚い部分では熱膨張による変形(歪)が
小さくなり、薄い部分は熱膨張による変形が大きくなる
ので、図20に示すような波状の形状にでき、実施の形
態8と同様の作用効果が得られる。
8と同様に、絶縁膜106としてSiO2を用いること
ができ、絶縁膜117とSi2N3を用いることができ
る。しかしながら、本発明では他の互いに異なる熱膨張
率の異なる絶縁材料の組み合わせを用いることができ、
また、同種の材料を用いて成長時の歪量の違いによって
熱膨張率の差を持たせで用いてもよい。また、本実施の
形態8では、絶縁膜106と絶縁膜117とを同種の材
料でかつ熱膨張率の差の無い材料を用いて構成すること
もできる。すなわち、膜厚が周期的に異なるように形成
すると、膜厚の厚い部分では熱膨張による変形(歪)が
小さくなり、薄い部分は熱膨張による変形が大きくなる
ので、図20に示すような波状の形状にでき、実施の形
態8と同様の作用効果が得られる。
【0066】実施の形態9.本発明に係る実施の形態9
の半導体レーザダイオードは、実施の形態7の製造方法
において、選択成長マスク100に代えて選択成長マス
ク160を用いて作製されている点で、実施の形態7の
半導体レーザダイオードと異なり、それ以外の点は実施
の形態7と同様に作製される。詳細に説明すると、実施
の形態9の半導体レーザダイオードの製造方法におい
て、選択成長マスク160は、絶縁膜106上に格子形
状又は網目形状の絶縁膜127が形成されてなる。この
ように形成された選択成長マスク160において、絶縁
膜106上に絶縁膜127が形成された部分は厚くなる
ので、第1埋込層108及び第2埋込層109をMOC
VD法により成長させる時に、その成長温度において選
択成長マスク160の変形を抑えることができる。
の半導体レーザダイオードは、実施の形態7の製造方法
において、選択成長マスク100に代えて選択成長マス
ク160を用いて作製されている点で、実施の形態7の
半導体レーザダイオードと異なり、それ以外の点は実施
の形態7と同様に作製される。詳細に説明すると、実施
の形態9の半導体レーザダイオードの製造方法におい
て、選択成長マスク160は、絶縁膜106上に格子形
状又は網目形状の絶縁膜127が形成されてなる。この
ように形成された選択成長マスク160において、絶縁
膜106上に絶縁膜127が形成された部分は厚くなる
ので、第1埋込層108及び第2埋込層109をMOC
VD法により成長させる時に、その成長温度において選
択成長マスク160の変形を抑えることができる。
【0067】これによって、第1埋込層108及び第2
埋込層109の成長時に、選択成長マスク160におい
て、そのひさし部160aが基板1側に垂れ下がること
を防止でき、基板1と選択成長マスクのひさし部160
aの間の空間が狭くなることを防止することができる。
これによって、第1埋込層108及び第2埋込層109
を形成するための原料ガスをメサ部近傍まで十分回り込
ませることができ、第1埋込層108及び第2埋込層1
09をメサ部近傍まで0.3μm以上の十分な厚さに形
成することができる。
埋込層109の成長時に、選択成長マスク160におい
て、そのひさし部160aが基板1側に垂れ下がること
を防止でき、基板1と選択成長マスクのひさし部160
aの間の空間が狭くなることを防止することができる。
これによって、第1埋込層108及び第2埋込層109
を形成するための原料ガスをメサ部近傍まで十分回り込
ませることができ、第1埋込層108及び第2埋込層1
09をメサ部近傍まで0.3μm以上の十分な厚さに形
成することができる。
【0068】尚、本実施の形態9において、絶縁膜10
6としてSiO2を用い、絶縁膜127とSi2N3を用
いることができるが、絶縁膜106と絶縁膜127とを
同種の材料でかつ熱膨張率の差の無い材料を用いて構成
することもできる。すなわち、膜厚の厚い部分を格子状
又は網目状等の熱による変形が防止できるように形成す
ればよい。
6としてSiO2を用い、絶縁膜127とSi2N3を用
いることができるが、絶縁膜106と絶縁膜127とを
同種の材料でかつ熱膨張率の差の無い材料を用いて構成
することもできる。すなわち、膜厚の厚い部分を格子状
又は網目状等の熱による変形が防止できるように形成す
ればよい。
【0069】実施の形態10.本発明に係る実施の形態
10の半導体レーザダイオードは、選択成長マスクを用
いて第1埋込層108を成長させた後に、選択成長マス
クを除去し、上面に第2埋込層を結晶成長させ、全面を
一様にエッチングすることにより、所望の厚さの第2埋
込層109が形成されて作製されたことを特徴としてい
る。
10の半導体レーザダイオードは、選択成長マスクを用
いて第1埋込層108を成長させた後に、選択成長マス
クを除去し、上面に第2埋込層を結晶成長させ、全面を
一様にエッチングすることにより、所望の厚さの第2埋
込層109が形成されて作製されたことを特徴としてい
る。
【0070】詳細に説明すると、まず、実施の形態7と
同様にして、n−InPからなる基板1上に、n−In
GaAsP光閉じ込め層102、InGaAsP−MQ
W量子井戸活性層103、アンドープInGaAsP光
閉じ込め層104、p−InP第1クラッド層105を
形成する。そして、本実施の形態10ではさらに、図2
2(a)に示すように、エッチングストッパー層137
となる、例えば、InAlAsからなる層を形成する。
次に、InAlAsからなる層の上に、SiO2からな
る絶縁膜を例えばスパッタ法又はCVD法を用いて形成
した後、ウェットエッチング又はドライエッチングによ
り所定の形状にパターンニングすることにより、SiO
2からなる絶縁膜106を形成し、絶縁膜106をマス
クとしてメサエッチングを行う。
同様にして、n−InPからなる基板1上に、n−In
GaAsP光閉じ込め層102、InGaAsP−MQ
W量子井戸活性層103、アンドープInGaAsP光
閉じ込め層104、p−InP第1クラッド層105を
形成する。そして、本実施の形態10ではさらに、図2
2(a)に示すように、エッチングストッパー層137
となる、例えば、InAlAsからなる層を形成する。
次に、InAlAsからなる層の上に、SiO2からな
る絶縁膜を例えばスパッタ法又はCVD法を用いて形成
した後、ウェットエッチング又はドライエッチングによ
り所定の形状にパターンニングすることにより、SiO
2からなる絶縁膜106を形成し、絶縁膜106をマス
クとしてメサエッチングを行う。
【0071】メサエッチングをした後、絶縁膜106を
選択成長マスクとして、図22(a)に示すように、M
OCVD法を用いて第1埋込層108を成長させる。次
に、選択成長マスクとして用いた絶縁膜106を除去し
て、図22(b)に示すように、全面に上面がほぼ平坦
になる厚さまで第2埋込層109aを成長させる。次
に、図23(a)に示すように第2埋込層109aをエ
ッチングストッパー層137の上面が露出するまで、上
面から一様のエッチングレートでエッチングする。尚、
本発明において、第2埋込層としてn−InPを用いた
場合、第2埋込層109aの上面からのエッチングは、
CH4とO2とH2の混合ガスによるドライエッチングを
用いることができ、このエッチング方法によれば、比較
的容易に厚さ方向に均一なエッチングレートが得られ
る。
選択成長マスクとして、図22(a)に示すように、M
OCVD法を用いて第1埋込層108を成長させる。次
に、選択成長マスクとして用いた絶縁膜106を除去し
て、図22(b)に示すように、全面に上面がほぼ平坦
になる厚さまで第2埋込層109aを成長させる。次
に、図23(a)に示すように第2埋込層109aをエ
ッチングストッパー層137の上面が露出するまで、上
面から一様のエッチングレートでエッチングする。尚、
本発明において、第2埋込層としてn−InPを用いた
場合、第2埋込層109aの上面からのエッチングは、
CH4とO2とH2の混合ガスによるドライエッチングを
用いることができ、このエッチング方法によれば、比較
的容易に厚さ方向に均一なエッチングレートが得られ
る。
【0072】その後、図23(b)に示すように、例え
ば、HFを用いてエッチングストッパー層137を除去
して、以下、実施の形態8と同様にして実施の形態10
の半導体レーザダイオードを完成させる。本実施の形態
10の製造方法では、選択成長マスクを除去した後、n
−InP埋込層109aを成長させ、上部からエッチン
グすることにより第2埋込層109を形成しているの
で、第2埋込層109をメサ部近傍まで0.3μm以上
の十分な厚さに形成することができる。
ば、HFを用いてエッチングストッパー層137を除去
して、以下、実施の形態8と同様にして実施の形態10
の半導体レーザダイオードを完成させる。本実施の形態
10の製造方法では、選択成長マスクを除去した後、n
−InP埋込層109aを成長させ、上部からエッチン
グすることにより第2埋込層109を形成しているの
で、第2埋込層109をメサ部近傍まで0.3μm以上
の十分な厚さに形成することができる。
【0073】また、本実施の形態10の製造方法は、埋
込層が第1埋込層と第2埋込層の2層の場合に限らず、
埋込層が1層又は3層以上の場合にも適用することがで
きる。また、本実施の形態10では、エッチングストッ
パー層137を形成したが、本発明はこれに限らず、エ
ッチングストッパー層137を形成しないで作製しても
よい。
込層が第1埋込層と第2埋込層の2層の場合に限らず、
埋込層が1層又は3層以上の場合にも適用することがで
きる。また、本実施の形態10では、エッチングストッ
パー層137を形成したが、本発明はこれに限らず、エ
ッチングストッパー層137を形成しないで作製しても
よい。
【0074】実施の形態11.実施の形態10では、エ
ッチングレートの遅いエッチングストッパー層137を
用いて第2埋込層109aのエッチングを制御するよう
にしたが、本実施の形態11では、図24に示すよう
に、エッチングストッパー層137に代えて、エッチン
グレートの大きいエッチング促進層147を用いたこと
を特徴とする。すなわち、本実施の形態11では、p−
InP埋込層109aをエッチングする際に、エッチン
グレートの大きい層147までエッチングされると、層
147は急激にエッチングされ、クラッド層105の表
面までエッチングされた時点でエッチングレートが低く
なり、この時点でエッチングを停止する。その後は、実
施の形態10と同様にして実施の形態11の半導体レー
ザダイオードを作製する。尚、本実施の形態11では、
p−InP埋込層109aのエッチングには、例えば、
HBr又はHClを用いることができ、その場合、エッ
チングレートの大きい層147としては、InGaAs
P又はInGaAsを用いることができる。
ッチングレートの遅いエッチングストッパー層137を
用いて第2埋込層109aのエッチングを制御するよう
にしたが、本実施の形態11では、図24に示すよう
に、エッチングストッパー層137に代えて、エッチン
グレートの大きいエッチング促進層147を用いたこと
を特徴とする。すなわち、本実施の形態11では、p−
InP埋込層109aをエッチングする際に、エッチン
グレートの大きい層147までエッチングされると、層
147は急激にエッチングされ、クラッド層105の表
面までエッチングされた時点でエッチングレートが低く
なり、この時点でエッチングを停止する。その後は、実
施の形態10と同様にして実施の形態11の半導体レー
ザダイオードを作製する。尚、本実施の形態11では、
p−InP埋込層109aのエッチングには、例えば、
HBr又はHClを用いることができ、その場合、エッ
チングレートの大きい層147としては、InGaAs
P又はInGaAsを用いることができる。
【0075】尚、以上の実施の形態7〜11における選
択成長マスクの幅は、所望の形状のメサ部が形成される
ように設定され、例えば、メサ部の上面の幅を1μm程
度とするためには、選択成長マスクの幅を5〜7μm程
度に設定する。
択成長マスクの幅は、所望の形状のメサ部が形成される
ように設定され、例えば、メサ部の上面の幅を1μm程
度とするためには、選択成長マスクの幅を5〜7μm程
度に設定する。
【0076】以上説明した各実施の形態の半導体レーザ
ダイオードは、上述したように第1埋込層14,108
上に、埋込層14,108の全面に接するように第2埋
込層15,109を形成することができるので、漏れ電
流路の形成を防止でき、漏れ電流を小さくできる。ま
た、各実施の形態の半導体レーザダイオードは、図25
に示すように、例えば、メサ部の側面からの距離Lが1
μmとしたとき、第2埋込層の厚さtを0.3μm以上
とすることができる。このように、各実施の形態の半導
体レーザダイオードは、比較的厚い第2埋込層が形成さ
れているので、さらに漏れ電流を小さくできる。
ダイオードは、上述したように第1埋込層14,108
上に、埋込層14,108の全面に接するように第2埋
込層15,109を形成することができるので、漏れ電
流路の形成を防止でき、漏れ電流を小さくできる。ま
た、各実施の形態の半導体レーザダイオードは、図25
に示すように、例えば、メサ部の側面からの距離Lが1
μmとしたとき、第2埋込層の厚さtを0.3μm以上
とすることができる。このように、各実施の形態の半導
体レーザダイオードは、比較的厚い第2埋込層が形成さ
れているので、さらに漏れ電流を小さくできる。
【0077】以上の各実施の形態の説明では、第1埋込
層と第2埋込層とからなる電流ブロック層を形成する場
合について説明したが、2つの埋込層からなる電流ブロ
ック層を備えた半導体レーザーダイオードに限定される
ものではなく、3以上の埋込層を有する半導体レーザダ
イオードを有する半導体レーザダイオードに適用するこ
ともできる。また、実施の形態10及び実施の形態11
を除く各実施の形態では、1つの埋込層からなる電流ブ
ロック層の場合においても適用することができる。
層と第2埋込層とからなる電流ブロック層を形成する場
合について説明したが、2つの埋込層からなる電流ブロ
ック層を備えた半導体レーザーダイオードに限定される
ものではなく、3以上の埋込層を有する半導体レーザダ
イオードを有する半導体レーザダイオードに適用するこ
ともできる。また、実施の形態10及び実施の形態11
を除く各実施の形態では、1つの埋込層からなる電流ブ
ロック層の場合においても適用することができる。
【0078】以上の各実施の形態では、基板1及び第1
第2埋込層等の半導体層について、具体的な組成を挙げ
て説明したが、本発明はこれに限定されるものではな
く、基板上に1又は2以上の半導体層からなるメサ部を
有し、そのメサ部の両側に埋込層を成長させて作製され
る半導体レーザダイオードであれば適用することができ
る。
第2埋込層等の半導体層について、具体的な組成を挙げ
て説明したが、本発明はこれに限定されるものではな
く、基板上に1又は2以上の半導体層からなるメサ部を
有し、そのメサ部の両側に埋込層を成長させて作製され
る半導体レーザダイオードであれば適用することができ
る。
【0079】
【発明の効果】以上詳細に説明したように、本発明に係
る第1の半導体レーザダイオードは、半導体基板上に、
上記メサ部と、該メサ部の両側に選択成長された電流ブ
ロック層とを備えた半導体レーザダイオードにおいて、
上記電流ブロック層は、それぞれ上記メサ部の両側に成
長されてなる第1埋込層と第2埋込層からなり、上記第
2埋込層は上記第1埋込層の上面を全て覆うように成長
されているので、漏れ電流路の形成を防止することがで
き、漏れ電流を少なくできる。
る第1の半導体レーザダイオードは、半導体基板上に、
上記メサ部と、該メサ部の両側に選択成長された電流ブ
ロック層とを備えた半導体レーザダイオードにおいて、
上記電流ブロック層は、それぞれ上記メサ部の両側に成
長されてなる第1埋込層と第2埋込層からなり、上記第
2埋込層は上記第1埋込層の上面を全て覆うように成長
されているので、漏れ電流路の形成を防止することがで
き、漏れ電流を少なくできる。
【0080】また、本発明に係る第1の半導体レーザダ
イオードは、上記第2埋込層は上記メサ部から1μmだ
け横方向に離れた位置において、0.3μm以上の厚さ
を有するので、より効果的に漏れ電流を阻止することが
でき、漏れ電流をさらに少なくできる。
イオードは、上記第2埋込層は上記メサ部から1μmだ
け横方向に離れた位置において、0.3μm以上の厚さ
を有するので、より効果的に漏れ電流を阻止することが
でき、漏れ電流をさらに少なくできる。
【0081】また、本発明に係る第1の半導体レーザダ
イオードの製造方法は、SiO2からなりかつ上記半導
体層に接して形成された第1のマスクと、SiNからな
り上記第1のマスクとは異なる幅を有する第2のマスク
とからなる2段マスクを形成する工程と、上記2段マス
クをエッチングマスクとして、メサ部を形成する工程
と、上記2段マスクの幅が上記第1のマスクと上記第2
のマスクのうちの狭い方の幅と等しくなるようにエッチ
ングすることにより選択成長マスクを形成する工程と、
上記選択成長マスクを用いて上記電流ブロック層を選択
成長させる工程とを含むので、メサエッチングと選択成
長とをそれぞれ最適なマスクを用いて行うことができ、
メサ部の近傍に電流ブロック層を十分な厚さに形成する
ことができる。従って、本発明に係る第1の半導体レー
ザダイオードの製造方法によれば、漏れ電流の少ない半
導体レーザダイオードを製造することができる。
イオードの製造方法は、SiO2からなりかつ上記半導
体層に接して形成された第1のマスクと、SiNからな
り上記第1のマスクとは異なる幅を有する第2のマスク
とからなる2段マスクを形成する工程と、上記2段マス
クをエッチングマスクとして、メサ部を形成する工程
と、上記2段マスクの幅が上記第1のマスクと上記第2
のマスクのうちの狭い方の幅と等しくなるようにエッチ
ングすることにより選択成長マスクを形成する工程と、
上記選択成長マスクを用いて上記電流ブロック層を選択
成長させる工程とを含むので、メサエッチングと選択成
長とをそれぞれ最適なマスクを用いて行うことができ、
メサ部の近傍に電流ブロック層を十分な厚さに形成する
ことができる。従って、本発明に係る第1の半導体レー
ザダイオードの製造方法によれば、漏れ電流の少ない半
導体レーザダイオードを製造することができる。
【0082】また、本発明に係る第1の半導体レーザダ
イオードの製造方法では、上記第1のマスクの幅を上記
第2のマスクの幅より広くすることにより、容易に2段
マスクを形成することができる。
イオードの製造方法では、上記第1のマスクの幅を上記
第2のマスクの幅より広くすることにより、容易に2段
マスクを形成することができる。
【0083】また、本発明に係る第1の半導体レーザダ
イオードの製造方法では、上記第1のマスクの幅を上記
第2のマスクの幅より狭くすることにより、容易に2段
マスクを形成することができる。
イオードの製造方法では、上記第1のマスクの幅を上記
第2のマスクの幅より狭くすることにより、容易に2段
マスクを形成することができる。
【0084】また、本発明に係る第2の半導体レーザダ
イオードの製造方法は、SiNからなりかつ上記半導体
層に接して形成された第1のマスクと、SiO2からな
り上記第1のマスクより狭い幅を有する第2のマスクと
からなる2段マスクを形成した後、上記2段マスクを用
いてメサ部を形成して、さらに、上記2段マスクにおい
て上記第1のマスクを上記第2のマスクの幅と等しくな
るようにエッチングして、上記選択成長マスクを用いて
上記電流ブロック層を選択成長させるので、メサエッチ
ングと選択成長とをそれぞれ最適なマスクを用いて行う
ことができ、メサ部の近傍に電流ブロック層を十分な厚
さに形成することができる。従って、本発明に係る第2
の半導体レーザダイオードの製造方法によれば、漏れ電
流の少ない半導体レーザダイオードを製造することがで
きる。
イオードの製造方法は、SiNからなりかつ上記半導体
層に接して形成された第1のマスクと、SiO2からな
り上記第1のマスクより狭い幅を有する第2のマスクと
からなる2段マスクを形成した後、上記2段マスクを用
いてメサ部を形成して、さらに、上記2段マスクにおい
て上記第1のマスクを上記第2のマスクの幅と等しくな
るようにエッチングして、上記選択成長マスクを用いて
上記電流ブロック層を選択成長させるので、メサエッチ
ングと選択成長とをそれぞれ最適なマスクを用いて行う
ことができ、メサ部の近傍に電流ブロック層を十分な厚
さに形成することができる。従って、本発明に係る第2
の半導体レーザダイオードの製造方法によれば、漏れ電
流の少ない半導体レーザダイオードを製造することがで
きる。
【0085】また、本発明に係る第3の半導体レーザダ
イオードの製造方法は、厚肉部と該厚肉部の両側に位置
する薄肉部とを有するメサエッチングマスクを形成し、
そのメサエッチングマスクを用いてエッチングすること
により上記メサ部を形成した後、上記メサエッチングマ
スクのうち上記薄肉部をエッチングにより除去すること
により、上記厚肉部からなる選択成長マスクを形成し、
上記選択成長マスクを用いて上記電流ブロック層を選択
成長させるので、メサエッチングと選択成長とをそれぞ
れ最適なマスクを用いて行うことができ、メサ部の近傍
に電流ブロック層を十分な厚さに形成することができ
る。従って、本発明に係る第2の半導体レーザダイオー
ドの製造方法によれば、漏れ電流の少ない半導体レーザ
ダイオードを製造することができる。
イオードの製造方法は、厚肉部と該厚肉部の両側に位置
する薄肉部とを有するメサエッチングマスクを形成し、
そのメサエッチングマスクを用いてエッチングすること
により上記メサ部を形成した後、上記メサエッチングマ
スクのうち上記薄肉部をエッチングにより除去すること
により、上記厚肉部からなる選択成長マスクを形成し、
上記選択成長マスクを用いて上記電流ブロック層を選択
成長させるので、メサエッチングと選択成長とをそれぞ
れ最適なマスクを用いて行うことができ、メサ部の近傍
に電流ブロック層を十分な厚さに形成することができ
る。従って、本発明に係る第2の半導体レーザダイオー
ドの製造方法によれば、漏れ電流の少ない半導体レーザ
ダイオードを製造することができる。
【0086】また、本発明に係る第3の半導体レーザダ
イオードの製造方法では、上記メサエッチングマスク
は、SiO2又はSiNからなる第1マスクと、該第1
マスクと同一の材料からなり上記第1マスクより狭い幅
の第2マスクとを積層することにより形成することによ
り、容易に上記メサエッチングマスクを形成することが
できる。
イオードの製造方法では、上記メサエッチングマスク
は、SiO2又はSiNからなる第1マスクと、該第1
マスクと同一の材料からなり上記第1マスクより狭い幅
の第2マスクとを積層することにより形成することによ
り、容易に上記メサエッチングマスクを形成することが
できる。
【0087】また、本発明に係る第3の半導体レーザダ
イオードの製造方法では、上記メサエッチングマスク
は、SiO2又はSiNからなる第1マスク上に、該第
1マスクと同一の材料からなり上記第1マスクより広い
幅の第2マスクを上記第1マスクを覆うように形成する
ことにより、容易に上記メサエッチングマスクを形成す
ることができる。
イオードの製造方法では、上記メサエッチングマスク
は、SiO2又はSiNからなる第1マスク上に、該第
1マスクと同一の材料からなり上記第1マスクより広い
幅の第2マスクを上記第1マスクを覆うように形成する
ことにより、容易に上記メサエッチングマスクを形成す
ることができる。
【0088】また、本発明に係る第3の半導体レーザダ
イオードの製造方法では、上記第1マスクと第2マスク
との間に、該第1マスクと異なる材料からなる第3マス
クを形成することにより、メサエッチングマスクを精度
よく形成することができ、メサを所望の形状に形成する
ことができる。
イオードの製造方法では、上記第1マスクと第2マスク
との間に、該第1マスクと異なる材料からなる第3マス
クを形成することにより、メサエッチングマスクを精度
よく形成することができ、メサを所望の形状に形成する
ことができる。
【0089】さらに、本発明に係る第4の半導体レーザ
ダイオードの製造方法は、上記メサ部と接するように形
成された第1マスク上の少なくとも一部に上記第1マス
クとは熱膨張係数の異なる異種材料からなる異種材料部
を形成することにより上記第1マスクと上記異種材料部
からなる選択成長マスクを作製することを含むので、選
択成長時にメサ部近傍の選択成長を促進するように選択
成長マスクを変形させたり、又はメサ部近傍の選択成長
を阻害するように選択成長マスクが変形することを防止
でき、メサ部近傍において電流ブロック層を十分な厚さ
に形成することができる。これによって、漏れ電流の少
ない半導体レーザダイオードを製造することができる。
ダイオードの製造方法は、上記メサ部と接するように形
成された第1マスク上の少なくとも一部に上記第1マス
クとは熱膨張係数の異なる異種材料からなる異種材料部
を形成することにより上記第1マスクと上記異種材料部
からなる選択成長マスクを作製することを含むので、選
択成長時にメサ部近傍の選択成長を促進するように選択
成長マスクを変形させたり、又はメサ部近傍の選択成長
を阻害するように選択成長マスクが変形することを防止
でき、メサ部近傍において電流ブロック層を十分な厚さ
に形成することができる。これによって、漏れ電流の少
ない半導体レーザダイオードを製造することができる。
【0090】また、本発明に係る第4の半導体レーザダ
イオードの製造方法では、上記異種材料を上記第1のマ
スクの材料に比較して熱膨張係数の小さい材料としかつ
上記異種材料部を上記第1マスク上のほぼ全面に形成す
るようにすることにより、選択成長時の高温状態におい
て、基板と選択成長マスクとの間の空間を広げるように
選択成長マスクを湾曲させることができるので、選択成
長させる部分に原料ガスを十分回り込ませるようにで
き、メサ部近傍において電流ブロック層を十分な厚さに
形成することができる。これによって、漏れ電流のより
少ない半導体レーザダイオードを製造することができ
る。
イオードの製造方法では、上記異種材料を上記第1のマ
スクの材料に比較して熱膨張係数の小さい材料としかつ
上記異種材料部を上記第1マスク上のほぼ全面に形成す
るようにすることにより、選択成長時の高温状態におい
て、基板と選択成長マスクとの間の空間を広げるように
選択成長マスクを湾曲させることができるので、選択成
長させる部分に原料ガスを十分回り込ませるようにで
き、メサ部近傍において電流ブロック層を十分な厚さに
形成することができる。これによって、漏れ電流のより
少ない半導体レーザダイオードを製造することができ
る。
【0091】また、本発明に係る第4の半導体レーザダ
イオードの製造方法では、上記異種材料部として、互い
に平行でかつ上記共振方向に直交する複数のストリップ
形状部分を形成するようにすることにより、選択成長時
にメサ部近傍の選択成長を阻害するように選択成長マス
クが変形するのを防止でき、選択成長させる部分への原
料ガスの供給を阻害することなく、選択成長させること
ができるので、メサ部近傍において電流ブロック層の厚
さが薄くなるのを防止できる。これによって、漏れ電流
の少ない半導体レーザダイオードを製造することができ
る。
イオードの製造方法では、上記異種材料部として、互い
に平行でかつ上記共振方向に直交する複数のストリップ
形状部分を形成するようにすることにより、選択成長時
にメサ部近傍の選択成長を阻害するように選択成長マス
クが変形するのを防止でき、選択成長させる部分への原
料ガスの供給を阻害することなく、選択成長させること
ができるので、メサ部近傍において電流ブロック層の厚
さが薄くなるのを防止できる。これによって、漏れ電流
の少ない半導体レーザダイオードを製造することができ
る。
【0092】本発明に係る第5の半導体レーザダイオー
ドの製造方法は、上記メサ部と接するように形成されか
つ格子状に厚さの厚い部分が形成されてなる選択成長マ
スクを作製することを含むことにより、選択成長時にメ
サ部近傍の選択成長を阻害するように選択成長マスクが
変形するのを防止できるので、選択成長させる部分への
原料ガスの供給を阻害することなく、選択成長させるこ
とができ、メサ部近傍において電流ブロック層の厚さが
薄くなるのを防止できる。これによって、漏れ電流の少
ない半導体レーザダイオードを製造することができる。
ドの製造方法は、上記メサ部と接するように形成されか
つ格子状に厚さの厚い部分が形成されてなる選択成長マ
スクを作製することを含むことにより、選択成長時にメ
サ部近傍の選択成長を阻害するように選択成長マスクが
変形するのを防止できるので、選択成長させる部分への
原料ガスの供給を阻害することなく、選択成長させるこ
とができ、メサ部近傍において電流ブロック層の厚さが
薄くなるのを防止できる。これによって、漏れ電流の少
ない半導体レーザダイオードを製造することができる。
【0093】本発明に係る第6の半導体レーザダイオー
ドの製造方法は、上記選択成長マスクを用いて上記メサ
部の両側に第1埋込層を形成することと、上記第1埋込
層を形成した後に上記選択成長マスクを除去すること
と、上記選択成長マスクを除去した後に上記メサ部上及
び該メサ部の両側の上記第1埋込層上に、表面が実質的
に平坦になる厚さまで第2半導体層を成長させること
と、上記第2半導体層の表面から一様に上記メサ部の表
面が露出するまでエッチングすることにより、上記メサ
部の両側の上記第1埋込層上に第2埋込層を形成するこ
ととを含み、上記第1と第2埋込層からなる上記電流ブ
ロック層を形成しているので、第2埋込層を比較的厚く
形成することができ、漏れ電流の少ない半導体レーザダ
イオードを製造することができる。
ドの製造方法は、上記選択成長マスクを用いて上記メサ
部の両側に第1埋込層を形成することと、上記第1埋込
層を形成した後に上記選択成長マスクを除去すること
と、上記選択成長マスクを除去した後に上記メサ部上及
び該メサ部の両側の上記第1埋込層上に、表面が実質的
に平坦になる厚さまで第2半導体層を成長させること
と、上記第2半導体層の表面から一様に上記メサ部の表
面が露出するまでエッチングすることにより、上記メサ
部の両側の上記第1埋込層上に第2埋込層を形成するこ
ととを含み、上記第1と第2埋込層からなる上記電流ブ
ロック層を形成しているので、第2埋込層を比較的厚く
形成することができ、漏れ電流の少ない半導体レーザダ
イオードを製造することができる。
【0094】また、本発明に係る第6の半導体レーザダ
イオードの製造方法においてさらに、上記第1埋込層を
形成する前に、上記メサ部上にエッチングストッパー層
を形成することを含むことにより、第2埋込層のエッチ
ングの制御が容易にできるので、精度よく第2埋込層の
膜厚を制御することができ、より漏れ電流の少ない半導
体レーザダイオードを製造することができる。
イオードの製造方法においてさらに、上記第1埋込層を
形成する前に、上記メサ部上にエッチングストッパー層
を形成することを含むことにより、第2埋込層のエッチ
ングの制御が容易にできるので、精度よく第2埋込層の
膜厚を制御することができ、より漏れ電流の少ない半導
体レーザダイオードを製造することができる。
【0095】また、本発明に係る第6の半導体レーザダ
イオードの製造方法においてさらに、上記第1埋込層を
形成する前に、上記メサ部上にエッチング促進層を形成
することを含むことにより、第2埋込層のエッチングの
制御が容易にできるので、精度よく第2埋込層の膜厚を
制御することができ、より漏れ電流の少ない半導体レー
ザダイオードを製造することができる。
イオードの製造方法においてさらに、上記第1埋込層を
形成する前に、上記メサ部上にエッチング促進層を形成
することを含むことにより、第2埋込層のエッチングの
制御が容易にできるので、精度よく第2埋込層の膜厚を
制御することができ、より漏れ電流の少ない半導体レー
ザダイオードを製造することができる。
【図1】 本発明に係る実施の形態1の半導体レーザダ
イオードの製造工程におけるメサエッチングに使用する
2段マスクを示す模式図である。
イオードの製造工程におけるメサエッチングに使用する
2段マスクを示す模式図である。
【図2】 本発明に係る実施の形態1の半導体レーザダ
イオードの半導体層構成を示す模式的な断面図である。
イオードの半導体層構成を示す模式的な断面図である。
【図3】 本発明に係る実施の形態1の半導体レーザダ
イオードの製造工程における前半の各工程時における模
式的な断面図である。
イオードの製造工程における前半の各工程時における模
式的な断面図である。
【図4】 本発明に係る実施の形態1の半導体レーザダ
イオードの製造工程における後半の各工程時における模
式的な断面図である。
イオードの製造工程における後半の各工程時における模
式的な断面図である。
【図5】 本発明に係る実施の形態2の半導体レーザダ
イオードの製造工程における前半の各工程時における模
式的な断面図である。
イオードの製造工程における前半の各工程時における模
式的な断面図である。
【図6】 本発明に係る実施の形態2の半導体レーザダ
イオードの製造工程における後半の各工程時における模
式的な断面図である。
イオードの製造工程における後半の各工程時における模
式的な断面図である。
【図7】 本発明に係る実施の形態3の半導体レーザダ
イオードの製造工程における前半の各工程時における模
式的な断面図である。
イオードの製造工程における前半の各工程時における模
式的な断面図である。
【図8】 本発明に係る実施の形態3の半導体レーザダ
イオードの製造工程における後半の各工程時における模
式的な断面図である。
イオードの製造工程における後半の各工程時における模
式的な断面図である。
【図9】 本発明に係る実施の形態4の半導体レーザダ
イオードの製造工程における前半の各工程時における模
式的な断面図である。
イオードの製造工程における前半の各工程時における模
式的な断面図である。
【図10】 本発明に係る実施の形態4の半導体レーザ
ダイオードの製造工程における後半の各工程時における
模式的な断面図である。
ダイオードの製造工程における後半の各工程時における
模式的な断面図である。
【図11】 本発明に係る実施の形態5の半導体レーザ
ダイオードの製造工程における前半の各工程時における
模式的な断面図である。
ダイオードの製造工程における前半の各工程時における
模式的な断面図である。
【図12】 本発明に係る実施の形態5の半導体レーザ
ダイオードの製造工程における後半の各工程時における
模式的な断面図である。
ダイオードの製造工程における後半の各工程時における
模式的な断面図である。
【図13】 本発明に係る実施の形態6の半導体レーザ
ダイオードの製造工程における前半の各工程時における
模式的な断面図である。
ダイオードの製造工程における前半の各工程時における
模式的な断面図である。
【図14】 本発明に係る実施の形態6の半導体レーザ
ダイオードの製造工程における後半の各工程時における
模式的な断面図である。
ダイオードの製造工程における後半の各工程時における
模式的な断面図である。
【図15】 本発明に係る実施の形態7の半導体レーザ
ダイオードの製造工程におけるメサエッチングに使用す
る2重マスクを示す模式図である。
ダイオードの製造工程におけるメサエッチングに使用す
る2重マスクを示す模式図である。
【図16】 本発明に係る実施の形態7の半導体レーザ
ダイオードの製造工程における選択成長時の2段マスク
を示す模式図である。
ダイオードの製造工程における選択成長時の2段マスク
を示す模式図である。
【図17】 本発明に係る実施の形態7の半導体レーザ
ダイオードの製造工程における前半の各工程時における
模式的な断面図である。
ダイオードの製造工程における前半の各工程時における
模式的な断面図である。
【図18】 本発明に係る実施の形態7の半導体レーザ
ダイオードの製造工程における後半の各工程時における
模式的な断面図である。
ダイオードの製造工程における後半の各工程時における
模式的な断面図である。
【図19】 本発明に係る実施の形態8の半導体レーザ
ダイオードの製造工程における選択成長マスクを示す斜
視図である。
ダイオードの製造工程における選択成長マスクを示す斜
視図である。
【図20】 本発明に係る実施の形態8の半導体レーザ
ダイオードの製造工程における選択成長時の選択成長マ
スクを示す斜視図である。
ダイオードの製造工程における選択成長時の選択成長マ
スクを示す斜視図である。
【図21】 本発明に係る実施の形態9の半導体レーザ
ダイオードの製造工程における選択成長マスクを示す斜
視図である。
ダイオードの製造工程における選択成長マスクを示す斜
視図である。
【図22】 本発明に係る実施の形態10の半導体レー
ザダイオードの製造工程における前半の各工程時におけ
る模式的な断面図である。
ザダイオードの製造工程における前半の各工程時におけ
る模式的な断面図である。
【図23】 本発明に係る実施の形態10の半導体レー
ザダイオードの製造工程における後半の各工程時におけ
る模式的な断面図である。
ザダイオードの製造工程における後半の各工程時におけ
る模式的な断面図である。
【図24】 本発明に係る実施の形態11の半導体レー
ザダイオードの製造工程における主要な工程における模
式的な断面図である。
ザダイオードの製造工程における主要な工程における模
式的な断面図である。
【図25】 本発明に係る半導体レーザダイオードの構
成を模式的に示す断面図である。
成を模式的に示す断面図である。
【図26】 第1の従来例の半導体レーザダイオードの
製造工程における主要な工程における模式的な断面図で
ある。
製造工程における主要な工程における模式的な断面図で
ある。
【図27】 第2の従来例の半導体レーザダイオードの
製造工程における前半の各工程時における模式的な断面
図である。
製造工程における前半の各工程時における模式的な断面
図である。
【図28】 第2の従来例の半導体レーザダイオードの
製造工程における後半の各工程時における模式的な断面
図である。
製造工程における後半の各工程時における模式的な断面
図である。
1 基板、2 n側クラッド層、3 活性層、4 p側
クラッド層、5 メサ部、11,11a,11c,11
f 窒化膜マスク、12,12a,12c,12d 酸
化物マスク、11b,11e,12b,150a,16
0a ひさし部、14,108 第1埋込層、15,1
09 第2埋込層、16 p−InP層、17 コンタ
クト層、18,18a,19,19a,20,21,2
2,20a,21a,106,107,112,11
7,127 絶縁膜、18c 厚肉部、18b 薄肉
部、100,150,160 選択成長マスク、102
n−InGaAsP光閉じ込め層、103 InGa
AsP−MQW量子井戸活性層、104 アンドープI
nGaAsP光閉じ込め層、105 p−InP第1ク
ラッド層、110 p−InP第2クラッド層、111
p+−InGaAsコンタクト層、113 Ti/A
u蒸着電極、114 Auメッキ電極、115 AuG
e/Ni/Ti/Pt/Au蒸着電極、116 Auメ
ッキ電極、137エッチングストッパー層、147 エ
ッチング促進層。
クラッド層、5 メサ部、11,11a,11c,11
f 窒化膜マスク、12,12a,12c,12d 酸
化物マスク、11b,11e,12b,150a,16
0a ひさし部、14,108 第1埋込層、15,1
09 第2埋込層、16 p−InP層、17 コンタ
クト層、18,18a,19,19a,20,21,2
2,20a,21a,106,107,112,11
7,127 絶縁膜、18c 厚肉部、18b 薄肉
部、100,150,160 選択成長マスク、102
n−InGaAsP光閉じ込め層、103 InGa
AsP−MQW量子井戸活性層、104 アンドープI
nGaAsP光閉じ込め層、105 p−InP第1ク
ラッド層、110 p−InP第2クラッド層、111
p+−InGaAsコンタクト層、113 Ti/A
u蒸着電極、114 Auメッキ電極、115 AuG
e/Ni/Ti/Pt/Au蒸着電極、116 Auメ
ッキ電極、137エッチングストッパー層、147 エ
ッチング促進層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 瀧口 透 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 Fターム(参考) 5F045 AA04 AB12 AD10 CA12 DA51 5F073 AA21 AA53 AA74 BA01 CA12 CB02 DA05 DA22 DA24 EA28
Claims (17)
- 【請求項1】 半導体基板上に、長手方向が共振方向と
一致するように所定の幅に形成されたメサ部と、該メサ
部の両側に選択成長された電流ブロック層とを備えた半
導体レーザダイオードにおいて、 上記電流ブロック層は、それぞれ上記メサ部の両側に成
長されてなる第1埋込層と第2埋込層からなり、上記第
2埋込層は上記第1埋込層の上面を全て覆うように成長
されていることを特徴とする半導体レーザダイオード。 - 【請求項2】 上記メサ部上面の幅は略1μmであり、
上記第2埋込層は上記メサ部から1μmだけ横方向に離
れた位置において、0.3μm以上の厚さを有する請求
項1記載の半導体レーザダイオード。 - 【請求項3】 半導体基板上に、長手方向が共振方向と
一致するように所定の幅に形成されたメサ部と、該メサ
部の両側に選択成長された電流ブロック層とを備えた半
導体レーザダイオードの製造方法において、 上記半導体基板上に複数の半導体層を形成した後、Si
O2からなりかつ上記半導体層に接して形成された第1
のマスクと、SiNからなり上記第1のマスクとは異な
る幅を有する第2のマスクとからなる2段マスクを形成
するマスク形成工程と、 上記2段マスクをエッチングマスクとして、上記メサ部
を形成するメサエッチング工程と、 上記メサエッチング工程後に、上記2段マスクの幅が上
記第1のマスクと上記第2のマスクのうちの狭い方の幅
と等しくなるようにエッチングすることにより選択成長
マスクを形成するマスクエッチング工程と、 上記選択成長マスクを用いて上記電流ブロック層を選択
成長させる選択成長工程とを含むことを特徴とする半導
体レーザダイオードの製造方法。 - 【請求項4】 上記第1のマスクの幅を上記第2のマス
クの幅より広くした請求項3記載の半導体レーザダイオ
ードの製造方法。 - 【請求項5】 上記第1のマスクの幅を上記第2のマス
クの幅より狭くした請求項3記載の半導体レーザダイオ
ードの製造方法。 - 【請求項6】 半導体基板上に、長手方向が共振方向と
一致するように所定の幅に形成されたメサ部と、該メサ
部の両側に選択成長された電流ブロック層とを備えた半
導体レーザダイオードの製造方法において、 上記半導体基板上に複数の半導体層を形成した後、Si
Nからなりかつ上記半導体層に接して形成された第1の
マスクと、SiO2からなり上記第1のマスクより狭い
幅を有する第2のマスクとからなる2段マスクを形成す
るマスク形成工程と、 上記2段マスクをエッチングマスクとして、上記2段マ
スクの両側に位置する上記複数の半導体層をエッチング
することにより上記メサ部を形成するメサエッチング工
程と、 上記メサエッチング工程後に、上記2段マスクにおいて
上記第1のマスクを上記第2のマスクの幅と等しくなる
ようにエッチングすることにより選択成長マスクを形成
するマスクエッチング工程と、 上記選択成長マスクを用いて上記電流ブロック層を選択
成長させる選択成長工程とを含むことを特徴とする半導
体レーザダイオードの製造方法。 - 【請求項7】 半導体基板上に、長手方向が共振方向と
一致するように所定の幅に形成されたメサ部と、該メサ
部の両側に選択成長された電流ブロック層とを備えた半
導体レーザダイオードの製造方法において、 上記半導体基板上に複数の半導体層を形成した後、該半
導体層上に、厚肉部と該厚肉部の両側に位置する薄肉部
とを有するメサエッチングマスクを形成するメサエッチ
ングマスク形成工程と、 上記メサエッチングマスクを用いて、該メサエッチング
マスクの両側に位置する上記複数の半導体層をエッチン
グすることにより上記メサ部を形成するメサエッチング
工程と、 上記メサエッチング工程後に、上記メサエッチングマス
クのうち上記薄肉部をエッチングにより除去することに
より、上記厚肉部からなる選択成長マスクを形成するマ
スクエッチング工程と、 上記選択成長マスクを用いて上記電流ブロック層を選択
成長させる選択成長工程とを含むことを特徴とする半導
体レーザダイオードの製造方法。 - 【請求項8】 上記メサエッチングマスクは、SiO2
又はSiNからなる第1マスクと、該第1マスクと同一
の材料からなり上記第1マスクより狭い幅の第2マスク
とを積層することにより形成されている請求項7記載の
半導体レーザダイオードの製造方法。 - 【請求項9】 上記メサエッチングマスクは、SiO2
又はSiNからなる第1マスク上に、該第1マスクと同
一の材料からなり上記第1マスクより広い幅の第2マス
クを上記第1マスクを覆うように形成されている請求項
7記載の半導体レーザダイオードの製造方法。 - 【請求項10】 上記第1マスクと第2マスクとの間
に、該第1マスクと異なる材料からなる第3マスクを形
成することを特徴とする請求項7記載の半導体レーザダ
イオードの製造方法。 - 【請求項11】 半導体基板上に、長手方向が共振方向
と一致するように所定の幅に形成されたメサ部と、該メ
サ部の両側に選択成長された電流ブロック層とを備えた
半導体レーザダイオードの製造方法において、 上記メサ部と接するように形成された第1マスク上の少
なくとも一部に上記第1マスクとは熱膨張係数の異なる
異種材料からなる異種材料部を形成することにより上記
第1マスクと上記異種材料部からなる選択成長マスクを
作製することを含むことを特徴とする半導体レーザダイ
オードの製造方法。 - 【請求項12】 上記異種材料は、上記第1のマスクの
材料に比較して熱膨張係数の小さい材料であって、かつ
上記異種材料部を上記第1マスク上のほぼ全面に形成し
た請求項11記載の半導体レーザダイオードの製造方
法。 - 【請求項13】 上記異種材料部として、互いに平行で
かつ上記共振方向に直交する複数のストリップ形状部分
を形成した請求項11記載の半導体レーザダイオードの
製造方法。 - 【請求項14】 半導体基板上に、長手方向が共振方向
と一致するように所定の幅に形成されたメサ部と、該メ
サ部の両側に選択成長された電流ブロック層とを備えた
半導体レーザダイオードの製造方法において、 上記メサ部と接するように形成されかつ格子状に厚さの
厚い部分が形成されてなる選択成長マスクを作製するこ
とを含むことを特徴とする半導体レーザダイオードの製
造方法。 - 【請求項15】 半導体基板上に、長手方向が共振方向
と一致するように所定の幅に形成されたメサ部と、該メ
サ部の両側に選択成長マスクを用いて選択成長された電
流ブロック層とを備えた半導体レーザダイオードの製造
方法において、 上記選択成長マスクを用いて上記メサ部の両側に第1埋
込層を形成することと、 上記第1埋込層を形成した後に上記選択成長マスクを除
去することと、 上記選択成長マスクを除去した後に上記メサ部上及び該
メサ部の両側の上記第1埋込層上に、表面が実質的に平
坦になる厚さまで第2半導体層を成長させることと、 上記第2半導体層の表面から一様に上記メサ部の表面が
露出するまでエッチングすることにより、上記メサ部の
両側の上記第1埋込層上に第2埋込層を形成することと
を含み、 上記第1と第2埋込層からなる上記電流ブロック層を形
成することを特徴とする半導体レーザダイオードの製造
方法。 - 【請求項16】 上記製造方法においてさらに、上記第
1埋込層を形成する前に、上記メサ部上にエッチングス
トッパー層を形成することを含む請求項15の半導体レ
ーザダイオードの製造方法。 - 【請求項17】 上記製造方法においてさらに、上記第
1埋込層を形成する前に、上記メサ部上にエッチング促
進層を形成することを含む請求項15の半導体レーザダ
イオードの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11070242A JP2000269604A (ja) | 1999-03-16 | 1999-03-16 | 半導体レーザダイオードとその製造方法 |
US09/395,956 US6277663B1 (en) | 1999-03-16 | 1999-09-14 | Method of producing semiconductor laser diode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11070242A JP2000269604A (ja) | 1999-03-16 | 1999-03-16 | 半導体レーザダイオードとその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000269604A true JP2000269604A (ja) | 2000-09-29 |
Family
ID=13425914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11070242A Pending JP2000269604A (ja) | 1999-03-16 | 1999-03-16 | 半導体レーザダイオードとその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6277663B1 (ja) |
JP (1) | JP2000269604A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7084044B2 (en) * | 2002-04-11 | 2006-08-01 | Triquint Technology Holding Co. | Optoelectronic device and method of manufacture thereof |
KR100939865B1 (ko) | 2007-05-04 | 2010-01-29 | 엘에스전선 주식회사 | 언더 컷 비율이 향상된 메사 구조의 제작방법 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7008805B2 (en) * | 2002-12-10 | 2006-03-07 | Triquint Technology Holding Co. | Optical device and method of manufacture thereof |
US7018861B2 (en) * | 2003-01-24 | 2006-03-28 | Agilent Technologies, Inc. | Method of manufacturing integrated semiconductor devices and related devices |
JP6220614B2 (ja) * | 2013-09-20 | 2017-10-25 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5316967A (en) * | 1992-01-21 | 1994-05-31 | Mitsubishi Denki Kabushiki Kaisha | Method for producing semiconductor device |
KR970054992A (ko) | 1995-12-29 | 1997-07-31 | 김주용 | 레이저 다이오드 제조방법 |
KR19980072425A (ko) | 1997-03-05 | 1998-11-05 | 김광호 | 광원소자의 매몰 헤테로우 구조 형성방법 및 그에 사용되는 식각마스크 |
-
1999
- 1999-03-16 JP JP11070242A patent/JP2000269604A/ja active Pending
- 1999-09-14 US US09/395,956 patent/US6277663B1/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7084044B2 (en) * | 2002-04-11 | 2006-08-01 | Triquint Technology Holding Co. | Optoelectronic device and method of manufacture thereof |
KR100939865B1 (ko) | 2007-05-04 | 2010-01-29 | 엘에스전선 주식회사 | 언더 컷 비율이 향상된 메사 구조의 제작방법 |
Also Published As
Publication number | Publication date |
---|---|
US6277663B1 (en) | 2001-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100770438B1 (ko) | 반도체발광소자 | |
JP2827326B2 (ja) | 半導体レーザの製造方法 | |
GB2267602A (en) | Method of making semiconductor laser | |
US7184640B2 (en) | Buried heterostructure device fabricated by single step MOCVD | |
JP2000269604A (ja) | 半導体レーザダイオードとその製造方法 | |
JPH09237940A (ja) | 半導体装置,及びその製造方法 | |
US5805628A (en) | Semiconductor laser | |
EP0560491B1 (en) | Semiconductor laser device and method of producing the same | |
US5360763A (en) | Method for fabricating an optical semiconductor device | |
JPH09186399A (ja) | レーザダイオード製造方法 | |
JP3038424B2 (ja) | 埋め込み構造半導体レーザとその製造方法 | |
US6387746B2 (en) | Method of fabricating semiconductor laser diode | |
JPH07111361A (ja) | 埋込型半導体レーザ素子及びその製造方法 | |
JPH08330665A (ja) | 光半導体レーザの製造方法 | |
JP2710248B2 (ja) | 半導体レーザの製造方法 | |
JP2002246679A (ja) | 半導体レーザ素子およびその製造方法 | |
KR100289146B1 (ko) | 매몰 헤테로구조체인 레이저 다이오드의 메사를 형성시키는 방법 | |
KR100283958B1 (ko) | 레이저 다이오드 제작 방법 | |
EP0997995A1 (en) | Fabrication method of semiconductor laser | |
JP3602814B2 (ja) | 半導体装置の製造方法 | |
JP2996221B2 (ja) | 半導体レーザ及びその製造方法 | |
JPH07176830A (ja) | 半導体発光素子の製造方法 | |
JPH09148670A (ja) | 半導体レーザ及びその製造方法 | |
JP2001332530A (ja) | 基板の製造方法および半導体装置の製造方法並びに半導体発光素子 | |
JPH0730195A (ja) | 半導体素子及びその製造方法 |