JPH10243642A - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JPH10243642A JPH10243642A JP9346198A JP34619897A JPH10243642A JP H10243642 A JPH10243642 A JP H10243642A JP 9346198 A JP9346198 A JP 9346198A JP 34619897 A JP34619897 A JP 34619897A JP H10243642 A JPH10243642 A JP H10243642A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- output
- triangular wave
- switching power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
池本数で動作させるためと、電池寿命を伸ばすためにス
イッチング電源装置がある。電池の電圧が負荷電圧がよ
りも低いくても、高くても、安定した電圧を効率よく供
給することができるスイッチング電源装置を提供するこ
とを目的とする。 【解決手段】第1、第2の三角波発生回路からの相反転
した2つの三角波を生成する。入力電圧を降圧するため
の第1のスイッチング回路(DC)と、入力電圧を昇圧
するための第2のスイッチング回路(UC)とのいずれ
かからの電圧レベルに比例した信号と、2つの三角波を
比較してパルス信号を生成する。このパルス信号を用い
て、第1、第2のスイッチング回路を制御する。
Description
電子機器等に使われ、電池電圧より高いまたは低い出力
電圧を得る昇降圧型スイッチング電源装置に関するもの
である。
て、少ない電池本数で動作させるためと、電池寿命を伸
ばすためにスイッチング電源装置が多く用いられてい
る。以下図面を参照しながら、上述した従来のスイッチ
ング電源装置の一例について説明する。従来のスイッチ
ング電源装置の回路図である図8において、トランジス
タQ51は比較器7から抵抗器R53を介して入力する
パルスによってオン、オフ制御される。まずトランジス
タQ51がオンになったときには、電池1からフライバ
ックコイルL51の一次コイルL51aを通してトラン
ジスタQ51に電流が流れ、このとき、平滑用コンデン
サC3に蓄積されていた電荷がダイオードD51と抵抗
器R51を通してコンデンサC51を充電し、つぎにQ
51がオフになると、トランジスタQ51のコレクタ側
の電圧はフライバックコイルL51のフライバックによ
って二次コイル51b他端が上がり、C51の電圧が加
わってさらに上昇した電圧で抵抗器R52を通してトラ
ンジスタQ52のベースに流れ込むため、トランジスタ
Q52はオンになって、トランジスタQ51がオン中に
L51の一次コイルL51aに蓄積されたエネルギーは
トランジスタQ52を通してコンデンサC3に蓄積され
る。ここでダイオードD51はコンデンサC51の電荷
がコンデンサC3に逆流するのを防止して有効にトラン
ジスタQ52のベースに流し込むためのダイオードであ
り、コンデンサC2はフライバックコイルL51に流れ
るリップル電流を吸収するためためのコンデンサーであ
り、コンデンサC52はトランジスタQ52の発振を防
止するためのものである。
使用の電子機器を動作させる負荷回路13に与える電圧
は、抵抗器R1と可変抵抗器VR1と抵抗器R2の直列
回路で分割され、基準電圧源3との差電圧が抵抗器R3
とコンデンサC1で帰還された演算増幅器2で増幅され
る。コンデンサC1の目的は低域ゲインを大きくして定
常偏差を小さくし、高域ゲインは抵抗器R3で制限して
発振しないようにするためのものである。つぎに、演算
増幅器2の出力は比較器7によって三角波発生回路51
の出力である三角波と比較してパルス幅変調(以後PW
Mと略す。)され、抵抗器R53を通してトランジスタ
Q51を駆動する。
両端の負荷電圧がよりも低いときは、その電圧差に応じ
たデューティーでトランジスタQ51がPWM駆動さ
れ、昇圧型スイッチング電源として動作し、電池1の電
圧がコンデンサC3の両端の負荷電圧がよりも高いとき
はPWMデューティーが小さくなり、コンデンサC51
に蓄積される電荷が少なくなり、トランジスタQ52の
ベース電流が下がり、トランジスタQ52のコレクタと
エミッタ間の電位差が開くことにより、電圧制御され
る。このほか、スイッチング電源装置は、特開平2−5
1357号明細書にも開示されている。
うな従来のスイッチング電源装置は、電池1の電圧がコ
ンデンサC3の両端の負荷電圧よりも高いときは、トラ
ンジスタQ52のコレクタとエミッタ間の電位差が開く
ことにより、電圧制御されるため、効率が悪いという問
題点を有していた。
めのもので、電池1の電圧がコンデンサC3の両端の負
荷電圧がよりも低いくても、高くても、効率が高いスイ
ッチング電源装置を提供することを目的としてなされた
ものである。
に本発明の第1の観点によるスイッチング電源装置は、
入力電圧を降圧するための降圧型スイッチング回路と、
入力電圧を昇圧するための昇圧型スイッチング回路と、
前記降圧型、昇圧型スイッチング回路に接続され、エネ
ルギーを蓄積し、放出するコイルと、前記降圧型、昇圧
型スイッチング素子の出力を平滑するコンデンサと、前
記コンデンサの電圧を基準電圧と比較して増幅する増幅
器と、第1の三角波発生回路と、該第1の三角波発生回
路とは異なった電圧範囲の出力を持った第2の三角波発
生回路と、前記増幅器の出力と前記第1の三角波発生回
路の出力とを比較した結果で前記降圧型スイッチング回
路を駆動する第1の比較器と、前記増幅器の出力と前記
第2の三角波発生装置の出力とを比較した結果で前記昇
圧型スイッチング回路を駆動する第2の比較器とを備え
たことを特徴とするスイッチング電源装置である。
は、第2または第1の三角波発生回路は、第1または第
2の三角波発生回路の出力を基に波形を合成するよう構
成されたことを特徴とする第1の観点に基づくスイッチ
ング電源装置である。
は、前記第1または第2の三角波発生回路は外部クロッ
クに同期するように構成されたことを特徴とする第1の
観点に基づくスイッチング電源装置である。
は、前記第1の三角波発生回路の出力と前記第2の三角
波発生回路の出力は、所定の電位に対して互いに反転さ
れた関係にあることを特徴とする第1の観点に基づくス
イッチング電源装置である。
は、第1または第2の三角波発生回路に同期したパルス
を発生するパルス発生回路を有し、前記パルス発生回路
の出力で昇圧型スイッチング回路にデューティー制限を
加えるように構成したことを特徴とする第1の観点に基
づくスイッチング電源装置である。
は、降圧型スイッチング回路は、電源側とコイルとの間
に直列接続された第1トランジスタと、その第1トラン
ジスタのコイル側とアースとの間に接続された第1ダイ
オードとにより構成されたことを特徴とする第1の観点
に基づくスイッチング電源装置である。
は、昇圧型スイッチング回路は、コイルの負荷側とアー
スとの間に接続された第2トランジスタと、負荷側とコ
イルとの間に直列接続された第2ダイオードとにより構
成されたことを特徴とする第1の観点に基づくスイッチ
ング電源装置である。
は、降圧型スイッチング回路は、電源側とコイルとの間
に直列接続された第1トランジスタと、その第1トラン
ジスタのコイル側とアースとの間に接続された第3トラ
ンジスタとにより構成され、第1、第3トランジスタ
は、互いに逆のオン・オフ動作を行なうことを特徴とす
る第1の観点に基づくスイッチング電源装置である。
は、昇圧型スイッチング回路は、コイルの負荷側とアー
スとの間に接続された第2トランジスタと、負荷側とコ
イルとの間に直列接続された第4トランジスタとにより
構成され、第2、第4トランジスタは、互いに逆のオン
・オフ動作を行なうことを特徴とする第1の観点に基づ
くスイッチング電源装置である。
スイッチング電源装置について、図面を参照しながら詳
細に説明する。図1は本発明にかかる第1の実施形態の
スイッチング電源装置のブロック図、図2は第1の三角
波発生回路8および第2の三角波発生回路9のブロック
図である。
接続した電池1の正電圧は第1のスイッチング素子であ
るNチャンネルMOSトランジスタQ1のドレインに接
続され、そのソースはアノードを接地したダイオードD
1のカソードとコイルL1の一端とに接続され、コイル
L1の他端は電池使用の電子機器を動作させる負荷回路
13に並列に接続した電解コンデンサC3の正端子に接
続されている。また電池1の正端子はコイルL2、ダイ
オードD2を介して同じくコンデンサC3の正端子に接
続され、コイルL2とダイオードD2のアノードとの接
続点からは第2のスイッチング素子を構成しているNチ
ャンネルMOSトランジスタQ2のドレインに接続さ
れ、そのソースは接地されている。
ドD1は降圧型スイッチング電源(ダウンコンバータ)
DCを構成し、トランジスタQ2、コイルL2、ダイオ
ードD2は昇圧型スイッチング電源(アップコンバー
タ)UCを構成する。後で説明するように、トランジス
タQ2がオフのときは、トランジスタQ1に パルス信
号S8(図3(g))が送られ、降圧型スイッチング電源
DCが駆動され、電池1からの電流がコイルL1に蓄積
され、コンデンサC3で平滑化され、負荷回路13に加
えられる。降圧型スイッチング電源DCが駆動されるの
は、電池1の電圧Voが、負荷回路13に加わる電圧V
Lより高いときである。
トランジスタQ2にパルス信号S4(図3(c))が送ら
れ、昇圧型スイッチング電源UCが駆動され、電池1か
らの電流がコイルL2に蓄積され、コンデンサC3で平
滑化され、負荷回路13に加えられる。昇圧型スイッチ
ング電源UCが駆動されるのは、電池1の電圧Voが、
負荷回路13に加わる電圧VLより低いときである。
1、可変抵抗器VR1および抵抗器R2の直列回路が接
続され、可変抵抗器VR1の可変端子は出力端子と
(−)入力端子との間にコンデンサC1と抵抗器R3の
直列回路を接続し、(+)入力端子には基準電圧源3の
(+)端子に接続されている。演算増幅器2の出力は3
分岐し、その1は第1の三角波発生回路8の出力S1を
(−)入力端子に入力した第1の比較器6の(+)入力
端子に接続され、その2は第2の三角波発生回路9の出
力S2を(−)入力端子に入力した第2の比較器7の
(+)入力端子に接続され、その3は基準電圧源5を
(+)入力端子に接続した比較器4の(−)入力端子に
接続されている。比較器4の出力は第1の比較器6の出
力とともにANDゲート11に入力されANDゲート1
1の出力は第1のスイッチング素子のトランジスタQ1
のゲートに接続されている。第1の三角波発生回路8
は、トリガー信号によりパルス信号S6が出力されるパ
ルス発生回路10を有し、パルス信号S6は、第2の比
較器7の出力と共にANDゲート12に入力されAND
ゲート12の出力は第2のスイッチング素子のトランジ
スタQ2のゲートに接続されている。
するように図3(a)に示す三角波S1が出力される。第
2の三角波発生回路9からは、図3(a)に示す三角波S
2が出力される。三角波S1、S2は、電圧E2で上下
に線対称の波形となっている。いま、電池電圧Voが負
荷電圧VLより高い場合について説明する。まず、負荷
電圧VLが上がり、R1、VR1、R2で抵抗分割され
た電圧が基準電圧源3の電圧より上がった場合、演算増
幅器2の出力E5(図3(a))は低くなる。従って、
比較器6の(+)入力端子の電圧も低くなり、比較器6
からは、三角波S1との比較により得られるパルス信号
S8のパルス幅がより細くなって出力される。パルス信
号S8のパルス幅が細くなることにより、トランジスタ
Q1がオンされる期間が短くなり、電池1からの電流供
給も少なくなり、負荷電圧VLを低くするように作用す
る。次に、負荷電圧VLが下がり、R1,VR1,R2
で抵抗分割された電圧が基準電圧源3の電圧より下がっ
た場合、演算増幅器2の出力E5(図3(a))はE2
より低い範囲で高くなる。従って、比較器6の(+)入
力端子の電圧も高くなり、比較器6からは、三角波S1
との比較により得られるパルス信号S8のパルス幅がよ
り太くなって出力される。パルス信号S8のパルス幅が
太くなることにより、トランジスタQ1がオンされる期
間が長くなり、電池1からの電流の供給も多くなり、負
荷電圧を高くするように作用し、このような負帰還作用
で負荷電圧VLは一定電圧に保たれる。この時は、比較
器7の(+)入力端子にはE5が加わっている一方、
(−)入力端子には、三角波S2が加わっており、常に
E5<S2であるので、比較器7からは、Lレベル信号
が出力され、トランジスタQ2は、オフ状態に保たれ
る。
い場合について説明する。まず、負荷電圧VLが下が
り、R1、VR1、R2で抵抗分割された電圧が基準電
圧源3の電圧より下がった場合、演算増幅器2の出力E
4(図3(a))は高くなる。従って、比較器7の
(+)入力端子の電圧も高くなり、比較器7からは、三
角波S2との比較により得られるパルス信号S4のパル
ス幅がより太くなって出力される。パルス信号S4のパ
ルス幅が太くなることにより、トランジスタQ2がオン
される期間が長くなり、電池1からの電流の供給も多く
なり、負荷電圧VLを高くするように作用する。次に、
負荷電圧VLが上がり、R1,VR1,R2で抵抗分割
された電圧が基準電圧源3の電圧より上がった場合、演
算増幅器2の出力E4(図3(a))はE2より高い範
囲で低くなる。従って、比較器7の(+)入力端子の電
圧も低くなり、比較器7からは、三角波S2との比較に
より得られるパルス信号S4のパルス幅がより細くなっ
て出力される。パルス信号S4のパルス幅が細くなるこ
とにより、トランジスタQ2がオンされる期間が短くな
り、電池1からの電流の供給も少なくなり、負荷電圧V
Lを低くするように作用し、このような負帰還作用で負
荷電圧VLは一定電圧に保たれる。この時は、比較器4
の(−)入力端子はE4が加わっている一方、(+)入
力端子には、基準電圧源5からE2が加わっており、常
にE4>E2であるので、比較器4からは、Lレベル信
号が出力され、トランジスタQ1は、オフ状態に保たれ
る。
1とR32とが直列にグランドとの間に接続され、抵抗
器32にはトランジスタ等で構成されたスイッチ35が
並列に接続されている。外部同期クロックScを入力す
る立ち上がりエッジ検出回路38の出力はANDゲート
36、37にそれぞれ入力されている。電流源31と抵
抗器R31との接続点は比較器34の(−)端子に接続
され、比較器34の出力は3分岐しその1は直列に接続
された電流源32,33のうちコンデンサC31と並列
に接続された電流源33のオン・オフを制御し、電流源
32,33の接続点は比較器34の(+)入力端子に接
続される。比較器34の出力のその2はAND回路36
の入力に入力され、ANDゲート36の出力によってス
イッチ35が制御され、比較器34の出力のその3は立
ち上がり検出回路39を介してパルス信号S6を発生す
るAND回路37の一方の入力に接続されている。電流
源32と33の接続点からはバッファ40を介して第1
の三角波発生回路8の出力S1を発生し、またバッファ
40の出力は、出力端子と(−)入力端子間に抵抗器R
34を接続し(+)入力端子に基準電圧源42を接続し
た第2の三角波発生回路9の(−)入力端子に抵抗器R
33を介して接続されている。抵抗器R33とR34と
は同一の値とする。基準電圧源42の電圧値は(電流源
31の電流値)×(R31+R32)の電圧とほぼ等し
く設定しておく。立ち上がりエッジ検出回路39とAN
Dゲート37は、パルス発生回路10を構成する。
8および第2の三角波発生回路9の動作を説明する。立
ち上がりエッジ検出回路38は、通常Hレベルで、外部
クロックScの立ち上がりエッジがあった時、一定時間
Lレベルを発生する回路となっている。同様に、立ち上
がりエッジ検出回路39は、通常Hレベルで、比較器3
4からの信号の立ち上がりエッジがあった時、一定時間
Lレベルを発生する回路となっている。
充電、逆方向充電の繰り返しにより生成される。比較器
34の出力がLレベルのときは、電流源33がオフにな
っており、電流源32からの電流によりコンデンサC3
1は正方向充電され、徐々に電圧が上昇する。このと
き、ANDゲート36の出力はLレベルであるため、ス
イッチ35はオフになっており、比較器34の(−)入
力端子には(電流源31の電流値)×(R31+R3
2)の電圧E2が加わっている。コンデンサC31の電
圧は比較器34の(+)入力端子に入力されており、
(−)入力端子のレベルである(電流源31の電流値)
×(R31+R32)の電圧E2を越すと、比較器34
の出力がHレベルとなる。ここで、外部クロックScの
立ち上がりエッジがなければ、立ち上がりエッジ検出回
路38の出力はHレベルなので、ANDゲート36の出
力もHレベルとなって、スイッチ35がオンになり、比
較器34の(−)入力端子には(電流源31の電流値)
×(R31)の電圧E1が加わる。更に、比較器34の
出力がHレベルになり、よって電流源32の電流値より
大きな電流値を発生する電流源33がオンになるためコ
ンデンサC31は逆方向充電され、コンデンサC31の
電圧は徐々に下がる。
る(電流源31の電流値)×(R31)の電圧E1より
下がると、比較器34の出力がLレベルになり、電流源
33がオフとなるため、再びコンデンサC31は、電流
源32からの電流により正方向充電される。この動作を
繰り返すことにより、三角波を発生させ、コンデンサC
31の端子電圧変化と同じ波形が、バッファー40を通
して、第1の三角波発生回路8の出力S1として出力さ
れる。
1の電流値)×(R31+R32)の電圧とほぼ等しい
基準電圧源42の電圧E2を基準として、演算増幅器4
1と、それぞれ同一の抵抗値を有するR33とR34と
で対称に反転した波形が、第2の三角波発生回路9の出
力S2として出力される。
に変化したときに、立ち上がりエッジ検出回路39が信
号を発生し、ANDゲート37を通して、パルス発生回
路10のパルス信号S6が発せられる。
に、外部同期クロックScが立ち上がると、立ち上がり
エッジ検出回路38からLレベルのパルスが発せられ
て、ANDゲート36を通してスイッチ35をオフさせ
るため、比較器34の(−)入力端子電圧が上がり、比
較器34の出力は反転して、Lレベルになるため、外部
同期クロックScに同期した三角波となる。
ック図について、以下その動作を説明する。まず、電池
1の電圧Voが第1および第2のスイッチング素子の出
力を平滑するためのコンデンサーC3の両端の負荷電圧
VLよりも高いとき、降圧型スイッチング電源DCが駆
動し、降圧型スイッチング電源として動作する。この動
作において、トランジスタQ1がオンになると、電池1
から電流がトランジスタQ1、コイルL1を通してコン
デンサC3に流れ込み、コイル1には磁気エネルギーが
蓄積される。この時電池1からの電流はダイオードD1
には流れない。つぎに、Q1がオフになると、コイルL
1に蓄積されたエネルギーが放出されることによって、
電流はグランドからダイオードD1、コイルL1を通し
てコンデンサC3に流れる。これにより、コンデンサC
3に蓄積された電荷、すなわち両端電圧、を減少させ
る。コンデンサC3の電圧は抵抗器R1と抵抗器R2お
よび可変抵抗器VR1で分割され、分割された電圧と基
準電圧源3との差電圧が抵抗器R3とコンデンサC1と
で帰還された演算増幅器2で増幅される。コンデンサC
1の目的は低域ゲインを大きくして定常偏差を小さく
し、高域ゲインは抵抗器R3の値で制限されて発振しな
いようにするためのものである。
の比較器6によって第1の三角波発生回路8の出力であ
る三角波S1と比較され、比較器6からパルス信号S8
が出力される。このパルス信号S8は、ANDゲート1
1を通してトランジスタQ1をPWM駆動する。ここ
で、ANDゲート11は、電池1の電圧よりも高く昇圧
された電圧で駆動されており、Hレベルのときにはトラ
ンジスタQ1をオンさせるに充分な高さの電圧が供給さ
れる。これによって、電池1の電圧と負荷回路13の電
圧差に応じたデューティーでトランジスタQ1がPWM
駆動され、降圧型スイッチング電源を構成する。
3の両端の負荷電圧VLがよりも低いときは、トランジ
スタQ2がオンになると、電池1からコイルL2を通し
てトランジスタQ2に電流が流れ、コイルL2に磁気エ
ネルギーが蓄積される。このときコンデンサC3に蓄積
された電荷は、ダイオードD2によって逆流されるのを
防止され、放電されることはない。つぎにトランジスタ
Q2がオフになると、トランジスタQ2のドレイン電圧
はコイルL2のフライバックによって上がり、トランジ
スタQ2のオン中にコイルL2に蓄積されたエネルギー
はダイオードD2を通してコンデンサC3に流れ込み、
コンデンサC3は充電される。コンデンサC3の電圧は
抵抗器R1と抵抗器R2および可変抵抗器VR1で分割
され、基準電圧源3との差電圧が抵抗器R2とコンデン
サC1で帰還された演算増幅器2で増幅される。つぎ
に、演算増幅器2の出力E4は比較器7によって第2の
三角波発生回路9の出力である三角波S2と比較され、
比較器7からパルス信号S4が出力される。このパルス
信号S4は、ANDゲート12を通してトランジスタQ
2を駆動する。
10で発生した、一定幅の区間がLレベルのパルス信号
S6が入力され、三角波S2のピーク点で強制的にトラ
ンジスタQ2をオフにする。これにより電圧E4が電圧
E3を超え、トランジスタQ2がオンし続けてL2に大
電流が流れるのを防止するデューティー制限を行う。
の電圧との差に応じたデューティーでトランジスタQ2
がPWM駆動され、昇圧型スイッチング電源を構成す
る。また、このとき、演算増幅器2の出力は比較器4で
基準電圧源5と比較され、基準電圧源5より高くなって
いるので、比較器4はLレベルを出力し、比較器6の出
力をANDゲート11で止めてトランジスタQ1をオフ
にさせる。
(a)において、S1は第1の三角波発生回路8の出力
波形、S2は第2の三角波発生回路9の出力波形であ
り、波形S1とS2において破線は外部同期クロックS
cが入力されないときの波形で、実線は外部同期クロッ
クScが入力されたときの波形である。図3(b)は外
部同期クロックScの波形である。また、E1とE2は
第1の三角波発生回路8の出力を反転させる閾値電圧レ
ベルで、E1は(電流源31の電流値)×(R31)で
表される電圧値で、E2は(電流源31の電流値)×
(R31+R32)で表される電圧値であり、外部クロ
ックが入力されないときはこの間で三角波が発生する。
第2の三角波発生回路9の出力は、S1の第1の三角波
発生回路8の出力波形を、E2の電圧とほぼ同じ電圧値
を有する基準電圧源42の電圧値を対称軸として対称に
発生するように構成されており、外部クロックが入力さ
れないときは電圧E2とE3との間で三角波が発生す
る。図3(b)の外部クロックScが入力されたとき
は、第1の三角波発生回路8は、その立ち上がりエッジ
でE1のレベル側の三角波が反転し、実線のような波形
となり、第2の三角波発生回路9は電圧E2を対称軸と
した対称波形なので、やはり図の実線の波形となる。
チング電源動作時の波形で、図3(c)は比較器7の出
力波形、図3(d)は比較器6の出力波形である。図3
(e)はパルス発生回路10の出力波形である。演算増
幅器2の出力レベルは、E2の電圧値より高いE4の位
置にあり、S2の三角波と交差しており、三角波S2の
ほうがE4のレベルより低いときは、比較器7の出力は
Hレベルとなり、図3(c)の波形を出力する。S1の
三角波は、電圧E4のレベルより常に低いので、比較器
6の出力は図3(d)のように常にHレベルとなる。ま
た、立ち上がりエッジ検出回路39の出力と、立ち上が
りエッジ検出回路38の出力がANDゲート37を通し
てパルス発生回路10に入力されているので、ANDゲ
ート37の出力S6は、図3(e)のように通常はHレ
ベルで、立ち上がりエッジ検出回路38または39のい
ずれかでエッジが検出されたときに一定時間Lレベルの
信号となる。このとき、比較器4の出力はE2の電圧値
と同じ電圧値を有する基準電圧源5と比較され、Lレベ
ルが出力されるのでANDゲート11を通してLレベル
がQ1に入力されて、Q1はオフになっており、図3
(c)と(e)をANDゲート12でANDした信号が
トランジスタQ2に入力され、電池1の電圧が昇圧され
る。
チング電源動作時の波形で、(f)は比較器7の出力波
形、(g)は比較器6の出力波形であり、演算増幅器2
の出力レベルは、電圧値E2より低いE5の位置にあ
り、S2の三角波は、E5のレベルより常に高いので、
比較器7の出力は図3(f)のように常にLレベルとな
り、Q2はオフになって、昇圧回路は停止し、S1の三
角波と交差しており、S1のほうがE5のレベルより低
いときは、比較器6の出力はHレベルとなり、図3
(g)の波形を出力し、また比較器4の出力は基準電圧
源5の電圧のほうが高いのでHレベルとなるためAND
ゲート11は図3(g)と同じ信号が出力され、AND
ゲート11は電池1の電圧よりも高く昇圧された電圧で
駆動されているため、トランジスタQ1にHレベル時は
高い電圧が供給され、H区間の間オンになって、PWM
駆動される。
の電圧が負荷電圧よりも低い昇圧型動作にも電池1の電
圧が負荷電圧よりも高い降圧型動作にも可変抵抗器VR
1を加変することによって自在に容易に出力電圧を調整
することが可能で、いずれの場合にも高効率で、かつ、
R3とC1で帰還されたフィルター特性を持つ増幅器2
を昇圧型スイッチング電源と降圧型スイッチング電源と
で兼用し、2つの三角波のレベルの範囲で動作するの
で、昇圧型スイッチング電源と降圧型スイッチング電源
との切り換え時に電圧の揺れがないようなスイッチング
電源を構成できることとなる。
説明する。図4は本発明の第2の実施形態のスイッチン
グ電源装置の回路図である。図4に示すように、1個の
コイルL21を用いて、降圧型スイッチング電源用、昇
圧型スイッチング電源用のコイルを共用している。すな
わち、コイルL1に代えてコイルL21を配置しL21
の後に第2のスイッチング素子のトランジスタQ2とダ
イオードD2を接続したことと、比較器4、基準電圧源
5、ANDゲート11がない以外は図1の第1の実施形
態と同じ構成である。なお、降圧型スイッチング電源D
Cは、トランジスタQ1、ダイオードD1、コイルL2
1で構成され、昇圧型スイッチング電源UCは、トラン
ジスタQ2、ダイオードD2、コイルL21で構成され
る。
い場合について説明する。まず、負荷電圧VLが上が
り、R1、VR1、R2で抵抗分割された電圧が基準電
圧源3の電圧より上がった場合、演算増幅器2の出力E
5(図3(a))は低くなる。従って、比較器6の
(+)入力端子の電圧も低くなり、比較器6からは、三
角波S1との比較により得られるパルス信号S8のパル
ス幅がより細くなって出力される。パルス信号S8のパ
ルス幅が細くなることにより、トランジスタQ1がオン
される期間が短くなり、電池1からの電流供給も少なく
なり、負荷電圧VLを低くするように作用する。次に、
負荷電圧VLが下がり、R1,VR1,R2で抵抗分割
された電圧が基準電圧源3の電圧より下がった場合、演
算増幅器2の出力E5(図3(a))はE2より低い範
囲で高くなる。従って、比較器6の(+)入力端子の電
圧も高くなり、比較器6からは、三角波S1との比較に
より得られるパルス信号S8のパルス幅がより太くなっ
て出力される。パルス信号S8のパルス幅が太くなるこ
とにより、トランジスタQ1がオンされる期間が長くな
り、電池1からの電流の供給も多くなり、負荷電圧を高
くするように作用し、このような負帰還作用で負荷電圧
VLは一定電圧に保たれる。この時は、比較器7の
(+)入力端子はE5が加わっている一方、(−)入力
端子には、三角波S2が加わっており、常にE5<S2
であるので、比較器7からは、Lレベル信号が出力さ
れ、トランジスタQ2は、オフ状態に保たれる。
い場合について説明する。まず、負荷電圧VLが下が
り、R1、VR1、R2で抵抗分割された電圧が基準電
圧源3の電圧より下がった場合、演算増幅器2の出力E
4(図3(a)は高くなる。従って、比較器7の(+)
入力端子の電圧も高くなり、比較器7からは、三角波S
2との比較により得られるパルス信号S4のパルス幅が
より太くなって出力される。パルス信号S4のパルス幅
が太くなることにより、トランジスタQ2がオンされる
期間が長くなり、電池1からの電流の供給も多くなり、
負荷電圧VLを高くするように作用する。次に、負荷電
圧VLが上がり、R1,VR1,R2で抵抗分割された
電圧が基準電圧源3の電圧より上がった場合、演算増幅
器2の出力E4(図3(a))はE2より高い範囲で低
くなる。従って、比較器7の(+)入力端子の電圧も低
くなり、比較器7からは、三角波S2との比較により得
られるパルス信号S4のパルス幅がより細くなって出力
される。パルス信号S4のパルス幅が細くなることによ
り、トランジスタQ2がオンされる期間が短くなり、電
池1からの電流の供給も少なくなり、負荷電圧VLを低
くするように作用し、このような負帰還作用で負荷電圧
VLは一定電圧に保たれる。この時は、比較器6の
(+)入力端子はE4が加わっている一方、(−)入力
端子には、三角波S1が加わっており、常にE4>E2
であるので、比較器6からは、Hレベル信号が出力さ
れ、トランジスタQ1は、オン状態に保たれる。
増幅器2の出力レベルが、図3のE4のレベルのとき、
比較器6の出力はHレベル(電池1の電圧よりも高く昇
圧された電圧)なので、トランジスタQ1はオン状態に
保たれ、トランジスタQ2がPWM駆動されている間
も、コイルL21に電流を流し続けている。第2の実施
形態は昇圧電源動作時も、直列にトランジスタQ1が入
るため、その内部抵抗で効率が少し落ちるが、第1の実
施例よりも少ない部品点数で実現できる。本実施形態に
おいても第1の三角波発生回路8および第2の三角波発
生回路9には図2に示すものを適用することができる。
図5は本発明の第3の実施形態におけるスイッチング電
源装置の回路図である。図5においては、図4のダイオ
ードD1の代わりにNチャンネルMOSトランジスター
Q3を使用し、このトランジスタQ3を駆動するインバ
ータ14を使用している。インバータ14へは、トラン
ジスタQ1の駆動信号が入力されている。したがって、
トランジスタQ1,Q3は、互いに反転した動作を行な
う。さらに、図5においては、図4のダイオードD2の
代わりにNチャンネルMOSトランジスターQ4を使用
し、このトランジスタQ4を駆動するインバータ15を
使用している。インバータ15へは、トランジスタQ2
の駆動信号が入力されている。したがって、トランジス
タQ2,Q4は、互いに反転した動作を行なう。他は、
図4の構成と同じである。
3のE4のレベルの時、比較器6の出力はHレベル(電
池1の電圧よりも高く昇圧された電圧)なので、Q1は
オン状態に保たれ、Q1がオンしているときはインバー
ター14で駆動信号が反転されるので、Q3はオフ状態
に保たれる。このとき、Q2がオン、オフとPWM駆動
されている間も、Q4はインバーター15で反転駆動さ
れ、オフ、オンとPWM駆動されて、L21に電流を流
し続ける。
Q1、Q2のオン電圧がD1、D2よりも小さいため、
効率がよくなる。なお、本実施例では、Q3、Q4の駆
動はQ1、Q2に対して単なる反転信号を加えている
が、Q1とQ3、Q2とQ4が一瞬同時オンして貫通電
流が流れるのを防止するために、同時にオフさせるタイ
ミング回路を設けてもよい。
図6は本発明の第4の実施形態を示し、特に第1の三角
波発生回路8内に設けたパルス発生回路10’に特徴が
ある。パルス発生回路10’は、インバータ43で構成
され、その入力は、比較器34の出力につながってい
る。インバータ43からは、パルス信号S6’(図3
(h))が出力される。上記実施形態では、パルス発生
回路10はエッジが検出されたときに一定時間Lレベル
の信号が発生される、いわゆる1ショット回路の例を示
したが、この実施形態では比較器34がHレベルの間
(第1の三角波発生回路8の出力S1が下がりつつある
間)Lレベルを出力する回路を示す。インバーター43
の出力波形S6’は三角波S1の立ち上がり期間はHレ
ベルで、立ち下がり期間はLレベルの信号が発生され
る。この時、信号S4とS6’をANDゲート12でA
NDした信号がQ2に入力され、電池1の電圧が昇圧さ
れる。三角波S1の立ち下がり期間は、立ち上がり期間
に比べ十分小さいので、この立ち下がり期間にトランジ
スタQ2をオフし、昇圧型スイッチング電源UCを強制
的に停止状態にしている。
図7は、本発明の第5の実施形態におけるスイッチング
電源装置の回路図である。図4のものに比べ、スタータ
回路が追加されている。スタータ回路は、駆動電源回路
DVとスタート信号発生回路STで構成される。駆動電
源回路DVは、スタートスイッチ16、保持スイッチ2
2、第3の三角波発生回路24、制御回路25、コイル
L3、トランジスターQ5、ダイオードD3、コンデン
サーC4で構成される。保持スイッチ22は、Lレベル
信号が入力されてオフ、Hレベル信号が入力されてオン
される。スタート信号発生回路STは、ヒステリシス付
き比較器17、基準電圧源18、抵抗R4、R5、切り
替えスイッチ19、インバーター20、ORゲート21
で構成される。切り替えスイッチ19は、比較器17か
らの信号がLレベルのとき、実線で示すように、トラン
ジスタQ2のベースが第3の三角波発生回路14に接続
され、同信号がHレベルのとき、トランジスタQ2のベ
ースがANDゲート12の出力に接続される。
作を説明する。スタートスイッチ16が押されると、第
3の三角波発生回路24が発振を開始し、制御回路25
が動作を始めて、トランジスタQ3がオン・オフを繰り
返すスイッチング動作を開始する。コイルL3、ダイオ
ードD3、コンデンサC4の働きで昇圧動作を行い、コ
ンデンサC4に所定の駆動電圧Vcが発生する。この駆
動電圧Vcは、MOSトランジスターQ1、Q2を駆動
するC−MOSゲート(ANDゲート11、スイッチ1
9、ORゲート21、インバーター20)の駆動電源と
して、これらの素子11,19,21,20に供給され
る。
は、コンデンサC3に充電される負荷電圧VLは低い。
この低い負荷電圧VLは、抵抗R4とR5で分圧され、
基準電圧源18と、比較器17で比較される。負荷電圧
VLが低いときは比較器17はLレベル信号を出力す
る。このLレベル信号は、インバーター20で反転さ
れ、ORゲート21に加えられ、トランジスタQ1をオ
ンする。この時、スイッチ19にもLレベル信号が加わ
り、実線で示された位置に設定される。したがって、第
3の三角波発生回路24からのスイッチング信号がトラ
ンジスタQ2を繰り返しオン・オフさせる。トランジス
タQ2はそのデューティーでPWM駆動を始める。
器17の出力がHレベルになるのでスイッチ19はAN
Dゲート12側に切り替わり、ORゲート21の入力は
Lレベルになって、上述したように、第1、第2の三角
波発生回路8,9からの三角波信号による動作が開始さ
れる。また、比較器17からのHレベル信号は、スイッ
チ22をオン状態に保ち、スタートスイッチ16をオフ
にしても駆動電源回路DVを停止しないように保つ。
要とするMOSトランジスターを用いることができるた
め、高効率なスイッチング電源装置を提供できる。すな
わち、本実施形態によれば、駆動電源回路DVを先に起
動することにより高いゲート電圧を発生させ、降圧型ス
イッチング電源DC,昇圧型スイッチング電源UCのM
OSトランジスターを動作させることができるため、高
効率なスイッチング電源装置を提供できる。またスター
トスイッチ16を解除しても駆動電源回路DVは停止し
ないので、降圧型スイッチング電源DC,昇圧型スイッ
チング電源UCも動作を続けることができる。
よって、フィルタアンプとしての増幅器を昇圧型スイッ
チング電源と降圧型スイッチング電源とで兼用し、その
フィルターアンプの出力電圧が2個の三角波の間のどこ
に相当するかによって自動的に昇圧と降圧の動作が切り
替わるようにしたため、電池電圧が負荷電圧よりも低く
ても、また高くても高効率で、かつ昇圧型スイッチング
電源と降圧型スイッチング電源の切り換え時にフィルタ
アンプの動作点が大きく変わることなく連続的に動作が
切り替わるため、切り替え時に出力電圧が揺らがないス
イッチング電源を構成できる。また入力電圧と出力電圧
とを比較して昇圧と降圧の動作を切り替えていないの
で、安定かつ容易に出力電圧を調整することができる。
の三角波発生回路8の出力によって第2の三角波発生回
路9の電圧を合成したが、この逆でもよく、外部同期ク
ロックを例示と逆の発生回路にかけてもよい。
池電圧Voが負荷電圧VLよりも低くても高くても高効
率で、かつ、フィルタ特性を持つ増幅器を昇圧型スイッ
チング電源と降圧型スイッチング電源とで兼用し、2つ
の三角波のレベルの範囲で動作するので、昇圧型スイッ
チング電源と降圧型スイッチング電源との切り換え時に
電圧が揺るがないスイッチング電源を構成でき、電圧調
整も1個所の可変抵抗器の調整で連続に安定かつ容易に
行える実用効果高いものである。
装置のブロック図
2の三角波発生回路9のブロック図。
装置のブロック図。
装置のブロック図。
装置のブロック図。
装置のブロック図。
図。
Claims (9)
- 【請求項1】 入力電圧を降圧するための降圧型スイッ
チング回路と、 入力電圧を昇圧するための昇圧型スイッチング回路と、 前記降圧型、昇圧型スイッチング回路に接続され、エネ
ルギーを蓄積し、放出するコイルと、 前記降圧型、昇圧型スイッチング素子の出力を平滑する
コンデンサと、 前記コンデンサの電圧を基準電圧と比較して増幅する増
幅器と、第1の三角波発生回路と、該第1の三角波発生
回路とは異なった電圧範囲の出力を持った第2の三角波
発生回路と、 前記増幅器の出力と前記第1の三角波発生回路の出力と
を比較した結果で前記降圧型スイッチング回路を駆動す
る第1の比較器と、 前記増幅器の出力と前記第2の三角波発生装置の出力と
を比較した結果で前記昇圧型スイッチング回路を駆動す
る第2の比較器とを備えたことを特徴とするスイッチン
グ電源装置。 - 【請求項2】 第2または第1の三角波発生回路は、第
1または第2の三角波発生回路の出力を基に波形を合成
するよう構成されたことを特徴とする請求項1記載のス
イッチング電源装置。 - 【請求項3】 前記第1または第2の三角波発生回路は
外部クロックに同期するように構成されたことを特徴と
する請求項1記載のスイッチング電源装置。 - 【請求項4】 前記第1の三角波発生回路の出力と前記
第2の三角波発生回路の出力は、所定の電位に対して互
いに反転された関係にあることを特徴とする請求項1記
載のスイッチング電源装置。 - 【請求項5】 第1または第2の三角波発生回路に同期
したパルスを発生するパルス発生回路を有し、前記パル
ス発生回路の出力で昇圧型スイッチング回路にデューテ
ィー制限を加えるように構成したことを特徴とする請求
項1記載のスイッチング電源装置。 - 【請求項6】 降圧型スイッチング回路は、電源側とコ
イルとの間に直列接続された第1トランジスタと、その
第1トランジスタのコイル側とアースとの間に接続され
た第1ダイオードとにより構成されたことを特徴とする
請求項1記載のスイッチング電源装置。 - 【請求項7】 昇圧型スイッチング回路は、コイルの負
荷側とアースとの間に接続された第2トランジスタと、
負荷側とコイルとの間に直列接続された第2ダイオード
とにより構成されたことを特徴とする請求項1記載のス
イッチング電源装置。 - 【請求項8】 降圧型スイッチング回路は、電源側とコ
イルとの間に直列接続された第1トランジスタと、その
第1トランジスタのコイル側とアースとの間に接続され
た第3トランジスタとにより構成され、第1、第3トラ
ンジスタは、互いに逆のオン・オフ動作を行なうことを
特徴とする請求項1記載のスイッチング電源装置。 - 【請求項9】 昇圧型スイッチング回路は、コイルの負
荷側とアースとの間に接続された第2トランジスタと、
負荷側とコイルとの間に直列接続された第4トランジス
タとにより構成され、第2、第4トランジスタは、互い
に逆のオン・オフ動作を行なうことを特徴とする請求項
1記載のスイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34619897A JP3250979B2 (ja) | 1996-12-25 | 1997-12-16 | スイッチング電源装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8-344850 | 1996-12-25 | ||
JP34485096 | 1996-12-25 | ||
JP34619897A JP3250979B2 (ja) | 1996-12-25 | 1997-12-16 | スイッチング電源装置 |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10110557A Division JPH10262367A (ja) | 1996-12-25 | 1998-04-21 | スイッチング電源装置 |
JP10110562A Division JPH10262365A (ja) | 1996-12-25 | 1998-04-21 | スイッチング電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10243642A true JPH10243642A (ja) | 1998-09-11 |
JP3250979B2 JP3250979B2 (ja) | 2002-01-28 |
Family
ID=26577891
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34619897A Expired - Fee Related JP3250979B2 (ja) | 1996-12-25 | 1997-12-16 | スイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3250979B2 (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000021178A1 (en) * | 1998-10-03 | 2000-04-13 | The University Of Bristol | A power management system |
WO2000069055A1 (de) * | 1999-05-05 | 2000-11-16 | Siemens Ag Österreich | Gleichspannungswandler |
WO2002061914A2 (en) * | 2001-01-29 | 2002-08-08 | Broadcom Corporation | Battery-operated power supply |
JP2006141183A (ja) * | 2004-11-15 | 2006-06-01 | Matsushita Electric Ind Co Ltd | 昇降圧コンバータ |
JP2009033957A (ja) * | 2007-06-26 | 2009-02-12 | Nec Electronics Corp | チョッパ型dc−dcコンバータ |
JP2011259167A (ja) * | 2010-06-08 | 2011-12-22 | On Semiconductor Trading Ltd | 三角波発生回路 |
JP2013059252A (ja) * | 2007-09-07 | 2013-03-28 | Panasonic Corp | バックブーストスイッチングレギュレータ |
WO2014087609A1 (ja) * | 2012-12-03 | 2014-06-12 | パナソニック株式会社 | Dc/dcコンバータ |
WO2014089116A1 (en) * | 2012-12-03 | 2014-06-12 | Mindspeed Technologies, Inc. | Automatic buck/boost mode selection system for dc-dc converter |
KR101441275B1 (ko) * | 2014-02-10 | 2014-09-17 | 조대권 | 고전압 펄스파 및 저전압 펄스파 복합발생 제어장치 및 그 구동방법 |
-
1997
- 1997-12-16 JP JP34619897A patent/JP3250979B2/ja not_active Expired - Fee Related
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000021178A1 (en) * | 1998-10-03 | 2000-04-13 | The University Of Bristol | A power management system |
WO2000069055A1 (de) * | 1999-05-05 | 2000-11-16 | Siemens Ag Österreich | Gleichspannungswandler |
WO2002061914A2 (en) * | 2001-01-29 | 2002-08-08 | Broadcom Corporation | Battery-operated power supply |
WO2002061914A3 (en) * | 2001-01-29 | 2003-08-21 | Broadcom Corp | Battery-operated power supply |
JP4565973B2 (ja) * | 2004-11-15 | 2010-10-20 | パナソニック株式会社 | 昇降圧コンバータ |
JP2006141183A (ja) * | 2004-11-15 | 2006-06-01 | Matsushita Electric Ind Co Ltd | 昇降圧コンバータ |
JP2009033957A (ja) * | 2007-06-26 | 2009-02-12 | Nec Electronics Corp | チョッパ型dc−dcコンバータ |
JP2013059252A (ja) * | 2007-09-07 | 2013-03-28 | Panasonic Corp | バックブーストスイッチングレギュレータ |
JP2011259167A (ja) * | 2010-06-08 | 2011-12-22 | On Semiconductor Trading Ltd | 三角波発生回路 |
WO2014087609A1 (ja) * | 2012-12-03 | 2014-06-12 | パナソニック株式会社 | Dc/dcコンバータ |
WO2014089116A1 (en) * | 2012-12-03 | 2014-06-12 | Mindspeed Technologies, Inc. | Automatic buck/boost mode selection system for dc-dc converter |
US9385606B2 (en) | 2012-12-03 | 2016-07-05 | M/A-Com Technology Solutions Holdings, Inc. | Automatic buck/boost mode selection system for DC-DC converter |
US9479055B2 (en) | 2012-12-03 | 2016-10-25 | Panasonic Intellectual Property Management Co., Ltd. | DC-DC converter |
JPWO2014087609A1 (ja) * | 2012-12-03 | 2017-01-05 | パナソニックIpマネジメント株式会社 | Dc/dcコンバータ |
KR101441275B1 (ko) * | 2014-02-10 | 2014-09-17 | 조대권 | 고전압 펄스파 및 저전압 펄스파 복합발생 제어장치 및 그 구동방법 |
Also Published As
Publication number | Publication date |
---|---|
JP3250979B2 (ja) | 2002-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5914591A (en) | Switching power supply | |
KR100927882B1 (ko) | Dc-dc 컨버터 및 dc-dc 컨버터의 제어 방법 | |
US20090102440A1 (en) | Buck-Boost Switching Voltage Regulator | |
JP4857925B2 (ja) | 多出力型dc/dcコンバータ | |
JP2004120940A (ja) | Dc−dcコンバータ | |
JPH0576167A (ja) | Dc/dc電圧変換装置 | |
JP2007124748A (ja) | Dc−dcコンバータ、dc−dcコンバータの制御回路及びdc−dcコンバータの制御方法 | |
US6628109B2 (en) | Integrated low ripple, high frequency power efficient hysteretic controller for dc-dc converters | |
JP2009201247A (ja) | 昇圧形dc−dcコンバータ | |
JPH0956150A (ja) | スイッチング電源装置 | |
JP5456495B2 (ja) | 昇降圧型のスイッチング電源の制御回路、昇降圧型のスイッチング電源、及び昇降圧型のスイッチング電源の制御方法 | |
US5757632A (en) | Switched capacitance voltage multiplier | |
JP3250979B2 (ja) | スイッチング電源装置 | |
US6307359B1 (en) | DC-DC converter powered by doubled output voltage | |
JP2006014559A (ja) | Dc−dcコンバータ | |
JP2004153965A (ja) | Dc−dcコンバータ及びdc−dcコンバータの駆動回路 | |
JP2002233138A (ja) | スイッチング電源装置 | |
JP4352319B2 (ja) | 電源供給装置 | |
JPH10262365A (ja) | スイッチング電源装置 | |
JPH10262367A (ja) | スイッチング電源装置 | |
US20080143424A1 (en) | Dual edge modulated charge pumping circuit and method | |
JP3469455B2 (ja) | スイッチング電源装置 | |
JP4310982B2 (ja) | 非絶縁型降圧コンバータおよびそれを用いた電子装置 | |
JP2005210820A (ja) | 同期整流式dc/dcコンバータ | |
JP2005039907A (ja) | Dc/dcコンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071116 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081116 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091116 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091116 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |