JPH10233973A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPH10233973A JPH10233973A JP9034892A JP3489297A JPH10233973A JP H10233973 A JPH10233973 A JP H10233973A JP 9034892 A JP9034892 A JP 9034892A JP 3489297 A JP3489297 A JP 3489297A JP H10233973 A JPH10233973 A JP H10233973A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- screen
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000006837 decompression Effects 0.000 claims description 38
- 238000005070 sampling Methods 0.000 claims description 21
- 238000003780 insertion Methods 0.000 claims description 2
- 230000037431 insertion Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 24
- 238000006243 chemical reaction Methods 0.000 description 9
- 239000002131 composite material Substances 0.000 description 6
- 101100382340 Arabidopsis thaliana CAM2 gene Proteins 0.000 description 3
- 101100494530 Brassica oleracea var. botrytis CAL-A gene Proteins 0.000 description 3
- 101100165913 Brassica oleracea var. italica CAL gene Proteins 0.000 description 3
- 101150118283 CAL1 gene Proteins 0.000 description 3
- 101001018097 Homo sapiens L-selectin Proteins 0.000 description 3
- 102100033467 L-selectin Human genes 0.000 description 3
- 101100029577 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CDC43 gene Proteins 0.000 description 3
- 101100439683 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CHS3 gene Proteins 0.000 description 3
- 101150014174 calm gene Proteins 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Studio Circuits (AREA)
Abstract
供できる。 【解決手段】 本発明の画像処理装置は、第2のビデオ
データをディジタル化するアナログ/デジタル変換器
と;ディジタル化された画像データを第2のビデオデー
タのサブサンプル周波数(fsub)でサンプルし圧縮す
るデータサンプル回路と;データサンプル回路でサンプ
ルされた圧縮データを(1/3)fsubで読み出して書
き込むメモリと;メモリから第1のビデオデータのサブ
サンプル周波数(fmain)の3/4の周波数で読み出さ
れた画像データを4/3倍に伸長して小画面用ビデオデ
ータを生成するデータ伸長回路と;データ伸長回路で伸
長された画像データをアナログデータに変換するディジ
タル/アナログ変換器と;ディジタル/アナログ変換器
から出力される小画面用ビデオデータを全画面用の第1
のビデオデータに挿入するために切り替える切替回路を
備えるように構成される。
Description
るものであり、より詳細にはモニタ画面中に小さな小画
面を表示させる画像処理装置に関するものである。
小画面(子画面)を表示させる画像処理装置は、親画面
中に挿入される子画面を面積比で親画面の1/9または
1/16に切り替える方式が用いられていた。この場
合、(1/9)子画面は、fsub/3でサブサンプリン
グしてメモリに書き込み、(1/16)子画面は、fsu
b/4でサブサンプリングしてメモリに書き込み、fmai
nで読み出していた。ここで、fsubは子画面サブサンプ
リング周波数(14.318MHz)であり、また、f
mainは親画面サブサンプリング周波数(fsubと同じく
14.318MHz)である。fmainとfsubとは周波
数は同じであるが同期していない信号である。
画面(子画面)を表示させる従来の画像処理装置を示す
図である。図7において、11は親画面を表示するため
の親ビデオ信号が入力する親ビデオ信号入力端子であ
る。ここで、親ビデオ信号は輝度信号Yおよび色信号C
を有するビデオ信号である。12は子画面を表示するた
めの子ビデオ信号が入力する子ビデオ信号入力端子であ
る。ここで、子ビデオ信号はコンポジット信号として入
力されるコンポジットビデオ信号である。14は子ビデ
オ信号入力端子12から入力するコンポジットビデオ信
号をアナログ/デジタル変換するアナログ/デジタル変
換器である。15はアナログ/デジタル変換器14で得
られたディジタル信号から輝度信号Yと色差信号(B−
YおよびR−Y)を分離するためのY/C分離フィルタ
15である。ここで、Bは青信号成分、Rは赤信号成分
を示す。16はカラー復調回路を示す図である。カラー
復調回路16は、色信号Cを色差信号B−YおよびR−
Yに変換する回路である。
イズ変換回路20への入力端子、22は画面サイズ変換
回路20からの出力端子である。23は出力端子22か
ら入力する子ビデオ信号の輝度成分Y、色差成分B−Y
およびR−Yのそれぞれをサンプルするデータサンプル
回路である。データサンプル回路23は(1/9)子画
面に対しては(1/3)fsubでサンプルし、各水平走
査線の画素を1/3に圧縮し、(1/16)子画面に対
しては(1/4)fsubでサンプルし、各水平走査線の
画素を1/4に圧縮する。これらの圧縮された画像デー
タはスイッチ24によっていずれかが読み出され、メモ
リ25にストアされる。メモリ25にストアされた画像
データはfmainで読み出され、色差信号(B−Yおよび
R−Y)はD/A変換器17でアナログ信号に変換さ
れ、その後RGBマトリクス回路18で輝度信号Yと色
信号が混合されY、Cビデオ信号を作る。マトリクス回
路18からの子ビデオ信号はスイッチ30で親ビデオ信
号入力端子11からの親ビデオ信号に挿入され、親画面
中に子画面が挿入され、出力端子13に親ビデオ信号お
よび親ビデオ信号中に挿入された子ビデオ信号が出力さ
れる。
タイミングチャートを示す図である。図8(a)は、図
7の親ビデオ信号入力端子11から入力する親ビデオ信
号を示す。図8(a)において、61は水平同期を取る
ための水平同期パルス、62は色信号の情報を送るため
のカラーバースト信号、63は親画面用の映像信号であ
る。図8(b)は、子ビデオ信号64を示す図である。
子ビデオ信号64は子画面を表示する部分のみに、図中
の鋸歯状波で示す部分に子画面用の画像信号が存在す
る。図8(c)は、子画面を挿入するための親画面切り
抜き用信号65を示す図である。親画面切り抜き用信号
65はタイミング発生器(TG)32によって発生され
る信号である。高速スイッチ(FSW)31は、親画面
切り抜き用信号65が論理「L」の期間にスイッチ30
を子ビデオ信号側に切り替え、親画面切り抜き用信号6
5が論理「H」の期間に親ビデオ信号側に切り替える制
御を行う。図8(d)は、親ビデオ信号と子ビデオ信号
を重ね合わせたときの、水平走査線1ライン分の信号を
示す図である。図8(d)に示すように、スイッチ30
の切替によって、親画面用の映像信号63中に子ビデオ
信号64が挿入される。
モニタ画面を示す図である。図9(a)は、子画面81
が親画面80の1/16の面積の場合を示す図である。
図9(b)は、子画面82が親画面80の1/9の面積
の場合を示す図である。上述したように、従来は親画面
の1/16の面積を有する子画面または親画面の1/9
の面積を有する圧縮された子画面用の子ビデオ信号を必
要に応じて切り替えてメモリに書き込んでおき、それを
読み出してモニタ画面に表示していた。
ような画像処理装置においては、メモリ25はメモリを
多く使用する方の容量のものを用いる必要が有り、すな
わち、親画面の1/9の面積を有する圧縮された子画面
用の子ビデオ信号(たとえば、1走査線分)を記録出来
るメモリ容量が必要であった。このメモリをIC上に組
み込む場合、メモリ容量が大きくなるとICチップの形
状が大きくなりICの小型化がはかれない欠点があっ
た。
る圧縮された子画面用の子ビデオ信号(たとえば、1走
査線分)をメモリに記録し、親画面の1/9の面積を有
する子画面用の子ビデオ信号は、メモリから読み出した
親画面の1/16の面積を有する子画面用の子ビデオ信
号を伸長して生成することによって、メモリ容量を小さ
くできる画像処理装置を提供するものである。
積を有する圧縮された子画面用の子ビデオ信号(たとえ
ば、1走査線分)をメモリに記録し、親画面の1/9の
面積を有する子画面制御表示する場合は、メモリから読
み出した親画面の1/16の面積を有する子画面用の子
ビデオ信号を伸長して生成し、親画面の1/16の面積
を有する子画面を表示する場合は、メモリから読み出し
た信号を伸張することなくそのまま使用することによっ
て、(1/9)子画面と(1/16)子画面とを切り替
え、それによってメモリ容量を小さくできる画像処理装
置を提供するものである。
は、第2のビデオデータをディジタル化するアナログ/
デジタル変換器と;ディジタル化された画像データを第
2のビデオデータのサブサンプル周波数(fsub)でサ
ンプルし圧縮するデータサンプル回路と;データサンプ
ル回路でサンプルされた圧縮データを(1/n)fsub
で読み出して書き込むメモリと;メモリから第1のビデ
オデータのサブサンプル周波数(fmain)のm/nの周
波数で読み出された画像データをn/m倍に伸長して小
画面用ビデオデータを生成するデータ伸長回路と;デー
タ伸長回路で伸長された画像データをアナログデータに
変換するディジタル/アナログ変換器と;ディジタル/
アナログ変換器から出力される小画面用ビデオデータを
全画面用の第1のビデオデータに挿入するために切り替
える第1の切替回路を備えるように構成される。
第2の切替回路を備え、1/m小画面ビデオデータを生
成するときは、メモリから(m/n)fmainの周波数で
データを読み出し、データ伸長回路で伸張し、1/n小
画面ビデオデータを生成するときは、メモリからfmain
の周波数でデータを読み出し、その読み出したデータ伸
張することなく出力することによって、1/m2子画面
用子ビデオデータまたは1/n2子画面用子ビデオデー
タのいずれかの小画面用ビデオデータを生成するように
構成される。
nは整数4、mは整数3であるように構成される。
ータ伸長回路は、入力画像データ信号をYi(i=0,
1,2,3,・・・の自然数)とすると、出力画像データ
信号は次の式で表わされるように構成される。 Yj=Yj、 X(j+1)=1/2(1/2Yj+3/2Y(j+
1))、 X(j+2)=(Y(j+1)+Y(j+2))、 X(j+3)=1/2(3/2Y(j+2)+1/2Y
(j+3)) ここで、j=3i=0、3、6、9、12、・・・であ
る。
データ伸長回路は、入力画像データ信号を直接出力する
第1の経路と、入力画像データ信号に第1の定数を乗算
する第1の乗算回路、入力画像データ信号に第2の定数
を乗算する第2の乗算回路、これらの乗算結果を加算す
る加算器および加算器の出力結果を1/2にする回路に
よって構成される第2の経路と、第1の経路と第2の経
路とを切り替える切替回路とを有するように構成され
る。
第1および第2の定数は、乗算回路の第2の入力端子に
入力する制御信号の値と以下のように対応するように構
成される。 第1のおよび第2の制御信号 第1および第2の定数 0 0 1 1/2 2 1 3 3/2
データ伸長回路は:入力画像信号を第1の入力端子に受
け、第1の制御信号を第2の入力端子に受け、その第1
の制御信号に従って入力画像信号を出力端子から出力す
る第1のDフリップフロップと、入力画像信号を第1の
入力端子に受け、第2の制御信号を第2の入力端子に受
け、その第2の信号制御信号LEN信号に従って入力画
像信号を出力端子から出力する第2のDフリップフロッ
プと、第1のDフリップフロップの出力と第2のDフリ
ップフロップの出力を第3の制御信号によって切り替え
る第1の切替回路と、入力画像信号に第4の制御信号の
値に対応した定数を乗算する第1の乗算器と、入力画像
信号に第5の制御信号の値に対応した定数を乗算する第
2の乗算器と、第1の乗算器の出力をラッチする第3の
Dフリップフロップと、第2の乗算器の出力をラッチす
る第4のDフリップフロップと、第1の切替器の出力と
第3のDフリップフロップの出力とを第6の制御信号に
従って切り替える第2の切替器と、第3のDフリップフ
ロップの出力と第4のDフリップフロップの出力とを加
算する加算器と、第2の切替器の出力を第7の制御信号
に従ってラッチする第5のDフリップフロップと、第5
のフリップフロップの出力と加算器の出力とを第7の制
御信号に従って切り替える第3の切替器と、第3の切替
器の出力をラッチする第6のDフリップフロップとを有
し、第1から第7の制御信号に従って入力画像信号を4
/3倍に伸張するように構成される。
データ伸長回路を(1/16)子画面用子ビデオ信号生
成に使用する場合には、第1の制御信号は論理「L」、
第3の制御信号は10進数の2、第6の制御信号は論理
「H」、第7の制御信号は論理「L」、第8の制御信号
は論理「L」に設定されるように構成される。
装置示す図である。図1において、11は親画面を表示
するための親ビデオ信号が入力する親ビデオ信号入力端
子である。ここで、親ビデオ信号は輝度信号Yおよび色
信号Cを有するビデオ信号である。12は子画面を表示
するための子ビデオ信号が入力する子ビデオ信号入力端
子である。ここで、子ビデオ信号はコンポジット信号と
して入力されるコンポジットビデオ信号である。14は
子ビデオ信号入力端子12から入力するコンポジットビ
デオ信号をアナログ/デジタル変換するアナログ/デジ
タル変換器である。15はアナログ/デジタル変換器1
4で得られたディジタル信号から輝度信号Yと色差信号
(B−YおよびR−Y)を分離するためのY/C分離フ
ィルタ(F)15である。ここで、Bは青信号成分、R
は赤信号成分を示す。16はカラー復調回路(DEM)
16を示す図である。カラー復調回路16は、色信号C
を色差信号B−YおよびR−Yに変換する回路である。
イズ変換回路20への入力端子、22は画面サイズ変換
回路20からの出力端子である。23は出力端子22か
ら入力する子ビデオ信号の輝度成分Y、色差成分B−Y
およびR−Yのそれぞれをサンプルするデータサンプル
回路である。データサンプル回路23は(1/16)子
画面を作るために、輝度成分Y、色差成分B−Yおよび
R−Yのそれぞれを1/4fsubでサンプルし、各成分
の画素を1/4に圧縮する。これらの圧縮された画像デ
ータはメモリ25にストアされる。メモリ25にストア
された画像信号は、fmain信号の3/4の周波数または
fmain信号の周波数のいずれかで読み出され、それぞれ
(1/9)子画面用子ビデオ信号または(1/16)子
画面用子ビデオ信号の画像信号として切替回路26の入
力端子28に供給される。
subの周波数で行われ、読出しはfmainの周波数で行わ
れる。ここで、fsubは子画面用画像信号のサブサンプ
ル周波数であり、fmainは親画面用画像信号のサブサン
プル周波数である。fsubとfmainとのソースが異なる
ので、各周波数は同期は取れていないが、それぞれの周
波数は同じく14.318MHzである。また、有効画
像データ期間(1水平期間中で画像信号が画面に表示さ
れる期間)を、たとえば、1水平期間の80%とする
と、水平圧縮率1/4ではメモリ25に書き込まれる画
素数は182ピクセル/水平期間となる。このメモリ2
5に書き込まれたデータを3/4fmainでデータ伸長を
行うと、182×4/3=242ピクセル/水平期間と
なる。すなわち、この場合の水平圧縮率は1/3とな
り、子画面サイズ1/9の子画面が生成されることにな
る。
ある。図2において、28はメモリ25から読み出され
た画像信号が入力する入力端子、70は(1/9)子画
面用子ビデオ信号と(1/16)子画面用親ビデオ信号
を切り替える切替回路である。29は(1/9)子画面
用子ビデオ信号と(1/16)子画面用親ビデオ信号を
切り替えるための切替信号端子である。データ伸長回路
40は、切替信号端子29から(1/9)子画面切替信
号が入力した時は、メモリ25から読み出された子ビデ
オ信号を4/3倍に伸長して出力し、(1/16)子画
面切替信号が入力した時は、メモリ25から読み出され
た子ビデオ信号を伸張することなく出力するデータ伸長
回路である。22はデータ伸長回路40で得られた(1
/9)子画面用子ビデオ信号または(1/16)子画面
用子ビデオ信号を出力する出力端子である。(1/9)
子画面用子ビデオ信号は1水平走査時間(H)当たり2
42ピクセルを有し、また(1/16)子画面用子ビデ
オ信号は1水平走査時間(H)当たり182ピクセルを
有する。以下に、データ伸長回路40に構成および動作
について説明する。
す図である。図4は(1/16)子画面用子ビデオ信号
から(1/9)子画面用子ビデオ信号を生成するデータ
伸長の論理を説明する図である。図5は(1/9)子画
面用子ビデオ信号を生成するときのデータ伸長回路40
のタイミングチャートを示す図である。図6は(1/1
6)子画面用子ビデオ信号を生成するときのデータ伸長
回路40のタイミングチャートを示す図である。
成時および(1/16)子画面用子ビデオ信号生成時の
両方において動作するので、まず図3、図4および図5
を用いて(1/9)子画面用子ビデオ信号生成時につい
て説明し、次に図3と図6を用いて(1/16)子画面
用子ビデオ信号生成時について説明する。
ず、図4に示すデータ伸長論理を用いて「3to4」伸
長回路の論理を説明する。図4の信号列Y0,Y1,Y
2,Y3,Y4,Y5,Y6,Y7,Y8,Y9,Y1
0・・・は、図3のデータ伸長回路40に入力される図5
(b)に示す入力信号DIN<5:0>である。図4に
示す信号列Y0、X1、X2、X3、Y3、X4、X
5、X6、Y6・・・は図3のデータ伸長回路40の出力
端子74から出力される図5(r)に示す信号ZY<
5:0>である。
における入力入力信号DIN<5:0>と出力信号ZY
<5:0>との関係は以下の式で表わされる。
=1,2,3,4,・・・の自然数)で表され、出力信号
ZY<5:0>は以下の式で表される。 Yj=Yj、 X(j+1)=1/2(1/2Yj+3/2Y(j+
1))、 X(j+2)=(Y(j+1)+Y(j+2))、 X(j+3)=1/2(3/2Y(j+2)+1/2Y
(j+3)) ここで、j=3i(0、3、6、9、12、・・・)であ
る。
5:0>と信号ZY<5:0>とを対応づけて表わす
と、出力信号ZY<5:0>中のY0,Y3,Y6,Y
9,Y12・・・は入力信号DIN<5:0>中のY0,
Y3,Y6,Y9,Y12・・・と同じ値となる。また、
出力信号ZY<5:0>中のX1、X2、X3、X4、
X5、X6・・・等は入力信号DIN<5:0>中の各要
素と対応付けるとそれぞれ以下のようになる。 ZY<5:0> DIN<5:0> Y0 = Y0、 X1 = 1/2(1/2Y0+3/2Y1)、 X2 = (Y1+Y2)、 X3 = 1/2(3/2Y2+1/2Y3)、 Y3 = Y3、 X4 = 1/2(1/2Y3+3/2Y4)、 X5 = (Y4+Y5)、 X6 = 1/2(3/2Y5+1/2Y6) Y6 = Y6、 X7 = 1/2(1/2Y6+3/2Y7)、 X8 = (Y7+Y8)、 X9 = 1/2(3/2Y8+1/2Y9)、 ・・・・・・・・・ ・・・・・・・・・
るために上述した論理に基づいて図3のデータ伸長回路
40は以下のように構成され、かつ動作する。図3にお
いて、71は入力信号DIN<5:0>の入力端子であ
る。(1/9)子画面用子ビデオ信号を生成するときは
メモリ25の画像データを3/4fmainの周波数で読み
出す。図5(a)に示す切替信号REは、fmainの周波
数で4回に3回だけ、メモリ25からデータを読み出す
ことを指示する信号である。この切替信号REによっ
て、図2に示す切替回路70はメモリ25からfmainの
周波数で4回に3回だけデータを読み出してデータ伸長
回路40に出力する。この出力された入力信号DIN<
5:0>は図5(b)に示される。ここで、<5:0>
は0ビットから5ビットまでの6ビットで構成され、そ
の全6ビット構成のデータは0〜6ビットまでのデータ
を全て含むことを意味する。また、<6:1>は0ビッ
トから6ビットまでの7ビットで構成されたデータのう
ち1ビット〜6ビットまでを抜き出したデータを意味す
る。すなわち、<6:0>のデータは、<6:1>のデ
ータ信号の0ビット目を使用しないで1ビット〜6ビッ
トを使用することを意味し、そのために、<6:1>デ
ータは、<6:0>データの最下位ビットが1ビットシ
フトされるために、<6:0>のデータの1/2の値を
有するデータを意味する。
に入力された入力信号DIN<5:0>をD端子に受
け、E端子に入力される図5(c)の制御信号FENの
立ち上がり時にその直前に存在した入力信号DIN<
5:0>をQ端子に図5(d)に示すようにFQ<5:
0>として、Y0,Y2,Y4,Y6,Y8,Y10・・
・のように出力する。一方、Dフリップフロップ42
は、入力端子71に入力された入力信号DIN<5:0
>をD端子に受け、E端子に入力される図5(g)の制
御信号LENの立ち上がり時にその直前に存在した入力
信号DIN<5:0>をQ端子に図5(h)に示すよう
にLQ<5:0>として、Y1,Y3,Y5,Y7,Y
9・・・のように出力する。
御信号LSELが論理「H」の時にA端子に入力される
信号LQ<5:0>を選択し、制御信号LSELが論理
「L」の時にB端子に入力される信号FQ<5:0>を
選択し、その選択した信号をY端子に6ビットの信号L
SELY<5:0>信号として出力する。ここで、切替
回路43中に表示される「SA」の記号は、そこに入力
される信号が論理「H」のときに「A」端子に入力され
る信号を選択し、論理「L」のときに「A」でない方の
入力端子、すなわち、「B」端子に入力する信号を選択
することを意味する。
0>を受け、K端子に制御信号KF<1:0>を受け、
制御信号KF<1:0>の値に対応する定数をFQ<
5:0>に乗算する演算を行い、その結果をY端子に7
ビットの信号Y<6:0>として出力する。図3の右下
の表は、K端子に入力される制御信号の値と定数(CA
L1)との関係を示す。K端子は2ビット入力端子を有
するのでK<1:0>と表わされている。表中におい
て、たとえば、(00)hは16進数で0を表わし、
(11)hは16進数で3を表わす。図5(e)の制御
信号KF<1:0>中ではこの値は10進数で表わされ
ている。たとえば、図5(c)の信号FQ<5:0>が
Y0であり、制御信号KF<1:0>が1である時に
は、表のK<1:0>の値が1に対する定数CAL1は
1/2であるので、乗算回路44ではY0に1/2が乗
算され、1/2Y0がY端子に信号Y<6:0>として
得られる。Dフリップフロップ46は乗算回路44の出
力を次の信号Y<6:0>が出力されるまでラッチする
回路である。Dフリップフロップ46でラッチされた信
号はQ端子から信号FPROCQ<6:0>としてQ端
子から出力される。
<5:0>を受け、K端子に制御信号KL<1:0>を
受け、制御信号KL<1:0>の値に対応する定数を信
号LQ<5:0>に乗算する演算を行い、その結果をY
端子に7ビットの信号Y<6:0>として出力する。定
数CAL1に関しては、乗算回路44の場合と同じであ
るので、説明を省略する。Dフリップフロップ47は乗
算回路45の出力を次の信号Y<6:0>が出力される
までラッチする回路である。Dフリップフロップ47で
ラッチされた信号はQ端子から信号LPROCQ<6:
0>としてQ端子から出力される。
論理「H」のときは、A端子に入力されるFPROCQ
<6:0>を選択し、制御信号THRSELが論理
「L」のときは、B端子に入力される切替回路43から
の出力信号LSELY<5:0>を選択するように構成
される。(1/9)子画面用子ビデオ信号を供給する場
合は、この制御信号THRSELは図5(n)に示すよ
うに、常に論理「L」となるように設定されるので、そ
の場合は常にB端子側に入力される信号LSELY<
5:0>を選択する。
6からの7ビットの出力信号FPROCQ<6:0>の
最上位ビットMSBを除去した6ビット信号<5:0>
とDフリップフロップ47からの7ビットの出力信号L
PROCQ<6:0>の最上位ビットMSBを除去した
6ビット信号<5:0>とを加算しその加算結果をY端
子に7ビット信号KF9S<6:0>として出力する。
示される信号THRENの立ち上がり時にその直前に存
在した切替回路48の出力信号LSELY<5:0>を
Q端子に信号THRQ<5:0>として出力する。
が論理「H」のときは、A端子に入力される信号KF9
S<6:0>から分岐された信号KF9S<6:1>を
選択し、制御信号PROCSELが論理「L」のとき
は、B端子に入力されるDフリップフロップ51からの
出力信号THRQ<5:0>を選択するように構成され
る。
の出力信号が切り替わるまでその信号をラッチする回路
である。Dフリップフロップ53でラッチされた信号は
Q端子から出力端子74に、図5(r)に示される6ビ
ット出力信号ZY<5:0>として、Y0、X1、X
2、X3、Y3、X4、X5、X6、Y6・・・のように
送出され、出力端子74から(1/9)子画面用子ビデ
オ信号として出力される。
(1/16)子画面用子ビデオ信号生成においては、図
6に示すように、制御信号FENは論理「L」であり、
制御信号KF<1:0>は10進数で2であり、制御信
号THRSELは論理「L」であり、制御信号PROC
SELは論理「L」であるように選択される。以下に図
3をおよび図6を用いて(1/16)子画面用子ビデオ
信号を生成する場合について説明する。
5:0>の入力端子である。(1/16)子画面用子ビ
デオ信号を生成するときはメモリ25の画像データをf
mainの周波数で読み出す。図6(a)に示す切替信号R
Eは、データ読出し期間は常時論理「L」であるので、
メモリ25からfmainの周波数でデータを読み出すこと
を指示する信号である。この切替信号REによって、図
2に示す切替回路70はメモリ25からfmainの周波数
でデータを読み出してデータ伸長回路40に出力する。
この出力された入力信号DIN<5:0>は図6(b)
に示される。
には、上述のように、制御信号PROCSELは、図6
(q)に示すように、常時論理「L」であるので、切替
回路52では信号THRQ<5:0>が一義的に選択さ
れる。一方、制御信号THRSELは、図6(n)に示
すように、常時論理「H」であるので、切替回路48に
おいては、信号FPROCQ<5:0>が一義的に選択
される。従って、切替回路43、乗算回路45のA端子
に入力される信号LQ<5:0>、加算器49に入力さ
れる信号LPROCQ<6:0>、乗算回路45のB端
子に入力される制御信号KL<1:0>、切替回路52
に入力される信号KF9S<6:1>はどのような値で
もかまわない。また、切替回路48は常にA端子の信号
が選択されるので、切替回路48のB端子に入力する信
号LSELY<5:0>はどのような値でも良いので制
御信号LSELの不定でよい。次に、(1/16)子画
面用子ビデオ信号が生成されるルートに沿って信号の流
れを説明する。
に入力された入力信号DIN<5:0>をD端子に受
け、E端子に入力される図6(c)の制御信号FENが
常時論理「L」であるので、入力信号DIN<5:0>
を1クロック分遅らせた信号をQ端子に図5(d)に示
すように信号FQ<5:0>として、Y1,Y2,Y
3,Y4,Y5,Y6,Y7,Y8,Y9,Y10・・・
のように出力する。
Q<5:0>は乗算回路44のA端子に入力される。乗
算回路44は、K端子に制御信号KF<1:0>を受
け、その制御信号KF<1:0>の値に対応した定数を
信号FQ<5:0>に乗算する演算を行い、その結果を
Y端子に7ビットの信号Y<6:0>として出力する。
図6(e)に示すように、制御信号KF<1:0>は常
に10進数で2であるので、図3の右下の表に示される
ように、表のK<1:0>の値2に対する定数CAL1
は1であるので、乗算回路44の出力信号Y<6:0>
は信号FQ<5:0>と同じ値が得られる。Dフリップ
フロップ46は乗算回路44の出力を次の信号Y<6:
0>が出力されるまでラッチする回路である。Dフリッ
プフロップ46でラッチされた信号はQ端子から信号F
PROCQ<6:0>としてQ端子から出力される。
うに、制御信号THRSELが論理「H」であるので、
A端子に入力されるDフリップフロップ46からのFP
ROCQ<6:0>を分岐した信号FPROCQ<5:
0>を選択する。
示されるように、E端子に入力する信号THRENが常
時論理「L」であるので、D端子に入力する信号FPR
OCQ<5:0>を1ビットシフトさせてDフリップフ
ロップ51のQ出力端子からTHRQ<5:0>として
出力する。
うに、制御信号PROCSELが常時論理「L」である
ので、切替回路52はB端子に入力される信号THRQ
<5:0>を選択し出力する。Dフリップフロップ53
は、切替回路52の出力信号が切り替わるまでラッチす
る回路である。Dフリップフロップ53でラッチされた
信号はQ端子から出力端子74に6ビット出力信号ZY
<5:0>として、図6(r)に示されるように、Y
0、Y1、Y2、Y3、Y4、Y5、Y6・・・のように
送出され、出力端子74から(1/16)子画面用子ビ
デオ信号として出力される。
装置は、第2のビデオデータをディジタル化するアナロ
グ/デジタル変換器と;ディジタル化された画像データ
を第2のビデオデータのサブサンプル周波数(fsub)
でサンプルし圧縮するデータサンプル回路と;データサ
ンプル回路でサンプルされた圧縮データを(1/n)f
subで読み出して書き込むメモリと;メモリから第1の
ビデオデータのサブサンプル周波数(fmain)のm/n
の周波数で読み出された画像データをn/m倍に伸長し
て小画面用ビデオデータを生成するデータ伸長回路と;
データ伸長回路で伸長された画像データをアナログデー
タに変換するディジタル/アナログ変換器と;ディジタ
ル/アナログ変換器から出力される小画面用ビデオデー
タを全画面用の第1のビデオデータに挿入するために切
り替える第1の切替回路を備えるように構成されるの
で、画像処理装置のメモリ容量を小さくできる。
第2の切替回路を備え、1/m小画面ビデオデータを生
成するときは、メモリから(m/n)fmainの周波数で
データを読み出し、データ伸長回路で伸張し、(1/
n)小画面ビデオデータを生成するときは、メモリから
fmainの周波数でデータを読み出し、その読み出したデ
ータ伸張することなく出力することによって、(1/m
2)子画面用子ビデオデータまたは(1/n2)子画面用
子ビデオデータのいずれかの小画面用ビデオデータを生
成するように構成されるので、2つの子画面を切り替え
ることができると共に、画像処理装置のメモリ容量を小
さくできる。さらに、静止画像を用いた場合でも、(1
/9)子画面と(1/16)子画面との切替が可能であ
る。
nは整数4、mは整数3であるように構成されるので、
(1/9)子画面と(1/16)子画面とを小さなメモ
リ容量を用いて切り替えることができる。
ータ伸長回路は、入力画像データ信号をYi(i=0,
1,2,3,・・・の自然数)とすると、出力画像データ
信号は次の式で表わされるように構成されるので、伸張
が簡単な回路で実現でき、画像処理装置のメモリ容量を
小さくできる。 Yj=Yj、 X(j+1)=1/2(1/2Yj+3/2Y(j+
1))、 、 X(j+2)=(Y(j+1)+Y(j+2))、 X(j+3)=1/2(3/2Y(j+2)+1/2Y
(j+3+3)) ここで、j=3i=0、3、6、9、12、・・・であ
る。
データ伸長回路は、入力画像データ信号を直接出力する
第1の経路と、入力画像データ信号に第1の定数を乗算
する第1の乗算回路、入力画像データ信号に第2の定数
を乗算する第2の乗算回路、これらの乗算結果を加算す
る加算器および加算器の出力結果を1/2にする回路に
よって構成される第2の経路と、第1の経路と第2の経
路とを切り替える切替回路とを有するように構成される
ので、伸張が簡単な回路で実現でき、画像処理装置のメ
モリ容量を小さくできる。
第1および第2の定数は、乗算回路の第2の入力端子に
入力する制御信号の値と以下のように対応するように構
成されるので、伸張が簡単な回路で実現でき、画像処理
装置のメモリ容量を小さくできる。 第1のおよび第2の制御信号 第1および第2の定数 0 0 1 1/2 2 1 3 3/2
データ伸長回路は、入力画像信号を第1の入力端子に受
け、第1の制御信号を第2の入力端子に受け、その第1
の制御信号に従って入力画像信号を出力端子から出力す
る第1のDフリップフロップと、入力画像信号を第1の
入力端子に受け、第2の制御信号を第2の入力端子に受
け、その第2の信号制御信号LEN信号に従って入力画
像信号を出力端子から出力する第2のDフリップフロッ
プと、第1のDフリップフロップの出力と第2のDフリ
ップフロップの出力を第3の制御信号によって切り替え
る第1の切替回路と、入力画像信号に第4の制御信号の
値に対応した定数を乗算する第1の乗算器と、入力画像
信号に第5の制御信号の値に対応した定数を乗算する第
2の乗算器と、第1の乗算器の出力をラッチする第3の
Dフリップフロップと、第2の乗算器の出力をラッチす
る第4のDフリップフロップと、第1の切替器の出力と
第3のDフリップフロップの出力とを第6の制御信号に
従って切り替える第2の切替器と、第3のDフリップフ
ロップの出力と第4のDフリップフロップの出力とを加
算する加算器と、第2の切替器の出力を第7の制御信号
に従ってラッチする第5のDフリップフロップと、第5
のフリップフロップの出力と加算器の出力とを第7の制
御信号に従って切り替える第3の切替器と、第3の切替
器の出力をラッチする第6のDフリップフロップとを有
し、第1から第7の制御信号に従って入力画像信号を3
/4倍に伸張するように構成されるので、伸張が簡単な
回路で実現でき、画像処理装置のメモリ容量を小さくで
きる。
データ伸長回路中の第1の乗算器は第4の制御信号の値
に対応する定数を入力信号に乗算し、データ伸長回路中
の第2の乗算器は第5の制御信号の値に対応する定数を
入力信号に乗算し、その第1および第2の定数は、乗算
回路の制御端子に入力する制御信号の値と以下のように
対応するように構成されるので、伸張が簡単な回路で実
現でき、画像処理装置のメモリ容量を小さくできる。 第1のおよび第2の制御信号 第1および第2の定数 0 0 1 1/2 2 1 3 3/2
データ伸長回路を(1/16)子画面用子ビデオ信号生
成に使用する場合には、第1の制御信号は論理「L」、
第3の制御信号は10進数の2、第6の制御信号は論理
「H」、第7の制御信号は論理「L」、第8の制御信号
は論理「L」に設定されるように構成されるので、伸張
が簡単な回路で実現でき、画像処理装置のメモリ容量を
小さくできる。
である。
る。
/9)子画面用子ビデオ信号を生成するデータ伸長の論
理を説明する図である。
ときのデータ伸長回路40のタイミングチャートを示す
図である。
るときのデータ伸長回路40のタイミングチャートを示
す図である。
画面)を表示させる従来の画像処理装置を示す図であ
る。
グチャートを示す図である。
面を示す図である。
力端子、13・・・出力端子、14・・・アナログ/デジタル
変換器、15・・・Y/C分離フィルタ、16・・・カラー復
調回路、17・・・D/A変換器、18・・・RGBマトリク
ス回路、20・・・画面サイズ変換回路、21・・・入力端
子、22・・・出力端子、23・・・データサンプル回路、2
5・・・メモリ、26・・・切替回路、30・・・スイッチ、3
1・・・高速スイッチ(FSW)、32・・・タイミング発生
器、40・・・データ伸長回路、41,42・・・Dフリップ
フロップ、43,48,52・・・切替回路、44,45・
・・乗算器、46,47・・・Dフリップフロップ、49・・・
加算器、51,53・・・Dフリップフロップ、70・・・切
替回路
Claims (9)
- 【請求項1】 全画面用の第1のビデオデータと小画面
用の第2のビデオデータとを切り替えて、モニタ画面の
一部に第2のビデオデータによる小画面を表示させる画
像処理装置において:第2のビデオデータをディジタル
化するアナログ/デジタル変換器と;前記ディジタル化
された画像データを第2のビデオデータのサブサンプル
周波数(fsub)でサンプルし圧縮するデータサンプル
回路と;前記データサンプル回路でサンプルされた圧縮
データを(1/n)fsubで読み出して書き込むメモリ
と;前記メモリから第1のビデオデータのサブサンプル
周波数(fmain)のm/nの周波数で読み出された画像
データをn/m倍に伸長して小画面用ビデオデータを生
成するデータ伸長回路と;前記データ伸長回路で伸長さ
れた画像データをアナログデータに変換するディジタル
/アナログ変換器と;前記ディジタル/アナログ変換器
から出力される小画面用ビデオデータを前記全画面用の
第1のビデオデータに挿入するために切り替える第1の
切替回路とを有することを特徴とする画像処理装置。 - 【請求項2】 請求項1記載の画像処理装置において:
さらに、第2の切替回路を備え、1/m小画面ビデオデ
ータを生成するときは、前記メモリから(m/n)fma
inの周波数でデータを読み出し、前記データ伸長回路で
伸張し、1/n小画面ビデオデータを生成するときは、
前記メモリからfmainの周波数でデータを読み出し、そ
の読み出したデータ伸張することなく出力することによ
って、1/m2子画面用子ビデオデータまたは1/n2子
画面用子ビデオデータのいずれかの小画面用ビデオデー
タを生成することを特徴とする画像処理装置。 - 【請求項3】 請求項1または2記載の画像処理装置に
おいて:前記nは整数4、mは整数3であることを特徴
とする画像処理装置。 - 【請求項4】 請求項1ないし3のいずれかに記載の画
像処理装置において:前記データ伸長回路は、 入力画像データ信号をYi(i=0,1,2,3,・・・
の自然数)とすると、 出力画像データ信号は次の式で表わされることを特徴と
する画像処理装置。 Yj=Yj、 X(j+1)=1/2(1/2Yj+3/2Y(j+
1))、 X(j+2)=(Y(j+1)+Y(j+2))、 X(j+3)=1/2(3/2Y(j+2)+1/2Y
(j+3)) ここで、j=3i=0、3、6、9、12、・・・であ
る。 - 【請求項5】 請求項1ないし4のいずれかに記載の画
像処理装置において:前記データ伸長回路は、 入力画像データ信号を直接出力する第1の経路と、 入力画像データ信号に第1の定数を乗算する第1の乗算
回路、入力画像データ信号に第2の定数を乗算する第2
の乗算回路、これらの乗算結果を加算する加算器および
前記加算器の出力結果を1/2にする回路によって構成
される第2の経路と、 前記第1の経路と第2の経路とを切り替える切替回路と
を有することを特徴とする画像処理装置。 - 【請求項6】 請求項5記載の画像処理装置において:
前記第1および第2の定数は、乗算回路の第2の入力端
子に入力する制御信号の値と以下のように対応すること
を特徴とする画像処理装置。 第1のおよび第2の制御信号 第1および第2の定数 0 0 1 1/2 2 1 3 3/2 - 【請求項7】 請求項1または2記載の画像処理装置に
おいて:前記データ伸長回路は:入力画像信号を第1の
入力端子に受け、第1の制御信号を第2の入力端子に受
け、その第1の制御信号に従って入力画像信号を出力端
子から出力する第1のDフリップフロップと、 入力画像信号を第1の入力端子に受け、第2の制御信号
を第2の入力端子に受け、その第2の信号制御信号LE
N信号に従って入力画像信号を出力端子から出力する第
2のDフリップフロップと、 前記第1のDフリップフロップの出力と第2のDフリッ
プフロップの出力を第3の制御信号によって切り替える
第1の切替回路と、 前記入力画像信号に第4の制御信号の値に対応した定数
を乗算する第1の乗算器と、 前記入力画像信号に第5の制御信号の値に対応した定数
を乗算する第2の乗算器と、 前記第1の乗算器の出力をラッチする第3のDフリップ
フロップと、 前記第2の乗算器の出力をラッチする第4のDフリップ
フロップと、 前記第1の切替器の出力と前記第3のDフリップフロッ
プの出力とを第6の制御信号に従って切り替える第2の
切替器と、 前記第3のDフリップフロップの出力と前記第4のDフ
リップフロップの出力とを加算する加算器と、 前記第2の切替器の出力を第7の制御信号に従ってラッ
チする第5のDフリップフロップと、 前記第5のフリップフロップの出力と前記加算器の出力
とを第7の制御信号に従って切り替える第3の切替器
と、 前記第3の切替器の出力をラッチする第6のDフリップ
フロップとを有し、 前記第1から第7の制御信号に従って入力画像信号を4
/3倍に伸張することを特徴とする画像処理装置。 - 【請求項8】 請求項7記載の画像処理装置において:
前記データ伸長回路中の第1の乗算器は第4の制御信号
の値に対応する定数を入力信号に乗算し、 前記データ伸長回路中の第2の乗算器は第5の制御信号
の値に対応する定数を入力信号に乗算し、 その第1および第2の定数は、乗算回路の制御端子に入
力する制御信号の値と以下のように対応することを特徴
とする画像処理装置。 第1のおよび第2の制御信号 第1および第2の定数 0 0 1 1/2 2 1 3 3/2 - 【請求項9】 請求項7または8記載の画像処理装置に
おいて:前記データ伸長回路を(1/16)子画面用子
ビデオ信号生成に使用する場合には、前記第1の制御信
号は論理「L」、前記第3の制御信号は10進数の2、
前記第6の制御信号は論理「H」、前記第7の制御信号
は論理「L」、前記第8の制御信号は論理「L」に設定
されることを特徴とする画像処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03489297A JP3726929B2 (ja) | 1997-02-19 | 1997-02-19 | 画像処理装置 |
US08/888,352 US6052154A (en) | 1997-02-19 | 1997-07-03 | Image processing device with expander minimizing memory requirements for obtaining multiple sub window image data |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03489297A JP3726929B2 (ja) | 1997-02-19 | 1997-02-19 | 画像処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10233973A true JPH10233973A (ja) | 1998-09-02 |
JP3726929B2 JP3726929B2 (ja) | 2005-12-14 |
Family
ID=12426823
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03489297A Expired - Fee Related JP3726929B2 (ja) | 1997-02-19 | 1997-02-19 | 画像処理装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6052154A (ja) |
JP (1) | JP3726929B2 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63123284A (ja) * | 1986-11-12 | 1988-05-27 | Sharp Corp | テレビジヨン受像機 |
JPH0530440A (ja) * | 1991-07-24 | 1993-02-05 | Sharp Corp | 二画面表示テレビジヨン受像機 |
US5398074A (en) * | 1992-11-24 | 1995-03-14 | Thomson Consumer Electronics, Inc. | Programmable picture-outside-picture display |
JPH08256297A (ja) * | 1995-03-17 | 1996-10-01 | Toshiba Corp | 2画面テレビ受像機 |
US5729300A (en) * | 1995-06-07 | 1998-03-17 | Samsung Electronics Co., Ltd. | Double-screen simultaneous viewing circuit of a wide-television |
JPH0965225A (ja) * | 1995-08-24 | 1997-03-07 | Hitachi Ltd | テレビジョン装置及びその表示方法 |
US5917958A (en) * | 1996-10-31 | 1999-06-29 | Sensormatic Electronics Corporation | Distributed video data base with remote searching for image data features |
-
1997
- 1997-02-19 JP JP03489297A patent/JP3726929B2/ja not_active Expired - Fee Related
- 1997-07-03 US US08/888,352 patent/US6052154A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP3726929B2 (ja) | 2005-12-14 |
US6052154A (en) | 2000-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3420234B2 (ja) | 表示システム | |
JPH10108143A (ja) | 画像表示制御装置および方法 | |
JPH03132185A (ja) | テレビジョン信号変換器 | |
CN1206290A (zh) | 高清晰度电视机 | |
US5953075A (en) | Video signal processing apparatus with means for magnifying and processing a picture image correspondingly to video signals | |
JPH02228183A (ja) | 記録再生装置 | |
US6611269B1 (en) | Video display unit and program recording medium | |
JP2000137469A (ja) | 画素数変換装置 | |
EP0979005B1 (en) | Image decoder | |
JP3726929B2 (ja) | 画像処理装置 | |
JPH07298206A (ja) | 時間軸変換方式 | |
JPH05292476A (ja) | 汎用走査周期変換装置 | |
JPH0898154A (ja) | テレビジョン信号処理装置 | |
JPH11168751A (ja) | 信号処理装置 | |
JP4357239B2 (ja) | 映像信号処理装置及び映像表示装置 | |
JPH06225326A (ja) | 多画面テレビジョン受像機 | |
KR100224714B1 (ko) | 온 스크린 디스플레이 방법 및 장치 | |
JP3162815B2 (ja) | テレビジョン受像機 | |
JPH0990921A (ja) | 画像合成装置及び受信装置 | |
JP2000092408A (ja) | 映像表示装置及び映像表示方法 | |
JPH07327237A (ja) | ビデオ信号処理回路 | |
JPH1127689A (ja) | ビデオ信号を処理するための回路装置 | |
JP2000098962A (ja) | 固定画素表示装置および固定画素表示方法 | |
KR100219581B1 (ko) | 신호변환장치에있어서의색신호처리회로 | |
JP3564714B2 (ja) | 映像記録再生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050722 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050830 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050905 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050920 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050921 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081007 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |