JPH10229036A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH10229036A JPH10229036A JP2946897A JP2946897A JPH10229036A JP H10229036 A JPH10229036 A JP H10229036A JP 2946897 A JP2946897 A JP 2946897A JP 2946897 A JP2946897 A JP 2946897A JP H10229036 A JPH10229036 A JP H10229036A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- alignment
- full
- semiconductor device
- alignment target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】 全面等倍マスクを使用する変更を行う場合で
も、TEGの大幅な設計変更を不要とする。 【解決手段】 半導体ウエハに集積回路が作りつけられ
た後、全面等倍マスクを使用する前の工程で5:1レチ
クルを使用し、半導体ウエハの有効ショットエリア外に
位置する半導体チップ3aにもステップアンドリピート
を繰り返して露光を行い、アライメントターゲットを形
成する。半導体チップ3aではアライメントターゲット
の下方にTEGが位置していないのでアライメントター
ゲットAMを全面等倍マスクの基準アライメントターゲ
ットとして用い、最初に全面等倍マスクとして使用する
工程において、これ以降の工程に全面等倍マスクを使用
する場合の基準アライメントのマークであるアライメン
トターゲットAM1を半導体チップ3aに所定の位置に
形成する。
も、TEGの大幅な設計変更を不要とする。 【解決手段】 半導体ウエハに集積回路が作りつけられ
た後、全面等倍マスクを使用する前の工程で5:1レチ
クルを使用し、半導体ウエハの有効ショットエリア外に
位置する半導体チップ3aにもステップアンドリピート
を繰り返して露光を行い、アライメントターゲットを形
成する。半導体チップ3aではアライメントターゲット
の下方にTEGが位置していないのでアライメントター
ゲットAMを全面等倍マスクの基準アライメントターゲ
ットとして用い、最初に全面等倍マスクとして使用する
工程において、これ以降の工程に全面等倍マスクを使用
する場合の基準アライメントのマークであるアライメン
トターゲットAM1を半導体チップ3aに所定の位置に
形成する。
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、露光工程におけるアライメントター
ゲットの形成に適用して有効な技術に関するものであ
る。
方法に関し、特に、露光工程におけるアライメントター
ゲットの形成に適用して有効な技術に関するものであ
る。
【0002】
【従来の技術】本発明者が検討したところによれば、半
導体装置の製造工程の1つである露光工程においては、
個別のパターンが形成されている複数のマスクまたはレ
チクルの組み合わせが用いられている。
導体装置の製造工程の1つである露光工程においては、
個別のパターンが形成されている複数のマスクまたはレ
チクルの組み合わせが用いられている。
【0003】そして、半導体ウエハ上に既存するパター
ンと、次工程目的の設計パターンを最適の相対位置関係
にする、いわゆるアライメントは、アライメント用とし
て半導体ウエハに形成されたマークであるアライメント
ターゲットと次工程目的の設計パターンのマスクまたは
レチクルに形成された同じくアライメント用のアライメ
ントターゲットを重ね合わせて高精度なアライメントを
行っている。
ンと、次工程目的の設計パターンを最適の相対位置関係
にする、いわゆるアライメントは、アライメント用とし
て半導体ウエハに形成されたマークであるアライメント
ターゲットと次工程目的の設計パターンのマスクまたは
レチクルに形成された同じくアライメント用のアライメ
ントターゲットを重ね合わせて高精度なアライメントを
行っている。
【0004】なお、この種の半導体装置の露光技術につ
いて詳しく述べてある例としては、平成6年9月9日、
株式会社プレスジャーナル発行、松下晋司(編)、月刊
Semiconductor World増刊号、19
94年増刊号 第13巻 第10号「The Equi
pment」P17〜P29があり、この文献には、各
種の露光装置の構成や動作などが記載されている。
いて詳しく述べてある例としては、平成6年9月9日、
株式会社プレスジャーナル発行、松下晋司(編)、月刊
Semiconductor World増刊号、19
94年増刊号 第13巻 第10号「The Equi
pment」P17〜P29があり、この文献には、各
種の露光装置の構成や動作などが記載されている。
【0005】
【発明が解決しようとする課題】ところが、上記のよう
な露光工程におけるアライメント技術では、次のような
問題点があることが本発明者により見い出された。
な露光工程におけるアライメント技術では、次のような
問題点があることが本発明者により見い出された。
【0006】すなわち、すべての配線層を縮小して転写
させる5:1レチクルなどを使用して形成するように設
計した半導体装置においては、比較的重ね合わせ精度に
余裕があると製造のスループットを向上させるために半
導体ウエハの全面の露光に使用される1:1マスクであ
る全面等倍マスクを用いることがあり、この場合には、
スクライブエリアに1:1マスク用のアライメントター
ゲットが必要となる。
させる5:1レチクルなどを使用して形成するように設
計した半導体装置においては、比較的重ね合わせ精度に
余裕があると製造のスループットを向上させるために半
導体ウエハの全面の露光に使用される1:1マスクであ
る全面等倍マスクを用いることがあり、この場合には、
スクライブエリアに1:1マスク用のアライメントター
ゲットが必要となる。
【0007】しかし、5:1レチクルを使用した半導体
装置では、そのスクライブエリアに回路特性評価やプロ
セス特性評価のためのテスト素子群であるTEG(Te
stElement Group)が形成されており、
1:1マスク用のアライメントターゲットを形成するス
ペースを確保するためにTEGの大幅な設計変更が必要
となる問題が生じてしまう。
装置では、そのスクライブエリアに回路特性評価やプロ
セス特性評価のためのテスト素子群であるTEG(Te
stElement Group)が形成されており、
1:1マスク用のアライメントターゲットを形成するス
ペースを確保するためにTEGの大幅な設計変更が必要
となる問題が生じてしまう。
【0008】本発明の目的は、すべての露光工程におい
て設計パターンを縮小して転写させるマスクを使用して
形成するように設計された半導体装置に全面等倍マスク
を用いる場合でも、TEGの設計変更を不要とすること
のできる半導体装置の製造方法を提供することにある。
て設計パターンを縮小して転写させるマスクを使用して
形成するように設計された半導体装置に全面等倍マスク
を用いる場合でも、TEGの設計変更を不要とすること
のできる半導体装置の製造方法を提供することにある。
【0009】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0010】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【0011】すなわち、本発明の半導体装置の製造方法
は、半導体チップにTEGが作りつけられた後にステッ
パまたはフォトリピータに使用されるマスクにより有効
ショット領域外に位置する半導体チップの露光を行い、
全面等倍マスクの基準アライメント用のマークとして該
アライメントターゲットを形成するものである。
は、半導体チップにTEGが作りつけられた後にステッ
パまたはフォトリピータに使用されるマスクにより有効
ショット領域外に位置する半導体チップの露光を行い、
全面等倍マスクの基準アライメント用のマークとして該
アライメントターゲットを形成するものである。
【0012】また、本発明の半導体装置の製造方法は、
半導体チップにTEGが作りつけられた後に有効ショッ
ト領域以外に形成された薄膜を除去するマスクの任意の
位置に全面等倍マスクの基準アライメント用のマークで
あるアライメントターゲットを形成し、薄膜の除去時に
有効ショット領域外に位置する半導体チップにアライメ
ントターゲットを形成するものである。
半導体チップにTEGが作りつけられた後に有効ショッ
ト領域以外に形成された薄膜を除去するマスクの任意の
位置に全面等倍マスクの基準アライメント用のマークで
あるアライメントターゲットを形成し、薄膜の除去時に
有効ショット領域外に位置する半導体チップにアライメ
ントターゲットを形成するものである。
【0013】さらに、本発明の半導体装置の製造方法
は、TEGの設置目的が終了したTEG上の加工評価エ
リアに全面等倍マスク用の基準アライメント用のマーク
であるアライメントターゲットを配置した半導体チップ
製作用であるステッパ用のマスクを製作し、このマスク
を用いて有効ショット領域外に当該アライメントターゲ
ットを形成するものである。
は、TEGの設置目的が終了したTEG上の加工評価エ
リアに全面等倍マスク用の基準アライメント用のマーク
であるアライメントターゲットを配置した半導体チップ
製作用であるステッパ用のマスクを製作し、このマスク
を用いて有効ショット領域外に当該アライメントターゲ
ットを形成するものである。
【0014】また、本発明の半導体装置の製造方法は、
前記マスクによる有効ショット領域外に位置する半導体
チップへのアライメントターゲットの形成を全面等倍マ
スクを使用する直前の露光工程により行うものである。
前記マスクによる有効ショット領域外に位置する半導体
チップへのアライメントターゲットの形成を全面等倍マ
スクを使用する直前の露光工程により行うものである。
【0015】以上のことにより、すべての配線層を縮小
して転写させるマスクを使用して形成するように設計し
た半導体装置であっても、TEGの設計変更を行うこと
なく全面等倍マスクを用いることができるので、半導体
装置製造のスループットを大幅に向上させることができ
る。
して転写させるマスクを使用して形成するように設計し
た半導体装置であっても、TEGの設計変更を行うこと
なく全面等倍マスクを用いることができるので、半導体
装置製造のスループットを大幅に向上させることができ
る。
【0016】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
に基づいて詳細に説明する。
【0017】図1は、本発明の一実施の形態による5:
1レチクルの説明図、図2は、本発明の一実施の形態に
よる5:1レチクルによりアライメントターゲットが形
成される半導体ウエハの説明図、図3は、本発明の一実
施の形態による5:1レチクルによりアライメントター
ゲットが形成された半導体チップの説明図である。
1レチクルの説明図、図2は、本発明の一実施の形態に
よる5:1レチクルによりアライメントターゲットが形
成される半導体ウエハの説明図、図3は、本発明の一実
施の形態による5:1レチクルによりアライメントター
ゲットが形成された半導体チップの説明図である。
【0018】本実施の形態において、全面等倍マスク用
のターゲットを形成する5:1レチクル(マスク)1
は、ICパターンやTEGの原寸法の5倍体のパターン
が形成されている。
のターゲットを形成する5:1レチクル(マスク)1
は、ICパターンやTEGの原寸法の5倍体のパターン
が形成されている。
【0019】そして、それをステッパなどにより後述す
る半導体ウエハ上に投影露光される5:1レチクル(マ
スク)1は、後述する半導体チップの下部のスクライブ
エリアにある1:1マスク用のアライメントターゲット
形成工程ですでに使用済みとなっている加工評価TEG
等のエリア上に、1:1マスク用のアライメント用とし
てアライメントターゲットAM(ハッチングにより示し
た部分)が形成されている。なお、図1における5:1
レチクル1のハッチングは断面を示すものではない。
る半導体ウエハ上に投影露光される5:1レチクル(マ
スク)1は、後述する半導体チップの下部のスクライブ
エリアにある1:1マスク用のアライメントターゲット
形成工程ですでに使用済みとなっている加工評価TEG
等のエリア上に、1:1マスク用のアライメント用とし
てアライメントターゲットAM(ハッチングにより示し
た部分)が形成されている。なお、図1における5:1
レチクル1のハッチングは断面を示すものではない。
【0020】また、このアライメントターゲットAMが
形成された5:1レチクル1は、TEGや半導体装置に
必要な集積回路が作りつけられ、後述する有効ショット
エリア部と半導体ウエハの有効ショットエリア外(有効
ショット領域外)に位置する半導体チップの露光に使用
され、たとえば、半導体ウエハの全面の露光に使用され
る1:1マスクである全面等倍マスクを用いる直前に用
いられるレチクルとして使用する場合が効果的である。
形成された5:1レチクル1は、TEGや半導体装置に
必要な集積回路が作りつけられ、後述する有効ショット
エリア部と半導体ウエハの有効ショットエリア外(有効
ショット領域外)に位置する半導体チップの露光に使用
され、たとえば、半導体ウエハの全面の露光に使用され
る1:1マスクである全面等倍マスクを用いる直前に用
いられるレチクルとして使用する場合が効果的である。
【0021】5:1レチクル1を用いてアライメントタ
ーゲットを形成する場合について説明する。
ーゲットを形成する場合について説明する。
【0022】まず、図2に示すように、半導体素子の基
板となるシリコンなどの単結晶からなる半導体ウエハ2
に、所定の5:1レチクルを用いてステップアンドリピ
ート式描画法により回路特性評価やプロセス特性評価の
ためのテスト素子群であるTEGや半導体装置に必要な
集積回路を作りつけ複数の半導体チップ3を形成する。
板となるシリコンなどの単結晶からなる半導体ウエハ2
に、所定の5:1レチクルを用いてステップアンドリピ
ート式描画法により回路特性評価やプロセス特性評価の
ためのテスト素子群であるTEGや半導体装置に必要な
集積回路を作りつけ複数の半導体チップ3を形成する。
【0023】全面露光用マスクの基準ターゲットを配置
した5:1レチクル1を使用する工程では、TEGや半
導体装置に必要な集積回路の形成において、半導体ウエ
ハ2の有効ショットエリア外に位置する半導体チップ3
a,3bには、前述した5:1レチクルによる最初の露
光だけを行い、全面露光用マスクを用いる場合のアライ
メントターゲットを形成する。
した5:1レチクル1を使用する工程では、TEGや半
導体装置に必要な集積回路の形成において、半導体ウエ
ハ2の有効ショットエリア外に位置する半導体チップ3
a,3bには、前述した5:1レチクルによる最初の露
光だけを行い、全面露光用マスクを用いる場合のアライ
メントターゲットを形成する。
【0024】また、半導体チップ3a,3bの露光以外
は、有効ショットエリア外へも拡大し形成してもよい。
は、有効ショットエリア外へも拡大し形成してもよい。
【0025】このターゲットを使用することで、全層が
5:1アライナを使用することで設計されている半導体
チップの制作において、配線保護層などを形成する工程
などの比較的アライメント精度に余裕がある工程では、
製造のスループットを向上させるために、半導体ウエハ
の全面の露光に使用される1:1マスクである全面等倍
マスクを用いることが可能となる。
5:1アライナを使用することで設計されている半導体
チップの制作において、配線保護層などを形成する工程
などの比較的アライメント精度に余裕がある工程では、
製造のスループットを向上させるために、半導体ウエハ
の全面の露光に使用される1:1マスクである全面等倍
マスクを用いることが可能となる。
【0026】つまり、一部の集積回路が作りつけられた
後、前述した全面等倍マスクを使用する前の工程で5:
1レチクルとして5:1レチクル1を使用し、たとえ
ば、絶縁膜(薄膜)が形成される層にアライメントター
ゲットAM(図1)を形成する。それによって、アライ
メントターゲットAMが鮮明になり、アライメントを容
易に行うことができる。
後、前述した全面等倍マスクを使用する前の工程で5:
1レチクルとして5:1レチクル1を使用し、たとえ
ば、絶縁膜(薄膜)が形成される層にアライメントター
ゲットAM(図1)を形成する。それによって、アライ
メントターゲットAMが鮮明になり、アライメントを容
易に行うことができる。
【0027】半導体ウエハ2の有効ショットエリア外に
位置する半導体チップ3a,3b上に、5:1レチクル
1によるステップアンドリピートにより露光を行い、半
導体チップ3a,3bにアライメントターゲットAMが
形成される。
位置する半導体チップ3a,3b上に、5:1レチクル
1によるステップアンドリピートにより露光を行い、半
導体チップ3a,3bにアライメントターゲットAMが
形成される。
【0028】ここで、5:1レチクル1により有効ショ
ットエリア内の半導体チップ3に形成されたアライメン
トターゲットAMの下方には、TEGなどの評価用パタ
ーンが形成されているためにアライメントが不可能であ
るが、半導体チップ3a,3bでは、アライメントター
ゲットAMの下方に前述した評価用パターンが位置して
いないことになるので、アライメントを行うことができ
る。
ットエリア内の半導体チップ3に形成されたアライメン
トターゲットAMの下方には、TEGなどの評価用パタ
ーンが形成されているためにアライメントが不可能であ
るが、半導体チップ3a,3bでは、アライメントター
ゲットAMの下方に前述した評価用パターンが位置して
いないことになるので、アライメントを行うことができ
る。
【0029】そして、5:1レチクル1により半導体チ
ップ3a,3bに形成されたアライメントターゲットA
Mを全面等倍マスクの基準アライメントターゲットとし
て用い、図3に示すように、最初に全面等倍マスクとし
て使用する工程において、これ以降の工程に全面等倍マ
スクを使用する場合の基準アライメントのマークである
アライメントターゲットAM1(ハッチングで示した部
分)を全面等倍マスクを用い半導体チップ3a,3b
(図2)の所定の位置に形成する。なお、図3における
ハッチングは断面を示すものでない。
ップ3a,3bに形成されたアライメントターゲットA
Mを全面等倍マスクの基準アライメントターゲットとし
て用い、図3に示すように、最初に全面等倍マスクとし
て使用する工程において、これ以降の工程に全面等倍マ
スクを使用する場合の基準アライメントのマークである
アライメントターゲットAM1(ハッチングで示した部
分)を全面等倍マスクを用い半導体チップ3a,3b
(図2)の所定の位置に形成する。なお、図3における
ハッチングは断面を示すものでない。
【0030】このアライメントターゲットAM1が、次
の工程以降で全面等倍マスクの基準アライメントのマー
クとなり、全層が5:1アライナを使用することで設計
されている半導体装置においても全面等倍マスクを使用
することができる。
の工程以降で全面等倍マスクの基準アライメントのマー
クとなり、全層が5:1アライナを使用することで設計
されている半導体装置においても全面等倍マスクを使用
することができる。
【0031】それにより、本実施の形態においては、
5:1アライナ1を使用することで設計された半導体装
置であっても、全面等倍マスクを使用するためにTEG
などの特性評価パターン領域の設計変更を不要とするこ
とができ、半導体装置の開発コストや工数を大幅に削減
することができる。
5:1アライナ1を使用することで設計された半導体装
置であっても、全面等倍マスクを使用するためにTEG
などの特性評価パターン領域の設計変更を不要とするこ
とができ、半導体装置の開発コストや工数を大幅に削減
することができる。
【0032】また、特性評価パターン領域に全面等倍マ
スクに使用されるアライメントターゲットを形成する専
用の領域が不要となるので、半導体装置の設計の自由度
を大きくすることができる。
スクに使用されるアライメントターゲットを形成する専
用の領域が不要となるので、半導体装置の設計の自由度
を大きくすることができる。
【0033】さらに、本実施の形態では、5:1レチク
ル1(図1)によるステップアンドリピートを繰り返し
て露光を行い、半導体チップ3a,3b(図2)上にア
ライメントターゲットAM(図1)を形成したが、たと
えば、図4に示すように、異物対策などのために用いら
れる有効ショットエリア外の半導体チップの絶縁膜など
を除去するために用いられる5:1レチクルに全面等倍
マスクの基準アライメント用のマークであるアライメン
トターゲットAM2(ハッチングにより示す部分)を形
成し、以降の全面等倍マスクの基準アライメントのマー
クとして用いるようにしてもよい。
ル1(図1)によるステップアンドリピートを繰り返し
て露光を行い、半導体チップ3a,3b(図2)上にア
ライメントターゲットAM(図1)を形成したが、たと
えば、図4に示すように、異物対策などのために用いら
れる有効ショットエリア外の半導体チップの絶縁膜など
を除去するために用いられる5:1レチクルに全面等倍
マスクの基準アライメント用のマークであるアライメン
トターゲットAM2(ハッチングにより示す部分)を形
成し、以降の全面等倍マスクの基準アライメントのマー
クとして用いるようにしてもよい。
【0034】この場合、アライメントターゲットAM2
は、半導体チップ3a,3bの任意の位置でよい。な
お、図4におけるハッチングは断面を示すものではな
い。
は、半導体チップ3a,3bの任意の位置でよい。な
お、図4におけるハッチングは断面を示すものではな
い。
【0035】それにより、全面等倍マスクを使用するた
めにTEGなどの特性評価パターン領域の設計変更を不
要とすることができ、半導体装置の開発コストや工数を
大幅に削減することができる。
めにTEGなどの特性評価パターン領域の設計変更を不
要とすることができ、半導体装置の開発コストや工数を
大幅に削減することができる。
【0036】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
【0037】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【0038】(1)本発明によれば、すべての配線層に
おいて、設計パターンを縮小して転写させるマスクを用
いるように設計された半導体装置であっても、TEGの
大幅な設計変更をすることなく全面等倍マスクを使用す
ることができる。
おいて、設計パターンを縮小して転写させるマスクを用
いるように設計された半導体装置であっても、TEGの
大幅な設計変更をすることなく全面等倍マスクを使用す
ることができる。
【0039】(2)また、本発明では、TEG領域に全
面等倍マスクに使用されるアライメントターゲットを形
成する領域が不要となるので、半導体装置の設計の自由
度を大きくすることができる。
面等倍マスクに使用されるアライメントターゲットを形
成する領域が不要となるので、半導体装置の設計の自由
度を大きくすることができる。
【0040】(3)さらに、本発明においては、上記
(1),(2)により、半導体装置の開発コストや工数
を大幅に削減することができ、効率よく半導体装置の製
造を行うことができる。
(1),(2)により、半導体装置の開発コストや工数
を大幅に削減することができ、効率よく半導体装置の製
造を行うことができる。
【図1】本発明の一実施の形態による5:1レチクルの
説明図である。
説明図である。
【図2】本発明の一実施の形態による5:1レチクルに
よりアライメントターゲットが形成される半導体ウエハ
の説明図である。
よりアライメントターゲットが形成される半導体ウエハ
の説明図である。
【図3】本発明の一実施の形態による5:1レチクルに
よりアライメントターゲットが形成された半導体チップ
の説明図である。
よりアライメントターゲットが形成された半導体チップ
の説明図である。
【図4】本発明の他の実施の形態による5:1レチクル
によりアライメントターゲットが形成された半導体チッ
プの説明図である。
によりアライメントターゲットが形成された半導体チッ
プの説明図である。
1 5:1レチクル(マスク) 2 半導体ウエハ 3 半導体チップ 3a,3b 半導体チップ AM アライメントターゲット AM1 アライメントターゲット AM2 アライメントターゲットAM2
Claims (4)
- 【請求項1】 半導体チップにTEGが作りつけられた
後にステッパまたはフォトリピータに使用されるマスク
により有効ショット領域外に前記半導体チップの露光を
行い、全面等倍マスクの基準アライメント用のマークと
してアライメントターゲットを形成することを特徴とす
る半導体装置の製造方法。 - 【請求項2】 半導体チップにTEGが作りつけられた
後に有効ショット領域以外に形成された薄膜などを除去
するステッパ用のマスクの任意の位置に全面等倍マスク
の基準アライメント用のマークであるアライメントター
ゲットを形成し、前記薄膜の除去時に有効ショット領域
外に位置する前記半導体チップに前記アライメントター
ゲットを形成することを特徴とする半導体装置の製造方
法。 - 【請求項3】 TEGの設置目的が終了したTEG上の
加工評価エリアに全面等倍マスク用の基準アライメント
用のマークであるアライメントターゲットを配置した半
導体チップ製作用であるステッパ用のマスクを製作し、
このマスクを用いて有効ショット領域外に前記アライメ
ントターゲットを形成することを特徴とする半導体装置
の製造方法。 - 【請求項4】 請求項1〜3記載のいずれか1項に記載
の半導体装置の製造方法において、前記マスクによる有
効ショット領域外に位置する前記半導体チップへのアラ
イメントターゲットの形成を前記全面等倍マスクを使用
する直前の露光工程により行うことを特徴とする半導体
装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2946897A JPH10229036A (ja) | 1997-02-13 | 1997-02-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2946897A JPH10229036A (ja) | 1997-02-13 | 1997-02-13 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10229036A true JPH10229036A (ja) | 1998-08-25 |
Family
ID=12276944
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2946897A Pending JPH10229036A (ja) | 1997-02-13 | 1997-02-13 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10229036A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002184672A (ja) * | 2000-12-14 | 2002-06-28 | Nippon Inter Electronics Corp | フォトマスクの位置合わせマークの形成方法 |
-
1997
- 1997-02-13 JP JP2946897A patent/JPH10229036A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002184672A (ja) * | 2000-12-14 | 2002-06-28 | Nippon Inter Electronics Corp | フォトマスクの位置合わせマークの形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3402750B2 (ja) | 位置合わせ方法及びそれを用いた素子の製造方法 | |
JPH11345866A (ja) | 半導体デバイスおよび位置合せの方法 | |
JP2001022051A (ja) | レチクル及び半導体装置の製造方法 | |
JP2006527398A (ja) | レチクルを設計し、半導体素子をレチクルで作製する方法 | |
US20070082298A1 (en) | Method of manufacturing semiconductor device from semiconductor wafer | |
US6027859A (en) | Semiconductor substrate having extended scribe line test structure and method of fabrication thereof | |
US20030209812A1 (en) | Method of aligning a wafer and masks | |
JPH0450730B2 (ja) | ||
US6489067B2 (en) | Reticle for manufacturing semiconductor integrated circuit | |
JP3952248B2 (ja) | 露光方法およびそれに用いられるマスクの製造方法 | |
JP3245556B2 (ja) | ミックスアンドマッチ露光方法 | |
JPH10229036A (ja) | 半導体装置の製造方法 | |
JP2002134397A (ja) | フォトマスク、半導体装置、半導体チップパターンの露光方法、チップアライメント精度検査装置 | |
JP2004012722A (ja) | フォトマスク及びパターン作製方法及び半導体装置 | |
JP3474865B2 (ja) | 半導体装置の製造方法 | |
JP2004086097A (ja) | 半導体装置用フォトマスク及びフォトマスクを用いた半導体装置の製造方法 | |
US5665645A (en) | Method of manufacturing a semiconductor device using reticles | |
JPH0795543B2 (ja) | エツチング方法 | |
JPH0448715A (ja) | 半導体装置の製造方法 | |
KR100816194B1 (ko) | 오피씨 모델 형성을 위한 반도체 장치 및 포토 마스크 | |
JPH0536583A (ja) | 位置合せ方法および半導体集積回路装置の製造方法 | |
US6784070B2 (en) | Intra-cell mask alignment for improved overlay | |
JP2001035776A (ja) | 半導体装置の製造方法及びレチクル | |
JPH10213896A (ja) | レチクル | |
JP2596415B2 (ja) | 半導体装置の製造方法 |