JP2006527398A - レチクルを設計し、半導体素子をレチクルで作製する方法 - Google Patents
レチクルを設計し、半導体素子をレチクルで作製する方法 Download PDFInfo
- Publication number
- JP2006527398A JP2006527398A JP2006515225A JP2006515225A JP2006527398A JP 2006527398 A JP2006527398 A JP 2006527398A JP 2006515225 A JP2006515225 A JP 2006515225A JP 2006515225 A JP2006515225 A JP 2006515225A JP 2006527398 A JP2006527398 A JP 2006527398A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- sub
- reticle
- resolution
- patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
レチクル(404)を設計し、作製するだけでなく、半導体基板(410)をレチクルを使用して作製する方法では、レチクルレイアウトファイルの第1エッジを画定する。第1エッジは基準パターン(12,14)に対応する。本方法では更に、基準パターンを使用してサブレゾルーション補助パターン(62,64)をレチクルレイアウトファイルに挿入する。サブレゾルーション補助パターンは、第1エッジを含むライン(82,84)に対して90度とは異なる或る角度(θ)をなす。一の実施形態では、補助パターンの位置を決定した後に、手動または自動でレイアウトファイルに挿入することができる。サブレゾルーション補助パターンは、基板の上ではパターニングされないが、均一寸法のレジストパターンが形成し易くなるように作用する。
Description
本発明は概して半導体及びリソグラフィの分野に関し、特にレチクルを設計し、そして半導体素子をレチクルで作製する方法に関する。
半導体素子形成の一部として、リソグラフィプロセスを使用してパターンを半導体ウェハ上のフォトレジスト層に形成する。リソグラフィプロセスでは、光をレチクル及びレンズを通過させてフォトレジスト層の上にパターンを転写する。本明細書において使用するように、マスク、フォトマスク、及びレチクルという用語は同じ意味に使用することができる。次に、フォトレジスト層のパターンを半導体ウェハ上の下地層(例えば銅)に転写して半導体素子パターン(例えばビア)を形成する。しかしながら、フォトリソグラフィにおいては、焦点変動(focus variations)のような処理ばらつき(processing variations)が生じる。更に、半導体素子には、将来世代の製品を形成するために益々小さな寸法が要求されている。
レチクル上のパターンは多くの場合、転写が行なわれると処理ばらつきの結果としてフォトレジスト層に誤差が生じる。別の表現をすると、レチクル上のパターンを転写すると誤差が生じる。多くの場合、処理ばらつきによって、転写されるように設計されたパターンよりも小さいパターンが生じる。焦点変動は、高密度パターン(すなわち、パターンに他のパターンが非常に近接する構成)よりも孤立パターン(すなわち、パターンに非常に近接する他のパターンがない構成)に対する方が深刻な状態を生じさせる。従って、フォトリソグラフィによる孤立パターンのパターニングを改善し、かつ孤立パターンを半導体形成プロセスで形成するための処理制御を改善することができる、フォトリソグラフィプロセスが必要である。
サブレゾルーション補助パターン(subresolution assist features)を使用して、ウェハパターニング処理マージンを改善しようとする試みが為されている。このようなサブレゾルーション補助パターンは、孤立した設計パターンの一つのエッジの反対側に配置される。しかしながら、このような配置によって、第1設計パターンが別の設計パターンに当接する設計位置において困難な現象が生じる。この配置によって、補助パターンの間に小さな空隙が生じ、これらの空隙はレチクル上で検査するのは難しく、かつソフトウェアで実現するのは難しい。
従って、レチクル検査を改善し、ウェハパターニング処理マージンを改善し、そしてサブレゾルーション補助パターンアルゴリズムの実行を容易にする必要がある。
一の実施形態によれば、レチクルを設計してそれを形成するだけでなく、半導体基板をレチクルを使用して形成する方法では、レチクルレイアウトファイルの第1エッジを画定する。第1エッジは基準パターンに対応する。本方法では更に、基準パターンを使用してサブレゾルーション補助パターンをレチクルレイアウトファイルに挿入する。サブレゾルーション補助パターンは、第1エッジを含むラインに対して90度とは異なる或る角度(θ)をなす。
本開示の実施形態によれば、サブレゾルーション補助パターンをレチクルに設け、かつ設計パターンの両エッジの反対側には配置しない。一の実施形態では、サブレゾルーション補助パターンは本明細書で更に議論するように、メインパターンに接続する、または設計パターンの両エッジに対して或る角度に配置する。これらの実施形態によって、プロセスマージンが改善され、かつレチクル検査問題が緩和された補助パターンの補償範囲を大きくすることができる。
本明細書において使用するように、解像限界とは、レジスト層を露光するために使用するリソグラフィツールの解像限界を指す。サブレゾルーションは当該解像限界以下である。補助パターンは「サブレゾルーション」レチクルパターンである、というのは、該当する画像は、レジスト層の上に投影されると、解像限界以下の大きさであり、かつ該当する画像によって下地のレジスト層がパターニングされることがほとんどない。例えば、リソグラフィツールは1/4倍の縮小投影露光システム(4x projection system)及び0.2ミクロンの解像限界を有することができる。レチクル上の0.60ミクロンの幅を有する補助パターンはサブレゾルーションレチクルパターンである、というのは、投影画像が0.15ミクロンであり、0.2ミクロンの解像限界を下回るからである。
本明細書において議論する実施形態は、半導体素子形成に使用される非常に広い範囲の波長の照射源、非常に広い範囲の開口数のレンズ、及び非常に広い範囲のレジスト材料に使用することができる。使用する波長は、例えば約436ナノメートル(g線)及びそれ以下の範囲の波長とすることができる。他の普通に使用される波長は、約365ナノメートル(i線)、約248,193,または157ナノメートル(遠紫外線またはDUV)、及び約13ナノメートル(超紫外線またはEUV)を含む。レンズの開口は通常、約0.45〜0.90の範囲である。レジスト材料は通常、使用する照射源によって決まる、というのは、レジスト内部の材料を、使用する照射源の波長で最適に活性化させる必要があるからである。他のレジスト材料、光源構成、開口、及び波長を使用することができる。本実施形態を長い波長を利用するシステムに使用して、設備を取り替える必要が生じる前のシステムの耐用年数を伸ばすこともできる。
本実施形態は、レチクルの設計及び製造の際に使用することができる。設計の際、半導体素子レイアウトファイルが生成される。サブレゾルーション補助パターンに対応するレイアウトファイルの各部分を作成する。サブレゾルーション補助パターンは、補助パターンの位置を決定した後に、手動または自動でレイアウトファイルに挿入することができる。
レイアウトファイルを完成させた後、レイアウトファイルは、電子ビームライターのようなレチクル生成ツールに転送することができる。通常、レイアウトファイルは、レチクル生成ツールに接続されるコンピュータにダウンロードされる。レチクル基板を処理して、ターゲットデザインの所望パターンを有するレチクルを形成する。次にレチクルを使用して、レジスト層を露光し現像してレジスト層に、レチクルのパターンに従ったパターンを有するレジスト形状を持たせることにより、半導体素子を形成する。
当業者であれば、これらの図における構成要素が説明を簡単かつ明瞭にするために示され、そして必ずしも寸法通りには描かれていないことが分かるであろう。例えば、これらの図における幾つかの構成要素の寸法を他の構成要素に対して誇張して描いて本開示の実施形態を理解し易くしている。
図1は、ターゲット素子パターン12及び14を含むターゲットデザイン10の説明図である。ターゲット素子パターン12及び14は、例えばビアを含む。ターゲットデザイン10は更に、参照番号16〜30で示すように、それぞれのターゲット素子パターン12及び14のエッジに平行に配置されるサブレゾルーション補助パターンを含む。補助パターン20及び22は、参照番号32で示すように、それぞれの端部で従来から頻繁に使用される90度の角度で重なる。従来から頻繁に使用される角度(traditional angle)とは、0度も指す。位置32では、重複補助パターン20及び22がウェハまたは基板のフォトレジストパターンの中で解像されてしまう恐れがある。更に、補助パターン28及び30は、参照番号34で示すように、それぞれの端部で重複しないで非常に近接する。位置34では、補助パターン28及び30のレチクル製造またはレチクル検査が不可能になる恐れがある。通常のレチクルレイアウト処理を用いて、補助パターン20,22,28,及び/又は30の内の一つ以上をレチクルレイアウトから取り除いて上に述べた不具合を解決する。
図2は、図1のターゲットデザイン10の焦点深度範囲の説明図である。ターゲットデザイン10はターゲット素子パターン12及び14だけでなく、該当するターゲット素子パターン12及び14のエッジに平行に配置されるサブレゾルーション補助パターン16,18,20,24,26,及び30も含む。ここで、図2において、補助パターン22及び28は、上に示したように取り除かれていることに注目されたい。最良の処理条件では、結果として得られるウェハパターンの最適なフォーカス画像が、それぞれのターゲット素子パターン12及び14に対応する参照番号36及び40で示される。悪い処理条件では、結果として得られるウェハパターンの焦点ボケ画像が、該当するターゲット素子パターン12及び14に対応する参照番号38及び42で示される。ここで、最適なフォーカス条件では、ウェハパターン36及び40はほぼサイズが同じであることに注目されたい。しかしながら、デフォーカス条件では、ウェハパターン38はウェハパターン42よりもはるかに大きい。最良のフォーカス条件とデフォーカス条件との間のウェハパターン42のこのような大きなサイズばらつきは望ましくなく、そしてこのような大きなサイズばらつきにより不所望のプロセス及び/又は回路不良が生じる。
図3は、ターゲット素子パターン46及び48を含む別のターゲットデザイン44の説明図である。ターゲットデザイン44は更に、それぞれのターゲット素子パターン46及び48のエッジに平行に配置されるサブレゾルーション補助パターン50,52,及び54を含む。補助パターン50は、参照番号56で示すように、ターゲット素子パターン46の該当する端部に非常に近接する。補助パターン52及び54は、参照番号58で示すように、これらのパターンのそれぞれの端部で重なることなく非常に近接する。位置56及び58では、関連する補助パターンのレチクル製造またはレチクル検査が不可能になる恐れがある。
図4は、ターゲット素子パターン47、例えばポリシリコンラインまたはゲート電極を含むターゲットデザイン45の説明図である。ターゲットデザイン45は更に、該当するターゲット素子パターン47のエッジに平行に配置されるサブレゾルーション補助パターン49,51,及び53を含む。ターゲットデザイン45は、図示しない他のターゲット素子パターンを含むことができる。補助パターン49及び51は、参照番号55で示すように、これらの補助パターンの該当する端部で互いに接触する。位置55では、補助パターン49及び51の重複部分がウェハまたは基板のフォトレジストパターンの中で解像されてしまう恐れがある。更に、補助パターン51及び53は、参照番号57で示すように、これらのパターンの該当する端部で重なることなく非常に近接する。位置57では、補助パターン51及び53のレチクル製造またはレチクル検査が不可能になる恐れがある。
図5は、本開示の一の実施形態による改良型サブレゾルーション補助パターンを有するターゲットデザイン60の説明図である。ターゲットデザイン60は、ターゲット素子パターン12及び14、例えばビアを含む。ターゲットデザイン60は更に、それぞれのターゲット素子パターン12及び14のエッジに平行に配置されるサブレゾルーション補助パターン16,18,24,及び26を含む。更に、ターゲットデザイン60は、図5に示し、かつここにおいて更に議論するように、2つのターゲット素子パターン12及び14のエッジに対して或る角度で配置される補助パターン62及び64を含む。ここで、図5の実施形態には、重複する、または互いに非常に近接する補助パターンがないことに注目されたい。従って、ターゲットデザイン60によって、レチクル製造またはレチクル検査の可能性が高くなったレチクルが実現する。
図6は、図5のターゲットデザイン60の焦点深度範囲の説明図である。サブレゾルーション補助パターン62及び64に角度を付けた場合において、かつ最良の処理条件において、結果として得られるウェハパターンの最良のフォーカス画像が、それぞれのターゲット素子パターン12及び14に対応する参照番号66及び70で示される。悪い処理条件では、結果として得られるウェハパターンの焦点ボケ画像が、それぞれのターゲット素子パターン12及び14に対応する参照番号68及び72で示される。最良のフォーカス条件では、ウェハパターン66及び70は、該当するターゲット素子パターン12及び14とほぼサイズが同じである。更に、デフォーカス条件では、ウェハパターン68及び72はこの場合もまた、該当するターゲット素子パターン12及び14とほぼサイズが同じであるが、最良のフォーカス条件の場合よりも若干小さい。その結果、ウェハパターン(66,70)または(68,72)のサイズのばらつきを最小にすることができ、所望のプロセス及び/又は所望の回路性能が得られる。
本実施形態の利点は、サブレゾルーション補助パターンによって、パターンが高密度幾何学パターン、半高密度幾何学パターン、または孤立幾何学パターンのいずれに含まれるかに拘らず、基板表面全体に渡って現像済みレジストパターンの幅が更に一定になり易くなることである。幅は、リソグラフィ処理条件に小さな変動が生じる場合においても一定に維持する必要がある。
図7は、本開示の一の実施形態に従って形成される改良型サブレゾルーション補助パターンを有するターゲットデザイン80の説明図である。ターゲットデザイン80は、ターゲット素子パターン12及び14を含む。ターゲットデザイン80はまた、2つのターゲット素子パターン12及び14のエッジに対して或る角度で配置される補助パターン62及び64を含む。補助パターン62及び64を形成する方法では、幾何学操作をターゲット素子12及び14のエッジに対して行ってターゲット素子12及び14の該当する第1エッジから、0度超かつ90度未満の或る角度で配置される生成エッジ82及び84を形成する。生成エッジ82及び84に関して、補助パターン64及び62をこれらのエッジに平行に配置する。補助パターン62は長さ94、幅96を有し、そして生成エッジ84から距離88の位置に配置される。補助パターン64は長さ90、幅92を有し、そして生成エッジ82から距離86の位置に配置される。補助パターン62及び64の特定の長さ、幅、及び距離は、所与の用途の特定の設計要件に従って決定することができる。
図8は、本開示の一の実施形態に従って形成される改良型サブレゾルーション補助パターンを有するターゲットデザイン180の説明図である。ターゲットデザイン180はターゲット素子パターン12及び14を含む。ターゲットデザイン180はまた、2つのターゲット素子パターン12及び14のエッジに対して或る角度で配置される補助パターン62及び64を含む。補助パターン62及び64を形成する方法では、幾何学操作をターゲット素子12及び14のエッジに対して行って生成パターン112及び114を形成する。例えば、これらのターゲット素子の各々をその中心の回りを回転させて、それぞれの生成パターンを形成する。生成パターン112及び114は、ターゲット素子12及び14の該当する第1エッジから、0度超かつ90度未満の或る角度で配置される。
幾何学操作を生成パターン112及び114のエッジに対して行って生成エッジ182及び184を形成する。次に更に、幾何学操作を生成エッジ182及び184に対して行って補助パターン62及び64を生成する。生成エッジ182及び184に関して、補助パターン64及び62をこれらのエッジに平行に配置する。補助パターン62は長さ94、幅96を有し、そして生成エッジ184から距離188の位置に配置される。補助パターン64は長さ90、幅92を有し、そして生成エッジ182から距離186の位置に配置される。補助パターン64及び62の特定の長さ、幅、及び距離は、所与の用途の特定の設計要件に従って決定することができる。
図9は、本開示の一の実施形態に従って形成される改良型サブレゾルーション補助パターンを有する図3のターゲットデザインの説明図である。図9は、ターゲット素子パターン46及び48を含むターゲットデザイン144の説明図である。ターゲットデザイン144は更に、サブレゾルーション補助パターン150,152,154,及び156を含む。サブレゾルーション補助パターン150,152,及び156は、該当するターゲット素子パターン46及び48のエッジに平行に配置される。補助パターン150はまた、参照番号162で示すように、ターゲット素子パターン46の該当する端部に取り付けられる。
サブレゾルーション補助パターン154は、参照番号160で示すように、ターゲット素子パターン48の該当するエッジに対して0度超かつ90度未満の或る角度で配置される。更に、サブレゾルーション補助パターン154は、サブレゾルーション補助パターン152及び156の該当する端部に重複する。サブレゾルーション補助パターン154のエッジは、サブレゾルーション補助パターン152及び156の該当するエッジに対して0度超かつ90度未満の或る角度で配置される。ここで、図9の実施形態には、ぎりぎりの形で互いに非常に近接する補助パターンが無いことに注目されたい。
従って、ターゲットデザイン144によって、レチクル製造の可能性が高くなり、そして/またはレチクル検査の可能性が高くなったレチクルが実現する。レチクル検査機能を有するレチクルが得られる。更に、図9の実施形態には、別の補助パターンと90度に等しい角度で重なる、または一体になる補助パターンが無い。従って、ターゲットデザイン144によって、重複補助パターン152,154,156がリソグラフィパターニングプロセスの間に、ウェハまたは基板のフォトレジストパターンの中で解像されてしまう危険を小さくすることができる。
図10は、本開示の別の実施形態に従って形成される改良型サブレゾルーション補助パターンを有する図4のターゲットデザインの説明図である。更に詳細には、図10は、ターゲット素子パターン47、例えばポリシリコンラインまたはゲート電極を含むターゲットデザイン145の説明図である。ターゲットデザイン145は更に、ターゲット素子パターン47の該当するエッジに平行に配置されるサブレゾルーション補助パターン149,151,及び153を含む。また、ターゲットデザイン145は更に、ターゲット素子パターン47の該当するエッジに対して90度以外の或る角度で配置されるサブレゾルーション補助パターン159及び161を含む。ターゲットデザイン145は、図示しない他のターゲット素子パターンを含むこともできる。
図示のように、角度の付いたサブレゾルーション補助パターン159は、参照番号157で示すように、補助パターン151及び153に、これらの補助パターンの該当する端部で重なる。更に詳細には、サブレゾルーション補助パターン159の端部は、補助パターン151及び153の端部で重なり、この場合更に、サブレゾルーション補助パターン159は、補助パターン151及び153に対して90度とは異なる或る角度で配置される。
同じようにして、角度の付いたサブレゾルーション補助パターン161は、参照番号155で示すように、補助パターン149及び151に、これらの補助パターンの該当する端部で重なる。すなわち、補助パターン161のそれぞれの端部は、補助パターン149及び151の該当する端部で重なり、この場合、補助パターン161は90度以外の或る角度で配置される。これとは異なり、図4を参照すると、補助パターン49及び51は互いに平行であり、かつ参照番号55で示すように更に、これらの補助パターンの該当する端部で互いに接触する。上に示すように、位置55では、補助パターン49及び51の接触端部が、リソグラフィプロセスの間に、ウェハまたは基板のフォトレジストパターンの中で解像されてしまう危険が生じる。再度図10を参照すると、参照番号163及び165は、図4のレジストパターン49及び51の破線に囲まれた部分であって、本開示の一の実施形態に従って変更された部分を指している。別の表現をすると、本開示の一の実施形態によれば、図4の元のレジストパターン49及び51も、角度の付いたサブレゾルーション補助パターン161を配置することに加えて、変更されている。
従って、図10の実施形態には、ぎりぎりの形で互いに非常に近接する補助パターンが無い。更に、ターゲットデザイン145によって、レチクル製造の可能性が高くなり、そして/またはレチクル検査の可能性が高くなったレチクルが実現する。ここでまた、図10の実施形態には、90度に等しい角度で一体になる、または重なる補助パターンが無いことに注目されたい。従って、ターゲットデザイン145によって、重複補助パターン149,151,153,159,及び161がリソグラフィプロセスパターニング工程の間に、ウェハまたは基板の上のフォトレジストパターンの中で解像されてしまう危険を小さくすることができる。
図11は、本開示の一の実施形態による改良型サブレゾルーション補助パターンを有するターゲットデザインの焦点深度を示す説明図である。特に、図11は、ターゲット素子パターン202を含むターゲットデザイン200の説明図である。悪い処理条件では、そしてサブレゾルーション補助パターンがターゲットデザイン200に配置されない場合においては、結果として得られるウェハパターンの焦点ボケ画像が、ターゲット素子パターン202に対応する参照番号204で示されるように生じる。ここで、パターン204はターゲット素子パターン202よりもかなりサイズが小さいことに注目されたい。ターゲット素子パターン202とパターン204との間のサイズのこのようなバラツキによって、参照番号216で示す、例えば能動トランジスタ領域のような不所望のプロセス及び/又は回路不良が重要な回路位置で生じる。しかしながら、不所望のプロセス及び/又は回路不良は、本開示の一の実施形態によるサブレゾルーション補助パターンを追加することによって回避することができる。
ターゲットデザイン200に配置されるサブレゾルーション補助パターン206及び208を悪い処理条件で使用することにより、参照番号210で示すように、結果として得られるウェハパターンの焦点ボケ画像がターゲット素子パターン202に関して得られる。ここで、パターン202及び210は重要な回路位置216ではサイズがほぼ同じであることに注目されたい。本実施形態では、サブレゾルーション補助パターン206及び208は重要な回路位置216のエッジに平行に配置され、これにより位置216における焦点ボケ画像210は確実に、位置216におけるターゲット素子パターン202とサイズがほぼ同じになる。更に、各サブレゾルーション補助パターン206及び208の一端は、ターゲット素子パターン202に図示の該当する位置で接触する(またはほんの少しだけ重複する)ように配置される。その結果、ウェハパターン210は、小さなパターン突起212及び214を、サブレゾルーション補助パターン206及び208がそれぞれターゲット素子パターン202と接触する位置に有する。パターン突起212及び214は重要な回路位置に形成されないので、これらの突起によって不所望の回路性能が生じることはない。従って、図11の実施形態には、ぎりぎりの形で互いに、またはターゲット素子パターンに非常に近接する補助パターンが無い。更に、サブレゾルーション補助パターン206及び208をターゲットデザイン200に配置することにより、所望のプロセス及び/又は回路性能が得られる。
図12は、本開示の更に別の実施形態による改良型サブレゾルーション補助パターンを有するターゲットデザイン220の説明図である。ターゲットデザイン220は、ターゲット素子パターン222,224,226,及び228を含む。ターゲットデザイン220はまた、ターゲット素子パターン222,224,226,及び228の間に配置されるサブレゾルーション補助パターン236を含む。サブレゾルーション補助パターン236を形成する一の方法では、幾何学操作をターゲット素子パターン222,224,226,及び228のエッジに対して行って補助パターン236の配置及び形成を決定する。例えば、補助パターン236は、ターゲット素子222,224,226,及び228の内側エッジの間に集約される形で形成することができる。
補助パターン236を形成する別の方法では、幾何学操作をターゲット素子222,224,226,及び228のコーナーエッジに対して行って生成パターンエッジ230及び232を形成する。生成パターンエッジ230及び232は参照番号234で示すポイントで交差する。ポイント234は、サブレゾルーション補助パターン236を形成するために使用する中心基準ポイントとなり、かつターゲット素子222,224,226,及び228の内側エッジの間に集約される形で配置される。次に、幾何学操作を生成パターンエッジ230及び232に対して行ってサブレゾルーション補助パターン236を生成する。図示のように、サブレゾルーション補助パターン236のエッジは、ターゲット素子パターン222,224,226,及び228のどのエッジに対しても真向かいに対向していない。更に、補助パターン236のエッジは、ターゲット素子パターン222,224,226,及び228のそれぞれのエッジに平行に配置される。
図13は、本開示の一の実施形態による改良型サブレゾルーション補助パターンを有するフォトマスクを設計する方法を示すフロー図である。本方法300は、ステップ302においてターゲットデザインデータを取得する操作から始まる。次に、サブレゾルーション補助パターン(assist features:AF)の初期配置をステップ304に示すように行なう。次にステップ306では、一つ以上の位置を変更サブレゾルーションAF配置に関して特定し、これらの位置は、変更サブレゾルーション補助パターンの配置に適するように決定される。本方法はステップ308に進み、このステップで、変更サブレゾルーション補助パターンをステップ306で特定された位置に配置する。ステップ310では、本方法において、ステップ308の結果がプロセス要件に合致するかどうかを評価する。ステップ310において、結果がプロセス要件に合致しない場合、本方法では、ステップ306及び308を繰り返し、この場合、これらの後続ステップは参照番号312で一括して示す。ステップ310において、結果がプロセス要件に合致する場合、本方法は完了し、そして終了する。
一の実施形態によれば、半導体素子用のレチクルを設計する方法においては、レチクルレイアウトファイルの内、基準パターンに対応する第1エッジを定義する。基準パターンを使用してサブレゾルーション補助パターンをレチクルレイアウトファイルに挿入する。サブレゾルーション補助パターンは、補助パターンの位置または複数の位置を決定した後に、レイアウトファイルに手動で、または自動で挿入することができる。サブレゾルーション補助パターンは基板の上ではパターニングされないが、均一寸法のレジストパターンが形成し易くなるように作用する。
サブレゾルーション補助パターンは基本的に、第1エッジを含むラインに対して90度ではない(すなわち90度とは異なる)或る角度で配置される。一の実施形態では、基準パターンはターゲット素子パターンまたは第2サブレゾルーション補助パターンの内の一つを含む。更に、本方法においては、第1エッジを定義する前に、レチクルレイアウトファイルを検査して変更対象位置を求める。
別の実施形態では、基準パターンを使用してサブレゾルーション補助パターンをレチクルレイアウトファイルに挿入する操作において、基準パターンを初期レイアウト位置から回転させ、生成エッジを回転済み基準パターンに基づいて定義し、そして生成エッジを使用して、角度の付いたサブレゾルーション補助パターンの挿入ポイント及び位置を求める。一の実施形態では、本方法においては更に、サブレゾルーション補助パターンを生成エッジを含むラインにほぼ平行に挿入する。
本方法では更に、レチクルレイアウトファイルの第2基準パターンを定義する。本実施形態では、第2基準パターンを所定の量だけ回転させ、この場合、生成エッジは回転済みの第2基準パターンに基づいて定義される。更に、基準パターンは第1ターゲット素子パターンまたは第2サブレゾルーション補助パターンの内の一つを含むことができ、第2基準パターンは第2ターゲット素子パターンまたは第3サブレゾルーション補助パターンの内の一つを含むことができる。
別の実施形態では、基準パターンの第1エッジは基準パターンの第1頂点を含むことができる。従って、基準パターンを使用してサブレゾルーション補助パターンを挿入するステップでは、第1頂点を使用してサブレゾルーション補助パターンを挿入する。更に、基準を使用するステップでは、第1頂点から延びる生成エッジを定義し、そして生成エッジを使用してサブレゾルーション補助パターンを挿入することもできる。また、生成エッジは基準パターンの第1頂点から第2基準パターンの第2頂点に延びることができる。後者の例では、基準パターンは第1ターゲット素子パターンまたは第2サブレゾルーション補助パターンの内の一つを含むことができ、そして第2基準パターンは第2ターゲット素子パターンまたは第3サブレゾルーション補助パターンの内の一つを含むことができる。
更に別の実施形態では、本方法においては更に、レチクルレイアウトファイルの第2エッジを定義する。第2エッジは第2基準パターンに対応する。本実施形態では、基準パターンを使用してサブレゾルーション補助パターンを挿入するステップにおいて、基準パターン及び第2基準パターンを使用してサブレゾルーション補助パターンを挿入する。結果として得られるサブレゾルーション補助パターンは、第2エッジを含むラインに対して、90度とは異なる第2の角度をなす。
別の実施形態では、半導体素子のレチクルを設計する方法において、レチクルレイアウトファイルの第1パターンを定義し、レチクルレイアウトファイルの第2パターンを定義し、そして第1パターンを第2パターンに接続する第3パターンを定義する。第3パターンは、第1パターンに対して或る角度で配置され、かつ第2パターンに対して第2の角度で配置されるサブレゾルーション補助パターンを含み、第1の角度及び第2の角度の各々は90度だけ異なる。更に、第3パターンは、隣接ターゲット素子パターンに対して第3の角度をなすことができ、第3の角度は0度超かつ90度未満である。
直前の段落の実施形態に関して、第1及び第2パターンの各々はサブレゾルーション補助パターンを含むことができる。更に、第1パターンは第2パターンと交点で交差することができ、第1パターンを第2パターンに接続する第3パターンを定義するステップでは、交点を第3パターンによって置き換える。一例では、交点において、第1パターンは第2パターンにほぼ直交することができる。また、第1パターンを含むラインは、第2パターンを含むラインに平行になるようにすることができる。後者の場合、第1パターンは第2パターンと同一直線を構成しないようにすることもできる。
半導体素子のレチクルを本開示の更に別の実施形態に従って設計する操作では、レチクルレイアウトファイルのターゲット素子パターンを定義し、そしてサブレゾルーション補助パターンをレチクルレイアウトファイルに挿入する。本実施形態では、サブレゾルーション補助パターンはターゲット素子パターンに取り付けられ、かつ少なくとも1のアスペクト比を有する。アスペクト比は、サブレゾルーション補助パターンの幅に対するサブレゾルーション補助パターンの長さの比として定義される。
更に別の実施形態では、半導体素子のレチクルを設計する方法において、レチクルレイアウトファイル内部のサブレゾルーション補助パターンを、少なくとも3つのターゲット素子パターンによって取り囲まれる領域に挿入する。本実施形態では、サブレゾルーション補助パターンは、少なくとも3つのターゲット素子のいずれかのエッジの直交突起により定義される領域の外側に配置される。更に、このような領域はターゲット素子パターンを全く含まない。一例として、生成エッジは、少なくとも3つのターゲット素子パターンの頂点によって定義され、生成エッジを使用して、サブレゾルーション補助パターンを挿入する配置位置を求める。
図14は、本開示の一の実施形態による改良型サブレゾルーション補助パターンを有するレチクルを使用して半導体素子を形成するシステムのブロック図である。システム400は照射光を生成する光源402を含む。この照射光は、紫外線(ultra−violet light:UV)、遠紫外線(DUV)、及び超紫外線(EUV)、X線、電子ビームまたはイオンビームとすることができる。光源402はまた、入射光をレチクル404上に導く。レチクル404は、半導体基板の上に画像を転写するための素子レイアウトを含む。レチクル404は、種々の実施形態に関して上に記載した改良型サブレゾルーション補助パターンを有する所望のターゲットデザインレイアウトを含む。投影光学系406は、レチクル404が回折する入射光を集光する。投影光学系406はまた、照射パターンを、半導体基板410上に設けられるフォトレジスト層408に撮像する。次に、結果として得られる照射済フォトレジスト層をフォトリソグラフィツールから取り除き、そして公知の方法で処理してパターンを半導体基板410に転写し、そして回路素子を形成する。更に処理を公知の方法を使用して行なって、一つ以上の半導体素子を半導体基板410に形成することができる。
半導体素子基板410は単結晶半導体ウェハ、絶縁体の上に半導体を設ける構成のウェハ(semiconductor−on−insulatinn wafer:SOI)、または半導体素子を形成するために使用される他のいずれかの基板とすることができる。レジスト層408は通常、ウェハ全面を覆い、そしてスピン塗布して非常に平坦な上部表面を形成する。更に、レチクル404は石英またはガラスなどから作製される透明基板を含み、かつ本明細書に記載したように、デザインパターン及びサブレゾルーション補助パターンを有する。
本開示の実施形態は、多くの異なるタイプのパターニング層に使用することができる。例えば、導電層をパターニングしてゲート電極を形成するのではなく、本実施形態を使用して半導体素子のコンタクト層または配線層をパターニングすることができる。通常、本実施形態は、重要と考えられるマスク層を形成する場合に非常に大きな利点をもたらすことが明らかになる。別の表現をすると、重要なマスク層は、リソグラフィツールの解像限界に近いパターンを有するように設計される層である。本開示の実施形態は、複数のイオン注入マスクの内の幾つかのマスクのような重要ではない層に使用することができるが、本開示のコンセプトは、必要に応じてイオン注入マスクに拡張することができる。更に、本開示の実施形態は、位相シフトマスクと一緒に使用する形で統合することができる。これらの例では、位相シフトマスク材料は、サブレゾルーション補助パターンに隣接して形成することができる。
これまでの明細書において、本開示について種々の実施形態を参照しながら記載してきた。しかしながら、この技術分野の当業者であれば、種々の変形及び変更を、以下の請求項に示す本実施形態の技術範囲から逸脱しない範囲において加え得ることが分かるであろう。従って、明細書及び図は、制限的な意味ではなく、例示として捉えられるべきであり、そしてこのような変形は全て、本実施形態の技術範囲に含まれるものである。
効果、他の利点、及び技術的問題に対する解決法について、特定の実施形態に関して上に記載してきた。しかしながら、効果、利点、及び問題解決法、及びこのような効果、利点、または問題解決法をもたらし、またはさらに顕著にし得る全ての要素(群)が、いずれかの請求項または全ての請求項の必須の、必要な、または基本的な特徴または要素であると解釈されるべきではない。本明細書で使用されるように、「comprises」、「comprising」という用語、または他の全てのこれらの変形は包括的な意味で適用されるものであり、一連の要素を備えるプロセス、方法、製品、または装置がこれらの要素のみを含むのではなく、明らかには列挙されていない、またはそのようなプロセス、方法、製品、または装置に固有の他の要素も含むことができる。
本開示の実施形態は例を通して示され、添付の図によって制限されるものではなく、これらの図では、同様の参照記号は同様の構成要素を指す。
サブレゾルーション補助パターンを有するターゲットデザインの説明図。
図1のターゲットデザインの焦点深度範囲の説明図である。
サブレゾルーション補助パターンを有する別のターゲットデザインの説明図。
サブレゾルーション補助パターンを有する更に別のターゲットデザインの説明図。
本開示の一の実施形態による改良型サブレゾルーション補助パターンを有するターゲットデザインの説明図。
図5のターゲットデザインの焦点深度範囲の説明図。
本開示の一の実施形態に従って形成される改良型サブレゾルーション補助パターンを有する図5のターゲットデザインの説明図。
本開示の別の実施形態に従って形成される改良型サブレゾルーション補助パターンを有する図5のターゲットデザインの説明図。
本開示の一の実施形態に従って形成される改良型サブレゾルーション補助パターンを有する図3のターゲットデザインの説明図。
本開示の別の実施形態に従って形成される改良型サブレゾルーション補助パターンを有する図4のターゲットデザインの説明図。
本開示の一の実施形態による改良型サブレゾルーション補助パターンを有するターゲットデザインの焦点深度範囲を示す説明図。
本開示の別の実施形態による改良型サブレゾルーション補助パターンを有するターゲットデザインの説明図。
レチクルを本開示の一の実施形態による改良型サブレゾルーション補助パターンで設計する方法のフローを示す図。
半導体素子を本開示の一の実施形態による改良型サブレゾルーション補助パターンを有するレチクルを使用して形成するシステムのブロック図。
Claims (5)
- 半導体素子を作製する方法であって、
レジスト層を基板の上に形成する工程と、
レジスト層を、第1サブレゾルーション補助パターンを有するレチクルを使用して露光する工程であって、該第1サブレゾルーション補助パターンは、ターゲット素子パターンまたは第2サブレゾルーション補助パターンの内の該当する一つのパターンを基準として配置され、該第1サブレゾルーション補助パターンが、ターゲット素子パターンまたは第2サブレゾルーション補助パターンの内の該当する一つのパターンの第1エッジを含むラインに対して90度ではない或る角度をなす前記工程と、
露光工程の後に、層を現像して半導体素子の少なくとも一つの素子領域を画定する工程と、からなる方法。 - 前記第1サブレゾルーション補助パターンは、ターゲット素子パターンまたは第2サブレゾルーション補助パターンの内の該当する一つのパターンを基準として、かつ第2ターゲット素子パターンまたは第3サブレゾルーション補助パターンの内の該当する一つのパターンを基準として、配置される請求項1記載の方法。
- 前記第1サブレゾルーション補助パターンは、前記第2ターゲット素子パターンまたは前記第3サブレゾルーション補助パターンの内の該当する一つのパターンの第2エッジを含むラインに対して90度ではない第2の角度をなす、請求項2記載の方法。
- 半導体素子を作製する方法であって、
レジスト層を基板の上に形成する工程と、
該レジスト層を、レチクルの第1パターンをレチクルの第2パターンに接続するサブレゾルーション補助パターン、を有するレチクルを使用して露光する工程であって、該サブレゾルーション補助パターンは、第1パターンに対して90度ではない第1の角度をなし、かつ第2パターンに対して90度ではない第2の角度をなす工程と、
露光工程の後に、層を現像して半導体素子の少なくとも一つの素子領域を画定する工程と、からなる方法。 - 半導体素子を画定する方法であって、
レジスト層を基板の上に形成する工程と、
該レジスト層を、サブレゾルーション補助パターンを有するレチクルを使用して露光する工程であって、該サブレゾルーション補助パターンはレチクルのターゲット素子パターンに取り付けられ、かつ該サブレゾルーション補助パターンの幅に対するサブレゾルーション補助パターンの長さの比として定義されるアスペクト比が少なくとも1である工程と、
露光工程の後に、層を現像して半導体素子の少なくとも一つの素子領域を画定する工程と、からなる方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/455,856 US20040248016A1 (en) | 2003-06-06 | 2003-06-06 | Method of designing a reticle and forming a semiconductor device therewith |
PCT/US2004/017863 WO2005001898A2 (en) | 2003-06-06 | 2004-06-07 | Method of designing a reticle and forming a semiconductor device therewith |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006527398A true JP2006527398A (ja) | 2006-11-30 |
Family
ID=33490028
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006515225A Pending JP2006527398A (ja) | 2003-06-06 | 2004-06-07 | レチクルを設計し、半導体素子をレチクルで作製する方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20040248016A1 (ja) |
EP (1) | EP1636655A4 (ja) |
JP (1) | JP2006527398A (ja) |
KR (1) | KR20060014438A (ja) |
TW (1) | TW200509207A (ja) |
WO (1) | WO2005001898A2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009229669A (ja) * | 2008-03-21 | 2009-10-08 | Renesas Technology Corp | フォトマスク、そのフォトマスクを有する半導体装置の製造装置、およびそのフォトマスクを用いた半導体装置の製造方法 |
JP2010210679A (ja) * | 2009-03-06 | 2010-09-24 | Renesas Electronics Corp | マスクおよびその製造方法ならびに半導体装置の製造方法 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7463774B2 (en) * | 2004-01-07 | 2008-12-09 | Microsoft Corporation | Global localization by fast image matching |
US20050202326A1 (en) * | 2004-03-09 | 2005-09-15 | International Business Machines Corporation | Optimized placement of sub-resolution assist features within two-dimensional environments |
DE102004047263B4 (de) * | 2004-09-24 | 2010-04-22 | Qimonda Ag | Verfahren zum Erzeugen eines Abbildungsfehler vermeidenden Maskenlayouts für eine Maske |
DE102005002529B4 (de) * | 2005-01-14 | 2008-12-04 | Qimonda Ag | Verfahren zum Erzeugen eines Abbildungsfehler vermeidenden Maskenlayouts für eine Maske |
DE102005002533B4 (de) * | 2005-01-14 | 2007-09-13 | Infineon Technologies Ag | Verfahren zum Erzeugen eines Abbildungsfehler vermeidenden Maskenlayouts für eine Maske |
US7200835B2 (en) * | 2005-02-24 | 2007-04-03 | Texas Instruments Incorporated | Method of locating sub-resolution assist feature(s) |
US7512928B2 (en) * | 2005-08-12 | 2009-03-31 | Texas Instruments Incorporated | Sub-resolution assist feature to improve symmetry for contact hole lithography |
JP4790350B2 (ja) * | 2005-08-31 | 2011-10-12 | 富士通セミコンダクター株式会社 | 露光用マスク及び露光用マスクの製造方法 |
US7749662B2 (en) * | 2005-10-07 | 2010-07-06 | Globalfoundries Inc. | Process margin using discrete assist features |
US20090191468A1 (en) * | 2008-01-29 | 2009-07-30 | International Business Machines Corporation | Contact Level Mask Layouts By Introducing Anisotropic Sub-Resolution Assist Features |
US7930660B2 (en) * | 2008-01-30 | 2011-04-19 | Infineon Technologies Ag | Measurement structure in a standard cell for controlling process parameters during manufacturing of an integrated circuit |
US20090250760A1 (en) * | 2008-04-02 | 2009-10-08 | International Business Machines Corporation | Methods of forming high-k/metal gates for nfets and pfets |
US7975246B2 (en) * | 2008-08-14 | 2011-07-05 | International Business Machines Corporation | MEEF reduction by elongation of square shapes |
KR101195267B1 (ko) * | 2010-12-29 | 2012-11-14 | 에스케이하이닉스 주식회사 | 미세 패턴 형성 방법 |
USD776664S1 (en) * | 2015-05-20 | 2017-01-17 | Chaya Coleena Hendrick | Smart card |
US11209728B2 (en) * | 2018-06-27 | 2021-12-28 | Taiwan Semiconductor Manufacturing Company Ltd. | Mask and method for fabricating the same |
US11714951B2 (en) * | 2021-05-13 | 2023-08-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Geometric mask rule check with favorable and unfavorable zones |
US11854808B2 (en) | 2021-08-30 | 2023-12-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photo mask and lithography method using the same |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5242770A (en) * | 1992-01-16 | 1993-09-07 | Microunity Systems Engineering, Inc. | Mask for photolithography |
US5354632A (en) * | 1992-04-15 | 1994-10-11 | Intel Corporation | Lithography using a phase-shifting reticle with reduced transmittance |
JPH0677115A (ja) * | 1992-06-25 | 1994-03-18 | Seiko Epson Corp | フォトマスクおよび半導体装置の製造方法 |
JPH07281413A (ja) * | 1994-04-05 | 1995-10-27 | Mitsubishi Electric Corp | 減衰型位相シフトマスクおよびその製造方法 |
KR960002536A (ja) * | 1994-06-29 | 1996-01-26 | ||
US5827625A (en) * | 1997-08-18 | 1998-10-27 | Motorola, Inc. | Methods of designing a reticle and forming a semiconductor device therewith |
JP3275863B2 (ja) * | 1999-01-08 | 2002-04-22 | 日本電気株式会社 | フォトマスク |
US6329107B1 (en) * | 2000-03-15 | 2001-12-11 | International Business Machines Corporation | Method of characterizing partial coherent light illumination and its application to serif mask design |
US6523162B1 (en) * | 2000-08-02 | 2003-02-18 | Numerical Technologies, Inc. | General purpose shape-based layout processing scheme for IC layout modifications |
DE10127689B4 (de) * | 2001-06-08 | 2005-07-07 | Infineon Technologies Ag | Verfahren zur Erzeugung von Streulinien in Maskenstrukturen zur Herstellung von integrierten elektrischen Schaltungen |
-
2003
- 2003-06-06 US US10/455,856 patent/US20040248016A1/en not_active Abandoned
-
2004
- 2004-06-04 TW TW093116236A patent/TW200509207A/zh unknown
- 2004-06-07 WO PCT/US2004/017863 patent/WO2005001898A2/en active Application Filing
- 2004-06-07 KR KR1020057023352A patent/KR20060014438A/ko not_active Application Discontinuation
- 2004-06-07 EP EP04776312A patent/EP1636655A4/en not_active Withdrawn
- 2004-06-07 JP JP2006515225A patent/JP2006527398A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009229669A (ja) * | 2008-03-21 | 2009-10-08 | Renesas Technology Corp | フォトマスク、そのフォトマスクを有する半導体装置の製造装置、およびそのフォトマスクを用いた半導体装置の製造方法 |
JP2010210679A (ja) * | 2009-03-06 | 2010-09-24 | Renesas Electronics Corp | マスクおよびその製造方法ならびに半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP1636655A2 (en) | 2006-03-22 |
TW200509207A (en) | 2005-03-01 |
KR20060014438A (ko) | 2006-02-15 |
US20040248016A1 (en) | 2004-12-09 |
WO2005001898A2 (en) | 2005-01-06 |
EP1636655A4 (en) | 2011-11-23 |
WO2005001898A3 (en) | 2005-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7987436B2 (en) | Sub-resolution assist feature to improve symmetry for contact hole lithography | |
US7691549B1 (en) | Multiple exposure lithography technique and method | |
JP2886522B2 (ja) | 位相シフト・マスク矯正方法および位相シフト・マスク・システム | |
JP2006527398A (ja) | レチクルを設計し、半導体素子をレチクルで作製する方法 | |
KR101147194B1 (ko) | 콘택 홀 제조방법 및 시스템 | |
US6218089B1 (en) | Photolithographic method | |
CN110716386B (zh) | 一种光学临近效应的修正方法、修正装置及掩模 | |
JP5380703B2 (ja) | マスクの製造方法および半導体装置の製造方法 | |
US20100073648A1 (en) | Masks and Methods of Manufacture Thereof | |
US9213233B2 (en) | Photolithography scattering bar structure and method | |
US6656646B2 (en) | Fabrication method of semiconductor integrated circuit device | |
US20110191728A1 (en) | Integrated circuit having line end created through use of mask that controls line end shortening and corner rounding arising from proximity effects | |
US7745067B2 (en) | Method for performing place-and-route of contacts and vias in technologies with forbidden pitch requirements | |
JP5356114B2 (ja) | 露光用マスク及び半導体装置の製造方法 | |
US6649452B2 (en) | Method for manufacturing a lithographic reticle for transferring an integrated circuit design to a semiconductor wafer | |
US6784005B2 (en) | Photoresist reflow for enhanced process window for random, isolated, semi-dense, and other non-dense contacts | |
US20020106588A1 (en) | Photolithography process for forming an opening | |
KR100278917B1 (ko) | 반도체 소자의 콘택 마스크 제조방법 | |
JP3344098B2 (ja) | ハーフトーン方式位相シフトマスク及びレジスト露光方法 | |
US20080057410A1 (en) | Method of repairing a photolithographic mask | |
TWI715971B (zh) | 光罩及其形成方法 | |
US6576376B1 (en) | Tri-tone mask process for dense and isolated patterns | |
JP2001223155A (ja) | フォトリソグラフィ方法 | |
US20060001858A1 (en) | Method for adapting structure dimensions during the photolithographic projection of a pattern of structure elements onto a semiconductor wafer | |
US6617081B2 (en) | Method for improving process window in semi-dense area by using phase shifter |