JPH1022803A - nチャネルMOSFETの駆動回路及び電流方向切換回路 - Google Patents
nチャネルMOSFETの駆動回路及び電流方向切換回路Info
- Publication number
- JPH1022803A JPH1022803A JP8173759A JP17375996A JPH1022803A JP H1022803 A JPH1022803 A JP H1022803A JP 8173759 A JP8173759 A JP 8173759A JP 17375996 A JP17375996 A JP 17375996A JP H1022803 A JPH1022803 A JP H1022803A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- power supply
- resistor
- circuit
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Motor And Converter Starters (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
開放される入力端の状態に応じてnチャネルMOSFE
Tをオン・オフする駆動回路において、グランド電位に
電位差があってもFETを良好にオン・オフできるよう
にする。 【解決手段】 FET(Tn)の駆動回路は、NPNト
ランジスタT1,T2と、抵抗器R1〜R4とから構成
され、制御回路側のスイッチング素子Toにより接地・
開放される入力端の電圧Voに応じて、Tnをオン・オ
フする。この回路では、R3の抵抗値を大きくすれば、
T1をオンするためのVoのしきい値電圧を高くするこ
とができるため、制御回路のグランド電位GND1が駆
動回路のGND2よりも高くなっても、T1を確実にオ
フできる。またR3の抵抗値を大きくした場合、R4の
抵抗値を、それに応じて下げなければならないが、R4
はT2をオンさせるだけのベース電流が流せればよいた
め、特に小さくする必要はない。そのため、R4の抵抗
値を大きくして、Toのオン時に制御回路側に流れる電
流icを少なくできる。
Description
FETを外部からの指令に従いオン・オフさせる駆動回
路,及びこの駆動回路を用いて電気負荷に流れる電流方
向を切り換える電流方向切換回路に関する。
動回路として、図6(a)に示すように、PNPトラン
ジスタT11とNPNトランジスタT12とを用いたもの
と、図6(b)に示すように、2つのNPNトランジス
タT21,T22を用いたものとの2種の駆動回路が知られ
ている(総合電子出版社発行,高橋久著「パワーデバイ
スの使い方と実用制御回路設計法」,94頁〜95頁参
照)。
NPトランジスタT11は、エミッタが、直流電源の正極
側の電源供給ライン(以下、電源ラインという)に接続
され、コレクタが、抵抗器R11を介して、直流電源の負
極側の電源供給ライン(以下、グランドラインという)
に接続されており、コレクタと抵抗器R11との接続点
が、ソースがグランドラインに接続されたnチャネルM
OSFET:Tn(以下、FET:Tnと記載する)の
ゲートに接続される。また、PNPトランジスタT11の
ベース・エミッタ間には抵抗器R12が接続され、PNP
トランジスタT11のベースは、抵抗器R13を介して、エ
ミッタがグランドラインに接続されたNPNトランジス
タT12のコレクタに接続されている。
は、NPNトランジスタT12がオフ状態であれば、PN
PトランジスタT11のベース電流が流れず、PNPトラ
ンジスタT11がオフ状態となる。この状態では、抵抗器
R11に電流が流れないため、FET:Tnのゲート・ソ
ース間は0Vとなり、FET:Tnもオフ状態となる。
逆に、NPNトランジスタT12がオン状態であれば、P
NPトランジスタT11にベース電流が流れて、PNPト
ランジスタT11がオンする。すると、抵抗器R11に電流
が流れて、FET:Tnのゲート・ソース間が略電源電
圧VBとなって、FET:Tnがオンする。この結果、
図6(a)の駆動回路によれば、NPNトランジスタT
12をオン・オフすることにより、FET:Tnをオン・
オフすることができる。
て、NPNトランジスタT21は、コレクタが、FET:
Tnのゲートに接続されると共に、抵抗器R21を介して
電源ラインに接続され、エミッタが、FET:Tnのソ
ースと共にグランドラインに接続されている。この駆動
回路には、電源ライン−グランドライン間に直列に接続
された3つの抵抗器R22,R23,R24が備えられ、グラ
ンドライン側の抵抗器R22と抵抗器R23との接続点が、
NPNトランジスタT21のベースに接続されている。そ
して、もう一つのNPNトランジスタT22は、エミッタ
がグランドラインに接続され、コレクタが電源ライン側
の抵抗器R24と抵抗器R23との接続点に接続されてい
る。
は、NPNトランジスタT22のオフ時には、NPNトラ
ンジスタT21のベースに抵抗器R24,R23を通って電流
が供給されることから、NPNトランジスタT21がオン
状態となる。この結果、FET:Tnのゲート・ソース
間は、NPNトランジスタT21のコレクタ・エミッタ間
飽和電圧(約0.4V)となるため、FET:Tnはオ
フ状態となる。逆に、NPNトランジスタT22がオン状
態であれば、NPNトランジスタT21のベース・エミッ
タ間電圧が、NPNトランジスタT22のコレクタ・エミ
ッタ間飽和電圧(約0.4)を抵抗器R22,R23にて分
圧したものとなり、NPNトランジスタT21がオンする
のに要するPN接合の順方向電圧(約0.6V)よりも
低いため、NPNトランジスタT21がオフする。この結
果、FET:Tnのゲート・ソース間には、電源電圧V
Bが印加され、FET:Tnがオンする。従って、図6
(b)の駆動回路においても、NPNトランジスタT22
をオン・オフすることにより、FET:Tnをオン・オ
フすることができる。
ランジスタ等と比べて、数アンペア程度の負荷に対して
はオン電圧が小さく、また電圧駆動という簡便さから、
各種電気負荷への通電経路をオン・オフするスイッチン
グ素子として利用されることが多く、例えば、直流モー
タ等の電気負荷に流れる電流方向を高速に切り換えるた
めに、電気負荷の両端にハイサイドスイッチとローサイ
ドスイッチとを備えたHブリッジ回路等の電流方向切換
回路では、スイッチング素子として、MOSFETを使
用するのが一般的である。そして、このようにMOSF
ETを電流方向切換用のスイッチング素子として使用し
た場合には、最も簡便な駆動回路構成として、図6
(a)又は(b)に示した駆動回路が利用される。
流方向切換用のスイッチング素子をMOSFETにて構
成し、これを図6に示した従来の駆動回路を用いて駆動
するようにした場合には、ハイサイドスイッチをオンし
た際にローサイドスイッチがオンして貫通電流が流れる
ようになるとか、或はスイッチング素子をnチャネルM
OSFETにて構成した場合に、FETを良好にオン・
オフ制御することができなくなる、といった問題があっ
た。
図7は、直流電源の正極側の電源ライン(電位:VB
2)と直流モータ2の給電用2端子とを夫々接続するハ
イサイドスイッチTAH,TBHとして、pチャネルのMO
SFETを備え、直流電源の負極側のグランドライン
(電位:GND2)と直流モータ2の給電用2端子とを
夫々接続するローサイドスイッチTAL,TBLとして、n
チャネルのMOSFETを備え、ハイサイドスイッチT
AHとローサイドスイッチTBL,及びハイサイドスイッチ
TBHとローサイドスイッチTAL,を夫々一組として、各
組のFETを交互にオンすることにより、直流モータ2
に流れる電流方向を切り換えて、直流モータ2を正転・
反転させる、Hブリッジ型の電流方向切換回路(Hブリ
ッジ回路)50を表わす。
スイッチTAH,TAL,TBH,TBLの駆動回路50AH,5
0AL,50BH,50BLを、図6(a)に示した駆動回路
からNPNトランジスタT12を除いた、PNPトランジ
スタT11及び抵抗器R11〜R13からなる駆動回路にて構
成し、図6(a)の駆動回路中のNPNトランジスタT
12を、駆動回路とは別体の制御回路60側に設け、制御
回路60側にて、各スイッチTAH,TAL,TBH,TBLに
対応したNPNトランジスタT12AH,T12AL,T12BH,
T12BLをオン・オフすることにより、各スイッチTAH,
TAL,TBH,TBLを直流モータ2の回転方向に応じてオ
ン・オフするよう構成されている。
TAH,TBHを構成するpチャネルMOSFETは、電源
ライン側にソースが接続され、ローサイドスイッチTA
L,TBLを構成するnチャネルMOSFETのドレイン
(換言すれば直流モータ2の端子)にドレインが接続さ
れる。そして、これら各pチャネルMOSFETは、上
記説明したnチャネルMOSFETの場合とは逆に、N
PNトランジスタT12AH,T12BHのオン時にオフ状態と
なり、NPNトランジスタT12AH,T12BHのオフ時にオ
ン状態となる。
の駆動回路として、図6(a)に示した駆動回路を利用
した場合、ハイサイドスイッチTAH,TBHがオンした際
に、ローサイドスイッチTAL,TBHがオンし、各スイッ
チを構成するFETに貫通電流が流れることがある。
ト・ドレイン間及びゲート・ソース間に寄生容量があ
る。このため、例えば、図8に示すように、ハイサイド
スイッチTAHとローサイドスイッチTALとが共にオフし
ている状態から、ハイサイドスイッチTAHがオンしたと
すると、ローサイドスイッチTALを構成するnチャネル
MOSFETのドレイン・ソース間には、電源電圧が印
加されるが、図6(a)に示した駆動回路では、ローサ
イドスイッチTALを構成するnチャネルMOSFETの
ゲート・ソース間を接続する抵抗器R11が備えられるこ
とから、ハイサイドスイッチTAHのオン時には、ローサ
イドスイッチTALを構成するnチャネルMOSFETの
ゲート・ソース間電圧が、電源電圧VBを、ゲート・ド
レイン間寄生容量Cgdと、ゲート・ソース間寄生容量
Cgs及びゲート・ソース間抵抗rgs(抵抗器R11の
抵抗値)の合成インピーダンスと、により分圧した電圧
Vgとなる。
sが大きいほど大きくなるが、抵抗器R11は、PNPト
ランジスタT11のオン時にPNPトランジスタT11に流
れる電流を制限するものであるので、通常、10kΩ程
度の大きい抵抗値のものが使用される。この結果、ハイ
サイドスイッチTAHがオンした直後には、ローサイドス
イッチTALを構成するnチャネルMOSFETのゲート
・ソース間電圧が、FETのしきい値電圧を越えて、ロ
ーサイドスイッチTALがオンしてしまい、ローサイドス
イッチTAL及びハイサイドスイッチTAHを構成する各F
ETに貫通電流が流れて、各FETが破壊してしまう、
といった問題が生じるのである。
チTAL,TBLを構成するnチャネルMOSFETの駆動
回路として、図6(b)に示した2つのNPNトランジ
スタT21,T22からなる駆動回路を利用すれば解決でき
る。つまり、図6(b)に示した駆動回路では、FE
T:Tnをオフする際には、NPNトランジスタT21が
オン状態となり、FET:Tnのゲート・ソース間をN
PNトランジスタT21のコレクタ・エミッタ間飽和電圧
(約0.4)に保持することから、ハイサイドスイッチ
TAH,TBHがオンして、ローサイドスイッチTAL,TBL
を構成するnチャネルMOSFETのドレイン・ソース
間に電源電圧が印加されても、そのゲート・ソース間電
圧が上昇して、ローサイドスイッチTAL,TBLがオンし
てしまうことはないのである。
に、制御回路60側にてローサイドスイッチTAL,TBL
をオン・オフできるようにするために、ローサイドスイ
ッチTAL,TBLの駆動回路50AL,50BLを、図6
(b)に示した駆動回路からNPNトランジスタT22を
除いた、NPNトランジスタT21及び抵抗器R21〜R24
からなる駆動回路にて構成し、制御回路60側に図6
(b)の駆動回路中のNPNトランジスタT22を設けた
場合、Hブリッジ回路50側でのグランド電位GND2
と制御回路60側でのグランド電位GND1とに電位差
が生じている場合に、ローサイドスイッチTAL,TBLを
オンすることができなくなるとか、或はローサイドスイ
ッチTAL,TBLのオン時に駆動回路50AL,50BLから
制御回路60に流れ込む電流が多くなってしまう、とい
った問題が生じる。
ランジスタT22を、駆動回路とは別体に構成された制御
回路側に組み込んだ場合、NPNトランジスタT22のエ
ミッタ側のグランド電位GND1が駆動回路側のグラン
ド電位GND2よりも高くなることがある。そして、N
PNトランジスタT22は、オン状態であるときに、抵抗
器R23と抵抗器R24との接続点をグランドライン(電
位:GND1)に接地して、NPNトランジスタT21の
ベース・エミッタ間電圧をPN接合の順方向電圧よりも
低くし、NPNトランジスタT21をオフさせるためのも
のであることから、NPNトランジスタT22のエミッタ
が接地されたグランド電位GND1が、FET:Tnの
ソース(換言すればNPNトランジスタT21のエミッ
タ)が接地されたグランド電位GND2よりも高くなる
と、NPNトランジスタT22のオン時に、駆動回路側の
入力端となる抵抗器R23と抵抗器R24との接続点の電圧
Vo(グランド電位GND2を基準とする電圧)を充分
下げることができず、NPNトランジスタT21をオフす
ることができなくなってしまうことがあり、この場合、
FET:Tnは、オフ状態に保持される。
て、図6(b)の駆動回路を用いてローサイドスイッチ
TAL,TBLを駆動するように構成した場合には、制御回
路60のグランド電位GND1がHブリッジ回路50の
グランド電位GND2よりも高くなったときに、ローサ
イドスイッチTAL,TBLをオンすることができず、直流
モータ2を通電駆動できなくなることがある。
ように、バッテリ等の単一の直流電源に接続される電源
供給ラインに、Hブリッジ回路及び制御回路を含む各種
電気負荷が接続されるシステムにおいて、大きな問題と
なる。つまり、自動車においては、図9に示す如く、バ
ッテリから各種電気負荷に対して複数の給電経路を介し
て電源供給がなされるが、制御回路及びHブリッジ回路
が異なる経路を介して電源供給を受けるような場合、バ
ッテリから制御回路及びHブリッジ回路に至る給電経路
上では、その経路の抵抗成分(r)に応じて電圧降下△
Vが生じることから、各回路における電源ライン及びグ
ランドラインの電位が大きく異なることがあり、上記問
題が発生し易くなるのである。
ンド電位GND1がHブリッジ回路50のグランド電位
GND2と異なる場合には、制御回路60の電源ライン
の電位VB1とHブリッジ回路50の電源ラインの電位
VB2も異なることになるが、Hブリッジ回路50の各
駆動回路は制御回路60側のNPNトランジスタに接続
される入力端が、制御回路60側のグランドラインに接
地されるか開放されるかによって各FETをオン・オフ
させることから、上記のように制御回路側にて駆動回路
の入力端を接地するか開放するかを切り換えるようにし
た場合には、電源電圧の違いによって誤動作することは
ない。
て、NPNトランジスタT22側のグランド電位GND1
が高い場合に、NPNトランジスタT22をオンして、N
PNトランジスタT21をオフさせるには、NPNトラン
ジスタT21のベース・エミッタ間電圧をPN接合の順方
向電圧VF よりも低くできればよい。そして、このため
には、NPNトランジスタT21のオフ時に接続点電圧V
oを分圧する抵抗器R23,R22の抵抗比を、抵抗器R23
の比率が抵抗器R22よりも充分大きくなるように設定す
ればよい。
るのに要する接続点電圧VoTH(以下、しきい値電圧と
いう)は、抵抗器R23の抵抗値をr23,抵抗器R22の抵
抗値をr22,PN接合の順方向電圧をVF とすれば、次
式(1) のようになる。 VoTH>{(r23/r22)+1}・VF …(1) そして、このしきい値電圧VoTHを高くすればするほ
ど、グランド電位GND1,GND2の差電圧による駆
動回路の誤動作を防止でき、このためには、抵抗器R23
の抵抗値r23を大きくすればよい。
23を大きくして、しきい値電圧VoTHを高くした場合、
NPNトランジスタT22のオフ時(抵抗器R24と抵抗器
R23との接続点の開放時)にNPNトランジスタT21を
オンできるようにするためには、抵抗器R24の抵抗値r
24を、次式(2) の条件にて設定して、NPNトランジス
タT22のオフ時に生じる抵抗器R24での電圧降下を小さ
くする必要がある。
ース・エミッタ間電圧がPN接合の順方向電圧VF とな
り、電源電圧VB(=電源ラインの電位VB2−グラン
ド電位GND2)からこの順方向電圧VF を減じた電圧
(VB−VF )が印加される抵抗器R24,R23に流れる
電流{=(VB−VF )/(r23+r24)}は、少なく
とも電圧VF を抵抗器R22の抵抗値r22で除した電流
(VF /r22)よりも大きくする必要があり、この条件
を満足するには、抵抗器R24の抵抗値r24を上記(2) 式
に従い設定して、抵抗器R24の抵抗値r24を充分小さく
する必要がある。
24を小さくすると、今度は、NPNトランジスタT22の
オン時に抵抗器R24を介してNPNトランジスタT22側
に流れる電流icが多くなり、抵抗器R24やNPNトラ
ンジスタT22に大電流を流すことのできる許容電流の大
きなものを使用しなければならないとか、FET:Tn
駆動のための消費電力が大きくなってしまう、といった
問題が発生する。
ので、外部の制御回路側に設けられたスイッチング素子
を介して入力端が接地・開放されることにより、その入
力端の状態に応じてnチャネルMOSFETをオン・オ
フする駆動回路において、制御回路側のグランド電位と
駆動回路側のグランド電位とに電位差が生じる場合であ
っても、制御回路側スイッチング素子に大電流を流すこ
となく、nチャネルMOSFETを確実にオン・オフす
ることができ、しかも電流方向切換用のスイッチング素
子としてnチャネルMOSFETを使用した電流方向切
換回路にあっては、ハイサイド及びローサイドのスイッ
チング素子が共にオンして貫通電流が流れるのを確実に
防止できるようにすること、を目的とする。
めになされた請求項1に記載の発明は、図1に例示する
如く、電気負荷への通電経路の正極側にドレインが接続
され、該経路の負極側にソースが接続されたnチャネル
MOSFET(Tn)を、外部の制御回路に設けられた
スイッチング素子(To)にて接地又は開放される入力
端の状態に応じてオン・オフさせるnチャネルMOSF
ETの駆動回路であり、FET(Tn)のゲートにコレ
クタが接続され、エミッタが直流電源の負極側に接地さ
れたNPN型の第1トランジスタ(T1)と、この第1
トランジスタのコレクタと直流電源の正極側との間に設
けられた第1抵抗(R1)と、第1トランジスタのベー
ス・エミッタ間に設けられた第2抵抗(R2)と、第1
トランジスタのベースに接続された第3抵抗(R3)
と、コレクタが直流電源の正極側に接続され、エミッタ
が第3抵抗を介して第1トランジスタのベースに接続さ
れ、ベースが入力端として制御回路のスイッチング素子
に接続されるNPN型の第2トランジスタ(T2)と、
この第2トランジスタのベース・コレクタ間に接続され
た第4抵抗(R4)とを備える。
に示した従来の駆動回路に対して、抵抗器R24と抵抗器
R23との接続点にNPN型の第2トランジスタを設け、
この第2トランジスタのベース・コレクタ間に抵抗器R
24を接続し、第2トランジスタのエミッタに抵抗器R23
を接続することにより達成される。
回路は、図6(b)の駆動回路と同様、制御回路側のス
イッチング素子(To)がオフして入力端が開放された
場合には、第1トランジスタ(T1)がオンして、FE
T(Tn)をオフさせ、逆に制御回路側のスイッチング
素子(To)がオンして入力端が制御回路側にて接地さ
れた場合には、第1トランジスタ(T1)がオフして、
FET(Tn)をオンさせる。
1)にベース電流を供給する経路に第2トランジスタ
(T2)が設けられることから、第1トランジスタ(T
1)をオフして、FET(Tn)をオンさせためには、
第2トランジスタ(T2)をオフすればよい。そして、
本発明の駆動回路の場合、第1トランジスタ(T1)を
オンするのに要する入力端のしきい値電圧VoTHは、第
2抵抗(R2)の抵抗値をr2,第3抵抗(R3)の抵
抗値をr3とすると、次式(3) のようになる。
らかなように、第2抵抗(R2)及び第3抵抗(R3)
に、図6(b)に示した駆動回路の抵抗器R22,R23と
同じ抵抗値のものを使用したとすれば、この従来の駆動
回路に比べて、しきい値電圧VoTHを大きくでき、制御
回路側のグランド電位GND1が駆動回路側のグランド
電位GND2よりも大きくなった場合に、第1トランジ
スタをオフできなくなる電圧値を高めることができる。
つまり、本発明の駆動回路によれば、図6(b)に示し
た駆動回路に比べて、制御回路と駆動回路のグランド電
位の違いによって生じる誤動作をより確実に防止でき
る。
しきい値電圧VoTHを高めるために抵抗器R23(本発明
の第3抵抗(R3)に対応)の抵抗値を大きくすると、
抵抗器R24(本発明の第4抵抗(R4)に対応)の抵抗
値を小さくしなければならず、制御回路側のスイッチン
グ素子のオン時に駆動回路から制御回路に流れる電流が
大きくなるといった問題が生じるが、本発明では、第4
抵抗(R4)は、第2トランジスタ(T2)のベース電
流を供給できればよく、そのための第4抵抗(R4)の
抵抗値r4は、次式(4) の条件を満足すればよいことか
ら、図6(b)の駆動回路に比べて、第4抵抗(R4)
の抵抗値r4を大きくすることができる。
の電源電圧 この結果、本発明によれば、しきい値電圧VoTHを大き
く設定できるにもかかわらず、駆動回路から制御回路に
流れる電流icを充分小さくすることができ、第4抵抗
(R4)や制御回路側のスイッチング素子(To)に許
容電流の大きなものを使用する必要がない。
は、直流電源の正負の電源供給ライン間に直列に接続さ
れたMOSFETからなる一対のスイッチング素子と、
この一対のスイッチング素子の各々に設けられ、前記電
源供給ラインから電源供給を受けて、各スイッチング素
子を導通・遮断させる駆動回路と、この駆動回路とは別
体で構成され、各駆動回路の入力端を各々接地又は開放
することにより、駆動回路を介して一対のスイッチング
素子の一方を選択的にオンさせ、各スイッチング素子の
接続点に接続された電気負荷に流れる電流方向を、その
接続点から電気負荷への第1方向とその逆の第2方向と
のいずれかに切り換える制御回路と、を備える。
スイッチング素子の接続点と電源供給ラインの負極側と
の間にローサイドスイッチとして配置されるスイッチン
グ素子が、ドレインが接続点に接続され、ソースが電源
供給ラインの負極側に接続されたnチャネルMOSFE
Tにて構成され、更に、このnチャネルMOSFETの
駆動回路が、NPN型の第1及び第2トランジスタと第
1〜第4抵抗とからなる請求項1に記載の駆動回路にて
構成される。
ッチの駆動回路を構成する第3抵抗及び第4抵抗の抵抗
値を共に大きく設定することにより、制御回路側のグラ
ンド電位が駆動回路側のグランド電位より高くなって
も、ローサイドスイッチを確実にオン・オフさせること
ができ、しかも、ローサイドスイッチのオン時に、駆動
回路から制御回路に流れ込む電流を小さくできる。
第1トランジスタがオンして、ローサイドスイッチのゲ
ート・ソース間が第1トランジスタのコレクタ・エミッ
タ間飽和電圧(約0.4V)に保持されるため、ハイサ
イドスイッチがオンした直後に、ローサイドスイッチの
ソース・ゲート間電圧が上昇して、ローサイドスイッチ
がオンしてしまうようなことはなく、ハイサイドスイッ
チ及びローサイドスイッチに貫通電流が流れるのを防止
できる。
路のように、請求項1に記載の駆動回路を、nチャネル
MOSFETからなるローサイドスイッチの駆動回路と
して用いる場合、図7に示したHブリッジ回路のよう
に、ハイサイドスイッチをpチャネルMOSFETから
構成し、これを駆動する駆動回路には、図6(a)に示
した従来の駆動回路をそのまま使用することができる。
用の駆動回路では、制御回路側のスイッチング素子をオ
フして、その駆動回路の入力端を開放した際に、ハイサ
イドスイッチがオン状態となることから、例えば、制御
回路に電源供給を行なう第2の電源供給ラインの断線等
によって駆動回路側の電源のみが投入された場合等に
は、初期状態として、ハイサイドスイッチが必ずオン状
態となってしまう。そして、このようにハイサイドスイ
ッチがオン状態となると、電気負荷が接続されるハイサ
イドスイッチとローサイドスイッチとの接続点に正の電
源電圧が印加されることになることから、この接続点と
グランドとの間の絶縁が不十分な場合、漏電が生じ、過
大な電流をハイサイドスイッチに流すことも考えられ
る。
路を構成する際には、制御回路側のスイッチング素子が
オフ状態(つまり駆動回路の入力端が開放状態)にある
ときに、ハイサイドスイッチ及びローサイドスイッチが
共にオフ状態になるようにすることが望ましく、ハイサ
イドスイッチにpチャネルMOSFETを用いる場合に
は、その駆動回路を、請求項3に記載のように構成する
ことが好ましい。
路は、請求項2に記載の電流方向切換回路において、ハ
イサイドスイッチとなるスイッチング素子をpチャネル
MOSFETにて構成したものであるため、ローサイド
スイッチを構成するnチャネルMOSFETについて
は、その駆動回路の入力端が開放状態となる初期状態で
は、必ずオフ状態となる。
ハイサイドスイッチを構成するpチャネルMOSFET
のゲートにコレクタが接続され、エミッタが電源供給ラ
インの正極側に接続されたPNP型の第3トランジスタ
と、第3トランジスタのコレクタと電源供給ラインの負
極側との間に設けられ、第3トランジスタのオフ時にF
ETのゲート電位を低下させてFETをオンさせる第5
抵抗と、第3トランジスタのベース・エミッタ間に設け
られた第6抵抗と、第3トランジスタのベースに接続さ
れた第7抵抗と、コレクタが第7抵抗を介して第3トラ
ンジスタのベースに接続され、エミッタが電源供給ライ
ンの負極側に接続され、ベースが入力端として制御回路
に接続されるNPN型の第4トランジスタと、第4トラ
ンジスタのベースと電源供給ラインの正極側との間に接
続された第8抵抗と、から構成される。
は、図6(a)に示した駆動回路において、NPNトラ
ンジスタT12(第4トランジスタに対応)のベースと電
源供給ラインの正極側との間に第8抵抗を接続して、N
PNトランジスタT12のベースを制御回路に接続するこ
とにより達成される。
イッチの駆動回路においては、入力端が制御回路側にて
接地されているとき、第4トランジスタ,第3トランジ
スタが共にオフして、ハイサイドスイッチがオン状態と
なり、逆に、入力端が開放されているとき、第4トラン
ジスタ,第3トランジスタが共にオンして、ハイサイド
スイッチがオフ状態となる。
路によれば、ハイサイドスイッチ及びローサイドスイッ
チの各駆動回路の入力端が開放状態であるときに、ハイ
サイドスイッチ及びローサイドスイッチが共にオフ状態
になり、各駆動回路と制御回路とが接続されていない場
合や、接続されていても制御回路が動作していない場合
等に、ハイサイドスイッチとローサイドスイッチとの接
続点に電源電圧が印加されて、その接続点とグランドと
の間の絶縁が不十分な場合、漏電が生じ、過大な電流を
ハイサイドスイッチに流すことを確実に防止でき、安全
性を高めることができる。
において、ハイサイドスイッチは、nチャネルMOSF
ETから構成することもできる。そして、ハイサイドス
イッチをnチャネルMOSFETにて構成した場合に
は、その駆動回路を、請求項4に記載のように構成すれ
ばよい。
OSFETにて構成する場合、その駆動回路は、基本的
には、NPN型の第1及び第2トランジスタと第1〜第
4抵抗とからなる請求項1に記載の駆動回路と同様に構
成できる。しかし、この場合、ハイサイドスイッチを構
成するnチャネルMOSFETをオンするためには、そ
のゲート電位を電源供給ラインの正極側よりも更に高い
電位にする必要がある。そこで、請求項4に記載の電流
方向切換回路においては、ハイサイドスイッチの駆動回
路として、請求項1に記載の駆動回路に、直流電源より
も高い電源電圧を生成する昇圧回路を設け、この昇圧回
路の電源電圧出力ラインとハイサイドスイッチのゲート
とを第1抵抗を介して接続するようにしている。
路のように、ハイサイドスイッチ及びローサイドスイッ
チを共にnチャネルMOSFETにて構成し、その駆動
回路を請求項1に記載の駆動回路とすれば、各駆動回路
の入力端が開放状態であるときに、ハイサイドスイッチ
及びローサイドスイッチを共にオフ状態にすることがで
き、請求項3に記載の電流方向切換回路と同様、安全性
を高めることができる。また、nチャネルMOSFET
は、同一サイズでは、pチャネルMOSFETに比べて
オン抵抗を低くすることができるので、ハイサイドスイ
ッチにpチャネルMOSFETを用いた場合に比べて、
電気負荷通電時に生じる電力ロスをより低減することが
できる。
向切換回路は、例えば、容量性の電気負荷に対して電荷
を充放電する際の充放電電流の切換回路等にも使用でき
るし、請求項5に記載のように、一対のスイッチング素
子を電気負荷の両端に夫々設けたHブリッジ回路に適用
することもできる。
共に説明する。図2は、自動車において直流モータ2に
流れる電流方向を切り換えることにより直流モータ2を
正転・逆転させる電流方向切換回路の構成を表わす電気
回路図である。
回路は、Hブリッジ回路10と、その制御回路20とか
ら構成されており、Hブリッジ回路10は、図7に示し
たHブリッジ回路50と同様、直流モータ2の給電用2
端子と図示しない直流電源(バッテリ)の正極側から引
き出された電源ライン(電位:VB2)とを夫々接続す
るハイサイドスイッチTAH,TBHとして、ソースが電源
ラインに接続されドレインが直流モータ2の端子に接続
されたpチャネルのMOSFETを備え、バッテリの負
極側に接続されたグランドライン(電位:GND2)と
直流モータ2の給電用2端子とを夫々接続するローサイ
ドスイッチTAL,TBLとして、ドレインが直流モータ2
の端子に接続され、ソースがグランドラインに接地され
たnチャネルのMOSFETを備える。また、ハイサイ
ドスイッチTAH,TBH及びローサイドスイッチTAL,T
BLには、夫々、駆動回路10AH,10BH,10AL,10
BLが設けられており、制御回路20は、これら各駆動回
路10AH〜10BLの入力端を接地又は開放することによ
り、各駆動回路10AH〜10BLを介して、ハイサイドス
イッチTAH,TBH及びローサイドスイッチTAL,TBLを
夫々オン・オフさせる。
〜10BLに対応して、コレクタが各駆動回路10AH〜1
0BLの入力端に接続され、エミッタが制御回路20側の
グランドラインに接地されたNPNトランジスタToA
H,ToAL,ToBH,ToBLを備え、これらNPNトラ
ンジスタToAH〜ToBLを介して、各駆動回路10AH〜
10BLの入力端を接地又は開放することにより、ハイサ
イドスイッチTAHとローサイドスイッチTBLとからなる
組と、ハイサイドスイッチTBHとローサイドスイッチT
ALとからなる組とのいずれか一方をオン状態として直流
モータ2に電流を流し、またオン状態となる組を切り換
えることにより、直流モータ2に流れる電流方向を切り
換えて、直流モータ2を正転・反転させる。
に、Hブリッジ回路10とは異なる電源ライン(電位:
VB1)及びグランドライン(電位:GND1)を介し
てバッテリから電源供給を受ける。次に、ハイサイドス
イッチTAH,TBHの駆動回路10AH,10BHは、図7に
示した駆動回路50AH,50BHと同様に構成されてい
る。即ち、各駆動回路10AH,10BHは、ハイサイドス
イッチTAH,TBHを構成するpチャネルMOSFETの
ゲートにコレクタが接続され、エミッタが電源ラインに
接続されたPNPトランジスタT3と、PNPトランジ
スタT3のコレクタとグランドラインとの間に接続され
た抵抗器R5と、PNPトランジスタT3のベース・エ
ミッタ間に接続された抵抗器R6と、PNPトランジス
タT3のベースに接続された抵抗器R7とを備え、この
抵抗器R7の開放端側が、駆動回路10AH,10BHの入
力端として、制御回路20内のNPNトランジスタTo
AH,ToBHのコレクタに接続される。
10AH,10BHにおいては、制御回路20側のNPNト
ランジスタToAH,ToBHがオフ状態であれば、PNP
トランジスタT3がオフ状態となる。この結果、ハイサ
イドスイッチTAH,TBHを構成するpチャネルMOSF
ETのゲートの電位は、グランド電位GND1となっ
て、ハイサイドスイッチTAH,TBHはオン状態となる。
一方、制御回路20側のNPNトランジスタToAH,T
oBHがオン状態であれば、PNPトランジスタT3にベ
ース電流が流れて、PNPトランジスタT3がオンす
る。すると、抵抗器R5に電流が流れることから、ハイ
サイドスイッチTAH,TBHを構成するpチャネルMOS
FETのゲートの電位は、電源ラインと略同じ高電位
(VB2)となって、ハイサイドスイッチTAH,TBHは
オフ状態となる。
てNPNトランジスタToAH,ToBHをオフし、駆動回
路10AH,10BHの入力端を開放すれば、ハイサイドス
イッチTAH,TBHをオンすることができ、逆に、制御回
路20側にてNPNトランジスタToAH,ToBHをオン
し、駆動回路10AH,10BHの入力端を接地すれば、ハ
イサイドスイッチTAH,TBHをオフすることができる。
動回路10AL,10BLには、図1に示した本発明(請求
項1)の駆動回路が使用される。つまり、駆動回路10
AL,10BLは、図1に示した駆動回路と同様、第1トラ
ンジスタ及び第2トランジスタとしてのNPNトランジ
スタT1及びT2と、第1抵抗〜第4抵抗としての抵抗
器R1〜R4とから構成されている。
10AL,10BLにおいては、制御回路20側のNPNト
ランジスタToAL,ToBLがオフ状態であれば、NPN
トランジスタT2にベース電流が流れて、NPNトラン
ジスタT2がオンし、NPNトランジスタT2がオンす
ると、NPNトランジスタT2及び抵抗器R3を介して
NPNトランジスタT1にベース電流が供給されること
から、NPNトランジスタT1もオンし、ローサイドス
イッチTAL,TBLを構成するnチャネルMOSFETの
ゲート電位が略グランド電位(GND2)となって、ロ
ーサイドスイッチTAL,TBLがオフ状態となる。逆に、
制御回路20側のNPNトランジスタToAL,ToBLが
オン状態であれば、NPNトランジスタT2がオフし、
NPNトランジスタT1もオフ状態となるため、ローサ
イドスイッチTAL,TBLを構成するnチャネルMOSF
ETのゲート電位が電源ラインと同電位(VB2)とな
り、ローサイドスイッチTAL,TBLがオン状態となる。
てNPNトランジスタToAL,ToBLをオフし、駆動回
路10AL,10BLの入力端を開放すれば、ローサイドス
イッチTAL,TBLをオフすることができ、逆に、制御回
路20側にてNPNトランジスタToAL,ToBLをオン
し、駆動回路10AL,10BLの入力端を接地すれば、ハ
イサイドスイッチTAL,TBLをオンすることができる。
ジ回路10において、ローサイドスイッチTAL,TBLを
オフする際には、駆動回路10AL,10BL内のNPNト
ランジスタT1がオン状態となって、ローサイドスイッ
チTAL,TBLを構成するnチャネルMOSFETのゲー
ト・ソース間が、NPNトランジスタT1のコレクタ・
エミッタ間飽和電圧に保持されることから、ローサイド
スイッチTAL,TBLのオフ時に、ハイサイドスイッチT
AH,TBHがオン状態となっても、ローサイドスイッチT
AL,TBLがオンするようなことはなく、ハイサイドスイ
ッチTAH,TBHのオン時に貫通電流が流れるのを確実に
防止できる。
フする際には、駆動回路10AH,10BH内のPNPトラ
ンジスタT3がオン状態となって、ハイサイドスイッチ
TAH,TBHを構成するpチャネルMOSFETのゲート
・ソース間が、PNPトランジスタT3のコレクタ・エ
ミッタ間飽和電圧に保持されることから、ハイサイドス
イッチTAH,TBHのオフ時に、ローサイドスイッチTA
L,TBLがオン状態となっても、ハイサイドスイッチTA
H,TBHがオンするようなことはなく、ローサイドスイ
ッチTAL,TBLのオン時に貫通電流が流れるのも確実に
防止できる。
10の駆動回路10AH〜10BLと制御回路20とが別体
に構成され、各回路が、異なる電源供給ライン(電源ラ
イン及びグランドライン)を介して電源供給を受ける場
合には、駆動回路10AH〜10BL側のグランド電位GN
D2と、制御回路20側のグランド電位GND1とに電
位差が生じることがある。そして、既述したように、ロ
ーサイドスイッチTAL,TBLの駆動回路10AL,10BL
として、図6(b)に示した従来の駆動回路を利用する
と、グランド電位GND1がグランド電位GND2より
も大きくなったときに、ローサイドスイッチTAL,TBL
をオンすることができなくなるとか、これを防止するた
めには、駆動回路から制御回路に流れ込む電流を多くし
なければならない、といった問題が生じる。
の駆動回路10AL,10BLには、第1トランジスタとし
てNPNトランジスタT1に加えて、第2トランジスタ
としてのNPNトランジスタT2が備えられ、このNP
NトランジスタT2によって、抵抗器R4に流れる電流
をhFE倍した電流を抵抗器R3側に流し込むことができ
るため、抵抗器R3及び抵抗器R4の抵抗値を共に大き
くすることができ、制御回路20内のNPNトランジス
タToAL及びToBLのオン時に駆動回路10AL,10BL
から制御回路20に流れ込む電流量を抑えつつ、グラン
ド電位GND1,GND2の電位差による誤動作を防止
することができるようになる。
のに必要なNPNトランジスタT2のベース電圧(つま
り駆動回路10AL,10BLの入力端のしきい値電圧Vo
TH)は、抵抗器R2の抵抗値をr2,抵抗器R3の抵抗
値をr3とすると、前述の(3) のようになる。従って、
抵抗器R3の抵抗値r3を大きくすればするほど、しき
い値電圧VoTHを高くして、グランド電位GND1,G
ND2の電位差による誤動作を防止できる。また、制御
回路20側のNPNトランジスタToAL,ToBLのオン
時に、制御回路20側に流れ込む電流は、抵抗器R4に
て制限されるが、この抵抗器R4は、NPNトランジス
タToAL,ToBLのオフ時に、NPNトランジスタT
2,T1をオン状態にできればよく、このためには、抵
抗器R4の抵抗値r4を、前述の(4) 式を満足するよう
に設定すればよい。
10oBLによれば、しきい値電圧VoTHが前述の(1) 式
にて決定され、制御回路20側に流れ込む電流を制限す
る抵抗器R24の抵抗値r24が前述の(2) 式にて制限され
る、図6(b)に示した駆動回路に比べ、抵抗器R3,
R4の抵抗値を大きくして、制御回路20に流れ込む電
流量を抑えつつ、ローサイドスイッチTAL,TBLをオン
するための入力端電圧を高くすることができ、グランド
電位GND1が高くなった場合の誤動作を良好に防止す
ることができるようになる。
10ALにおいて、しきい値電圧VoTHを決定する抵抗器
R2,R3を固定し、その入力端に定電圧発生装置を接
続して、入力端電圧を0Vから電源電圧VB2まで変化
させた場合に、駆動回路10ALから定電圧発生回路側に
流れる電流方向を正方向として、その電流icを計算し
た計算結果を表わす。また、図3(b)は、図6(b)
に示した従来の駆動回路において、しきい値電圧VoTH
を決定する抵抗器R22,R23を抵抗器R2,R3と同じ
抵抗値に固定し、図3(a)と同様に電流icを計算し
た計算結果を表わす。そして、この計算結果からも、本
実施例の駆動回路10ALにおいてしきい値電圧VoTHを
決定する抵抗器R2,R3と、図6(b)に示した従来
の駆動回路においてしきい値電圧VoTHを決定する抵抗
器R22,R23と、を同じ抵抗値に設定した場合には、本
実施例の駆動回路10ALの方がしきい値電圧VoTHを高
くすることができ、しかも、駆動回路から制御回路側に
流れる電流icを低減できることがわかる。
が、本発明は、上記実施例に限定されるものではなく、
種々の態様をとることができる。例えば、上記実施例で
は、Hブリッジ回路10を構成するハイサイドスイッチ
TAH,TBHにpチャネルMOSFETを使用し、これを
オン・オフさせる駆動回路10AH,10BH及び制御回路
側のスイッチング素子を、図6(a)に示した駆動回路
と略同様に構成することにより、駆動回路10AH,10
BHの入力端が開放状態となっているときに、ハイサイド
スイッチTAH,TBHがオン状態となるように構成した
が、この場合、例えば駆動回路10AH,10BHの入力端
と制御回路20とを接続する信号線が断線したり、制御
回路20に電源供給がなされず、Hブリッジ回路10側
にのみ電源供給がなされている場合等には、Hブリッジ
回路10のハイサイドスイッチTAH,TBHがオン状態に
保持され、直流モータ2の両端に、電源電圧が常時印加
されることになる。そして、この状態では、Hブリッジ
回路10から直流モータ2に至るハーネスがグランドラ
インに接触すると、ハイサイドスイッチTAH,TBHに大
電流が流れて、ハイサイドスイッチTAH,TBHが破壊し
てしまう。そこで、上記実施例のHブリッジ回路10に
おいて、こうした故障が発生しないようにするために
は、ハイサイドスイッチ用の駆動回路10AH,10BH
を、その入力端が開放状態にあるとき、ハイサイドスイ
ッチTAH,TBHをオフ状態にできるようにすることが好
ましく、そのためには、駆動回路10AH,10BHを、図
4に示す如く構成すればよい。
0′を構成するハイサイドスイッチ用の駆動回路10A
H′,10BH′を、ハイサイドスイッチTAH,TBHを構
成するpチャネルMOSFETのゲートにコレクタが接
続され、エミッタが電源ラインに接続されたPNPトラ
ンジスタT3と、PNPトランジスタT3のコレクタと
グランドラインとの間に接続された抵抗器R5と、PN
PトランジスタT3のベース・エミッタ間に接続された
抵抗器R6と、PNPトランジスタT3のベースに接続
された抵抗器R7と、コレクタが抵抗器R7を介してP
NPトランジスタT3のベースに接続され、エミッタが
制御回路20と共通のグランドライン(電位:GND
1)に接続され、ベースが入力端として制御回路20側
のNPNトランジスタToAH,ToBHに接続されるNP
NトランジスタT4と、NPNトランジスタT4のベー
スと電源ラインとの間に接続された抵抗器R8とから構
成する。
においては、制御回路20側のNPNトランジスタTo
AH,ToBHがオン状態であるとき、NPNトランジスタ
T4がオフして、PNPトランジスタT3がオフ状態と
なり、ハイサイドスイッチTAH,TBHがオン状態とな
る。また逆に、制御回路20側のNPNトランジスタT
oAH,ToBHがオフ状態であれば、NPNトランジスタ
T4がオン状態となって、PNPトランジスタT3がオ
ンし、ハイサイドスイッチTAH,TBHがオフ状態とな
る。
用の駆動回路10AH′,10BH′は、図2に示した駆動
回路10AH,10BHに対して、NPNトランジスタT4
と抵抗器R8を追加して、動作の論理を反転させること
により、駆動回路10AH′,10BH′の入力端が開放状
態であるとき、ハイサイドスイッチTAH,TBHをオフ状
態にして、電源供給系の異常時等に、ハイサイドスイッ
チTAH,TBHが破壊し易くなるのを防止しているのであ
る。
用の駆動回路10AH′,10BH′以外の構成は図2と全
く同様である。そして、この駆動回路10AH′,10B
H′は、請求項3に記載の駆動回路に相当し、PNPト
ランジスタT3は第3トランジスタ、NPNトランジス
タT4は第4トランジスタ、抵抗器R5は第5抵抗、抵
抗器R6は第6抵抗、抵抗器R7は第7抵抗、抵抗器R
8は第8抵抗に、夫々対応する。
路10を構成するハイサイドスイッチTAH,TBHにpチ
ャネルMOSFETを使用したが、ハイサイドスイッチ
TAH,TBHにも、ローサイドスイッチ10AL,10BLと
同様、nチャネルMOSFETを使用することができ
る。そして、この場合、図5に示すように、ハイサイド
スイッチTAH′,TBH′用の駆動回路10AH″,10B
H″を、ローサイドスイッチ用の駆動回路10AL,10B
Lと同様に構成すればよい。但し、この場合、ハイサイ
ドスイッチTAH′,TBH′をオンするためには、ハイサ
イドスイッチTAH′,TBH′を構成するnチャネルMO
SFETのゲート電位を電源ラインの電位VB2よりも
高くする必要があるため、Hブリッジ回路10″に、電
源電圧を昇圧する昇圧回路30を設け、この昇圧回路3
0からの電源電圧出力ラインに、nチャネルMOSFE
Tのゲート電位を電源側にプルアップする抵抗器R1を
接続する必要はある。
に構成すれば、図4に示したHブリッジ回路10′と同
様、各駆動回路の入力端が開放状態にあるとき、ハイサ
イドスイッチTAH′,TBH′及びローサイドスイッチT
AL,TBLを全てオフ状態にすることができる。また、こ
のようにハイサイドスイッチ及びローサイドスイッチを
共にnチャネルMOSFETにて構成した場合、nチャ
ネルMOSFETは、同一サイズでは、pチャネルMO
SFETに比べてオン抵抗を小さくできるため、直流モ
ータの通電経路上での電力ロスをより少なくすることが
できる。
0AH″,10BH″をこのように構成した場合には、ハイ
サイドスイッチTAH′,TBH′を構成するnチャネルM
OSFETのゲートに昇圧回路30からの高電圧が印加
されることから、図5に示す如く、ゲート保護のため
に、nチャネルMOSFETのゲート・ソース間に、ツ
ェナーダイオードZDAH,ZDBH及びダイオードDAH,
DBHからなる保護回路を設けることが好ましい。
イオード以外にも、抵抗器を用いてもよい。そして、こ
うしたツェナーダイオード或は抵抗器を用いた保護回路
は、ローサイドスイッチTAL,TBLを構成するnチャネ
ルMOSFETのゲート・ソース間、或はハイサイドス
イッチTAH,TBHを構成するpチャネルMOSFETの
ゲート・ソース間にも設けてもよい。
を例示する電気回路図である。
路)の構成を表わす電気回路図である。
端の電圧と出力電流との関係を計算した計算結果を表わ
すグラフである。
Tを用いた際のHブリッジ回路の他の構成例を表わす電
気回路図である。
Tを用いた際のHブリッジ回路の構成例を表わす電気回
路図である。
表わす電気回路図である。
成例を表わす電気回路図である。
貫通電流の問題を説明する説明図である。
生じるシステムの一例を説明する説明図である。
0BL…駆動回路 20…制御回路 TAH,TBH…ハイサイドスイッチ TAL,TBL…ローサイドスイッチ T1…NPNトランジスタ(第1トランジスタ) T2…NPNトランジスタ(第2トランジスタ) T3…PNPトランジスタ(第3トランジスタ) T4…NPNトランジスタ(第4トランジスタ) R1…抵抗器(第1抵抗) R2…抵抗器(第2抵抗) R3…抵抗器(第3抵抗) R4…抵抗器(第4抵抗) R5…抵抗器(第5抵抗) R6…抵抗器(第6抵抗) R7…抵抗器(第7抵抗) R8…抵抗器(第8抵抗)
Claims (5)
- 【請求項1】 電気負荷への通電経路の正極側にドレイ
ンが接続され、該経路の負極側にソースが接続されたn
チャネルMOSFETを、外部の制御回路に設けられた
スイッチング素子にて接地又は開放される入力端の状態
に応じてオン・オフさせるnチャネルMOSFETの駆
動回路であって、 前記FETのゲートにコレクタが接続され、エミッタが
直流電源の負極側に接地されたNPN型の第1トランジ
スタと、 該第1トランジスタのコレクタと前記直流電源の正極側
との間に設けられ、前記第1トランジスタのオフ時に前
記FETのゲート電位を上昇させて前記FETをオンさ
せる第1抵抗と、 前記第1トランジスタのベース・エミッタ間に設けられ
た第2抵抗と、 前記第1トランジスタのベースに接続された第3抵抗
と、 コレクタが前記直流電源の正極側に接続され、エミッタ
が前記第3抵抗を介して前記第1トランジスタのベース
に接続され、ベースが前記入力端として前記制御回路の
スイッチング素子に接続されるNPN型の第2トランジ
スタと、 該第2トランジスタのベース・コレクタ間に接続された
第4抵抗と、 を備えたことを特徴とするnチャネルMOSFETの駆
動回路。 - 【請求項2】 直流電源の正負の電源供給ライン間に直
列に接続されたMOSFETからなる一対のスイッチン
グ素子と、 該一対のスイッチング素子の各々に設けられ、前記電源
供給ラインから電源供給を受けて、各スイッチング素子
を導通・遮断させる駆動回路と、 該駆動回路とは別体で構成され、前記各駆動回路の入力
端を各々接地又は開放することにより、前記駆動回路を
介して前記一対のスイッチング素子の一方を選択的にオ
ンさせ、前記各スイッチング素子の接続点に接続された
電気負荷に流れる電流方向を、該接続点から電気負荷へ
の第1方向とその逆の第2方向とのいずれかに切り換え
る制御回路と、 を備えた電流方向切換回路において、 前記一対のスイッチング素子の内、前記接続点と前記電
源供給ラインの負極側との間にローサイドスイッチとし
て配置されるスイッチング素子を、ドレインが前記接続
点に接続され、ソースが前記電源供給ラインの負極側に
接続されたnチャネルMOSFETにて構成し、更に、
該nチャネルMOSFETの駆動回路を、 前記FETのゲートにコレクタが接続され、エミッタが
前記電源供給ラインの負極側に接地されたNPN型の第
1トランジスタと、 該第1トランジスタのコレクタと前記電源供給ラインの
正極側との間に設けられ、前記第1トランジスタのオフ
時に前記FETのゲート電位を上昇させて前記FETを
オンさせる第1抵抗と、 前記第1トランジスタのベース・エミッタ間に設けられ
た第2抵抗と、 前記第1トランジスタのベースに接続された第3抵抗
と、 コレクタが前記電源供給ラインの正極側に接続され、エ
ミッタが前記第3抵抗を介して前記第1トランジスタの
ベースに接続され、ベースが前記入力端として前記制御
回路に接続されるNPN型の第2トランジスタと、 該第2トランジスタのベース・コレクタ間に接続された
第4抵抗と、 から構成してなることを特徴とするnチャネルMOSF
ETの駆動回路。 - 【請求項3】 前記一対のスイッチング素子の内、前記
接続点と前記電源供給ラインの正極側との間にハイサイ
ドスイッチとして配置されるスイッチング素子を、ソー
スが前記電源供給ラインの正極側に接続され、ドレイン
が前記接続点に接続されたpチャネルMOSFETにて
構成し、更に、該pチャネルMOSFETの駆動回路
を、 該FETのゲートにコレクタが接続され、エミッタが前
記電源供給ラインの正極側に接続されたPNP型の第3
トランジスタと、 該第3トランジスタのコレクタと前記電源供給ラインの
負極側との間に設けられ、前記第3トランジスタのオフ
時に前記FETのゲート電位を低下させて前記FETを
オンさせる第5抵抗と、 前記第3トランジスタのベース・エミッタ間に設けられ
た第6抵抗と、 前記第3トランジスタのベースに接続された第7抵抗
と、 コレクタが前記第7抵抗を介して前記第3トランジスタ
のベースに接続され、エミッタが前記電源供給ラインの
負極側に接続され、ベースが前記入力端として前記制御
回路に接続されるNPN型の第4トランジスタと、 該第4トランジスタのベースと前記電源供給ラインの正
極側との間に接続された第8抵抗と、 から構成してなることを特徴とする請求項2に記載の電
流方向切換回路。 - 【請求項4】 前記一対のスイッチング素子の内、前記
接続点と前記電源供給ラインの正極側との間にハイサイ
ドスイッチとして配置されるスイッチング素子を、ドレ
インが前記電源供給ラインの正極側に接続され、ソース
が前記接続点に接続されたnチャネルMOSFETにて
構成し、更に、該nチャネルMOSFETの駆動回路
を、 前記直流電源よりも高い電源電圧を生成する昇圧回路
と、 前記FETのゲートにコレクタが接続され、エミッタが
前記電源供給ラインの負極側に接地されたNPN型の第
1トランジスタと、 該第1トランジスタのコレクタと前記昇圧回路の電源電
圧出力ラインとの間に設けられ、前記第1トランジスタ
のオフ時に前記FETのゲート電位を前記電源供給ライ
ンの正極側よりも高い電位に上昇させて前記FETをオ
ンさせる第1抵抗と、 前記第1トランジスタのベース・エミッタ間に設けられ
た第2抵抗と、 前記第1トランジスタのベースに接続された第3抵抗
と、 コレクタが前記電源供給ラインの正極側に接続され、エ
ミッタが前記第3抵抗を介して前記第1トランジスタの
ベースに接続され、ベースが前記入力端として前記制御
回路に接続されるNPN型の第2トランジスタと、 該第2トランジスタのベース・コレクタ間に接続された
第4抵抗と、 から構成してなることを特徴とする請求項2に記載の電
流方向切換回路。 - 【請求項5】 電流方向切換回路は、前記一対のスイッ
チング素子を電気負荷の両端に夫々設けたHブリッジ回
路であることを特徴とする請求項2〜請求項4いずれか
記載の電流方向切換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17375996A JP3642113B2 (ja) | 1996-07-03 | 1996-07-03 | nチャネルMOSFETの駆動回路及び電流方向切換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17375996A JP3642113B2 (ja) | 1996-07-03 | 1996-07-03 | nチャネルMOSFETの駆動回路及び電流方向切換回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1022803A true JPH1022803A (ja) | 1998-01-23 |
JP3642113B2 JP3642113B2 (ja) | 2005-04-27 |
Family
ID=15966622
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17375996A Expired - Fee Related JP3642113B2 (ja) | 1996-07-03 | 1996-07-03 | nチャネルMOSFETの駆動回路及び電流方向切換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3642113B2 (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001060834A (ja) * | 1999-06-18 | 2001-03-06 | Matsushita Electric Ind Co Ltd | 発音器音量調整装置 |
WO2001028096A1 (de) * | 1999-10-13 | 2001-04-19 | Continental Isad Electronic Systems Gmbh & Co. Ohg | Ansteuerschaltung |
JP2002246886A (ja) * | 2001-02-13 | 2002-08-30 | Auto Network Gijutsu Kenkyusho:Kk | 半導体回路部品 |
JP2004072424A (ja) * | 2002-08-06 | 2004-03-04 | Denso Corp | Mosゲートトランジスタのゲート駆動回路 |
JP2005159542A (ja) * | 2003-11-21 | 2005-06-16 | Matsushita Electric Ind Co Ltd | ブリッジ型駆動回路 |
JP2009010477A (ja) * | 2007-06-26 | 2009-01-15 | Nec Electronics Corp | 半導体装置 |
US7667503B2 (en) | 2007-03-06 | 2010-02-23 | Kabushiki Kaisha Toshiba | Semiconductor switching circuit with hysteresis |
CN108696110A (zh) * | 2018-07-10 | 2018-10-23 | 魏德米勒电联接(上海)有限公司 | 一种低功耗滞环驱动装置及驱动方法 |
JP2020005323A (ja) * | 2015-10-07 | 2020-01-09 | ローム株式会社 | 誤出力防止回路 |
JP2021097387A (ja) * | 2019-12-19 | 2021-06-24 | 株式会社オートネットワーク技術研究所 | 駆動装置 |
WO2021251273A1 (ja) * | 2020-06-11 | 2021-12-16 | 株式会社デンソー | 回転機制御装置 |
CN114039589A (zh) * | 2021-11-10 | 2022-02-11 | 深圳达人高科电子有限公司 | Mos管驱动电路 |
-
1996
- 1996-07-03 JP JP17375996A patent/JP3642113B2/ja not_active Expired - Fee Related
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001060834A (ja) * | 1999-06-18 | 2001-03-06 | Matsushita Electric Ind Co Ltd | 発音器音量調整装置 |
WO2001028096A1 (de) * | 1999-10-13 | 2001-04-19 | Continental Isad Electronic Systems Gmbh & Co. Ohg | Ansteuerschaltung |
JP2002246886A (ja) * | 2001-02-13 | 2002-08-30 | Auto Network Gijutsu Kenkyusho:Kk | 半導体回路部品 |
JP2004072424A (ja) * | 2002-08-06 | 2004-03-04 | Denso Corp | Mosゲートトランジスタのゲート駆動回路 |
JP2005159542A (ja) * | 2003-11-21 | 2005-06-16 | Matsushita Electric Ind Co Ltd | ブリッジ型駆動回路 |
US7667503B2 (en) | 2007-03-06 | 2010-02-23 | Kabushiki Kaisha Toshiba | Semiconductor switching circuit with hysteresis |
JP2009010477A (ja) * | 2007-06-26 | 2009-01-15 | Nec Electronics Corp | 半導体装置 |
JP2020005323A (ja) * | 2015-10-07 | 2020-01-09 | ローム株式会社 | 誤出力防止回路 |
CN108696110A (zh) * | 2018-07-10 | 2018-10-23 | 魏德米勒电联接(上海)有限公司 | 一种低功耗滞环驱动装置及驱动方法 |
CN108696110B (zh) * | 2018-07-10 | 2024-02-27 | 魏德米勒电联接(上海)有限公司 | 一种低功耗滞环驱动装置及驱动方法 |
JP2021097387A (ja) * | 2019-12-19 | 2021-06-24 | 株式会社オートネットワーク技術研究所 | 駆動装置 |
WO2021124893A1 (ja) * | 2019-12-19 | 2021-06-24 | 株式会社オートネットワーク技術研究所 | 駆動装置 |
US11881850B2 (en) | 2019-12-19 | 2024-01-23 | Autonetworks Technologies, Ltd. | Driving apparatus |
WO2021251273A1 (ja) * | 2020-06-11 | 2021-12-16 | 株式会社デンソー | 回転機制御装置 |
JP2021197789A (ja) * | 2020-06-11 | 2021-12-27 | 株式会社デンソー | 回転機制御装置 |
CN114039589A (zh) * | 2021-11-10 | 2022-02-11 | 深圳达人高科电子有限公司 | Mos管驱动电路 |
Also Published As
Publication number | Publication date |
---|---|
JP3642113B2 (ja) | 2005-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5818209A (en) | Bootstrap line power supply regulator with no filter capacitor | |
US5406141A (en) | High voltage CMOS switching circuit | |
JP3249239B2 (ja) | 電力fet用制御回路 | |
JP2642913B2 (ja) | 電子的スイッチのスイッチング用のレベルシフタを有する制御回路 | |
KR100351530B1 (ko) | 언더슈트 억제 전계효과 트랜지스터 스위치 | |
JP3758738B2 (ja) | Mosゲート型電力用半導体素子を用いた高電圧側スイッチ回路 | |
JP2001160748A (ja) | 電気負荷駆動回路 | |
KR900008801B1 (ko) | 논리회로 | |
JPH07105448B2 (ja) | Mos型集積回路 | |
JPH1022803A (ja) | nチャネルMOSFETの駆動回路及び電流方向切換回路 | |
KR100189594B1 (ko) | 전압 클램프 회로와 클램프 해제 회로를 갖는 bicmos 푸쉬-풀 형 논리 장치 | |
EP0995269B1 (en) | Electronic analog switch | |
JPH10233632A (ja) | 高圧側mosfetゲート保護シャント回路 | |
US5017816A (en) | Adaptive gate discharge circuit for power FETS | |
US6633470B2 (en) | Overvoltage protection circuit for bidirectional transmission gate | |
GB2305793A (en) | A tri-state driver and circuit | |
US20220021380A1 (en) | Analog Switch with Boost Current for Fast Turn On | |
JP3258050B2 (ja) | 誘導性負荷用mosfetを備えた回路装置 | |
JPH06216735A (ja) | 出力回路 | |
JP2002043924A (ja) | 半導体集積回路装置の入力インターフェイス回路 | |
JPS63245015A (ja) | トライステ−ト出力回路 | |
JP2914408B2 (ja) | 高耐圧集積回路 | |
US5798657A (en) | Bidirectional driver circuit for PCI bus systems | |
US5719491A (en) | Output driver for high-speed device | |
JPS5941205B2 (ja) | 電子回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040909 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050118 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080204 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130204 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |