JPH1022803A - ｎチャネルＭＯＳＦＥＴの駆動回路及び電流方向切換回路 - Google Patents

Abstract

(57)【要約】 【課題】 制御回路側のスイッチング素子により接地・
開放される入力端の状態に応じてｎチャネルＭＯＳＦＥ
Ｔをオン・オフする駆動回路において、グランド電位に
電位差があってもＦＥＴを良好にオン・オフできるよう
にする。 【解決手段】 ＦＥＴ（Ｔｎ）の駆動回路は、ＮＰＮト
ランジスタＴ１，Ｔ２と、抵抗器Ｒ１〜Ｒ４とから構成
され、制御回路側のスイッチング素子Ｔｏにより接地・
開放される入力端の電圧Ｖｏに応じて、Ｔｎをオン・オ
フする。この回路では、Ｒ３の抵抗値を大きくすれば、
Ｔ１をオンするためのＶｏのしきい値電圧を高くするこ
とができるため、制御回路のグランド電位ＧＮＤ１が駆
動回路のＧＮＤ２よりも高くなっても、Ｔ１を確実にオ
フできる。またＲ３の抵抗値を大きくした場合、Ｒ４の
抵抗値を、それに応じて下げなければならないが、Ｒ４
はＴ２をオンさせるだけのベース電流が流せればよいた
め、特に小さくする必要はない。そのため、Ｒ４の抵抗
値を大きくして、Ｔｏのオン時に制御回路側に流れる電
流ｉｃを少なくできる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ｎチャネルＭＯＳ
ＦＥＴを外部からの指令に従いオン・オフさせる駆動回
路，及びこの駆動回路を用いて電気負荷に流れる電流方
向を切り換える電流方向切換回路に関する。

【０００２】

【従来の技術】従来より、ｎチャネルＭＯＳＦＥＴの駆
動回路として、図６（ａ）に示すように、ＰＮＰトラン
ジスタＴ11とＮＰＮトランジスタＴ12とを用いたもの
と、図６（ｂ）に示すように、２つのＮＰＮトランジス
タＴ21，Ｔ22を用いたものとの２種の駆動回路が知られ
ている（総合電子出版社発行，高橋久著「パワーデバイ
スの使い方と実用制御回路設計法」，９４頁〜９５頁参
照）。

【０００３】図６（ａ）に示した駆動回路において、Ｐ
ＮＰトランジスタＴ11は、エミッタが、直流電源の正極
側の電源供給ライン（以下、電源ラインという）に接続
され、コレクタが、抵抗器Ｒ11を介して、直流電源の負
極側の電源供給ライン（以下、グランドラインという）
に接続されており、コレクタと抵抗器Ｒ11との接続点
が、ソースがグランドラインに接続されたｎチャネルＭ
ＯＳＦＥＴ：Ｔｎ（以下、ＦＥＴ：Ｔｎと記載する）の
ゲートに接続される。また、ＰＮＰトランジスタＴ11の
ベース・エミッタ間には抵抗器Ｒ12が接続され、ＰＮＰ
トランジスタＴ11のベースは、抵抗器Ｒ13を介して、エ
ミッタがグランドラインに接続されたＮＰＮトランジス
タＴ12のコレクタに接続されている。

【０００４】従って、図６（ａ）の駆動回路において
は、ＮＰＮトランジスタＴ12がオフ状態であれば、ＰＮ
ＰトランジスタＴ11のベース電流が流れず、ＰＮＰトラ
ンジスタＴ11がオフ状態となる。この状態では、抵抗器
Ｒ11に電流が流れないため、ＦＥＴ：Ｔｎのゲート・ソ
ース間は０Ｖとなり、ＦＥＴ：Ｔｎもオフ状態となる。
逆に、ＮＰＮトランジスタＴ12がオン状態であれば、Ｐ
ＮＰトランジスタＴ11にベース電流が流れて、ＰＮＰト
ランジスタＴ11がオンする。すると、抵抗器Ｒ11に電流
が流れて、ＦＥＴ：Ｔｎのゲート・ソース間が略電源電
圧ＶＢとなって、ＦＥＴ：Ｔｎがオンする。この結果、
図６（ａ）の駆動回路によれば、ＮＰＮトランジスタＴ
12をオン・オフすることにより、ＦＥＴ：Ｔｎをオン・
オフすることができる。

【０００５】また、図６（ｂ）に示した駆動回路におい
て、ＮＰＮトランジスタＴ21は、コレクタが、ＦＥＴ：
Ｔｎのゲートに接続されると共に、抵抗器Ｒ21を介して
電源ラインに接続され、エミッタが、ＦＥＴ：Ｔｎのソ
ースと共にグランドラインに接続されている。この駆動
回路には、電源ライン−グランドライン間に直列に接続
された３つの抵抗器Ｒ22，Ｒ23，Ｒ24が備えられ、グラ
ンドライン側の抵抗器Ｒ22と抵抗器Ｒ23との接続点が、
ＮＰＮトランジスタＴ21のベースに接続されている。そ
して、もう一つのＮＰＮトランジスタＴ22は、エミッタ
がグランドラインに接続され、コレクタが電源ライン側
の抵抗器Ｒ24と抵抗器Ｒ23との接続点に接続されてい
る。

【０００６】従って、図６（ｂ）の駆動回路において
は、ＮＰＮトランジスタＴ22のオフ時には、ＮＰＮトラ
ンジスタＴ21のベースに抵抗器Ｒ24，Ｒ23を通って電流
が供給されることから、ＮＰＮトランジスタＴ21がオン
状態となる。この結果、ＦＥＴ：Ｔｎのゲート・ソース
間は、ＮＰＮトランジスタＴ21のコレクタ・エミッタ間
飽和電圧（約０．４Ｖ）となるため、ＦＥＴ：Ｔｎはオ
フ状態となる。逆に、ＮＰＮトランジスタＴ22がオン状
態であれば、ＮＰＮトランジスタＴ21のベース・エミッ
タ間電圧が、ＮＰＮトランジスタＴ22のコレクタ・エミ
ッタ間飽和電圧（約０．４）を抵抗器Ｒ22，Ｒ23にて分
圧したものとなり、ＮＰＮトランジスタＴ21がオンする
のに要するＰＮ接合の順方向電圧（約０．６Ｖ）よりも
低いため、ＮＰＮトランジスタＴ21がオフする。この結
果、ＦＥＴ：Ｔｎのゲート・ソース間には、電源電圧Ｖ
Ｂが印加され、ＦＥＴ：Ｔｎがオンする。従って、図６
（ｂ）の駆動回路においても、ＮＰＮトランジスタＴ22
をオン・オフすることにより、ＦＥＴ：Ｔｎをオン・オ
フすることができる。

【０００７】一方、ＭＯＳ型のＦＥＴは、バイポーラト
ランジスタ等と比べて、数アンペア程度の負荷に対して
はオン電圧が小さく、また電圧駆動という簡便さから、
各種電気負荷への通電経路をオン・オフするスイッチン
グ素子として利用されることが多く、例えば、直流モー
タ等の電気負荷に流れる電流方向を高速に切り換えるた
めに、電気負荷の両端にハイサイドスイッチとローサイ
ドスイッチとを備えたＨブリッジ回路等の電流方向切換
回路では、スイッチング素子として、ＭＯＳＦＥＴを使
用するのが一般的である。そして、このようにＭＯＳＦ
ＥＴを電流方向切換用のスイッチング素子として使用し
た場合には、最も簡便な駆動回路構成として、図６
（ａ）又は（ｂ）に示した駆動回路が利用される。

【０００８】

【発明が解決しようとする課題】しかし、このように電
流方向切換用のスイッチング素子をＭＯＳＦＥＴにて構
成し、これを図６に示した従来の駆動回路を用いて駆動
するようにした場合には、ハイサイドスイッチをオンし
た際にローサイドスイッチがオンして貫通電流が流れる
ようになるとか、或はスイッチング素子をｎチャネルＭ
ＯＳＦＥＴにて構成した場合に、ＦＥＴを良好にオン・
オフ制御することができなくなる、といった問題があっ
た。

【０００９】以下、この問題について詳しく説明する。
図７は、直流電源の正極側の電源ライン（電位：ＶＢ
２）と直流モータ２の給電用２端子とを夫々接続するハ
イサイドスイッチＴAH，ＴBHとして、ｐチャネルのＭＯ
ＳＦＥＴを備え、直流電源の負極側のグランドライン
（電位：ＧＮＤ２）と直流モータ２の給電用２端子とを
夫々接続するローサイドスイッチＴAL，ＴBLとして、ｎ
チャネルのＭＯＳＦＥＴを備え、ハイサイドスイッチＴ
AHとローサイドスイッチＴBL，及びハイサイドスイッチ
ＴBHとローサイドスイッチＴAL，を夫々一組として、各
組のＦＥＴを交互にオンすることにより、直流モータ２
に流れる電流方向を切り換えて、直流モータ２を正転・
反転させる、Ｈブリッジ型の電流方向切換回路（Ｈブリ
ッジ回路）５０を表わす。

【００１０】そして、このＨブリッジ回路５０では、各
スイッチＴAH，ＴAL，ＴBH，ＴBLの駆動回路５０AH，５
０AL，５０BH，５０BLを、図６（ａ）に示した駆動回路
からＮＰＮトランジスタＴ12を除いた、ＰＮＰトランジ
スタＴ11及び抵抗器Ｒ11〜Ｒ13からなる駆動回路にて構
成し、図６（ａ）の駆動回路中のＮＰＮトランジスタＴ
12を、駆動回路とは別体の制御回路６０側に設け、制御
回路６０側にて、各スイッチＴAH，ＴAL，ＴBH，ＴBLに
対応したＮＰＮトランジスタＴ12AH，Ｔ12AL，Ｔ12BH，
Ｔ12BLをオン・オフすることにより、各スイッチＴAH，
ＴAL，ＴBH，ＴBLを直流モータ２の回転方向に応じてオ
ン・オフするよう構成されている。

【００１１】なお、図７において、ハイサイドスイッチ
ＴAH，ＴBHを構成するｐチャネルＭＯＳＦＥＴは、電源
ライン側にソースが接続され、ローサイドスイッチＴA
L，ＴBLを構成するｎチャネルＭＯＳＦＥＴのドレイン
（換言すれば直流モータ２の端子）にドレインが接続さ
れる。そして、これら各ｐチャネルＭＯＳＦＥＴは、上
記説明したｎチャネルＭＯＳＦＥＴの場合とは逆に、Ｎ
ＰＮトランジスタＴ12AH，Ｔ12BHのオン時にオフ状態と
なり、ＮＰＮトランジスタＴ12AH，Ｔ12BHのオフ時にオ
ン状態となる。

【００１２】ところが、このようにＨブリッジ回路５０
の駆動回路として、図６（ａ）に示した駆動回路を利用
した場合、ハイサイドスイッチＴAH，ＴBHがオンした際
に、ローサイドスイッチＴAL，ＴBHがオンし、各スイッ
チを構成するＦＥＴに貫通電流が流れることがある。

【００１３】つまり、ＭＯＳＦＥＴには、構造上、ゲー
ト・ドレイン間及びゲート・ソース間に寄生容量があ
る。このため、例えば、図８に示すように、ハイサイド
スイッチＴAHとローサイドスイッチＴALとが共にオフし
ている状態から、ハイサイドスイッチＴAHがオンしたと
すると、ローサイドスイッチＴALを構成するｎチャネル
ＭＯＳＦＥＴのドレイン・ソース間には、電源電圧が印
加されるが、図６（ａ）に示した駆動回路では、ローサ
イドスイッチＴALを構成するｎチャネルＭＯＳＦＥＴの
ゲート・ソース間を接続する抵抗器Ｒ11が備えられるこ
とから、ハイサイドスイッチＴAHのオン時には、ローサ
イドスイッチＴALを構成するｎチャネルＭＯＳＦＥＴの
ゲート・ソース間電圧が、電源電圧ＶＢを、ゲート・ド
レイン間寄生容量Ｃｇｄと、ゲート・ソース間寄生容量
Ｃｇｓ及びゲート・ソース間抵抗ｒｇｓ（抵抗器Ｒ11の
抵抗値）の合成インピーダンスと、により分圧した電圧
Ｖｇとなる。

【００１４】この電圧Ｖｇは、抵抗器Ｒ11の抵抗値ｒｇ
ｓが大きいほど大きくなるが、抵抗器Ｒ11は、ＰＮＰト
ランジスタＴ11のオン時にＰＮＰトランジスタＴ11に流
れる電流を制限するものであるので、通常、１０ｋΩ程
度の大きい抵抗値のものが使用される。この結果、ハイ
サイドスイッチＴAHがオンした直後には、ローサイドス
イッチＴALを構成するｎチャネルＭＯＳＦＥＴのゲート
・ソース間電圧が、ＦＥＴのしきい値電圧を越えて、ロ
ーサイドスイッチＴALがオンしてしまい、ローサイドス
イッチＴAL及びハイサイドスイッチＴAHを構成する各Ｆ
ＥＴに貫通電流が流れて、各ＦＥＴが破壊してしまう、
といった問題が生じるのである。

【００１５】一方、こうした問題は、ローサイドスイッ
チＴAL，ＴBLを構成するｎチャネルＭＯＳＦＥＴの駆動
回路として、図６（ｂ）に示した２つのＮＰＮトランジ
スタＴ21，Ｔ22からなる駆動回路を利用すれば解決でき
る。つまり、図６（ｂ）に示した駆動回路では、ＦＥ
Ｔ：Ｔｎをオフする際には、ＮＰＮトランジスタＴ21が
オン状態となり、ＦＥＴ：Ｔｎのゲート・ソース間をＮ
ＰＮトランジスタＴ21のコレクタ・エミッタ間飽和電圧
（約０．４）に保持することから、ハイサイドスイッチ
ＴAH，ＴBHがオンして、ローサイドスイッチＴAL，ＴBL
を構成するｎチャネルＭＯＳＦＥＴのドレイン・ソース
間に電源電圧が印加されても、そのゲート・ソース間電
圧が上昇して、ローサイドスイッチＴAL，ＴBLがオンし
てしまうことはないのである。

【００１６】しかし、図７のＨブリッジ回路５０のよう
に、制御回路６０側にてローサイドスイッチＴAL，ＴBL
をオン・オフできるようにするために、ローサイドスイ
ッチＴAL，ＴBLの駆動回路５０AL，５０BLを、図６
（ｂ）に示した駆動回路からＮＰＮトランジスタＴ22を
除いた、ＮＰＮトランジスタＴ21及び抵抗器Ｒ21〜Ｒ24
からなる駆動回路にて構成し、制御回路６０側に図６
（ｂ）の駆動回路中のＮＰＮトランジスタＴ22を設けた
場合、Ｈブリッジ回路５０側でのグランド電位ＧＮＤ２
と制御回路６０側でのグランド電位ＧＮＤ１とに電位差
が生じている場合に、ローサイドスイッチＴAL，ＴBLを
オンすることができなくなるとか、或はローサイドスイ
ッチＴAL，ＴBLのオン時に駆動回路５０AL，５０BLから
制御回路６０に流れ込む電流が多くなってしまう、とい
った問題が生じる。

【００１７】即ち、図６（ｂ）の駆動回路内のＮＰＮト
ランジスタＴ22を、駆動回路とは別体に構成された制御
回路側に組み込んだ場合、ＮＰＮトランジスタＴ22のエ
ミッタ側のグランド電位ＧＮＤ１が駆動回路側のグラン
ド電位ＧＮＤ２よりも高くなることがある。そして、Ｎ
ＰＮトランジスタＴ22は、オン状態であるときに、抵抗
器Ｒ23と抵抗器Ｒ24との接続点をグランドライン（電
位：ＧＮＤ１）に接地して、ＮＰＮトランジスタＴ21の
ベース・エミッタ間電圧をＰＮ接合の順方向電圧よりも
低くし、ＮＰＮトランジスタＴ21をオフさせるためのも
のであることから、ＮＰＮトランジスタＴ22のエミッタ
が接地されたグランド電位ＧＮＤ１が、ＦＥＴ：Ｔｎの
ソース（換言すればＮＰＮトランジスタＴ21のエミッ
タ）が接地されたグランド電位ＧＮＤ２よりも高くなる
と、ＮＰＮトランジスタＴ22のオン時に、駆動回路側の
入力端となる抵抗器Ｒ23と抵抗器Ｒ24との接続点の電圧
Ｖｏ（グランド電位ＧＮＤ２を基準とする電圧）を充分
下げることができず、ＮＰＮトランジスタＴ21をオフす
ることができなくなってしまうことがあり、この場合、
ＦＥＴ：Ｔｎは、オフ状態に保持される。

【００１８】従って、図７のＨブリッジ回路５０におい
て、図６（ｂ）の駆動回路を用いてローサイドスイッチ
ＴAL，ＴBLを駆動するように構成した場合には、制御回
路６０のグランド電位ＧＮＤ１がＨブリッジ回路５０の
グランド電位ＧＮＤ２よりも高くなったときに、ローサ
イドスイッチＴAL，ＴBLをオンすることができず、直流
モータ２を通電駆動できなくなることがある。

【００１９】なお、こうした問題は、例えば、自動車の
ように、バッテリ等の単一の直流電源に接続される電源
供給ラインに、Ｈブリッジ回路及び制御回路を含む各種
電気負荷が接続されるシステムにおいて、大きな問題と
なる。つまり、自動車においては、図９に示す如く、バ
ッテリから各種電気負荷に対して複数の給電経路を介し
て電源供給がなされるが、制御回路及びＨブリッジ回路
が異なる経路を介して電源供給を受けるような場合、バ
ッテリから制御回路及びＨブリッジ回路に至る給電経路
上では、その経路の抵抗成分（ｒ）に応じて電圧降下△
Ｖが生じることから、各回路における電源ライン及びグ
ランドラインの電位が大きく異なることがあり、上記問
題が発生し易くなるのである。

【００２０】但し、図７において、制御回路６０のグラ
ンド電位ＧＮＤ１がＨブリッジ回路５０のグランド電位
ＧＮＤ２と異なる場合には、制御回路６０の電源ライン
の電位ＶＢ１とＨブリッジ回路５０の電源ラインの電位
ＶＢ２も異なることになるが、Ｈブリッジ回路５０の各
駆動回路は制御回路６０側のＮＰＮトランジスタに接続
される入力端が、制御回路６０側のグランドラインに接
地されるか開放されるかによって各ＦＥＴをオン・オフ
させることから、上記のように制御回路側にて駆動回路
の入力端を接地するか開放するかを切り換えるようにし
た場合には、電源電圧の違いによって誤動作することは
ない。

【００２１】一方、図６（ｂ）に示した駆動回路におい
て、ＮＰＮトランジスタＴ22側のグランド電位ＧＮＤ１
が高い場合に、ＮＰＮトランジスタＴ22をオンして、Ｎ
ＰＮトランジスタＴ21をオフさせるには、ＮＰＮトラン
ジスタＴ21のベース・エミッタ間電圧をＰＮ接合の順方
向電圧ＶF よりも低くできればよい。そして、このため
には、ＮＰＮトランジスタＴ21のオフ時に接続点電圧Ｖ
ｏを分圧する抵抗器Ｒ23，Ｒ22の抵抗比を、抵抗器Ｒ23
の比率が抵抗器Ｒ22よりも充分大きくなるように設定す
ればよい。

【００２２】つまり、ＮＰＮトランジスタＴ21をオンす
るのに要する接続点電圧ＶｏTH（以下、しきい値電圧と
いう）は、抵抗器Ｒ23の抵抗値をｒ23，抵抗器Ｒ22の抵
抗値をｒ22，ＰＮ接合の順方向電圧をＶF とすれば、次
式(1) のようになる。 ＶｏTH＞｛（ｒ23／ｒ22）＋１｝・ＶF …(1) そして、このしきい値電圧ＶｏTHを高くすればするほ
ど、グランド電位ＧＮＤ１，ＧＮＤ２の差電圧による駆
動回路の誤動作を防止でき、このためには、抵抗器Ｒ23
の抵抗値ｒ23を大きくすればよい。

【００２３】しかし、このように抵抗器Ｒ23の抵抗値ｒ
23を大きくして、しきい値電圧ＶｏTHを高くした場合、
ＮＰＮトランジスタＴ22のオフ時（抵抗器Ｒ24と抵抗器
Ｒ23との接続点の開放時）にＮＰＮトランジスタＴ21を
オンできるようにするためには、抵抗器Ｒ24の抵抗値ｒ
24を、次式(2) の条件にて設定して、ＮＰＮトランジス
タＴ22のオフ時に生じる抵抗器Ｒ24での電圧降下を小さ
くする必要がある。

【００２４】 ｒ24＜［｛（ＶＢ／ＶF）−１｝・ｒ22−ｒ23］ …(2) つまり、ＮＰＮトランジスタＴ21のオン時には、そのベ
ース・エミッタ間電圧がＰＮ接合の順方向電圧ＶF とな
り、電源電圧ＶＢ（＝電源ラインの電位ＶＢ２−グラン
ド電位ＧＮＤ２）からこの順方向電圧ＶF を減じた電圧
（ＶＢ−ＶF ）が印加される抵抗器Ｒ24，Ｒ23に流れる
電流｛＝（ＶＢ−ＶF ）／（ｒ23＋ｒ24）｝は、少なく
とも電圧ＶF を抵抗器Ｒ22の抵抗値ｒ22で除した電流
（ＶF ／ｒ22）よりも大きくする必要があり、この条件
を満足するには、抵抗器Ｒ24の抵抗値ｒ24を上記(2) 式
に従い設定して、抵抗器Ｒ24の抵抗値ｒ24を充分小さく
する必要がある。

【００２５】そして、このように抵抗器Ｒ24の抵抗値ｒ
24を小さくすると、今度は、ＮＰＮトランジスタＴ22の
オン時に抵抗器Ｒ24を介してＮＰＮトランジスタＴ22側
に流れる電流ｉｃが多くなり、抵抗器Ｒ24やＮＰＮトラ
ンジスタＴ22に大電流を流すことのできる許容電流の大
きなものを使用しなければならないとか、ＦＥＴ：Ｔｎ
駆動のための消費電力が大きくなってしまう、といった
問題が発生する。

【００２６】本発明は、こうした問題に鑑みなされたも
ので、外部の制御回路側に設けられたスイッチング素子
を介して入力端が接地・開放されることにより、その入
力端の状態に応じてｎチャネルＭＯＳＦＥＴをオン・オ
フする駆動回路において、制御回路側のグランド電位と
駆動回路側のグランド電位とに電位差が生じる場合であ
っても、制御回路側スイッチング素子に大電流を流すこ
となく、ｎチャネルＭＯＳＦＥＴを確実にオン・オフす
ることができ、しかも電流方向切換用のスイッチング素
子としてｎチャネルＭＯＳＦＥＴを使用した電流方向切
換回路にあっては、ハイサイド及びローサイドのスイッ
チング素子が共にオンして貫通電流が流れるのを確実に
防止できるようにすること、を目的とする。

【００２７】

【課題を解決するための手段】かかる目的を達成するた
めになされた請求項１に記載の発明は、図１に例示する
如く、電気負荷への通電経路の正極側にドレインが接続
され、該経路の負極側にソースが接続されたｎチャネル
ＭＯＳＦＥＴ（Ｔｎ）を、外部の制御回路に設けられた
スイッチング素子（Ｔｏ）にて接地又は開放される入力
端の状態に応じてオン・オフさせるｎチャネルＭＯＳＦ
ＥＴの駆動回路であり、ＦＥＴ（Ｔｎ）のゲートにコレ
クタが接続され、エミッタが直流電源の負極側に接地さ
れたＮＰＮ型の第１トランジスタ（Ｔ１）と、この第１
トランジスタのコレクタと直流電源の正極側との間に設
けられた第１抵抗（Ｒ１）と、第１トランジスタのベー
ス・エミッタ間に設けられた第２抵抗（Ｒ２）と、第１
トランジスタのベースに接続された第３抵抗（Ｒ３）
と、コレクタが直流電源の正極側に接続され、エミッタ
が第３抵抗を介して第１トランジスタのベースに接続さ
れ、ベースが入力端として制御回路のスイッチング素子
に接続されるＮＰＮ型の第２トランジスタ（Ｔ２）と、
この第２トランジスタのベース・コレクタ間に接続され
た第４抵抗（Ｒ４）とを備える。

【００２８】つまり、本発明の駆動回路は、図６（ｂ）
に示した従来の駆動回路に対して、抵抗器Ｒ24と抵抗器
Ｒ23との接続点にＮＰＮ型の第２トランジスタを設け、
この第２トランジスタのベース・コレクタ間に抵抗器Ｒ
24を接続し、第２トランジスタのエミッタに抵抗器Ｒ23
を接続することにより達成される。

【００２９】そしてこのように構成された本発明の駆動
回路は、図６（ｂ）の駆動回路と同様、制御回路側のス
イッチング素子（Ｔｏ）がオフして入力端が開放された
場合には、第１トランジスタ（Ｔ１）がオンして、ＦＥ
Ｔ（Ｔｎ）をオフさせ、逆に制御回路側のスイッチング
素子（Ｔｏ）がオンして入力端が制御回路側にて接地さ
れた場合には、第１トランジスタ（Ｔ１）がオフして、
ＦＥＴ（Ｔｎ）をオンさせる。

【００３０】また本発明では、第１トランジスタ（Ｔ
１）にベース電流を供給する経路に第２トランジスタ
（Ｔ２）が設けられることから、第１トランジスタ（Ｔ
１）をオフして、ＦＥＴ（Ｔｎ）をオンさせためには、
第２トランジスタ（Ｔ２）をオフすればよい。そして、
本発明の駆動回路の場合、第１トランジスタ（Ｔ１）を
オンするのに要する入力端のしきい値電圧ＶｏTHは、第
２抵抗（Ｒ２）の抵抗値をｒ２，第３抵抗（Ｒ３）の抵
抗値をｒ３とすると、次式(3) のようになる。

【００３１】 ＶｏTH＞｛（ｒ３／ｒ２）＋２｝・ＶF …(3) このため、この(3) 式と前述の(1) 式とを比較すれば明
らかなように、第２抵抗（Ｒ２）及び第３抵抗（Ｒ３）
に、図６（ｂ）に示した駆動回路の抵抗器Ｒ22，Ｒ23と
同じ抵抗値のものを使用したとすれば、この従来の駆動
回路に比べて、しきい値電圧ＶｏTHを大きくでき、制御
回路側のグランド電位ＧＮＤ１が駆動回路側のグランド
電位ＧＮＤ２よりも大きくなった場合に、第１トランジ
スタをオフできなくなる電圧値を高めることができる。
つまり、本発明の駆動回路によれば、図６（ｂ）に示し
た駆動回路に比べて、制御回路と駆動回路のグランド電
位の違いによって生じる誤動作をより確実に防止でき
る。

【００３２】一方、図６（ｂ）に示した駆動回路では、
しきい値電圧ＶｏTHを高めるために抵抗器Ｒ23（本発明
の第３抵抗（Ｒ３）に対応）の抵抗値を大きくすると、
抵抗器Ｒ24（本発明の第４抵抗（Ｒ４）に対応）の抵抗
値を小さくしなければならず、制御回路側のスイッチン
グ素子のオン時に駆動回路から制御回路に流れる電流が
大きくなるといった問題が生じるが、本発明では、第４
抵抗（Ｒ４）は、第２トランジスタ（Ｔ２）のベース電
流を供給できればよく、そのための第４抵抗（Ｒ４）の
抵抗値ｒ４は、次式(4) の条件を満足すればよいことか
ら、図６（ｂ）の駆動回路に比べて、第４抵抗（Ｒ４）
の抵抗値ｒ４を大きくすることができる。

【００３３】 ｒ４＜（１＋ｈFE）・［｛（ＶＢ／ＶF）−２｝・ｒ２−ｒ３］…(4) 但し、ｈFE：第２トランジスタのｈFE，ＶＢ：駆動回路
の電源電圧 この結果、本発明によれば、しきい値電圧ＶｏTHを大き
く設定できるにもかかわらず、駆動回路から制御回路に
流れる電流ｉｃを充分小さくすることができ、第４抵抗
（Ｒ４）や制御回路側のスイッチング素子（Ｔｏ）に許
容電流の大きなものを使用する必要がない。

【００３４】次に、請求項２に記載の電流方向切換回路
は、直流電源の正負の電源供給ライン間に直列に接続さ
れたＭＯＳＦＥＴからなる一対のスイッチング素子と、
この一対のスイッチング素子の各々に設けられ、前記電
源供給ラインから電源供給を受けて、各スイッチング素
子を導通・遮断させる駆動回路と、この駆動回路とは別
体で構成され、各駆動回路の入力端を各々接地又は開放
することにより、駆動回路を介して一対のスイッチング
素子の一方を選択的にオンさせ、各スイッチング素子の
接続点に接続された電気負荷に流れる電流方向を、その
接続点から電気負荷への第１方向とその逆の第２方向と
のいずれかに切り換える制御回路と、を備える。

【００３５】そして、一対のスイッチング素子の内、各
スイッチング素子の接続点と電源供給ラインの負極側と
の間にローサイドスイッチとして配置されるスイッチン
グ素子が、ドレインが接続点に接続され、ソースが電源
供給ラインの負極側に接続されたｎチャネルＭＯＳＦＥ
Ｔにて構成され、更に、このｎチャネルＭＯＳＦＥＴの
駆動回路が、ＮＰＮ型の第１及び第２トランジスタと第
１〜第４抵抗とからなる請求項１に記載の駆動回路にて
構成される。

【００３６】従って、本発明によれば、ローサイドスイ
ッチの駆動回路を構成する第３抵抗及び第４抵抗の抵抗
値を共に大きく設定することにより、制御回路側のグラ
ンド電位が駆動回路側のグランド電位より高くなって
も、ローサイドスイッチを確実にオン・オフさせること
ができ、しかも、ローサイドスイッチのオン時に、駆動
回路から制御回路に流れ込む電流を小さくできる。

【００３７】また、ローサイドスイッチのオフ時には、
第１トランジスタがオンして、ローサイドスイッチのゲ
ート・ソース間が第１トランジスタのコレクタ・エミッ
タ間飽和電圧（約０．４Ｖ）に保持されるため、ハイサ
イドスイッチがオンした直後に、ローサイドスイッチの
ソース・ゲート間電圧が上昇して、ローサイドスイッチ
がオンしてしまうようなことはなく、ハイサイドスイッ
チ及びローサイドスイッチに貫通電流が流れるのを防止
できる。

【００３８】ここで、請求項２に記載の電流方向切換回
路のように、請求項１に記載の駆動回路を、ｎチャネル
ＭＯＳＦＥＴからなるローサイドスイッチの駆動回路と
して用いる場合、図７に示したＨブリッジ回路のよう
に、ハイサイドスイッチをｐチャネルＭＯＳＦＥＴから
構成し、これを駆動する駆動回路には、図６（ａ）に示
した従来の駆動回路をそのまま使用することができる。

【００３９】しかし、図７に示したハイサイドスイッチ
用の駆動回路では、制御回路側のスイッチング素子をオ
フして、その駆動回路の入力端を開放した際に、ハイサ
イドスイッチがオン状態となることから、例えば、制御
回路に電源供給を行なう第２の電源供給ラインの断線等
によって駆動回路側の電源のみが投入された場合等に
は、初期状態として、ハイサイドスイッチが必ずオン状
態となってしまう。そして、このようにハイサイドスイ
ッチがオン状態となると、電気負荷が接続されるハイサ
イドスイッチとローサイドスイッチとの接続点に正の電
源電圧が印加されることになることから、この接続点と
グランドとの間の絶縁が不十分な場合、漏電が生じ、過
大な電流をハイサイドスイッチに流すことも考えられ
る。

【００４０】従って、請求項２に記載の電流方向切換回
路を構成する際には、制御回路側のスイッチング素子が
オフ状態（つまり駆動回路の入力端が開放状態）にある
ときに、ハイサイドスイッチ及びローサイドスイッチが
共にオフ状態になるようにすることが望ましく、ハイサ
イドスイッチにｐチャネルＭＯＳＦＥＴを用いる場合に
は、その駆動回路を、請求項３に記載のように構成する
ことが好ましい。

【００４１】つまり、請求項３に記載の電流方向切換回
路は、請求項２に記載の電流方向切換回路において、ハ
イサイドスイッチとなるスイッチング素子をｐチャネル
ＭＯＳＦＥＴにて構成したものであるため、ローサイド
スイッチを構成するｎチャネルＭＯＳＦＥＴについて
は、その駆動回路の入力端が開放状態となる初期状態で
は、必ずオフ状態となる。

【００４２】一方、ハイサイドスイッチの駆動回路は、
ハイサイドスイッチを構成するｐチャネルＭＯＳＦＥＴ
のゲートにコレクタが接続され、エミッタが電源供給ラ
インの正極側に接続されたＰＮＰ型の第３トランジスタ
と、第３トランジスタのコレクタと電源供給ラインの負
極側との間に設けられ、第３トランジスタのオフ時にＦ
ＥＴのゲート電位を低下させてＦＥＴをオンさせる第５
抵抗と、第３トランジスタのベース・エミッタ間に設け
られた第６抵抗と、第３トランジスタのベースに接続さ
れた第７抵抗と、コレクタが第７抵抗を介して第３トラ
ンジスタのベースに接続され、エミッタが電源供給ライ
ンの負極側に接続され、ベースが入力端として制御回路
に接続されるＮＰＮ型の第４トランジスタと、第４トラ
ンジスタのベースと電源供給ラインの正極側との間に接
続された第８抵抗と、から構成される。

【００４３】つまり、ハイサイドスイッチの駆動回路
は、図６（ａ）に示した駆動回路において、ＮＰＮトラ
ンジスタＴ12（第４トランジスタに対応）のベースと電
源供給ラインの正極側との間に第８抵抗を接続して、Ｎ
ＰＮトランジスタＴ12のベースを制御回路に接続するこ
とにより達成される。

【００４４】そしてこのように構成されたハイサイドス
イッチの駆動回路においては、入力端が制御回路側にて
接地されているとき、第４トランジスタ，第３トランジ
スタが共にオフして、ハイサイドスイッチがオン状態と
なり、逆に、入力端が開放されているとき、第４トラン
ジスタ，第３トランジスタが共にオンして、ハイサイド
スイッチがオフ状態となる。

【００４５】従って、請求項３に記載の電流方向切換回
路によれば、ハイサイドスイッチ及びローサイドスイッ
チの各駆動回路の入力端が開放状態であるときに、ハイ
サイドスイッチ及びローサイドスイッチが共にオフ状態
になり、各駆動回路と制御回路とが接続されていない場
合や、接続されていても制御回路が動作していない場合
等に、ハイサイドスイッチとローサイドスイッチとの接
続点に電源電圧が印加されて、その接続点とグランドと
の間の絶縁が不十分な場合、漏電が生じ、過大な電流を
ハイサイドスイッチに流すことを確実に防止でき、安全
性を高めることができる。

【００４６】また、請求項２に記載の電流方向切換回路
において、ハイサイドスイッチは、ｎチャネルＭＯＳＦ
ＥＴから構成することもできる。そして、ハイサイドス
イッチをｎチャネルＭＯＳＦＥＴにて構成した場合に
は、その駆動回路を、請求項４に記載のように構成すれ
ばよい。

【００４７】即ち、ハイサイドスイッチをｎチャネルＭ
ＯＳＦＥＴにて構成する場合、その駆動回路は、基本的
には、ＮＰＮ型の第１及び第２トランジスタと第１〜第
４抵抗とからなる請求項１に記載の駆動回路と同様に構
成できる。しかし、この場合、ハイサイドスイッチを構
成するｎチャネルＭＯＳＦＥＴをオンするためには、そ
のゲート電位を電源供給ラインの正極側よりも更に高い
電位にする必要がある。そこで、請求項４に記載の電流
方向切換回路においては、ハイサイドスイッチの駆動回
路として、請求項１に記載の駆動回路に、直流電源より
も高い電源電圧を生成する昇圧回路を設け、この昇圧回
路の電源電圧出力ラインとハイサイドスイッチのゲート
とを第１抵抗を介して接続するようにしている。

【００４８】そして、請求項４に記載の電流方向切換回
路のように、ハイサイドスイッチ及びローサイドスイッ
チを共にｎチャネルＭＯＳＦＥＴにて構成し、その駆動
回路を請求項１に記載の駆動回路とすれば、各駆動回路
の入力端が開放状態であるときに、ハイサイドスイッチ
及びローサイドスイッチを共にオフ状態にすることがで
き、請求項３に記載の電流方向切換回路と同様、安全性
を高めることができる。また、ｎチャネルＭＯＳＦＥＴ
は、同一サイズでは、ｐチャネルＭＯＳＦＥＴに比べて
オン抵抗を低くすることができるので、ハイサイドスイ
ッチにｐチャネルＭＯＳＦＥＴを用いた場合に比べて、
電気負荷通電時に生じる電力ロスをより低減することが
できる。

【００４９】なお、請求項２〜請求項４に記載の電流方
向切換回路は、例えば、容量性の電気負荷に対して電荷
を充放電する際の充放電電流の切換回路等にも使用でき
るし、請求項５に記載のように、一対のスイッチング素
子を電気負荷の両端に夫々設けたＨブリッジ回路に適用
することもできる。

【００５０】

【発明の実施の形態】以下に、本発明の実施例を図面と
共に説明する。図２は、自動車において直流モータ２に
流れる電流方向を切り換えることにより直流モータ２を
正転・逆転させる電流方向切換回路の構成を表わす電気
回路図である。

【００５１】図２に示す如く、本実施例の電流方向切換
回路は、Ｈブリッジ回路１０と、その制御回路２０とか
ら構成されており、Ｈブリッジ回路１０は、図７に示し
たＨブリッジ回路５０と同様、直流モータ２の給電用２
端子と図示しない直流電源（バッテリ）の正極側から引
き出された電源ライン（電位：ＶＢ２）とを夫々接続す
るハイサイドスイッチＴAH，ＴBHとして、ソースが電源
ラインに接続されドレインが直流モータ２の端子に接続
されたｐチャネルのＭＯＳＦＥＴを備え、バッテリの負
極側に接続されたグランドライン（電位：ＧＮＤ２）と
直流モータ２の給電用２端子とを夫々接続するローサイ
ドスイッチＴAL，ＴBLとして、ドレインが直流モータ２
の端子に接続され、ソースがグランドラインに接地され
たｎチャネルのＭＯＳＦＥＴを備える。また、ハイサイ
ドスイッチＴAH，ＴBH及びローサイドスイッチＴAL，Ｔ
BLには、夫々、駆動回路１０AH，１０BH，１０AL，１０
BLが設けられており、制御回路２０は、これら各駆動回
路１０AH〜１０BLの入力端を接地又は開放することによ
り、各駆動回路１０AH〜１０BLを介して、ハイサイドス
イッチＴAH，ＴBH及びローサイドスイッチＴAL，ＴBLを
夫々オン・オフさせる。

【００５２】即ち、制御回路２０は、各駆動回路１０AH
〜１０BLに対応して、コレクタが各駆動回路１０AH〜１
０BLの入力端に接続され、エミッタが制御回路２０側の
グランドラインに接地されたＮＰＮトランジスタＴｏA
H，ＴｏAL，ＴｏBH，ＴｏBLを備え、これらＮＰＮトラ
ンジスタＴｏAH〜ＴｏBLを介して、各駆動回路１０AH〜
１０BLの入力端を接地又は開放することにより、ハイサ
イドスイッチＴAHとローサイドスイッチＴBLとからなる
組と、ハイサイドスイッチＴBHとローサイドスイッチＴ
ALとからなる組とのいずれか一方をオン状態として直流
モータ２に電流を流し、またオン状態となる組を切り換
えることにより、直流モータ２に流れる電流方向を切り
換えて、直流モータ２を正転・反転させる。

【００５３】なお、制御回路２０は、図９に示したよう
に、Ｈブリッジ回路１０とは異なる電源ライン（電位：
ＶＢ１）及びグランドライン（電位：ＧＮＤ１）を介し
てバッテリから電源供給を受ける。次に、ハイサイドス
イッチＴAH，ＴBHの駆動回路１０AH，１０BHは、図７に
示した駆動回路５０AH，５０BHと同様に構成されてい
る。即ち、各駆動回路１０AH，１０BHは、ハイサイドス
イッチＴAH，ＴBHを構成するｐチャネルＭＯＳＦＥＴの
ゲートにコレクタが接続され、エミッタが電源ラインに
接続されたＰＮＰトランジスタＴ３と、ＰＮＰトランジ
スタＴ３のコレクタとグランドラインとの間に接続され
た抵抗器Ｒ５と、ＰＮＰトランジスタＴ３のベース・エ
ミッタ間に接続された抵抗器Ｒ６と、ＰＮＰトランジス
タＴ３のベースに接続された抵抗器Ｒ７とを備え、この
抵抗器Ｒ７の開放端側が、駆動回路１０AH，１０BHの入
力端として、制御回路２０内のＮＰＮトランジスタＴｏ
AH，ＴｏBHのコレクタに接続される。

【００５４】従って、ハイサイドスイッチ用の駆動回路
１０AH，１０BHにおいては、制御回路２０側のＮＰＮト
ランジスタＴｏAH，ＴｏBHがオフ状態であれば、ＰＮＰ
トランジスタＴ３がオフ状態となる。この結果、ハイサ
イドスイッチＴAH，ＴBHを構成するｐチャネルＭＯＳＦ
ＥＴのゲートの電位は、グランド電位ＧＮＤ１となっ
て、ハイサイドスイッチＴAH，ＴBHはオン状態となる。
一方、制御回路２０側のＮＰＮトランジスタＴｏAH，Ｔ
ｏBHがオン状態であれば、ＰＮＰトランジスタＴ３にベ
ース電流が流れて、ＰＮＰトランジスタＴ３がオンす
る。すると、抵抗器Ｒ５に電流が流れることから、ハイ
サイドスイッチＴAH，ＴBHを構成するｐチャネルＭＯＳ
ＦＥＴのゲートの電位は、電源ラインと略同じ高電位
（ＶＢ２）となって、ハイサイドスイッチＴAH，ＴBHは
オフ状態となる。

【００５５】つまり、本実施例では、制御回路２０側に
てＮＰＮトランジスタＴｏAH，ＴｏBHをオフし、駆動回
路１０AH，１０BHの入力端を開放すれば、ハイサイドス
イッチＴAH，ＴBHをオンすることができ、逆に、制御回
路２０側にてＮＰＮトランジスタＴｏAH，ＴｏBHをオン
し、駆動回路１０AH，１０BHの入力端を接地すれば、ハ
イサイドスイッチＴAH，ＴBHをオフすることができる。

【００５６】一方、ローサイドスイッチＴAL，ＴBLの駆
動回路１０AL，１０BLには、図１に示した本発明（請求
項１）の駆動回路が使用される。つまり、駆動回路１０
AL，１０BLは、図１に示した駆動回路と同様、第１トラ
ンジスタ及び第２トランジスタとしてのＮＰＮトランジ
スタＴ１及びＴ２と、第１抵抗〜第４抵抗としての抵抗
器Ｒ１〜Ｒ４とから構成されている。

【００５７】従って、ローサイドスイッチ用の駆動回路
１０AL，１０BLにおいては、制御回路２０側のＮＰＮト
ランジスタＴｏAL，ＴｏBLがオフ状態であれば、ＮＰＮ
トランジスタＴ２にベース電流が流れて、ＮＰＮトラン
ジスタＴ２がオンし、ＮＰＮトランジスタＴ２がオンす
ると、ＮＰＮトランジスタＴ２及び抵抗器Ｒ３を介して
ＮＰＮトランジスタＴ１にベース電流が供給されること
から、ＮＰＮトランジスタＴ１もオンし、ローサイドス
イッチＴAL，ＴBLを構成するｎチャネルＭＯＳＦＥＴの
ゲート電位が略グランド電位（ＧＮＤ２）となって、ロ
ーサイドスイッチＴAL，ＴBLがオフ状態となる。逆に、
制御回路２０側のＮＰＮトランジスタＴｏAL，ＴｏBLが
オン状態であれば、ＮＰＮトランジスタＴ２がオフし、
ＮＰＮトランジスタＴ１もオフ状態となるため、ローサ
イドスイッチＴAL，ＴBLを構成するｎチャネルＭＯＳＦ
ＥＴのゲート電位が電源ラインと同電位（ＶＢ２）とな
り、ローサイドスイッチＴAL，ＴBLがオン状態となる。

【００５８】つまり、本実施例では、制御回路２０側に
てＮＰＮトランジスタＴｏAL，ＴｏBLをオフし、駆動回
路１０AL，１０BLの入力端を開放すれば、ローサイドス
イッチＴAL，ＴBLをオフすることができ、逆に、制御回
路２０側にてＮＰＮトランジスタＴｏAL，ＴｏBLをオン
し、駆動回路１０AL，１０BLの入力端を接地すれば、ハ
イサイドスイッチＴAL，ＴBLをオンすることができる。

【００５９】このように構成された本実施例のＨブリッ
ジ回路１０において、ローサイドスイッチＴAL，ＴBLを
オフする際には、駆動回路１０AL，１０BL内のＮＰＮト
ランジスタＴ１がオン状態となって、ローサイドスイッ
チＴAL，ＴBLを構成するｎチャネルＭＯＳＦＥＴのゲー
ト・ソース間が、ＮＰＮトランジスタＴ１のコレクタ・
エミッタ間飽和電圧に保持されることから、ローサイド
スイッチＴAL，ＴBLのオフ時に、ハイサイドスイッチＴ
AH，ＴBHがオン状態となっても、ローサイドスイッチＴ
AL，ＴBLがオンするようなことはなく、ハイサイドスイ
ッチＴAH，ＴBHのオン時に貫通電流が流れるのを確実に
防止できる。

【００６０】また、ハイサイドスイッチＴAH，ＴBHをオ
フする際には、駆動回路１０AH，１０BH内のＰＮＰトラ
ンジスタＴ３がオン状態となって、ハイサイドスイッチ
ＴAH，ＴBHを構成するｐチャネルＭＯＳＦＥＴのゲート
・ソース間が、ＰＮＰトランジスタＴ３のコレクタ・エ
ミッタ間飽和電圧に保持されることから、ハイサイドス
イッチＴAH，ＴBHのオフ時に、ローサイドスイッチＴA
L，ＴBLがオン状態となっても、ハイサイドスイッチＴA
H，ＴBHがオンするようなことはなく、ローサイドスイ
ッチＴAL，ＴBLのオン時に貫通電流が流れるのも確実に
防止できる。

【００６１】一方、本実施例のように、Ｈブリッジ回路
１０の駆動回路１０AH〜１０BLと制御回路２０とが別体
に構成され、各回路が、異なる電源供給ライン（電源ラ
イン及びグランドライン）を介して電源供給を受ける場
合には、駆動回路１０AH〜１０BL側のグランド電位ＧＮ
Ｄ２と、制御回路２０側のグランド電位ＧＮＤ１とに電
位差が生じることがある。そして、既述したように、ロ
ーサイドスイッチＴAL，ＴBLの駆動回路１０AL，１０BL
として、図６（ｂ）に示した従来の駆動回路を利用する
と、グランド電位ＧＮＤ１がグランド電位ＧＮＤ２より
も大きくなったときに、ローサイドスイッチＴAL，ＴBL
をオンすることができなくなるとか、これを防止するた
めには、駆動回路から制御回路に流れ込む電流を多くし
なければならない、といった問題が生じる。

【００６２】しかし、本実施例のローサイドスイッチ用
の駆動回路１０AL，１０BLには、第１トランジスタとし
てＮＰＮトランジスタＴ１に加えて、第２トランジスタ
としてのＮＰＮトランジスタＴ２が備えられ、このＮＰ
ＮトランジスタＴ２によって、抵抗器Ｒ４に流れる電流
をｈFE倍した電流を抵抗器Ｒ３側に流し込むことができ
るため、抵抗器Ｒ３及び抵抗器Ｒ４の抵抗値を共に大き
くすることができ、制御回路２０内のＮＰＮトランジス
タＴｏAL及びＴｏBLのオン時に駆動回路１０AL，１０BL
から制御回路２０に流れ込む電流量を抑えつつ、グラン
ド電位ＧＮＤ１，ＧＮＤ２の電位差による誤動作を防止
することができるようになる。

【００６３】即ち、ＮＰＮトランジスタＴ１をオンする
のに必要なＮＰＮトランジスタＴ２のベース電圧（つま
り駆動回路１０AL，１０BLの入力端のしきい値電圧Ｖｏ
TH）は、抵抗器Ｒ２の抵抗値をｒ２，抵抗器Ｒ３の抵抗
値をｒ３とすると、前述の(3) のようになる。従って、
抵抗器Ｒ３の抵抗値ｒ３を大きくすればするほど、しき
い値電圧ＶｏTHを高くして、グランド電位ＧＮＤ１，Ｇ
ＮＤ２の電位差による誤動作を防止できる。また、制御
回路２０側のＮＰＮトランジスタＴｏAL，ＴｏBLのオン
時に、制御回路２０側に流れ込む電流は、抵抗器Ｒ４に
て制限されるが、この抵抗器Ｒ４は、ＮＰＮトランジス
タＴｏAL，ＴｏBLのオフ時に、ＮＰＮトランジスタＴ
２，Ｔ１をオン状態にできればよく、このためには、抵
抗器Ｒ４の抵抗値ｒ４を、前述の(4) 式を満足するよう
に設定すればよい。

【００６４】この結果、本実施例の駆動回路１０ｏAL，
１０ｏBLによれば、しきい値電圧ＶｏTHが前述の(1) 式
にて決定され、制御回路２０側に流れ込む電流を制限す
る抵抗器Ｒ24の抵抗値ｒ24が前述の(2) 式にて制限され
る、図６（ｂ）に示した駆動回路に比べ、抵抗器Ｒ３，
Ｒ４の抵抗値を大きくして、制御回路２０に流れ込む電
流量を抑えつつ、ローサイドスイッチＴAL，ＴBLをオン
するための入力端電圧を高くすることができ、グランド
電位ＧＮＤ１が高くなった場合の誤動作を良好に防止す
ることができるようになる。

【００６５】なお、図３（ａ）は、本実施例の駆動回路
１０ALにおいて、しきい値電圧ＶｏTHを決定する抵抗器
Ｒ２，Ｒ３を固定し、その入力端に定電圧発生装置を接
続して、入力端電圧を０Ｖから電源電圧ＶＢ２まで変化
させた場合に、駆動回路１０ALから定電圧発生回路側に
流れる電流方向を正方向として、その電流ｉｃを計算し
た計算結果を表わす。また、図３（ｂ）は、図６（ｂ）
に示した従来の駆動回路において、しきい値電圧ＶｏTH
を決定する抵抗器Ｒ22，Ｒ23を抵抗器Ｒ２，Ｒ３と同じ
抵抗値に固定し、図３（ａ）と同様に電流ｉｃを計算し
た計算結果を表わす。そして、この計算結果からも、本
実施例の駆動回路１０ALにおいてしきい値電圧ＶｏTHを
決定する抵抗器Ｒ２，Ｒ３と、図６（ｂ）に示した従来
の駆動回路においてしきい値電圧ＶｏTHを決定する抵抗
器Ｒ22，Ｒ23と、を同じ抵抗値に設定した場合には、本
実施例の駆動回路１０ALの方がしきい値電圧ＶｏTHを高
くすることができ、しかも、駆動回路から制御回路側に
流れる電流ｉｃを低減できることがわかる。

【００６６】以上本発明の一実施例について説明した
が、本発明は、上記実施例に限定されるものではなく、
種々の態様をとることができる。例えば、上記実施例で
は、Ｈブリッジ回路１０を構成するハイサイドスイッチ
ＴAH，ＴBHにｐチャネルＭＯＳＦＥＴを使用し、これを
オン・オフさせる駆動回路１０AH，１０BH及び制御回路
側のスイッチング素子を、図６（ａ）に示した駆動回路
と略同様に構成することにより、駆動回路１０AH，１０
BHの入力端が開放状態となっているときに、ハイサイド
スイッチＴAH，ＴBHがオン状態となるように構成した
が、この場合、例えば駆動回路１０AH，１０BHの入力端
と制御回路２０とを接続する信号線が断線したり、制御
回路２０に電源供給がなされず、Ｈブリッジ回路１０側
にのみ電源供給がなされている場合等には、Ｈブリッジ
回路１０のハイサイドスイッチＴAH，ＴBHがオン状態に
保持され、直流モータ２の両端に、電源電圧が常時印加
されることになる。そして、この状態では、Ｈブリッジ
回路１０から直流モータ２に至るハーネスがグランドラ
インに接触すると、ハイサイドスイッチＴAH，ＴBHに大
電流が流れて、ハイサイドスイッチＴAH，ＴBHが破壊し
てしまう。そこで、上記実施例のＨブリッジ回路１０に
おいて、こうした故障が発生しないようにするために
は、ハイサイドスイッチ用の駆動回路１０AH，１０BH
を、その入力端が開放状態にあるとき、ハイサイドスイ
ッチＴAH，ＴBHをオフ状態にできるようにすることが好
ましく、そのためには、駆動回路１０AH，１０BHを、図
４に示す如く構成すればよい。

【００６７】即ち、図４に示す如く、Ｈブリッジ回路１
０′を構成するハイサイドスイッチ用の駆動回路１０A
H′，１０BH′を、ハイサイドスイッチＴAH，ＴBHを構
成するｐチャネルＭＯＳＦＥＴのゲートにコレクタが接
続され、エミッタが電源ラインに接続されたＰＮＰトラ
ンジスタＴ３と、ＰＮＰトランジスタＴ３のコレクタと
グランドラインとの間に接続された抵抗器Ｒ５と、ＰＮ
ＰトランジスタＴ３のベース・エミッタ間に接続された
抵抗器Ｒ６と、ＰＮＰトランジスタＴ３のベースに接続
された抵抗器Ｒ７と、コレクタが抵抗器Ｒ７を介してＰ
ＮＰトランジスタＴ３のベースに接続され、エミッタが
制御回路２０と共通のグランドライン（電位：ＧＮＤ
１）に接続され、ベースが入力端として制御回路２０側
のＮＰＮトランジスタＴｏAH，ＴｏBHに接続されるＮＰ
ＮトランジスタＴ４と、ＮＰＮトランジスタＴ４のベー
スと電源ラインとの間に接続された抵抗器Ｒ８とから構
成する。

【００６８】従って、この駆動回路１０AH′，１０BH′
においては、制御回路２０側のＮＰＮトランジスタＴｏ
AH，ＴｏBHがオン状態であるとき、ＮＰＮトランジスタ
Ｔ４がオフして、ＰＮＰトランジスタＴ３がオフ状態と
なり、ハイサイドスイッチＴAH，ＴBHがオン状態とな
る。また逆に、制御回路２０側のＮＰＮトランジスタＴ
ｏAH，ＴｏBHがオフ状態であれば、ＮＰＮトランジスタ
Ｔ４がオン状態となって、ＰＮＰトランジスタＴ３がオ
ンし、ハイサイドスイッチＴAH，ＴBHがオフ状態とな
る。

【００６９】つまり、図４に示したハイサイドスイッチ
用の駆動回路１０AH′，１０BH′は、図２に示した駆動
回路１０AH，１０BHに対して、ＮＰＮトランジスタＴ４
と抵抗器Ｒ８を追加して、動作の論理を反転させること
により、駆動回路１０AH′，１０BH′の入力端が開放状
態であるとき、ハイサイドスイッチＴAH，ＴBHをオフ状
態にして、電源供給系の異常時等に、ハイサイドスイッ
チＴAH，ＴBHが破壊し易くなるのを防止しているのであ
る。

【００７０】なお、図４において、ハイサイドスイッチ
用の駆動回路１０AH′，１０BH′以外の構成は図２と全
く同様である。そして、この駆動回路１０AH′，１０B
H′は、請求項３に記載の駆動回路に相当し、ＰＮＰト
ランジスタＴ３は第３トランジスタ、ＮＰＮトランジス
タＴ４は第４トランジスタ、抵抗器Ｒ５は第５抵抗、抵
抗器Ｒ６は第６抵抗、抵抗器Ｒ７は第７抵抗、抵抗器Ｒ
８は第８抵抗に、夫々対応する。

【００７１】また次に、上記実施例では、Ｈブリッジ回
路１０を構成するハイサイドスイッチＴAH，ＴBHにｐチ
ャネルＭＯＳＦＥＴを使用したが、ハイサイドスイッチ
ＴAH，ＴBHにも、ローサイドスイッチ１０AL，１０BLと
同様、ｎチャネルＭＯＳＦＥＴを使用することができ
る。そして、この場合、図５に示すように、ハイサイド
スイッチＴAH′，ＴBH′用の駆動回路１０AH″，１０B
H″を、ローサイドスイッチ用の駆動回路１０AL，１０B
Lと同様に構成すればよい。但し、この場合、ハイサイ
ドスイッチＴAH′，ＴBH′をオンするためには、ハイサ
イドスイッチＴAH′，ＴBH′を構成するｎチャネルＭＯ
ＳＦＥＴのゲート電位を電源ラインの電位ＶＢ２よりも
高くする必要があるため、Ｈブリッジ回路１０″に、電
源電圧を昇圧する昇圧回路３０を設け、この昇圧回路３
０からの電源電圧出力ラインに、ｎチャネルＭＯＳＦＥ
Ｔのゲート電位を電源側にプルアップする抵抗器Ｒ１を
接続する必要はある。

【００７２】そして、Ｈブリッジ回路１０″をこのよう
に構成すれば、図４に示したＨブリッジ回路１０′と同
様、各駆動回路の入力端が開放状態にあるとき、ハイサ
イドスイッチＴAH′，ＴBH′及びローサイドスイッチＴ
AL，ＴBLを全てオフ状態にすることができる。また、こ
のようにハイサイドスイッチ及びローサイドスイッチを
共にｎチャネルＭＯＳＦＥＴにて構成した場合、ｎチャ
ネルＭＯＳＦＥＴは、同一サイズでは、ｐチャネルＭＯ
ＳＦＥＴに比べてオン抵抗を小さくできるため、直流モ
ータの通電経路上での電力ロスをより少なくすることが
できる。

【００７３】なお、ハイサイドスイッチ用の駆動回路１
０AH″，１０BH″をこのように構成した場合には、ハイ
サイドスイッチＴAH′，ＴBH′を構成するｎチャネルＭ
ＯＳＦＥＴのゲートに昇圧回路３０からの高電圧が印加
されることから、図５に示す如く、ゲート保護のため
に、ｎチャネルＭＯＳＦＥＴのゲート・ソース間に、ツ
ェナーダイオードＺＤAH，ＺＤBH及びダイオードＤAH，
ＤBHからなる保護回路を設けることが好ましい。

【００７４】また、この保護回路としては、ツェナーダ
イオード以外にも、抵抗器を用いてもよい。そして、こ
うしたツェナーダイオード或は抵抗器を用いた保護回路
は、ローサイドスイッチＴAL，ＴBLを構成するｎチャネ
ルＭＯＳＦＥＴのゲート・ソース間、或はハイサイドス
イッチＴAH，ＴBHを構成するｐチャネルＭＯＳＦＥＴの
ゲート・ソース間にも設けてもよい。

【図面の簡単な説明】

【図１】 本発明のｎチャネルＭＯＳＦＥＴの駆動回路
を例示する電気回路図である。

【図２】 実施例の電流方向切換回路（Ｈブリッジ回
路）の構成を表わす電気回路図である。

【図３】 実施例の駆動回路と従来の駆動回路とで入力
端の電圧と出力電流との関係を計算した計算結果を表わ
すグラフである。

【図４】 ハイサイドスイッチにｐチャネルＭＯＳＦＥ
Ｔを用いた際のＨブリッジ回路の他の構成例を表わす電
気回路図である。

【図５】 ハイサイドスイッチにｎチャネルＭＯＳＦＥ
Ｔを用いた際のＨブリッジ回路の構成例を表わす電気回
路図である。

【図６】 従来のｎチャネルＭＯＳＦＥＴの駆動回路を
表わす電気回路図である。

【図７】 従来の駆動回路を用いたＨブリッジ回路の構
成例を表わす電気回路図である。

【図８】 図７に示したＨブリッジ回路において生じる
貫通電流の問題を説明する説明図である。

【図９】 制御回路と駆動回路とでグランド電位に差が
生じるシステムの一例を説明する説明図である。

【符号の説明】

１０…Ｈブリッジ回路 １０AH，１０BH，１０AL，１
０BL…駆動回路 ２０…制御回路 ＴAH，ＴBH…ハイサイドスイッチ ＴAL，ＴBL…ローサイドスイッチ Ｔ１…ＮＰＮトランジスタ（第１トランジスタ） Ｔ２…ＮＰＮトランジスタ（第２トランジスタ） Ｔ３…ＰＮＰトランジスタ（第３トランジスタ） Ｔ４…ＮＰＮトランジスタ（第４トランジスタ） Ｒ１…抵抗器（第１抵抗） Ｒ２…抵抗器（第２抵抗） Ｒ３…抵抗器（第３抵抗） Ｒ４…抵抗器（第４抵抗） Ｒ５…抵抗器（第５抵抗） Ｒ６…抵抗器（第６抵抗） Ｒ７…抵抗器（第７抵抗） Ｒ８…抵抗器（第８抵抗）

Claims (5)

【特許請求の範囲】
1. 【請求項１】 電気負荷への通電経路の正極側にドレイ
   ンが接続され、該経路の負極側にソースが接続されたｎ
   チャネルＭＯＳＦＥＴを、外部の制御回路に設けられた
   スイッチング素子にて接地又は開放される入力端の状態
   に応じてオン・オフさせるｎチャネルＭＯＳＦＥＴの駆
   動回路であって、 前記ＦＥＴのゲートにコレクタが接続され、エミッタが
   直流電源の負極側に接地されたＮＰＮ型の第１トランジ
   スタと、 該第１トランジスタのコレクタと前記直流電源の正極側
   との間に設けられ、前記第１トランジスタのオフ時に前
   記ＦＥＴのゲート電位を上昇させて前記ＦＥＴをオンさ
   せる第１抵抗と、 前記第１トランジスタのベース・エミッタ間に設けられ
   た第２抵抗と、 前記第１トランジスタのベースに接続された第３抵抗
   と、 コレクタが前記直流電源の正極側に接続され、エミッタ
   が前記第３抵抗を介して前記第１トランジスタのベース
   に接続され、ベースが前記入力端として前記制御回路の
   スイッチング素子に接続されるＮＰＮ型の第２トランジ
   スタと、 該第２トランジスタのベース・コレクタ間に接続された
   第４抵抗と、 を備えたことを特徴とするｎチャネルＭＯＳＦＥＴの駆
   動回路。
2. 【請求項２】 直流電源の正負の電源供給ライン間に直
   列に接続されたＭＯＳＦＥＴからなる一対のスイッチン
   グ素子と、 該一対のスイッチング素子の各々に設けられ、前記電源
   供給ラインから電源供給を受けて、各スイッチング素子
   を導通・遮断させる駆動回路と、 該駆動回路とは別体で構成され、前記各駆動回路の入力
   端を各々接地又は開放することにより、前記駆動回路を
   介して前記一対のスイッチング素子の一方を選択的にオ
   ンさせ、前記各スイッチング素子の接続点に接続された
   電気負荷に流れる電流方向を、該接続点から電気負荷へ
   の第１方向とその逆の第２方向とのいずれかに切り換え
   る制御回路と、 を備えた電流方向切換回路において、 前記一対のスイッチング素子の内、前記接続点と前記電
   源供給ラインの負極側との間にローサイドスイッチとし
   て配置されるスイッチング素子を、ドレインが前記接続
   点に接続され、ソースが前記電源供給ラインの負極側に
   接続されたｎチャネルＭＯＳＦＥＴにて構成し、更に、
   該ｎチャネルＭＯＳＦＥＴの駆動回路を、 前記ＦＥＴのゲートにコレクタが接続され、エミッタが
   前記電源供給ラインの負極側に接地されたＮＰＮ型の第
   １トランジスタと、 該第１トランジスタのコレクタと前記電源供給ラインの
   正極側との間に設けられ、前記第１トランジスタのオフ
   時に前記ＦＥＴのゲート電位を上昇させて前記ＦＥＴを
   オンさせる第１抵抗と、 前記第１トランジスタのベース・エミッタ間に設けられ
   た第２抵抗と、 前記第１トランジスタのベースに接続された第３抵抗
   と、 コレクタが前記電源供給ラインの正極側に接続され、エ
   ミッタが前記第３抵抗を介して前記第１トランジスタの
   ベースに接続され、ベースが前記入力端として前記制御
   回路に接続されるＮＰＮ型の第２トランジスタと、 該第２トランジスタのベース・コレクタ間に接続された
   第４抵抗と、 から構成してなることを特徴とするｎチャネルＭＯＳＦ
   ＥＴの駆動回路。
3. 【請求項３】 前記一対のスイッチング素子の内、前記
   接続点と前記電源供給ラインの正極側との間にハイサイ
   ドスイッチとして配置されるスイッチング素子を、ソー
   スが前記電源供給ラインの正極側に接続され、ドレイン
   が前記接続点に接続されたｐチャネルＭＯＳＦＥＴにて
   構成し、更に、該ｐチャネルＭＯＳＦＥＴの駆動回路
   を、 該ＦＥＴのゲートにコレクタが接続され、エミッタが前
   記電源供給ラインの正極側に接続されたＰＮＰ型の第３
   トランジスタと、 該第３トランジスタのコレクタと前記電源供給ラインの
   負極側との間に設けられ、前記第３トランジスタのオフ
   時に前記ＦＥＴのゲート電位を低下させて前記ＦＥＴを
   オンさせる第５抵抗と、 前記第３トランジスタのベース・エミッタ間に設けられ
   た第６抵抗と、 前記第３トランジスタのベースに接続された第７抵抗
   と、 コレクタが前記第７抵抗を介して前記第３トランジスタ
   のベースに接続され、エミッタが前記電源供給ラインの
   負極側に接続され、ベースが前記入力端として前記制御
   回路に接続されるＮＰＮ型の第４トランジスタと、 該第４トランジスタのベースと前記電源供給ラインの正
   極側との間に接続された第８抵抗と、 から構成してなることを特徴とする請求項２に記載の電
   流方向切換回路。
4. 【請求項４】 前記一対のスイッチング素子の内、前記
   接続点と前記電源供給ラインの正極側との間にハイサイ
   ドスイッチとして配置されるスイッチング素子を、ドレ
   インが前記電源供給ラインの正極側に接続され、ソース
   が前記接続点に接続されたｎチャネルＭＯＳＦＥＴにて
   構成し、更に、該ｎチャネルＭＯＳＦＥＴの駆動回路
   を、 前記直流電源よりも高い電源電圧を生成する昇圧回路
   と、 前記ＦＥＴのゲートにコレクタが接続され、エミッタが
   前記電源供給ラインの負極側に接地されたＮＰＮ型の第
   １トランジスタと、 該第１トランジスタのコレクタと前記昇圧回路の電源電
   圧出力ラインとの間に設けられ、前記第１トランジスタ
   のオフ時に前記ＦＥＴのゲート電位を前記電源供給ライ
   ンの正極側よりも高い電位に上昇させて前記ＦＥＴをオ
   ンさせる第１抵抗と、 前記第１トランジスタのベース・エミッタ間に設けられ
   た第２抵抗と、 前記第１トランジスタのベースに接続された第３抵抗
   と、 コレクタが前記電源供給ラインの正極側に接続され、エ
   ミッタが前記第３抵抗を介して前記第１トランジスタの
   ベースに接続され、ベースが前記入力端として前記制御
   回路に接続されるＮＰＮ型の第２トランジスタと、 該第２トランジスタのベース・コレクタ間に接続された
   第４抵抗と、 から構成してなることを特徴とする請求項２に記載の電
   流方向切換回路。
5. 【請求項５】 電流方向切換回路は、前記一対のスイッ
   チング素子を電気負荷の両端に夫々設けたＨブリッジ回
   路であることを特徴とする請求項２〜請求項４いずれか
   記載の電流方向切換回路。