JPH10224119A - 高周波回路およびその製造方法 - Google Patents

高周波回路およびその製造方法

Info

Publication number
JPH10224119A
JPH10224119A JP9025053A JP2505397A JPH10224119A JP H10224119 A JPH10224119 A JP H10224119A JP 9025053 A JP9025053 A JP 9025053A JP 2505397 A JP2505397 A JP 2505397A JP H10224119 A JPH10224119 A JP H10224119A
Authority
JP
Japan
Prior art keywords
circuit
transmission line
short
point
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9025053A
Other languages
English (en)
Other versions
JP3147019B2 (ja
Inventor
Kenichi Maruhashi
建一 丸橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP02505397A priority Critical patent/JP3147019B2/ja
Publication of JPH10224119A publication Critical patent/JPH10224119A/ja
Application granted granted Critical
Publication of JP3147019B2 publication Critical patent/JP3147019B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Waveguides (AREA)

Abstract

(57)【要約】 【課題】 小型な集積回路等で、一端が短絡されたマイ
クロストリップ線路の実効的な長さを連続的かつ大きく
変えることにより、回路の特性の調整を行うことが可能
な高周波回路およびその製造方法を提供する。 【解決手段】 マイクロストリップ線路(以下、線路と
略称)1はその一端を主線路と、他端をバイアホール3
aを通して裏面のグランドと接続され、主線路からみて
所望の整合が得られるように設計されており、整合回路
または整合回路の一部を構成している。調整用マイクロ
ストリップ線路2は線路1と平行に配置され、そのバイ
アホール3a側の一端は開放され、その反対側の一端は
バイアホール3bを通して裏面のグランドと接続されて
いる。回路の製作後にボンディング点4aと4bを、ボ
ンディング点5aと5bを、さらに必要ならボンディン
グ点6aと6bを接続して、主線路側からみたインピー
ダンスの調整を行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、調整可能なマイク
ロストリップ線路を用いた整合回路を有する高周波回路
およびその製造方法に関する。
【0002】
【従来の技術】高周波集積回路では、能動デバイスと伝
送線路などから形成される整合回路が一体となって同一
チップ上に形成される。しかしながら、作製プロセスに
起因する能動デバイスの不均一性などや、また設計精度
が不十分であることなどの理由により、集積回路を製造
する上で歩留まりが低いという課題がある。このため、
例えば製作工程後にワイヤボンディングなどにより、整
合回路を調整することが行われている。
【0003】図8(a)に示すようなマイクロストリッ
プ線路を用いた整合回路において、マイクロストリップ
線路31の近傍にランド32を設け、マイクロストリッ
プ線路31との間にワイヤボンディングを施す調整で、
主線路からみたインピーダンスを変化させることができ
る。この場合では、例えば図8(a)中のボンディング
点34aと34b間をワイヤボンディングにより接続す
ると、図8(b)のスミスチャート上に示された主線路
からみたある周波数におけるインピーダンスは、Pから
Hというように変化する。さらに34bと34cの間を
接続するとインピーダンスはIへ、引き続き34cと3
4dと接続するとインピーダンスはJへと、インピーダ
ンスの位相角Θを増加させる方向に変化する。
【0004】一方インピーダンスの位相角Θを減少させ
る調整法は、特開平6−338712号公報に記されて
いる。この方法では、図9(a)のマイクロストリップ
線路を用いた整合回路で示すように、一端をキャパシタ
45aとバイアホール43aを通して裏面のグランド
(図示せず)に接続されたマイクロストリップ線路41
(以下短絡されたマイクロストリップ線路と称す)と、
その近傍にキャパシタ45bとバイアホール43bを通
して裏面のグランド(図示せず)に接続されたボンディ
ングパッド42が形成されている。ワイヤボンディング
により、ボンディング点44aと44bを接続すると、
主線路からみたインピーダンスは接続前には図9(b)
中のQであったものが接続後にはKになる。この原理に
基づき、インピーダンスの位相角Θを減少させることに
より、短絡されたマイクロストリップ線路の実効的な長
さを短くする方向に調整することができる。
【0005】
【発明が解決しようとする課題】しかしながら図9
(a)に示した方法では、短絡されたマイクロストリッ
プ線路の実効的な長さを連続的かつ大きく変えるために
は、数多くのバイアホールが必要となってくる。バイア
ホールは形成プロセス上小さく作ることが難しく、数多
くの調整用バイアホールを集積回路上に形成することは
容易ではない。ひいては集積回路全体の小型化の点でも
問題となる。
【0006】本発明の目的は、小型な集積回路等で、一
端が短絡されたマイクロストリップ線路の実効的な長さ
を連続的かつ大きく変えることにより、回路の特性の調
整を行うことが可能な高周波回路およびその製造方法を
提供することである。
【0007】
【課題を解決するための手段】本発明の高周波回路は、
一端に短絡点と複数の調整点を含む第1の伝送線路と、
前記第1の伝送線路と一部またはすべてが平行に配置さ
れ、前記第1の伝送線路の短絡点とは反対側に短絡点と
複数の調整点を含む第2の伝送線路により構成され、第
1の伝送線路の短絡点と第2の伝送線路の短絡点が接続
され、第1と第2の伝送線路の相対する調整点の接続に
より整合される整合回路を有する。
【0008】また、本発明の高周波回路は、その第1の
伝送線路の短絡点がRF短絡点であっても良いし、ま
た、第2の伝送線路の短絡点がRF短絡点であっても良
いし、または、第1と第2の伝送線路の短絡点が双方と
もRF短絡点であっても良い。
【0009】さらに、前記整合回路は、前記第1の伝送
線路と前記第2の伝送線路が同一基板内に含まれる整合
回路であっても良い。
【0010】また、本発明の高周波発振回路は、前記高
周波回路を有する。
【0011】また、本発明の高周波回路の製造方法は、
一端に短絡点と複数の調整点を含む第1の伝送線路と、
前記第1の伝送線路の短絡点とは反対側に短絡点と複数
の調整点を含む第2の伝送線路を前記第1の伝送線路と
一部またはすべてを平行に配置し、第1の伝送線路の短
絡点と第2の伝送線路の短絡点を接続して整合回路を製
作する第1の製作工程と、前記第1の伝送線路と前記第
2の伝送線路の相対する調整点を接続して整合回路を調
整する第2の製作工程とより成る。
【0012】本発明によれば、一端が短絡された第1の
マイクロストリップ線路に対し、第2の調整用マイクロ
ストリップ線路を平行に配置し、さらに第1のマイクロ
ストリップ線路の短絡点と反対側に第2の調整用マイク
ロストリップ線路の短絡点を設けることにより、短絡さ
れたマイクロストリップ線路の実効的な長さを短くする
方向に連続的に調整あるいは選択することができる。こ
こで調整とは所望の特性を得るために第1および第2の
マイクロストリップ線路間の接続を行うことを指し、選
択とは同じ回路で異なった特性を得るため選択的に接続
を行うことをそれぞれ指す。
【0013】
【発明の実施の形態】次に、本発明の実施の形態を図を
参照して説明する。図1は、本発明の第1の実施の形態
を示すものである。半導体基板上に形成されたマイクロ
ストリップ線路1は一端を主線路と、もう一端をバイア
ホール3aを通して裏面のグランド(図示せず)と接続
されている。マイクロストリップ線路1は主線路からみ
て所望の整合が得られるように設計されており、整合回
路または整合回路の一部を構成している。調整用マイク
ロストリップ線路2はマイクロストリップ線路1と平行
に配置され、バイアホール3a側の一端は開放され、そ
の反対側の一端はバイアホール3bを通して裏面のグラ
ンド(図示せず)と接続されている。回路の製作後にボ
ンディング点を接続していない、ボンディング点4aと
4bを接続する、ボンディング点5aと5bを接続す
る、ボンディング点6aと6bを接続するなどにより、
主線路側からみた所望の周波数におけるインピーダンス
を変化させ、調整または選択を行う。
【0014】図5は、主線路からみた所望周波数のイン
ピーダンスをスミスチャート上に記したものであり、こ
の図を用いてボンディング点の接続とインピーダンスの
関係を説明する。回路の製作後にボンディング点を接続
しない場合には、インピーダンスはQの位置にある。ボ
ンディング点4aと4bをワイヤボンディングにより接
続するとインピーダンスはAの位置に、ボンディング点
5aと5bを接続するとBの位置へ、さらにはボンディ
ング点6aと6bを接続するとCの位置へと変化してい
く。このように最適なインピーダンスとなるよう調整す
ることができる。説明の便宜上ボンディング点はとびと
びにしか設けていないが、実際には連続的に選ぶことに
よりインピーダンスも連続的に可変することができる。
【0015】またここではボンディング点の接続法とし
てワイヤボンディングを想定しているが、金リボン等そ
の他の接続法を排除しているわけではない。調整用のマ
イクロストリップ線路の数も限定されるものではない。
さらに、集積回路の製作工程においては、使用するフォ
トマスクを変更することなどの手段で接続点を変えるこ
とにより調整または選択を行うこともできる。
【0016】図2は、本発明の第2の実施の形態を示す
ものである。この場合、マイクロストリップ線路1は途
中で折れ曲がっており、各々の区間でマイクロストリッ
プ線路と平行に2つの調整用マイクロストリップ線路2
を設けている。図中折れ曲がりの角度は90度となって
いるが、その他の角度でも何等の支障はない。図2に
は、図1に比べボンディング点7a,7bおよび8a,
8bが加えられているが、第1の実施の形態と同じよう
に調整または選択を行う。
【0017】図3は、本発明の第3の実施の形態を示す
ものである。この場合、マイクロストリップ線路1は途
中で折れ曲がっており、各々の区間で平行となるように
調整用マイクロストリップ線路2を設けている。図中折
れ曲がりの角度は90度となっているが、その他の角度
でも何等の支障はない。図3には、図1に比べボンディ
ング点7a,7bおよび8a,8bが加えられている
が、第1の実施の形態と同じように調整または選択を行
う。
【0018】図4は、本発明の第4の実施の形態を示す
ものである。マイクロストリップ線路1は一端を主線路
と、もう一端をキャパシタ9aおよびバイアホール3a
を通して裏面のグランド(図示せず)と接続されてい
る。マイクロストリップ線路1は主線路からみて所望の
整合が得られるように設計されており、整合回路または
整合回路の一部を構成している。調整用マイクロストリ
ップ線路2はマイクロストリップ線路1と平行に配置さ
れ、バイアホール3a側の一端は開放され、その反対側
の一端はキャパシタ9bおよびバイアホール3bを通し
て裏面のグランド(図示せず)と接続されている。キャ
パシタ9a,9bはキャパシタ自体のインピーダンスが
所望周波数にて十分低くなるような容量とし、マイクロ
ストリップ線路1および調整用マイクロストリップ線路
2のキャパシタ接続端でRF短絡点を実現している。ま
たRF短絡点は、キャパシタの代わりに1/4波長の一
端が開放されたマイクロストリップ線路またはラジアル
スタブなどを用いても実現可能である。回路の製作後に
ボンディング点を接続していない、ボンディング点4a
と4bを接続する、ボンディング点5aと5bを接続す
る、ボンディング点6aと6bを接続するなどにより、
主線路側からみたインピーダンスを変化させ、調整また
は選択を行う。本実施の形態では、マイクロストリップ
線路1および調整用マイクロストリップ線路2のいずれ
の一端もRF短絡点としているが、回路構成によっては
どちらかを短絡点とすることもできる。
【0019】図6は、本発明の第5の実施の形態を示す
もので、発振回路の例である。電界効果トランジスタ2
1のゲート端子には、マイクロストリップ線路11aが
接続されている。マイクロストリップ線路11aのもう
一端はキャパシタ20aおよびバイアホール13aを通
して裏面のグランド(図示せず)に接続されている。ソ
ース端子には、マイクロストリップ線路11bが接続さ
れている。マイクロストリップ線路11bのもう一端は
バイアホール13cを通して裏面のグランド(図示せ
ず)に接続されている。さらにドレイン端子にはマイク
ロストリップ線路で形成された整合回路22、キャパシ
タ23を通して出力端子27が接続された発振器となっ
ている。ゲート端子と接続されたマイクロストリップ線
路11aに平行に調整用マイクロストリップ線路12a
が形成されており、本発明の第4の実施の形態と同様に
ゲート端子からみたインピーダンスの調整または選択を
行う。またソース端子と接続されたマイクロストリップ
線路11bに平行に調整用マイクロストリップ線路12
bが形成されており、本発明の第1の実施の形態と同様
にソース端子からみたインピーダンスの調整または選択
を行う。
【0020】図7は、本発明の第5の実施例における発
振周波数とソース端子に接続されたマイクロストリップ
線路11bに関する調整位置との関係を示す。製作工程
終了後、調整を行なわない場合の発振周波数がFqであ
るとする。ボンディング点14aと14bをワイヤボン
ディングにより接続すると発振周波数はFa、ボンディ
ング点15aと15bを接続するとFb、さらにはボン
ディング点と16aと16bを接続するとFcのように
変化する。この原理に基づき所望の周波数に調整するこ
とが可能となる。同様にマイクロストリップ線路11a
に関する調整も可能である。また発振出力、効率などの
その他の発振特性の観点から調整することもできる。
【0021】以上の操作により、発振器の動作において
は所望の発振周波数、発振出力、効率などが得られるよ
うに調整または選択を行うことができる。本発明は、発
振器の形式、構成、能動デバイスの種類などを限定せず
広く一般に適用することができる。
【0022】次に本発明を同じ回路で異なった特性を得
るため選択するために適用する例を図6に示した実施例
5の場合において説明する。この発振器では、ワイヤボ
ンディングを行なわない場合、ボンディング点14aと
14bをワイヤボンディングにより接続した場合、ボン
ディング点15aと15bを接続した場合、ボンディン
グ点と16aと16bを接続した場合で、それぞれ発振
周波数はFq,Fa,FbおよびFcと異なる。このよ
うに同一製作工程を経て形成された発振器集積回路で
も、ワイヤボンディングによる結線で異なった発振周波
数で動作させることができる。したがって異なった周波
数で動作する発振器を製作する場合でも、集積回路製作
工程で用いるフォトマスクは共通化され、製作コストの
低減、製作時間の短縮を図ることができる。ここでは発
振器の場合について説明したが、その他の回路における
周波数、利得、出力、効率、歪み、雑音などの諸特性に
ついての選択も可能である。また、ボンディング点で参
照されている接続点は、集積回路作製工程後にワイヤボ
ンディング等により接続される以外にも、集積回路作製
工程の中で蒸着法、スパッタ法または金メッキ法により
接続される方法も考えられる。この場合でも、一部のフ
ォトマスクを変更するだけで良く、製作コストの低減、
製作時間の短縮を図ることができる。
【0023】
【発明の効果】本発明の第1の効果は、一端が短絡され
た第1のマイクロストリップ線路に対し、第2の調整用
マイクロストリップ線路を平行に配置し、さらに第1の
マイクロストリップ線路の短絡点と反対側に第2の調整
用マイクロストリップ線路の短絡点を設けることによ
り、マイクロストリップ線路の実効的な長さを短くする
方向に連続的に調整あるいは選択することができること
である。
【0024】第2の効果は、調整用マイクロストリップ
線路は細く選ぶことができるので、従来バイアホールを
複数並べる場合と比べて、小型な集積回路が実現できる
点である。
【0025】また、第3の効果は、ボンディング点を連
続的に選択できるので、インピーダンスの変化を連続的
に変化させることが可能となる点である。
【0026】さらに、第4の効果は、同一製作工程を経
て形成された集積回路でも異なった特性で動作させるこ
とができ、すなわち製作工程で用いるフォトマスクを共
通化することが可能となり、製作コストの低減、製作時
間の短縮を図ることができることである。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示した高周波回路の構
成図。
【図2】本発明の第2の実施例を示した高周波回路の構
成図。
【図3】本発明の第3の実施例を示した高周波回路の構
成図。
【図4】本発明の第4の実施例を示した高周波回路の構
成図。
【図5】実施例1のボンディング点の接続とインピーダ
ンスの関係を示した図。
【図6】本発明の第5の実施例を示した高周波回路の構
成図。
【図7】実施例5の発振器における発振周波数と調整位
置の関係を示した図。
【図8】第1の従来例の調整法とその場合のインピーダ
ンスの変化を示した図。
【図9】第2の従来例の調整法とその場合のインピーダ
ンスの変化を示した図。
【符号の説明】
1 マイクロストリップ線路 2 調整用マイクロストリップ線路 3a,3b バイアホール 4a,4b ボンディング点 5a,5b ボンディング点 6a,6b ボンディング点 7a,7b ボンディング点 8a,8b ボンディング点 9a,9b キャパシタ 11a,11b マイクロストリップ線路 12a,12b 調整用マイクロストリップ線路 13a,13b バイアホール 13c,13d バイアホール 14a,14b ボンディング点 15a,15b ボンディング点 16a,16b ボンディング点 17a,17b ボンディング点 18a,18b ボンディング点 19a,19b ボンディング点 20a,20b キャパシタ 21 電界効果トランジスタ 22 整合回路 23 キャパシタ 24 バイアホール 25 バイアス供給線路 26 バイアス供給パッド 27 出力端子 31 マイクロストリップ線路 32 ランド 33 バイアホール 34a ボンディング点 34b ボンディング点 34c ボンディング点 34d ボンディング点 41 マイクロストリップ線路 42 ボンディングパッド 43a,43b バイアホール 44a,44b ボンディング点 45a,45b キャパシタ

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 一端に短絡点と複数の調整点を含む第1
    の伝送線路と、 前記第1の伝送線路と一部またはすべてが平行に配置さ
    れ、前記第1の伝送線路の短絡点とは反対側に短絡点と
    複数の調整点を含む第2の伝送線路により構成され、第
    1の伝送線路の短絡点と第2の伝送線路の短絡点が接続
    され、第1と第2の伝送線路の相対する調整点の接続に
    より整合される整合回路を有する高周波回路。
  2. 【請求項2】 一端に短絡点と複数の調整点を含む第1
    の伝送線路と、 前記第1の伝送線路と一部またはすべてが平行に配置さ
    れ、前記第1の伝送線路の短絡点とは反対側にRF短絡
    点と複数の調整点を含む第2の伝送線路により構成さ
    れ、第1の伝送線路の短絡点と第2の伝送線路のRF短
    絡点が接続され、第1と第2の伝送線路の相対する調整
    点の接続により整合される整合回路を有する高周波回
    路。
  3. 【請求項3】 一端にRF短絡点と複数の調整点を含む
    第1の伝送線路と、 前記第1の伝送線路と一部またはすべてが平行に配置さ
    れ、前記第1の伝送線路のRF短絡点とは反対側に短絡
    点と複数の調整点を含む第2の伝送線路により構成さ
    れ、第1の伝送線路のRF短絡点と第2の伝送線路の短
    絡点が接続され、第1と第2の伝送線路の相対する調整
    点の接続により整合される整合回路を有する高周波回
    路。
  4. 【請求項4】 一端にRF短絡点と複数の調整点を含む
    第1の伝送線路と、 前記第1の伝送線路と一部またはすべてが平行に配置さ
    れ、前記第1の伝送線路のRF短絡点とは反対側にRF
    短絡点と複数の調整点を含む第2の伝送線路により構成
    され、第1の伝送線路のRF短絡点と第2の伝送線路の
    RF短絡点が接続され、第1と第2の伝送線路の相対す
    る調整点の接続により整合される整合回路を有する高周
    波回路。
  5. 【請求項5】 前記整合回路が、 前記第1の伝送線路と前記第2の伝送線路が同一基板内
    に含まれる整合回路を有する請求項1〜4の何れかの請
    求項記載の高周波回路
  6. 【請求項6】 前記高周波回路が、請求項1〜5の何れ
    かの請求項記載の高周波回路を有する高周波発振回路。
  7. 【請求項7】 一端に短絡点と複数の調整点を含む第1
    の伝送線路と、前記第1の伝送線路の短絡点とは反対側
    に短絡点と複数の調整点を含む第2の伝送線路を前記第
    1の伝送線路と一部またはすべてを平行に配置し、第1
    の伝送線路の短絡点と第2の伝送線路の短絡点を接続し
    て整合回路を製作する第1の製作工程と、 前記第1の伝送線路と前記第2の伝送線路の相対する調
    整点を接続して整合回路を調整する第2の製作工程とよ
    り成る高周波回路の製造方法。
  8. 【請求項8】 前記整合回路を作成する第1の製作工程
    が、 請求項2〜4の何れかの請求項記載の整合回路を製作す
    る第1の製作工程より成る高周波回路の製造方法。
JP02505397A 1997-02-07 1997-02-07 高周波回路 Expired - Fee Related JP3147019B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02505397A JP3147019B2 (ja) 1997-02-07 1997-02-07 高周波回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02505397A JP3147019B2 (ja) 1997-02-07 1997-02-07 高周波回路

Publications (2)

Publication Number Publication Date
JPH10224119A true JPH10224119A (ja) 1998-08-21
JP3147019B2 JP3147019B2 (ja) 2001-03-19

Family

ID=12155188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02505397A Expired - Fee Related JP3147019B2 (ja) 1997-02-07 1997-02-07 高周波回路

Country Status (1)

Country Link
JP (1) JP3147019B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008111391A1 (ja) * 2007-03-14 2008-09-18 Mitsubishi Electric Corporation 高周波パッケージ
JP2013085046A (ja) * 2011-10-07 2013-05-09 Murata Mfg Co Ltd インダクタンス素子、整合回路モジュール、及び高周波回路モジュール

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008111391A1 (ja) * 2007-03-14 2008-09-18 Mitsubishi Electric Corporation 高周波パッケージ
JPWO2008111391A1 (ja) * 2007-03-14 2010-06-24 三菱電機株式会社 高周波パッケージ
US8130513B2 (en) 2007-03-14 2012-03-06 Mitsubishi Electric Corporation Radio-frequency package
JP4990353B2 (ja) * 2007-03-14 2012-08-01 三菱電機株式会社 高周波パッケージ
JP2013085046A (ja) * 2011-10-07 2013-05-09 Murata Mfg Co Ltd インダクタンス素子、整合回路モジュール、及び高周波回路モジュール

Also Published As

Publication number Publication date
JP3147019B2 (ja) 2001-03-19

Similar Documents

Publication Publication Date Title
US6949811B2 (en) Device having interdigital capacitor
JPH06125208A (ja) マイクロ波集積回路およびその製造方法
US20050236689A1 (en) High-frequency amplification device
JP2001284992A (ja) 高周波増幅器及び高周波半導体装置
JPH0870207A (ja) インピーダンス整合回路
JPH07263981A (ja) 電力増幅器
US6842880B2 (en) Semiconductor integrated circuit designing method and semiconductor device
JP3147019B2 (ja) 高周波回路
US6710426B2 (en) Semiconductor device and transceiver apparatus
JP4663049B2 (ja) 電界効果トランジスタ、該電界効果トランジスタを含むモノリシックマイクロ波集積回路、及び設計方法
JPH04256206A (ja) Mmic化発振器
JP3098195B2 (ja) 能動直交電力分配器
JPH05251903A (ja) スイッチドライン型移相器
US6800929B1 (en) Semiconductor device
JPH0786851A (ja) 高周波集積回路
JP4754129B2 (ja) 半導体装置
JP2002111392A (ja) 高周波低雑音増幅器
JPH0645810A (ja) マイクロ波増幅器及びその製造方法
JPH06252668A (ja) マイクロ波回路
JP5036105B2 (ja) 高周波半導体集積回路
JP2003168925A (ja) 高周波発振器
JP2000165101A (ja) 高周波スイッチ
JPH04261206A (ja) 増幅器
JP2878049B2 (ja) 高周波用トランジスタ
US20090242988A1 (en) High frequency semiconductor circuit device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees