JPH0786851A - 高周波集積回路 - Google Patents
高周波集積回路Info
- Publication number
- JPH0786851A JPH0786851A JP5225674A JP22567493A JPH0786851A JP H0786851 A JPH0786851 A JP H0786851A JP 5225674 A JP5225674 A JP 5225674A JP 22567493 A JP22567493 A JP 22567493A JP H0786851 A JPH0786851 A JP H0786851A
- Authority
- JP
- Japan
- Prior art keywords
- high frequency
- impedance matching
- integrated circuit
- variable capacitance
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/19011—Structure including integrated passive components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 高周波集積回路のインピーダンス整合を電気
的に調整し、特性「ばらつき」を補償した高性能な高周
波集積回路を得る。 【構成】 能動素子１（ＦＥＴ），および該能動素子１
のインピーダンス整合用の回路７ａ，７ｂが形成されて
なる集積回路基板８上に、可変容量素子３０ａ，３０ｂ
を形成し、可変容量素子３０ａ，３０ｂに印加する電圧
を調整して容量を可変し、該可変容量素子３０ａ，３０
ｂを高周波集積回路のインピーダンス整合回路７ｃ，７
ｄに付加することで、インピーダンス整合の調整を実現
する。 【効果】 高周波集積回路の高周波特性の「ばらつき」
の補償と、高周波特性の最適化が可能となる。
的に調整し、特性「ばらつき」を補償した高性能な高周
波集積回路を得る。 【構成】 能動素子１（ＦＥＴ），および該能動素子１
のインピーダンス整合用の回路７ａ，７ｂが形成されて
なる集積回路基板８上に、可変容量素子３０ａ，３０ｂ
を形成し、可変容量素子３０ａ，３０ｂに印加する電圧
を調整して容量を可変し、該可変容量素子３０ａ，３０
ｂを高周波集積回路のインピーダンス整合回路７ｃ，７
ｄに付加することで、インピーダンス整合の調整を実現
する。 【効果】 高周波集積回路の高周波特性の「ばらつき」
の補償と、高周波特性の最適化が可能となる。
Description
【０００１】
【産業上の利用分野】この発明は、高周波集積回路に関
し、特に高周波帯の集積回路のインピーダンス整合回路
の構成の改良を図ったものに関するものである。
し、特に高周波帯の集積回路のインピーダンス整合回路
の構成の改良を図ったものに関するものである。
【０００２】
【従来の技術】以下、高周波集積回路として、例えば１
ＧＨｚ以上の高周波信号を増幅する、モノリシックマイ
クロ波集積回路増幅器（以下、ＭＭＩＣ増幅器と称す）
を例にとって説明する。図７は例えばＧａＡｓ基板上に
形成された従来のＭＭＩＣ増幅器の回路構成を示す等価
回路図、図８は従来のＭＭＩＣ増幅器のチップのパター
ンの一例を示す平面図である。
ＧＨｚ以上の高周波信号を増幅する、モノリシックマイ
クロ波集積回路増幅器（以下、ＭＭＩＣ増幅器と称す）
を例にとって説明する。図７は例えばＧａＡｓ基板上に
形成された従来のＭＭＩＣ増幅器の回路構成を示す等価
回路図、図８は従来のＭＭＩＣ増幅器のチップのパター
ンの一例を示す平面図である。
【０００３】図７において、１はソースが接地された、
能動素子としての高周波トランジスタ、４は高周波トラ
ンジスタ１によって増幅すべき高周波信号が入力される
入力信号端子、７ａは入力信号端子４と高周波トランジ
スタ１のゲートとの間に接続された、高周波トランジス
タ１のインピーダンス整合回路、２ａおよび３ａは入力
信号端子１とグランドとの間に互いに直列に接続された
インダクタおよびコンデンサ、６ａはこのインダクタ２
ａとコンデンサ３ａとの接続点に接続された高周波トラ
ンジスタ１の直流バイアス印加端子、５はトランジスタ
１によって増幅された高周波信号が出力される出力信号
端子、７ｂは高周波トランジスタ１のドレインと出力信
号端子５との間に接続された、高周波トランジスタ１の
インピーダンス整合回路、２ｂおよび３ｂは出力信号端
子５とグランドとの間に互いに直列に接続されたインダ
クタおよびコンデンサ、６ｂはこのインダクタ２ｂとコ
ンデンサ３ｂとの接続点に接続された高周波トランジス
タ１の直流バイアス印加端子である。
能動素子としての高周波トランジスタ、４は高周波トラ
ンジスタ１によって増幅すべき高周波信号が入力される
入力信号端子、７ａは入力信号端子４と高周波トランジ
スタ１のゲートとの間に接続された、高周波トランジス
タ１のインピーダンス整合回路、２ａおよび３ａは入力
信号端子１とグランドとの間に互いに直列に接続された
インダクタおよびコンデンサ、６ａはこのインダクタ２
ａとコンデンサ３ａとの接続点に接続された高周波トラ
ンジスタ１の直流バイアス印加端子、５はトランジスタ
１によって増幅された高周波信号が出力される出力信号
端子、７ｂは高周波トランジスタ１のドレインと出力信
号端子５との間に接続された、高周波トランジスタ１の
インピーダンス整合回路、２ｂおよび３ｂは出力信号端
子５とグランドとの間に互いに直列に接続されたインダ
クタおよびコンデンサ、６ｂはこのインダクタ２ｂとコ
ンデンサ３ｂとの接続点に接続された高周波トランジス
タ１の直流バイアス印加端子である。
【０００４】そして、図８に示すように、上記各素子
１，２ａ，２ｂ，３ａ，３ｂ、各信号端子４，５，６
ａ，６ｂ、および整合回路７ａ，７ｂは１つの集積回路
基板８上に形成されており、各回路要素の間を接続する
配線パターンは例えばＡｕ系の配線金属により形成され
ている。
１，２ａ，２ｂ，３ａ，３ｂ、各信号端子４，５，６
ａ，６ｂ、および整合回路７ａ，７ｂは１つの集積回路
基板８上に形成されており、各回路要素の間を接続する
配線パターンは例えばＡｕ系の配線金属により形成され
ている。
【０００５】次に動作について説明する。入力信号端子
４に印加された信号は、高周波トランジスタ１により増
幅され、出力信号端子５より取り出される。ここで、高
周波トランジスタ１を動作させるための直流バイアス
は、直流バイアス印加端子６ａ，６ｂより供給される。
コンデンサ３ａおよび３ｂ、およびインダクタ２ａおよ
び２ｂは、高周波トランジスタ１の直流バイアス印加回
路として作用し、直流成分のみを通し、高周波信号成分
を阻止する。そして、高周波トランジスタ１の入，出力
インピーダンスを所定の特性インピーダンスに整合させ
るため、インピーダンス整合回路７が用いられる。
４に印加された信号は、高周波トランジスタ１により増
幅され、出力信号端子５より取り出される。ここで、高
周波トランジスタ１を動作させるための直流バイアス
は、直流バイアス印加端子６ａ，６ｂより供給される。
コンデンサ３ａおよび３ｂ、およびインダクタ２ａおよ
び２ｂは、高周波トランジスタ１の直流バイアス印加回
路として作用し、直流成分のみを通し、高周波信号成分
を阻止する。そして、高周波トランジスタ１の入，出力
インピーダンスを所定の特性インピーダンスに整合させ
るため、インピーダンス整合回路７が用いられる。
【０００６】
【発明が解決しようとする課題】従来のＭＭＩＣ増幅器
は以上のように構成されているので、インピーダンス整
合回路の特性を調整することが不可能である。このた
め、高周波トランジスタの性能に「ばらつき」があると
所望のインピーダンス整合特性を得ることができず、目
的とするところの利得特性が得られないなどの問題点が
あった。
は以上のように構成されているので、インピーダンス整
合回路の特性を調整することが不可能である。このた
め、高周波トランジスタの性能に「ばらつき」があると
所望のインピーダンス整合特性を得ることができず、目
的とするところの利得特性が得られないなどの問題点が
あった。
【０００７】この発明は上記のような問題点を解消する
ためになされたもので、インピーダンス整合回路の調整
が可能な高周波集積回路を提供することを目的とする。
ためになされたもので、インピーダンス整合回路の調整
が可能な高周波集積回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】この発明に係る高周波集
積回路は、半導体基板上に、能動素子と、この能動素子
のインピーダンス整合を行なう高周波回路と、この高周
波回路のインピーダンス整合の調整を行なうための可変
容量素子とを形成するようにしたものである。
積回路は、半導体基板上に、能動素子と、この能動素子
のインピーダンス整合を行なう高周波回路と、この高周
波回路のインピーダンス整合の調整を行なうための可変
容量素子とを形成するようにしたものである。
【０００９】また、この発明に係る高周波集積回路は、
半導体基板上に、能動素子と、この能動素子のインピー
ダンス整合を行なう高周波回路とを形成し、上記半導体
基板とは別の半導体基板上に、上記高周波回路のインピ
ーダンス整合の調整を行なうための可変容量素子を形成
するようにしたものである。
半導体基板上に、能動素子と、この能動素子のインピー
ダンス整合を行なう高周波回路とを形成し、上記半導体
基板とは別の半導体基板上に、上記高周波回路のインピ
ーダンス整合の調整を行なうための可変容量素子を形成
するようにしたものである。
【００１０】さらに、この発明に係る高周波集積回路
は、半導体基板上に、能動素子と、この能動素子のイン
ピーダンス整合を行なう高周波回路と、この高周波回路
のインピーダンス整合の調整を行なうための可変容量素
子と、この可変容量素子と相互に並列に接続された固定
容量素子とを形成するようにしたものである。
は、半導体基板上に、能動素子と、この能動素子のイン
ピーダンス整合を行なう高周波回路と、この高周波回路
のインピーダンス整合の調整を行なうための可変容量素
子と、この可変容量素子と相互に並列に接続された固定
容量素子とを形成するようにしたものである。
【００１１】
【作用】この発明においては、能動素子，および該能動
素子のインピーダンス整合用の高周波回路が形成されて
なる集積回路基板上に、可変容量素子を形成し、これを
インピーダンス整合回路と電気的に接続し、インピーダ
ンス整合回路の特性を、可変容量素子の容量値を調整す
ることにより変化，調整するようにしたので、可変容量
素子の容量値を電気的に調整することで、インピーダン
ス整合回路の特性を変化させ、高周波トランジスタの特
性「ばらつき」を補正するから、高周波集積回路の特性
が均一，かつ良好なものとなる。
素子のインピーダンス整合用の高周波回路が形成されて
なる集積回路基板上に、可変容量素子を形成し、これを
インピーダンス整合回路と電気的に接続し、インピーダ
ンス整合回路の特性を、可変容量素子の容量値を調整す
ることにより変化，調整するようにしたので、可変容量
素子の容量値を電気的に調整することで、インピーダン
ス整合回路の特性を変化させ、高周波トランジスタの特
性「ばらつき」を補正するから、高周波集積回路の特性
が均一，かつ良好なものとなる。
【００１２】また、この発明においては、能動素子，お
よび該能動素子のインピーダンス整合用の高周波回路が
形成されてなる集積回路基板とは別の半導体基板上に、
可変容量素子を形成し、これをインピーダンス整合回路
と電気的に接続し、インピーダンス整合回路の特性を、
可変容量素子の容量値を調整することにより変化，調整
するようにしたので、可変容量素子の容量値を電気的に
調整することで、高周波回路の特性を変化させ、高周波
トランジスタの特性「ばらつき」を補正するから、高周
波集積回路の特性が均一，かつ良好なものとなり、かつ
本来の集積回路基板のサイズが縮小される。
よび該能動素子のインピーダンス整合用の高周波回路が
形成されてなる集積回路基板とは別の半導体基板上に、
可変容量素子を形成し、これをインピーダンス整合回路
と電気的に接続し、インピーダンス整合回路の特性を、
可変容量素子の容量値を調整することにより変化，調整
するようにしたので、可変容量素子の容量値を電気的に
調整することで、高周波回路の特性を変化させ、高周波
トランジスタの特性「ばらつき」を補正するから、高周
波集積回路の特性が均一，かつ良好なものとなり、かつ
本来の集積回路基板のサイズが縮小される。
【００１３】さらに、この発明においては、能動素子，
および該能動素子のインピーダンス整合用の高周波回路
が形成されてなる集積回路基板上に、可変容量素子およ
びこれに並列に固定容量素子を形成し、これをインピー
ダンス整合回路と電気的に接続し、インピーダンス整合
回路の特性を、可変容量素子の容量値を調整することに
より変化，調整するようにしたので、可変容量素子の容
量値を電気的に調整することで、固定容量素子の容量値
の微調整が可能となり、高周波回路の特性を変化させ、
高周波トランジスタの特性「ばらつき」を補正するか
ら、高周波集積回路の特性が均一，かつ良好なものとな
る。
および該能動素子のインピーダンス整合用の高周波回路
が形成されてなる集積回路基板上に、可変容量素子およ
びこれに並列に固定容量素子を形成し、これをインピー
ダンス整合回路と電気的に接続し、インピーダンス整合
回路の特性を、可変容量素子の容量値を調整することに
より変化，調整するようにしたので、可変容量素子の容
量値を電気的に調整することで、固定容量素子の容量値
の微調整が可能となり、高周波回路の特性を変化させ、
高周波トランジスタの特性「ばらつき」を補正するか
ら、高周波集積回路の特性が均一，かつ良好なものとな
る。
【００１４】
【実施例】実施例１．以下、この発明の一実施例を図に
ついて説明する。図１はこの発明の第１の実施例による
ＭＭＩＣ増幅器の回路構成を示す等価回路図、図２は図
１に示したＭＭＩＣ増幅器のチップのパターンを示す平
面図である。図１において、図７と同一符号は同一のも
のであり、１はソースが接地された、能動素子としての
高周波トランジスタ、４は高周波トランジスタ１によっ
て増幅すべき高周波信号が入力される入力信号端子、７
ａは入力信号端子４と高周波トランジスタ１のゲートと
の間に接続された、高周波トランジスタ１のインピーダ
ンス整合回路、２ａおよび３ａは入力信号端子１とグラ
ンドとの間に互いに直列に接続されたインダクタおよび
コンデンサ、６ａはこのインダクタ２ａとコンデンサ３
ａとの接続点に接続された高周波トランジスタ１の直流
バイアス印加端子、５はトランジスタ１によって増幅さ
れた高周波信号が出力される出力信号端子、７ｂは高周
波トランジスタ１のドレインと出力信号端子５との間に
接続された、高周波トランジスタ１のインピーダンス整
合回路、２ｂおよび３ｂは出力信号端子５とグランドと
の間に互いに直列に接続されたインダクタおよびコンデ
ンサ、６ｂはこのインダクタ２ｂとコンデンサ３ｂとの
接続点に接続された高周波トランジスタ１の直流バイア
ス印加端子である。また、７ｃ，７ｄおよび３０ａ，３
０ｂおよび３１ａ，３１ｂはこの第１の実施例で新たに
設けられた構成要素である。
ついて説明する。図１はこの発明の第１の実施例による
ＭＭＩＣ増幅器の回路構成を示す等価回路図、図２は図
１に示したＭＭＩＣ増幅器のチップのパターンを示す平
面図である。図１において、図７と同一符号は同一のも
のであり、１はソースが接地された、能動素子としての
高周波トランジスタ、４は高周波トランジスタ１によっ
て増幅すべき高周波信号が入力される入力信号端子、７
ａは入力信号端子４と高周波トランジスタ１のゲートと
の間に接続された、高周波トランジスタ１のインピーダ
ンス整合回路、２ａおよび３ａは入力信号端子１とグラ
ンドとの間に互いに直列に接続されたインダクタおよび
コンデンサ、６ａはこのインダクタ２ａとコンデンサ３
ａとの接続点に接続された高周波トランジスタ１の直流
バイアス印加端子、５はトランジスタ１によって増幅さ
れた高周波信号が出力される出力信号端子、７ｂは高周
波トランジスタ１のドレインと出力信号端子５との間に
接続された、高周波トランジスタ１のインピーダンス整
合回路、２ｂおよび３ｂは出力信号端子５とグランドと
の間に互いに直列に接続されたインダクタおよびコンデ
ンサ、６ｂはこのインダクタ２ｂとコンデンサ３ｂとの
接続点に接続された高周波トランジスタ１の直流バイア
ス印加端子である。また、７ｃ，７ｄおよび３０ａ，３
０ｂおよび３１ａ，３１ｂはこの第１の実施例で新たに
設けられた構成要素である。
【００１５】７ｃおよび３０ａはインピーダンス整合回
路７ａと高周波トランジスタ１のゲートとの接続点と、
グランドとの間に相互に直列に接続されたインピーダン
ス整合回路および可変容量素子、３１ａはインピーダン
ス整合回路７ｃと可変容量素子３０ａとの接続点に接続
された電圧供給端子であり、可変容量素子３０ａは、電
圧供給端子３１ａによってその印加電圧を可変すること
で、その容量値の調整が可能となっている。
路７ａと高周波トランジスタ１のゲートとの接続点と、
グランドとの間に相互に直列に接続されたインピーダン
ス整合回路および可変容量素子、３１ａはインピーダン
ス整合回路７ｃと可変容量素子３０ａとの接続点に接続
された電圧供給端子であり、可変容量素子３０ａは、電
圧供給端子３１ａによってその印加電圧を可変すること
で、その容量値の調整が可能となっている。
【００１６】また、７ｄおよび３０ｂは高周波トランジ
スタ１のドレインとインピーダンス整合回路７ｂとの接
続点と、グランドとの間に相互に直列に接続されたイン
ピーダンス整合回路および可変容量素子、３１ｂはイン
ピーダンス整合回路７ｄと可変容量素子３０ｂとの接続
点に接続された電圧供給端子であり、可変容量素子３０
ｂは、電圧供給端子３１ｂによってその印加電圧を可変
することで、その容量値の調整が可能となっている。
スタ１のドレインとインピーダンス整合回路７ｂとの接
続点と、グランドとの間に相互に直列に接続されたイン
ピーダンス整合回路および可変容量素子、３１ｂはイン
ピーダンス整合回路７ｄと可変容量素子３０ｂとの接続
点に接続された電圧供給端子であり、可変容量素子３０
ｂは、電圧供給端子３１ｂによってその印加電圧を可変
することで、その容量値の調整が可能となっている。
【００１７】そして図２に示すように、上記各素子１，
２ａ，２ｂ，３ａ，３ｂ，３０ａ，３０ｂ、各信号端子
４，５，６ａ，６ｂ，３１ａ，３１ｂ、および整合回路
７ａ，７ｂ，７ｃ，７ｄは１つの集積回路基板８上に形
成されており、各回路要素の間を接続する配線パターン
は例えばＡｕ系の配線金属により形成されている。
２ａ，２ｂ，３ａ，３ｂ，３０ａ，３０ｂ、各信号端子
４，５，６ａ，６ｂ，３１ａ，３１ｂ、および整合回路
７ａ，７ｂ，７ｃ，７ｄは１つの集積回路基板８上に形
成されており、各回路要素の間を接続する配線パターン
は例えばＡｕ系の配線金属により形成されている。
【００１８】次に動作について説明する。入力信号端子
４に印加された信号は、高周波トランジスタ１により増
幅され、出力信号端子５より取り出される。ここで、高
周波トランジスタ１を動作させるための直流バイアス
は、直流バイアス印加端子６ａ，６ｂより供給される。
コンデンサ３ａおよび３ｂ、およびインダクタ２ａおよ
び２ｂは、高周波トランジスタ１の直流バイアス印加回
路として作用し、直流成分のみを通し、高周波信号成分
を阻止する。高周波トランジスタ１の入，出力インピー
ダンスを所定の特性インピーダンスに整合させるため、
インピーダンス整合回路７ａ，７ｂが用いられる。
４に印加された信号は、高周波トランジスタ１により増
幅され、出力信号端子５より取り出される。ここで、高
周波トランジスタ１を動作させるための直流バイアス
は、直流バイアス印加端子６ａ，６ｂより供給される。
コンデンサ３ａおよび３ｂ、およびインダクタ２ａおよ
び２ｂは、高周波トランジスタ１の直流バイアス印加回
路として作用し、直流成分のみを通し、高周波信号成分
を阻止する。高周波トランジスタ１の入，出力インピー
ダンスを所定の特性インピーダンスに整合させるため、
インピーダンス整合回路７ａ，７ｂが用いられる。
【００１９】以上の動作は従来の装置と同様であるが、
本第１の実施例では、高周波トランジスタ１の性能に
「ばらつき」があり、所望のインピーダンス整合特性が
得られない場合の対策として、高周波トランジスタ１の
入，出力インピーダンスであるところのインダクタ２
ａ，２ｂを所定の特性インピーダンスに整合させるため
に、インピーダンス整合回路７ｃ，７ｄと可変容量素子
３０ａ，３０ｂとを設け、該可変容量素子３０ａ，３０
ｂに印加される電圧を調整することによりインピーダン
ス整合を可変できるようにしている。したがって、高周
波トランジスタ１の特性に「ばらつき」がある場合にお
いても、可変容量素子３０ａ，３０ｂの電圧供給端子３
１ａ，３１ｂに印加する電圧を調整して、可変容量素子
３０ａ，３０ｂの容量を例えば数十ｐＦ変化させること
により、インピーダンス整合を調整して、所望の高周波
特性を得ることができる。
本第１の実施例では、高周波トランジスタ１の性能に
「ばらつき」があり、所望のインピーダンス整合特性が
得られない場合の対策として、高周波トランジスタ１の
入，出力インピーダンスであるところのインダクタ２
ａ，２ｂを所定の特性インピーダンスに整合させるため
に、インピーダンス整合回路７ｃ，７ｄと可変容量素子
３０ａ，３０ｂとを設け、該可変容量素子３０ａ，３０
ｂに印加される電圧を調整することによりインピーダン
ス整合を可変できるようにしている。したがって、高周
波トランジスタ１の特性に「ばらつき」がある場合にお
いても、可変容量素子３０ａ，３０ｂの電圧供給端子３
１ａ，３１ｂに印加する電圧を調整して、可変容量素子
３０ａ，３０ｂの容量を例えば数十ｐＦ変化させること
により、インピーダンス整合を調整して、所望の高周波
特性を得ることができる。
【００２０】実施例２．図３はこの発明の第２の実施例
による高周波集積回路を示す等価回路図、図４はそのチ
ップのパターンを示す平面図である。図３において、３
０は可変容量素子であり、この第２の実施例では、図２
と同様のパターンにより形成された、図１の７ｃ，７ｄ
に相当するインピーダンス整合回路７ｅ，７ｆの他端に
可変容量素子を設けるのではなく、集積回路基板８上に
他の回路要素とは独立にこれを設けるようにしている。
また、７０は集積回路基板８とは別の基板上に形成され
た外部インピーダンス整合回路、３１はこの外部インピ
ーダンス整合回路７０が形成された基板上に設けられた
電圧供給端子、５ａは図１の５に相当する出力信号端
子、５ｂはこの集積回路基板８の出力信号端子５ａから
の信号が入力される入力信号端子であり、外部インピー
ダンス整合回路７０の一端が接続されている。５ｃは外
部インピーダンス整合回路７０によってインピーダンス
整合がとられた信号が外部に出力される出力信号端子、
９ａは可変容量素子３０の非グランド側に接続された端
子、９ｂは外部インピーダンス整合回路７０の他端が接
続された端子である。
による高周波集積回路を示す等価回路図、図４はそのチ
ップのパターンを示す平面図である。図３において、３
０は可変容量素子であり、この第２の実施例では、図２
と同様のパターンにより形成された、図１の７ｃ，７ｄ
に相当するインピーダンス整合回路７ｅ，７ｆの他端に
可変容量素子を設けるのではなく、集積回路基板８上に
他の回路要素とは独立にこれを設けるようにしている。
また、７０は集積回路基板８とは別の基板上に形成され
た外部インピーダンス整合回路、３１はこの外部インピ
ーダンス整合回路７０が形成された基板上に設けられた
電圧供給端子、５ａは図１の５に相当する出力信号端
子、５ｂはこの集積回路基板８の出力信号端子５ａから
の信号が入力される入力信号端子であり、外部インピー
ダンス整合回路７０の一端が接続されている。５ｃは外
部インピーダンス整合回路７０によってインピーダンス
整合がとられた信号が外部に出力される出力信号端子、
９ａは可変容量素子３０の非グランド側に接続された端
子、９ｂは外部インピーダンス整合回路７０の他端が接
続された端子である。
【００２１】次に動作について説明する。入力信号端子
４に印加された信号は、高周波トランジスタ１により増
幅され、出力信号端子５ａより外部に取り出され、外部
インピーダンス整合回路７０が形成された基板の端子５
ｂ，５ｃを介して外部に出力される。ここで、高周波ト
ランジスタ１を動作させるための直流バイアスは、直流
バイアス印加端子６ａ，６ｂより供給される。コンデン
サ３ａおよび３ｂ、およびインダクタ２ａおよび２ｂ
は、高周波トランジスタ１の直流バイアス印加回路とし
て作用し、直流成分のみを通し、高周波信号成分を阻止
する。高周波トランジスタ１の入，出力インピーダンス
を所定の特性インピーダンスに整合させるため、インピ
ーダンス整合回路７ａ，７ｂが用いられる。
４に印加された信号は、高周波トランジスタ１により増
幅され、出力信号端子５ａより外部に取り出され、外部
インピーダンス整合回路７０が形成された基板の端子５
ｂ，５ｃを介して外部に出力される。ここで、高周波ト
ランジスタ１を動作させるための直流バイアスは、直流
バイアス印加端子６ａ，６ｂより供給される。コンデン
サ３ａおよび３ｂ、およびインダクタ２ａおよび２ｂ
は、高周波トランジスタ１の直流バイアス印加回路とし
て作用し、直流成分のみを通し、高周波信号成分を阻止
する。高周波トランジスタ１の入，出力インピーダンス
を所定の特性インピーダンスに整合させるため、インピ
ーダンス整合回路７ａ，７ｂが用いられる。
【００２２】以上の動作は、従来装置とほぼ同様である
が、本第２の実施例では、高周波トランジスタ１の性能
に「ばらつき」があり、所望のインピーダンス整合特性
が得られない場合の対策として、集積回路基板８上に可
変容量素子３０を単独に形成し、これを集積回路基板８
外部のインピーダンス整合回路７０と電気的に接続し、
上記第１の実施例と同様に、電圧供給端子３１を介して
可変容量素子３０に印加される電圧を調整することによ
りインピーダンス整合を可変できるようにしている。し
たがって、高周波トランジスタ１の特性に「ばらつき」
がある場合においても、可変容量素子３０の電圧供給端
子３１に印加する電圧を調整することにより、可変容量
素子３０の容量を例えば数十ｐＦ変化させることによ
り、インピーダンス整合を調整して、所望の高周波特性
を得ることができる。
が、本第２の実施例では、高周波トランジスタ１の性能
に「ばらつき」があり、所望のインピーダンス整合特性
が得られない場合の対策として、集積回路基板８上に可
変容量素子３０を単独に形成し、これを集積回路基板８
外部のインピーダンス整合回路７０と電気的に接続し、
上記第１の実施例と同様に、電圧供給端子３１を介して
可変容量素子３０に印加される電圧を調整することによ
りインピーダンス整合を可変できるようにしている。し
たがって、高周波トランジスタ１の特性に「ばらつき」
がある場合においても、可変容量素子３０の電圧供給端
子３１に印加する電圧を調整することにより、可変容量
素子３０の容量を例えば数十ｐＦ変化させることによ
り、インピーダンス整合を調整して、所望の高周波特性
を得ることができる。
【００２３】この第２の実施例による高周波集積回路で
は、外部のインピーダンス整合回路を用いるために、第
１の実施例に比べ半導体基板上に形成されるインピーダ
ンス整合回路の面積を低減することができ、ＭＭＩＣチ
ップの面積の増加を最小限に止めることができ、これに
よるコストダウンを行うことができる効果がある。
は、外部のインピーダンス整合回路を用いるために、第
１の実施例に比べ半導体基板上に形成されるインピーダ
ンス整合回路の面積を低減することができ、ＭＭＩＣチ
ップの面積の増加を最小限に止めることができ、これに
よるコストダウンを行うことができる効果がある。
【００２４】実施例３．図５はこの発明の第３の実施例
による高周波集積回路を示す等価回路図、図６はそのチ
ップのパターンを示す平面図である。図５において、３
ｃ，３ｄは集積回路基板８上に、可変容量素子３０ａ，
３０ｂと並列に接続されるように形成されたコンデンサ
である。
による高周波集積回路を示す等価回路図、図６はそのチ
ップのパターンを示す平面図である。図５において、３
ｃ，３ｄは集積回路基板８上に、可変容量素子３０ａ，
３０ｂと並列に接続されるように形成されたコンデンサ
である。
【００２５】この第３の実施例では、コンデンサ３ｃ，
３ｄと並列に、該半導体基板上にて上記可変容量素子３
０ａ，３０ｂが接続されており、電圧供給端子３１ｃ，
３１ｄを介して可変容量素子３０ａ，３０ｂに印加され
る電圧を調整することにより、調整可能な容量値にコン
デンサ３の容量値を加算できるように構成してある。
３ｄと並列に、該半導体基板上にて上記可変容量素子３
０ａ，３０ｂが接続されており、電圧供給端子３１ｃ，
３１ｄを介して可変容量素子３０ａ，３０ｂに印加され
る電圧を調整することにより、調整可能な容量値にコン
デンサ３の容量値を加算できるように構成してある。
【００２６】この第３の実施例による高周波集積回路で
は、高周波トランジスタ１の特性「ばらつき」を補正す
る際に必要となる容量値が可変容量素子３０ａ，３０ｂ
の変化幅内で達成できない場合に、半導体基板上にこの
可変容量素子３０ａ，３０ｂと並列に接続されるように
形成されたコンデンサ３ｃ，３ｄの容量値をオフセット
として加えることにより、高周波トランジスタ１の特性
「ばらつき」を必要に応じて補正することができる。
は、高周波トランジスタ１の特性「ばらつき」を補正す
る際に必要となる容量値が可変容量素子３０ａ，３０ｂ
の変化幅内で達成できない場合に、半導体基板上にこの
可変容量素子３０ａ，３０ｂと並列に接続されるように
形成されたコンデンサ３ｃ，３ｄの容量値をオフセット
として加えることにより、高周波トランジスタ１の特性
「ばらつき」を必要に応じて補正することができる。
【００２７】実施例４．なお、上記図３に示された第３
の実施例においても、可変容量素子３０に並列に固定の
コンデンサを接続するようにしてもよい。この場合、高
周波トランジスタ１の特性「ばらつき」を補正する際に
必要となる容量値が可変容量素子３０の変化幅内で達成
できない場合に、集積回路基板８上に可変容量素子３０
に並列に接続されるように形成された固定のコンデンサ
の容量値をオフセットとして加えることにより、高周波
トランジスタ１の特性「ばらつき」を補正することがで
きるとともに、第１の実施例に比べ半導体基板上に形成
されるインピーダンス整合回路の面積を低減することが
でき、ＭＭＩＣチップの面積の増加を最小限に止めるこ
とができ、これによるコストダウンを行うことができ
る。
の実施例においても、可変容量素子３０に並列に固定の
コンデンサを接続するようにしてもよい。この場合、高
周波トランジスタ１の特性「ばらつき」を補正する際に
必要となる容量値が可変容量素子３０の変化幅内で達成
できない場合に、集積回路基板８上に可変容量素子３０
に並列に接続されるように形成された固定のコンデンサ
の容量値をオフセットとして加えることにより、高周波
トランジスタ１の特性「ばらつき」を補正することがで
きるとともに、第１の実施例に比べ半導体基板上に形成
されるインピーダンス整合回路の面積を低減することが
でき、ＭＭＩＣチップの面積の増加を最小限に止めるこ
とができ、これによるコストダウンを行うことができ
る。
【００２８】また、上記第１ないし第３の実施例ではモ
ノリシックマイクロ波集積回路増幅器を例にとって説明
したが、マイクロ波帯の高周波発振器やミキサ等にも応
用することができ、上記第１ないし第３の各実施例と同
様の効果を得ることができる。
ノリシックマイクロ波集積回路増幅器を例にとって説明
したが、マイクロ波帯の高周波発振器やミキサ等にも応
用することができ、上記第１ないし第３の各実施例と同
様の効果を得ることができる。
【００２９】
【発明の効果】以上のように、この発明に係る高周波集
積回路によれば、半導体基板上に、能動素子と、この能
動素子のインピーダンス整合を行なう高周波回路と、こ
の高周波回路のインピーダンス整合の調整を行なうため
の可変容量素子とを形成するようにしたので、可変容量
素子によりインピーダンス整合の調整を行うことがで
き、これにより高周波特性の「ばらつき」が少なく、安
定した特性が得られる高周波集積回路を実現できる効果
がある。
積回路によれば、半導体基板上に、能動素子と、この能
動素子のインピーダンス整合を行なう高周波回路と、こ
の高周波回路のインピーダンス整合の調整を行なうため
の可変容量素子とを形成するようにしたので、可変容量
素子によりインピーダンス整合の調整を行うことがで
き、これにより高周波特性の「ばらつき」が少なく、安
定した特性が得られる高周波集積回路を実現できる効果
がある。
【００３０】また、この発明に係る高周波集積回路によ
れば、半導体基板上に、能動素子と、この能動素子のイ
ンピーダンス整合を行なう高周波回路とを形成し、上記
半導体基板とは別の半導体基板上に、上記高周波回路の
インピーダンス整合の調整を行なうための可変容量素子
を形成するようにしたので、能動素子が形成された半導
体基板の面積の増加を最小限に抑えつつ可変容量素子に
よりインピーダンス整合の調整を行うことができ、これ
により高周波特性の「ばらつき」が少なく、安定した特
性が得られる高周波集積回路を安価に実現できる効果が
ある。
れば、半導体基板上に、能動素子と、この能動素子のイ
ンピーダンス整合を行なう高周波回路とを形成し、上記
半導体基板とは別の半導体基板上に、上記高周波回路の
インピーダンス整合の調整を行なうための可変容量素子
を形成するようにしたので、能動素子が形成された半導
体基板の面積の増加を最小限に抑えつつ可変容量素子に
よりインピーダンス整合の調整を行うことができ、これ
により高周波特性の「ばらつき」が少なく、安定した特
性が得られる高周波集積回路を安価に実現できる効果が
ある。
【００３１】さらに、この発明に係る高周波集積回路
は、半導体基板上に、能動素子と、この能動素子のイン
ピーダンス整合を行なう高周波回路と、この高周波回路
のインピーダンス整合の調整を行なうための可変容量素
子と、この可変容量素子と相互に並列に接続された固定
容量素子とを形成するようにしたので、可変容量素子の
みの容量でカバーできない容量値によりインピーダンス
整合の調整を行うことができ、これにより高周波特性の
「ばらつき」が少なく、安定した特性が得られる高周波
集積回路を実現できる効果がある。
は、半導体基板上に、能動素子と、この能動素子のイン
ピーダンス整合を行なう高周波回路と、この高周波回路
のインピーダンス整合の調整を行なうための可変容量素
子と、この可変容量素子と相互に並列に接続された固定
容量素子とを形成するようにしたので、可変容量素子の
みの容量でカバーできない容量値によりインピーダンス
整合の調整を行うことができ、これにより高周波特性の
「ばらつき」が少なく、安定した特性が得られる高周波
集積回路を実現できる効果がある。
【図１】この発明の第１の実施例による高周波集積回路
を示す等価回路図である。
を示す等価回路図である。
【図２】図１の高周波集積回路のチップのパターンを示
す平面図である。
す平面図である。
【図３】この発明の第２の実施例による高周波集積回路
を示す等価回路図である。
を示す等価回路図である。
【図４】図３の高周波集積回路のチップのパターンを示
す平面図である。
す平面図である。
【図５】この発明の第３の実施例による高周波集積回路
を示す等価回路図である。
を示す等価回路図である。
【図６】図５の高周波集積回路のチップのパターンを示
す平面図である。
す平面図である。
【図７】従来の高周波集積回路のチップのパターンを示
す等価回路図である。
す等価回路図である。
【図８】従来の高周波集積回路のチップのパターンを示
す平面図である。
す平面図である。
１ 高周波トランジスタ ２ａ，２ｂ インダクタ ３ａ，３ｂ コンデンサ ４ 入力信号端子 ５ 出力信号端子 ６ 直流バイアス印加端子 ７ａ，７ｂ インピーダンス整合回路 ８ 集積回路基板 ３０，３０ａ，３０ｂ 可変容量素子 ３１ａ，３１ｂ 可変容量素子の電圧供給端子 ７０ 外部インピーダンス整合回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/06 Ｈ０３Ｆ 3/195 7436−5Ｊ
Claims (3)
- 【請求項１】 高周波集積回路において、 半導体基板上に形成された能動素子と、 上記半導体基板上に形成され、上記能動素子のインピー
ダンス整合を行なう高周波回路と、 上記半導体基板上に形成され、上記高周波回路のインピ
ーダンス整合の調整を行なうための可変容量素子とを備
えたことを特徴とする高周波集積回路。 - 【請求項２】 高周波集積回路において、 半導体基板上に形成された能動素子と、 上記半導体基板上に形成され、上記能動素子のインピー
ダンス整合を行なう高周波回路と、 上記半導体基板とは別の半導体基板上に形成され、上記
高周波回路のインピーダンス整合の調整を行なうための
可変容量素子とを備えたことを特徴とする高周波集積回
路。 - 【請求項３】 高周波集積回路において、 半導体基板上に形成された能動素子と、 上記半導体基板上に形成され、上記能動素子のインピー
ダンス整合を行なう高周波回路と、 上記半導体基板上に形成され、上記高周波回路のインピ
ーダンス整合の調整を行なうための可変容量素子と、 上記半導体基板上に形成され、上記可変容量素子と相互
に並列に接続された固定容量素子とを備えたことを特徴
とする高周波集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5225674A JPH0786851A (ja) | 1993-09-10 | 1993-09-10 | 高周波集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5225674A JPH0786851A (ja) | 1993-09-10 | 1993-09-10 | 高周波集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0786851A true JPH0786851A (ja) | 1995-03-31 |
Family
ID=16833008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5225674A Pending JPH0786851A (ja) | 1993-09-10 | 1993-09-10 | 高周波集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0786851A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002299901A (ja) * | 2001-03-29 | 2002-10-11 | Denso Corp | 高周波モジュール |
| JP2002325021A (ja) * | 2001-04-25 | 2002-11-08 | Mitsubishi Electric Corp | マイクロ波広帯域増幅器 |
| KR20030096861A (ko) * | 2002-06-18 | 2003-12-31 | 엘지전자 주식회사 | 전압제어를 통한 주파수 변경 가능한 고주파 증폭기 |
| JP2006148424A (ja) * | 2004-11-18 | 2006-06-08 | Matsushita Electric Ind Co Ltd | 電力増幅器、電力増幅装置及び歪補償回路 |
| JP2006202987A (ja) * | 2005-01-20 | 2006-08-03 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| US8405467B2 (en) | 2007-11-27 | 2013-03-26 | Qualcomm Incorporated | Methods and apparatuses for inductor tuning in radio frequency integrated circuits |
| JP2013522955A (ja) * | 2010-04-07 | 2013-06-13 | ザイリンクス インコーポレイテッド | 積層二重インダクタ構造 |
| WO2021206176A1 (ja) * | 2020-04-10 | 2021-10-14 | 株式会社村田製作所 | 電力増幅装置 |
-
1993
- 1993-09-10 JP JP5225674A patent/JPH0786851A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002299901A (ja) * | 2001-03-29 | 2002-10-11 | Denso Corp | 高周波モジュール |
| JP4547823B2 (ja) * | 2001-03-29 | 2010-09-22 | 株式会社デンソー | 高周波モジュール |
| JP2002325021A (ja) * | 2001-04-25 | 2002-11-08 | Mitsubishi Electric Corp | マイクロ波広帯域増幅器 |
| KR20030096861A (ko) * | 2002-06-18 | 2003-12-31 | 엘지전자 주식회사 | 전압제어를 통한 주파수 변경 가능한 고주파 증폭기 |
| JP2006148424A (ja) * | 2004-11-18 | 2006-06-08 | Matsushita Electric Ind Co Ltd | 電力増幅器、電力増幅装置及び歪補償回路 |
| JP4679883B2 (ja) * | 2004-11-18 | 2011-05-11 | パナソニック株式会社 | 電力増幅器、電力増幅装置及び歪補償回路 |
| JP2006202987A (ja) * | 2005-01-20 | 2006-08-03 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| US8405467B2 (en) | 2007-11-27 | 2013-03-26 | Qualcomm Incorporated | Methods and apparatuses for inductor tuning in radio frequency integrated circuits |
| JP2013522955A (ja) * | 2010-04-07 | 2013-06-13 | ザイリンクス インコーポレイテッド | 積層二重インダクタ構造 |
| WO2021206176A1 (ja) * | 2020-04-10 | 2021-10-14 | 株式会社村田製作所 | 電力増幅装置 |
| US11955931B2 (en) | 2020-04-10 | 2024-04-09 | Murata Manufacturing Co., Ltd. | Power amplifier unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6472941B2 (en) | Distributed amplifier with terminating circuit capable of improving gain flatness at low frequencies | |
| KR100335681B1 (ko) | 반도체장치 | |
| JP2001111364A (ja) | マイクロ波増幅器 | |
| JP2643662B2 (ja) | 高出力電界効果トランジスタ増幅器 | |
| JPH0786851A (ja) | 高周波集積回路 | |
| WO2000075990A1 (en) | High impedance matched rf power transistor | |
| US6710426B2 (en) | Semiconductor device and transceiver apparatus | |
| US6621347B2 (en) | RF power amplifier | |
| KR102128404B1 (ko) | 임피던스 조절이 가능한 mmic 증폭기의 바이어스 회로 | |
| US5339047A (en) | X-band bipolar junction transistor amplifier | |
| JP3303845B2 (ja) | 内部整合型出力ｆｅｔ | |
| US6239670B1 (en) | Short-stub matching circuit | |
| JP4754129B2 (ja) | 半導体装置 | |
| CN112821907A (zh) | 输入阻抗匹配网络和射频前端模组 | |
| JP3886642B2 (ja) | 高周波利得可変増幅回路 | |
| US5338989A (en) | Microwave integrated circuit | |
| US6043713A (en) | Amplifier with temperature compensation function | |
| JPH06252668A (ja) | マイクロ波回路 | |
| JP3120762B2 (ja) | 増幅器 | |
| JPH04287507A (ja) | 電界効果トランジスタ増幅器 | |
| KR960008362Y1 (ko) | 고주파증폭기 | |
| JPH11308060A (ja) | 増幅装置 | |
| JP3208245B2 (ja) | バイアス回路 | |
| JP2023172544A (ja) | 高周波増幅器 | |
| JPH06224660A (ja) | マイクロ波増幅回路 |