JP2004153705A - 増幅型固体撮像装置及びそれを用いた撮像システム - Google Patents

Abstract

【課題】レベル補正に適したアンプ出力が得られる並列出力形式の増幅型固体撮像装置を提供する。
【解決手段】各々増幅型ＭＯＳイメージセンサからなる複数の画素１１を２次元配列してなる撮像領域１０を、奇数番目の画素列からなるブロックＡと、偶数番目の画素列からなるブロックＢとに分割し、ブロックＡ用の水平信号線２２及び出力アンプ３０ａと、ブロックＢ用の水平信号線２３及び出力アンプ３０ｂとを設ける。各垂直信号線１２上の信号電圧はラインメモリ２０に一時記憶する。通常モードでは、水平方向に互いに隣接する２個の画素１１の信号電圧をラインメモリ２０から両出力アンプ３０ａ，３０ｂの各々へ供給する。補正モードではスイッチ２４を閉じて両水平信号線２２，２３を互いに連結することにより、同一画素の信号電圧を両出力アンプ３０ａ，３０ｂの各々へ供給する。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、増幅型固体撮像装置及びそれを用いた撮像システムに関するものである。
【０００２】
【従来の技術】
各々ＡＭＩ（Ａｍｐｌｉｆｉｅｄ ＭＯＳ Ｉｍａｇｅｒ）と呼ばれる増幅型ＭＯＳイメージセンサからなる複数の画素を備えた固体撮像装置が知られている。各画素は、入射光を電荷に変換するためのフォトダイオードと、該変換により発生した電荷の量に応じた信号電圧を供給するためのソースフォロアトランジスタとを有するものである。
【０００３】
ある従来技術によれば、ＭＯＳイメージセンサの撮像領域を複数のブロックに分割し、選択された少なくとも１つのブロック中の画素のみを繰り返し走査することで高フレームレートを実現する（特許文献１参照）。
【０００４】
【特許文献１】
特開平４−２７７９８６号公報
【０００５】
【発明が解決しようとする課題】
デジタルスチルカメラ、デジタルビデオカメラ等の撮像システムにおいて、高精細画像の高速連写や動画撮像の要求が高まっている。
【０００６】
増幅型固体撮像装置を用いた撮像システムにおいて画素数の多い画像を高速に撮像するためには、撮像領域を複数のブロックに分割し、これらのブロックに対応して複数の出力アンプを設ければよい。ところが、このような並列出力形式の増幅型固体撮像装置では出力アンプの特性ばらつきが不可避的に生じるため、アンプ出力における階調レベルのばらつきを補正する必要がある。しかも、非線形のレベル補正が必要である。
【０００７】
本発明の目的は、レベル補正に適したアンプ出力が得られる並列出力形式の増幅型固体撮像装置と、それを用いた撮像システムとを提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、本発明は、並列出力形式の増幅型固体撮像装置において、通常モードでは複数の画素のうちの異なる画素の信号電圧を複数の出力アンプの各々へ供給し、かつ補正モードでは複数の画素のうちの同一画素の信号電圧を複数の出力アンプの各々へ供給することとしたものである。これにより、通常モードで高速撮像を実現できるだけでなく、補正モードでは同一画素に由来する同一の信号電圧を異なる出力アンプから出力させることができ、アンプ出力のレベル補正が可能となる。
【０００９】
【発明の実施の形態】
以下、本発明の実施の形態について図面を用いて説明する。
【００１０】
図１は、本発明に係る増幅型固体撮像装置の構成例を示している。図１の増幅型固体撮像装置１が備える撮像領域１０には、各々ＡＭＩ（Ａｍｐｌｉｆｉｅｄ ＭＯＳ Ｉｍａｇｅｒ）と呼ばれる増幅型ＭＯＳイメージセンサからなる複数の画素（ＰＩＸ）１１が２次元の行列状に配列されている。ここでは説明の便宜上、画素１１の数が２×６であるものとする。
【００１１】
この増幅型固体撮像装置１は、６本の垂直信号線１２と、垂直選択回路１５と、６個の記憶セル（ＭＣ）２１を有するラインメモリ２０と、第１及び第２の水平信号線２２，２３と、スイッチ２４と、水平選択回路２８と、第１及び第２の出力アンプ３０ａ，３０ｂとを更に備えている。垂直選択回路１５は、１２個の画素１１のうち水平１ラインに属する６個の画素の信号電圧が６本の垂直信号線１２上にそれぞれ供給されるように水平１ラインに属する各画素を選択するための回路である。ＲＴはリセット信号、ＲＳは行選択信号である。６本の垂直信号線１２は、各々対応する列に属する画素１１の信号電圧をラインメモリ２０へ伝達するための信号線である。ラインメモリ２０を構成する６個の記憶セル２１は、各々６本の垂直信号線１２のうち対応する垂直信号線上に供給された信号電圧を一時記憶するためのセルである。ＣＬはクランプパルスである。第１の水平信号線２２は、第１の出力アンプ３０ａへ供給すべき信号電圧を伝達するための信号線であって、ラインメモリ２０中の左から数えて奇数番目の記憶セル２１に接続されている。第２の水平信号線２３は、第２の出力アンプ３０ｂへ供給すべき信号電圧を伝達するための信号線であって、ラインメモリ２０中の偶数番目の記憶セル２１に接続されている。つまり、６本の垂直信号線１２のうち互いに隣接する垂直信号線からそれぞれ信号電圧の供給を受ける記憶セル２１は、互いに異なる水平信号線２２，２３に接続されている。水平選択回路２８は、ラインメモリ２０に一時記憶された信号電圧の中から第１及び第２の水平信号線２２，２３の各々へ供給すべき信号電圧を選択するための回路である。スイッチ２４は、補正モードにおいて第１及び第２の水平信号線２２，２３を互いに連結する。ＣＳは列選択信号、ＳＷはスイッチ制御信号、Ｖａは第１の出力アンプ３０ａの出力電圧、Ｖｂは第２の出力アンプ３０ｂの出力電圧である。
【００１２】
図１中の撮像領域１０は、奇数番目の３列からなる第１のブロック（以下、ブロックＡという。）と、偶数番目の３列からなる第２のブロック（以下、ブロックＢという。）とに分割されていることになる。第１の水平信号線２２及び第１の出力アンプ３０ａはブロックＡ用であり、第２の水平信号線２３及び第２の出力アンプ３０ｂはブロックＢ用である。
【００１３】
図２は、図１中の１つの画素１１の詳細構成を示している。図２において、４１はフォトダイオード、４２はソースフォロアトランジスタ、４３は選択トランジスタ、４４はリセットトランジスタである。フォトダイオード４１は、入射光を電荷に変換するための光電変換素子である。ソースフォロアトランジスタ４２は、光電変換により発生した電荷の量に応じた信号電圧を垂直信号線１２へ供給するためのアンプである。選択トランジスタ４３は行選択信号ＲＳを、リセットトランジスタ４４はリセット信号ＲＴをそれぞれ垂直選択回路１５から受け取るようになっている。
【００１４】
図３は、図１中の１つの記憶セル２１の詳細構成を示している。図３において、５０はノイズリダクション部、５１はメモリ用キャパシタ、５２は選択トランジスタである。ノイズリダクション部５０は、キャパシタ５３と、クランプトランジスタ５４とを有する。メモリ用キャパシタ５１は、キャパシタ５３を介して垂直信号線１２に接続されている。選択トランジスタ５２は水平選択回路２８から列選択信号ＣＳを、クランプトランジスタ５４は垂直選択回路１５からクランプパルスＣＬをそれぞれ受け取るようになっている。ノイズリダクション部５０では、画素１１におけるリセット信号ＲＴのアサート直後の信号電圧（黒レベル）を選択して出力すると同時に、クランプトランジスタ５４をオンして黒レベルを電源電圧にクランプする。これにより、画素１１中のソースフォロアトランジスタ４２のばらつきによる黒レベル変動を抑える。なお、画素１１中のフォトダイオード４１に電荷が蓄積されると、ソースフォロアトランジスタ４２のゲート電圧は下がる。
【００１５】
さて、図１の構成によれば、垂直選択回路１５により水平１ラインに属する６個の画素１１が同時に選択される結果、これらの画素１１の信号電圧が６本の垂直信号線１２上にそれぞれ供給される。ラインメモリ２０は、６本の垂直信号線１２上の信号電圧をそれぞれ一時記憶する。露光時間は、フォトダイオード４１がリセットされた時刻から、垂直選択回路１５により画素１１が選択されてラインメモリ２０に信号電圧が記憶された時刻までである。つまり、１ラインに属する各画素１１の露光時間が全て同じ時間となる。
【００１６】
通常モードではスイッチ２４が開かれて、ラインメモリ２０に一時記憶された各画素１１の信号電圧が水平選択回路２８により順次選択される。この際、ラインメモリ２０中の左から数えて例えば１番目と２番目の記憶セル２１が同時に選択される結果、水平方向に互いに隣接する２個の画素１１の信号電圧が第１及び第２の出力アンプ３０ａ，３０ｂへそれぞれ供給され、これらの出力アンプ３０ａ，３０ｂから並列に出力電圧Ｖａ，Ｖｂが得られる。一方、補正モードではスイッチ２４が閉じられて、同一画素の信号電圧が第１及び第２の出力アンプ３０ａ，３０ｂの各々へ供給される。この際の出力電圧Ｖａ，Ｖｂが両出力アンプ３０ａ，３０ｂの特性ばらつきを表す。なお、撮像領域１０中の１２個の画素１１のいずれもが補正用の信号電圧を供給することができる。
【００１７】
図４は、図１の増幅型固体撮像装置１を用いた撮像システムの構成例を示している。図４において、２ａ及び２ｂは第１及び第２のＡ／Ｄ変換器、３はレベル補正回路、４は処理回路である。第１のＡ／Ｄ変換器２ａは、第１の出力アンプ３０ａの出力電圧Ｖａを第１の階調データ（デジタル値）Ｄａに変換する。第２のＡ／Ｄ変換器２ｂは、第２の出力アンプ３０ｂの出力電圧Ｖｂを第２の階調データＤｂに変換する。レベル補正回路３は、補正モードにおける両階調データＤａ，Ｄｂを用いて両出力電圧Ｖａ，Ｖｂにおける階調レベルのばらつきを補正するための回路である。処理回路４は、補正された階調データＸａ，Ｘｂを用いて輝度信号及び色信号を表す画像データＸを生成するための回路であって、処理用のメモリを内蔵している。通常モードにおいて水平方向に互いに隣接する２個の画素１１の出力が増幅型固体撮像装置１から同時に得られるので、当該２画素出力の加算平均等を実行する処理回路４の構成が簡略化される。
【００１８】
図５は、図４中のレベル補正回路３の詳細構成を示している。図５において、６１は累積ヒストグラム生成部、６２は階調変換テーブル生成部、６３は階調変換部である。累積ヒストグラム生成部６１は、補正モードにおける第１及び第２の階調データＤａ，Ｄｂを用いて、階調別の画素数に関する累積ヒストグラムを撮像領域１０の各ブロック別に生成する。階調変換テーブル生成部６２は、累積ヒストグラム生成部６１により生成された各ブロック別の累積ヒストグラムの差異を低減するように、補正対象ブロックに係る補正前後の階調の対応関係を表すテーブルを生成する。ここでは、第１の階調データＤａに係るブロックＡが補正対象ブロックであるものとして説明する。階調変換部６３は、階調変換テーブル生成部６２により生成されたテーブルを用いて、通常モードにおける補正対象ブロックの階調データＤａを階調別に非線形補正する。Ｘａは、補正された階調データである。
【００１９】
図６は、図５のレベル補正回路３において生成される累積ヒストグラムの例を示している。累積ヒストグラムとは階調別の画素数を低輝度側から累積して作成したものであり、単調増加する特徴を持つ。階調レベルは例えば２５６段階である。図６中のブロックＡ及びＢの累積ヒストグラム曲線は、出力アンプ３０ａ，３０ｂの特性ばらつきに起因した若干の差異を示している。そこで、補正対象のブロックＡの曲線が基準ブロックＢの曲線と一致するように、ブロックＡに係る補正前後の階調の対応関係を表す階調変換テーブルを生成する。このテーブルを用いることで、非線形補正が達成される。
【００２０】
さて、図７は、本発明に係る増幅型固体撮像装置の他の構成例を示している。図７の増幅型固体撮像装置１ａの撮像領域は、左領域（ブロックＡ）１０ａと、右領域（ブロックＢ）１０ｂとに二分されている。第１の水平信号線２２は、各々ブロックＡの互いに隣接した３本の垂直信号線１２上の信号電圧を一時記憶するための３個の記憶セル２１に共通接続されている。第２の水平信号線２３は、各々ブロックＢの互いに隣接した３本の垂直信号線１２上の信号電圧を一時記憶するための３個の記憶セル２１に共通接続されている。つまり、第１及び第２の水平信号線２２，２３のうちのある水平信号線に共通接続された記憶セル２１は、互いに隣接する垂直信号線１２からそれぞれ信号電圧の供給を受けるように構成されている。更に、撮像領域１０ａ，１０ｂとラインメモリ２０との間にスイッチ２５が設けられている。このスイッチ２５は、通常モードにおいてブロックＢ用の３本の垂直信号線１２のうちの左端の垂直信号線上の信号電圧を、これに対応するブロックＢ用の３個の記憶セル２１のうちの左端の記憶セルへ導くとともに、補正モードにおいてブロックＡ用の３本の垂直信号線１２のうちの右端の垂直信号線上の信号電圧を同記憶セルへ導くものである。すなわち、補正モードではブロックＡ中の同一画素の信号電圧が２個の記憶セル２１に同時に一時記憶されるようになっている。
【００２１】
図７の構成によれば、通常モードではスイッチ２５がブロックＢ側に切り換えられて、ラインメモリ２０に一時記憶された各画素１１の信号電圧が水平選択回路２８により順次選択される。この際、ラインメモリ２０中の左から数えて例えば１番目と４番目の記憶セル２１が同時に選択される結果、水平方向に互いに離れた２個の画素１１の信号電圧が第１及び第２の出力アンプ３０ａ，３０ｂへそれぞれ供給され、これらの出力アンプ３０ａ，３０ｂから並列に出力電圧Ｖａ，Ｖｂが得られる。一方、補正モードではスイッチ２５がブロックＡ側に切り換えられて、ブロックＡの右端の列に属する同一画素の信号電圧が第１及び第２の出力アンプ３０ａ，３０ｂの各々へ供給される。この際の出力電圧Ｖａ，Ｖｂが両出力アンプ３０ａ，３０ｂの特性ばらつきを表す。
【００２２】
図８は、本発明に係る増幅型固体撮像装置の更に他の構成例を示している。撮像領域の分割態様は図７と同様である。図８の増幅型固体撮像装置１ｂでは、ラインメモリ２０ａが７個の記憶セル２１を有する。このうちの１個の記憶セル２１は、ブロックＡ用の３本の垂直信号線１２のうちの右端の垂直信号線上の信号電圧を他の６個の記憶セルと同じタイミングで一時記憶し、かつ該一時記憶した信号電圧をブロックＢ用の第２の水平信号線２３へ供給するための付加セルである。
【００２３】
図８の構成によれば、通常モードではラインメモリ２０ａ中の６個の記憶セル２１が水平選択回路２８により２個ずつ順次選択される。一方、補正モードでは、ブロックＡ用の３個の記憶セル２１のうちの右端の記憶セルと、付加セルとが同時に選択されて、ブロックＡの右端の列に属する同一画素の信号電圧が第１及び第２の出力アンプ３０ａ，３０ｂの各々へ供給される。この際の出力電圧Ｖａ，Ｖｂが両出力アンプ３０ａ，３０ｂの特性ばらつきを表す。なお、補正モードでも通常モードと同じ順序で電圧Ｖａ及びＶｂを出力した後に、付加セルに一時記憶された信号電圧に基づく電圧Ｖｂを出力することも可能である。したがって、温度変化等に起因したアンプ特性の経時変化に任意のタイミングで対応することができる。
【００２４】
図９は、本発明に係る増幅型固体撮像装置の更に他の構成例を示している。撮像領域の分割態様は図７及び図８と同様である。図９の増幅型固体撮像装置１ｃは、補正モードにおいて第１及び第２の水平信号線２２，２３を互いに連結するためのスイッチ２６を備えている。
【００２５】
通常モードではスイッチ２６が開かれて、ラインメモリ２０中の６個の記憶セル２１が水平選択回路２８により２個ずつ順次選択される。一方、補正モードではスイッチ２６が閉じられて、同一画素の信号電圧が第１及び第２の出力アンプ３０ａ，３０ｂの各々へ供給される。この際の出力電圧Ｖａ，Ｖｂが両出力アンプ３０ａ，３０ｂの特性ばらつきを表す。なお、撮像領域１０ａ，１０ｂ中の１２個の画素１１のいずれもが補正用の信号電圧を供給することができる。
【００２６】
図１０は、図７〜図９のうちのいずれかの増幅型固体撮像装置１ａ，１ｂ，１ｃを用いた撮像システムの構成例を示している。図１０中の処理回路４は、補正された階調データＸａ，Ｘｂを用いて輝度信号及び色信号を表すブロック別の画像データＹａ，Ｙｂを生成するための回路であって、各ブロック別の処理用メモリを内蔵している。合成回路５は、ブロック別の画像データＹａ，Ｙｂを合成することにより１枚の画像に係るデータＹを生成するための回路である。その他の構成は図４と同様である。
【００２７】
なお、上記増幅型固体撮像装置１，１ａ，１ｂ，１ｃの各々において、撮像領域１０，１０ａ，１０ｂの分割数は３以上でもよい。
【００２８】
【発明の効果】
以上説明してきたとおり、本発明によれば、並列出力形式の増幅型固体撮像装置において、通常モードでは複数の画素のうちの異なる画素の信号電圧を複数の出力アンプの各々へ供給し、かつ補正モードでは複数の画素のうちの同一画素の信号電圧を複数の出力アンプの各々へ供給することとしたので、高速撮像を実現できるとともに、レベル補正に適したアンプ出力が得られる。
【図面の簡単な説明】
【図１】本発明に係る増幅型固体撮像装置の構成例を示すブロック図である。
【図２】図１中の１つの画素の詳細構成を示す回路図である。
【図３】図１中の１つの記憶セルの詳細構成を示す回路図である。
【図４】図１の増幅型固体撮像装置を用いた撮像システムの構成例を示すブロック図である。
【図５】図４中のレベル補正回路の詳細構成を示すブロック図である。
【図６】図５のレベル補正回路において生成される累積ヒストグラムの例を示す説明図である。
【図７】本発明に係る増幅型固体撮像装置の他の構成例を示すブロック図である。
【図８】本発明に係る増幅型固体撮像装置の更に他の構成例を示すブロック図である。
【図９】本発明に係る増幅型固体撮像装置の更に他の構成例を示すブロック図である。
【図１０】図７〜図９のうちのいずれかの増幅型固体撮像装置を用いた撮像システムの構成例を示すブロック図である。
【符号の説明】
１，１ａ，１ｂ，１ｃ 増幅型固体撮像装置
２ａ，２ｂ Ａ／Ｄ変換器
３ レベル補正回路
４ 処理回路
５ 合成回路
１０，１０ａ，１０ｂ 撮像領域
１１ 画素
１２ 垂直信号線
１５ 垂直選択回路
２０，２０ａ ラインメモリ
２１ 記憶セル
２２，２３ 水平信号線
２４，２５，２６ スイッチ
２８ 水平選択回路
３０ａ，３０ｂ 出力アンプ
４１ フォトダイオード（光電変換素子）
４２ ソースフォロアトランジスタ（アンプ）
４３ 選択トランジスタ
４４ リセットトランジスタ
５０ ノイズリダクション部
５１ メモリ用キャパシタ
５２ 選択トランジスタ
５３ キャパシタ
５４ クランプトランジスタ
６１ 累積ヒストグラム生成部
６２ 階調変換テーブル生成部
６３ 階調変換部

Claims (8)

1. 各々入射光を電荷に変換するための光電変換素子と、該変換により発生した電荷の量に応じた信号電圧を供給するためのアンプとを有する複数の画素を備えた増幅型固体撮像装置であって、
   前記複数の画素からなる撮像領域は複数のブロックに分割され、
   前記複数のブロックに対応して設けられた複数の出力アンプと、
   通常モードにおいて前記複数の画素のうちの異なる画素の信号電圧を前記複数の出力アンプの各々へ供給し、かつ補正モードにおいて前記複数の画素のうちの同一画素の信号電圧を前記複数の出力アンプの各々へ供給するための信号電圧供給手段とを更に備えたことを特徴とする増幅型固体撮像装置。
2. 請求項１記載の増幅型固体撮像装置において、
   前記複数の画素は各々増幅型ＭＯＳイメージセンサからなることを特徴とする増幅型固体撮像装置。
3. 請求項１記載の増幅型固体撮像装置において、
   前記複数の画素は２次元の行列状に配列され、
   前記信号電圧供給手段は、
   各々前記複数の画素のうち対応する列に属する画素の信号電圧を伝達するための複数の垂直信号線と、
   前記複数の画素のうち水平１ラインに属する各画素の信号電圧が前記複数の垂直信号線上にそれぞれ供給されるように前記水平１ラインに属する各画素を選択するための垂直選択回路と、
   各々前記複数の垂直信号線のうち対応する垂直信号線上に供給された信号電圧を一時記憶するための複数の記憶セルを有するラインメモリと、
   各々前記複数の出力アンプのうち対応する出力アンプへ供給すべき信号電圧を伝達するための複数の水平信号線と、
   前記ラインメモリに一時記憶された信号電圧の中から前記複数の水平信号線の各々へ供給すべき信号電圧を選択するための水平選択回路とを備えたことを特徴とする増幅型固体撮像装置。
4. 請求項３記載の増幅型固体撮像装置において、
   前記複数の垂直信号線のうち互いに隣接する垂直信号線からそれぞれ信号電圧の供給を受ける記憶セルは互いに異なる水平信号線に接続され、
   前記信号電圧供給手段は、前記補正モードにおいて前記複数の水平信号線を互いに連結するためのスイッチを更に備えたことを特徴とする増幅型固体撮像装置。
5. 請求項３記載の増幅型固体撮像装置において、
   前記複数の水平信号線のうちのある水平信号線に共通接続された記憶セルは互いに隣接する垂直信号線からそれぞれ信号電圧の供給を受けるように構成され、
   前記信号電圧供給手段は、前記補正モードにおいて前記複数のブロックのうちのあるブロック用の特定の垂直信号線上の信号電圧を前記複数の記憶セルのうち他のブロック用の特定の記憶セルへ導くためのスイッチを更に備えたことを特徴とする増幅型固体撮像装置。
6. 請求項３記載の増幅型固体撮像装置において、
   前記複数の水平信号線のうちのある水平信号線に共通接続された記憶セルは互いに隣接する垂直信号線からそれぞれ信号電圧の供給を受けるように構成され、
   前記ラインメモリは、前記複数のブロックのうちのあるブロック用の特定の垂直信号線上の信号電圧を一時記憶し、かつ該一時記憶した信号電圧を前記複数の水平信号線のうち他のブロック用の特定の水平信号線へ供給するための付加セルを更に有することを特徴とする増幅型固体撮像装置。
7. 請求項３記載の増幅型固体撮像装置において、
   前記複数の水平信号線のうちのある水平信号線に共通接続された記憶セルは互いに隣接する垂直信号線からそれぞれ信号電圧の供給を受けるように構成され、
   前記信号電圧供給手段は、前記補正モードにおいて前記複数の水平信号線を互いに連結するためのスイッチを更に備えたことを特徴とする増幅型固体撮像装置。
8. 請求項１〜７のいずれか１項に記載の増幅型固体撮像装置と、前記複数の出力アンプの出力における階調レベルのばらつきを補正するためのレベル補正回路とを備えた撮像システムであって、
   前記レベル補正回路は、
   前記補正モードにおける前記複数の出力アンプの各々の出力に基づく階調データを用いて、階調別の画素数に関する累積ヒストグラムを各ブロック別に生成するための累積ヒストグラム生成部と、
   前記累積ヒストグラム生成部により生成された各ブロック別の累積ヒストグラムの差異を低減するように、前記複数のブロックのうち補正対象ブロックに係る補正前後の階調の対応関係を表すテーブルを生成するための階調変換テーブル生成部と、
   前記生成されたテーブルを用いて、前記複数の出力アンプの出力のうち前記補正対象ブロックに係る出力を階調別に非線形補正するための階調変換部とを有することを特徴とする撮像システム。

Images