JP3840671B2 - 撮像装置 - Google Patents
撮像装置 Download PDFInfo
- Publication number
- JP3840671B2 JP3840671B2 JP06642695A JP6642695A JP3840671B2 JP 3840671 B2 JP3840671 B2 JP 3840671B2 JP 06642695 A JP06642695 A JP 06642695A JP 6642695 A JP6642695 A JP 6642695A JP 3840671 B2 JP3840671 B2 JP 3840671B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- image
- image signal
- shutter control
- pixels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/57—Control of the dynamic range
- H04N25/58—Control of the dynamic range involving two or more exposures
- H04N25/587—Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields
- H04N25/589—Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields with different integration times, e.g. short and long exposures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、ＣＣＤイメージセンサ等の固体撮像素子を用いても実質的にダイナミックレンジが広くとれる撮像装置に関する。
【０００２】
【従来の技術】
撮像装置は、カメラ一体型ビデオテープレコーダ（以下、ＶＴＲという。）やスチルビデオカメラ等のビデオカメラ部として広く使われている。このビデオカメラ部用の撮像装置には、ＣＣＤイメージセンサ等の固体撮像素子が用いられるようになった。
【０００３】
この固体撮像素子は、例えば銀塩写真システムに比較してダイナミックレンジが狭い。このため、逆光時などの撮影時には再生画像上で輝度レベルが著しく高くなったり、低くなったりする。
【０００４】
このような場合、従来の撮像装置では、主被写体に対する露光量が適正になるように絞りを調節していた。しかし、絞りを調節するだけでは、主被写体に対応する適正な再生画像が得られたとしても、背景などにおいては、依然としていわゆる白とびなどが発生してしまうので、背景画像は白一色の画像になってしまう。
【０００５】
このため、従来は、ニー処理（ｋｎｅｅ）により、図１６に示すように、標準光に対する出力を約１．０ＶP-Pの範囲内にレベル圧縮していた。すなわち、従来の固体撮像素子を用いた撮像装置では、図１６の横軸に示す入射光が多くなると、縦軸に示した映像出力レベルが線形に増加してしまい、約１．０ＶP-P内の範囲を越えた出力が存在してしまい画像が白一色になってしまうので、破線で示すようなニー処理によるレベル圧縮を行っていた。入射光に対する出力のレベルを圧縮して、入射光に対するダイナミックレンジを広くとることが考えられる。このニー処理によりレベル圧縮された画像信号は、標準光に対して最大４〜５倍程度のダイナミックレンジとなる。
【０００６】
【発明が解決しようとする課題】
ところで、近年では、ビデオカメラ分野でも高品質の画像が望まれ、広いダイナミックレンジが必要とされるようになり、上記ニー処理による標準光を越えた出力のレベル圧縮によるダイナミックレンジの拡張だけでは、不充分となってきた。
【０００７】
また、特殊効果画像の用途も広がっており、上記レベル圧縮を容易に制御することが望まれてきた。
【０００８】
本発明は、上記実情に鑑みてなされたものであり、入射光に対する出力のレベルを大幅に圧縮して、入射光に対するダイナミックレンジを広くできると共に、圧縮比を容易に制御でき、かつ標準時のＣＣＤ電荷量を高めに設定できＳ／Ｎの向上を可能とする撮像装置の提供を目的とする。
【０００９】
【課題を解決するための手段】
本発明に係る撮像装置は、上記課題を解決するために、受光部からの画像信号を垂直転送部と二つの水平転送部を介して読み出し、フィールド毎に全画素分の上記画像信号を出力する固体撮像手段と、上記固体撮像手段の信号電荷蓄積時間をフィールドごとに交互に異ならせるシャッタ制御手段と、一方の上記水平転送部から出力される信号であって、上記シャッタ制御手段のシャッタ制御がオフされて得られた第１フィールドの信号と上記シャッタ制御手段で信号電荷蓄積時間が短縮されて得られた第２フィールドの信号からなる第１の画像信号、及び、他方の上記水平転送部から出力される信号であって、上記シャッタ制御手段のシャッタ制御がオフされて得られた第２フィールドの信号と上記シャッタ制御手段で信号電荷蓄積時間が短縮されて得られた第１フィールドの信号からなる第２の画像信号の、いずれか一方の信号を１フィールド期間遅延させる遅延手段と、上記第１の画像信号及び上記第２の画像信号の内、上記遅延手段で遅延されていない信号をホワイトクリップ処理し、上記ホワイトクリップ処理をした信号と、上記第１の画像信号及び上記第２の画像信号の内、上記遅延手段で遅延された信号とを加算する加算手段とを備えることを特徴とする。
【００１０】
また、本発明に係る撮像装置は、上記課題を解決するために、受光部からの画像信号を垂直転送部と二つの水平転送部を介して読み出し、フィールド毎に全画素分の上記画像信号を出力する固体撮像手段と、上記固体撮像手段の信号電荷蓄積時間をフィールドごとに交互に異ならせるシャッタ制御手段と、一方の上記水平転送部から出力される信号であって、上記シャッタ制御手段のシャッタ制御がオフされて得られた第１フィールドの信号と上記シャッタ制御手段で信号電荷蓄積時間が短縮されて得られた第２フィールドの信号からなる第１の画像信号、及び、他方の上記水平転送部から出力される信号であって、上記シャッタ制御手段のシャッタ制御がオフされて得られた第２フィールドの信号と上記シャッタ制御手段で信号電荷蓄積時間が短縮されて得られた第１フィールドの信号からなる第２の画像信号の、いずれか一方の信号を１フィールド期間遅延させる遅延手段と、上記第１の画像信号及び上記第２の画像信号の内、上記遅延手段で遅延されていない信号をホワイトクリップ処理し、上記ホワイトクリップ処理をした信号と、上記第１の画像信号及び上記第２の画像信号の内、上記遅延手段で遅延された信号とを比較し合成する比較合成手段とを備えることを特徴とする。
【００１１】
【作用】
本発明に係る撮像装置は、標準露光の画像信号と、電子シャッタ制御に応じて信号電荷蓄積時間が短縮された圧縮画像信号を合成するので、入射光に対する出力のレベル圧縮率を従来に比べて大幅に上昇できる。
【００１２】
【実施例】
以下、本発明に係る撮像装置のいくつかの実施例について図面を参照しながら説明する。
【００１３】
先ず、第１の実施例は、図１に示すように、信号電荷蓄積時間を異ならせて得た二つの画像信号を垂直転送部３と二つの水平転送部４及び５を介して読み出し、フィールド毎に全画素分の上記画像信号を出力する全画素読み出し型ＣＣＤイメージセンサ１と、この全画素読み出し型ＣＣＤイメージセンサ１の上記信号電荷蓄積時間を異ならせるシャッタ制御回路１０と、このシャッタ制御回路１０によって上記信号電荷蓄積時間を異ならせて得た二つの画像信号を合成する合成回路７とを備えて成る撮像装置である。
【００１４】
全画素読み出し型ＣＣＤイメージセンサ１は、図２に示すように、マトリクス状に受光素子２ａと受光素子２ｂを配置し、受光部２を形成している。受光素子２ａは、１フレームを形成する２フィールドの内の奇数（以下、ＯＤＤという。）フィールドライン用であり、受光素子２ｂは、偶数（以下、ＥＶＥＮという。）フィールドライン用である。各受光素子２ａ及び２ｂは、例えばフォトダイオードからなる。
【００１５】
受光素子２ａ及び２ｂが交互に配置された垂直方向には、垂直転送部３が形成される。この垂直転送部３は、受光素子２ａからの画像信号を転送するための転送電極Ｖ5と、受光素子２ｂからの画像信号を転送するための転送電極Ｖ2とを含めた例えば計６つの転送電極Ｖ1，Ｖ2，・・・Ｖ6からなる転送電極部Ｖmを各受光素子２ａ又は２ｂの数だけ有している。
【００１６】
また、この全画素読み出し型ＣＣＤイメージセンサ１は、水平に画像信号を転送する２本の水平転送部４及び５を備える。水平転送部４及び５は、受光素子２ｂから読み出されるＯＤＤフィールドラインの画像信号と、受光素子２ａから読み出されるＥＶＥＮフィールドラインの画像信号とを１／６０秒おきに交互に水平方向に転送する。
【００１７】
水平転送部４から転送された１／６０秒おきに交互に変わるＯＤＤフィールドライン又はＥＶＥＮフィールドラインの画像信号は、相関二重サンプリング（Correlation doubule sampling：以下、ＣＤＳという。）処理回路６に供給され、ノイズ成分が除去される。ＣＤＳ処理回路６の出力であるＣＤＳ画像信号ＳＩＧ1は、合成回路７に供給される。
【００１８】
水平転送部５から転送された１／６０秒おきに交互に変わるＯＤＤフィールドライン又はＥＶＥＮフィールドラインの画像信号は、ＣＤＳ処理回路７に供給され、誤差分が除去される。ＣＤＳ処理回路８の出力であるＣＤＳ画像信号ＳＩＧ2は、フィールドバッファメモリ９及びシャッタ制御回路１０に供給される。
【００１９】
シャッタ制御回路１０は、全画素読み出し型ＣＣＤイメージセンサ１の信号電荷蓄積時間を電子シャッタ機能を用いて制御する。具体的には、シャッタ制御をオフにして標準の電荷蓄積時間による標準画像信号を得、シャッタ制御をオンにして電荷蓄積時間を短縮し圧縮画像信号を得る。このため、ＣＤＳ処理回路６から出力されるＣＤＳ画像信号ＳＩＧ1は、標準露光のＯＤＤフィールド成分ＳＩＧ1Oと短縮電荷蓄積時間のＥＶＥフィールド成分ｓｉｇ1Eに分けられている。また、ＣＤＳ処理回路８から出力されるＣＤＳ画像信号ＳＩＧ2は、標準露光のＥＶＥＮフィールド成分ＳＩＧ2Eと短縮電荷蓄積時間のＯＤＤフィールド成分ｓｉｇ2Oに分けられている。
【００２０】
フィールドバッファメモリ９は、ＣＤＳ処理回路８の上記ＣＤＳ画像信号ＳＩＧ2を後述する書き込み、又は読み出しパルスに応じて書き込み、又は読み出す。
【００２１】
合成回路７は、ＣＤＳ処理回路６の出力であるＣＤＳ画像信号ＳＩＧ1とフィールドバファメモリ９のバッファ出力であるＣＤＳ画像信号ＳＩＧ2’を合成し、信号処理回路１１に合成画像信号ＳＩＧ3を供給する。
【００２２】
信号処理回路１１は、信号発生回路１４からの垂直同期パルスＶＤと水平同期パルスＨＤに応じて合成回路７の合成信号ＳＩＧ3にエンコーダ処理を施し、映像信号ＳＩＧ4を取り出す。信号処理回路１１の処理出力である映像信号ＳＩＧ4は、出力ドライバー１２を介して出力端子１３から導出される。
【００２３】
信号発生回路１４の垂直同期パルスＶＤと水平同期パルスＨＤは、タイミング信号発生回路１５にも供給される。タイミング信号発生回路１５は、上記垂直同期パルスＶＤと水平同期パルスＨＤから全画素読み出し型ＣＣＤイメージセンサ１の読み出しパルスＲＰを生成し、ＣＣＤドライバ１６を介して該全画素読み出し型ＣＣＤイメージセンサ１に供給する。
【００２４】
以上が、第１の実施例の基本的な構成である。次に、この第１の実施例の動作について図３を参照しながら説明する。
【００２５】
図３において、垂直同期パルス信号ＶＤは、フィールド周波数（ＮＴＳＣ方式では６０Ｈｚ、ＰＡＬ方式では５０Ｈｚである。）を有するパルス信号であり、信号発生発生回路１４から発生され、信号処理回路１１及びタイミング信号発生回路１５に供給される。
【００２６】
読み出しパルスＲＰは、上述したように、タイミング信号発生回路１５により生成され、ＣＣＤドライバ１６を介して全画素読み出し型ＣＣＤイメージセンサ１に供給される。
【００２７】
シャッターコントロールパルスは、シャッタ制御回路１０により生成される。このシャッターコントロールパルスは、全画素読み出し型ＣＣＤイメージセンサ１に入射する光に応じて、信号電荷蓄積時間を自動制御する。例えば、時間ｔ1及びｔ3において、シャッターコントロールパルスがシャッタ制御回路１０から出力されると、全画素読み出し型ＣＣＤイメージセンサ１の電荷蓄積時間は短縮される。この短縮電荷蓄積時間Ｔ1で、全画素読み出し型ＣＣＤイメージセンサ１から読み出され、水平転送部４及び５からＣＤＳ処理回路６及び８を介して出力されるＣＤＳ画像信号ＳＩＧ1のＥＶＥＮフィールド成分ｓｉｇ1E及びＣＤＳ画像信号ＳＩＧ2のＯＤＤフィールド成分ｓｉｇ2Oは、図３に示すように高輝度部が圧縮された信号となる。ここで、信号電荷の蓄積が終了してから読み出しパルスＲＰによる読み出しが行われるので、画像信号ｓｉｇ1E及びｓｉｇ2Oは実時間に対して、１／６０秒分だけ遅延する。
【００２８】
一方、時間ｔ2及びｔ4において、信号電荷蓄積時間が短縮されず露光時間Ｔ2で標準露光されたＣＤＳ画像信号ＳＩＧ1のＯＤＤフィールド成分ＳＩＧ1O及びＣＤＳ画像信号ＳＩＧ2のＥＶＥＮフィールド成分ＳＩＧ2Eは、図３に示すように、制限のない標準露光のスルー画像信号となる。このスルー画像信号ＳＩＧ1O及びＳＩＧ2Eも実時間に対して、１／６０秒分だけ遅延する。
【００２９】
ここで、ＣＤＳ処理回路８から出力される画像信号ＳＩＧ2は、フィールドバッファメモリ９に供給され、さらに１フールド分（１／６０秒）遅延され、図３に示すように、画像信号ＳＩＧ2’とされる。すなわち、高輝度部が圧縮されたＯＤＤフィールドの画像信号ｓｉｇ2Oは、さらに遅延されてｓｉｇ2O’となり、ＥＶＥＮフィールドのスルー画像信号ＳＩＧ2Eは、ＳＩＧ2E’となる。
【００３０】
ＣＤＳ処理回路６から出力された画像信号ＳＩＧ1とフィールドバッファメモリ９から出力された画像信号ＳＩＧ2’は、合成回路７で合成され、図３に示すように、ＯＤＤフィールドの合成画像信号ＳＩＧ30とＥＶＥＮフィールドの合成画像信号ＳＩＧ3Eからなるダイナミックレンジの広げられた合成画像信号ＳＩＧ3とされる。このダイナミックレンジの広げられた合成画像信号ＳＩＧ3には、信号処理回路１１によるエンコーダ処理が施され、ダイナミックレンジの広い映像信号ＳＩＧ4が出力ドライバー１２を介して出力端子１３から導出される。
【００３１】
次に、シャッタ制御回路１０の詳細について説明する。
【００３２】
シャッタ制御回路１０は、全画素読み出し型ＣＣＤイメージセンサ１の信号電荷蓄積時間を電子シャッタ機能を用いて制御する。実際には、シャッタ制御回路１０は、シャッターコントロールパルスを生成し、全画素読み出し型ＣＣＤイメージセンサ１に供給する。このため、全画素読み出し型ＣＣＤイメージセンサ１は、信号電荷蓄積時間の異なる少なくとも二つの画像信号ＳＩＧ1Oとｓｉｇ1E、及びＳＩＧ2Eとｓｉｇ2Oを得ることができる。このシャッタ制御回路１０は、図４に示すように、入力端子２０から供給される上記画像信号ＳＩＧ2を増幅器２１で増幅し、整流回路２２で整流してからバッファ２３を介して、演算増幅器２４の負端子に入力させる。演算増幅器２４の正端子には、可変電圧が供給されている。演算増幅器２４の演算出力は、演算増幅器２５の正端子に供給される。この演算増幅器２５の負端子２６には、図５の（Ｃ）に示すような信号が供給されているので、図５の（Ｄ）に示すようなシャッタパルスゲート信号を出力する。ＮＡＮＤゲート２７は、シャッターパルスゲート信号と図５の（Ｂ）に示すシャッタパルスとのＮＡＮＤをとり、図５の（Ｅ）に示すシャッターコントロールパルスＸ−ＳＵＢを生成し、出力端子２９から、全画素読み出し型ＣＣＤイメージセンサ１に供給する。このようにすれば、入射光に応じて露光を自動制御することができる。このシャッタ制御回路１０は、標準光に対して約２００倍の入射光までの情報を同一信号レベルに自動圧縮することになる。なお、図５の（Ａ）には、垂直同期パルスＶＤを示しておく。また、このシャッタ制御回路１０は、マイクロコンピュータによって構成されてもよい。
【００３３】
次に、合成回路７の詳細について説明する。
【００３４】
合成回路７は、上述したように、ＣＤＳ処理回路６の出力であるＣＤＳ画像信号ＳＩＧ1とフィールドバファメモリ９のバッファ出力である画像信号ＳＩＧ2’を合成する。この合成回路７の回路構成としては、図６に示す信号加算タイプ、図７に示す信号比較合成タイプ、図８に示す信号区間切り替えタイプの３タイプと、これらの組み合わせが考えられる。
【００３５】
先ず、図６に示す信号加算タイプについて図９の波形図を参照しながら説明する。標準露光で得た画像信号ＳＩＧ1は、増幅器３０を介してトランジスタＱ1及びＱ2で構成されるＮＡＭ回路に供給される。このＮＡＭ回路は、画像信号ＳＩＧ1にホワイトクリップ処理を施す。ホワイトクリップ処理が施された後の画像信号には、入射高輝度光に応じてシャッタによる圧縮をかけられた画像信号ＳＩＧ2’が増幅器３１を介して加算される。そして、トランジスタＱ3のコレクタから合成画像信号ＳＩＧ3が出力される。ここで、トランジスタＱ3のベースには、バイアス電圧Ｖ0が供給され、トランジスタＱ2のベースには画像信号ＳＩＧ1のホワイトクリップＤＣ電圧が供給される。従来、ＣＣＤ素子の最大飽和電荷量の都合で、標準光の４〜５倍以上の明るさの情報は全てクリップして消えてしまっていたが、この信号加算タイプの合成回路７によれば、２００倍光位まで情報として残るため、ダイナミックレンジを広くとれる。なお、ホワイトクリップポイントは、入射光情報、画がらなどにより自由に設定できるようにすれば、最適圧縮情報が得られる。
【００３６】
次に、図７に示す信号比較合成タイプについて図１０の波形図を参照しながら説明する。逆光時の人物像など、同一画面内に大きく異なる２つの入射光レベルがある時などは、このタイプが適している。標準露光で得た画像信号ＳＩＧ1は、増幅器３２を介して、トランジスタＱ11及びＱ12で構成されるＮＡＭ回路に供給される。このＮＡＭ回路でホワイトクリップされた画像信号と、入射高輝度光に応じてシャッタによる圧縮をかけられた画像信号ＳＩＧ2’は、トランジスタＱ13及びＱ14で構成されたＮＡＭ回路で比較される。このＮＡＭ回路は、大きい方のレベルを出力するように設計されているので、合成信号ＳＩＧ1のホワイトクリップ区間では画像信号ＳＩＧ2’を出力する。そして、信号比較合成タイプでは、合成画像信号ＳＩＧ3を出力する。
【００３７】
次に、図８に示す信号区間切り替えタイプについて図１１の波形図を参照しながら説明する。標準光で得た画像信号ＳＩＧ1は、増幅器３４を介してコンパレータ３６に供給される。コンパレータ３６は、切り替えレベルのＤＣ電圧と画像信号ＳＩＧ1とから信号切り替えパルスを生成する。この信号切り替えパルスは、切り替え器３７の切り替え制御に用いられる。切り替え器３７は、画像信号ＳＩＧ1と、入射高輝度光に応じてシャッタによる圧縮をかけられた画像信号ＳＩＧ2’を切り替えて、圧縮信号を得る。
【００３８】
また、合成回路７では、シャッタによる圧縮をかけた後、ニー回路のような通常の信号レベル圧縮回路を通して、より最適な圧縮をかける方法もある。
【００３９】
以上のように、第１の実施例の撮像装置は、シャッタ制御回路１０により、少なくとも二つの画像を得ることができる全画素読み出し型ＣＣＤイメージセンサ１と、上記二つの画像を合成する合成回路７とを備えているため、図１２の（Ｂ）に示すように１／６００秒の電子シャッタ制御により圧縮した１０倍光量の情報を標準光に合成することができ、図１２の（Ａ）に示すように入射光を映像信号に変換した後、出力１００％（標準光）を大きく越えたＣＣＤ飽和レベルの映像信号を出力１２０％まで信号処理により圧縮していた従来方法に比べ、入射光に対する出力のレベルを大幅に圧縮しダイナミックレンジを広くできると共に、圧縮比を容易に制御でき、かつ標準時のＣＣＤ電荷量を高めに設定できＳ／Ｎの向上を図ることができる。
【００４０】
次に、第２の実施例は、図１３に示すように、被写体に対する画像情報を有する入射光を二つに分ける分光器４１と、この分光器４１からの分光の一方から標準画像信号を得るＣＣＤイメージセンサ４２と、分光器１からの分光の他方に対してシャッタ制御回路４７による電子シャッタ制御に応じた信号電荷蓄積時間短縮処理を施して圧縮画像信号を出力するＣＣＤイメージセンサ４３と、このＣＣＤイメージセンサ４２及び４３が出力する二つの画像信号を合成する合成処理回路４６とを備えてなる。
【００４１】
分光器４１によって分けられた一方の分光Ｌ1は、ＣＣＤイメージセンサ４２に供給される。ＣＣＤイメージセンサ４２は、１フィールド毎に画像信号を出力するような周知の汎用型のＣＣＤであるので詳しい説明を省略する。ＣＣＤイメージセンサ４２で得られた画像信号は、ＣＤＳ処理回路４４に供給され、スミア等の誤差分が除去される。ＣＤＳ処理回路４４の出力信号であるＣＤＳ画像信号ＳＩＧ1は、合成回路４６に供給される。
【００４２】
分光器４１によって分けられた他の分光Ｌ2は、ＣＣＤイメージセンサ４３に供給される。ＣＣＤイメージセンサ４３も１フィールド毎に画像信号を出力するような周知の汎用型のＣＣＤであるので説明を省略する。ただし、このＣＣＤイメージセンサ４３は、後述するシャッタ制御回路４７により、信号電荷蓄積時間が制御される。このＣＣＤイメージセンサ４３で得られた画像信号は、ＣＤＳ処理回路４５に供給され、ノイズ成分が除去される。ＣＤＳ処理回路４５の出力信号である画像信号ＳＩＧ2は、合成回路４６に供給されると共に、シャッタ制御回路４７にも供給される。
【００４３】
合成回路４６は、ＣＤＳ処理回路４４からのＣＤＳ画像信号ＳＩＧ1と、ＣＤＳ処理回路４５からのＣＤＳ画像信号ＳＩＧ2を合成し、信号処理回路４８に合成画像信号ＳＩＧ3を供給する。
【００４４】
信号処理回路４８は、信号発生回路５１からの垂直同期パルスＶＤと水平同期パルスＨＤに応じて合成回路４６の合成信号ＳＩＧ3にエンコーダ処理を施し、映像信号ＳＩＧ4を取り出す。信号処理回路４８の処理出力である映像信号ＳＩＧ4は、出力ドライバー４９を介して出力端子５０から導出される。
【００４５】
信号発生回路５１の垂直同期パルスＶＤと水平同期パルスＨＤは、タイミング信号発生回路５２にも供給される。タイミング信号発生回路５２は、上記垂直同期パルスＶＤと水平同期パルスＨＤからＣＣＤイメージセンサ４２及び４３の読み出しパルスＲＰを生成し、ＣＣＤドライバ５３及び５４を介して該ＣＣＤイメージセンサ４２及び４３に供給する。
【００４６】
ここで、シャッタ制御回路４７は、ＣＣＤイメージセンサ４３の信号電荷蓄積時間を電子シャッタ機能を用いて制御する。実際には、シャッタ制御回路４７は、シャッターコントロールパルスを生成し、ＣＣＤイメージセンサ４３に供給する。このため、ＣＣＤイメージセンサ４３は、信号電荷蓄積時間が短縮された圧縮画像信号ＳＩＧ2を得ることができる。このシャッタ制御回路４７は、基本的に上記図４に示した構成と同様であるので、説明を省略する。また、合成回路４６の構成も上述した合成回路７と同様であるので、説明を省略する。
【００４７】
以上が、第２の実施例の構成である。次に、この第２の実施例の動作について図１４を参照しながら説明する。
【００４８】
図１４において、垂直同期パルス信号ＶＤは、フィールド周波数（ＮＴＳＣ方式では６０Ｈｚ、ＰＡＬ方式では５０Ｈｚである。）を有するパルス信号である。 読み出しパルスＲＰは、上述したように、タイミング信号発生回路５２により生成され、ＣＣＤドライバ５３及び５４を介してＣＣＤイメージセンサ４２及び４３に供給される。
【００４９】
ＣＤＳ処理回路４４からの画像信号ＳＩＧ1は、露光時間がＴ2のように制限のない標準露光のＯＤＤフィールドのいわゆるスルー画像信号ＳＩＧ1O及び制限のない標準露光のＥＶＥＮフィールドのいわゆるスルー画像信号ＳＩＧ1Eとなる。このスルー画像信号ＳＩＧ1O及びＳＩＧ1Eは、実時間に対して、１／６０秒分だけ遅延する。
【００５０】
シャッターコントロールパルスは、シャッタ制御回路４７により生成される。このシャッターコントロールパルスは、ＣＣＤイメージセンサ４３に入射する光に応じて、信号電荷蓄積時間を自動制御する。シャッタ制御回路４７からシャッターコントロールパルスが出力されると、露光時間はＴ1となる。この露光時間Ｔ1で、ＣＣＤイメージセンサ４３から読み出され、ＣＤＳ処理回路４５を介して出力される画像信号ＳＩＧ2は、図１４に示すように高輝度部が圧縮されたＯＤＤフィールドの撮像信号ｓｉｇ2O及び高輝度部が圧縮されたＥＶＥＮフィールドの画像信号ｓｉｇ2Eとなる。ここで、画像信号ｓｉｇ2E及びｓｉｇ2Oも、実時間に対して、１／６０秒分だけ遅延する。
【００５１】
ＣＤＳ処理回路４４から出力された画像信号ＳＩＧ1と、ＣＤＳ処理回路４５から出力された画像信号ＳＩＧ2は、合成回路４６で合成され、図１４に示すように、ＯＤＤフィールドの合成画像信号ＳＩＧ30とＥＶＥＮフィールドの合成画像信号ＳＩＧ3Eからなるダイナミックレンジの広げられた合成画像信号ＳＩＧ3とされる。このダイナミックレンジの広げられた合成画像信号ＳＩＧ3には、信号処理回路４８によるエンコーダ処理が施され、ダイナミックレンジの広い映像信号ＳＩＧ4が出力ドライバー１２を介して出力端子１３から導出される。
【００５２】
以上のように、第２の実施例の撮像装置は、シャッタ制御回路４７により、ＣＣＤ４３の信号電荷蓄積時間が短縮された圧縮画像信号と、標準露光の画像信号とを合成することによって、入射光に対する出力の大幅な圧縮を実現しダイナミックレンジを広くできると共に、圧縮比を容易に制御でき、かつ標準時のＣＣＤ電荷量を高めに設定できＳ／Ｎの向上を可能とする。
【００５３】
なお、本発明に係る撮像装置の実施例は、上記第１及び第２の実施例にのみ限定されるものではなく、図１５に示すような変形例としてもよい。
【００５４】
この変形例は、第１実施例で用いた全画素読み出し型ＣＣＤイメージセンサ１又は第２実施例で用いた汎用型ＣＣＤイメージセンサ４２、４３からの画像信号に二つのＣＤＳ処理回路５１、５２でノイズ除去処理を施したのち、該画像信号にフィールドバッファメモリ５３を用いて出力制限処理を施し、あたかも異なった電荷蓄積時間でＣＣＤイメージセンサから読み出されたような二つの画像出力信号を得て、該二つの画像信号にディジタル信号処理（以下、ＤＳＰという。）回路５５で合成処理を施しダイナミックレンジの広い合成画像信号を出力している。フィールドバッファメモリ５３は、二つの領域５３ａ、５３ｂからなり、メモリコントローラ５４によって画像信号の書き込み／読み出し領域が制御される。
【００５５】
ＤＳＰ回路５５から出力された合成画像信号は、ディジタル／アナログ変換器５６でアナログ画像信号とされ、出力ドライバ５７を介して、出力端子５８から導出される。また、ＤＳＰ回路５５から出力された合成画像信号は、ディジタル画像信号のまま、出力ドライバ５９を介して、出力端子６０から導出される。
【００５６】
【発明の効果】
本発明に係る撮像装置は、電子シャッタ制御に応じて、信号電荷蓄積時間の異なる二つの画像信号を垂直転送部と二つの水平転送部を介して読み出し、フィールド毎に全画素分の上記画像信号を出力し、合成するので、入射光に対する出力の大幅なレベル圧縮を実現しダイナミックレンジを広くできると共に、圧縮比を容易に制御でき、かつ標準時のＣＣＤ電荷量を高めに設定できＳ／Ｎの向上を実現できる。
【００５７】
また、本発明に係る撮像装置は、入射光を二つに分けて得た分光から標準露光の画像信号と、電子シャッタ制御に応じた圧縮画像信号とを得て、これらの二つの画像信号とを合成するので、入射光に対する出力の大幅な圧縮を実現しダイナミックレンジを広くできると共に、圧縮比を容易に制御でき、かつ標準時のＣＣＤ電荷量を高めに設定できＳ／Ｎの向上を実現する。
【図面の簡単な説明】
【図１】本発明に係る撮像装置の第１の実施例の概略構成を示すブロック図である。
【図２】上記第１の実施例の全画素読み出し型ＣＣＤイメージセンサの構造図である。
【図３】上記第１の実施例の動作を説明するためのタイミングチャートである。
【図４】上記第１の実施例のシャッタ制御回路の詳細な構成を示す回路図である。
【図５】図４に示したシャッタ制御回路の動作を説明するためのタイミングチャートである。
【図６】上記第１の実施例の合成回路の信号加算タイプの回路図である。
【図７】上記第１の実施例の合成回路の信号比較合成タイプの回路図である。
【図８】上記第１の実施例の合成回路の信号区間切り替えタイプの回路図である。
【図９】図６に示した信号加算タイプの合成回路の動作を説明するための波形図である。
【図１０】図７に示した信号比較合成タイプの合成回路の動作を説明するための波形図である。
【図１１】図８に示した信号区間切り替えタイプの合成回路の動作を説明するための波形図である。
【図１２】上記第１の実施例の効果を説明するための特性図である。
【図１３】本発明に係る撮像装置の第２の実施例の概略構成を示すブロック図である。
【図１４】上記第２の実施例の動作を説明するためのタイミングチャートである。
【図１５】本発明に係る撮像装置の実施例の変形例の概略構成を示すブロック図である。
【図１６】ニー処理による出力レベル圧縮処理を説明するための特性図である。
【符号の説明】
１ 全画素読み出し型ＣＣＤイメージセンサ
７ 合成回路
４２、４３ ＣＣＤイメージセンサ
４６ 合成回路
【産業上の利用分野】
本発明は、ＣＣＤイメージセンサ等の固体撮像素子を用いても実質的にダイナミックレンジが広くとれる撮像装置に関する。
【０００２】
【従来の技術】
撮像装置は、カメラ一体型ビデオテープレコーダ（以下、ＶＴＲという。）やスチルビデオカメラ等のビデオカメラ部として広く使われている。このビデオカメラ部用の撮像装置には、ＣＣＤイメージセンサ等の固体撮像素子が用いられるようになった。
【０００３】
この固体撮像素子は、例えば銀塩写真システムに比較してダイナミックレンジが狭い。このため、逆光時などの撮影時には再生画像上で輝度レベルが著しく高くなったり、低くなったりする。
【０００４】
このような場合、従来の撮像装置では、主被写体に対する露光量が適正になるように絞りを調節していた。しかし、絞りを調節するだけでは、主被写体に対応する適正な再生画像が得られたとしても、背景などにおいては、依然としていわゆる白とびなどが発生してしまうので、背景画像は白一色の画像になってしまう。
【０００５】
このため、従来は、ニー処理（ｋｎｅｅ）により、図１６に示すように、標準光に対する出力を約１．０ＶP-Pの範囲内にレベル圧縮していた。すなわち、従来の固体撮像素子を用いた撮像装置では、図１６の横軸に示す入射光が多くなると、縦軸に示した映像出力レベルが線形に増加してしまい、約１．０ＶP-P内の範囲を越えた出力が存在してしまい画像が白一色になってしまうので、破線で示すようなニー処理によるレベル圧縮を行っていた。入射光に対する出力のレベルを圧縮して、入射光に対するダイナミックレンジを広くとることが考えられる。このニー処理によりレベル圧縮された画像信号は、標準光に対して最大４〜５倍程度のダイナミックレンジとなる。
【０００６】
【発明が解決しようとする課題】
ところで、近年では、ビデオカメラ分野でも高品質の画像が望まれ、広いダイナミックレンジが必要とされるようになり、上記ニー処理による標準光を越えた出力のレベル圧縮によるダイナミックレンジの拡張だけでは、不充分となってきた。
【０００７】
また、特殊効果画像の用途も広がっており、上記レベル圧縮を容易に制御することが望まれてきた。
【０００８】
本発明は、上記実情に鑑みてなされたものであり、入射光に対する出力のレベルを大幅に圧縮して、入射光に対するダイナミックレンジを広くできると共に、圧縮比を容易に制御でき、かつ標準時のＣＣＤ電荷量を高めに設定できＳ／Ｎの向上を可能とする撮像装置の提供を目的とする。
【０００９】
【課題を解決するための手段】
本発明に係る撮像装置は、上記課題を解決するために、受光部からの画像信号を垂直転送部と二つの水平転送部を介して読み出し、フィールド毎に全画素分の上記画像信号を出力する固体撮像手段と、上記固体撮像手段の信号電荷蓄積時間をフィールドごとに交互に異ならせるシャッタ制御手段と、一方の上記水平転送部から出力される信号であって、上記シャッタ制御手段のシャッタ制御がオフされて得られた第１フィールドの信号と上記シャッタ制御手段で信号電荷蓄積時間が短縮されて得られた第２フィールドの信号からなる第１の画像信号、及び、他方の上記水平転送部から出力される信号であって、上記シャッタ制御手段のシャッタ制御がオフされて得られた第２フィールドの信号と上記シャッタ制御手段で信号電荷蓄積時間が短縮されて得られた第１フィールドの信号からなる第２の画像信号の、いずれか一方の信号を１フィールド期間遅延させる遅延手段と、上記第１の画像信号及び上記第２の画像信号の内、上記遅延手段で遅延されていない信号をホワイトクリップ処理し、上記ホワイトクリップ処理をした信号と、上記第１の画像信号及び上記第２の画像信号の内、上記遅延手段で遅延された信号とを加算する加算手段とを備えることを特徴とする。
【００１０】
また、本発明に係る撮像装置は、上記課題を解決するために、受光部からの画像信号を垂直転送部と二つの水平転送部を介して読み出し、フィールド毎に全画素分の上記画像信号を出力する固体撮像手段と、上記固体撮像手段の信号電荷蓄積時間をフィールドごとに交互に異ならせるシャッタ制御手段と、一方の上記水平転送部から出力される信号であって、上記シャッタ制御手段のシャッタ制御がオフされて得られた第１フィールドの信号と上記シャッタ制御手段で信号電荷蓄積時間が短縮されて得られた第２フィールドの信号からなる第１の画像信号、及び、他方の上記水平転送部から出力される信号であって、上記シャッタ制御手段のシャッタ制御がオフされて得られた第２フィールドの信号と上記シャッタ制御手段で信号電荷蓄積時間が短縮されて得られた第１フィールドの信号からなる第２の画像信号の、いずれか一方の信号を１フィールド期間遅延させる遅延手段と、上記第１の画像信号及び上記第２の画像信号の内、上記遅延手段で遅延されていない信号をホワイトクリップ処理し、上記ホワイトクリップ処理をした信号と、上記第１の画像信号及び上記第２の画像信号の内、上記遅延手段で遅延された信号とを比較し合成する比較合成手段とを備えることを特徴とする。
【００１１】
【作用】
本発明に係る撮像装置は、標準露光の画像信号と、電子シャッタ制御に応じて信号電荷蓄積時間が短縮された圧縮画像信号を合成するので、入射光に対する出力のレベル圧縮率を従来に比べて大幅に上昇できる。
【００１２】
【実施例】
以下、本発明に係る撮像装置のいくつかの実施例について図面を参照しながら説明する。
【００１３】
先ず、第１の実施例は、図１に示すように、信号電荷蓄積時間を異ならせて得た二つの画像信号を垂直転送部３と二つの水平転送部４及び５を介して読み出し、フィールド毎に全画素分の上記画像信号を出力する全画素読み出し型ＣＣＤイメージセンサ１と、この全画素読み出し型ＣＣＤイメージセンサ１の上記信号電荷蓄積時間を異ならせるシャッタ制御回路１０と、このシャッタ制御回路１０によって上記信号電荷蓄積時間を異ならせて得た二つの画像信号を合成する合成回路７とを備えて成る撮像装置である。
【００１４】
全画素読み出し型ＣＣＤイメージセンサ１は、図２に示すように、マトリクス状に受光素子２ａと受光素子２ｂを配置し、受光部２を形成している。受光素子２ａは、１フレームを形成する２フィールドの内の奇数（以下、ＯＤＤという。）フィールドライン用であり、受光素子２ｂは、偶数（以下、ＥＶＥＮという。）フィールドライン用である。各受光素子２ａ及び２ｂは、例えばフォトダイオードからなる。
【００１５】
受光素子２ａ及び２ｂが交互に配置された垂直方向には、垂直転送部３が形成される。この垂直転送部３は、受光素子２ａからの画像信号を転送するための転送電極Ｖ5と、受光素子２ｂからの画像信号を転送するための転送電極Ｖ2とを含めた例えば計６つの転送電極Ｖ1，Ｖ2，・・・Ｖ6からなる転送電極部Ｖmを各受光素子２ａ又は２ｂの数だけ有している。
【００１６】
また、この全画素読み出し型ＣＣＤイメージセンサ１は、水平に画像信号を転送する２本の水平転送部４及び５を備える。水平転送部４及び５は、受光素子２ｂから読み出されるＯＤＤフィールドラインの画像信号と、受光素子２ａから読み出されるＥＶＥＮフィールドラインの画像信号とを１／６０秒おきに交互に水平方向に転送する。
【００１７】
水平転送部４から転送された１／６０秒おきに交互に変わるＯＤＤフィールドライン又はＥＶＥＮフィールドラインの画像信号は、相関二重サンプリング（Correlation doubule sampling：以下、ＣＤＳという。）処理回路６に供給され、ノイズ成分が除去される。ＣＤＳ処理回路６の出力であるＣＤＳ画像信号ＳＩＧ1は、合成回路７に供給される。
【００１８】
水平転送部５から転送された１／６０秒おきに交互に変わるＯＤＤフィールドライン又はＥＶＥＮフィールドラインの画像信号は、ＣＤＳ処理回路７に供給され、誤差分が除去される。ＣＤＳ処理回路８の出力であるＣＤＳ画像信号ＳＩＧ2は、フィールドバッファメモリ９及びシャッタ制御回路１０に供給される。
【００１９】
シャッタ制御回路１０は、全画素読み出し型ＣＣＤイメージセンサ１の信号電荷蓄積時間を電子シャッタ機能を用いて制御する。具体的には、シャッタ制御をオフにして標準の電荷蓄積時間による標準画像信号を得、シャッタ制御をオンにして電荷蓄積時間を短縮し圧縮画像信号を得る。このため、ＣＤＳ処理回路６から出力されるＣＤＳ画像信号ＳＩＧ1は、標準露光のＯＤＤフィールド成分ＳＩＧ1Oと短縮電荷蓄積時間のＥＶＥフィールド成分ｓｉｇ1Eに分けられている。また、ＣＤＳ処理回路８から出力されるＣＤＳ画像信号ＳＩＧ2は、標準露光のＥＶＥＮフィールド成分ＳＩＧ2Eと短縮電荷蓄積時間のＯＤＤフィールド成分ｓｉｇ2Oに分けられている。
【００２０】
フィールドバッファメモリ９は、ＣＤＳ処理回路８の上記ＣＤＳ画像信号ＳＩＧ2を後述する書き込み、又は読み出しパルスに応じて書き込み、又は読み出す。
【００２１】
合成回路７は、ＣＤＳ処理回路６の出力であるＣＤＳ画像信号ＳＩＧ1とフィールドバファメモリ９のバッファ出力であるＣＤＳ画像信号ＳＩＧ2’を合成し、信号処理回路１１に合成画像信号ＳＩＧ3を供給する。
【００２２】
信号処理回路１１は、信号発生回路１４からの垂直同期パルスＶＤと水平同期パルスＨＤに応じて合成回路７の合成信号ＳＩＧ3にエンコーダ処理を施し、映像信号ＳＩＧ4を取り出す。信号処理回路１１の処理出力である映像信号ＳＩＧ4は、出力ドライバー１２を介して出力端子１３から導出される。
【００２３】
信号発生回路１４の垂直同期パルスＶＤと水平同期パルスＨＤは、タイミング信号発生回路１５にも供給される。タイミング信号発生回路１５は、上記垂直同期パルスＶＤと水平同期パルスＨＤから全画素読み出し型ＣＣＤイメージセンサ１の読み出しパルスＲＰを生成し、ＣＣＤドライバ１６を介して該全画素読み出し型ＣＣＤイメージセンサ１に供給する。
【００２４】
以上が、第１の実施例の基本的な構成である。次に、この第１の実施例の動作について図３を参照しながら説明する。
【００２５】
図３において、垂直同期パルス信号ＶＤは、フィールド周波数（ＮＴＳＣ方式では６０Ｈｚ、ＰＡＬ方式では５０Ｈｚである。）を有するパルス信号であり、信号発生発生回路１４から発生され、信号処理回路１１及びタイミング信号発生回路１５に供給される。
【００２６】
読み出しパルスＲＰは、上述したように、タイミング信号発生回路１５により生成され、ＣＣＤドライバ１６を介して全画素読み出し型ＣＣＤイメージセンサ１に供給される。
【００２７】
シャッターコントロールパルスは、シャッタ制御回路１０により生成される。このシャッターコントロールパルスは、全画素読み出し型ＣＣＤイメージセンサ１に入射する光に応じて、信号電荷蓄積時間を自動制御する。例えば、時間ｔ1及びｔ3において、シャッターコントロールパルスがシャッタ制御回路１０から出力されると、全画素読み出し型ＣＣＤイメージセンサ１の電荷蓄積時間は短縮される。この短縮電荷蓄積時間Ｔ1で、全画素読み出し型ＣＣＤイメージセンサ１から読み出され、水平転送部４及び５からＣＤＳ処理回路６及び８を介して出力されるＣＤＳ画像信号ＳＩＧ1のＥＶＥＮフィールド成分ｓｉｇ1E及びＣＤＳ画像信号ＳＩＧ2のＯＤＤフィールド成分ｓｉｇ2Oは、図３に示すように高輝度部が圧縮された信号となる。ここで、信号電荷の蓄積が終了してから読み出しパルスＲＰによる読み出しが行われるので、画像信号ｓｉｇ1E及びｓｉｇ2Oは実時間に対して、１／６０秒分だけ遅延する。
【００２８】
一方、時間ｔ2及びｔ4において、信号電荷蓄積時間が短縮されず露光時間Ｔ2で標準露光されたＣＤＳ画像信号ＳＩＧ1のＯＤＤフィールド成分ＳＩＧ1O及びＣＤＳ画像信号ＳＩＧ2のＥＶＥＮフィールド成分ＳＩＧ2Eは、図３に示すように、制限のない標準露光のスルー画像信号となる。このスルー画像信号ＳＩＧ1O及びＳＩＧ2Eも実時間に対して、１／６０秒分だけ遅延する。
【００２９】
ここで、ＣＤＳ処理回路８から出力される画像信号ＳＩＧ2は、フィールドバッファメモリ９に供給され、さらに１フールド分（１／６０秒）遅延され、図３に示すように、画像信号ＳＩＧ2’とされる。すなわち、高輝度部が圧縮されたＯＤＤフィールドの画像信号ｓｉｇ2Oは、さらに遅延されてｓｉｇ2O’となり、ＥＶＥＮフィールドのスルー画像信号ＳＩＧ2Eは、ＳＩＧ2E’となる。
【００３０】
ＣＤＳ処理回路６から出力された画像信号ＳＩＧ1とフィールドバッファメモリ９から出力された画像信号ＳＩＧ2’は、合成回路７で合成され、図３に示すように、ＯＤＤフィールドの合成画像信号ＳＩＧ30とＥＶＥＮフィールドの合成画像信号ＳＩＧ3Eからなるダイナミックレンジの広げられた合成画像信号ＳＩＧ3とされる。このダイナミックレンジの広げられた合成画像信号ＳＩＧ3には、信号処理回路１１によるエンコーダ処理が施され、ダイナミックレンジの広い映像信号ＳＩＧ4が出力ドライバー１２を介して出力端子１３から導出される。
【００３１】
次に、シャッタ制御回路１０の詳細について説明する。
【００３２】
シャッタ制御回路１０は、全画素読み出し型ＣＣＤイメージセンサ１の信号電荷蓄積時間を電子シャッタ機能を用いて制御する。実際には、シャッタ制御回路１０は、シャッターコントロールパルスを生成し、全画素読み出し型ＣＣＤイメージセンサ１に供給する。このため、全画素読み出し型ＣＣＤイメージセンサ１は、信号電荷蓄積時間の異なる少なくとも二つの画像信号ＳＩＧ1Oとｓｉｇ1E、及びＳＩＧ2Eとｓｉｇ2Oを得ることができる。このシャッタ制御回路１０は、図４に示すように、入力端子２０から供給される上記画像信号ＳＩＧ2を増幅器２１で増幅し、整流回路２２で整流してからバッファ２３を介して、演算増幅器２４の負端子に入力させる。演算増幅器２４の正端子には、可変電圧が供給されている。演算増幅器２４の演算出力は、演算増幅器２５の正端子に供給される。この演算増幅器２５の負端子２６には、図５の（Ｃ）に示すような信号が供給されているので、図５の（Ｄ）に示すようなシャッタパルスゲート信号を出力する。ＮＡＮＤゲート２７は、シャッターパルスゲート信号と図５の（Ｂ）に示すシャッタパルスとのＮＡＮＤをとり、図５の（Ｅ）に示すシャッターコントロールパルスＸ−ＳＵＢを生成し、出力端子２９から、全画素読み出し型ＣＣＤイメージセンサ１に供給する。このようにすれば、入射光に応じて露光を自動制御することができる。このシャッタ制御回路１０は、標準光に対して約２００倍の入射光までの情報を同一信号レベルに自動圧縮することになる。なお、図５の（Ａ）には、垂直同期パルスＶＤを示しておく。また、このシャッタ制御回路１０は、マイクロコンピュータによって構成されてもよい。
【００３３】
次に、合成回路７の詳細について説明する。
【００３４】
合成回路７は、上述したように、ＣＤＳ処理回路６の出力であるＣＤＳ画像信号ＳＩＧ1とフィールドバファメモリ９のバッファ出力である画像信号ＳＩＧ2’を合成する。この合成回路７の回路構成としては、図６に示す信号加算タイプ、図７に示す信号比較合成タイプ、図８に示す信号区間切り替えタイプの３タイプと、これらの組み合わせが考えられる。
【００３５】
先ず、図６に示す信号加算タイプについて図９の波形図を参照しながら説明する。標準露光で得た画像信号ＳＩＧ1は、増幅器３０を介してトランジスタＱ1及びＱ2で構成されるＮＡＭ回路に供給される。このＮＡＭ回路は、画像信号ＳＩＧ1にホワイトクリップ処理を施す。ホワイトクリップ処理が施された後の画像信号には、入射高輝度光に応じてシャッタによる圧縮をかけられた画像信号ＳＩＧ2’が増幅器３１を介して加算される。そして、トランジスタＱ3のコレクタから合成画像信号ＳＩＧ3が出力される。ここで、トランジスタＱ3のベースには、バイアス電圧Ｖ0が供給され、トランジスタＱ2のベースには画像信号ＳＩＧ1のホワイトクリップＤＣ電圧が供給される。従来、ＣＣＤ素子の最大飽和電荷量の都合で、標準光の４〜５倍以上の明るさの情報は全てクリップして消えてしまっていたが、この信号加算タイプの合成回路７によれば、２００倍光位まで情報として残るため、ダイナミックレンジを広くとれる。なお、ホワイトクリップポイントは、入射光情報、画がらなどにより自由に設定できるようにすれば、最適圧縮情報が得られる。
【００３６】
次に、図７に示す信号比較合成タイプについて図１０の波形図を参照しながら説明する。逆光時の人物像など、同一画面内に大きく異なる２つの入射光レベルがある時などは、このタイプが適している。標準露光で得た画像信号ＳＩＧ1は、増幅器３２を介して、トランジスタＱ11及びＱ12で構成されるＮＡＭ回路に供給される。このＮＡＭ回路でホワイトクリップされた画像信号と、入射高輝度光に応じてシャッタによる圧縮をかけられた画像信号ＳＩＧ2’は、トランジスタＱ13及びＱ14で構成されたＮＡＭ回路で比較される。このＮＡＭ回路は、大きい方のレベルを出力するように設計されているので、合成信号ＳＩＧ1のホワイトクリップ区間では画像信号ＳＩＧ2’を出力する。そして、信号比較合成タイプでは、合成画像信号ＳＩＧ3を出力する。
【００３７】
次に、図８に示す信号区間切り替えタイプについて図１１の波形図を参照しながら説明する。標準光で得た画像信号ＳＩＧ1は、増幅器３４を介してコンパレータ３６に供給される。コンパレータ３６は、切り替えレベルのＤＣ電圧と画像信号ＳＩＧ1とから信号切り替えパルスを生成する。この信号切り替えパルスは、切り替え器３７の切り替え制御に用いられる。切り替え器３７は、画像信号ＳＩＧ1と、入射高輝度光に応じてシャッタによる圧縮をかけられた画像信号ＳＩＧ2’を切り替えて、圧縮信号を得る。
【００３８】
また、合成回路７では、シャッタによる圧縮をかけた後、ニー回路のような通常の信号レベル圧縮回路を通して、より最適な圧縮をかける方法もある。
【００３９】
以上のように、第１の実施例の撮像装置は、シャッタ制御回路１０により、少なくとも二つの画像を得ることができる全画素読み出し型ＣＣＤイメージセンサ１と、上記二つの画像を合成する合成回路７とを備えているため、図１２の（Ｂ）に示すように１／６００秒の電子シャッタ制御により圧縮した１０倍光量の情報を標準光に合成することができ、図１２の（Ａ）に示すように入射光を映像信号に変換した後、出力１００％（標準光）を大きく越えたＣＣＤ飽和レベルの映像信号を出力１２０％まで信号処理により圧縮していた従来方法に比べ、入射光に対する出力のレベルを大幅に圧縮しダイナミックレンジを広くできると共に、圧縮比を容易に制御でき、かつ標準時のＣＣＤ電荷量を高めに設定できＳ／Ｎの向上を図ることができる。
【００４０】
次に、第２の実施例は、図１３に示すように、被写体に対する画像情報を有する入射光を二つに分ける分光器４１と、この分光器４１からの分光の一方から標準画像信号を得るＣＣＤイメージセンサ４２と、分光器１からの分光の他方に対してシャッタ制御回路４７による電子シャッタ制御に応じた信号電荷蓄積時間短縮処理を施して圧縮画像信号を出力するＣＣＤイメージセンサ４３と、このＣＣＤイメージセンサ４２及び４３が出力する二つの画像信号を合成する合成処理回路４６とを備えてなる。
【００４１】
分光器４１によって分けられた一方の分光Ｌ1は、ＣＣＤイメージセンサ４２に供給される。ＣＣＤイメージセンサ４２は、１フィールド毎に画像信号を出力するような周知の汎用型のＣＣＤであるので詳しい説明を省略する。ＣＣＤイメージセンサ４２で得られた画像信号は、ＣＤＳ処理回路４４に供給され、スミア等の誤差分が除去される。ＣＤＳ処理回路４４の出力信号であるＣＤＳ画像信号ＳＩＧ1は、合成回路４６に供給される。
【００４２】
分光器４１によって分けられた他の分光Ｌ2は、ＣＣＤイメージセンサ４３に供給される。ＣＣＤイメージセンサ４３も１フィールド毎に画像信号を出力するような周知の汎用型のＣＣＤであるので説明を省略する。ただし、このＣＣＤイメージセンサ４３は、後述するシャッタ制御回路４７により、信号電荷蓄積時間が制御される。このＣＣＤイメージセンサ４３で得られた画像信号は、ＣＤＳ処理回路４５に供給され、ノイズ成分が除去される。ＣＤＳ処理回路４５の出力信号である画像信号ＳＩＧ2は、合成回路４６に供給されると共に、シャッタ制御回路４７にも供給される。
【００４３】
合成回路４６は、ＣＤＳ処理回路４４からのＣＤＳ画像信号ＳＩＧ1と、ＣＤＳ処理回路４５からのＣＤＳ画像信号ＳＩＧ2を合成し、信号処理回路４８に合成画像信号ＳＩＧ3を供給する。
【００４４】
信号処理回路４８は、信号発生回路５１からの垂直同期パルスＶＤと水平同期パルスＨＤに応じて合成回路４６の合成信号ＳＩＧ3にエンコーダ処理を施し、映像信号ＳＩＧ4を取り出す。信号処理回路４８の処理出力である映像信号ＳＩＧ4は、出力ドライバー４９を介して出力端子５０から導出される。
【００４５】
信号発生回路５１の垂直同期パルスＶＤと水平同期パルスＨＤは、タイミング信号発生回路５２にも供給される。タイミング信号発生回路５２は、上記垂直同期パルスＶＤと水平同期パルスＨＤからＣＣＤイメージセンサ４２及び４３の読み出しパルスＲＰを生成し、ＣＣＤドライバ５３及び５４を介して該ＣＣＤイメージセンサ４２及び４３に供給する。
【００４６】
ここで、シャッタ制御回路４７は、ＣＣＤイメージセンサ４３の信号電荷蓄積時間を電子シャッタ機能を用いて制御する。実際には、シャッタ制御回路４７は、シャッターコントロールパルスを生成し、ＣＣＤイメージセンサ４３に供給する。このため、ＣＣＤイメージセンサ４３は、信号電荷蓄積時間が短縮された圧縮画像信号ＳＩＧ2を得ることができる。このシャッタ制御回路４７は、基本的に上記図４に示した構成と同様であるので、説明を省略する。また、合成回路４６の構成も上述した合成回路７と同様であるので、説明を省略する。
【００４７】
以上が、第２の実施例の構成である。次に、この第２の実施例の動作について図１４を参照しながら説明する。
【００４８】
図１４において、垂直同期パルス信号ＶＤは、フィールド周波数（ＮＴＳＣ方式では６０Ｈｚ、ＰＡＬ方式では５０Ｈｚである。）を有するパルス信号である。 読み出しパルスＲＰは、上述したように、タイミング信号発生回路５２により生成され、ＣＣＤドライバ５３及び５４を介してＣＣＤイメージセンサ４２及び４３に供給される。
【００４９】
ＣＤＳ処理回路４４からの画像信号ＳＩＧ1は、露光時間がＴ2のように制限のない標準露光のＯＤＤフィールドのいわゆるスルー画像信号ＳＩＧ1O及び制限のない標準露光のＥＶＥＮフィールドのいわゆるスルー画像信号ＳＩＧ1Eとなる。このスルー画像信号ＳＩＧ1O及びＳＩＧ1Eは、実時間に対して、１／６０秒分だけ遅延する。
【００５０】
シャッターコントロールパルスは、シャッタ制御回路４７により生成される。このシャッターコントロールパルスは、ＣＣＤイメージセンサ４３に入射する光に応じて、信号電荷蓄積時間を自動制御する。シャッタ制御回路４７からシャッターコントロールパルスが出力されると、露光時間はＴ1となる。この露光時間Ｔ1で、ＣＣＤイメージセンサ４３から読み出され、ＣＤＳ処理回路４５を介して出力される画像信号ＳＩＧ2は、図１４に示すように高輝度部が圧縮されたＯＤＤフィールドの撮像信号ｓｉｇ2O及び高輝度部が圧縮されたＥＶＥＮフィールドの画像信号ｓｉｇ2Eとなる。ここで、画像信号ｓｉｇ2E及びｓｉｇ2Oも、実時間に対して、１／６０秒分だけ遅延する。
【００５１】
ＣＤＳ処理回路４４から出力された画像信号ＳＩＧ1と、ＣＤＳ処理回路４５から出力された画像信号ＳＩＧ2は、合成回路４６で合成され、図１４に示すように、ＯＤＤフィールドの合成画像信号ＳＩＧ30とＥＶＥＮフィールドの合成画像信号ＳＩＧ3Eからなるダイナミックレンジの広げられた合成画像信号ＳＩＧ3とされる。このダイナミックレンジの広げられた合成画像信号ＳＩＧ3には、信号処理回路４８によるエンコーダ処理が施され、ダイナミックレンジの広い映像信号ＳＩＧ4が出力ドライバー１２を介して出力端子１３から導出される。
【００５２】
以上のように、第２の実施例の撮像装置は、シャッタ制御回路４７により、ＣＣＤ４３の信号電荷蓄積時間が短縮された圧縮画像信号と、標準露光の画像信号とを合成することによって、入射光に対する出力の大幅な圧縮を実現しダイナミックレンジを広くできると共に、圧縮比を容易に制御でき、かつ標準時のＣＣＤ電荷量を高めに設定できＳ／Ｎの向上を可能とする。
【００５３】
なお、本発明に係る撮像装置の実施例は、上記第１及び第２の実施例にのみ限定されるものではなく、図１５に示すような変形例としてもよい。
【００５４】
この変形例は、第１実施例で用いた全画素読み出し型ＣＣＤイメージセンサ１又は第２実施例で用いた汎用型ＣＣＤイメージセンサ４２、４３からの画像信号に二つのＣＤＳ処理回路５１、５２でノイズ除去処理を施したのち、該画像信号にフィールドバッファメモリ５３を用いて出力制限処理を施し、あたかも異なった電荷蓄積時間でＣＣＤイメージセンサから読み出されたような二つの画像出力信号を得て、該二つの画像信号にディジタル信号処理（以下、ＤＳＰという。）回路５５で合成処理を施しダイナミックレンジの広い合成画像信号を出力している。フィールドバッファメモリ５３は、二つの領域５３ａ、５３ｂからなり、メモリコントローラ５４によって画像信号の書き込み／読み出し領域が制御される。
【００５５】
ＤＳＰ回路５５から出力された合成画像信号は、ディジタル／アナログ変換器５６でアナログ画像信号とされ、出力ドライバ５７を介して、出力端子５８から導出される。また、ＤＳＰ回路５５から出力された合成画像信号は、ディジタル画像信号のまま、出力ドライバ５９を介して、出力端子６０から導出される。
【００５６】
【発明の効果】
本発明に係る撮像装置は、電子シャッタ制御に応じて、信号電荷蓄積時間の異なる二つの画像信号を垂直転送部と二つの水平転送部を介して読み出し、フィールド毎に全画素分の上記画像信号を出力し、合成するので、入射光に対する出力の大幅なレベル圧縮を実現しダイナミックレンジを広くできると共に、圧縮比を容易に制御でき、かつ標準時のＣＣＤ電荷量を高めに設定できＳ／Ｎの向上を実現できる。
【００５７】
また、本発明に係る撮像装置は、入射光を二つに分けて得た分光から標準露光の画像信号と、電子シャッタ制御に応じた圧縮画像信号とを得て、これらの二つの画像信号とを合成するので、入射光に対する出力の大幅な圧縮を実現しダイナミックレンジを広くできると共に、圧縮比を容易に制御でき、かつ標準時のＣＣＤ電荷量を高めに設定できＳ／Ｎの向上を実現する。
【図面の簡単な説明】
【図１】本発明に係る撮像装置の第１の実施例の概略構成を示すブロック図である。
【図２】上記第１の実施例の全画素読み出し型ＣＣＤイメージセンサの構造図である。
【図３】上記第１の実施例の動作を説明するためのタイミングチャートである。
【図４】上記第１の実施例のシャッタ制御回路の詳細な構成を示す回路図である。
【図５】図４に示したシャッタ制御回路の動作を説明するためのタイミングチャートである。
【図６】上記第１の実施例の合成回路の信号加算タイプの回路図である。
【図７】上記第１の実施例の合成回路の信号比較合成タイプの回路図である。
【図８】上記第１の実施例の合成回路の信号区間切り替えタイプの回路図である。
【図９】図６に示した信号加算タイプの合成回路の動作を説明するための波形図である。
【図１０】図７に示した信号比較合成タイプの合成回路の動作を説明するための波形図である。
【図１１】図８に示した信号区間切り替えタイプの合成回路の動作を説明するための波形図である。
【図１２】上記第１の実施例の効果を説明するための特性図である。
【図１３】本発明に係る撮像装置の第２の実施例の概略構成を示すブロック図である。
【図１４】上記第２の実施例の動作を説明するためのタイミングチャートである。
【図１５】本発明に係る撮像装置の実施例の変形例の概略構成を示すブロック図である。
【図１６】ニー処理による出力レベル圧縮処理を説明するための特性図である。
【符号の説明】
１ 全画素読み出し型ＣＣＤイメージセンサ
７ 合成回路
４２、４３ ＣＣＤイメージセンサ
４６ 合成回路
Claims (2)
- 受光部からの画像信号を垂直転送部と二つの水平転送部を介して読み出し、フィールド毎に全画素分の上記画像信号を出力する固体撮像手段と、
上記固体撮像手段の信号電荷蓄積時間をフィールド毎に交互に異ならせるシャッタ制御手段と、
一方の上記水平転送部から出力される信号であって、上記シャッタ制御手段のシャッタ制御がオフされて得られた上記全画素分の画像信号の内の奇数フィールドの画素の信号と上記シャッタ制御手段で信号電荷蓄積時間が短縮されて得られた上記全画素分の画像信号のうちの偶数フィールドの画素の信号からなる第１の画像信号、及び、他方の上記水平転送部から出力される信号であって、上記シャッタ制御手段のシャッタ制御がオフされて得られた上記全画素分の画像信号のうちの偶数フィールドの画素の信号と上記シャッタ制御手段で信号電荷蓄積時間が短縮されて得られた上記全画素分の画像信号のうちの奇数フィールドの画素の信号からなる第２の画像信号の、いずれか一方の信号を１フィールド期間遅延させる遅延手段と、
上記第１の画像信号及び上記第２の画像信号の内、上記遅延手段で遅延されていない信号をホワイトクリップ処理し、上記ホワイトクリップ処理をした信号と、上記第１の画像信号及び上記第２の画像信号の内、上記遅延手段で遅延された信号とを加算する加算手段と
を備えることを特徴とする撮像装置。 - 受光部からの画像信号を垂直転送部と二つの水平転送部を介して読み出し、フィールド毎に全画素分の上記画像信号を出力する固体撮像手段と、
上記固体撮像手段の信号電荷蓄積時間をフィールドごとに交互に異ならせるシャッタ制御手段と、
一方の上記水平転送部から出力される信号であって、上記シャッタ制御手段のシャッタ制御がオフされて得られた上記全画素分の画像信号の内の奇数フィールドの画素の信号と上記シャッタ制御手段で信号電荷蓄積時間が短縮されて得られた上記全画素分の画像信号のうちの偶数フィールドの画素の信号からなる第１の画像信号、及び、他方の上記水平転送部から出力される信号であって、上記シャッタ制御手段のシャッタ制御がオフされて得られた上記全画素分の画像信号のうちの偶数フィールドの画素の信号と上記シャッタ制御手段で信号電荷蓄積時間が短縮されて得られた上記全画素分の画像信号のうちの奇数フィールドの画素の信号からなる第２の画像信号の、いずれか一方の信号を１フィールド期間遅延させる遅延手段と、
上記第１の画像信号及び上記第２の画像信号の内、上記遅延手段で遅延されていない信号をホワイトクリップ処理し、上記ホワイトクリップ処理をした信号と、上記第１の画像信号及び上記第２の画像信号の内、上記遅延手段で遅延された信号とを比較し合成する比較合成手段と
を備えることを特徴とする撮像装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06642695A JP3840671B2 (ja) | 1995-03-24 | 1995-03-24 | 撮像装置 |
| US08/618,999 US5917546A (en) | 1995-03-24 | 1996-03-21 | Imaging apparatus |
| KR1019960007805A KR100388858B1 (ko) | 1995-03-24 | 1996-03-22 | 촬상장치 |
| CN96105975A CN1097385C (zh) | 1995-03-24 | 1996-03-24 | 成像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06642695A JP3840671B2 (ja) | 1995-03-24 | 1995-03-24 | 撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08265651A JPH08265651A (ja) | 1996-10-11 |
| JP3840671B2 true JP3840671B2 (ja) | 2006-11-01 |
Family
ID=13315457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06642695A Expired - Fee Related JP3840671B2 (ja) | 1995-03-24 | 1995-03-24 | 撮像装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5917546A (ja) |
| JP (1) | JP3840671B2 (ja) |
| KR (1) | KR100388858B1 (ja) |
| CN (1) | CN1097385C (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3088591B2 (ja) * | 1993-06-17 | 2000-09-18 | 松下電器産業株式会社 | 固体撮像装置および駆動方法 |
| JPH10173859A (ja) * | 1996-12-09 | 1998-06-26 | Canon Inc | アナログ信号処理回路 |
| JPH10243296A (ja) * | 1997-02-26 | 1998-09-11 | Nikon Corp | 撮像装置、および撮像装置の駆動方法 |
| JPH10290334A (ja) * | 1997-04-14 | 1998-10-27 | Fuji Photo Film Co Ltd | 画像読取方法及び画像読取装置 |
| JP3858361B2 (ja) * | 1997-07-08 | 2006-12-13 | ソニー株式会社 | 固体撮像装置及びその駆動方法、並びにカメラ |
| JP2000138868A (ja) * | 1998-11-04 | 2000-05-16 | Toshiba Corp | 撮像装置及びその制御方法 |
| US6903770B1 (en) * | 1998-07-27 | 2005-06-07 | Sanyo Electric Co., Ltd. | Digital camera which produces a single image based on two exposures |
| US6791615B1 (en) * | 1999-03-01 | 2004-09-14 | Canon Kabushiki Kaisha | Image pickup apparatus |
| JP2000358193A (ja) * | 1999-06-15 | 2000-12-26 | Matsushita Electric Ind Co Ltd | 画像メモリ機能付き映像装置 |
| JP4377013B2 (ja) * | 1999-11-18 | 2009-12-02 | 國寛 渡辺 | 固体撮像装置及び固体撮像素子 |
| US7298402B2 (en) * | 2000-10-26 | 2007-11-20 | Olympus Corporation | Image-pickup apparatus with expanded dynamic range capabilities |
| US7071983B2 (en) * | 2002-06-19 | 2006-07-04 | Hewlett-Packard Development Company, L.P. | System and method for controlling photosensitive charge transfers |
| JP2004064165A (ja) * | 2002-07-25 | 2004-02-26 | Hitachi Ltd | 撮像装置および撮像方法 |
| JP4429785B2 (ja) * | 2004-04-19 | 2010-03-10 | 浜松ホトニクス株式会社 | 固体撮像装置 |
| JP4540650B2 (ja) * | 2005-09-20 | 2010-09-08 | 三洋電機株式会社 | 撮影装置 |
| US8059174B2 (en) * | 2006-05-31 | 2011-11-15 | Ess Technology, Inc. | CMOS imager system with interleaved readout for providing an image with increased dynamic range |
| JP4873385B2 (ja) * | 2006-07-19 | 2012-02-08 | オリンパス株式会社 | 固体撮像装置 |
| MY151485A (en) * | 2007-06-14 | 2014-05-30 | Sony Corp | Imaging apparatus, imaging control method, and imaging control program |
| CN101742221B (zh) * | 2009-11-09 | 2012-06-13 | 中兴通讯股份有限公司 | 一种会议电视***中的多画面合成方法及装置 |
| US8786732B2 (en) * | 2012-10-31 | 2014-07-22 | Pixon Imaging, Inc. | Device and method for extending dynamic range in an image sensor |
| KR102503442B1 (ko) * | 2015-12-24 | 2023-02-28 | 삼성전자주식회사 | 전자 장치 및 전자 장치의 제어 방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58119278A (ja) * | 1982-01-08 | 1983-07-15 | Nippon Kogaku Kk <Nikon> | 固体撮像装置 |
| JPH0797841B2 (ja) * | 1987-06-09 | 1995-10-18 | キヤノン株式会社 | 撮像装置 |
| JP2920924B2 (ja) * | 1989-01-12 | 1999-07-19 | ソニー株式会社 | Ｃｃｄカメラ |
| JPH05236359A (ja) * | 1992-02-18 | 1993-09-10 | Sony Corp | 固体撮像装置 |
| US5463421A (en) * | 1992-05-30 | 1995-10-31 | Sony Corporation | Solid-state image apparatus which sweeps out independently ineffective electric charges so that the exposure period can be varied within a range from one field period to one frame period |
| JPH06339077A (ja) * | 1993-05-31 | 1994-12-06 | Sony Corp | 固体撮像装置 |
| JPH0779372A (ja) * | 1993-06-30 | 1995-03-20 | Sony Corp | 電子カメラ装置 |
| KR100367537B1 (ko) * | 1993-09-02 | 2003-03-15 | 소니 가부시끼 가이샤 | 고체촬상장치 |
-
1995
- 1995-03-24 JP JP06642695A patent/JP3840671B2/ja not_active Expired - Fee Related
-
1996
- 1996-03-21 US US08/618,999 patent/US5917546A/en not_active Expired - Lifetime
- 1996-03-22 KR KR1019960007805A patent/KR100388858B1/ko not_active IP Right Cessation
- 1996-03-24 CN CN96105975A patent/CN1097385C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5917546A (en) | 1999-06-29 |
| JPH08265651A (ja) | 1996-10-11 |
| KR960036563A (ko) | 1996-10-28 |
| CN1097385C (zh) | 2002-12-25 |
| KR100388858B1 (ko) | 2003-10-04 |
| CN1151096A (zh) | 1997-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3840671B2 (ja) | 撮像装置 | |
| JP3642245B2 (ja) | 固体撮像装置 | |
| JP2009152669A (ja) | 撮像装置、撮像処理方法及び撮像制御プログラム | |
| JPH06253251A (ja) | デジタル電子カメラ装置 | |
| WO2004030348A1 (ja) | 撮像装置、撮像装置の画像出力方法、およびコンピュータプログラム | |
| JP2002314873A (ja) | 撮像装置用回路及び撮像用信号処理方法 | |
| US6710802B2 (en) | Image recording apparatus and image reproducing apparatus | |
| JP2003319250A (ja) | 撮像装置および撮像方法 | |
| JP3834354B2 (ja) | 撮像装置 | |
| JP2004080376A (ja) | 動画撮像装置及び動画再生装置 | |
| JP3820716B2 (ja) | ビデオカメラ及びその制御方法 | |
| JPH11155108A (ja) | 映像信号処理装置と処理方法、それを用いたビデオカメラ | |
| JPH0795481A (ja) | 撮像装置 | |
| JP2001352552A (ja) | 映像信号処理装置及び映像信号処理方法 | |
| JPS63276374A (ja) | ビデオカメラ | |
| JP2002314885A (ja) | 撮像装置 | |
| JP3811610B2 (ja) | 撮像装置 | |
| JP3755175B2 (ja) | 固体撮像装置 | |
| JPH11155098A (ja) | 信号処理装置および方法 | |
| JPH06245151A (ja) | テレビジョンカメラ装置 | |
| JP2970092B2 (ja) | ビデオカメラ | |
| JP3852821B2 (ja) | 固体撮像装置 | |
| JPH1023324A (ja) | 撮像装置 | |
| JP2004228827A (ja) | 撮像装置およびその制御方法 | |
| JP3783284B2 (ja) | 撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050419 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050620 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050726 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050825 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050930 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060619 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060718 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060731 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |