JPH0258257A

JPH0258257A - リード付き半導体パッケージ

Info

Publication number: JPH0258257A
Application number: JP20920388A
Authority: JP
Inventors: Yasunori Aoi; 青井　保典
Original assignee: NGK Spark Plug Co Ltd
Current assignee: Niterra Co Ltd
Priority date: 1988-08-23
Filing date: 1988-08-23
Publication date: 1990-02-27

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】「産業上の利用分野］本発明は、集積回路、主にＬＳＩチップを搭載し、プリ
ント基板等への実装を容易にするためのリードを備えた
半導体パッケージに閏する。

［従来の技術］ＬＳＩを搭載したリード付き半導体パッケージでは、Ｌ
ＳＩの電極数に応じた多数のリードが必要となり、従来
では、例えば、多層セラミック基板を採用した半導体パ
ッケージ（以下ＩＣパッケージと略す）では、基板の表
面に、メタライズにより得られた配線パターンの引出部
が配列して設けられ、その引出部に、欽・ニッケル系合
金、例えば４２７０イやコバール（Ｋｏｖａｒ）より形
成されるリード（円柱状、平板状がある）を銀ろう付け
で接続して、外部接続端子を形成していた。

［発明が解決しようとする課題１こうしたＩＣパッケージでは、リード取付けの信頼性を
高める為に、リードは接続強度を確保するに充分な大き
さが必要であり、且つリード間に充分な絶縁間隔が必要
である。それゆえ、ＩＣ素子が微細化し、集積回路が高
密度化するのに伴ない、ＩＣパッケージ内に形成される
集積回路の端子が増加すると、必然的に外部接続端子で
あるリードの数が増加し、リード取付けの信頼性を高め
る為に、ＩＣパッケージは大きくなる。

このため、ＩＣパッケージの製作費は、その大きさに比
例して高価になる。

また、多層セラミック基板に、多数のリードを直接銀ろ
う付けするため、高価な銀ろう付けが必要になり、且つ
ＩＣチップのマウント部には必要であるがリードには不
要の（Ｎｉ＋Ａｕ）メツキによる表面仕上げがリードに
まで同時に実施されることとなり高価になる。

本発明は、上記事情に鑑みてなされたもので、その目的
は、多層セラミック基板をできるかぎり小さくするとと
もに、高い信頼性を維持しつつ、ｎつ低価格のリード付
き半導体パッケージの提供にある。

［課題を解決するための手段］本発明は、上記目的を達成するために、集積回路を形成
した半導体素子を搭載するとともに、同一面に前記集積
回路の複数の電極とそれぞれ電気的に接続された複数の
端子を有するセラミックパッケージと、該セラミックパ
ッケージの前記複数の端子にそれぞれ対応して、複数の
リードを固着した絶縁性基板とからなり、前記複数の端
子と前記複数のリードとを接続したことを技術的手段と
する。

［作用および発明の効果］以」−の構成により、次の作用および効果を奏する。

（Ａ＞絶縁性基板にリードを取付ける方法は、従来のリ
ード付きＩＣパッケージにおける銀ろう付けに限定され
ず、安価なカシメ、ガラス付け、半田付は等が利用でき
る。

（Ｂ）使用するリードの材料は、セラミックとの熱膨張
差を考慮する必要がないため、相系材料、純鉄等の安価
な材料を利用できる。また、リードのメツキをＩＣチッ
プマウント部と別途に行うことができるので、リードに
対してはＡＬＪメツキの必要がなくなり、半田メツキ（
デイツプ）、Ｓｕメツキト半田デイツプ等の安価な手法
が利用できる。

（Ｃ）セラミックパッケージの製作工程では、リード付
は工程およびＡｕメツキ工程がなくなる為、コストダウ
ンし、さらにリード間の絶縁間隔不足による不良品がで
きないので歩留りも向上する。

（Ｄ）セラミックパッケージに対して、リード取付けの
信頼性と、セラミックパッケージの小型化が可能となり
、コストダウンできる。

（Ｅ）絶縁性基板は、特に積層セラミック基板である必
要がなく、安価な絶縁基板を採用できるので、リード取
付けの信頼性を考慮して充分な大きさにしても、コスト
ダウンできる。従って、リードは接続強度を確保するに
充分な大きさにでき、且つリード間は絶縁性を保証する
に充分な間隔を確保できる。

［実施例］次に本発明を第１図〜第４１２ｉ１に示す第１実施例に
基づき説明する。

第１図は第１実施例の半導体パッケージの一例であるピ
ン・グリッド・アレイ型ＩＣパッケージ（以下ＰＧＡパ
ッケージと略す）の断面を示す。

第１実施例のＰＧＡパッケージ１００は、ＩＣチップ（
集積回路が形成された半導体素子）１０を搭載した多層
セラミック基板２０と、リード基板４０とを接続して形
成される。

多層セラミック基板２０は、シート積層法により製造さ
れる。

以下に、多層セラミック基板２０の一最的な構造および
製造方法について説明する。

ａ）アルミナを主原料とするセラミック粉末を、ドクタ
ーブレード法によってグリーンシート（未焼結セラミッ
ク生地）に作成する。

ｂ）各グリーンシートにタングステン（Ｗ）やモリブデ
ン（Ｍｏ）などの導体ペーストをスクリーン印刷すると
ともに、後述するバイアホール（Ｖｉａ　　Ｈｏ１ｅ）
となる孔を打抜き、熱圧着によって各グリーンシートを
積層した後、加湿雰囲気の水素炉中において高温焼成す
る。

Ｃ）グリーンシートの焼結により多層セラミック基板２
０を得るとともに、グリーンシートにスクリーン印刷さ
れた導体ペーストも焼結して配線パターン２３を形成す
る。この配線パターン２３は、搭載するＩＣチップ（集
積回路が形成された半導体素子）１０の電極と電気的に
接続するもので、配線パターン２３の多層セラミック基
板２０表面への引出部となるバイアホール２２の表面側
には、バイアホール２２に接続して、配線パターン端部
２４がモリブデン（Ｍ　ｏ　）またはタングステン（Ｗ
）を主成分とする厚膜または薄膜により形成される。

ｄ）セラミック基板２０の表面に形成されたメタライズ
層（ＩＣチップのマウント部、ボンディングバット部、
配線パターン端部２４など）にニッケルメッキを施す、
ニッケ、ルメッキが施されたメタライズ層の各部に金メ
ツキを施す。

ｅ）ＩＣチップ１０の搭載やワイ六・ボンディング２５
を確実に行い、キャップ２６をシールする。

つぎにリード基板４０の構造および製造方法について説
明する。

ｆ）アルミナを主原料とするセラミック粉末を、ドクタ
ーブレード法によってグリーンシート（未焼結セラミッ
ク生地）に作成する。

ｇ）該グリーンシートの前記セラミック基板２０の配線
パターン端部２４に対応する所定位置に、ビン型のリー
ド５０を嵌込む多数の孔４１を打抜き、加浮雰囲気の水
素炉中において高温焼成する９ｈ）焼成しＣできたセラ
ミック製のリード基板４０の孔４１にビン型のリード（
銅系材料、純鉄製等）５０を嵌込む、嵌込まれたリード
５０を、本実施例では、第２図の要部拡大断面図に示す
ガラス付け６０でリード基板４０に固定する。（その他
の変形例として、第３図の要部拡大断面図に示す棒状の
リード５０Ｂをガラス付け６０により固定、第４図の要
部拡大断面図に示すリード５０Ｃをカシメ６１により固
定、第５図の要部拡大断面図に示す半田付け６２による
固定がある。）ｉ）ＦＭ込まれたビン型のリード５０に
半田メツキ（デイツプ）、Ｓｕメツキ十半田デイツプ等
の防錆油［を実施する。

第１実施例のＰＧＡパッケージ１００は、上記に説明し
たごとき製造工程により形成された。多層セラミック基
板２０とリード基板４０とを、配線パターン端部２４と
それに対応するビン型のリード５０の端部５１を半田ま
たは導電性エポキシ７０等より接続してなる。

この工程を従来の一般的製造工程と比較すると、従来の
リード付き多層セラミック基板では、熱圧る°と高温焼
成により配線パターンを有する多層セラミック基板分形
成したあとのＩＫ！遣工程が、リード銀ろう付は荊のメ
タライズ層にニッケルメッキする工程−リードを銀ろう
付けする［稈−リード銀ろう付は後のニッケルメッキす
る工程−ニッケルメッキが施されたメタライズ層（ＩＣ
チップのマウント部、ボンディングバット部、リードな
ど）の各部に金メツキする工程と変わる。

以上の変化のような従来の一般的製造工程と比較して本
実施例の製造工程は、（１）ニッケルメッキの回数および面積が減少する。

（２）金メツキの面積が減少する。

また、別体のリード基板４０にリード５０を取付けるた
め、（３）リード５０の取付けに、高価な銀ろう付けに限定
されず、安価なカシメ６１、ガラス付け６０、高温半田
付け６２等が利用できる。

（４）使用する金属リードの材料は、セラミックとの熱
膨張差が考慮不要であるム、銅系材料、純鉄等の安価な
材料を利用できる。

（５）多層セラミック基板２０を高密度にし、小さくで
きる。

以上のｒ稈により、信頼性の高い多層セラミック基１ｉ
２０を採用し、信頼性が高く且つ従来の物に比べて低価
格に製造できる。

つぎに第６図に断面図で示す第２実施例について説明す
る。

第２実施例のＩＣパッケージ２００は、ＩＣチップ１０
を搭載してなる多層セラミック基板２０と、リード基板
４ＯＡとを接続して形成される。

多層セラミック基板２０の構造および！！道方法は、第
１実施例と同様であり同等物は同一符号で表す。

つぎにリード基板４０Ａの構造および製造方法について
説明する。

ｊ）アルミナを主原料とするセラミック粉末を、ドクタ
ーブレード法によってグリーンシート（未焼結セラミッ
ク生地）に作成する。

ｋ）グリーンシートを加湿雰囲気の水素炉中において高
温焼成する。

ｌ）焼成してできたセラミック製のリード基板４０Ａの
上面に、多数の屈曲した平板状のリード（銅系材料、１
４鉄製等）５０Ａをガラス付けまたは樹脂接着剤で固着
させ、リード５０Ａの端部５１Ａを配線パターン端部２
４に対応さぜる。

以上の工程により、リード基板４０Ａが形成される。

第２実施例のＩＣパッケージ２００は、第１実施例と同
様の！！造工程により形成された多層セラミック基板２
０と、リード基板４０Ａとを、配線パターン端部２４と
それに対応する屈曲した平板状のり−ド５０Ａの端部５
１Ａを半田または導電性エポキシ７０等より接続してな
る。

第２実施例の効果は、第１実施例の効果と同様である。

つぎにリード基板の変形例を記す。

上記の第１および第２実施例のリード基板４０゜４０Ａ
は、グリーンシートを焼成したセラミック基板を用いた
が、粉末プレス成型した後に焼成したセラミック基板を
用いても良いのは当然である。

また、リード基板として樹脂製の基板を用いても良い、
樹脂基板を用いればセラミック基板より安価になるが、
セラミック製の半導体基板との熱膨張差において相性が
劣るので大型品には不向きである。

【図面の簡単な説明】

第１図は本発明に係るｖ・Ｓ体パッケージの第１実施例
であるＰＧＡパッケージの断面図、第２図はそのリード
ｇ、板の要部拡大断面図、第３図はそのリード基板のリ
ードの変形例の要部拡大断面図、第４図はそのリード基
板のリードの固定方法の変形例の要部拡大断面図、第５
図はそのリード基板のリードの固定方法の変形例の要部
拡大断面図、第６図は第２実施例であるＩＣパッケージ
の断面図である。図中、１０・・・ＩＣチップ（半導体素子）、２゜・・
多層セラミック基板（セラミックバラゲージ〉、２４・
・配線ハターン端部（端子）、４ｏ、４０Ａ・・・リー
ド基板〈絶縁性基板）、５０．５０Ａ、５０Ｂ、５０Ｃ
・・・リード。＼＼第１図

Claims

【特許請求の範囲】１）集積回路を形成した半導体素子を搭載するとともに
、同一面に前記集積回路の複数の電極とそれぞれ電気的
に接続された複数の端子を有するセラミックパッケージ
と、該セラミックパッケージの前記複数の端子にそれぞれ対
応して、複数のリードを固着した絶縁性基板とからなり
、前記複数の端子と前記複数のリードとを接続したことを
特徴とするリード付き半導体パッケージ。