JPH10145015A - プリント配線板の回路パターン - Google Patents
プリント配線板の回路パターンInfo
- Publication number
- JPH10145015A JPH10145015A JP29848696A JP29848696A JPH10145015A JP H10145015 A JPH10145015 A JP H10145015A JP 29848696 A JP29848696 A JP 29848696A JP 29848696 A JP29848696 A JP 29848696A JP H10145015 A JPH10145015 A JP H10145015A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- capacitance
- circuit
- small
- circuit pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 静電容量の小さなセラミックコンデンサ１４
が電気回路上に接続されているか否かを、確実に検査で
きるプリント配線板１１の回路パターン１０を提供す
る。 【解決手段】 プリント配線板１１は静電容量の大きな
電解コンデンサ１３と静電容量の小さなセラミックコン
デンサ１４とが並列に接続される回路パターン１０を備
える。セラミックコンデンサ１４が接続される回路パタ
ーン１０の各ランド部１７が、それぞれセラミックコン
デンサ１４のはんだ２０接続によって、互いに閉回路と
なる間隙１９を有した分離回路パターンとされる。回路
パターン１０の小容量コンデンサ用ランド部１７側で、
かつ大容量コンデンサ用ランド部１６の反対側に、プロ
ーブピン用接点部２２を設ける。
が電気回路上に接続されているか否かを、確実に検査で
きるプリント配線板１１の回路パターン１０を提供す
る。 【解決手段】 プリント配線板１１は静電容量の大きな
電解コンデンサ１３と静電容量の小さなセラミックコン
デンサ１４とが並列に接続される回路パターン１０を備
える。セラミックコンデンサ１４が接続される回路パタ
ーン１０の各ランド部１７が、それぞれセラミックコン
デンサ１４のはんだ２０接続によって、互いに閉回路と
なる間隙１９を有した分離回路パターンとされる。回路
パターン１０の小容量コンデンサ用ランド部１７側で、
かつ大容量コンデンサ用ランド部１６の反対側に、プロ
ーブピン用接点部２２を設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、静電容量の大きく
異なる２つのコンデンサが並列に接続される電気回路に
用いられ、静電容量の小さい方のコンデンサの電気的接
続の有無をインサーキットテストにより検査可能とした
プリント配線板の回路パターンに関するものである。
異なる２つのコンデンサが並列に接続される電気回路に
用いられ、静電容量の小さい方のコンデンサの電気的接
続の有無をインサーキットテストにより検査可能とした
プリント配線板の回路パターンに関するものである。
【０００２】
【従来の技術】従来、例えば自動車の電子制御ユニット
においては、定電圧電源回路や入力回路等には、対ノイ
ズ性向上のためにコンデンサが用いられており、その接
続が適正に行われているかどうかを検査する方法とし
て、コンデンサの電気的特性値（静電容量）が設計した
値と一致しているか否かを検査するインサーキットテス
ト方法が採用されていた。
においては、定電圧電源回路や入力回路等には、対ノイ
ズ性向上のためにコンデンサが用いられており、その接
続が適正に行われているかどうかを検査する方法とし
て、コンデンサの電気的特性値（静電容量）が設計した
値と一致しているか否かを検査するインサーキットテス
ト方法が採用されていた。
【０００３】しかしながら、図１１に示される如く、測
定対象のコンデンサ１に対して別のコンデンサ２が並列
に接続されている場合、インサーキットテスト方法によ
れば２つのコンデンサ１、２の合成静電容量が求められ
るため、２つのコンデンサ１、２の静電容量が大きく異
なっている場合、例えば、静電容量の小さな小容量コン
デンサ１（例えばセラミックコンデンサ）の静電容量が
静電容量の大きな大容量コンデンサ２（例えば電解コン
デンサ）の静電容量の公差よりも小さい場合、大容量コ
ンデンサ２の検査はできても、小容量コンデンサ１が接
続されているか否かを検査できないという問題があっ
た。
定対象のコンデンサ１に対して別のコンデンサ２が並列
に接続されている場合、インサーキットテスト方法によ
れば２つのコンデンサ１、２の合成静電容量が求められ
るため、２つのコンデンサ１、２の静電容量が大きく異
なっている場合、例えば、静電容量の小さな小容量コン
デンサ１（例えばセラミックコンデンサ）の静電容量が
静電容量の大きな大容量コンデンサ２（例えば電解コン
デンサ）の静電容量の公差よりも小さい場合、大容量コ
ンデンサ２の検査はできても、小容量コンデンサ１が接
続されているか否かを検査できないという問題があっ
た。
【０００４】そこで、特開平７−２４４０９８号公報に
開示のように、静電容量の大きく異なる２つのコンデン
サが並列に接続された電気回路であっても、静電容量の
小さい方のコンデンサの電気的接続の有無が検査できる
インサーキットテスト方法が提案されている。
開示のように、静電容量の大きく異なる２つのコンデン
サが並列に接続された電気回路であっても、静電容量の
小さい方のコンデンサの電気的接続の有無が検査できる
インサーキットテスト方法が提案されている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記公
報に開示のインサーキットテスト方法によれば、検査す
るためのインサーキットテスタが高周波の正弦波形を整
流して半波波形にする特別な機能を備えている必要があ
り、その特別な機能を備えていない通常のインサーキッ
トテスタでは静電容量の小さな小容量コンデンサが接続
されているか否かを検査できなかった。
報に開示のインサーキットテスト方法によれば、検査す
るためのインサーキットテスタが高周波の正弦波形を整
流して半波波形にする特別な機能を備えている必要があ
り、その特別な機能を備えていない通常のインサーキッ
トテスタでは静電容量の小さな小容量コンデンサが接続
されているか否かを検査できなかった。
【０００６】そこで、本発明は上記点に鑑み、プリント
配線板に、静電容量の小さなコンデンサが接続されてい
ないと静電容量の大きなコンデンサの静電容量が検査で
きない回路パターンを設けることにより、静電容量の小
さなコンデンサが電気回路上に接続されているか否か
を、前記特別な機能を有さないインサーキットテスタで
あっても確実に検査できるプリント配線板の回路パター
ンを提供することを目的とする。
配線板に、静電容量の小さなコンデンサが接続されてい
ないと静電容量の大きなコンデンサの静電容量が検査で
きない回路パターンを設けることにより、静電容量の小
さなコンデンサが電気回路上に接続されているか否か
を、前記特別な機能を有さないインサーキットテスタで
あっても確実に検査できるプリント配線板の回路パター
ンを提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
の技術的手段は、静電容量の大きな大容量コンデンサと
静電容量の小さな小容量コンデンサとが並列に接続され
るプリント配線板の回路パターンにおいて、前記小容量
コンデンサが接続される回路パターンの各ランド部が、
それぞれ小容量コンデンサのはんだ接続によって、互い
に閉回路となる間隙を有した分離回路パターンとされて
なる点にある。
の技術的手段は、静電容量の大きな大容量コンデンサと
静電容量の小さな小容量コンデンサとが並列に接続され
るプリント配線板の回路パターンにおいて、前記小容量
コンデンサが接続される回路パターンの各ランド部が、
それぞれ小容量コンデンサのはんだ接続によって、互い
に閉回路となる間隙を有した分離回路パターンとされて
なる点にある。
【０００８】また、前記回路パターンの前記小容量コン
デンサ接続用ランド部側で、かつ前記大容量コンデンサ
接続用ランド部の反対側に、プローブピン用接点部を設
けた構造としてもよい。
デンサ接続用ランド部側で、かつ前記大容量コンデンサ
接続用ランド部の反対側に、プローブピン用接点部を設
けた構造としてもよい。
【０００９】さらに、前記回路パターンの前記大容量コ
ンデンサ接続用ランド部側で、かつ前記小容量コンデン
サ接続用ランド部の反対側にも、プローブピン用接点部
を設けた構造としてもよい。
ンデンサ接続用ランド部側で、かつ前記小容量コンデン
サ接続用ランド部の反対側にも、プローブピン用接点部
を設けた構造としてもよい。
【００１０】
【発明の実施の形態】以下、本発明の第１の実施形態を
図面に基づいて説明すると、図１および図２に示される
如く、１０はプリント配線板１１に設けられた回路パタ
ーンで、互いに対称に形成された電源側パターン１０ａ
とアース側パターン１０ｂとを備える。
図面に基づいて説明すると、図１および図２に示される
如く、１０はプリント配線板１１に設けられた回路パタ
ーンで、互いに対称に形成された電源側パターン１０ａ
とアース側パターン１０ｂとを備える。
【００１１】また、回路パターン１０には、静電容量の
大きな大容量コンデンサとしての電解コンデンサ１３
と、静電容量の小さな小容量コンデンサとしてのセラミ
ックコンデンサ１４とが並列に接続される大容量コンデ
ンサ用ランド部１６および小容量コンデンサ用ランド部
１７がそれぞれ設けられている。
大きな大容量コンデンサとしての電解コンデンサ１３
と、静電容量の小さな小容量コンデンサとしてのセラミ
ックコンデンサ１４とが並列に接続される大容量コンデ
ンサ用ランド部１６および小容量コンデンサ用ランド部
１７がそれぞれ設けられている。
【００１２】この際、電解コンデンサ１３はリード１３
ａ付き部品とされ、セラミックコンデンサ１４は表面実
装部品とされており、対応する大容量コンデンサ用ラン
ド部１６はスルーホールとされ、小容量コンデンサ用ラ
ンド部１７は表面実装用のパターンとされている。
ａ付き部品とされ、セラミックコンデンサ１４は表面実
装部品とされており、対応する大容量コンデンサ用ラン
ド部１６はスルーホールとされ、小容量コンデンサ用ラ
ンド部１７は表面実装用のパターンとされている。
【００１３】また、各小容量コンデンサ用ランド部１７
は、図１に示される如く、それぞれ僅かの間隙１９を有
した開回路となる分離回路パターンとされており、図２
に示される如く、セラミックコンデンサ１４が各小容量
コンデンサ用ランド部１７にはんだ２０付けにより接続
された際、分離回路パターンが互いに接続されて閉回路
となるように構成されている。
は、図１に示される如く、それぞれ僅かの間隙１９を有
した開回路となる分離回路パターンとされており、図２
に示される如く、セラミックコンデンサ１４が各小容量
コンデンサ用ランド部１７にはんだ２０付けにより接続
された際、分離回路パターンが互いに接続されて閉回路
となるように構成されている。
【００１４】さらに、小容量コンデンサ用ランド部１７
側近くで、かつ大容量コンデンサ用ランド部１６と反対
側の各パターン１０ａ、１０ｂには、円形状に形成され
たインサーキットテスタのプローブピン用接点部２２が
それぞれ設けられている。
側近くで、かつ大容量コンデンサ用ランド部１６と反対
側の各パターン１０ａ、１０ｂには、円形状に形成され
たインサーキットテスタのプローブピン用接点部２２が
それぞれ設けられている。
【００１５】そして、図２に示される如く、各ランド部
１６、１７に各コンデンサ１３、１４がはんだ２０付け
されて並列に接続された電気回路においてインサーキッ
トテストを行う場合には、インサーキットテスタの各プ
ローブピンを各接点部２２に接触させて検査を行えばよ
い。
１６、１７に各コンデンサ１３、１４がはんだ２０付け
されて並列に接続された電気回路においてインサーキッ
トテストを行う場合には、インサーキットテスタの各プ
ローブピンを各接点部２２に接触させて検査を行えばよ
い。
【００１６】この際、電解コンデンサ１３およびセラミ
ックコンデンサ１４の両方が所定に接続されている場合
には、インサーキットテストにより双方のコンデンサ１
３、１４の合成静電容量が検出され、ここに各コンデン
サ１３、１４が良好に接続されていることが検出でき
る。
ックコンデンサ１４の両方が所定に接続されている場合
には、インサーキットテストにより双方のコンデンサ１
３、１４の合成静電容量が検出され、ここに各コンデン
サ１３、１４が良好に接続されていることが検出でき
る。
【００１７】また、セラミックコンデンサ１４が接続さ
れていない場合には、回路パターン１０が閉じておらず
に開いており、ここにインサーキットテストによる検査
時に静電容量が検出されないため、少なくとも静電容量
の小さなセラミックコンデンサ１４が接続されていない
ことが検出できる。
れていない場合には、回路パターン１０が閉じておらず
に開いており、ここにインサーキットテストによる検査
時に静電容量が検出されないため、少なくとも静電容量
の小さなセラミックコンデンサ１４が接続されていない
ことが検出できる。
【００１８】そして、電解コンデンサ１３が接続されて
いない場合には、インサーキットテストにより静電容量
の小さなセラミックコンデンサ１４の静電容量しか検出
されないため、静電容量の大きな電解コンデンサ１３が
接続されていないことが検出できる。
いない場合には、インサーキットテストにより静電容量
の小さなセラミックコンデンサ１４の静電容量しか検出
されないため、静電容量の大きな電解コンデンサ１３が
接続されていないことが検出できる。
【００１９】さらに、両コンデンサ１３、１４がどちら
も接続されていない場合には、インサーキットテストに
より静電容量が検出されないため、少なくとも静電容量
の小さなセラミックコンデンサ１４が接続されていない
ことが検出できる。
も接続されていない場合には、インサーキットテストに
より静電容量が検出されないため、少なくとも静電容量
の小さなセラミックコンデンサ１４が接続されていない
ことが検出できる。
【００２０】以上のように、本実施形態の回路パターン
１０によれば、静電容量の大きな電解コンデンサ１３と
静電容量の小さなセラミックコンデンサ１４とが並列に
接続された電気回路であっても、静電容量の小さなセラ
ミックコンデンサ１４が電気回路上に接続されているか
否かを、前記従来の技術に開示のような特別な機能を有
さないインサーキットテスタであっても確実に検査でき
る利点があり、汎用性に優れる。
１０によれば、静電容量の大きな電解コンデンサ１３と
静電容量の小さなセラミックコンデンサ１４とが並列に
接続された電気回路であっても、静電容量の小さなセラ
ミックコンデンサ１４が電気回路上に接続されているか
否かを、前記従来の技術に開示のような特別な機能を有
さないインサーキットテスタであっても確実に検査でき
る利点があり、汎用性に優れる。
【００２１】また、インサーキットテストに際して、各
パターン１０ａ、１０ｂにそれぞれプローブピン用接点
部２２を設けているので、検査位置も容易に判断でき
る。
パターン１０ａ、１０ｂにそれぞれプローブピン用接点
部２２を設けているので、検査位置も容易に判断でき
る。
【００２２】図３および図４は本発明の第２の実施形態
を示しており、第１の実施形態と同様構成部分は同一符
号を付し、その説明を省略する。
を示しており、第１の実施形態と同様構成部分は同一符
号を付し、その説明を省略する。
【００２３】即ち、第２の実施形態においては、大容量
コンデンサ用ランド部１６側近くで、かつ小容量コンデ
ンサ用ランド部１７と反対側の各パターン１０ａ、１０
ｂにも、接点部２２と同様、円形状に形成されたインサ
ーキットテスタのプローブピン用接点部２３がそれぞれ
設けられている。
コンデンサ用ランド部１６側近くで、かつ小容量コンデ
ンサ用ランド部１７と反対側の各パターン１０ａ、１０
ｂにも、接点部２２と同様、円形状に形成されたインサ
ーキットテスタのプローブピン用接点部２３がそれぞれ
設けられている。
【００２４】そして、図４に示される如く、各ランド部
１６、１７に各コンデンサ１３、１４がはんだ２０付け
されて並列に接続された電気回路においてインサーキッ
トテストを行う場合には、インサーキットテスタの各プ
ローブピンを各接点部２２および各接点部２３に接触さ
せて検査を行えばよい。
１６、１７に各コンデンサ１３、１４がはんだ２０付け
されて並列に接続された電気回路においてインサーキッ
トテストを行う場合には、インサーキットテスタの各プ
ローブピンを各接点部２２および各接点部２３に接触さ
せて検査を行えばよい。
【００２５】この際、電解コンデンサ１３およびセラミ
ックコンデンサ１４の両方が所定に接続されている場合
には、インサーキットテストにより両方の接点部２２、
２３で双方のコンデンサ１３、１４の合成静電容量が検
出され、ここに各コンデンサ１３、１４が良好に接続さ
れていることが検出できる。
ックコンデンサ１４の両方が所定に接続されている場合
には、インサーキットテストにより両方の接点部２２、
２３で双方のコンデンサ１３、１４の合成静電容量が検
出され、ここに各コンデンサ１３、１４が良好に接続さ
れていることが検出できる。
【００２６】また、セラミックコンデンサ１４が接続さ
れていない場合には、接点部２３側でのインサーキット
テストにより静電容量の大きな電解コンデンサ１３の静
電容量が検出されるが、接点部２２側でのインサーキッ
トテストによる検査時には静電容量が検出されないた
め、静電容量の小さなセラミックコンデンサ１４が接続
されていないことが検出できる。
れていない場合には、接点部２３側でのインサーキット
テストにより静電容量の大きな電解コンデンサ１３の静
電容量が検出されるが、接点部２２側でのインサーキッ
トテストによる検査時には静電容量が検出されないた
め、静電容量の小さなセラミックコンデンサ１４が接続
されていないことが検出できる。
【００２７】そして、電解コンデンサ１３が接続されて
いない場合には、インサーキットテストにより両方の接
点部２２、２３で静電容量の小さなセラミックコンデン
サ１４の静電容量しか検出されないため、静電容量の大
きな電解コンデンサ１３が接続されていないことが検出
できる。
いない場合には、インサーキットテストにより両方の接
点部２２、２３で静電容量の小さなセラミックコンデン
サ１４の静電容量しか検出されないため、静電容量の大
きな電解コンデンサ１３が接続されていないことが検出
できる。
【００２８】さらに、両コンデンサ１３、１４がどちら
も接続されていない場合には、インサーキットテストに
より両方の接点部２２、２３で静電容量が検出されない
ため、静電容量の異なる電解コンデンサ１３とセラミッ
クコンデンサ１４のいずれも接続されていないことが検
出できる。
も接続されていない場合には、インサーキットテストに
より両方の接点部２２、２３で静電容量が検出されない
ため、静電容量の異なる電解コンデンサ１３とセラミッ
クコンデンサ１４のいずれも接続されていないことが検
出できる。
【００２９】以上のように、本実施形態の回路パターン
１０によれば、静電容量の大きな電解コンデンサ１３と
静電容量の小さなセラミックコンデンサ１４とが並列に
接続された電気回路であっても、静電容量の大きな電解
コンデンサ１３と静電容量の小さなセラミックコンデン
サ１４とのいずれをも、電気回路上に接続されているか
否かを、前記従来の技術に開示のような特別な機能を有
さないインサーキットテスタであっても確実に検査でき
る利点があり、汎用性に優れる。
１０によれば、静電容量の大きな電解コンデンサ１３と
静電容量の小さなセラミックコンデンサ１４とが並列に
接続された電気回路であっても、静電容量の大きな電解
コンデンサ１３と静電容量の小さなセラミックコンデン
サ１４とのいずれをも、電気回路上に接続されているか
否かを、前記従来の技術に開示のような特別な機能を有
さないインサーキットテスタであっても確実に検査でき
る利点があり、汎用性に優れる。
【００３０】また、インサーキットテストに際して、各
パターン１０ａ、１０ｂにそれぞれプローブピン用接点
部２２、２３を設けているので、検査位置も容易に判断
できる。
パターン１０ａ、１０ｂにそれぞれプローブピン用接点
部２２、２３を設けているので、検査位置も容易に判断
できる。
【００３１】図５ないし図８は本発明の第３の実施形態
を示しており、第１の実施形態と同様構成部分は同一符
号を付し、その説明を省略する。
を示しており、第１の実施形態と同様構成部分は同一符
号を付し、その説明を省略する。
【００３２】即ち、第３の実施形態においては、電解コ
ンデンサ１３だけでなく、セラミックコンデンサ１４も
リード１４ａ付き部品とされた構造とされ、対応する各
ランド部１６、１７はスルーホールとされている。
ンデンサ１３だけでなく、セラミックコンデンサ１４も
リード１４ａ付き部品とされた構造とされ、対応する各
ランド部１６、１７はスルーホールとされている。
【００３３】また、プリント配線板１１の裏面側に回路
パターン１０が設けられており、第１の実施形態と同
様、各小容量コンデンサ用ランド部１７が図６に示され
る如く、それぞれ僅かの間隙１９を有した開回路となる
分離回路パターンとされている。
パターン１０が設けられており、第１の実施形態と同
様、各小容量コンデンサ用ランド部１７が図６に示され
る如く、それぞれ僅かの間隙１９を有した開回路となる
分離回路パターンとされている。
【００３４】そして、図８に示される如く、セラミック
コンデンサ１４の各リード１４ａがクリンチされて各小
容量コンデンサ用ランド部１７にはんだ２０付けにより
接続された際、分離回路パターンが互いに接続されて閉
回路となるように構成されている。
コンデンサ１４の各リード１４ａがクリンチされて各小
容量コンデンサ用ランド部１７にはんだ２０付けにより
接続された際、分離回路パターンが互いに接続されて閉
回路となるように構成されている。
【００３５】そして、図７および図８に示される如く、
プリント配線板１１の表面側より各コンデンサ１３、１
４のリード１３ａ、１４ａを各ランド部１６、１７に挿
入し、裏面側ではんだ２０付けされて並列に接続された
電気回路においてインサーキットテストを行う場合に
は、インサーキットテスタの各プローブピンを裏面側の
各接点部２２に接触させて検査を行えばよい。
プリント配線板１１の表面側より各コンデンサ１３、１
４のリード１３ａ、１４ａを各ランド部１６、１７に挿
入し、裏面側ではんだ２０付けされて並列に接続された
電気回路においてインサーキットテストを行う場合に
は、インサーキットテスタの各プローブピンを裏面側の
各接点部２２に接触させて検査を行えばよい。
【００３６】この際、電解コンデンサ１３およびセラミ
ックコンデンサ１４の両方が所定に接続されている場合
には、インサーキットテストにより双方のコンデンサ１
３、１４の合成静電容量が検出され、ここに各コンデン
サ１３、１４が良好に接続されていることが検出でき
る。
ックコンデンサ１４の両方が所定に接続されている場合
には、インサーキットテストにより双方のコンデンサ１
３、１４の合成静電容量が検出され、ここに各コンデン
サ１３、１４が良好に接続されていることが検出でき
る。
【００３７】また、セラミックコンデンサ１４が接続さ
れていない場合には、回路パターン１０が閉じておらず
に開いており、ここにインサーキットテストによる検査
時に静電容量が検出されないため、少なくとも静電容量
の小さなセラミックコンデンサ１４が接続されていない
ことが検出できる。
れていない場合には、回路パターン１０が閉じておらず
に開いており、ここにインサーキットテストによる検査
時に静電容量が検出されないため、少なくとも静電容量
の小さなセラミックコンデンサ１４が接続されていない
ことが検出できる。
【００３８】そして、電解コンデンサ１３が接続されて
いない場合には、インサーキットテストにより静電容量
の小さなセラミックコンデンサ１４の静電容量しか検出
されないため、静電容量の大きな電解コンデンサ１３が
接続されていないことが検出できる。
いない場合には、インサーキットテストにより静電容量
の小さなセラミックコンデンサ１４の静電容量しか検出
されないため、静電容量の大きな電解コンデンサ１３が
接続されていないことが検出できる。
【００３９】さらに、両コンデンサ１３、１４がどちら
も接続されていない場合には、インサーキットテストに
より静電容量が検出されないため、少なくとも静電容量
の小さなセラミックコンデンサ１４が接続されていない
ことが検出できる。
も接続されていない場合には、インサーキットテストに
より静電容量が検出されないため、少なくとも静電容量
の小さなセラミックコンデンサ１４が接続されていない
ことが検出できる。
【００４０】以上のように、本実施形態の回路パターン
１０によれば、静電容量の大きな電解コンデンサ１３と
静電容量の小さなセラミックコンデンサ１４とが並列に
接続された電気回路であっても、静電容量の小さなセラ
ミックコンデンサ１４が電気回路上に接続されているか
否かを、前記従来の技術に開示のような特別な機能を有
さないインサーキットテスタであっても確実に検査でき
る利点があり、汎用性に優れる。
１０によれば、静電容量の大きな電解コンデンサ１３と
静電容量の小さなセラミックコンデンサ１４とが並列に
接続された電気回路であっても、静電容量の小さなセラ
ミックコンデンサ１４が電気回路上に接続されているか
否かを、前記従来の技術に開示のような特別な機能を有
さないインサーキットテスタであっても確実に検査でき
る利点があり、汎用性に優れる。
【００４１】また、インサーキットテストに際して、各
パターン１０ａ、１０ｂにそれぞれプローブピン用接点
部２２を設けているので、検査位置も容易に判断でき
る。
パターン１０ａ、１０ｂにそれぞれプローブピン用接点
部２２を設けているので、検査位置も容易に判断でき
る。
【００４２】図９および図１０は本発明の第４の実施形
態を示しており、第３の実施形態と同様構成部分は同一
符号を付し、その説明を省略する。
態を示しており、第３の実施形態と同様構成部分は同一
符号を付し、その説明を省略する。
【００４３】即ち、第４の実施形態においては、大容量
コンデンサ用ランド部１６側近くで、かつ小容量コンデ
ンサ用ランド部１７と反対側の各パターン１０ａ、１０
ｂにも、接点部２２と同様、円形状に形成されたインサ
ーキットテスタのプローブピン用接点部２３がそれぞれ
設けられている。
コンデンサ用ランド部１６側近くで、かつ小容量コンデ
ンサ用ランド部１７と反対側の各パターン１０ａ、１０
ｂにも、接点部２２と同様、円形状に形成されたインサ
ーキットテスタのプローブピン用接点部２３がそれぞれ
設けられている。
【００４４】そして、図１０に示される如く、各ランド
部１６、１７に各コンデンサ１３、１４のリード１３
ａ、１４ａがはんだ２０付けされて並列に接続された電
気回路においてインサーキットテストを行う場合には、
インサーキットテスタの各プローブピンを各接点部２２
および各接点部２３に接触させて検査を行えばよい。
部１６、１７に各コンデンサ１３、１４のリード１３
ａ、１４ａがはんだ２０付けされて並列に接続された電
気回路においてインサーキットテストを行う場合には、
インサーキットテスタの各プローブピンを各接点部２２
および各接点部２３に接触させて検査を行えばよい。
【００４５】この際、電解コンデンサ１３およびセラミ
ックコンデンサ１４の両方が所定に接続されている場合
には、インサーキットテストにより両方の接点部２２、
２３で双方のコンデンサ１３、１４の合成静電容量が検
出され、ここに各コンデンサ１３、１４が良好に接続さ
れていることが検出できる。
ックコンデンサ１４の両方が所定に接続されている場合
には、インサーキットテストにより両方の接点部２２、
２３で双方のコンデンサ１３、１４の合成静電容量が検
出され、ここに各コンデンサ１３、１４が良好に接続さ
れていることが検出できる。
【００４６】また、セラミックコンデンサ１４が接続さ
れていない場合には、接点部２３側でのインサーキット
テストにより静電容量の大きな電解コンデンサ１３の静
電容量が検出されるが、接点部２２側でのインサーキッ
トテストによる検査時には静電容量が検出されないた
め、静電容量の小さなセラミックコンデンサ１４が接続
されていないことが検出できる。
れていない場合には、接点部２３側でのインサーキット
テストにより静電容量の大きな電解コンデンサ１３の静
電容量が検出されるが、接点部２２側でのインサーキッ
トテストによる検査時には静電容量が検出されないた
め、静電容量の小さなセラミックコンデンサ１４が接続
されていないことが検出できる。
【００４７】そして、電解コンデンサ１３が接続されて
いない場合には、インサーキットテストにより両方の接
点部２２、２３で静電容量の小さなセラミックコンデン
サ１４の静電容量しか検出されないため、静電容量の大
きな電解コンデンサ１３が接続されていないことが検出
できる。
いない場合には、インサーキットテストにより両方の接
点部２２、２３で静電容量の小さなセラミックコンデン
サ１４の静電容量しか検出されないため、静電容量の大
きな電解コンデンサ１３が接続されていないことが検出
できる。
【００４８】さらに、両コンデンサ１３、１４がどちら
も接続されていない場合には、インサーキットテストに
より両方の接点部２２、２３で静電容量が検出されない
ため、静電容量の異なる電解コンデンサ１３とセラミッ
クコンデンサ１４のいずれも接続されていないことが検
出できる。
も接続されていない場合には、インサーキットテストに
より両方の接点部２２、２３で静電容量が検出されない
ため、静電容量の異なる電解コンデンサ１３とセラミッ
クコンデンサ１４のいずれも接続されていないことが検
出できる。
【００４９】以上のように、本実施形態の回路パターン
１０によれば、静電容量の大きな電解コンデンサ１３と
静電容量の小さなセラミックコンデンサ１４とが並列に
接続された電気回路であっても、静電容量の大きな電解
コンデンサ１３と静電容量の小さなセラミックコンデン
サ１４とのいずれをも、電気回路上に接続されているか
否かを、前記従来の技術に開示のような特別な機能を有
さないインサーキットテスタであっても確実に検査でき
る利点があり、汎用性に優れる。
１０によれば、静電容量の大きな電解コンデンサ１３と
静電容量の小さなセラミックコンデンサ１４とが並列に
接続された電気回路であっても、静電容量の大きな電解
コンデンサ１３と静電容量の小さなセラミックコンデン
サ１４とのいずれをも、電気回路上に接続されているか
否かを、前記従来の技術に開示のような特別な機能を有
さないインサーキットテスタであっても確実に検査でき
る利点があり、汎用性に優れる。
【００５０】また、インサーキットテストに際して、各
パターン１０ａ、１０ｂにそれぞれプローブピン用接点
部２２、２３を設けているので、検査位置も容易に判断
できる。
パターン１０ａ、１０ｂにそれぞれプローブピン用接点
部２２、２３を設けているので、検査位置も容易に判断
できる。
【００５１】なお、各小容量コンデンサ用ランド部１７
の分離回路パターンははんだ２０付けによって閉回路と
なる構造であればよく、上記の各構造に何等限定されな
い。
の分離回路パターンははんだ２０付けによって閉回路と
なる構造であればよく、上記の各構造に何等限定されな
い。
【００５２】
【発明の効果】以上のように、本発明のプリント配線板
の回路パターンによれば、静電容量の大きな大容量コン
デンサと静電容量の小さな小容量コンデンサとが並列に
接続されるプリント配線板の回路パターンにおける小容
量コンデンサが接続される各ランド部が、それぞれ小容
量コンデンサのはんだ接続によって、互いに閉回路とな
る間隙を有した分離回路パターンとされてなるものであ
り、大容量コンデンサと小容量コンデンサとが並列に接
続された電気回路であっても、小容量コンデンサが電気
回路上に接続されているか否かを、前記従来の技術に開
示のような特別な機能を有さないインサーキットテスタ
であっても確実に検査できる利点があり、汎用性に優れ
る。
の回路パターンによれば、静電容量の大きな大容量コン
デンサと静電容量の小さな小容量コンデンサとが並列に
接続されるプリント配線板の回路パターンにおける小容
量コンデンサが接続される各ランド部が、それぞれ小容
量コンデンサのはんだ接続によって、互いに閉回路とな
る間隙を有した分離回路パターンとされてなるものであ
り、大容量コンデンサと小容量コンデンサとが並列に接
続された電気回路であっても、小容量コンデンサが電気
回路上に接続されているか否かを、前記従来の技術に開
示のような特別な機能を有さないインサーキットテスタ
であっても確実に検査できる利点があり、汎用性に優れ
る。
【００５３】また、回路パターンの前記小容量コンデン
サ接続用ランド部側で、かつ前記大容量コンデンサ接続
用ランド部の反対側に、プローブピン用接点部を設けた
構造や、さらには前記大容量コンデンサ接続用ランド部
側で、かつ前記小容量コンデンサ接続用ランド部の反対
側にも、プローブピン用接点部を設けた構造とすること
によって、インサーキットテストに際し、検査位置も容
易に判断できるという利点がある。
サ接続用ランド部側で、かつ前記大容量コンデンサ接続
用ランド部の反対側に、プローブピン用接点部を設けた
構造や、さらには前記大容量コンデンサ接続用ランド部
側で、かつ前記小容量コンデンサ接続用ランド部の反対
側にも、プローブピン用接点部を設けた構造とすること
によって、インサーキットテストに際し、検査位置も容
易に判断できるという利点がある。
【図１】本発明の第１の実施形態を示す平面図である。
【図２】同コンデンサの接続状態を示す平面図である。
【図３】本発明の第２の実施形態を示す平面図である。
【図４】同コンデンサの接続状態を示す平面図である。
【図５】本発明の第３の実施形態を示す表面側の平面図
である。
である。
【図６】同裏面側の平面図である。
【図７】同コンデンサの接続状態を示す表面側の平面図
である。
である。
【図８】同裏面側の平面図である。
【図９】本発明の第４の実施形態を示す裏面側の平面図
である。
である。
【図１０】同コンデンサの接続状態を示す裏面側の平面
図である。
図である。
【図１１】コンデンサが並列接続された回路図である。
１０ 回路パターン １１ プリント配線板 １３ 電解コンデンサ １４ セラミックコンデンサ １６ 大容量コンデンサ用ランド部 １７ 小容量コンデンサ用ランド部 １９ 間隙 ２０ はんだ ２２ 接点部 ２３ 接点部
Claims (3)
- 【請求項１】 静電容量の大きな大容量コンデンサと静
電容量の小さな小容量コンデンサとが並列に接続される
プリント配線板の回路パターンにおいて、 前記小容量コンデンサが接続される回路パターンの各ラ
ンド部が、それぞれ小容量コンデンサのはんだ接続によ
って、互いに閉回路となる間隙を有した分離回路パター
ンとされてなることを特徴とするプリント配線板の回路
パターン。 - 【請求項２】 前記回路パターンの前記小容量コンデン
サ接続用ランド部側で、かつ前記大容量コンデンサ接続
用ランド部の反対側に、プローブピン用接点部を設けた
ことを特徴とする請求項１記載のプリント配線板の回路
パターン。 - 【請求項３】 前記回路パターンの前記大容量コンデン
サ接続用ランド部側で、かつ前記小容量コンデンサ接続
用ランド部の反対側に、プローブピン用接点部を設けた
ことを特徴とする請求項２記載のプリント配線板の回路
パターン。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29848696A JPH10145015A (ja) | 1996-11-11 | 1996-11-11 | プリント配線板の回路パターン |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29848696A JPH10145015A (ja) | 1996-11-11 | 1996-11-11 | プリント配線板の回路パターン |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10145015A true JPH10145015A (ja) | 1998-05-29 |
Family
ID=17860333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29848696A Pending JPH10145015A (ja) | 1996-11-11 | 1996-11-11 | プリント配線板の回路パターン |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10145015A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0973363A1 (en) * | 1998-07-15 | 2000-01-19 | Artesyn Technologies | A conductor |
| JP2000100504A (ja) * | 1998-09-21 | 2000-04-07 | Brother Ind Ltd | コネクタ及びプリント配線板 |
| JPWO2011162005A1 (ja) * | 2010-06-24 | 2013-08-19 | ボッシュ株式会社 | プリント回路板 |
| JP5509362B1 (ja) * | 2013-03-22 | 2014-06-04 | 太陽誘電株式会社 | 部品内蔵回路基板及びその検査方法 |
| WO2020097958A1 (zh) * | 2018-11-14 | 2020-05-22 | 惠科股份有限公司 | 一种显示面板的驱动电路和显示装置 |
-
1996
- 1996-11-11 JP JP29848696A patent/JPH10145015A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0973363A1 (en) * | 1998-07-15 | 2000-01-19 | Artesyn Technologies | A conductor |
| JP2000100504A (ja) * | 1998-09-21 | 2000-04-07 | Brother Ind Ltd | コネクタ及びプリント配線板 |
| JPWO2011162005A1 (ja) * | 2010-06-24 | 2013-08-19 | ボッシュ株式会社 | プリント回路板 |
| JP5509362B1 (ja) * | 2013-03-22 | 2014-06-04 | 太陽誘電株式会社 | 部品内蔵回路基板及びその検査方法 |
| US8912802B2 (en) | 2013-03-22 | 2014-12-16 | Taiyo Yuden Co., Ltd. | Component-embedded circuit substrate and method of inspecting the same |
| WO2020097958A1 (zh) * | 2018-11-14 | 2020-05-22 | 惠科股份有限公司 | 一种显示面板的驱动电路和显示装置 |
| US11417255B2 (en) | 2018-11-14 | 2022-08-16 | HKC Corporation Limited | Driving circuit for display panel and display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6166554A (en) | Flexible electrical test fixture for integrated circuits on prototype and production printed circuit boards | |
| US5625292A (en) | System for measuring the integrity of an electrical contact | |
| KR20060119727A (ko) | 회로기판에 장착된 성분을 테스트하는 장치 및 방법 | |
| EP1758436A1 (en) | Electronic package and circuit board having segmented contact pads | |
| TWI466599B (zh) | 電路板及電路板內建之元件的測試方法 | |
| JPH10145015A (ja) | プリント配線板の回路パターン | |
| JP3371869B2 (ja) | ベアチップｌｓｉ搭載基板の高速テスト装置 | |
| JP4411064B2 (ja) | バイパスコンデンサの実装・非実装検査方法 | |
| JP2008028213A (ja) | 回路基板及びその検査方法 | |
| JP4231682B2 (ja) | バイパスコンデンサの実装検査方法 | |
| JPH02237091A (ja) | 印刷配線板 | |
| US6603663B2 (en) | Electronic unit | |
| JPH0282595A (ja) | 印刷回路基板の形成方法 | |
| JPH06260799A (ja) | 回路基板検査方法および回路基板 | |
| JPS6171371A (ja) | 導体パタ−ンの検査方法 | |
| JP2627213B2 (ja) | プリント配線板のパターンずれ検出方法 | |
| JP4982543B2 (ja) | 多層基板のスルーホール断線検出方法 | |
| JP2007333492A (ja) | 電気的接触状態の検査方法および装置 | |
| JPH07218582A (ja) | Ｉｃピンの接続不良検出装置 | |
| JPS6218042Y2 (ja) | ||
| JPH11258290A (ja) | 被試験基板アセンブリへの電源装置 | |
| JPH02287269A (ja) | プリント配線板の導通検査用治具 | |
| JPS58216967A (ja) | 印刷配線基板用検査器および検査方法 | |
| JPH05144492A (ja) | プリント基板の実装方法 | |
| JPH07296925A (ja) | 電子部品用ソケット |