JPH1013710A - 表示方法およびその装置 - Google Patents

Abstract

(57)【要約】 【課題】 飛び越し走査方式の映像信号からなる画像を
画面表示するための表示方法と表示装置において、画面
中に表示された物体や図柄などの動きが速い場合でも、
飛び越し走査による時間差に基づく画像歪みが目立たな
いようにする。 【解決手段】 隣合うフレーム画像の一方のフレーム画
像中の奇数フィールド画像Ｏ２と、他方のフレーム画像
中の偶数フィールド画像Ｅ１とを用いて新たな中間フレ
ーム画像Ｏ２／Ｅ１を作成し、該作成した中間フレーム
画像Ｏ２／Ｅ１を前記隣合う元のフレーム画像Ｏ１／Ｅ
１とＯ２／Ｅ２の間に挿入する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＮＴＳＣテレビジ
ョン信号などの飛び越し走査方式の映像信号からなる画
像を画面表示するための表示方法とその装置に関し、特
に、画面中に表示される物体や図柄の動きが速い場合で
も画像の歪みが目立たないようにした表示方法とその装
置に係るものである。

【０００２】

【従来の技術】例えば、ＮＴＳＣテレビジョン信号を例
にとると、図７に示すように、５２５本の走査線を１本
おきに２回走査し、奇数フィールドと偶数フィールドの
２つの画面で１フレームを構成するいわゆる飛び越し走
査を行っている。ＮＴＳＣ方式の場合、フレーム周波数
３０Ｈｚ（３０枚／秒）、フィールド周波数６０Ｈｚ
（６０枚／秒）である。したがって、フレーム画像の間
隔は３３．３ｍｓ、フィールド画像の間隔は１６．６ｍ
ｓとなる。

【０００３】図８に、このような飛び越し走査方式の映
像信号のための従来の表示装置を示す。図中、５１は第
１のフレームメモリ、５２は第２のフレームメモリであ
る。この図８の表示装置の動作を、図９の動作説明図を
参照して説明する。なお、図９中の記号Ｏは奇数フィー
ルド（ＯＤＤ）、Ｅは偶数フィールド（ＥＶＥＮ）をそ
れぞれ表している。また、このフィールド記号Ｏ，Ｅに
添えられた数字１，２，…はフレーム番号を示すもの
で、例えば、Ｏ１は第１フレームの奇数フィールド、Ｅ
１は第１フレームの偶数フィールドという意味である。

【０００４】さて、前記表示装置に対して図９（Ａ）に
示すようなサンプリングデータ（映像信号）が入力され
ると、図９（Ｂ）に示すように、第１のフレームメモリ
５１には奇数フレームのサンプリングデータ（Ｏ１／Ｅ
１）、（Ｏ３／Ｅ３）、（Ｏ５／Ｅ５）、…が１フレー
ムおきに順次格納され、また第２のフレームメモリ５２
には偶数フレームのサンプリングデータ（Ｏ２／Ｅ
２）、（Ｏ４／Ｅ４）、（Ｏ６／Ｅ６）、…が１フレー
ムおきに順次格納される。

【０００５】そして、第１のフレームメモリ５１に奇数
フレームのサンプリングデータが書き込まれているとき
に、第２のフレームメモリ５２から偶数フレームのサン
プリングデータが読み出され、また、第２のフレームメ
モリ５２に偶数フレームのサンプリングデータが書き込
まれているときに、第１のフレームメモリ５１から奇数
フレームのサンプリングデータが読み出される。この結
果、図９（Ｃ）に示すような表示データが３３．３ｍｓ
間隔で次々と出力される。

【０００６】

【発明が解決しようとする課題】ところで、前記奇数フ
ィールドと偶数フィールドの間には１６．６ｍｓの時間
差がある。このため、画面中に存在する物体や図柄が移
動すると、奇数フィールドと偶数フィールドを合成した
フレーム画像には図１０に示すように飛び越し走査の時
間差による画像歪みが発生する。この画像歪みは、物体
や図柄の動きが速ければ速いほど大きなものとなる。表
示画面は、３３．３ｍｓ（１フレーム）毎に次々と更新
されるので、物体や図柄がそのまま移動を続けた場合、
奇数フィールドと偶数フィールドの時間差による画像歪
みもそのまま維持され、図１０に示すように画像歪みの
発生している部分がギザギザに見えてしまうという問題
があった。

【０００７】本発明は、上記のような問題を解決するた
めになされたもので、その目的とするところは、画面中
に表示された物体や図柄などの動きが速い場合でも、飛
び越し走査による時間差に基づく画像歪みが目立たない
ようにした表示方法とその装置を提供することである。

【０００８】

【課題を解決するための手段】前記課題を解決するため
に、本発明では次のような手段を採用した。すなわち、
請求項１記載の発明は、飛び越し走査方式の映像信号か
らなる画像を画面表示するための表示方法であって、隣
合うフレーム画像の一方のフレーム画像中の奇数フィー
ルド画像と、他方のフレーム画像中の偶数フィールド画
像とを用いて新たな中間フレーム画像を作成し、該作成
した中間フレーム画像を前記隣合う元のフレーム画像の
間に挿入することを特徴とするものである。

【０００９】このような構成とした場合、元のフレーム
画像の間に新たに作成した中間画像が挿入されるので、
元のフレーム画像のみからなる表示画像に比べて動きが
滑らかになり、たとえ表示画面中び物体や図柄が高速で
移動した場合でも、従来のように大きな画像歪みが発生
することがなくなる。

【００１０】また、請求項２記載の発明は、飛び越し走
査方式の映像信号からなる画像を画面表示するための表
示装置であって、奇数フィールドの映像信号を格納する
２つのメモリと、偶数フィールドの映像信号を格納する
２つのメモリと、前記各メモリへの映像信号の書き込み
と読み出しの制御を行うメモリ制御回路とを備え、前記
メモリ制御回路は、いずれかのメモリに映像信号を書き
込んでいる時に、他のメモリに格納した映像信号を読み
出すことにより、隣合うフレーム画像における一方のフ
レーム画像中の奇数フィールドの映像信号と他方のフレ
ーム画像中の偶数フィールドの映像信号とから新たな中
間フレーム画像の表示データを作成し、該作成した中間
フレーム画像の表示データを前記隣合う元のフレーム画
像の表示データの間に挿入して出力するように制御する
ことを特徴とするものである。

【００１１】このような構成とした場合、元のフレーム
画像のみからなる表示画像に比べて動きが滑らかな表示
装置を得ることができる。

【００１２】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して説明する。図１に、本発明方法の原
理説明図を示す。図１（Ａ）は入力してくるサンプリン
グデータ（映像信号）、図１（Ｂ）は本発明方法によっ
て作成された表示データである。サンプリングデータは
奇数フィールドと偶数フィールドとで１フレームを構成
しており、本発明方法は隣合う奇数フィールドのサンプ
リングデータと偶数フィールドのサンプリングデータか
ら新たに中間フレーム画像を作り、この作成した中間フ
レーム画像を元のフレーム画像の間に挿入するものであ
る。

【００１３】すなわち、奇数フィールドＯ１、Ｏ２、Ｏ
３、…と、偶数フィールドＥ１、Ｅ２、Ｅ３、…とから
なるサンプリングデータが、図１（Ａ）に示すように、
１６．６ｍｓ間隔で交互に送られてくるものとすると、
まず、第１フレームの奇数フィールドＯ１と偶数フィー
ルドＥ１を合成し、図１（Ｂ）に示すように、元の第１
フレームの表示データ（Ｏ１／Ｅ１）を作成する。次
に、第２フレームの奇数フィールドＯ２と第１フレーム
の偶数フィールドＥ１とを合成し、図１（Ｂ）に示すよ
うに、新規な中間フレームの表示データ（Ｏ２／Ｅ１）
を作成する。

【００１４】同様にして、第２フレームの奇数フィール
ドＯ２と第２フレームの偶数フィールドＥ２とを合成
し、元の第２フレームの表示データ（Ｏ２／Ｅ２）を作
成する。また、第３フレームの奇数フィールドＯ３と第
２フレームの偶数フィールドＥ２とを合成し、新規な中
間フレームの表示データ（Ｏ３／Ｅ２）を作成する。ま
た、第３フレームの奇数フィールドＯ３と第３フレーム
の偶数フィールドＥ３とを合成し、元の第３フレームの
表示データ（Ｏ３／Ｅ３）を作成する。さらに、第４フ
レームの奇数フィールドＯ４（図示せず）と第３フレー
ムの偶数フィールドＥ３とを合成し、新規な中間フレー
ムの表示データ（Ｏ４／Ｅ３）を作成する。

【００１５】このようにして次々と得られる表示データ
を１６．６ｍｓ間隔で次々と出力していけば、図１
（Ｂ）に示すように、（Ｏ１／Ｅ１）、（Ｏ２／Ｅ
１）、（Ｏ２／Ｅ２）、（Ｏ３／Ｅ２）、（Ｏ３／Ｅ
３）、（Ｏ４／Ｅ３）、…の順序で次々と出力される一
連の表示データが得られる。この図１（Ｂ）に示す表示
データを見ると明らかなように、元々のフレーム画像
（Ｏ１／Ｅ１）、（Ｏ２／Ｅ２）、（Ｏ３／Ｅ３）、…
の間に、新たに作られた中間フレーム画像（Ｏ２／Ｅ
１）、（Ｏ３／Ｅ２）、（Ｏ４／Ｅ３）、…が挿入され
ていることが分かる。このため、元のフレーム画像のみ
からなる表示画像に比べて画像歪みが原理的に１／２と
なり、従来のように画像歪みの発生している部分がギザ
ギザに見えてしまうというようなことがなくなる。

【００１６】図２は、前記本発明方法を適用して構成し
た本発明装置の基本構成を示すブロック図である。図
中、１は奇数フィールド用第１メモリ（ＯＤＤ１メモ
リ）、２は奇数フィールド用第２メモリ（ＯＤＤ２メモ
リ）、３は偶数フィールド用第１メモリ（ＥＶＥＮ１メ
モリ）、４は偶数フィールド用第２メモリ（ＥＶＥＮ２
メモリ）、５はメモリ制御部である。なお、各メモリ１
〜４は、少なくとも１フィールド分の画像データを格納
可能なメモリ容量を備えている。

【００１７】前記図２の回路の動作を、図３の動作説明
図を参照して説明する。いま、メモリ１〜４に対して、
図３（Ａ）に示すサンプリングデータ（映像信号）が順
次入力されると、メモリ制御部５は、図３（Ｂ）に示す
ような状態で各メモリにサンプリングデータを書き込む
とともに、各メモリから書き込んだサンプリングデータ
を読み出し、図３（Ｃ）に示すような表示データを作り
出す。

【００１８】すなわち、まず、図３（Ａ）の第１フレー
ムの奇数フィールドのサンプリングデータＯ１が入力す
ると、このサンプリングデータＯ１は図３（Ｂ）に示す
ように、奇数フィールド用第１メモリ１に格納される。
次に、第１フレームの偶数フィールドのサンプリングデ
ータＥ１が入力すると、このサンプリングデータＥ１は
偶数フィールド用第１メモリ３に格納される。そして、
メモリ制御部５は、このサンプリングデータＥ１を書き
込むと同時に、奇数フィールド用第１メモリ１に格納し
た前記サンプリングデータＯ１を読み出して出力する。

【００１９】次に、第２フレームの奇数フィールドのサ
ンプリングデータＯ２が入力すると、このサンプリング
データＯ２は奇数フィールド用第２メモリ２に格納され
る。そして、メモリ制御部５は、このサンプリングデー
タＯ２を書き込むと同時に、奇数フィールド用第１メモ
リ１に格納した前記サンプリングデータＯ１を引き続き
読み出して出力するとともに、偶数フィールド用第１メ
モリ３に格納した前記サンプリングデータＥ１を読み出
して出力する。

【００２０】次に、第２フレームの偶数フィールドのサ
ンプリングデータＥ２が入力すると、このサンプリング
データＥ２は偶数フィールド用第２メモリ４に格納され
る。そして、メモリ制御部５は、このサンプリングデー
タＥ２を書き込むと同時に、奇数フィールド用第２メモ
リ２に格納した前記サンプリングデータ０２を読み出し
て出力するとともに、偶数フィールド用第１メモリ３に
格納した前記サンプリングデータＥ１を引き続き読み出
して出力する。

【００２１】このようにして、図３（Ａ）に示すサンプ
リングデータＯ１，Ｅ１，Ｏ２，Ｅ２，Ｏ３，Ｅ３，…
が順次入力されると、各メモリ１〜４には、図３（Ｂ）
に示すようなタイミングでサンプリングデータの書き込
みと読み出しが行われ、図３（Ｃ）に示すように、表示
データ（Ｏ１／Ｅ１），（Ｏ２／Ｅ１）、（Ｏ２／Ｅ
２）、（Ｏ３／Ｅ２）、（Ｏ３／Ｅ３）、（Ｏ４／Ｅ
３）、（Ｏ４／Ｅ４）、（Ｏ５／Ｅ４）、…が１６．６
ｍｓ間隔で順次出力される。このフレーム画像は図示を
略した後段の表示器に送られ、画面に表示される。

【００２２】図４に、前記本発明装置の具体的な回路例
を示す。図において、１は奇数フィールド用第１メモリ
（ＯＤＤ１メモリ）、２は奇数フィールド用第２メモリ
（ＯＤＤ２メモリ）、３は偶数フィールド用第１メモリ
（ＥＶＥＮ１メモリ）、４は偶数フィールド用第２メモ
リ（ＥＶＥＮ２メモリ）、５はメモリ制御部である。６
₁ 〜６₄ は各メモリに格納するデータの通過を許可する
するメモリライト・データバッファ（Ｗ（Ｄ））、７₁
〜７₄ は各メモリから読み出したデータの通過を許可す
るメモリリード・データバッファ（Ｒ（Ｄ））、８₁ 〜
８₄ はライト（書き込み）アドレスの通過を許可するメ
モリライト・アドレスバッファ（Ｗ（Ａ））、９₁ 〜９
₄ はリード（読み出し）アドレスの通過を許可するメモ
リリード・アドレスバッファ（Ｒ（Ａ））、１０〜１７
は負論理ＡＮＤゲート、１８〜２０は反転回路である。
なお、図２と同一部分には同一の符号を付して示した。

【００２３】前記図４の回路の動作を、図５のタイミン
グチャートおよび前記図３の動作説明図を参照して説明
する。なお、説明を簡単とするために、すべてのタイミ
ング位置の動作を代表して、図５（Ａ）および図３
（Ａ）中のタイミング位置部分の動作について述べ
るものとする。他のタイミング位置の動作も、このタイ
ミング位置と同様の動作である。

【００２４】まず、タイミング位置における動作につ
いて述べる。タイミング位置の場合、図５（Ｂ）のラ
イトメモリセレクト信号は“０”、図５（Ｃ）のＯＤＤ
（偶数フィールド）メモリトグル信号は“１”、図５
（Ｅ）のＥＶＥＮ（偶数フィールド）メモリトグル信号
は“１”になっている。したがって、８個の負論理ＡＮ
Ｄゲート１０〜１７のうち、負論理ＡＮＤゲート１０，
１３，１４，１６，１７はそれぞれ出力“１”、負論理
ＡＮＤゲート１２は出力“０”となる。また、負論理Ａ
ＮＤゲート１１と１５は、一方の入力端子に与えられた
“０”信号によってそのゲートが開かれた状態となる。

【００２５】負論理ＡＮＤゲート１０が出力“１”にな
ると、メモリライト・アドレスバッファ８₁ とメモリラ
イト・データバッファ６₁ が不動作状態となる。また、
負論理ＡＮＤゲート１３が出力“１”になると、メモリ
リード・アドレスバッファ９ ₂ とメモリリード・データ
バッファ７₂ が不動作状態となる。また、負論理ＡＮＤ
ゲート１４が出力“１”になると、メモリライト・アド
レスバッファ８₃ とメモリライト・データバッファ６₃
が不動作状態となる。また、負論理ＡＮＤゲート１６が
出力“１”になると、メモリライト・アドレスバッファ
８₄ とメモリライト・データバッファ６₄ が不動作状態
となる。また、負論理ＡＮＤゲート１７が出力“１”に
なると、メモリリード・アドレスバッファ９₄ とメモリ
リード・データバッファ７₄ が不動作状態となる。

【００２６】また、負論理ＡＮＤゲート１２が出力
“０”になると、メモリライト・アドレスバッファ８₂
とメモリライト・データバッファ６₂ が動作状態とな
る。このメモリライト・アドレスバッファ８₂ とメモリ
ライト・データバッファ６₂ が動作状態となると、奇数
フィールド用第２メモリ（ＯＤＤ２メモリ）２はライト
（書き込み）モードとなり、図５（Ｃ）および図３
（Ｂ）に示すように、第２フレームの奇数フィールドの
サンプリングデータＯ２を、ライト（書き込み）アドレ
スによって指定されるアドレス位置に次々と書き込んで
格納する。

【００２７】一方、負論理ＡＮＤゲート１１と１５は、
前述したように、一方の入力端子に与えられた“０”信
号によってそのゲートが開かれた状態となる。このた
め、他方の入力端子に与えられている図５（Ｄ）に示す
リードメモリセレクト信号はそのまま負論理ＡＮＤゲー
ト１１と１５をそれぞれ通過し、その後段のメモリリー
ド・アドレスバッファ９₁ 、メモリリード・データバッ
ファ７₁ 、メモリリード・アドレスバッファ９₃ 、メモ
リリード・データバッファ７₃ に送られる。

【００２８】メモリリード・アドレスバッファ９₁ 、メ
モリリード・データバッファ７₁ にリードメモリセレク
ト信号が入力されると、奇数フィールド用第１メモリ
（ＯＤＤ１メモリ）１はリード（読み出し）モードとな
り、図５（Ｃ）および図３（Ｂ）に示すように、奇数フ
ィールド用第１メモリ（ＯＤＤ１メモリ）１に格納され
ている第１フレームの奇数フィールドのサンプリングデ
ータＯ１を、リード（読み出し）アドレスによって指定
されるアドレス位置から次々と読み出して出力する。

【００２９】また、メモリリード・アドレスバッファ９
₃ 、メモリリード・データバッファ７₃ にリードメモリ
セレクト信号が入力されると、偶数フィールド用第１メ
モリ（ＥＶＥＮ１メモリ）３はリード（読み出し）モー
ドとなり、図５（Ｅ）および図３（Ｂ）に示すように、
偶数フィールド用第１メモリ（ＥＶＥＮ１メモリ）３に
格納されている第１フレームの偶数フィールドのサンプ
リングデータＥ１を、リード（読み出し）アドレスによ
って指定されるアドレス位置から次々と読み出して出力
する。

【００３０】なお、前記リードメモリセレクト信号は、
図５（Ｄ）中にその拡大図を示したように、１フィール
ドの全画素数に対応したパルス周波数からなり、“０”
レベル位置において奇数フィールド（ＯＤＤ）メモリの
画素を、また、“１”レベル位置において偶数フィール
ド（ＥＶＥＮ）メモリの画素を交互に読み出していくも
のである。

【００３１】上記処理動作の結果、タイミング位置に
おいては、図３（Ｂ）に示したように、奇数フィールド
用第２メモリ（ＯＤＤ２メモリ）２にサンプリングデー
タＯ２が書き込まれると同時に、奇数フィールド用第１
メモリ（ＯＤＤ１メモリ）１からサンプリングデータＯ
１が、また、偶数フィールド用第１メモリ（ＥＶＥＮ１
メモリ）３からサンプリングデータＥ１が読み出され、
図３（Ｃ）に示すように表示データ（Ｏ１／Ｅ１）とし
て出力される。

【００３２】次に、タイミング位置における動作につ
いて述べる。タイミング位置の場合、図５（Ｂ）のラ
イトメモリセレクト信号は“１”、図５（Ｃ）のＯＤＤ
（偶数フィールド）メモリトグル信号は“０”、図５
（Ｅ）のＥＶＥＮ（偶数フィールド）メモリトグル信号
は“１”になっている。したがって、８個の負論理ＡＮ
Ｄゲート１０〜１７のうち、負論理ＡＮＤゲート１０，
１１，１２，１４，１７はそれぞれ出力“１”、負論理
ＡＮＤゲート１６は出力“０”となる。また、負論理Ａ
ＮＤゲート１３と１５は、一方の入力端子に与えられた
“０”信号によってそのゲートが開かれた状態となる。

【００３３】負論理ＡＮＤゲート１０が出力“１”にな
ると、メモリライト・アドレスバッファ８₁ とメモリラ
イト・データバッファ６₁ が不動作状態となる。また、
負論理ＡＮＤゲート１１が出力“１”になると、メモリ
リード・アドレスバッファ９ ₁ とメモリリード・データ
バッファ７₁ が不動作状態となる。また、負論理ＡＮＤ
ゲート１２が出力“１”になると、メモリライト・アド
レスバッファ８₂ とメモリライト・データバッファ６₂
が不動作状態となる。また、負論理ＡＮＤゲート１４が
出力“１”になると、メモリライト・アドレスバッファ
８₃ とメモリライト・データバッファ６₃ が不動作状態
となる。また、負論理ＡＮＤゲート１７が出力“１”に
なると、メモリリード・アドレスバッファ９₄ とメモリ
リード・データバッファ７₄ が不動作状態となる。

【００３４】また、負論理ＡＮＤゲート１６が出力
“０”になると、メモリライト・アドレスバッファ８₄
とメモリライト・データバッファ６₄ が動作状態とな
る。このメモリライト・アドレスバッファ８₄ とメモリ
ライト・データバッファ６₄ が動作状態となると、偶数
フィールド用第２メモリ（ＥＶＥＮ２メモリ）４はライ
ト（書き込み）モードとなり、図５（Ｅ）および図３
（Ｂ）に示すように、第２フレームの偶数フィールドの
サンプリングデータＥ２を、ライト（書き込み）アドレ
スによって指定されるアドレス位置に次々と書き込んで
格納する。

【００３５】一方、負論理ＡＮＤゲート１３と１５は、
前述したように、一方の入力端子に与えられた“０”信
号によってそのゲートが開かれた状態となる。このた
め、他方の入力端子に与えられている図５（Ｄ）に示す
リードメモリセレクト信号はそのまま負論理ＡＮＤゲー
ト１３と１５をそれぞれ通過し、その後段のメモリリー
ド・アドレスバッファ９₂ 、メモリリード・データバッ
ファ７₂ 、メモリリード・アドレスバッファ９₃ 、メモ
リリード・データバッファ７₃ に送られる。

【００３６】メモリリード・アドレスバッファ９₂ 、メ
モリリード・データバッファ７₂ にリードメモリセレク
ト信号が入力されると、奇数フィールド用第２メモリ
（ＯＤＤ２メモリ）１はリード（読み出し）モードとな
り、図５（Ｃ）および図３（Ｂ）に示すように、奇数フ
ィールド用第２メモリ（ＯＤＤ２メモリ）１に格納され
ている第２フレームの奇数フィールドのサンプリングデ
ータＯ２を、リード（読み出し）アドレスによって指定
されるアドレス位置から次々と読み出して出力する。

【００３７】また、メモリリード・アドレスバッファ９
₃ 、メモリリード・データバッファ７₃ にリードメモリ
セレクト信号が入力されると、偶数フィールド用第１メ
モリ（ＥＶＥＮ１メモリ）３はリード（読み出し）モー
ドとなり、図５（Ｅ）および図３（Ｂ）に示すように、
偶数フィールド用第１メモリ（ＥＶＥＮ１メモリ）３に
格納されている第１フレームの偶数フィールドのサンプ
リングデータＥ１を、リード（読み出し）アドレスによ
って指定されるアドレス位置から次々と読み出して出力
する。

【００３８】上記処理動作の結果、タイミング位置に
おいては、図３（Ｂ）に示したように、偶数フィールド
用第２メモリ（ＥＶＥＮ２メモリ）４にサンプリングデ
ータＥ２が書き込まれると同時に、奇数フィールド用第
２メモリ（ＯＤＤ２メモリ）１からサンプリングデータ
Ｏ２が、また、偶数フィールド用第１メモリ（ＥＶＥＮ
１メモリ）３からサンプリングデータＥ１が読み出さ
れ、図３（Ｃ）に示すように表示データ（Ｏ２／Ｅ１）
として出力される。

【００３９】上述したと同様の処理動作を、図５（Ａ）
のサンプリングデータのすべてのタイミング位置で実行
することにより、図３（Ｃ）に示すように、表示データ
（Ｏ１／Ｅ１），（Ｏ２／Ｅ１）、（Ｏ２／Ｅ２）、
（Ｏ３／Ｅ２）、（Ｏ３／Ｅ３）、（Ｏ４／Ｅ３）、
（Ｏ４／Ｅ４）、（Ｏ５／Ｅ４）、…が１６．６ｍｓ間
隔で順次出力される。

【００４０】なお、上記の例は、表示画面が縮小のない
フルサイズ（１／１画面）の場合について述べたが、本
発明方法は平均法によって変換された縮小画面（例え
ば、１／４縮小画面、１／１６縮小画面など）に対して
も適用することができる。図６に、平均法を用いた１／
４縮小画面の作成方法を示す。画面サイズを１／４に縮
小するには、１／１画面の２×２画素を１ブロックとし
てその平均値を求め、得られた平均値を１／４画面にお
ける対応する画素の信号レベル値とするものである。同
様に、１／１６縮小画面の場合は、４×４画素を１ブロ
ックとしてその平均値を求め、得られた平均値を１／１
６画面のおける対応する位置の画素の信号レベル値とす
ればよい。

【００４１】また、上記の例は、フィールド周波数６０
Ｈｚ、フレーム周波数３０ＨｚからなるＮＴＳＣテレビ
ジョン信号の場合を例に採って説明したが、本発明はこ
の信号に限定されるものではなく、飛び越し走査方式の
映像信号であれば適用可能である。

【００４２】

【発明の効果】以上説明したように、請求項１記載の表
示方法によるときは、隣合うフレーム画像の一方のフレ
ーム画像中の奇数フィールド画像と、他方のフレーム画
像中の偶数フィールド画像とを用いて新たな中間フレー
ム画像を作成し、該作成した中間フレーム画像を前記隣
合う元のフレーム画像の間に挿入するようにしたので、
元のフレーム画像のみからなる表示画像に比べて動きが
滑らかになり、たとえ表示画面中の物体や図柄が高速で
移動した場合でも、従来のように大きな画像歪みが発生
するようなことがなくなる。このため、飛び越し走査に
よる時間差に基づく画像歪みが目立たない、歪みの小さ
な綺麗な画像を表示することができる。

【００４３】請求項２記載の表示装置によるときは、奇
数フィールドの映像信号を格納する２つのメモリと、奇
数フィールドの映像信号を格納する２つのメモリと、こ
れら各メモリへの映像信号の書き込みと読み出しの制御
を行うメモリ制御回路とを用いて中間フレーム画像の表
示データを作成し、この作成した中間フレーム画像の表
示データを隣合う元のフレーム画像の表示データの間に
挿入するようにしたので、表示画像の動きが滑らかで、
飛び越し走査による時間差に基づく画像歪みが小さな画
像表示装置を提供することができる。

【図面の簡単な説明】

【図１】本発明方法の原理説明図である。

【図２】本発明方法を適用して構成した本発明装置の基
本構成を示すブロック図である。

【図３】本発明装置の動作説明図である。

【図４】本発明装置の具体的な回路例を示す図である。

【図５】図４の回路例のタイミングチャートである。

【図６】平均法を用いた１／４縮小画面の作成方法をの
説明図である。

【図７】飛び越し走査方式の映像信号の説明図である。

【図８】従来の表示装置の構成を示す図である。

【図９】従来装置の動作説明図である

【図１０】飛び越し走査方式の映像信号における画像歪
みの発生例を示す図である。

【符号の説明】

１ 奇数フィールド用第１メモリ ２ 奇数フィールド用第２メモリ ３ 偶数フィールド用第１メモリ ４ 偶数フィールド用第２メモリ ５ メモリ制御部 ６₁ 〜６₄ メモリライト・データバッファ ７₁ 〜７₄ メモリリード・データバッファ ８₁ 〜８₄ メモリライト・アドレスバッファ ９₁ 〜９₄ メモリリード・アドレスバッファ １０〜１７ 負論理ＡＮＤゲート １８〜２０ 反転回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 飛び越し走査方式の映像信号からなる画
   像を画面表示するための表示方法であって、 隣合うフレーム画像の一方のフレーム画像中の奇数フィ
   ールド画像と、他方のフレーム画像中の偶数フィールド
   画像とを用いて新たな中間フレーム画像を作成し、該作
   成した中間フレーム画像を前記隣合う元のフレーム画像
   の間に挿入することを特徴とする表示方法。
2. 【請求項２】 飛び越し走査方式の映像信号からなる画
   像を画面表示するための表示装置であって、 奇数フィールドの映像信号を格納する２つのメモリと、
   偶数フィールドの映像信号を格納する２つのメモリと、
   前記各メモリへの映像信号の書き込みと読み出しの制御
   を行うメモリ制御回路とを備え、 前記メモリ制御回路は、いずれかのメモリに映像信号を
   書き込んでいる時に、他のメモリに格納した映像信号を
   読み出すことにより、隣合うフレーム画像における一方
   のフレーム画像中の奇数フィールドの映像信号と他方の
   フレーム画像中の偶数フィールドの映像信号とから新た
   な中間フレーム画像の表示データを作成し、該作成した
   中間フレーム画像の表示データを前記隣合う元のフレー
   ム画像の表示データの間に挿入して出力するように制御
   することを特徴とする表示装置。