JPH02254883A - ノンインタレース縮小表示変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はノンインタレース縮小表示変換器に関し、特に
インタレース方式のテレビジョン画像信号をノンインタ
レース方式に変換すると共に縮小して表示するノンイン
タレース縮小表示変換器に関する。

〔従来の技術〕

一般に、インクレース方式のテレビジョン画像信号をノ
ンインタレース方式のテレビジョン画像信号に変換する
場合、ディジタル化した画像信号をメモリへ書込み、読
出しを制御することによって変換している。

インタレース方式における１フィールドの水平走査線数
は、１フレームの水平走査線数の２分の１であるから、
ノンインタレース方式に変換して画像表示するには、イ
ンタレース方式における１フィールドの垂直走査期間に
１フレームの水平走査線数、すなわち１フィールドの水
平走査線数の２倍になるようにメモリから画像信号を読
出さなければならない、従って、ノンインタレース方式
の水平走査周期をインタレース方式の２分の１として走
査速度を速め、更に、メモリから画像信号を読出すとき
は水平走査線毎に２回続けて同じ画像信号を読出して画
像表示している。

表示画像を縦方向に２分の１に縮小表示する場合は、入
力画像信号をメモリに書込むときに、１フィールド分の
水平走査線が更に２分の１になるように間引いて書込み
、読出すときは縮小しないときと同様に、水平走査線毎
に２回続けて同じ画像信号を読出すことによって縦方向
に２分の１に縮小したノンインタレース方式の画像を得
ている。

〔発明が解決しようとする課題〕

上述した従来のノンインタレース縮小表示変換器では、
表示画像を縦方向に２分の１に縮小表示する場合は、入
力画像信号をメモリに書込むときに、１フィールド分の
水平走査線が更に２分の１になるように間引いて書込ん
でいるので、画像のデータ量が少なくなり、鮮明な縮小
画像が得られないという欠点がある。

本発明の目的は、入力画像信号をメモリに書込むときに
、間引くことなく書込んで読出すことによって、従来の
欠点を除去したノンインタレース縮小表示変換器を提供
することにある。

〔課題を解決するための手段〕

本発明のノンインタレース縮小表示変換器は、インタレ
ース方式の入力画像信号を１フィールド毎にメモリへ書
込み、書込んだ画像信号をメモリから読出してノンイン
タレース方式の出力画像信号に変換すると共に表示画像
を縦方向に２分の１に縮小するノンインタレース縮小表
示変換器において、前記インタレース方式の１フィール
ド分の入力画像信号を入力画像信号の水平走査周期と同
じ周期で間引くことなく順次前記メモリに書込む書込手
段と、前記書込手段によって書込まれた画像信号を前記
水平走査周期の２分の１の周期で前記メモリから順次読
出す読出手段とを有している。

〔実施例〕

次に図面を参照して本発明を説明する。

第１図は本発明のノンインタレース縮小表示変換器の一
実施例を示すブロック図である。同図において、ノンイ
ンタレース縮小・表示変換器は、入力画像信号１０の１
フィールド分の画像信号を記憶する第１のフィールドメ
モリ部１及び第２のフィールドメモリ部２、並びにイン
タレース方式のテレビジョン信号から分離された同期信
号１２を受けてフィールドメモリ部を制御するための信
号を生成し出力するメモリ制御部３で構成される。

第１のフィールドメモリ部１及び第２のフィールドメモ
リ部２は、ディジタル化されたインタレース方式の入力
画像信号１０をそれぞれ受け、メモリ制御部３からの切
替信号１０１及び１０２に応じて書込み又は読出しの動
作を行い、いずれか一方が書込みを行っているときは他
方は読出しを行って、第１及び第２のフィールドメモリ
部１゜２がフィールド毎に交互に書込み又は読出しを行
うように切替信号１０１，１０２によって制御される。

書込み動作を行うフィールドメモリ部は、書込アドレス
同期信号１０３に応じて書込アドレスを設定し入力画像
信号１０をメモリに書込む。

又、読出し動作を行うフィールドメモリ部は、読出アド
レス同期信号１０４に応じて続出アドレスを設定しメモ
リから画像信号を読出して出力画像信号１１を出力する
。

第２図は本発明のノンインタレース縮小表示変換器の動
作を説明するための信号のタイミングを示すタイムチャ
ート図である。同図において、入力画像信号１０は、各
水平走査線の走査期間毎の画像信号ａ、ｂ、ｃ・・・を
示しており、又、書込アドレス同期信号１０３は、入力
画像信号１０をメモリに書込むためのアドレスを設定す
る同期信号を示している。更に、続出アドレス同期信号
１０４は、水平走査線毎にメモリから画像信号を読出す
ためのアドレスを設定する同期信号を示しており、又、
出力画像信号１１は、入力画像信号１０の画像信号ａ、
ｂ、ｃ・・・に対応した出力画像信号のようすをそれぞ
れ示している。

入力画像信号１０をメモリへ書込む場合、切替信号１０
１，１０２によって書込みを指示されたフィールドメモ
リ部は、書込アドレス同期信号１０３に応じて水平走査
線毎に書込みアドレスを設定し順次入力画像信号１０を
メモリへ書込んでいく。

画像信号をメモリから読出す場合、切替信号１０１．１
０２によって読出しを指示されているフィールドメモリ
部は、読出アドレス同期信号１０４に応じて水平走査線
毎に読出しアドレスを設定し順次画像信号をメモリから
読出していく。

この場合、従来のように同じ画像信号を２回続けて読出
すことなく、出力画像信号１１に示すように水平走査線
毎に読出しアドレスを設定しながら順次読出していく。

このようにして読出された出力画像信号１１の画像信号
ａ、ｂ、ｃ・・・を、入力画像信号の水平走査周期の２
分の１で順次表示していけば、表示画面の上半分に１フ
ィールド分の画像信号が表示でき、縦方向に２分の１に
縮小した画像となる。

なお、読出アドレス同期信号１０４の周期を２倍にして
、書込アドレス同期信号１０３の周期と同じにすれば、
通常の縮小しない画像を表示することができる。

〔発明の効果〕

以上説明したように本発明のノンインクレース縮小表示
変換器によれば、入力画像信号の画像データを間引くこ
となくメモリに書込み読出して縮小表示するので、鮮明
な縮小画像が得られるという効果がある。

【図面の簡単な説明】

第１図は本発明のノンインクレース縮小表示変換器の一
実施例を示すブロック図、第２図は動作を説明するため
の信号のタイミングを示すタイムチャート図である。 １・・・第１のフィールドメモリ部、２・・・第１のフ
ィールドメモリ部、３・・・メモリ制御部、１０・・・
入力画像信号、１１・・・出力画像信号、１２・・・同
期信号、１０１．１０２・・・切替信号、１０３・・・
書込アドレス同期信号、１０４・・・読出アドレス同期
信号。

Claims (1)

【特許請求の範囲】
1. インタレース方式の入力画像信号を１フィールド毎にメ
   モリへ書込み、書込んだ画像信号をメモリから読出して
   ノンインタレース方式の出力画像信号に変換すると共に
   表示画像を縦方向に２分の１に縮小するノンインタレー
   ス縮小表示変換器において、前記インタレース方式の１
   フィールド分の入力画像信号を入力画像信号の水平走査
   周期と同じ周期で間引くことなく順次前記メモリに書込
   む書込手段と、前記書込手段によって書込まれた画像信
   号を前記水平走査周期の２分の１の周期で前記メモリか
   ら順次読出す読出手段とを有することを特徴とするノン
   インタレース縮小表示変換器。