JPH10133228A - 液晶表示パネル - Google Patents
液晶表示パネルInfo
- Publication number
- JPH10133228A JPH10133228A JP8285560A JP28556096A JPH10133228A JP H10133228 A JPH10133228 A JP H10133228A JP 8285560 A JP8285560 A JP 8285560A JP 28556096 A JP28556096 A JP 28556096A JP H10133228 A JPH10133228 A JP H10133228A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- wiring
- source
- crystal display
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 液晶表示パネルの大型化や高精細化に伴って
増大する配線不良発生率を低減し、製造時の歩留りの向
上を図る。 【解決手段】 ソース配線12〜14を梯子形状に形成
することにより、各画素電極15r、15g、15bに
対して、複数の経路を介してデータ信号を伝送する。
増大する配線不良発生率を低減し、製造時の歩留りの向
上を図る。 【解決手段】 ソース配線12〜14を梯子形状に形成
することにより、各画素電極15r、15g、15bに
対して、複数の経路を介してデータ信号を伝送する。
Description
【0001】
【発明の属する技術分野】本発明は、AV(Audio-Visua
l)機器やOA(Office Automation)機器の表示装置とし
て用いられる液晶表示パネルに関するものである。
l)機器やOA(Office Automation)機器の表示装置とし
て用いられる液晶表示パネルに関するものである。
【0002】
【従来の技術】昨今の情報化時代への移行とともに、A
V機器用の例えばテレビや、OA機器用のモニター等に
用いられる表示装置に対しても、高精細化および画面の
大型化が要求されており、CRT(Cathode-Ray Tube)デ
ィスプレイ、LCD(Liquid Crystal Display)、プラズ
マ・ディスプレイ、EL(Electro Luminescent) ディス
プレイ、LED(Light Emitting Diode)ディスプレイ等
の表示装置においても大画面化の開発・実用化が進めら
れているが、大型化に伴って、重量、寸法、消費電力の
増加が見込まれるため、同時に、軽量化、薄型化、低消
費電力化が求められている。なかでもLCDは、近年に
おいては種々の分野で用いられつつあるが、他の表示装
置に比べ、奥行き方向の寸法、すなわち、厚さを格段に
薄くできることから、軽量で狭いスペースにも容易に設
置できると同時に、消費電力が小さいといった上記の要
求を満たし、さらに、フルカラー化が容易なことから、
大型モニターや壁掛表示装置といった大画面表示装置に
適しており、他の表示装置以上に大画面化への期待が大
きくなっている。
V機器用の例えばテレビや、OA機器用のモニター等に
用いられる表示装置に対しても、高精細化および画面の
大型化が要求されており、CRT(Cathode-Ray Tube)デ
ィスプレイ、LCD(Liquid Crystal Display)、プラズ
マ・ディスプレイ、EL(Electro Luminescent) ディス
プレイ、LED(Light Emitting Diode)ディスプレイ等
の表示装置においても大画面化の開発・実用化が進めら
れているが、大型化に伴って、重量、寸法、消費電力の
増加が見込まれるため、同時に、軽量化、薄型化、低消
費電力化が求められている。なかでもLCDは、近年に
おいては種々の分野で用いられつつあるが、他の表示装
置に比べ、奥行き方向の寸法、すなわち、厚さを格段に
薄くできることから、軽量で狭いスペースにも容易に設
置できると同時に、消費電力が小さいといった上記の要
求を満たし、さらに、フルカラー化が容易なことから、
大型モニターや壁掛表示装置といった大画面表示装置に
適しており、他の表示装置以上に大画面化への期待が大
きくなっている。
【0003】しかし、上記LCDでは、大画面化や高解
像度化に伴って、製造工程上の信号線の断線、画素欠陥
等による不良率が急激に上昇するため、高価になるとと
もに、応答性に優れたアクティブマトリクス駆動方式の
LCDにおいてもゲート信号の遅延が顕著となり、表示
性能の大幅な低下が避けられないという問題がある。
像度化に伴って、製造工程上の信号線の断線、画素欠陥
等による不良率が急激に上昇するため、高価になるとと
もに、応答性に優れたアクティブマトリクス駆動方式の
LCDにおいてもゲート信号の遅延が顕著となり、表示
性能の大幅な低下が避けられないという問題がある。
【0004】前者の問題に関しては、複数のLCDパネ
ルをつなぎ合せて1台のLCDパネルを構成することに
より画面を大型化する手法が種々考案されており、例え
ば、本願発明者等は、「液晶表示装置」(特開平8−1
22769号公報)において、つなぎ目が目立たない新
規なマルチパネル方式の液晶表示パネルを提案し、低コ
ストで、自然な大画面画像を表示可能な液晶表示装置を
得ることに成功している。一方、後者の問題に関して
は、例えば、ノートPC用の液晶表示パネルで言えば、
従来約0.3μmであったゲート配線の膜厚を0.5μ
m以上にするというように、ゲート配線の膜厚を厚くし
てゲート配線の抵抗を下げることにより、信号の遅延を
低減させることが考えられている。
ルをつなぎ合せて1台のLCDパネルを構成することに
より画面を大型化する手法が種々考案されており、例え
ば、本願発明者等は、「液晶表示装置」(特開平8−1
22769号公報)において、つなぎ目が目立たない新
規なマルチパネル方式の液晶表示パネルを提案し、低コ
ストで、自然な大画面画像を表示可能な液晶表示装置を
得ることに成功している。一方、後者の問題に関して
は、例えば、ノートPC用の液晶表示パネルで言えば、
従来約0.3μmであったゲート配線の膜厚を0.5μ
m以上にするというように、ゲート配線の膜厚を厚くし
てゲート配線の抵抗を下げることにより、信号の遅延を
低減させることが考えられている。
【0005】
【発明が解決しようとする課題】例えば、図8に示すよ
うに、カラーの液晶表示パネル20の各表示画素21は
赤画素22、緑画素23、青画素24の3つの副画素に
より構成されているが、副画素は、後述のTFT基板に
形成された画素電極と、カラーフィルタ基板に各色毎の
画素電極の形状に合わせて形成したカラーフィルタとを
重ねて形成したものであり、間に封入された液晶による
透過光をそれぞれ制御することにより表示画素21の色
が決定される。そして、各副画素の周囲をブラックマト
リクス25によって囲むことにより、副画素以外の領域
からは光が透過されないようになっている。また、透過
光を阻害しないように、このブラックマトリクス25下
に上記画素電極を駆動するTFT素子に対するゲート配
線やソース配線が配置されている。
うに、カラーの液晶表示パネル20の各表示画素21は
赤画素22、緑画素23、青画素24の3つの副画素に
より構成されているが、副画素は、後述のTFT基板に
形成された画素電極と、カラーフィルタ基板に各色毎の
画素電極の形状に合わせて形成したカラーフィルタとを
重ねて形成したものであり、間に封入された液晶による
透過光をそれぞれ制御することにより表示画素21の色
が決定される。そして、各副画素の周囲をブラックマト
リクス25によって囲むことにより、副画素以外の領域
からは光が透過されないようになっている。また、透過
光を阻害しないように、このブラックマトリクス25下
に上記画素電極を駆動するTFT素子に対するゲート配
線やソース配線が配置されている。
【0006】したがって、図8に示す液晶表示パネル2
0における表示画素21は、通常、図9に示すTFT基
板26の配線パターンによって構成されている。すなわ
ち、各色毎に設けられた画素電極27…は、画素電極2
7にデータ信号を供給するソース配線28…と、ゲート
配線29とで形成する格子内に配置され、またソース配
線28…とゲート配線29との配線交差部A付近に設け
られるTFT素子30によって、画素電極27が駆動制
御されている。
0における表示画素21は、通常、図9に示すTFT基
板26の配線パターンによって構成されている。すなわ
ち、各色毎に設けられた画素電極27…は、画素電極2
7にデータ信号を供給するソース配線28…と、ゲート
配線29とで形成する格子内に配置され、またソース配
線28…とゲート配線29との配線交差部A付近に設け
られるTFT素子30によって、画素電極27が駆動制
御されている。
【0007】上記配線交差部Aにおいて、ソース配線2
8…とゲート配線29とは、後述のゲート絶縁膜31を
介して交差するように形成されているが、図10に示す
ように表示画素21のTFT素子30が逆スタガ構造を
有している液晶表示パネル20′では、ゲート配線29
上にゲート絶縁膜31が形成され、さらにその上にソー
ス配線28が交差する構造になっている。つまり、上記
配線交差部Aにおいても同様のゲート配線29上にゲー
ト絶縁膜31が形成され、その上にソース配線28が交
差して形成されると言う構造になっているため、前記し
たようにデータ信号の遅延対策としてゲート配線29の
膜厚を増加させた場合、配線交差部Aにおけるソース配
線28の段差が大きくなり、配線交差部Aにおけるソー
ス配線28の断線不良発生率が上昇する。
8…とゲート配線29とは、後述のゲート絶縁膜31を
介して交差するように形成されているが、図10に示す
ように表示画素21のTFT素子30が逆スタガ構造を
有している液晶表示パネル20′では、ゲート配線29
上にゲート絶縁膜31が形成され、さらにその上にソー
ス配線28が交差する構造になっている。つまり、上記
配線交差部Aにおいても同様のゲート配線29上にゲー
ト絶縁膜31が形成され、その上にソース配線28が交
差して形成されると言う構造になっているため、前記し
たようにデータ信号の遅延対策としてゲート配線29の
膜厚を増加させた場合、配線交差部Aにおけるソース配
線28の段差が大きくなり、配線交差部Aにおけるソー
ス配線28の断線不良発生率が上昇する。
【0008】ここでのゲート配線29の膜厚の増加は、
最終的なパネル全体の大きさに依存するものであるか
ら、上記の断線不良発生率の上昇は、一枚のパネル構成
による大画面液晶表示パネルだけでなく、マルチパネル
方式で大画面化を実現しようとする場合においても同様
に生じるため、液晶表示パネルを大型化する上で避けら
れない問題となっている。
最終的なパネル全体の大きさに依存するものであるか
ら、上記の断線不良発生率の上昇は、一枚のパネル構成
による大画面液晶表示パネルだけでなく、マルチパネル
方式で大画面化を実現しようとする場合においても同様
に生じるため、液晶表示パネルを大型化する上で避けら
れない問題となっている。
【0009】また、大画面の液晶表示パネルに限らず、
多くの液晶表示パネルでは、上記のようなソース配線2
8の断線不良に対して、レーザー照射により修正できる
冗長設計が採用されたりしてはいるが、設計上修正でき
るソース配線数に限りがあったり、レーザー修正箇所が
増加するとコスト上昇につながるなど、表示画素数の格
段に多い大型液晶表示パネルで発生するソース配線28
の断線不良に対しては、根本的な解決手段とは成り得な
かった。
多くの液晶表示パネルでは、上記のようなソース配線2
8の断線不良に対して、レーザー照射により修正できる
冗長設計が採用されたりしてはいるが、設計上修正でき
るソース配線数に限りがあったり、レーザー修正箇所が
増加するとコスト上昇につながるなど、表示画素数の格
段に多い大型液晶表示パネルで発生するソース配線28
の断線不良に対しては、根本的な解決手段とは成り得な
かった。
【0010】本発明は、上記の問題点を解決するために
なされたもので、その目的は、大型化に伴う構成によっ
て生じ易くなるソース配線の断線不良を低減可能な液晶
表示パネルを提供することにある。
なされたもので、その目的は、大型化に伴う構成によっ
て生じ易くなるソース配線の断線不良を低減可能な液晶
表示パネルを提供することにある。
【0011】
【課題を解決するための手段】本願発明の請求項1に係
る液晶表示パネルは、上記の課題を解決するために、T
FT素子を、該TFT素子のソース電極にデータ信号を
与えるソース配線と、該TFT素子のON/OFFを制
御するゲート配線とを格子状に組み合わせた配線交差部
付近に配置するアクティブマトリクス型の液晶表示パネ
ルにおいて、上記ソース配線が、任意のTFT素子に対
するデータ信号の供給を行うべく、複数の経路を取り得
るように形成されるとともに、開口部以外の領域に配置
されていることを特徴としている。上記の構成におい
て、TFT素子に対して、複数の経路によりデータ信号
が供給されることにより、配線の冗長性が高くなってい
るから、ソース配線の断線不良発生率を大幅に低減させ
ることが可能になるとともに、ソース配線が開口部に重
ならないように形成されているから、開口率を低下させ
ることがない。
る液晶表示パネルは、上記の課題を解決するために、T
FT素子を、該TFT素子のソース電極にデータ信号を
与えるソース配線と、該TFT素子のON/OFFを制
御するゲート配線とを格子状に組み合わせた配線交差部
付近に配置するアクティブマトリクス型の液晶表示パネ
ルにおいて、上記ソース配線が、任意のTFT素子に対
するデータ信号の供給を行うべく、複数の経路を取り得
るように形成されるとともに、開口部以外の領域に配置
されていることを特徴としている。上記の構成におい
て、TFT素子に対して、複数の経路によりデータ信号
が供給されることにより、配線の冗長性が高くなってい
るから、ソース配線の断線不良発生率を大幅に低減させ
ることが可能になるとともに、ソース配線が開口部に重
ならないように形成されているから、開口率を低下させ
ることがない。
【0012】例えば、液晶表示パネルの大型化に伴う信
号遅延を防止するためにソース配線の断面積を厚み方向
に増大させると、配線交差部における断線が生じやすく
なったり、解像度を向上させると、断線不良による表示
パネル全体としての歩留りの悪化が生じたりする。そこ
で、上記冗長性を高くすることによってソース配線の断
線不良発生率を低減することができる。大型の継ぎ合わ
せ方式の液晶表示パネルでは、継ぎ合わせのために開口
部以外の領域が比較的大きく形成され、ソース配線の形
態の自由度が高いので、上記構成を採用しやすく、特に
上記のような大型の液晶表示パネルを製造する際の歩留
りの向上に寄与できる。具体的には、請求項2の発明に
係る液晶表示パネルのように、上記ソース配線を梯子形
状に形成すればよい。請求項3に記載の液晶表示装置
は、上記の課題を解決するために、請求項1または2に
記載の構成に加えて、上記ソース配線が、複数の導電膜
の積層によって形成されていることを特徴としている。
上記の構成により、どちらか一方の導電膜が断線しても
他方の導電膜で電気的導通が得られる。すなわち、複数
経路による冗長性と積層配線による冗長性を実現できる
から、更に断線不良発生率を低減することが可能にな
る。
号遅延を防止するためにソース配線の断面積を厚み方向
に増大させると、配線交差部における断線が生じやすく
なったり、解像度を向上させると、断線不良による表示
パネル全体としての歩留りの悪化が生じたりする。そこ
で、上記冗長性を高くすることによってソース配線の断
線不良発生率を低減することができる。大型の継ぎ合わ
せ方式の液晶表示パネルでは、継ぎ合わせのために開口
部以外の領域が比較的大きく形成され、ソース配線の形
態の自由度が高いので、上記構成を採用しやすく、特に
上記のような大型の液晶表示パネルを製造する際の歩留
りの向上に寄与できる。具体的には、請求項2の発明に
係る液晶表示パネルのように、上記ソース配線を梯子形
状に形成すればよい。請求項3に記載の液晶表示装置
は、上記の課題を解決するために、請求項1または2に
記載の構成に加えて、上記ソース配線が、複数の導電膜
の積層によって形成されていることを特徴としている。
上記の構成により、どちらか一方の導電膜が断線しても
他方の導電膜で電気的導通が得られる。すなわち、複数
経路による冗長性と積層配線による冗長性を実現できる
から、更に断線不良発生率を低減することが可能にな
る。
【0013】請求項4に記載の液晶表示装置は、上記の
課題を解決するために、請求項1または2のいずれかに
記載の構成に加えて、上記のソース配線あるいはゲート
配線の少なくともどちらか一方が、配線交差部において
幅細化されていることを特徴としている。上記の構成に
より、ソース配線とゲート配線の交差部面積の増大を抑
制できる。つまり、ソース配線とゲート配線の短絡不良
や、配線交差部で発生する寄生容量の増大を抑制できる
から、請求項1もしくは2の構成に伴って生じうる表示
性能の低下を防止することができる。
課題を解決するために、請求項1または2のいずれかに
記載の構成に加えて、上記のソース配線あるいはゲート
配線の少なくともどちらか一方が、配線交差部において
幅細化されていることを特徴としている。上記の構成に
より、ソース配線とゲート配線の交差部面積の増大を抑
制できる。つまり、ソース配線とゲート配線の短絡不良
や、配線交差部で発生する寄生容量の増大を抑制できる
から、請求項1もしくは2の構成に伴って生じうる表示
性能の低下を防止することができる。
【0014】
【発明の実施の形態】本発明の実施の一形態について図
1ないし図7に基づいて説明すれば、以下の通りであ
る。
1ないし図7に基づいて説明すれば、以下の通りであ
る。
【0015】なお、本実施の形態は、液晶パネルを2枚
つなぎ合わせることで、2倍の面積の液晶表示パネルを
実現する例であり、例えば、図2(a)(b)に示すよう
に、分断ライン2aで分断した20インチのアクティブ
マトリクス型液晶パネル2・2(図2(a)、以下、液
晶パネルと称する)を、大型基板の同一平面上に隣接配
置してつなぎ合わせることにより(図2(b))、1枚
の28インチのアクティブマトリクス型液晶表示パネル
1(以下、液晶表示パネルと称する)が形成されるもの
である。
つなぎ合わせることで、2倍の面積の液晶表示パネルを
実現する例であり、例えば、図2(a)(b)に示すよう
に、分断ライン2aで分断した20インチのアクティブ
マトリクス型液晶パネル2・2(図2(a)、以下、液
晶パネルと称する)を、大型基板の同一平面上に隣接配
置してつなぎ合わせることにより(図2(b))、1枚
の28インチのアクティブマトリクス型液晶表示パネル
1(以下、液晶表示パネルと称する)が形成されるもの
である。
【0016】上記、液晶パネル2の外観上、各表示画素
3…は、液晶パネル2・2内に付設されるブラックマト
リクス4によって区分されるとともに、それぞれR
(赤)、G(緑)、B(青)の各色の窓に区切られてい
る。そして、液晶パネル2・2を隣接配置させる際の接
続部5の間隔は、液晶パネル2における表示画素3間の
間隔と等しくされている。
3…は、液晶パネル2・2内に付設されるブラックマト
リクス4によって区分されるとともに、それぞれR
(赤)、G(緑)、B(青)の各色の窓に区切られてい
る。そして、液晶パネル2・2を隣接配置させる際の接
続部5の間隔は、液晶パネル2における表示画素3間の
間隔と等しくされている。
【0017】図3に示すように、上記液晶表示パネル1
は、継ぎ合わせた液晶パネル2・2を透明な接着剤10
によって補強基板9に固着し、偏光板6a・6bが液晶
表示パネル1のほぼ全面を覆うように、液晶表示パネル
1の表裏にそれぞれ設けられて構成されているが、上記
偏光板6a・6bは互いの偏光軸が直交する方向(クロ
スニコル状態)に配置されている。したがって、もし、
液晶パネル2・2間の接続部5において、光の漏れ得る
隙間があったとしても、上記偏光板6a・6bがクロス
ニコル状態にあるため、接続部5を透過しようとする光
が阻止され、上記接続部5が目立ちにくくなっている。
また、液晶パネル2上のブラックマトリクス4に黒色材
料を使用しているため、ブラックマトリクス4による表
面反射はほとんどなくなり、さらに接続部5が目立たな
くなっている。
は、継ぎ合わせた液晶パネル2・2を透明な接着剤10
によって補強基板9に固着し、偏光板6a・6bが液晶
表示パネル1のほぼ全面を覆うように、液晶表示パネル
1の表裏にそれぞれ設けられて構成されているが、上記
偏光板6a・6bは互いの偏光軸が直交する方向(クロ
スニコル状態)に配置されている。したがって、もし、
液晶パネル2・2間の接続部5において、光の漏れ得る
隙間があったとしても、上記偏光板6a・6bがクロス
ニコル状態にあるため、接続部5を透過しようとする光
が阻止され、上記接続部5が目立ちにくくなっている。
また、液晶パネル2上のブラックマトリクス4に黒色材
料を使用しているため、ブラックマトリクス4による表
面反射はほとんどなくなり、さらに接続部5が目立たな
くなっている。
【0018】また、液晶パネル2は、各色の窓に設けら
れるカラーフィルタ7R、7G、7Bおよび上記ブラッ
クマトリクス4、対抗電極等を配置したカラーフィルタ
基板2bと、アモルファスSiによって形成されている
電界効果型のTFT素子や、透明で導電性の優れた酸化
インジウム錫(ITO:indium tin oxide)で形成されて
いる画素電極、ソース配線、ゲート配線等を形成したT
FT基板2cとを対向配置し、その間隙に液晶8を封入
する構成となっている。
れるカラーフィルタ7R、7G、7Bおよび上記ブラッ
クマトリクス4、対抗電極等を配置したカラーフィルタ
基板2bと、アモルファスSiによって形成されている
電界効果型のTFT素子や、透明で導電性の優れた酸化
インジウム錫(ITO:indium tin oxide)で形成されて
いる画素電極、ソース配線、ゲート配線等を形成したT
FT基板2cとを対向配置し、その間隙に液晶8を封入
する構成となっている。
【0019】上記カラーフィルタ基板2bにおいては、
図4に示すように、各色のカラーフィルタ7R、7G、
7Bがほぼ後述する画素電極の形状に形成され、表示画
素3中の前記TFT基板2cにおける画素電極以外の部
分がブラックマトリクス4で覆われるようになってい
る。
図4に示すように、各色のカラーフィルタ7R、7G、
7Bがほぼ後述する画素電極の形状に形成され、表示画
素3中の前記TFT基板2cにおける画素電極以外の部
分がブラックマトリクス4で覆われるようになってい
る。
【0020】一方、上記液晶表示パネル1を構成するT
FT基板2cには、図1に示すように、矢印X方向と平
行に形成される複数のゲート配線11・11と、矢印Y
方向と平行に形成されるとともに、各色(R、G、B)
ごとにそれぞれ用意されるソース配線12、13、14
が設けられている。上記ゲート配線11およびソース配
線12、13、14の材料としてはα−Taが使用さ
れ、それぞれ、およそ0.5μmおよび0.3μmの厚みで
形成されている。上記ゲート配線11とソース配線1
2、13、14との配線交差部A付近には、それぞれ、
TFT素子16と画素電極15(15r、15g、15
b)が形成されており、該TFT素子16は画素電極1
5に対して、各色の画像信号の供給を制御している。
FT基板2cには、図1に示すように、矢印X方向と平
行に形成される複数のゲート配線11・11と、矢印Y
方向と平行に形成されるとともに、各色(R、G、B)
ごとにそれぞれ用意されるソース配線12、13、14
が設けられている。上記ゲート配線11およびソース配
線12、13、14の材料としてはα−Taが使用さ
れ、それぞれ、およそ0.5μmおよび0.3μmの厚みで
形成されている。上記ゲート配線11とソース配線1
2、13、14との配線交差部A付近には、それぞれ、
TFT素子16と画素電極15(15r、15g、15
b)が形成されており、該TFT素子16は画素電極1
5に対して、各色の画像信号の供給を制御している。
【0021】上記のような液晶表示パネル1が、大型
の、具体的には20インチ以上のサイズの場合、表示画
素3が比較的大きいので、もともと画素電極15周辺部
のブラックマトリクス4(図4)を幅広く設けることが
可能で、TFT基板2c上の配線レイアウトの自由度は
比較的高くなっている。特に上記した継ぎ合わせ方式の
液晶表示パネル1では、前記接続部5における画素ピッ
チを液晶パネル2内部の画素ピッチと揃える必要から、
さらに幅広のブラックマトリクス4が形成されるように
なっており、より配線レイアウトの自由度が高くなって
いる。
の、具体的には20インチ以上のサイズの場合、表示画
素3が比較的大きいので、もともと画素電極15周辺部
のブラックマトリクス4(図4)を幅広く設けることが
可能で、TFT基板2c上の配線レイアウトの自由度は
比較的高くなっている。特に上記した継ぎ合わせ方式の
液晶表示パネル1では、前記接続部5における画素ピッ
チを液晶パネル2内部の画素ピッチと揃える必要から、
さらに幅広のブラックマトリクス4が形成されるように
なっており、より配線レイアウトの自由度が高くなって
いる。
【0022】したがって、上記液晶表示パネル1におけ
る配線の内、ソース配線、具体的には、画素電極15r
に信号を供給するソース配線12は、各画素電極15r
の左側にY方向に平行に形成されたソース配線部12
a、12bと、ソース配線部12a・12b間を互いに
接合する架橋部12c…が設けられた梯子形状に形成さ
れている。また、画素電極15gに信号を供給するソー
ス配線13は、画素電極15gの両側に平行に形成され
たソース配線部13a・13bに、ソース配線部13a
・13b間を互いに接合する架橋部13c…が設けられ
た構造であり、さらに、各画素電極15bに信号を供給
するソース配線14は、画素電極15bの右側にY方向
に平行に形成されたソース配線部14a・14bに、ソ
ース配線部14a・14b間を互いに接合する架橋部1
4c…が設けられた構造であり、いずれも、ソース配線
12と同様の梯子形状とされている。
る配線の内、ソース配線、具体的には、画素電極15r
に信号を供給するソース配線12は、各画素電極15r
の左側にY方向に平行に形成されたソース配線部12
a、12bと、ソース配線部12a・12b間を互いに
接合する架橋部12c…が設けられた梯子形状に形成さ
れている。また、画素電極15gに信号を供給するソー
ス配線13は、画素電極15gの両側に平行に形成され
たソース配線部13a・13bに、ソース配線部13a
・13b間を互いに接合する架橋部13c…が設けられ
た構造であり、さらに、各画素電極15bに信号を供給
するソース配線14は、画素電極15bの右側にY方向
に平行に形成されたソース配線部14a・14bに、ソ
ース配線部14a・14b間を互いに接合する架橋部1
4c…が設けられた構造であり、いずれも、ソース配線
12と同様の梯子形状とされている。
【0023】上記ソース配線12〜14の構造におい
て、例えば、図5に示すように、画素電極15r…にデ
ータ信号を供給するソース配線部12bの1箇所(参照
符α)に断線が生じたとしても、断線した部分以降に位
置する画素電極15rに対しても、ソース配線部12a
を介してデータ信号が供給されるので、入力側から出力
側への全体の導通に影響を与えることがない。もちろん
ソース配線12上に複数の断線が生じていても、同じ架
橋部12c・12c間に挟まれた他方のソース配線部1
2a(参照符β)に同時に断線が生じない限り全体の導
通に影響を与えることはない。画素電極15g、15b
のいずれの場合でもソース配線13、14は梯子形状の
パターンに形成されているため、同様のことが言える。
上記のように、ソース配線12、13、14が梯子形状
を採ることによりソース配線12、13、14における
断線不良発生率を大幅に低減することができる。
て、例えば、図5に示すように、画素電極15r…にデ
ータ信号を供給するソース配線部12bの1箇所(参照
符α)に断線が生じたとしても、断線した部分以降に位
置する画素電極15rに対しても、ソース配線部12a
を介してデータ信号が供給されるので、入力側から出力
側への全体の導通に影響を与えることがない。もちろん
ソース配線12上に複数の断線が生じていても、同じ架
橋部12c・12c間に挟まれた他方のソース配線部1
2a(参照符β)に同時に断線が生じない限り全体の導
通に影響を与えることはない。画素電極15g、15b
のいずれの場合でもソース配線13、14は梯子形状の
パターンに形成されているため、同様のことが言える。
上記のように、ソース配線12、13、14が梯子形状
を採ることによりソース配線12、13、14における
断線不良発生率を大幅に低減することができる。
【0024】特に、本実施の形態のように大型の液晶表
示パネル1を作製する場合、信号の遅延対策として、ゲ
ート配線11の厚みを増すことがあるが、その際、段差
の増大によってソース配線12〜14における断線不良
発生率が上昇することが予想される。しかし、上記構成
によって、断線不良発生率を下げることができるから、
全体として、断線不良発生率の上昇を抑制できることに
なる。また、本実施の形態における液晶パネル2では、
従来と同様、梯子形状のソース配線12〜14がブラッ
クマトリクス4に隠れるように形成されており、ソース
配線12〜14の形状が表示性能に悪影響を与える恐れ
はない。
示パネル1を作製する場合、信号の遅延対策として、ゲ
ート配線11の厚みを増すことがあるが、その際、段差
の増大によってソース配線12〜14における断線不良
発生率が上昇することが予想される。しかし、上記構成
によって、断線不良発生率を下げることができるから、
全体として、断線不良発生率の上昇を抑制できることに
なる。また、本実施の形態における液晶パネル2では、
従来と同様、梯子形状のソース配線12〜14がブラッ
クマトリクス4に隠れるように形成されており、ソース
配線12〜14の形状が表示性能に悪影響を与える恐れ
はない。
【0025】なお、上記ゲート配線11および各ソース
配線12〜14の材料としてはα−Ta以外に、Al、
Cu等を使用してもよいが、例えば、ソース配線を金属
膜のみではなく、金属膜とそれ以外の導電膜(例えば、
ITO等)との積層膜により形成することにより、さら
に断線不良発生率を低減することができる。これは、金
属膜と他の導電膜とのどちらか一方が断線しても他方の
導電膜で電気的導通が得られるからである。つまり、梯
子形状による配線の冗長性に、積層構造による配線の冗
長性が加わることによって、冗長性がさらに高まるから
である。
配線12〜14の材料としてはα−Ta以外に、Al、
Cu等を使用してもよいが、例えば、ソース配線を金属
膜のみではなく、金属膜とそれ以外の導電膜(例えば、
ITO等)との積層膜により形成することにより、さら
に断線不良発生率を低減することができる。これは、金
属膜と他の導電膜とのどちらか一方が断線しても他方の
導電膜で電気的導通が得られるからである。つまり、梯
子形状による配線の冗長性に、積層構造による配線の冗
長性が加わることによって、冗長性がさらに高まるから
である。
【0026】また、上記では、金属膜に積層する他の導
電膜として、ITOを用いているが、画素電極15と同
じ組成のITOを用いることにより、工程を増加させる
ことなく画素電極15と同時に形成することができると
いったメリットを有しているからであり、効果的には、
その他の組成を有する導電膜の使用を否定するものでは
ない。
電膜として、ITOを用いているが、画素電極15と同
じ組成のITOを用いることにより、工程を増加させる
ことなく画素電極15と同時に形成することができると
いったメリットを有しているからであり、効果的には、
その他の組成を有する導電膜の使用を否定するものでは
ない。
【0027】実際に、従来のソース配線パターンおよ
び本実施の形態における梯子形状のソース配線パターン
、梯子形状の配線+2層配線(厚さ0.3μmのα−T
a層と厚さ0.15μmのITOとの積層膜)を用いたソ
ース配線パターンのそれぞれにおいて、28インチの
液晶表示パネル1を作製した結果、表1および図6に示
すように、従来のソース配線パターンを採用した場合に
比べて、ソース配線の断線不良発生率が1/10以下と
なることが確認できた。特にの場合には、ソース配線
の断線不良が全く見られなかった。
び本実施の形態における梯子形状のソース配線パターン
、梯子形状の配線+2層配線(厚さ0.3μmのα−T
a層と厚さ0.15μmのITOとの積層膜)を用いたソ
ース配線パターンのそれぞれにおいて、28インチの
液晶表示パネル1を作製した結果、表1および図6に示
すように、従来のソース配線パターンを採用した場合に
比べて、ソース配線の断線不良発生率が1/10以下と
なることが確認できた。特にの場合には、ソース配線
の断線不良が全く見られなかった。
【0028】
【表1】
【0029】なお、このときの画素サイズや開口率(全
面積に対する開口部〔カラーフィルタの形成領域〕の面
積比)、解像度は以下の表2に示す通りである。
面積に対する開口部〔カラーフィルタの形成領域〕の面
積比)、解像度は以下の表2に示す通りである。
【0030】
【表2】
【0031】また、ゲート配線11もしくはソース配線
12〜14の配線交差部Aにおける形状に関してである
が、図7に示すように、配線交差部A…におけるソース
配線側の幅を細くしてもよい。これは、大画面の液晶表
示パネルでは、ソース配線12〜14の断線不良以外に
もゲート配線11と各ソース配線12〜14の間の短絡
不良も増加する傾向にあるため、上記構造を採用するこ
とにより、配線交差部Aにおいてゲート配線11とソー
ス配線12〜14とが互いに重なる面積が小さくなる。
その結果、ソース配線12を梯子形状とすることにより
増加したゲート配線11との配線交差部Aにおける上記
面積の総和の増大を、配線交差部Aの数の増加に比べて
小さくすることができるので、短絡不良を低減可能な有
効な手段となる。
12〜14の配線交差部Aにおける形状に関してである
が、図7に示すように、配線交差部A…におけるソース
配線側の幅を細くしてもよい。これは、大画面の液晶表
示パネルでは、ソース配線12〜14の断線不良以外に
もゲート配線11と各ソース配線12〜14の間の短絡
不良も増加する傾向にあるため、上記構造を採用するこ
とにより、配線交差部Aにおいてゲート配線11とソー
ス配線12〜14とが互いに重なる面積が小さくなる。
その結果、ソース配線12を梯子形状とすることにより
増加したゲート配線11との配線交差部Aにおける上記
面積の総和の増大を、配線交差部Aの数の増加に比べて
小さくすることができるので、短絡不良を低減可能な有
効な手段となる。
【0032】さらに、上記構成では同時に、配線交差部
Aで発生する寄生容量を小さくすることができる。寄生
容量は上記配線交差部Aにおいてゲート配線11とソー
ス配線12〜14とが重なる面積が大きい程大きくなる
が、この寄生容量が表示データに影響を与え、表示性能
が悪化するという問題がある。液晶表示パネルが大画面
になるほど、すなわち、配線交差部Aの面積が大きくな
るほど、寄生容量の影響を受けやすいといえるが、上記
のように配線交差部Aの面積を小さくすることができれ
ば、寄生容量も小さくなるので、大画面化に伴う表示性
能の低下を抑制することができる。もちろん、配線交差
部Aにおいて、ゲート配線11側を細くするようにして
も同様の効果が得られることは言うまでもない。
Aで発生する寄生容量を小さくすることができる。寄生
容量は上記配線交差部Aにおいてゲート配線11とソー
ス配線12〜14とが重なる面積が大きい程大きくなる
が、この寄生容量が表示データに影響を与え、表示性能
が悪化するという問題がある。液晶表示パネルが大画面
になるほど、すなわち、配線交差部Aの面積が大きくな
るほど、寄生容量の影響を受けやすいといえるが、上記
のように配線交差部Aの面積を小さくすることができれ
ば、寄生容量も小さくなるので、大画面化に伴う表示性
能の低下を抑制することができる。もちろん、配線交差
部Aにおいて、ゲート配線11側を細くするようにして
も同様の効果が得られることは言うまでもない。
【0033】なお、上述した実施の形態においては、ソ
ース配線12〜14を梯子形状に配置しているため、必
然的にソース配線12〜14の専有する面積が大きくな
るが、継ぎ合わせ方式の液晶表示パネルでは、接続部5
における画素ピッチを他の部分の画素ピッチと揃えるた
め、意図的に幅広いブラックマトリクス4が設けられて
いることが多いので、ブラックマトリクス4に覆われる
ように梯子形状のソース配線を形成することが容易であ
る。したがって、本願発明の液晶表示パネルの構造は、
継ぎ合わせ方式でなければ作製が困難となるような大型
の液晶表示パネル1に対して、より適した構造と言え
る。
ース配線12〜14を梯子形状に配置しているため、必
然的にソース配線12〜14の専有する面積が大きくな
るが、継ぎ合わせ方式の液晶表示パネルでは、接続部5
における画素ピッチを他の部分の画素ピッチと揃えるた
め、意図的に幅広いブラックマトリクス4が設けられて
いることが多いので、ブラックマトリクス4に覆われる
ように梯子形状のソース配線を形成することが容易であ
る。したがって、本願発明の液晶表示パネルの構造は、
継ぎ合わせ方式でなければ作製が困難となるような大型
の液晶表示パネル1に対して、より適した構造と言え
る。
【0034】もちろん、継ぎ合わせ方式や大型であると
いう構成は、必要条件ではなく、比較的画素が大きく、
梯子形状のソース配線を覆える程度の幅広いブラックマ
トリクスを設けられているといった条件を満たす液晶表
示パネルであれば、同様に、上記実施の形態のソース配
線パターンを適用できることは言うまでもない。
いう構成は、必要条件ではなく、比較的画素が大きく、
梯子形状のソース配線を覆える程度の幅広いブラックマ
トリクスを設けられているといった条件を満たす液晶表
示パネルであれば、同様に、上記実施の形態のソース配
線パターンを適用できることは言うまでもない。
【0035】
【発明の効果】請求項1の発明の液晶表示パネルは、以
上のように、上記ソース配線が、任意のTFT素子に対
するデータ信号の供給を行うべく、複数の経路を取り得
るように形成されるとともに、開口部以外の領域に配置
されている構成である。それゆえ、一つの経路が断線し
ても、他の経路によりTFT素子にデータ信号を供給す
ることができるから、液晶表示パネルの大画面化に伴う
ソース配線の断線不良発生率の増大を抑制し、液晶表示
パネル製造時の歩留りを向上させることが可能となると
いう効果を奏する。しかも、開口部にはソース配線が配
置されないから開口率を無駄に低下させることがなくな
る。具体的には、請求項2の発明の液晶表示パネルのよ
うに、ソース配線を梯子形状に形成するとよい。
上のように、上記ソース配線が、任意のTFT素子に対
するデータ信号の供給を行うべく、複数の経路を取り得
るように形成されるとともに、開口部以外の領域に配置
されている構成である。それゆえ、一つの経路が断線し
ても、他の経路によりTFT素子にデータ信号を供給す
ることができるから、液晶表示パネルの大画面化に伴う
ソース配線の断線不良発生率の増大を抑制し、液晶表示
パネル製造時の歩留りを向上させることが可能となると
いう効果を奏する。しかも、開口部にはソース配線が配
置されないから開口率を無駄に低下させることがなくな
る。具体的には、請求項2の発明の液晶表示パネルのよ
うに、ソース配線を梯子形状に形成するとよい。
【0036】請求項3の発明の液晶表示パネルは、以上
のように、請求項1または2の構成に加えて、上記ソー
ス配線が、複数の導電膜の積層によって形成されている
構成である。それゆえ、請求項1または2の構成による
効果に加えて、どちらか一方の導電膜が断線しても他方
の導電膜で電気的導通が得られる。すなわち、梯子形状
の配線による冗長性と積層配線による冗長性とによって
冗長性が高まり、さらに断線不良発生率が低減するの
で、液晶表示パネル製造時の歩留りを向上させることが
できるという効果を奏する。
のように、請求項1または2の構成に加えて、上記ソー
ス配線が、複数の導電膜の積層によって形成されている
構成である。それゆえ、請求項1または2の構成による
効果に加えて、どちらか一方の導電膜が断線しても他方
の導電膜で電気的導通が得られる。すなわち、梯子形状
の配線による冗長性と積層配線による冗長性とによって
冗長性が高まり、さらに断線不良発生率が低減するの
で、液晶表示パネル製造時の歩留りを向上させることが
できるという効果を奏する。
【0037】請求項4の発明の液晶表示パネルは、以上
のように、請求項1または2の構成に加えて、上記のソ
ース配線あるいはゲート配線の少なくともどちらか一方
が、配線交差部において、幅細化されている構成であ
る。それゆえ、請求項1または2の構成による効果に加
えて、ソース配線とゲート配線の短絡不良や、配線交差
部で発生する寄生容量の増大を低減できるから、請求項
1または2の構成、つまり、複数のデータ信号伝送経路
を取るために、ゲート配線を跨ぐソース配線の数が増大
するような場合でも、表示性能の低下を防止することが
できるという効果を奏する。
のように、請求項1または2の構成に加えて、上記のソ
ース配線あるいはゲート配線の少なくともどちらか一方
が、配線交差部において、幅細化されている構成であ
る。それゆえ、請求項1または2の構成による効果に加
えて、ソース配線とゲート配線の短絡不良や、配線交差
部で発生する寄生容量の増大を低減できるから、請求項
1または2の構成、つまり、複数のデータ信号伝送経路
を取るために、ゲート配線を跨ぐソース配線の数が増大
するような場合でも、表示性能の低下を防止することが
できるという効果を奏する。
【図1】本発明の実施の一形態に係る液晶パネルのTF
T基板の配線パターンを示す概略図である。
T基板の配線パターンを示す概略図である。
【図2】2枚の液晶パネルを1枚の液晶表示パネルに組
み合わせる際の、液晶パネル配置の説明図である。
み合わせる際の、液晶パネル配置の説明図である。
【図3】図2における液晶表示パネルの接続部における
断面概略図である。
断面概略図である。
【図4】図2における液晶表示パネルのカラーフィルタ
基板を示す部分拡大図である。
基板を示す部分拡大図である。
【図5】梯子形状のソース配線が断線したときの状態を
示す部分拡大図である。
示す部分拡大図である。
【図6】本発明に係るソース配線パターンと従来のソー
ス配線パターンとにおける断線不良発生数を示すグラフ
である。
ス配線パターンとにおける断線不良発生数を示すグラフ
である。
【図7】ソース配線を幅細化した配線交差部を示す概略
図である。
図である。
【図8】従来の液晶パネルのカラーフィルタ基板を示す
部分拡大図である。
部分拡大図である。
【図9】図7における液晶表示パネルの形状に基づく、
従来のTFT基板の配線パターンを示す概略図である。
従来のTFT基板の配線パターンを示す概略図である。
【図10】上記従来の液晶パネルにおいて表示画素の構
造を示す断面概略図である。
造を示す断面概略図である。
1 液晶表示パネル(液晶表示パネル) 2 液晶パネル(液晶表示パネル) 11 ゲート配線 12 ソース配線 13 ソース配線 14 ソース配線 16 TFT素子 A 配線交差部
Claims (4)
- 【請求項1】TFT素子を、該TFT素子のソース電極
にデータ信号を与えるソース配線と、該TFT素子のO
N/OFFを制御するゲート配線とを格子状に組み合わ
せた配線交差部付近に配置するアクティブマトリクス型
の液晶表示パネルにおいて、 上記ソース配線が、任意のTFT素子に対するデータ信
号の供給を行うべく、複数の経路を取り得るように形成
されるとともに、開口部以外の領域に配置されているこ
とを特徴とする液晶表示パネル。 - 【請求項2】上記ソース配線が梯子形状に形成されてい
ることを特徴とする請求項1に記載の液晶表示パネル。 - 【請求項3】上記ソース配線が、複数の導電膜の積層に
よって形成されていることを特徴とする請求項1または
2に記載の液晶表示パネル。 - 【請求項4】上記のソース配線あるいはゲート配線の少
なくともどちらか一方が、配線交差部において幅細化さ
れていることを特徴とする請求項1または2に記載の液
晶表示パネル。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28556096A JP3460914B2 (ja) | 1996-10-28 | 1996-10-28 | 液晶表示パネル |
US08/948,662 US5946063A (en) | 1996-10-28 | 1997-10-10 | Liquid crystal display panel |
KR1019970052454A KR100266887B1 (ko) | 1996-10-28 | 1997-10-14 | 액정표시패널 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28556096A JP3460914B2 (ja) | 1996-10-28 | 1996-10-28 | 液晶表示パネル |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003158491A Division JP3694007B2 (ja) | 2003-06-03 | 2003-06-03 | 液晶表示パネル |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10133228A true JPH10133228A (ja) | 1998-05-22 |
JP3460914B2 JP3460914B2 (ja) | 2003-10-27 |
Family
ID=17693138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28556096A Expired - Fee Related JP3460914B2 (ja) | 1996-10-28 | 1996-10-28 | 液晶表示パネル |
Country Status (3)
Country | Link |
---|---|
US (1) | US5946063A (ja) |
JP (1) | JP3460914B2 (ja) |
KR (1) | KR100266887B1 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000235190A (ja) * | 1999-02-12 | 2000-08-29 | Internatl Business Mach Corp <Ibm> | 液晶ディスプレイパネル及びその製造方法 |
JP2005084216A (ja) * | 2003-09-05 | 2005-03-31 | Sanyo Electric Co Ltd | 表示装置 |
JP2005222067A (ja) * | 2004-02-06 | 2005-08-18 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びこれを含む液晶表示装置 |
KR100604641B1 (ko) * | 1999-09-14 | 2006-07-26 | 삼성전자주식회사 | 액정표시장치의 커넥터 |
WO2006100861A1 (ja) * | 2005-03-18 | 2006-09-28 | Sharp Kabushiki Kaisha | アクティブマトリクス基板及びその画素欠陥修正方法 |
KR100580828B1 (ko) * | 1998-09-15 | 2006-10-04 | 삼성전자주식회사 | 타일드 액정표시장치의 엘씨디 패널 |
US7403239B2 (en) | 2002-05-27 | 2008-07-22 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for liquid crystal display |
WO2014208013A1 (ja) | 2013-06-27 | 2014-12-31 | 凸版印刷株式会社 | 薄膜トランジスタアレイ、その製造方法、画像表示装置及び表示方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100323826B1 (ko) * | 2000-03-02 | 2002-02-19 | 구본준, 론 위라하디락사 | 액정표시장치 |
US6849935B2 (en) | 2002-05-10 | 2005-02-01 | Sarnoff Corporation | Low-cost circuit board materials and processes for area array electrical interconnections over a large area between a device and the circuit board |
USRE41914E1 (en) | 2002-05-10 | 2010-11-09 | Ponnusamy Palanisamy | Thermal management in electronic displays |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03148636A (ja) * | 1989-11-06 | 1991-06-25 | Toshiba Corp | アクティブマトリクス型液晶表示素子の製造方法 |
JPH0675237A (ja) * | 1992-08-28 | 1994-03-18 | Sharp Corp | 反射型液晶表示装置 |
JPH07175084A (ja) * | 1993-12-21 | 1995-07-14 | Hitachi Ltd | 液晶表示装置及びその製造方法 |
JPH07175087A (ja) * | 1993-12-20 | 1995-07-14 | Nec Corp | 液晶表示装置 |
JPH07311392A (ja) * | 1994-03-24 | 1995-11-28 | Sharp Corp | 液晶表示装置 |
JP3131354B2 (ja) * | 1994-09-02 | 2001-01-31 | シャープ株式会社 | 液晶表示装置 |
JP3133228B2 (ja) * | 1995-03-31 | 2001-02-05 | シャープ株式会社 | 表示装置 |
-
1996
- 1996-10-28 JP JP28556096A patent/JP3460914B2/ja not_active Expired - Fee Related
-
1997
- 1997-10-10 US US08/948,662 patent/US5946063A/en not_active Expired - Lifetime
- 1997-10-14 KR KR1019970052454A patent/KR100266887B1/ko not_active IP Right Cessation
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100580828B1 (ko) * | 1998-09-15 | 2006-10-04 | 삼성전자주식회사 | 타일드 액정표시장치의 엘씨디 패널 |
JP2000235190A (ja) * | 1999-02-12 | 2000-08-29 | Internatl Business Mach Corp <Ibm> | 液晶ディスプレイパネル及びその製造方法 |
JP4674926B2 (ja) * | 1999-02-12 | 2011-04-20 | エーユー オプトロニクス コーポレイション | 液晶ディスプレイパネル及びその製造方法 |
KR100604641B1 (ko) * | 1999-09-14 | 2006-07-26 | 삼성전자주식회사 | 액정표시장치의 커넥터 |
US7403239B2 (en) | 2002-05-27 | 2008-07-22 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for liquid crystal display |
JP2005084216A (ja) * | 2003-09-05 | 2005-03-31 | Sanyo Electric Co Ltd | 表示装置 |
JP2005222067A (ja) * | 2004-02-06 | 2005-08-18 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びこれを含む液晶表示装置 |
US7872699B2 (en) | 2004-02-06 | 2011-01-18 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and liquid crystal display including the panel |
WO2006100861A1 (ja) * | 2005-03-18 | 2006-09-28 | Sharp Kabushiki Kaisha | アクティブマトリクス基板及びその画素欠陥修正方法 |
US7671932B2 (en) | 2005-03-18 | 2010-03-02 | Sharp Kabushiki Kaisha | Active matrix substrate and pixel defect correcting method therefor |
WO2014208013A1 (ja) | 2013-06-27 | 2014-12-31 | 凸版印刷株式会社 | 薄膜トランジスタアレイ、その製造方法、画像表示装置及び表示方法 |
US10141349B2 (en) | 2013-06-27 | 2018-11-27 | Toppan Printing Co., Ltd. | Thin-film transistor array, fabrication method therefor, image display device and display method |
Also Published As
Publication number | Publication date |
---|---|
JP3460914B2 (ja) | 2003-10-27 |
KR100266887B1 (ko) | 2000-09-15 |
KR19980032795A (ko) | 1998-07-25 |
US5946063A (en) | 1999-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3946547B2 (ja) | アクティブマトリクス基板および表示装置ならびに検出装置 | |
JP4990564B2 (ja) | 液晶表示装置 | |
WO2012070498A1 (ja) | 表示装置及びテレビ受信装置 | |
WO2005029450A1 (ja) | 電極配線基板および表示装置 | |
JP2003195330A (ja) | 液晶表示装置 | |
JPH0651348A (ja) | 液晶表示装置およびその製造方法 | |
JP2003162265A (ja) | 液晶表示装置 | |
JP3460914B2 (ja) | 液晶表示パネル | |
JPH1184421A (ja) | アクティブマトリクス基板及びそれを用いた液晶パネル | |
JP4293867B2 (ja) | 画素の大型化に対応したips液晶ディスプレイ | |
JPH0572540A (ja) | 液晶表示装置 | |
JP7261595B2 (ja) | 表示装置 | |
JPH10142629A (ja) | アクティブマトリクス液晶表示装置 | |
JP3694007B2 (ja) | 液晶表示パネル | |
KR100989165B1 (ko) | 횡전계 방식 액정표시장치 및 제조 방법 | |
KR101048710B1 (ko) | 액정 표시 장치 | |
JP3359856B2 (ja) | 液晶表示装置 | |
JPH10260423A (ja) | 液晶表示装置 | |
JP2004177891A (ja) | 表示パネルおよびこれを用いた大型表示装置 | |
JP2007047277A (ja) | 液晶表示装置 | |
KR100923673B1 (ko) | 횡전계모드 액정표시소자 | |
JP3519275B2 (ja) | アクティブマトリクス型液晶表示装置 | |
JP2010072110A (ja) | 液晶表示パネル | |
JP2010117474A (ja) | 液晶表示装置および基板 | |
JP2008241856A (ja) | 液晶装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070815 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |