JP3946547B2 - アクティブマトリクス基板および表示装置ならびに検出装置 - Google Patents
アクティブマトリクス基板および表示装置ならびに検出装置 Download PDFInfo
- Publication number
- JP3946547B2 JP3946547B2 JP2002056403A JP2002056403A JP3946547B2 JP 3946547 B2 JP3946547 B2 JP 3946547B2 JP 2002056403 A JP2002056403 A JP 2002056403A JP 2002056403 A JP2002056403 A JP 2002056403A JP 3946547 B2 JP3946547 B2 JP 3946547B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- active matrix
- line
- matrix substrate
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 224
- 239000011159 matrix material Substances 0.000 title claims description 204
- 238000001514 detection method Methods 0.000 title claims description 14
- 239000010410 layer Substances 0.000 claims description 63
- 239000011229 interlayer Substances 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 33
- 239000000463 material Substances 0.000 claims description 14
- 239000010408 film Substances 0.000 description 84
- 239000004973 liquid crystal related substance Substances 0.000 description 39
- 230000000694 effects Effects 0.000 description 34
- 230000007547 defect Effects 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 10
- 230000001681 protective effect Effects 0.000 description 10
- 239000010409 thin film Substances 0.000 description 10
- 239000003086 colorant Substances 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 238000005520 cutting process Methods 0.000 description 7
- 239000012634 fragment Substances 0.000 description 6
- 238000005304 joining Methods 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 229910004205 SiNX Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229920000178 Acrylic resin Polymers 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 3
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 239000010407 anodic oxide Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 239000003566 sealing material Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- -1 ITO Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 230000001235 sensitizing effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/13336—Combining plural substrates to produce large-area displays, e.g. tiled displays
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
- G02F1/136272—Auxiliary lines
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、オーディオビジュアル（ＡＶ）やオフィスオートメーション（ＯＡ）機器、公共ディスプレイ、広告ディスプレイ等に使用できるアクティブマトリクス基板および表示装置に関し、また、画像の２次元情報を検出できる平面検出装置等に使用できるアクティブマトリクス基板および検出装置に関するものである。
【０００２】
【従来の技術】
近年、ＡＶ機器として用いられる家庭用のテレビ、ＯＡ機器に用いられる表示装置は、軽量化、薄型化、低消費電力化、高精細化および画面の大型化が要求されている。
【０００３】
このため、ＣＲＴ（陰極線管）、液晶表示装置（ＬＣＤ）、プラズマ表示装置（ＰＤＰ）、ＥＬ（electro luminescent ）表示装置、ＬＥＤ（light emitting diode）表示装置等の表示装置においても大画面化の開発・実用化が進められている。なかでも液晶表示装置は、他の表示装置に比べ、厚さ（奥行き）が格段に薄くできること、消費電力が小さいこと、フルカラー化が容易なこと等の利点を有するので、近年においては種々の分野で用いられつつあり、画面の大型化への期待も大きい。
【０００４】
そこで、オーディオビジュアル（ＡＶ）機器やオフィスオートメーション（ＯＡ）機器、公共ディスプレイ、広告ディスプレイ等に、直視型の表示装置が開発されている。特に、アクティブマトリクス基板を用いて形成した複数枚の表示パネルをその側面でつなぎ合わせてなる大画面化されたマルチパネル型の表示装置が開発されている。
【０００５】
ところがその反面、表示性能の優れたアクティブマトリクス駆動型の液晶表示装置は、画面の大型化を図ると、製造工程において信号線の断線、画素欠陥等による不良率が急激に高くなり、更には液晶表示装置の価格上昇をもたらすといった問題が生じる。そこでこれを解決するために、複数の液晶表示装置をつなぎ合わせて全体で１台のマルチ表示方式の液晶表示装置とし、画面の大型化を図ることが行われている。
【０００６】
例えば、特開平８−１２２７６９号公報において、複数の液晶パネルを同一平面上で隣接接続した大画面表示装置の構造が開示されている（図１９参照）。ここでは、液晶パネル１０２の端辺を高精度に加工することによってパネル継ぎ目部分のデッドスペースを狭くし、継ぎ目部分とその他の部分の画素ピッチを等しくする構造や、液晶パネルの継ぎ目からの光漏れを無くした構造を採用することで、繋ぎ目が目立ち難いマルチパネル構造を実現している。図中、１０３、１０４、１０５はそれぞれ、カラーフィルター、ブラックマトリクス、分断ラインである。
【０００７】
ところで、ＸＹマトリクス表示型の表示装置の場合、単位画素内の各カラー画素（Ｒ）、（Ｇ）、（Ｂ）は、画像情報の一般的なデータ形式に合わせて、横方向（Ｘ方向）に順に並ぶよう配列させることが一般的である。また、一般的なＮＴＳＣ方式やハイビジョン方式の表示装置に見られるように、臨場感を向上させるためには表示装置の表示面は横長形状にすることが好ましく、複数のパネルを継ぎ合わせたマルチパネル型の表示装置においても、図２０に示すように、液晶パネル１０２を横方向（Ｘ方向）のみ、あるいは縦横両方向に接続して、横長の表示面を構成することが一般的と考えられる。図中、１０８は継ぎ目ラインである。
【０００８】
しかしながら、上記のように、単位画素内のカラー画素（Ｒ）、（Ｇ）、（Ｂ）が横方向（Ｘ方向）に順に配列された液晶パネルを、横方向（Ｘ方向）に複数枚接続した場合、以下のような問題が発生する。
【０００９】
図２１は、複数の液晶パネルを横方向に接続した従来のマルチパネル型の表示装置の継ぎ目部分を拡大した斜視図である。この場合、液晶パネル１０２の継ぎ目ライン１０８は縦方向（Ｙ方向）に配設されることになり、継ぎ目ライン１０８からの各カラー画素（Ｒ）、（Ｇ）、（Ｂ）までの距離が異なった配置となる。このような画素配列を有する表示装置において、液晶パネル１０２の継ぎ目部分を斜め方向から観察すると、観察位置（観察角度）に応じて、各カラー画素と継ぎ目ラインの相対的な位置関係に差が生じる。例えば、観察者の位置（観察角度）によって、継ぎ目ライン１０８がＲ（赤）の画素とオーバーラップして見えたり、あるいはＢ（青）の画素とオーバーラップして見えたりする。この時、継ぎ目ライン１０８とオーバーラップした表示色は、継ぎ目ライン１０８でわずかながら妨げられるために、継ぎ目近傍の表示色の色バランスを崩すことになる。この結果、観察者の位置（観察角度）に依存して、継ぎ目近傍が虹のように色付いて見え、液晶パネルの継ぎ目を目立たせてしまうといった問題が発生する。
【００１０】
このような問題に対して、液晶パネルの継ぎ目方向は従来のままで、図２２に示すように単位画素内のカラー画素（Ｒ）、（Ｇ）、（Ｂ）の配列方向のみ縦方向（Ｙ方向）に変更したマルチパネル型の表示装置が、（１）特開平８−１４６４５５号公報、（２）特開平１０−１８６３１５号公報、（３）1st International Display Manufacturing Conference (ＩＤＭＣ２０００) の予稿集、１９１頁〜１９４頁に記載の「Manufacturing of Large Wide-View Angle Seamless Tiled AMLCDs for Business and Consumer Appiications 」で提案されている。
【００１１】
このような画素配列を有する液晶パネルを用いれば、複数の液晶パネルを横方向に継ぎ合わせた場合、図２３に示すように、継ぎ目ライン１０８からの各カラー画素（Ｒ）、（Ｇ）、（Ｂ）までの距離が全て等しくなる。このため、液晶パネル１０２の継ぎ目部分を斜め方向から観察した場合に、継ぎ目ライン１０８は（Ｒ）、（Ｇ）、（Ｂ）全てのカラー画素と同条件でオーバーラップするため、例え継ぎ目ライン１０８で表示色がわずかに妨げられたとしても、それによって色バランスを崩すことがない。この結果、観察者の位置（観察角度）に依存して、継ぎ目近傍が虹のように色付いて見える従来の問題点を、大きく改善することが可能になる。
【００１２】
【発明が解決しようとする課題】
しかしながら、上述の従来技術には、以下のような課題を抱えている。
【００１３】
（１）特開平８−１４６４５５号公報に記載の表示装置
ここで開示されている表示装置の場合、図２４に示すようなアクティブマトリクス基板の配線レイアウトを採用することで、単位画素内のカラー画素（Ｒ）、（Ｇ）、（Ｂ）の配列方向を縦方向（Ｙ方向）に変更したマルチパネル型の表示装置を実現している。図中、１１１、１１３、１１４が、それぞれ、単位画素、走査線、信号線である。ここでは、信号線１１４と画素電極を同一の層で形成し、かつ各色に対応した信号線１１４が互いに交差しないようにするため、信号線１１４を画素電極の周りに引き回す特殊な配線レイアウトを採用している。しかし、図２４に示す配線レイアウトの場合、信号線１１４の引き回しによって信号線が複雑になり、信号線が必要以上に長くなってしまうことから、良品率の低下や信号線の時定数の増加といった問題を招いていた。特に、マルチパネル方式が得意とする大面積表示装置においては、信号線の時定数の増加は致命的な問題となり、この配線レイアウトで大面積化を実現するには限界があるものと考えられる。
【００１４】
（２）特開平１０−１８６３１５号公報に記載の表示装置
ここで開示されている表示装置の場合、図２５、図２６に示すようなアクティブマトリクス基板の配線レイアウトを採用することで、単位画素内のカラー画素（Ｒ）、（Ｇ）、（Ｂ）の配列方向を縦方向（Ｙ方向）に変更したマルチパネル型の表示装置を実現している。図中、１２１、１２３、１２４が、それぞれ、単位画素、走査線、信号線である。ここでは、信号線１２４と走査線１２３の配列方向を従来と入れ替えた配線レイアウト（図２５）や、（Ｒ）、（Ｇ）、（Ｂ）の各色に対応した画素電極毎に走査線１３３（３本）を配置した配線レイアウト（図２６）を採用している。しかし、この場合、信号線と走査線の基本配列が従来と異なるために、画像データのフォーマットを変換してから表示パネルを駆動する必要があり、画像データの変換回路が余分に必要となる問題を招いていた。これは、表示装置の価格上昇をもたらす原因となり得る。
【００１５】
（３）ＩＤＭＣ２０００、１９１頁〜１９４頁に記載の表示装置
ここで開示されている表示装置の場合、図２７に示すようなアクティブマトリクス基板の配線レイアウトを採用することで、単位画素内のカラー画素（Ｒ）、（Ｇ）、（Ｂ）の配列方向を縦方向（Ｙ方向）に変更したマルチパネル型の表示装置を実現している。すなわち、Row １４３、Column Channel１４４、Row Access Channel１４５が設けられており、ここでは、（Ｒ）、（Ｇ）、（Ｂ）の各信号線を単位画素内の片隅に偏在させた配線レイアウトを採用している。しかし、図２７に示す配線レイアウトの場合、配線レイアウトの詳細が開示されていないものの、各色に対応した信号線が互いに交差させないと関連する信号線とＴＦＴ（薄膜トランジスタ）を接続できないため、信号線を立体的に交差させる構造が必要となる。したがって、信号線の形成プロセスが複雑になるといった問題が懸念され、プロセス増加を不要、あるいは最小限に留めた配線レイアウトが求められる。
【００１６】
本発明は、上記問題点に鑑みなされたものであり、その目的は、単位画素内の画素配列方向を変更するために最適なパネル構造（配線レイアウト）を有するアクティブマトリクス基板と、そのアクティブマトリクス基板を用いた表示装置とを提供することにある。
【００１７】
【課題を解決するための手段】
上記の課題を解決するため、本発明のアクティブマトリクス基板は、走査線と信号線との交差位置にスイッチング素子を介してマトリクス状に単位画素が配置され、走査線に走査信号が印加されることでスイッチング素子がオンになると、単位画素内の複数の画素電極と各画素電極に対応する信号線とがそれぞれ導通するアクティブマトリクス基板において、上記走査線、信号線およびスイッチング素子を有する第１層の上層に、各単位画素について、上記複数の画素電極が、信号線の配設方向に沿って並ぶように、かつ、上記スイッチング素子の走査線側端子、信号線側端子、走査線および信号線と絶縁されて第２層を形成し、上記第１層と第２層との間に、上記各画素電極ごとに、上記各画素電極とそれに対応する上記スイッチング素子の画素電極側端子とを電気的に接続する接続部が設けられていることを特徴としている。
【００１８】
上記接続部は、例えば、接続部位において画素電極の形状の一部を変形させることによって構成することが可能である。例えば、上記接続部は、接続部位において画素電極が第１層方向へ陥没し、延伸した形状を有するコンタクトホールを形成することによって構成することが可能である。
【００１９】
なお、上記単位画素内において、上記複数の接続部と上記走査線からの距離が、接続部毎に全て異なるように構成することができる。例えば、上記単位画素内において、上記複数のコンタクトホールと上記走査線からの距離が、コンタクトホール毎に全て異なるように構成することができる。また、上記複数の画素電極は、例えば、第２方向（Ｙ方向）である信号線の配設方向に沿って並ぶように配設され、上記信号線毎に対応して設けられたものとすることができる。
【００２０】
上記接続部は、接続部位において、画素電極の電極面と交差する方向に伸びた構成とすることができる。特に、上記接続部は、例えば、接続部位において、画素電極と、その真下であってそこまで伸びてきたスイッチング素子の画素電極側端子とを、電気的に接続させる構成とすることができる。
【００２１】
上記単位画素内の複数の画素電極は、その単位画素における各色に対応したものとすることができる。例えば、１つの単位画素に３つの画素電極を設け、それぞれを、赤、青、緑に相当する画像信号が印加される電極と定めることができる。
【００２２】
スイッチング素子の走査線側端子、信号線側端子、走査線および信号線と、画素電極とは、例えば、その間に層間絶縁膜を積層することによって互いに絶縁することが可能である。
【００２３】
上記の構成により、走査線や信号線を有する層と画素電極を有する層とが互いに別々の層となるとともに、画素電極ごとに、第１層と第２層との間の、第１層の平面と交差する方向に延伸した接続部により、各画素電極とそれに対応するスイッチング素子の画素電極側端子とが電気的に接続される。
【００２４】
単位画素内の複数の画素電極を信号線の配設方向に沿って並ばせる場合に、走査線や信号線を有する層と画素電極を有する層とを同一の層にすると、画素電極同士の隙間の延伸方向と、信号線の配設方向とが一致しないので、例えば信号線を上記隙間に沿うように、言い換えれば画素電極を避けるように、折れ曲がった形状としなければならない。
【００２５】
これに対し、上記構成では、走査線や信号線を有する層と画素電極を有する層とを互いに別々の層としている。そのため、すべての信号線を、画素電極の大きさや配置に関係なく、互いに平行な直線状とすることができる。走査線についても同様である。そして、これらの層間に接続部を設けることにより、これら別々の層同士の電気的な接続を実現している。
【００２６】
したがって、走査線および信号線を従来の配設方向と同一の方向、すなわち、画面の縦方向を信号線方向、横方向を走査線方向としたままで、走査線や信号線の配線レイアウトを複雑化することなく、単位画素内の複数の画素電極の並ぶ方向を、信号線の配設方向に合わせることができる。
【００２７】
その結果、アクティブマトリクス基板同士を表示パネルとして走査線の配設方向（横方向）に接続したマルチパネル型の表示装置を作製した場合に、各表示パネルにおける単位画素内のカラー画素を信号線の配設方向（縦方向）に配列させることにより、表示パネル同士の継ぎ目ラインから、最も近い各カラー画素までの距離を、全ての色について等しくすることができる。
【００２８】
それゆえ、従来の走査線および信号線の配設方向を有する表示パネル同士を横方向に接続したマルチパネル型の表示装置を作製した場合に、走査線や信号線の配線レイアウトを複雑化することなく、表示パネルの継ぎ目近傍で表示パネルが虹のように色付いて見えることによって継ぎ目の目立つのを顕著に軽減することができる。
【００２９】
また、上記構成のアクティブマトリクス基板の他に、走査線と信号線との交差位置にスイッチング素子を介してマトリクス状に単位画素が配置され、走査線に走査信号が印加されることでスイッチング素子がオンになると、単位画素内の複数の画素電極と各画素電極に対応する信号線とがそれぞれ導通するアクティブマトリクス基板において、少なくとも、上記スイッチング素子の画素電極側端子の延長部分からなる接続電極を含む第１層と、各単位画素において、信号線の配設方向に沿って並ぶように配設された上記複数の画素電極を含む第２層とを備えており、上記第１層と第２層との間には、該第１層と第２層とを絶縁するための層間絶縁膜が形成されていると共に、該層間絶縁膜には、上記第２層の各画素電極とそれに対応する上記第１層の接続電極とを電気的に接続する接続部が設けられたアクティブマトリクス基板であっても、同様の作用効果を奏する。
【００３０】
また、走査線と信号線との交差位置にスイッチング素子を介してマトリクス状に単位画素が配置され、走査線に走査信号が印加されることでスイッチング素子がオンになると、単位画素内の複数の画素電極と各画素電極に対応する信号線とがそれぞれ導通するアクティブマトリクス基板において、上記単位画素毎に、上記複数の画素電極が、信号線の配設方向に沿って並ぶように配設され、かつ、複数の信号線のうち、少なくとも２本の信号線が、上記画素電極と重畳されない位置であって、走査線方向の一端側の部位に配置されると共に、他の信号線を挟んで画素電極と接続されている信号線が、該他の信号線をまたぐバイパス電極を介して、上記スイッチング素子と接続されたアクティブマトリクス基板であっても、同様の作用効果を奏する。
【００３１】
また、本発明のアクティブマトリクス基板は、単位画素が、複数、マトリクス状に配列されると共に、上記単位画素内に、少なくとも、第１方向（Ｘ方向）に沿って配設され、上記単位画素毎に設けられた走査線と、第１方向に対して交差する第２方向（Ｙ方向）に沿って配設された複数の信号線と、上記走査線に接続され、上記信号線毎に対応して設けられた複数のスイッチング素子と、上記走査線、複数の信号線、および複数のスイッチング素子を覆う層間絶縁膜と、上記スイッチング素子により信号線との導通がオンオフされる複数の画素電極と、上記スイッチング素子と上記画素電極を電気的に接続するために、上記画素電極毎に上記層間絶縁膜に設けられた複数のコンタクトホールとを備え、上記単位画素内において、上記複数のコンタクトホールと上記走査線からの距離が、コンタクトホール毎に全て異なることを特徴としている。
【００３２】
上記複数の画素電極は、例えば、第２方向（Ｙ方向）に沿って並ぶように配設され、上記信号線毎に対応して設けられたものとすることができる。
【００３３】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、各単位画素において、走査線方向における画素電極の中央を境界線として、単位画素内に配設される信号線が偏在していることを特徴としている。
【００３４】
上記の構成により、各単位画素において、走査線方向における画素電極の中央を境界線として、単位画素内に配設される信号線が偏在している。
【００３５】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、各単位画素内に配設される信号線が、上記境界線によって分離される２領域のどちらか一方側の領域にのみ存在することを特徴としている。
【００３６】
上記の構成により、各単位画素内に配設される信号線が、上記境界線によって分離される、単位画素内の２領域のどちらか一方側の領域にのみ存在する。
【００３７】
なお、この場合、信号線は、画素電極に重畳させた構成とすることも、重畳させない構成とすることもできる。すなわち、例えば、各単位画素において、走査線方向の各単位画素の一端から、境界線、例えば走査線方向における画素電極の中央までであって信号線が存在する領域と、走査線方向の各単位画素の他端から上記境界線までであって信号線が存在しない領域とに二分割されるようにすることができる。また例えば、各単位画素において、各画素電極が、走査線方向の一端から、境界線、例えば走査線方向における画素電極の中央までであって信号線が重畳する領域と、走査線方向の他端から上記境界線までであって信号線が重畳しない領域とに二分割されるようにすることができる。
【００３８】
これらの構成によれば、走査線方向の一端側が、信号線が存在する領域であり、走査線方向の他端側が、信号線が存在しない領域となっている。言い換えれば、単位画素の複数の信号線を、アクティブマトリクス基板同士を表示パネルとして接続したマルチパネル型の表示装置を形成する場合に、表示パネルの接続辺から遠ざかるように、単位画素内で偏在配置する。
【００３９】
一般に、アクティブマトリクス基板同士を表示パネルとして接続したマルチパネル型の表示装置を形成する場合、つなぎ合わせるために継ぎ目ラインを高精度に切断加工や研磨加工した際に、そのときに破片等が生じ、継ぎ目近傍にある素子を誤って傷つけたり切断したりする恐れがある。
【００４０】
これに対し、上記構成のアクティブマトリクス基板同士を表示パネルとして走査線の配設方向（横方向）に接続したマルチパネル型の表示装置を形成する場合、各単位画素で、信号線が存在しない領域がある側を、アクティブマトリクス基板同士の継ぎ目側とすることにすれば、継ぎ目近傍には信号線が存在しない。
【００４１】
したがって、つなぎ合わせるために継ぎ目ラインを高精度に切断加工や研磨加工した際に、そのときに生じる破片等で誤って信号線を切断する恐れを低減することができる。
【００４２】
それゆえ、上記の構成による効果に加えて、アクティブマトリクス基板同士を表示パネルとして走査線の配設方向（横方向）に接続したマルチパネル型の表示装置を形成する場合に、信号線の断線による導通不良を効果的に防止することができる。
【００４３】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、上記単位画素内において、少なくとも１本の信号線が、上記走査線、および複数の信号線、および複数のスイッチング素子の上層を覆う層間絶縁膜を介して、上記複数の全ての画素電極と、平面的に重畳されていることを特徴としている。
【００４４】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、単位画素内の複数の信号線のうち、少なくとも１本の信号線が、上記画素電極と重畳されない位置に配置されていることを特徴としている。
【００４５】
上記の構成により、単位画素内の複数の信号線のうち、少なくとも１本の信号線が、上記画素電極と重畳されない位置に配置される。例えば、単位画素内の複数の信号線のうち、両端に位置する信号線のうちいずれか一方または両方が、画素電極とは重畳されない位置に配置される。例えば、単位画素内の信号線が３本であれば、左右の信号線のうちいずれか一方が画素電極と重畳されず、他方および中央の信号線は画素電極と重畳される。あるいは、左右の信号線の両方が画素電極と重畳されず、中央の信号線のみが画素電極と重畳される。言い換えれば、上記画素電極の電極面に垂直な方向から見たときに、単位画素の、画素電極が形成されていない、走査線方向の少なくとも一端側の部位に、少なくとも１本の信号線が配置されている。走査線方向の両端側に配置された場合は、上記画素電極の電極面に垂直な方向から見たときに、上記画素電極が、それらの信号線同士の間に配置されていることになる。
【００４６】
したがって、重畳した場合に両端に位置する信号線の占めるはずの面積分だけ、画素電極が他の部材で遮られなくなる。それゆえ、上記の構成による効果に加えて、その分、単位画素の開口率を上げることができる。
【００４７】
また、画素電極が設けられていない部位（非表示領域）、例えば遮光領域（ブラックマトリクス）に、上記両端に位置する信号を配置することができる。それゆえ、上記の構成による効果に加えて、非表示領域を有効利用することができる。
【００４８】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、上記スイッチング素子が、対応する画素電極と重畳されていることを特徴としている。
【００４９】
上記の構成により、上記スイッチング素子が、対応する画素電極と重畳されている。
【００５０】
したがって、各画素電極が、各スイッチング素子の電気的シールドの役割を果たすことができる。それゆえ、上記の構成による効果に加えて、新たに専用部材を追加することなく、各スイッチング素子を電気的に保護することができる。
【００５１】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、単位画素内において、走査線から最も近い画素電極以外の画素電極は、上記スイッチング素子を介して、自分よりも走査線に近い他のすべての画素電極の下層領域を通って走査線と電気的に接続されており、すべての画素電極の開口率が等しくなるように、各画素電極の信号線方向の長さが、走査線から近い画素電極から順に短くなっていることを特徴としている。
【００５２】
上記の構成により、単位画素内において、すべての画素電極の開口率が等しくなるように、各画素電極の信号線方向の長さ、言い換えれば、走査線方向の幅が、走査線から近い画素電極から順に短くなっている。
【００５３】
各画素電極と走査線との電気的接続が、他の画素電極の下層領域、言い換えれば他の画素電極と重畳する領域を通る部材を介して行われていると、その領域が通っている画素電極においては、その領域の占める面積分、開口度が減少することになる。そこで、走査線に近い画素電極ほど、言い換えれば、他の画素電極と走査線とをつなぐ領域が多く通っている画素電極ほど、初めから画素電極の面積を広くしておくことで、開口度が他の画素電極より小さくなるのを防ぐことができる。
【００５４】
したがって、単位画素内のすべての画素電極の開口率が等しくなる。それゆえ、上記の構成による効果に加えて、輝度ムラが生じるのを効果的に防止することができる。
【００５５】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、単位画素内の複数の信号線のうち、少なくとも２本の信号線が、上記画素電極と重畳されない位置であって、走査線方向の一端側の部位に配置されており、他の信号線を挟んで画素電極と接続されている信号線は、該他の信号線をまたぐバイパス電極を介して、上記スイッチング素子と接続されていることを特徴としている。
【００５６】
上記の構成により、単位画素内の複数の信号線のうち、少なくとも２本の信号線が、上記画素電極と重畳されない位置であって、走査線方向の一端側の部位に配置されている。言い換えれば、上記画素電極の電極面に垂直な方向から見たときに、単位画素の、画素電極が形成されていない走査線方向の一端側の部位に、少なくとも２本の信号線が配置されている。例えば、少なくとも２本の信号線が、走査線方向の一端側の領域にあるようにし、少なくとも１本の信号線が、走査線方向の他端側の領域、または画素電極と重畳する領域にあるようにしてもよい。あるいは、すべての信号線が走査線方向の一端側にあるようにしてもよい。
【００５７】
したがって、重畳した場合に両端に位置する信号線の占めるはずの面積分だけ、画素電極が他の部材で遮られなくなる。それゆえ、上記の構成による効果に加えて、その分、単位画素の開口率を上げることができる。
【００５８】
特に、バイパス電極を設けたことにより、画素電極と重畳しない、走査線方向の一方の側の領域内に、複数本の信号線を配置することができ、その本数分、画素電極で信号線が重畳されていない部分の面積が増える。そのため、その分、単位画素の開口率をより効果的に上げることができる。
【００５９】
また、画素電極が設けられていない部位（非表示領域）、例えば遮光領域（ブラックマトリクス）に、上記両端に位置する信号を配置することができる。それゆえ、上記の構成による効果に加えて、非表示領域を有効利用することができる。
【００６０】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、上記バイパス電極が、上記画素電極と同じ材料で同じプロセスによって形成されていることを特徴としている。
【００６１】
上記の構成により、上記バイパス電極が、上記画素電極と同じ材料で同じプロセスによって形成されている。それゆえ、上記の構成による効果に加えて、製造プロセスを複雑化することなく単位画素の開口率を上げることができる。
【００６２】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、同一の信号線の一つの部位と他の部位とを電気的に短絡接続する冗長配線が設けられていることを特徴としている。
【００６３】
上記の構成により、同一の信号線の一つの部位と他の部位とを電気的に短絡接続する冗長配線が設けられている。
【００６４】
したがって、冗長配線が設けられた２つの部位の間で信号線が断線した場合でも、その冗長配線によって導通が保たれる。それゆえ、上記の構成による効果に加えて、信号線で断線が生じても、電気的な接続状態を良好に続けることができる。
【００６５】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、上記冗長配線が、上記画素電極と同じ材料で同じプロセスによって形成されていることを特徴としている。
【００６６】
上記の構成により、上記冗長配線が、上記画素電極と同じ材料で同じプロセスによって形成されている。それゆえ、上記の構成による効果に加えて、製造プロセスを複雑化することなく、信号線の断線による導通不良を効果的に防ぐことができる。
【００６７】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、信号線の配設方向に沿って配設され、各走査線に電気的に接続された、複数の走査線引き出し線が設けられたことを特徴としている。
【００６８】
上記の構成により、信号線の配設方向に沿って配設され、各走査線に電気的に接続された、複数の走査線引き出し線が設けられている。
【００６９】
したがって、矩形のアクティブマトリクス基板において、走査線への走査信号の印加等、走査線と外部との信号伝達を、この走査線引き出し線を介し、信号線の末端が存在する辺において行うことができる。この結果、その辺以外の３つの辺には、信号線や走査線等の配線の、外部から信号を印加する端子等、外部との信号伝達を行う端子が存在しないことになる。それゆえ、上記の構成による効果に加えて、矩形の表示パネルを複数個つなぎ合わせたマルチパネル型の表示装置を形成する場合に、３つの辺をつなぎ目として利用可能にすることができる。
【００７０】
また、本発明の表示装置は、上記アクティブマトリクス基板同士を表示パネルとして走査線の配設方向（横方向）に接続したものであり、単位画素内の複数の画素電極は、それぞれ、カラー表示のための各色に対応していることを特徴としている。
【００７１】
また、本発明の表示装置は、上記アクティブマトリクス基板と対向基板との間に表示媒体を挟持した表示パネルを備えた表示装置であって、上記アクティブマトリクス基板と対向基板との少なくとも一方の基板が、複数、走査線の配設方向（横方向）に互いに接続されており、単位画素内の複数の画素電極は、それぞれ、カラー表示のための各色に対応していることを特徴としている。
【００７２】
上記の構成により、走査線および信号線を従来の配設方向と同一の方向、すなわち、画面の縦方向を信号線方向、横方向を走査線方向としたままで、走査線や信号線の配線レイアウトを複雑化することなく、単位画素内の複数の画素電極の並ぶ方向を信号線の配設方向に合わせることができる。
【００７３】
したがって、各表示パネルにおける単位画素内のカラー画素を信号線の配設方向（縦方向）に配列させることにより、表示パネル同士の継ぎ目ラインから最も近い各カラー画素までの距離を、全ての色について等しくすることができる。
【００７４】
それゆえ、走査線や信号線の配線レイアウトを複雑化することなく、表示パネルの継ぎ目近傍で表示パネルが虹のように色付いて見えることによって継ぎ目の目立つのを顕著に軽減することができる。
【００７５】
また、本発明の表示装置は、上記の構成に加えて、上記表示パネル同士の接続辺に隣接している単位画素においては、その単位画素内に配設される信号線が、その単位画素内の画素電極の走査線方向における中央を境界線として、上記接続辺とは遠い側にのみ存在していることを特徴としている。
【００７６】
一般に、アクティブマトリクス基板同士を表示パネルとして接続したマルチパネル型の表示装置を形成する場合、つなぎ合わせるために継ぎ目ラインを高精度に切断加工や研磨加工した際に、そのときに破片等が生じ、継ぎ目近傍にある素子を誤って傷つけたり切断したりする恐れがある。
【００７７】
これに対し、上記構成によれば、表示パネルの継ぎ目近傍には信号線が存在しない。したがって、つなぎ合わせるために継ぎ目ラインを高精度に切断加工や研磨加工した際に、そのときに生じる破片等で誤って信号線を切断する恐れを低減することができる。それゆえ、上記の構成による効果に加えて、アクティブマトリクス基板同士を表示パネルとして走査線の配設方向（横方向）に接続したマルチパネル型の表示装置を形成する場合に、信号線の断線による導通不良を効果的に防止することができる。
【００７８】
個々のアクティブマトリクス基板に対向基板をそれぞれ設けておき、その状態のアクティブマトリクス基板同士をつなぎ合わせた構造を有するマルチパネル型の表示装置が構成可能である。あるいはまた、個々のアクティブマトリクス基板同士をつなぎ合わせ、つないだ状態の表示パネル全体を覆う大きさの一つの対向基板が、その表示パネルに対向して設けられた構造を有するマルチパネル型の表示装置も構成可能である。
【００７９】
本発明のアクティブマトリクス基板は、単位画素が、複数、マトリクス状に配列されると共に、上記単位画素内に、少なくとも、（１）第１方向（Ｘ方向）に沿って配設され、上記単位画素毎に設けられた走査線、（２）第１方向に対して交差する第２方向（Ｙ方向）に沿って配設された複数の信号線、（３）上記走査線に接続され、上記信号線毎に対応して設けられた複数のスイッチング素子、（４）上記走査線、および複数の信号線、および複数のスイッチング素子の上層を覆う層間絶縁膜、（５）第２方向（Ｙ方向）に沿って並ぶように配設され、上記信号線毎に対応して設けられた複数の画素電極、（６）上記スイッチング素子と上記画素電極を電気的に接続するために、上記画素電極毎に上記層間絶縁膜に設けられた複数のコンタクトホールを、構成部材として備えているように構成することができる。
【００８０】
また、本発明のアクティブマトリクス基板は、上記単位画素内において、上記複数のコンタクトホールと上記走査線からの距離が、コンタクトホール毎に全て異なるように構成することができる。
【００８１】
また、本発明のアクティブマトリクス基板は、上記単位画素内において、少なくとも１本の信号線が、上記複数の全ての画素電極と、上記層間絶縁膜を介して平面的に重畳されているように構成することができる。
【００８２】
上記構成によれば、走査線および信号線を従来の配設方向のままで、単位画素内の複数の画素電極の並ぶ方向を信号線の配設方向に合わせることが可能になる。
【００８３】
本発明のアクティブマトリクス基板は、上記単位画素内において、上記複数の画素電極の上記第１方向の幅が、上記走査電極に近い画素電極から順に狭くなるように設計されているように構成することができる。
【００８４】
上記構成によれば、単位画素内の複数の画素電極全ての開口率を略同じにできる。
【００８５】
本発明のアクティブマトリクス基板は、上記単位画素内において、上記複数の信号線の内、少なくとも１本の信号線が、上記層間絶縁膜上に形成されたバイパス電極によって、上記スイッチング素子に電気的に接続されているように構成することができる。
【００８６】
上記構成によれば、走査線および信号線を従来の配設方向のままで、単位画素内の複数の画素電極の並ぶ方向を信号線の配設方向に合わせることが可能になる。
【００８７】
本発明のアクティブマトリクス基板は、上記信号線が配設されている領域に沿って、上記層間絶縁膜上に、上記信号線の断線に対する冗長電極が備えられているように構成することができる。
【００８８】
上記構成によれば、信号線の断線不良を回避することが容易になる。
【００８９】
本発明のアクティブマトリクス基板は、上記バイパス電極または／および冗長電極が、上記画素電極と同じ材料で同じプロセスによって形成されているように構成することができる。
【００９０】
上記構成によれば、プロセスの増加を行うことなくバイパス電極または／および冗長電極を形成することができ簡便である。
【００９１】
本発明のアクティブマトリクス基板は、上記層間絶縁膜の下層に、補助容量線をさらに備えているように構成することができる。
【００９２】
本発明のアクティブマトリクス基板は、隣接する走査線が、上記補助容量線を兼用しているように構成することができる。
【００９３】
上記構成によれば、補助容量を必要とする用途、例えば液晶表示装置や画像検出器などのアクティブマトリクス基板として好適に用いることが可能になる。
【００９４】
本発明の表示装置は、上記いずれかのアクティブマトリクス基板を備えた表示パネルが、複数、表示面を同一平面とするように並べられ、かつ、上記第２方向に沿った端部で互いに接続されていることを特徴とするマルチパネル型の表示装置であって、上記第２方向が、表示画像の上下方向であるとともに、上記単位画素内に備えられた上記複数の画素電極は、カラー表示に必要な複数の色に対応した画素電極であるように構成することができる。
【００９５】
上記構成によれば、従来例（１）、（２）、（３）に示した課題を解決した好適なアクティブマトリクス基板を利用したマルチパネル型の表示装置を実現することで、容易に表示パネルの継ぎ目を目立たなくすることができる。
【００９６】
本発明の表示装置は、上記アクティブマトリクス基板の単位画素内において、上記複数の信号線が、上記表示パネルの接続辺から遠ざかるように、偏在配置されているように構成することができる。
【００９７】
したがって、表示パネルの接続辺を精度良く加工する際に、信号線の断線を回避することが可能になる。
【００９８】
本発明の表示装置は、上記いずれかアクティブマトリクス基板と対向基板の間に表示媒体を挟持した表示パネルのうち、上記アクティブマトリクス基板と対向基板の少なくとも一方の基板が、複数、表示面を同一平面とするように並べられ、かつ、上記第２方向に沿った端部で互いに接続されている表示装置であって、上記第２方向が、表示画像の上下方向であるとともに、上記単位画素内に備えられた上記複数の画素電極は、カラー表示に必要な複数の色に対応した画素電極であるように構成することができる。
【００９９】
上記構成によれば、従来例（１）、（２）、（３）に示した課題を解決した好適なアクティブマトリクス基板を利用した複合基板型の表示装置を実現することで、容易に基板の継ぎ目を目立たなくすることができる。
【０１００】
本発明の表示装置は、上記アクティブマトリクス基板の単位画素内において、上記複数の信号線が、上記アクティブマトリクス基板、または／および対向基板の接続辺から遠ざかるように、偏在配置されているように構成することができる。
【０１０１】
したがって、基板の接続辺を精度良く加工する際に、信号線の断線を回避することが可能になる。
【０１０２】
【発明の実施の形態】
本発明の実施の一形態について図１ないし図１８に基づいて説明すれば、以下の通りである。
【０１０３】
図１は、本実施形態に係るアクティブマトリクス基板の１単位画素当たりの平面図を示した図である。また、図２（ａ）、（ｂ）は、それぞれ図１のＡ−Ａ’線矢視断面、およびＢ−Ｂ’線矢視断面を示す図である。
【０１０４】
ガラス、プラスチックなどからなるベース基板１８上に、金属膜からなる走査線（ゲート線）１３が図１に示すように図面横方向（水平方向、Ｘ方向）に伸びる方向に直線状に配設されている。また、走査線１３の一部（図１の場合は３箇所）が単位画素１１のＸ方向を略３等分する位置で枝分かれしており、その部分が後述するＴＦＴ（薄膜トランジスタ）（スイッチング素子）１５のゲート電極（走査線側端子）１３ａに相当するようになっている。単位画素１１は略正方形形状である。
【０１０５】
走査線１３は、Ｔａ、Ａｌ、Ｔｉ、Ｍｏ、Ｃｒ、Ｗ等の金属薄膜、あるいはそれらの合金膜や積層膜で構成されており、所定の形状にパターニングされている。走査線１３上には、走査線１３とベース基板１８（図２参照）との表面を略全面覆うように、ゲート絶縁膜１９が形成されている。ゲート絶縁膜１９は、ＳｉＮx 、ＳｉＯ2 、走査線１３の陽極酸化膜などで構成されている。
【０１０６】
走査線１３から枝分かれしたゲート電極１３ａ部分のゲート絶縁膜１９上には、ａ−Ｓｉ、ｐｏｌｙ−Ｓｉ、ＣｄＳｅ、有機半導体などの半導体チャネル層２０がパターン形成されている。さらにその上には、複数の信号線１４、ソース電極（信号線側端子）１４ａ、複数の接続電極１６、ドレイン電極（画素電極側端子）１６ａが形成されている。信号線１４や接続電極１６は、Ｔａ、Ａｌ、Ｔｉ、Ｍｏ、Ｃｒ、Ｗ等の金属薄膜、ＩＴＯ（インジウム錫酸化物）等の導電酸化膜、あるいはそれらの合金膜や積層膜で構成されており、所定の形状にパターニングされている。このようにして、ゲート、ソース、ドレインの３電極を備えた薄膜トランジスタ（ＴＦＴ１５）が形成される。また複数の信号線１４は、走査線１３の配設方向（Ｘ）と交差する方向（Ｙ）に沿って直線状に配設されている。このとき、全てのＴＦＴ１５は、単位画素１１内の走査線寄り（図中の下側）に偏在したレイアウトになっている。
【０１０７】
なお、半導体チャネル層２０と、ソース・ドレイン電極１４ａ・１６ａの接合界面に、ｎ＋タイプのａ−Ｓｉ、Ｐｏｌｙ−Ｓｉなどのコンタクト層２３が好適に挿入される。
【０１０８】
さらに、走査線１３、信号線１４、ＴＦＴ１５を略全面覆うように、ＳｉＮx 薄膜から構成される絶縁保護膜２１が形成される。また、絶縁保護膜２１上には、アクリル樹脂、ポリイミド樹脂などから構成される層間絶縁膜２２が構成される。さらに、層間絶縁膜２２上には、複数の画素電極が形成される。すなわち、赤色（Ｒ）の画素電極１２ｒ、緑色（Ｇ）の画素電極１２ｇ、青色（Ｂ）の画素電極１２ｂであり、赤、青、緑すべての画素電極を合わせて画素電極１２と総称する。１つの単位画素１１内のすべての画素電極が、１本の走査線１３に対応している。
【０１０９】
層間絶縁膜２２は、アクティブマトリクス基板の基板表面を平坦化する平坦化膜の役割を果たす。また上記の構造を用いれば、複数の画素電極１２を従来と異なる方向に自由に配列できる。したがって、この構成例においては、複数の画素電極１２が信号線に沿う方向に並ぶように配設されている。画素電極１２は、透過型表示装置の場合はＩＴＯ、反射型表示装置の場合はＡｌ、Ａｇ等が用いられる。なお、層間絶縁膜２２と絶縁保護膜２１は、同一材料を用いて兼用することもできる
なお、この構成例のアクティブマトリクス基板は、各画素電極１２とドレイン電極１６ａを電気的に接続するために、絶縁保護膜２１と層間絶縁膜２２にはコンタクトホール（接続部）１７が形成されており、そこで画素電極１２と接続電極１６が接続された構造になっている。このとき、上記複数のコンタクトホール１７と上記走査線１３との距離が、コンタクトホール毎に全て異なる様にレイアウトになっている。また、これに対応して各ＴＦＴ１５のドレイン電極１６ａが、コンタクトホール１７の位置まで接続電極１６として延伸して配設されたレイアウトになっている。
【０１１０】
上記単位画素１１内において、少なくとも１本の信号線１４が、上記複数の全ての画素電極１２と、上記層間絶縁膜２２を介して平面的に重畳されたレイアウトになっている。
【０１１１】
上述してきた本実施形態のアクティブマトリクス基板の構成によれば、走査線の配設方法（Ｘ方向）と信号線の配設方向（Ｙ方向）は従来のままで、単位画素内の複数の画素電極を信号線の配設方向に沿って並ぶように配設することが可能となる。また、上述のアクティブマトリクス基板の製造プロセス（以下、単にプロセスと称する）は、特許２９３３８７９号等に見られる一般的なものであり、上記の配線レイアウトを採用するに当たって、特にプロセスの増加を必要とするものではなく、本発明のアクティブマトリクス基板を容易に実現することができる。
【０１１２】
なお，アクティブマトリクス基板をディスプレイなどに使用する際，画素電極に相対向する電極を、別途画素電極側の基板に配置させてもよいし、画素電極側の基板とは異なる別の基板側に形成してもよい。前者は、いわゆるＩＰＳ（In Plane Switching）モードを用いた液晶ディスプレイに使用することができる。
【０１１３】
上記アクティブマトリクス基板を液晶表示装置や画像検出器に利用する場合は、各画素電極に電荷を蓄積できるよう画素電極毎に補助容量を付加する必要が求められる場合がある。
【０１１４】
図３は、図１に示したアクティブマトリクス基板に補助容量を追加したアクティブマトリクス基板の１単位画素当たりの平面図を示した図である。ここでは、単位画素当たりに１本の補助容量線３１がＸ方向に配設されている。補助容量線３１は、前述の走査線１３を形成する際に、同じプロセスで形成しておくとよい。この補助容量線３１の一部（図３の場合は３箇所）は、単位画素１１のＸ方向を略３等分する位置で枝分かれしており、その部分が前述の接続電極１６（ドレイン電極１６ａの延長）と一部が重畳するように構成されている。この両者（補助容量線３１の延長部分と接続電極１６）の重畳領域では、両者の間にゲート絶縁膜１９が存在するため、このゲート絶縁膜１９が誘電体として作用し、補助容量として作用する。
【０１１５】
なお、補助容量線の付加方法は、上述に限定されるわけではなく、例えば、Ｙ方向に隣接する走査線が補助容量配線を兼用する構造、例えば、同図中、上隣の単位画素の走査線が、同図中、下隣の補助容量線を兼用する構造であってもよい。また、単位画素当たり複数本（図３の場合は３本）の補助容量線を各画素電極に対応して別々にＸ方向に配設してもよい。
【０１１６】
このように、新たなプロセスを増加させることなく、必要に応じて簡便に補助容量を付加することが可能である。
【０１１７】
図４は、図１に示したアクティブマトリクス基板の変形例を示す図である。ここでは、単位画素当たりにＹ方向に配設されている複数の信号線１４を、単位画素１１内の片側（図中左側）に偏在させたレイアウトを採用している。これにより、各単位画素１１において、各画素電極１２が、走査線方向の一端（図中、左側）から中央までであって信号線が重畳する領域と、走査線方向の他端（図中、右側）から中央までであって信号線が重畳しない領域とに二分割されている。もちろん、上述したような補助容量線３１を付加することも可能である。本構造は、マルチパネル型の表示装置を実現する際、継ぎ目近傍での信号線１４の断線を防ぐ上で有効となる。具体的な作用効果については後述する。
【０１１８】
図５は、図１に示したアクティブマトリクス基板の他の変形例を示す図である。ここでは、単位画素当たりにＹ方向に配設されている複数の信号線１４のうち、左右２本の信号線１４を単位画素１１内の左右の両端に配置し、画素電極１２と重畳しないようにしている。このレイアウトを用いれば、隣接単位画素との隙間に形成する非表示領域（通常、隣接画素との色分離を行うために設けられるマトリクス状の遮光領域、ブラックマトリクスとも呼ぶ）に、左右２本の信号線を配置させることができ、非表示領域の有効利用と画素開口率の向上を図ることが可能になる。もちろん、上述したような補助容量線３１を付加することも可能である。また、単位画素内の信号線１４のうち、左右２本の信号線（すなわち両端に位置する信号線）のうちいずれか一方が、画素電極１２と重畳されない位置に配置された構成でもよい。
【０１１９】
図６は、図１に示したアクティブマトリクス基板の他の変形例を示す図である。ここでは、複数の画素電極１２に対応して設けられているＴＦＴ１５が、各画素電極１２ｒ・１２ｇ・１２ｂの近傍に設けられている。これにより、各画素電極１２が、各々のＴＦＴ１５の上部を重畳する構造が可能になり、ＴＦＴ１５の電気的シールドを行うことが可能になる。また、反射型表示装置に応用する場合は、画素電極１２にＡｌやＡｇなどの金属膜を用いるため、光学的シールドも可能になる。もちろん、上述したような補助容量線３１を付加することも可能である。
【０１２０】
図７は、図１に示したアクティブマトリクス基板の他の変形例を示す図である。ここでは、単位画素当たりに複数設けられている画素電極１２ｒ・１２ｇ・１２ｂのＸ方向の幅（Ｙ方向の長さ）を、全て異ならせている。具体的には、各画素電極１２のＸ方向の幅が、上記ゲート電極１３ａに近い画素電極から順に狭くなるように、すなわち、α＜β＜γの関係となるように設計されている。図１に示したアクティブマトリクス基板の場合、画素電極１２のうちで接続電極１６が重畳されていない総面積が、画素電極毎に異なるために、接続電極１６が金属膜のように非透光性膜から形成される場合は、画素電極毎に開口率が異なってしまうといった現象が見られるが、本構成のアクティブマトリクス基板を採用することで、画素電極１２のうちで接続電極１６が重畳されていない総面積を全て略同じにすることができるので、複数の画素電極１２の開口率を全て略同じにすることができる。もちろん、上述したような補助容量線３１を付加することも可能である。
【０１２１】
図８は、本発明のアクティブマトリクス基板の他の構成例における１単位画素当たりの平面図を示した図である。また、図９は、図８のＣ−Ｃ’線矢視断面を示す図である。
【０１２２】
ガラス、プラスチックなどからなるベース基板１８上に、金属膜からなる走査線１３が図８に示すように図面横方向（水平方向、Ｘ方向）に伸びる方向に直線状に配設されている。また、走査線１３の一部が枝分かれしており、その部分が後述するＴＦＴ（薄膜トランジスタ）１５のゲート電極１３ａに相当するようになっている。
【０１２３】
走査線１３は、Ｔａ、Ａｌ、Ｔｉ、Ｍｏ、Ｃｒ、Ｗ等の金属薄膜、あるいはそれらの合金膜や積層膜で構成されており、所定の形状にパターニングされている。走査線１３上には、走査線１３とベース基板１８（図９参照）の表面を略全面覆うように、ゲート絶縁膜１９が形成されている。ゲート絶縁膜１９は、ＳｉＮx 、ＳｉＯ2 、走査線１３の陽極酸化膜などで構成されている。
【０１２４】
走査線１３から枝分かれしたゲート電極１３ａ部分のゲート絶縁膜１９上には、ａ−Ｓｉ、ｐｏｌｙ−Ｓｉ、ＣｄＳｅ、有機半導体などの半導体チャネル層がパターン形成されている。さらにその上には、複数の信号線１４、ソース電極１４ａ、複数の接続電極１６、ドレイン電極１６ａが形成されている。信号線１４、ソース電極１４ａ、接続電極１６は、Ｔａ、Ａｌ、Ｔｉ、Ｍｏ、Ｃｒ、Ｗ等の金属薄膜、ＩＴＯ等の導電酸化膜、あるいはそれらの合金膜や積層膜で構成されており、所定の形状にパターニングされている。このようにして、ゲート、ソース、ドレインの３電極を備えた複数のＴＦＴ（薄膜トランジスタ）１５が形成される。また複数の信号線１４は、走査線１３の配設方向（Ｘ）と交差する方向（Ｙ）に沿って直線状に配設されている。この時、全てのＴＦＴ１５は、走査線１３から枝分かれしている１本のゲート電極１３ａ上に並んで形成されたレイアウトになっている。
【０１２５】
なお、半導体チャネル層２０と、ソース電極１４ａ・ドレイン電極１６ａの接合界面に、ｎ＋タイプのａ−Ｓｉ、ｐｏｌｙ−Ｓｉなどのコンタクト層２３が好適に挿入される。
【０１２６】
さらに、走査線１３、信号線１４、ＴＦＴ１５を略全面覆うように、ＳｉＮx 薄膜から構成される絶縁保護膜２１が形成される。また、絶縁保護膜２１上には、アクリル樹脂、ポリイミド樹脂などから構成される層間絶縁膜２２が構成される。さらに、層間絶縁膜２２上には、複数の画素電極が形成される。すなわち、赤色（Ｒ）の画素電極１２ｒ、緑色（Ｇ）の画素電極１２ｇ、青色（Ｂ）の画素電極１２ｂであり、赤、青、緑すべての画素電極を合わせて画素電極１２と総称する。１つの単位画素１１内のすべての画素電極が、１本の走査線１３に対応している。
【０１２７】
層間絶縁膜２２は、アクティブマトリクス基板の基板表面を平坦化する平坦化膜の役割を果たす。また上記構造を用いれば、複数の画素電極１２を従来と異なる方向に自由に配列できる。したがって、この構成例においては、複数の画素電極１２が信号線１４に沿う方向に並ぶように配設されている。画素電極１２は、透過型表示装置の場合はＩＴＯ、反射型表示装置の場合はＡｌ、Ａｇ等が用いられる。
【０１２８】
なお、この構成例のアクティブマトリクス基板は、各画素電極１２とドレイン電極１６ａとを電気的に接続するために、絶縁保護膜２１と層間絶縁膜２２にはコンタクトホール１７が形成されており、そこで画素電極１２と接続電極１６（ドレイン電極１６ａ）とが接続された構造になっている。また、関連する信号線１４とＴＦＴ１５のソース電極とは、層間絶縁膜２２に設けられた２つのコンタクトホール１７と、層間絶縁膜２２上に形成されたバイパス電極３３によって電気的に接続されている。バイパス電極３３は、画素電極１２と同じプロセスで同時に形成することができるため、新たなプロセス追加は必要でない。このように、バイパス電極３３を用いた上記の構造を採用することにより、複数の信号線がまとまって並列配設された場合であっても、信号線同士の絶縁性を保ったまま、かつプロセス追加を必要とせずに、各信号線を互いに関連するＴＦＴに接続することが可能になる。また、層間絶縁膜２２に、アクリル樹脂などの比誘電率の比較的小さい材料を用いて２〜３μｍの厚みを有する膜を用いることで、バイパス電極３３と、その下の層間絶縁膜２２下に存在する信号線１４との間に発生する寄生容量を小さく抑えることができる。このように、本構造を採用することによって、信号線に与える電気的影響についても最小限に留めることができ、有用である。ちなみに、走査線１３と同じ材料・プロセスで、信号線１４より下の層にバイパス電極を形成することも可能である。ただし、この場合、バイパス電極と信号線１４との間に０．３〜０．５μｍ程度の厚みのゲート絶縁膜１９を介することになり、寄生容量が増大してしまう。したがって、大面積あるいは高精細なアクティブマトリクス基板を形成する場合は、バイパス電極３３は、画素電極１２と同じ材料・プロセスで形成することが好ましい。
【０１２９】
この例では、上記複数のコンタクトホールと上記走査線の距離が、コンタクトホール毎に全て異なるようなレイアウトになっている。
【０１３０】
上述のアクティブマトリクス基板の構成によれば、走査線の配設方法（Ｘ方向）と信号線の配設方向（Ｙ方向）は従来のままで、単位画素内の複数の画素電極を信号線の配設方向に沿って並ぶように配設することが可能となる。また、上述のアクティブマトリクス基板の製造プロセスは、特許第２９３３８７９号等に見られる一般的なものであり、上記の配線レイアウトを採用するに当たって、特にプロセスの増加を必要とするものではなく、本発明のアクティブマトリクス基板を容易に実現することができる。
【０１３１】
すなわち、例えば、ベース基板１８の上に、ゲート電極１３ａ、ゲート絶縁膜１９、半導体チャネル層２０、ソース電極１４ａ、コンタクト層２３、を順次成膜して形成する。ここまでのプロセスは、従来のアクティブマトリクス基板の製造方法と同様にして行うことができる。次に、絶縁保護膜２１および層間絶縁膜２２を形成し、それらに対して、所望のパターンに従って、パターニング処理を行う。これにより、絶縁保護膜２１および層間絶縁膜２２を貫通するコンタクトホール１７が形成されることになる。その後、画素電極１２となる上述のＩＴＯやＡｌ、Ａｇ等をスパッタ法により形成し、パターニングする。これにより、画素電極１２は、コンタクトホール１７を介して、ＴＦＴ１５のドレイン電極１６ａと電気的に接続されることになる。このようにして、本構成のアクティブマトリクス基板を製造することができる。
【０１３２】
図８のアクティブマトリクス基板を液晶表示装置や画像検出器に利用する場合は、各画素電極に電荷を蓄積できるよう画素電極毎に補助容量を付加する必要が求められる場合がある。図１０は、図８に示したアクティブマトリクス基板に補助容量を追加したアクティブマトリクス基板の１単位画素当たりの平面図を示した図である。ここでは、単位画素１１当たりに１本の補助容量線３２がＸ方向に配設されている。補助容量線３２は、前述の走査線１３を形成する際に、同じプロセスで形成しておくとよい。この補助容量線３２の一部は、枝分かれしており、その部分が前述のドレイン電極１６ａ（接続電極１６）と一部が重畳するように構成されている。この両者（補助容量線３２の延長部分と接続電極１６）の重畳領域では、両者の間にゲート絶縁膜１９が存在するため、このゲート絶縁膜１９が誘電体として作用し、補助容量として作用する。
【０１３３】
なお、補助容量線の付加方法は、上述に限定されるわけではなく、例えば、Ｙ方向に隣接する走査線１３が補助容量配線を兼用する構造、例えば、図中、上隣の単位画素の走査線が、図中、下隣の補助容量線を兼用する構造であってもよい。また、単位画素当たり複数本（図８の場合は３本）の補助容量線を各画素電極に対応して別々にＸ方向に配設してもよい。
【０１３４】
このように、新たなプロセスを増加させることなく、必要に応じて簡便に補助容量を付加することが可能である。
【０１３５】
図１１は、図８に示したアクティブマトリクス基板の他の変形例を示す図である。また図１２は、図１１のＤ−Ｄ’線矢視断面を示す図である。ここでは、単位画素当たりに複数設けられている各信号線１４に対し、層間絶縁膜２２上に冗長電極３５ａが付加されている。冗長電極３５ａは、画素電極１２や前述のパイパス電極３３と同様の材料・プロセスで形成されている。すなわち、冗長配線３５のうち、信号線１４と重なった部分が冗長電極３５ａであり、信号線１４とソース電極１４ａとを接続する部分がバイパス電極３５ｂである。
【０１３６】
通常、走査線１３と信号線１４とがマトリクス状に配置されたアクティブマトリクス基板の場合、走査線１３と信号線１４とが交差する点（例えば図１１のＲ点）において、信号線１４の断線不良が発生しやすい。そこで、この構成例に係るアクティブマトリクス基板では、走査線１３と信号線１４の交差部を跨ぐ冗長配線３５が付加された構造になっている。この冗長配線３５と信号線１４は、層間絶縁膜２２に設けられたコンタクトホール３６・１７によって、走査線を跨ぐ毎に、電気的に接続されている。このため、該交差部で信号線が断線したとしても、冗長電極３５ａによって断線不良を回避することが可能になる。なお、コンタクトホール３６は、上述したような、コンタクトホール１７と同様の方法にて形成することができる。
【０１３７】
この冗長配線の思想は、走査線１３と信号線１４の交差部に対してのみでなく、補助容量線がある場合（例えば図１０のアクティブマトリクス基板）には、補助容量線と信号線の交差部に対しても有効である。その場合は、補助容量配線を跨ぐように冗長配線を形成すればよい。
【０１３８】
次に、２枚の液晶表示パネルを隣接接続して大画面表示を行うマルチパネル型の表示装置としての液晶表示装置について説明する。また、この液晶表示装置は、カラー表示を行うものとする。この表示装置は、図１３に示すように、隣接接続された左右２枚の液晶表示パネル（左側の表示パネル４２、右側の表示パネル４３）が同一平面上に配置された直視型の表示装置４１である。すなわち、上記構成の表示装置４１では、左右２枚の表示パネル４２・４３上に形成された画像情報を、裏面側から表示パネルに照射される透過光を表示パネルにより変調させることで観察者が目視し得るようになっている。なお、表面側から表示パネルに入射する周囲光の反射光を、表示パネルにより変調させることで観察者が目視し得るようになっている反射型表示装置であってもよい。
【０１３９】
上記左右の表示パネル４２・４３は、図１４（ａ）に示すように、アクティブマトリクス基板４６と対向基板４９が、それぞれの周辺部を枠状に封止するように設けられたシール材４７で接着されており、これら両基板の間隙に表示媒体である液晶４８が挟持された構造になっている。なお、ここで各表示パネルの基本構造については、周知のアクティブマトリクス型液晶パネルと同じであるため、詳細の説明を割愛する。
【０１４０】
上記液晶表示装置は、図１３に示すように、単位画素１１が多数配列された構造になっている。このとき、単位画素１１は、カラー表示に必要な３原色赤（Ｒ）、緑（Ｇ）、青（Ｂ）に対応して、３つの色画素を有している。ここで、図１３の表示装置では、単位画素１１内に配列された複数の色画素が、左右表示パネルの継ぎ目ライン４４に沿うように並んで配列されている。もちろん、単位画素内の色画素数は３つに限られるものでは無く、表示パネルの色表現能力に合わせて２つでも４つでも構わない。また，３原色は，赤、緑、青に限られるものでは無く、例えば、シアン、マゼンタ、イエローであってもよい。
【０１４１】
これによって、従来例の図２３に示したように、継ぎ目ライン４４からの各色画素（Ｒ）、（Ｇ）、（Ｂ）までの距離が全て等しくなる。このため、液晶パネルの継ぎ目部分を斜め方向から観察した場合に、継ぎ目ライン４４は（Ｒ）、（Ｇ）、（Ｂ）全てのカラー画素と同条件でオーバーラップするため、例え継ぎ目ライン４４で表示色がわずかに妨げられたとしても、それによって色バランスを崩すことがない。この結果、観察者の位置（観察角度）に依存して、継ぎ目近傍が虹のように色付いて見える従来の問題点を、大きく改善することが可能になる。
【０１４２】
本発明では、上述したような、継ぎ目が目立ち難いマルチパネル型の表示装置において、上述したアクティブマトリクス基板を採用することができる。上述のようなアクティブマトリクス基板を用いれば、走査線および信号線を通常の方向に配設した状態（すなわち、表示画面に対して水平方向（横方向、図面Ｘ方向、第１方向）に走査線を、また上下方向（縦方向、図面Ｙ方向、第２方向）に信号線を配設した状態）で、Ｙ方向に存在する表示パネルの継ぎ目ラインに沿って、単位画素内の複数の画素電極が並ぶように配設することが可能となる。この結果、図１３に示す継ぎ目の目立たないマルチパネル型の表示装置を容易に実現することが可能になる。
【０１４３】
また、走査線と信号線の配列方向が、通常の表示パネルと同様であるため、従来のマルチパネル型の表示装置（従来例の（２）特開平１０−１８６３１５号公報）とは異なり、画像フォーマットの変換回路も不要である。
【０１４４】
なお、本発明の表示装置は、アクティブマトリクス基板４６と対向基板４９の内、どちらか一方のみが継ぎ合わされた複合基板によって構成された構造、すなわち図１４（ｂ）・（ｃ）に示したような構造の表示装置であっても構わない。すなわち、図１４（ａ）の例では、表示パネル４２・４３のそれぞれがアクティブマトリクス基板４６と対向基板４９とを備え、表示パネル同士を継ぎ目４５で継ぎ合わせているが、図１４（ｂ）の例では、一つの対向基板５０に、２つのアクティブマトリクス基板４６同士が継ぎ合わされている。また、図１４（ｃ）の例では、一つのアクティブマトリクス基板５１に、２つの対向基板４９同士が継ぎ合わされている。
【０１４５】
また、図１４（ａ）・（ｂ）・（ｃ）に示したようなアクティブマトリクス基板や対応基板の外側に、表示パネルの継ぎ目部分を補強するための支持基板を備えた構造であっても構わない。また、表示媒体は、液晶に限定されるわけではなく、ＥＬディスプレイや電気泳動ディスプレイなど、他の表示装置においても本発明の表示装置の思想を適用することができる。
【０１４６】
次に、表示装置のさらに好適な例を示す。図１５、図１６は、マルチパネル構造の表示パネルにおける、継ぎ目ライン４４近傍の拡大平面図である。ここでは、単位画素１１の複数の信号線１４が、単位画素内で偏在配置したアクティブマトリクス基板を用いている。すなわち、図１５の表示装置には、図４に示したアクティブマトリクス基板を用い、図１６の表示装置には、図８（または図１０）に示したアクティブマトリクス基板を用いている。そして、表示パネル（またはアクティブマトリクス基板）の継ぎ目ライン４４を境にして、左右のアクティブマトリクス基板において、それぞれ単位画素１１内の複数の信号線１４が、継ぎ目ライン４４から遠ざかるように、偏在配置されており、継ぎ目ライン近傍には信号線が存在しない構造になっている。
【０１４７】
一般に、マルチパネル構造（図１４（ａ））や複合アクティブマトリクス基板（図１４（ｂ））で高精細な表示装置を製造しようとした場合、継ぎ目ラインに相当する辺を高精度に切断加工する必要がある。このとき、表示パネルやアクティブマトリクス基板の切断辺を高精度に加工しようとすると、ダイシングやレーザーを用いた切断加工や研磨加工などを用いる必要があるが、これらの切断工程や研磨工程において、基板エッジの角に微細な欠け（チッピング）が発生しやすい。もし、アクティブマトリクス基板の切断辺の近傍に信号線が存在すると、このような基板エッジの角に発生する微細な欠け（チッピング）によって信号線が分断されてしまうことになる。切断辺近傍の画素において、画素電極が一部欠ける場合は、その画素だけが不良になる点欠陥が発生するだけで被害は済むが、信号線が分断された場合は、その信号線に接続されている画素が全て不良となるいわゆる線欠陥が発生することになる。表示装置においては、点欠陥に比べて線欠陥は非常に目立ちやすく、致命的な不良となる。
【０１４８】
これに対して、図１５、図１６に示した表示装置は、信号線１４が表示パネルの継ぎ目ライン４４から遠ざかる位置に偏在配置されているため、基板の切断工程や研磨工程に起因する線欠陥不良が発生し難いといった利点がある。実際には、図１６、または図８（図１０）のアクティブマトリクス基板の配線レイアウトの思想を備えながら、継ぎ目ライン４４を中心にして左右線対称な配線レイアウトや、継ぎ目ライン４４の真中を中心として点対称な配線レイアウトとなるように左右の表示パネルのアクティブマトリクス基板を設計すればよい。
【０１４９】
図１７、図１８は、上記構成の変形例であるマルチパネル構造の表示パネルにおける、継ぎ目ライン４４近傍の拡大平面図である。ここでは、単位画素１１の複数の信号線が、単位画素１１内で偏在配置したアクティブマトリクス基板を用いているとともに、単位画素当たりに１本の走査線引き出し線６１が設けられている。この走査線引き出し線６１は、Ｘ方向に配設された走査線１３と、図中星印で示したコンタクト部６２で電気的に接続されており、走査線１３に対して上記走査線引き出し線６１から駆動信号を入力することが可能となっている。これによって、信号線１４および走査線１３を一方向（例えば図中の下側）から入力することが可能となり、表示パネルの矩形を構成する４辺の内、１辺のみを信号入力辺とすることが可能になる。したがって、残りの３辺がフリーとなり、その３辺を接続辺として使用できるマルチパネル型表示装置が容易に実現できる。
【０１５０】
なお、本発明のアクティブマトリクス基板は、上述のように表示装置に用いられるだけでなく、アクティブマトリクス基板の各画素電極に対応させてフォトダイオード（pin接合構造、MIS接合構造、ショットキー接合構造など）や光導電膜（ａ−Ｓｉ膜、ａ−Ｓｅ膜、ＣｄＳｅ膜、有機光導電膜など）を別途形成し、該アクティブマトリクス基板の外部で信号線の終端に電圧検出器又は電荷検出器を接続することで、アクティブマトリクスアレイを二次元画像情報の読み出し回路（２次元画像検出器）として用いることも可能である。
【０１５１】
したがって、二次元画検出器が、単位画素内の複数の画素電極に対応させて、Ｒ、Ｇ、Ｂ（またはＣ、Ｍ、Ｙ）のカラーフィルターを併用してカラー画像の撮像を行なう検出器（撮像装置）の場合、本発明のアクティブマトリクス基板の構造が有効となる。つまり、Ｒ、Ｇ、Ｂに対応した画素電極がアクティブマトリクス基板の継ぎ目に沿って配列されているため、表示装置と同様に、アクティブマトリクス基板の継ぎ目部分に起因する色バランス崩れの発生を回避することができる。
【０１５２】
例えば、本発明のアクティブマトリクス基板同士が、カラー検出用の検出パネルとして走査線の配設方向に接続されて検出装置を構成してもよい。
【０１５３】
この場合、上記アクティブマトリクス基板における単位画素内の複数の画素電極は、それぞれ、カラー検出のための各色に対応するように設ければよい。
【０１５４】
ここで、本発明のアクティブマトリクス基板を、二次元画像検出器に用いた場合の概略ブロック図の一例を図２８に示す。
【０１５５】
図２８では、アクティブマトリクス基板において、入力画像を検出するためにフォトダイオードが画素毎に設けられ、該フォトダイオードに入射された光、すなわち入力画像としての光を、光量に応じたアナログの電気信号に変換して、該アクティブマトリクス基板外に出力するようになっている。
【０１５６】
上記アクティブマトリクス基板から出力されたアナログの電気信号は、Ａ／Ｄ変換器において、デジタル信号に変換され、次段の画像処理装置に送られる。この画像処理装置では、デジタル信号に対して所定の処理を施して、変換した信号を、Ｄ／Ａ変換器及び画像記憶装置に送るようになっている。
【０１５７】
上記Ｄ／Ａ変換器に送られたデジタル信号は、アナログ信号に変換され、画像モニタ装置に送られる。このようにして、この画像モニタ装置には、入力画像に非常に近い画像が表示される。
【０１５８】
なお，本発明のアクティブマトリクス基板は、継ぎ目を有さない単一パネルのアクティブマトリクス基板として用いることもでき、加えて、カラーカラーフィルターを用いない表示装置や検出器（例えばモノクロの表示装置や検出器）にも用いることもできる。
【０１５９】
さらに、フォトダイオードや光導電膜を備えたアクティブマトリクス基板と、Ｘ線を可視光に変換するシンチレーターや増感フイルムとを組み合わせることで、Ｘ線検出器（Ｘ線撮像装置）を実現することも可能である。
【０１６０】
【発明の効果】
以上のように、本発明のアクティブマトリクス基板は、上記走査線、信号線およびスイッチング素子を有する第１層の上層に、各単位画素について、上記複数の画素電極が、信号線の配設方向に沿って並ぶように、かつ、上記スイッチング素子の走査線側端子、信号線側端子、走査線および信号線と絶縁されて第２層を形成し、上記第１層と第２層との間に、上記各画素電極ごとに、上記各画素電極とそれに対応する上記スイッチング素子の画素電極側端子とを電気的に接続する接続部が設けられている構成である。
【０１６１】
これにより、走査線および信号線を従来の配設方向と同一の方向としたままで、単位画素内の複数の画素電極の並ぶ方向を、信号線の配設方向に合わせることができる。それゆえ、従来の走査線および信号線の配設方向を有する表示パネル同士を横方向に接続したマルチパネル型の表示装置を作製した場合に、走査線や信号線の配線レイアウトを複雑化することなく、表示パネルの継ぎ目近傍で表示パネルが虹のように色付いて見えることによって継ぎ目の目立つのを顕著に軽減することができるという効果を奏する。
【０１６２】
また、本発明のアクティブマトリクス基板は、単位画素が、複数、マトリクス状に配列されると共に、上記単位画素内に、少なくとも、第１方向（Ｘ方向）に沿って配設され、上記単位画素毎に設けられた走査線と、第１方向に対して交差する第２方向（Ｙ方向）に沿って配設された複数の信号線と、上記走査線に接続され、上記信号線毎に対応して設けられた複数のスイッチング素子と、上記走査線、複数の信号線、および複数のスイッチング素子を覆う層間絶縁膜と、上記スイッチング素子により信号線との導通がオンオフされる複数の画素電極と、上記スイッチング素子と上記画素電極を電気的に接続するために、上記画素電極毎に上記層間絶縁膜に設けられた複数のコンタクトホールとを備え、上記単位画素内において、上記複数のコンタクトホールと上記走査線からの距離が、コンタクトホール毎に全て異なる構成である。
【０１６３】
これにより、走査線および信号線を従来の配設方向と同一の方向としたままで、単位画素内の複数の画素電極の並ぶ方向を、信号線の配設方向に合わせることができる。それゆえ、従来の走査線および信号線の配設方向を有する表示パネル同士を横方向に接続したマルチパネル型の表示装置を作製した場合に、走査線や信号線の配線レイアウトを複雑化することなく、表示パネルの継ぎ目近傍で表示パネルが虹のように色付いて見えることによって継ぎ目の目立つのを顕著に軽減することができるという効果を奏する。
【０１６４】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、各単位画素において、走査線方向における画素電極の中央を境界線として、単位画素内に配設される信号線が偏在している構成である。
【０１６５】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、各単位画素内に配設される信号線が、上記境界線によって分離される２領域のどちらか一方側の領域にのみ存在する構成である。
【０１６６】
これにより、つなぎ合わせるために継ぎ目ラインを高精度に切断加工や研磨加工した際に、そのときに生じる破片等で誤って信号線を切断する恐れを低減することができる。それゆえ、上記の構成による効果に加えて、アクティブマトリクス基板同士を表示パネルとして走査線の配設方向（横方向）に接続したマルチパネル型の表示装置を形成する場合に、信号線の断線による導通不良を効果的に防止することができるという効果を奏する。
【０１６７】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、上記単位画素内において、少なくとも１本の信号線が、上記走査線、複数の信号線、および複数のスイッチング素子の上層を覆う層間絶縁膜を介して、上記複数の全ての画素電極と、平面的に重畳されている構成である。
【０１６８】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、単位画素内の複数の信号線のうち、少なくとも１本の信号線が、上記画素電極と重畳されない位置に配置されている構成である。
【０１６９】
これにより、重畳した場合に両端に位置する信号線の占めるはずの面積分だけ、画素電極が他の部材で遮られなくなる。それゆえ、上記の構成による効果に加えて、その分、単位画素の開口率を上げることができるという効果を奏する。
【０１７０】
また、画素電極が設けられていない部位（非表示領域）、例えば遮光領域（ブラックマトリクス）に、上記両端に位置する信号を配置することができる。それゆえ、上記の構成による効果に加えて、非表示領域を有効利用することができるという効果を奏する。
【０１７１】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、上記スイッチング素子が、対応する画素電極と重畳されている構成である。
【０１７２】
これにより、各画素電極が、各スイッチング素子の電気的シールドの役割を果たすことができる。それゆえ、上記の構成による効果に加えて、新たに専用部材を追加することなく、各スイッチング素子を電気的に保護することができるという効果を奏する。
【０１７３】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、単位画素内において、走査線から最も近い画素電極以外の画素電極は、上記スイッチング素子を介して、自分よりも走査線に近い他のすべての画素電極の下層領域を通って走査線と電気的に接続されており、すべての画素電極の開口率が等しくなるように、各画素電極の信号線方向の長さが、走査線から近い画素電極から順に短くなっている構成である。
【０１７４】
これにより、単位画素内のすべての画素電極の開口率が等しくなる。それゆえ、上記の構成による効果に加えて、輝度ムラが生じるのを効果的に防止することができるという効果を奏する。
【０１７５】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、単位画素内の複数の信号線のうち、少なくとも２本の信号線が、上記画素電極と重畳されない位置であって、走査線方向の一端側の部位に配置されており、他の信号線を挟んで画素電極と接続されている信号線は、該他の信号線をまたぐバイパス電極を介して、上記スイッチング素子と接続されている構成である。
【０１７６】
これにより、重畳した場合に両端に位置する信号線の占めるはずの面積分だけ、画素電極が他の部材で遮られなくなる。それゆえ、上記の構成による効果に加えて、その分、単位画素の開口率を上げることができるという効果を奏する。
【０１７７】
特に、バイパス電極を設けたことにより、画素電極と重畳しない、走査線方向の一方の側の領域内に、複数本の信号線を配置することができ、その本数分、画素電極で信号線が重畳されていない部分の面積が増える。そのため、その分、単位画素の開口率をより効果的に上げることができるという効果を奏する。
【０１７８】
また、画素電極が設けられていない部位（非表示領域）、例えば遮光領域（ブラックマトリクス）に、上記両端に位置する信号を配置することができる。それゆえ、上記の構成による効果に加えて、非表示領域を有効利用することができるという効果を奏する。
【０１７９】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、上記バイパス電極が、上記画素電極と同じ材料で同じプロセスによって形成されている構成である。
【０１８０】
それゆえ、上記の構成による効果に加えて、製造プロセスを複雑化することなく単位画素の開口率を上げることができるという効果を奏する。
【０１８１】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、同一の信号線の一つの部位と他の部位とを電気的に短絡接続する冗長配線が設けられている構成である。
【０１８２】
これにより、冗長配線が設けられた２つの部位の間で信号線が断線した場合でも、冗長配線によって導通が保たれる。それゆえ、上記の構成による効果に加えて、信号線で断線が生じても、電気的な接続状態を良好に続けることができるという効果を奏する。
【０１８３】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、上記冗長配線が、上記画素電極と同じ材料で同じプロセスによって形成されている構成である。
【０１８４】
上記の構成により、上記冗長配線が、上記画素電極と同じ材料で同じプロセスによって形成されている。それゆえ、上記の構成による効果に加えて、製造プロセスを複雑化することなく、信号線の断線による導通不良を効果的に防ぐことができるという効果を奏する。
【０１８５】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、信号線の配設方向に沿って配設され、各走査線に電気的に接続された、複数の走査線引き出し線が設けられた構成である。
【０１８６】
これにより、矩形のアクティブマトリクス基板において、走査線と外部との信号伝達を、この走査線引き出し線を介し、信号線の末端が存在する辺において行うことができる。それゆえ、上記の構成による効果に加えて、矩形の表示パネルを複数個つなぎ合わせたマルチパネル型の表示装置を形成する場合に、３つの辺をつなぎ目として利用可能にすることができるという効果を奏する。
【０１８７】
また、本発明の表示装置は、上記アクティブマトリクス基板同士を表示パネルとして走査線の配設方向（横方向）に接続したものであり、単位画素内の複数の画素電極は、それぞれ、カラー表示のための各色に対応している構成である。
【０１８８】
また、本発明の表示装置は、上記アクティブマトリクス基板と対向基板との間に表示媒体を挟持した表示パネルを備えた表示装置であって、上記アクティブマトリクス基板と対向基板との少なくとも一方の基板が、複数、走査線の配設方向（横方向）に互いに接続されており、単位画素内の複数の画素電極は、それぞれ、カラー表示のための各色に対応している構成である。
【０１８９】
それゆえ、従来の走査線および信号線の配設方向を有する表示パネル同士を横方向に接続したマルチパネル型の表示装置を作製した場合に、走査線や信号線の配線レイアウトを複雑化することなく、表示パネルの継ぎ目近傍で表示パネルが虹のように色付いて見えることによって継ぎ目の目立つのを顕著に軽減することができるという効果を奏する。
【０１９０】
また、本発明の表示装置は、上記の構成に加えて、上記表示パネル同士の接続辺に隣接している単位画素においては、その単位画素内に配設される信号線が、その単位画素内の画素電極の走査線方向における中央を境界線として、上記接続辺とは遠い側にのみ存在している構成である。
【０１９１】
これにより、つなぎ合わせるために継ぎ目ラインを高精度に切断加工や研磨加工した際に、そのときに生じる破片等で誤って信号線を切断する恐れを低減することができる。それゆえ、上記の構成による効果に加えて、アクティブマトリクス基板同士を表示パネルとして走査線の配設方向（横方向）に接続したマルチパネル型の表示装置を形成する場合に、信号線の断線による導通不良を効果的に防止することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明に係るアクティブマトリクス基板の一構成例における１単位画素当たりの概略の構成を示す平面図である。
【図２】（ａ）は、図１のＡ−Ａ’線矢視断面図であり、（ｂ）は、図１のＢ−Ｂ’線矢視断面図である。
【図３】本発明に係るアクティブマトリクス基板の他の構成例における１単位画素当たりの概略の構成を示す平面図である。
【図４】本発明に係るアクティブマトリクス基板のさらに他の構成例における１単位画素当たりの概略の構成を示す平面図である。
【図５】本発明に係るアクティブマトリクス基板のさらに他の構成例における１単位画素当たりの概略の構成を示す平面図である。
【図６】本発明に係るアクティブマトリクス基板のさらに他の構成例における１単位画素当たりの概略の構成を示す平面図である。
【図７】本発明に係るアクティブマトリクス基板のさらに他の構成例における１単位画素当たりの概略の構成を示す平面図である。
【図８】本発明に係るアクティブマトリクス基板のさらに他の構成例における１単位画素当たりの概略の構成を示す平面図である。
【図９】図８のＣ−Ｃ’線矢視断面図である。
【図１０】本発明に係るアクティブマトリクス基板のさらに他の構成例における１単位画素当たりの概略の構成を示す平面図である。
【図１１】本発明に係るアクティブマトリクス基板のさらに他の構成例における１単位画素当たりの概略の構成を示す平面図である。
【図１２】図１１のＤ−Ｄ’線矢視断面図である。
【図１３】本発明に係るマルチパネル型液晶表示装置の一構成例における全体の内部の概略の構成を示す平面図である。
【図１４】（ａ）ないし（ｃ）は、本発明に係るマルチパネル型液晶表示装置の各構成例における全体の概略の構成を示す断面図である。
【図１５】本発明に係るマルチパネル型液晶表示装置の一構成例における継ぎ目ライン近傍の概略の構成を示す平面図である。
【図１６】本発明に係るマルチパネル型液晶表示装置の他の構成例における継ぎ目ライン近傍の概略の構成を示す平面図である。
【図１７】本発明に係るマルチパネル型液晶表示装置のさらに他の構成例における継ぎ目ライン近傍の概略の構成を示す平面図である。
【図１８】本発明に係るマルチパネル型液晶表示装置のさらに他の構成例における継ぎ目ライン近傍の概略の構成を示す平面図である。
【図１９】（ａ）および（ｂ）は、従来の液晶表示装置の構成例を示す平面図である。
【図２０】（ａ）ないし（ｃ）は、一般的なマルチパネル構造の表示装置の構成例を示す説明図である。
【図２１】従来のマルチパネル型表示装置の継ぎ目部分を拡大した斜視図である。
【図２２】（ａ）および（ｂ）は、カラー画素の配列方向を示す説明図である。
【図２３】従来のマルチパネル型表示装置の継ぎ目部分を拡大した斜視図である。
【図２４】従来のアクティブマトリクス基板の構成例における１単位画素当たりの概略の構成を示す平面図である。
【図２５】従来のアクティブマトリクス基板の構成例における１単位画素当たりの概略の構成を示す平面図である。
【図２６】従来のアクティブマトリクス基板の構成例における１単位画素当たりの概略の構成を示す平面図である。
【図２７】従来のアクティブマトリクス基板の構成例における概略の構成を示す平面図である。
【図２８】本発明のアクティブマトリクス基板を画像情報を検出する検出装置に用いた場合の概略ブロック図である。
【符号の説明】
１１ 単位画素
１２ｒ、１２ｇ、１２ｂ 画素電極
１３ 走査線
１３ａ ゲート電極（走査線側端子）
１４ 信号線
１４ａ ソース電極（信号線側端子）
１５ ＴＦＴ（スイッチング素子）
１６ 接続電極
１６ａ ドレイン電極（画素電極側端子）
１７ コンタクトホール（接続部）
１８ ベース基板
１９ ゲート絶縁膜
２０ 半導体チャネル層
２１ 絶縁保護膜
２２ 層間絶縁膜
２３ コンタクト層
３１ 補助容量線
３２ 補助容量線
３３ バイパス電極
３５ 冗長配線
３５ａ 冗長電極
３５ｂ バイパス電極
３６ コンタクトホール
４１ 表示装置
４２ 表示パネル
４３ 表示パネル
４４ 継ぎ目ライン
４５ 継ぎ目
４６ アクティブマトリクス基板
４７ シール材
４８ 液晶
４９ 対向基板
５０ 対向基板
５１ アクティブマトリクス基板
６１ 走査線引き出し線
６２ コンタクト部
【発明の属する技術分野】
本発明は、オーディオビジュアル（ＡＶ）やオフィスオートメーション（ＯＡ）機器、公共ディスプレイ、広告ディスプレイ等に使用できるアクティブマトリクス基板および表示装置に関し、また、画像の２次元情報を検出できる平面検出装置等に使用できるアクティブマトリクス基板および検出装置に関するものである。
【０００２】
【従来の技術】
近年、ＡＶ機器として用いられる家庭用のテレビ、ＯＡ機器に用いられる表示装置は、軽量化、薄型化、低消費電力化、高精細化および画面の大型化が要求されている。
【０００３】
このため、ＣＲＴ（陰極線管）、液晶表示装置（ＬＣＤ）、プラズマ表示装置（ＰＤＰ）、ＥＬ（electro luminescent ）表示装置、ＬＥＤ（light emitting diode）表示装置等の表示装置においても大画面化の開発・実用化が進められている。なかでも液晶表示装置は、他の表示装置に比べ、厚さ（奥行き）が格段に薄くできること、消費電力が小さいこと、フルカラー化が容易なこと等の利点を有するので、近年においては種々の分野で用いられつつあり、画面の大型化への期待も大きい。
【０００４】
そこで、オーディオビジュアル（ＡＶ）機器やオフィスオートメーション（ＯＡ）機器、公共ディスプレイ、広告ディスプレイ等に、直視型の表示装置が開発されている。特に、アクティブマトリクス基板を用いて形成した複数枚の表示パネルをその側面でつなぎ合わせてなる大画面化されたマルチパネル型の表示装置が開発されている。
【０００５】
ところがその反面、表示性能の優れたアクティブマトリクス駆動型の液晶表示装置は、画面の大型化を図ると、製造工程において信号線の断線、画素欠陥等による不良率が急激に高くなり、更には液晶表示装置の価格上昇をもたらすといった問題が生じる。そこでこれを解決するために、複数の液晶表示装置をつなぎ合わせて全体で１台のマルチ表示方式の液晶表示装置とし、画面の大型化を図ることが行われている。
【０００６】
例えば、特開平８−１２２７６９号公報において、複数の液晶パネルを同一平面上で隣接接続した大画面表示装置の構造が開示されている（図１９参照）。ここでは、液晶パネル１０２の端辺を高精度に加工することによってパネル継ぎ目部分のデッドスペースを狭くし、継ぎ目部分とその他の部分の画素ピッチを等しくする構造や、液晶パネルの継ぎ目からの光漏れを無くした構造を採用することで、繋ぎ目が目立ち難いマルチパネル構造を実現している。図中、１０３、１０４、１０５はそれぞれ、カラーフィルター、ブラックマトリクス、分断ラインである。
【０００７】
ところで、ＸＹマトリクス表示型の表示装置の場合、単位画素内の各カラー画素（Ｒ）、（Ｇ）、（Ｂ）は、画像情報の一般的なデータ形式に合わせて、横方向（Ｘ方向）に順に並ぶよう配列させることが一般的である。また、一般的なＮＴＳＣ方式やハイビジョン方式の表示装置に見られるように、臨場感を向上させるためには表示装置の表示面は横長形状にすることが好ましく、複数のパネルを継ぎ合わせたマルチパネル型の表示装置においても、図２０に示すように、液晶パネル１０２を横方向（Ｘ方向）のみ、あるいは縦横両方向に接続して、横長の表示面を構成することが一般的と考えられる。図中、１０８は継ぎ目ラインである。
【０００８】
しかしながら、上記のように、単位画素内のカラー画素（Ｒ）、（Ｇ）、（Ｂ）が横方向（Ｘ方向）に順に配列された液晶パネルを、横方向（Ｘ方向）に複数枚接続した場合、以下のような問題が発生する。
【０００９】
図２１は、複数の液晶パネルを横方向に接続した従来のマルチパネル型の表示装置の継ぎ目部分を拡大した斜視図である。この場合、液晶パネル１０２の継ぎ目ライン１０８は縦方向（Ｙ方向）に配設されることになり、継ぎ目ライン１０８からの各カラー画素（Ｒ）、（Ｇ）、（Ｂ）までの距離が異なった配置となる。このような画素配列を有する表示装置において、液晶パネル１０２の継ぎ目部分を斜め方向から観察すると、観察位置（観察角度）に応じて、各カラー画素と継ぎ目ラインの相対的な位置関係に差が生じる。例えば、観察者の位置（観察角度）によって、継ぎ目ライン１０８がＲ（赤）の画素とオーバーラップして見えたり、あるいはＢ（青）の画素とオーバーラップして見えたりする。この時、継ぎ目ライン１０８とオーバーラップした表示色は、継ぎ目ライン１０８でわずかながら妨げられるために、継ぎ目近傍の表示色の色バランスを崩すことになる。この結果、観察者の位置（観察角度）に依存して、継ぎ目近傍が虹のように色付いて見え、液晶パネルの継ぎ目を目立たせてしまうといった問題が発生する。
【００１０】
このような問題に対して、液晶パネルの継ぎ目方向は従来のままで、図２２に示すように単位画素内のカラー画素（Ｒ）、（Ｇ）、（Ｂ）の配列方向のみ縦方向（Ｙ方向）に変更したマルチパネル型の表示装置が、（１）特開平８−１４６４５５号公報、（２）特開平１０−１８６３１５号公報、（３）1st International Display Manufacturing Conference (ＩＤＭＣ２０００) の予稿集、１９１頁〜１９４頁に記載の「Manufacturing of Large Wide-View Angle Seamless Tiled AMLCDs for Business and Consumer Appiications 」で提案されている。
【００１１】
このような画素配列を有する液晶パネルを用いれば、複数の液晶パネルを横方向に継ぎ合わせた場合、図２３に示すように、継ぎ目ライン１０８からの各カラー画素（Ｒ）、（Ｇ）、（Ｂ）までの距離が全て等しくなる。このため、液晶パネル１０２の継ぎ目部分を斜め方向から観察した場合に、継ぎ目ライン１０８は（Ｒ）、（Ｇ）、（Ｂ）全てのカラー画素と同条件でオーバーラップするため、例え継ぎ目ライン１０８で表示色がわずかに妨げられたとしても、それによって色バランスを崩すことがない。この結果、観察者の位置（観察角度）に依存して、継ぎ目近傍が虹のように色付いて見える従来の問題点を、大きく改善することが可能になる。
【００１２】
【発明が解決しようとする課題】
しかしながら、上述の従来技術には、以下のような課題を抱えている。
【００１３】
（１）特開平８−１４６４５５号公報に記載の表示装置
ここで開示されている表示装置の場合、図２４に示すようなアクティブマトリクス基板の配線レイアウトを採用することで、単位画素内のカラー画素（Ｒ）、（Ｇ）、（Ｂ）の配列方向を縦方向（Ｙ方向）に変更したマルチパネル型の表示装置を実現している。図中、１１１、１１３、１１４が、それぞれ、単位画素、走査線、信号線である。ここでは、信号線１１４と画素電極を同一の層で形成し、かつ各色に対応した信号線１１４が互いに交差しないようにするため、信号線１１４を画素電極の周りに引き回す特殊な配線レイアウトを採用している。しかし、図２４に示す配線レイアウトの場合、信号線１１４の引き回しによって信号線が複雑になり、信号線が必要以上に長くなってしまうことから、良品率の低下や信号線の時定数の増加といった問題を招いていた。特に、マルチパネル方式が得意とする大面積表示装置においては、信号線の時定数の増加は致命的な問題となり、この配線レイアウトで大面積化を実現するには限界があるものと考えられる。
【００１４】
（２）特開平１０−１８６３１５号公報に記載の表示装置
ここで開示されている表示装置の場合、図２５、図２６に示すようなアクティブマトリクス基板の配線レイアウトを採用することで、単位画素内のカラー画素（Ｒ）、（Ｇ）、（Ｂ）の配列方向を縦方向（Ｙ方向）に変更したマルチパネル型の表示装置を実現している。図中、１２１、１２３、１２４が、それぞれ、単位画素、走査線、信号線である。ここでは、信号線１２４と走査線１２３の配列方向を従来と入れ替えた配線レイアウト（図２５）や、（Ｒ）、（Ｇ）、（Ｂ）の各色に対応した画素電極毎に走査線１３３（３本）を配置した配線レイアウト（図２６）を採用している。しかし、この場合、信号線と走査線の基本配列が従来と異なるために、画像データのフォーマットを変換してから表示パネルを駆動する必要があり、画像データの変換回路が余分に必要となる問題を招いていた。これは、表示装置の価格上昇をもたらす原因となり得る。
【００１５】
（３）ＩＤＭＣ２０００、１９１頁〜１９４頁に記載の表示装置
ここで開示されている表示装置の場合、図２７に示すようなアクティブマトリクス基板の配線レイアウトを採用することで、単位画素内のカラー画素（Ｒ）、（Ｇ）、（Ｂ）の配列方向を縦方向（Ｙ方向）に変更したマルチパネル型の表示装置を実現している。すなわち、Row １４３、Column Channel１４４、Row Access Channel１４５が設けられており、ここでは、（Ｒ）、（Ｇ）、（Ｂ）の各信号線を単位画素内の片隅に偏在させた配線レイアウトを採用している。しかし、図２７に示す配線レイアウトの場合、配線レイアウトの詳細が開示されていないものの、各色に対応した信号線が互いに交差させないと関連する信号線とＴＦＴ（薄膜トランジスタ）を接続できないため、信号線を立体的に交差させる構造が必要となる。したがって、信号線の形成プロセスが複雑になるといった問題が懸念され、プロセス増加を不要、あるいは最小限に留めた配線レイアウトが求められる。
【００１６】
本発明は、上記問題点に鑑みなされたものであり、その目的は、単位画素内の画素配列方向を変更するために最適なパネル構造（配線レイアウト）を有するアクティブマトリクス基板と、そのアクティブマトリクス基板を用いた表示装置とを提供することにある。
【００１７】
【課題を解決するための手段】
上記の課題を解決するため、本発明のアクティブマトリクス基板は、走査線と信号線との交差位置にスイッチング素子を介してマトリクス状に単位画素が配置され、走査線に走査信号が印加されることでスイッチング素子がオンになると、単位画素内の複数の画素電極と各画素電極に対応する信号線とがそれぞれ導通するアクティブマトリクス基板において、上記走査線、信号線およびスイッチング素子を有する第１層の上層に、各単位画素について、上記複数の画素電極が、信号線の配設方向に沿って並ぶように、かつ、上記スイッチング素子の走査線側端子、信号線側端子、走査線および信号線と絶縁されて第２層を形成し、上記第１層と第２層との間に、上記各画素電極ごとに、上記各画素電極とそれに対応する上記スイッチング素子の画素電極側端子とを電気的に接続する接続部が設けられていることを特徴としている。
【００１８】
上記接続部は、例えば、接続部位において画素電極の形状の一部を変形させることによって構成することが可能である。例えば、上記接続部は、接続部位において画素電極が第１層方向へ陥没し、延伸した形状を有するコンタクトホールを形成することによって構成することが可能である。
【００１９】
なお、上記単位画素内において、上記複数の接続部と上記走査線からの距離が、接続部毎に全て異なるように構成することができる。例えば、上記単位画素内において、上記複数のコンタクトホールと上記走査線からの距離が、コンタクトホール毎に全て異なるように構成することができる。また、上記複数の画素電極は、例えば、第２方向（Ｙ方向）である信号線の配設方向に沿って並ぶように配設され、上記信号線毎に対応して設けられたものとすることができる。
【００２０】
上記接続部は、接続部位において、画素電極の電極面と交差する方向に伸びた構成とすることができる。特に、上記接続部は、例えば、接続部位において、画素電極と、その真下であってそこまで伸びてきたスイッチング素子の画素電極側端子とを、電気的に接続させる構成とすることができる。
【００２１】
上記単位画素内の複数の画素電極は、その単位画素における各色に対応したものとすることができる。例えば、１つの単位画素に３つの画素電極を設け、それぞれを、赤、青、緑に相当する画像信号が印加される電極と定めることができる。
【００２２】
スイッチング素子の走査線側端子、信号線側端子、走査線および信号線と、画素電極とは、例えば、その間に層間絶縁膜を積層することによって互いに絶縁することが可能である。
【００２３】
上記の構成により、走査線や信号線を有する層と画素電極を有する層とが互いに別々の層となるとともに、画素電極ごとに、第１層と第２層との間の、第１層の平面と交差する方向に延伸した接続部により、各画素電極とそれに対応するスイッチング素子の画素電極側端子とが電気的に接続される。
【００２４】
単位画素内の複数の画素電極を信号線の配設方向に沿って並ばせる場合に、走査線や信号線を有する層と画素電極を有する層とを同一の層にすると、画素電極同士の隙間の延伸方向と、信号線の配設方向とが一致しないので、例えば信号線を上記隙間に沿うように、言い換えれば画素電極を避けるように、折れ曲がった形状としなければならない。
【００２５】
これに対し、上記構成では、走査線や信号線を有する層と画素電極を有する層とを互いに別々の層としている。そのため、すべての信号線を、画素電極の大きさや配置に関係なく、互いに平行な直線状とすることができる。走査線についても同様である。そして、これらの層間に接続部を設けることにより、これら別々の層同士の電気的な接続を実現している。
【００２６】
したがって、走査線および信号線を従来の配設方向と同一の方向、すなわち、画面の縦方向を信号線方向、横方向を走査線方向としたままで、走査線や信号線の配線レイアウトを複雑化することなく、単位画素内の複数の画素電極の並ぶ方向を、信号線の配設方向に合わせることができる。
【００２７】
その結果、アクティブマトリクス基板同士を表示パネルとして走査線の配設方向（横方向）に接続したマルチパネル型の表示装置を作製した場合に、各表示パネルにおける単位画素内のカラー画素を信号線の配設方向（縦方向）に配列させることにより、表示パネル同士の継ぎ目ラインから、最も近い各カラー画素までの距離を、全ての色について等しくすることができる。
【００２８】
それゆえ、従来の走査線および信号線の配設方向を有する表示パネル同士を横方向に接続したマルチパネル型の表示装置を作製した場合に、走査線や信号線の配線レイアウトを複雑化することなく、表示パネルの継ぎ目近傍で表示パネルが虹のように色付いて見えることによって継ぎ目の目立つのを顕著に軽減することができる。
【００２９】
また、上記構成のアクティブマトリクス基板の他に、走査線と信号線との交差位置にスイッチング素子を介してマトリクス状に単位画素が配置され、走査線に走査信号が印加されることでスイッチング素子がオンになると、単位画素内の複数の画素電極と各画素電極に対応する信号線とがそれぞれ導通するアクティブマトリクス基板において、少なくとも、上記スイッチング素子の画素電極側端子の延長部分からなる接続電極を含む第１層と、各単位画素において、信号線の配設方向に沿って並ぶように配設された上記複数の画素電極を含む第２層とを備えており、上記第１層と第２層との間には、該第１層と第２層とを絶縁するための層間絶縁膜が形成されていると共に、該層間絶縁膜には、上記第２層の各画素電極とそれに対応する上記第１層の接続電極とを電気的に接続する接続部が設けられたアクティブマトリクス基板であっても、同様の作用効果を奏する。
【００３０】
また、走査線と信号線との交差位置にスイッチング素子を介してマトリクス状に単位画素が配置され、走査線に走査信号が印加されることでスイッチング素子がオンになると、単位画素内の複数の画素電極と各画素電極に対応する信号線とがそれぞれ導通するアクティブマトリクス基板において、上記単位画素毎に、上記複数の画素電極が、信号線の配設方向に沿って並ぶように配設され、かつ、複数の信号線のうち、少なくとも２本の信号線が、上記画素電極と重畳されない位置であって、走査線方向の一端側の部位に配置されると共に、他の信号線を挟んで画素電極と接続されている信号線が、該他の信号線をまたぐバイパス電極を介して、上記スイッチング素子と接続されたアクティブマトリクス基板であっても、同様の作用効果を奏する。
【００３１】
また、本発明のアクティブマトリクス基板は、単位画素が、複数、マトリクス状に配列されると共に、上記単位画素内に、少なくとも、第１方向（Ｘ方向）に沿って配設され、上記単位画素毎に設けられた走査線と、第１方向に対して交差する第２方向（Ｙ方向）に沿って配設された複数の信号線と、上記走査線に接続され、上記信号線毎に対応して設けられた複数のスイッチング素子と、上記走査線、複数の信号線、および複数のスイッチング素子を覆う層間絶縁膜と、上記スイッチング素子により信号線との導通がオンオフされる複数の画素電極と、上記スイッチング素子と上記画素電極を電気的に接続するために、上記画素電極毎に上記層間絶縁膜に設けられた複数のコンタクトホールとを備え、上記単位画素内において、上記複数のコンタクトホールと上記走査線からの距離が、コンタクトホール毎に全て異なることを特徴としている。
【００３２】
上記複数の画素電極は、例えば、第２方向（Ｙ方向）に沿って並ぶように配設され、上記信号線毎に対応して設けられたものとすることができる。
【００３３】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、各単位画素において、走査線方向における画素電極の中央を境界線として、単位画素内に配設される信号線が偏在していることを特徴としている。
【００３４】
上記の構成により、各単位画素において、走査線方向における画素電極の中央を境界線として、単位画素内に配設される信号線が偏在している。
【００３５】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、各単位画素内に配設される信号線が、上記境界線によって分離される２領域のどちらか一方側の領域にのみ存在することを特徴としている。
【００３６】
上記の構成により、各単位画素内に配設される信号線が、上記境界線によって分離される、単位画素内の２領域のどちらか一方側の領域にのみ存在する。
【００３７】
なお、この場合、信号線は、画素電極に重畳させた構成とすることも、重畳させない構成とすることもできる。すなわち、例えば、各単位画素において、走査線方向の各単位画素の一端から、境界線、例えば走査線方向における画素電極の中央までであって信号線が存在する領域と、走査線方向の各単位画素の他端から上記境界線までであって信号線が存在しない領域とに二分割されるようにすることができる。また例えば、各単位画素において、各画素電極が、走査線方向の一端から、境界線、例えば走査線方向における画素電極の中央までであって信号線が重畳する領域と、走査線方向の他端から上記境界線までであって信号線が重畳しない領域とに二分割されるようにすることができる。
【００３８】
これらの構成によれば、走査線方向の一端側が、信号線が存在する領域であり、走査線方向の他端側が、信号線が存在しない領域となっている。言い換えれば、単位画素の複数の信号線を、アクティブマトリクス基板同士を表示パネルとして接続したマルチパネル型の表示装置を形成する場合に、表示パネルの接続辺から遠ざかるように、単位画素内で偏在配置する。
【００３９】
一般に、アクティブマトリクス基板同士を表示パネルとして接続したマルチパネル型の表示装置を形成する場合、つなぎ合わせるために継ぎ目ラインを高精度に切断加工や研磨加工した際に、そのときに破片等が生じ、継ぎ目近傍にある素子を誤って傷つけたり切断したりする恐れがある。
【００４０】
これに対し、上記構成のアクティブマトリクス基板同士を表示パネルとして走査線の配設方向（横方向）に接続したマルチパネル型の表示装置を形成する場合、各単位画素で、信号線が存在しない領域がある側を、アクティブマトリクス基板同士の継ぎ目側とすることにすれば、継ぎ目近傍には信号線が存在しない。
【００４１】
したがって、つなぎ合わせるために継ぎ目ラインを高精度に切断加工や研磨加工した際に、そのときに生じる破片等で誤って信号線を切断する恐れを低減することができる。
【００４２】
それゆえ、上記の構成による効果に加えて、アクティブマトリクス基板同士を表示パネルとして走査線の配設方向（横方向）に接続したマルチパネル型の表示装置を形成する場合に、信号線の断線による導通不良を効果的に防止することができる。
【００４３】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、上記単位画素内において、少なくとも１本の信号線が、上記走査線、および複数の信号線、および複数のスイッチング素子の上層を覆う層間絶縁膜を介して、上記複数の全ての画素電極と、平面的に重畳されていることを特徴としている。
【００４４】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、単位画素内の複数の信号線のうち、少なくとも１本の信号線が、上記画素電極と重畳されない位置に配置されていることを特徴としている。
【００４５】
上記の構成により、単位画素内の複数の信号線のうち、少なくとも１本の信号線が、上記画素電極と重畳されない位置に配置される。例えば、単位画素内の複数の信号線のうち、両端に位置する信号線のうちいずれか一方または両方が、画素電極とは重畳されない位置に配置される。例えば、単位画素内の信号線が３本であれば、左右の信号線のうちいずれか一方が画素電極と重畳されず、他方および中央の信号線は画素電極と重畳される。あるいは、左右の信号線の両方が画素電極と重畳されず、中央の信号線のみが画素電極と重畳される。言い換えれば、上記画素電極の電極面に垂直な方向から見たときに、単位画素の、画素電極が形成されていない、走査線方向の少なくとも一端側の部位に、少なくとも１本の信号線が配置されている。走査線方向の両端側に配置された場合は、上記画素電極の電極面に垂直な方向から見たときに、上記画素電極が、それらの信号線同士の間に配置されていることになる。
【００４６】
したがって、重畳した場合に両端に位置する信号線の占めるはずの面積分だけ、画素電極が他の部材で遮られなくなる。それゆえ、上記の構成による効果に加えて、その分、単位画素の開口率を上げることができる。
【００４７】
また、画素電極が設けられていない部位（非表示領域）、例えば遮光領域（ブラックマトリクス）に、上記両端に位置する信号を配置することができる。それゆえ、上記の構成による効果に加えて、非表示領域を有効利用することができる。
【００４８】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、上記スイッチング素子が、対応する画素電極と重畳されていることを特徴としている。
【００４９】
上記の構成により、上記スイッチング素子が、対応する画素電極と重畳されている。
【００５０】
したがって、各画素電極が、各スイッチング素子の電気的シールドの役割を果たすことができる。それゆえ、上記の構成による効果に加えて、新たに専用部材を追加することなく、各スイッチング素子を電気的に保護することができる。
【００５１】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、単位画素内において、走査線から最も近い画素電極以外の画素電極は、上記スイッチング素子を介して、自分よりも走査線に近い他のすべての画素電極の下層領域を通って走査線と電気的に接続されており、すべての画素電極の開口率が等しくなるように、各画素電極の信号線方向の長さが、走査線から近い画素電極から順に短くなっていることを特徴としている。
【００５２】
上記の構成により、単位画素内において、すべての画素電極の開口率が等しくなるように、各画素電極の信号線方向の長さ、言い換えれば、走査線方向の幅が、走査線から近い画素電極から順に短くなっている。
【００５３】
各画素電極と走査線との電気的接続が、他の画素電極の下層領域、言い換えれば他の画素電極と重畳する領域を通る部材を介して行われていると、その領域が通っている画素電極においては、その領域の占める面積分、開口度が減少することになる。そこで、走査線に近い画素電極ほど、言い換えれば、他の画素電極と走査線とをつなぐ領域が多く通っている画素電極ほど、初めから画素電極の面積を広くしておくことで、開口度が他の画素電極より小さくなるのを防ぐことができる。
【００５４】
したがって、単位画素内のすべての画素電極の開口率が等しくなる。それゆえ、上記の構成による効果に加えて、輝度ムラが生じるのを効果的に防止することができる。
【００５５】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、単位画素内の複数の信号線のうち、少なくとも２本の信号線が、上記画素電極と重畳されない位置であって、走査線方向の一端側の部位に配置されており、他の信号線を挟んで画素電極と接続されている信号線は、該他の信号線をまたぐバイパス電極を介して、上記スイッチング素子と接続されていることを特徴としている。
【００５６】
上記の構成により、単位画素内の複数の信号線のうち、少なくとも２本の信号線が、上記画素電極と重畳されない位置であって、走査線方向の一端側の部位に配置されている。言い換えれば、上記画素電極の電極面に垂直な方向から見たときに、単位画素の、画素電極が形成されていない走査線方向の一端側の部位に、少なくとも２本の信号線が配置されている。例えば、少なくとも２本の信号線が、走査線方向の一端側の領域にあるようにし、少なくとも１本の信号線が、走査線方向の他端側の領域、または画素電極と重畳する領域にあるようにしてもよい。あるいは、すべての信号線が走査線方向の一端側にあるようにしてもよい。
【００５７】
したがって、重畳した場合に両端に位置する信号線の占めるはずの面積分だけ、画素電極が他の部材で遮られなくなる。それゆえ、上記の構成による効果に加えて、その分、単位画素の開口率を上げることができる。
【００５８】
特に、バイパス電極を設けたことにより、画素電極と重畳しない、走査線方向の一方の側の領域内に、複数本の信号線を配置することができ、その本数分、画素電極で信号線が重畳されていない部分の面積が増える。そのため、その分、単位画素の開口率をより効果的に上げることができる。
【００５９】
また、画素電極が設けられていない部位（非表示領域）、例えば遮光領域（ブラックマトリクス）に、上記両端に位置する信号を配置することができる。それゆえ、上記の構成による効果に加えて、非表示領域を有効利用することができる。
【００６０】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、上記バイパス電極が、上記画素電極と同じ材料で同じプロセスによって形成されていることを特徴としている。
【００６１】
上記の構成により、上記バイパス電極が、上記画素電極と同じ材料で同じプロセスによって形成されている。それゆえ、上記の構成による効果に加えて、製造プロセスを複雑化することなく単位画素の開口率を上げることができる。
【００６２】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、同一の信号線の一つの部位と他の部位とを電気的に短絡接続する冗長配線が設けられていることを特徴としている。
【００６３】
上記の構成により、同一の信号線の一つの部位と他の部位とを電気的に短絡接続する冗長配線が設けられている。
【００６４】
したがって、冗長配線が設けられた２つの部位の間で信号線が断線した場合でも、その冗長配線によって導通が保たれる。それゆえ、上記の構成による効果に加えて、信号線で断線が生じても、電気的な接続状態を良好に続けることができる。
【００６５】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、上記冗長配線が、上記画素電極と同じ材料で同じプロセスによって形成されていることを特徴としている。
【００６６】
上記の構成により、上記冗長配線が、上記画素電極と同じ材料で同じプロセスによって形成されている。それゆえ、上記の構成による効果に加えて、製造プロセスを複雑化することなく、信号線の断線による導通不良を効果的に防ぐことができる。
【００６７】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、信号線の配設方向に沿って配設され、各走査線に電気的に接続された、複数の走査線引き出し線が設けられたことを特徴としている。
【００６８】
上記の構成により、信号線の配設方向に沿って配設され、各走査線に電気的に接続された、複数の走査線引き出し線が設けられている。
【００６９】
したがって、矩形のアクティブマトリクス基板において、走査線への走査信号の印加等、走査線と外部との信号伝達を、この走査線引き出し線を介し、信号線の末端が存在する辺において行うことができる。この結果、その辺以外の３つの辺には、信号線や走査線等の配線の、外部から信号を印加する端子等、外部との信号伝達を行う端子が存在しないことになる。それゆえ、上記の構成による効果に加えて、矩形の表示パネルを複数個つなぎ合わせたマルチパネル型の表示装置を形成する場合に、３つの辺をつなぎ目として利用可能にすることができる。
【００７０】
また、本発明の表示装置は、上記アクティブマトリクス基板同士を表示パネルとして走査線の配設方向（横方向）に接続したものであり、単位画素内の複数の画素電極は、それぞれ、カラー表示のための各色に対応していることを特徴としている。
【００７１】
また、本発明の表示装置は、上記アクティブマトリクス基板と対向基板との間に表示媒体を挟持した表示パネルを備えた表示装置であって、上記アクティブマトリクス基板と対向基板との少なくとも一方の基板が、複数、走査線の配設方向（横方向）に互いに接続されており、単位画素内の複数の画素電極は、それぞれ、カラー表示のための各色に対応していることを特徴としている。
【００７２】
上記の構成により、走査線および信号線を従来の配設方向と同一の方向、すなわち、画面の縦方向を信号線方向、横方向を走査線方向としたままで、走査線や信号線の配線レイアウトを複雑化することなく、単位画素内の複数の画素電極の並ぶ方向を信号線の配設方向に合わせることができる。
【００７３】
したがって、各表示パネルにおける単位画素内のカラー画素を信号線の配設方向（縦方向）に配列させることにより、表示パネル同士の継ぎ目ラインから最も近い各カラー画素までの距離を、全ての色について等しくすることができる。
【００７４】
それゆえ、走査線や信号線の配線レイアウトを複雑化することなく、表示パネルの継ぎ目近傍で表示パネルが虹のように色付いて見えることによって継ぎ目の目立つのを顕著に軽減することができる。
【００７５】
また、本発明の表示装置は、上記の構成に加えて、上記表示パネル同士の接続辺に隣接している単位画素においては、その単位画素内に配設される信号線が、その単位画素内の画素電極の走査線方向における中央を境界線として、上記接続辺とは遠い側にのみ存在していることを特徴としている。
【００７６】
一般に、アクティブマトリクス基板同士を表示パネルとして接続したマルチパネル型の表示装置を形成する場合、つなぎ合わせるために継ぎ目ラインを高精度に切断加工や研磨加工した際に、そのときに破片等が生じ、継ぎ目近傍にある素子を誤って傷つけたり切断したりする恐れがある。
【００７７】
これに対し、上記構成によれば、表示パネルの継ぎ目近傍には信号線が存在しない。したがって、つなぎ合わせるために継ぎ目ラインを高精度に切断加工や研磨加工した際に、そのときに生じる破片等で誤って信号線を切断する恐れを低減することができる。それゆえ、上記の構成による効果に加えて、アクティブマトリクス基板同士を表示パネルとして走査線の配設方向（横方向）に接続したマルチパネル型の表示装置を形成する場合に、信号線の断線による導通不良を効果的に防止することができる。
【００７８】
個々のアクティブマトリクス基板に対向基板をそれぞれ設けておき、その状態のアクティブマトリクス基板同士をつなぎ合わせた構造を有するマルチパネル型の表示装置が構成可能である。あるいはまた、個々のアクティブマトリクス基板同士をつなぎ合わせ、つないだ状態の表示パネル全体を覆う大きさの一つの対向基板が、その表示パネルに対向して設けられた構造を有するマルチパネル型の表示装置も構成可能である。
【００７９】
本発明のアクティブマトリクス基板は、単位画素が、複数、マトリクス状に配列されると共に、上記単位画素内に、少なくとも、（１）第１方向（Ｘ方向）に沿って配設され、上記単位画素毎に設けられた走査線、（２）第１方向に対して交差する第２方向（Ｙ方向）に沿って配設された複数の信号線、（３）上記走査線に接続され、上記信号線毎に対応して設けられた複数のスイッチング素子、（４）上記走査線、および複数の信号線、および複数のスイッチング素子の上層を覆う層間絶縁膜、（５）第２方向（Ｙ方向）に沿って並ぶように配設され、上記信号線毎に対応して設けられた複数の画素電極、（６）上記スイッチング素子と上記画素電極を電気的に接続するために、上記画素電極毎に上記層間絶縁膜に設けられた複数のコンタクトホールを、構成部材として備えているように構成することができる。
【００８０】
また、本発明のアクティブマトリクス基板は、上記単位画素内において、上記複数のコンタクトホールと上記走査線からの距離が、コンタクトホール毎に全て異なるように構成することができる。
【００８１】
また、本発明のアクティブマトリクス基板は、上記単位画素内において、少なくとも１本の信号線が、上記複数の全ての画素電極と、上記層間絶縁膜を介して平面的に重畳されているように構成することができる。
【００８２】
上記構成によれば、走査線および信号線を従来の配設方向のままで、単位画素内の複数の画素電極の並ぶ方向を信号線の配設方向に合わせることが可能になる。
【００８３】
本発明のアクティブマトリクス基板は、上記単位画素内において、上記複数の画素電極の上記第１方向の幅が、上記走査電極に近い画素電極から順に狭くなるように設計されているように構成することができる。
【００８４】
上記構成によれば、単位画素内の複数の画素電極全ての開口率を略同じにできる。
【００８５】
本発明のアクティブマトリクス基板は、上記単位画素内において、上記複数の信号線の内、少なくとも１本の信号線が、上記層間絶縁膜上に形成されたバイパス電極によって、上記スイッチング素子に電気的に接続されているように構成することができる。
【００８６】
上記構成によれば、走査線および信号線を従来の配設方向のままで、単位画素内の複数の画素電極の並ぶ方向を信号線の配設方向に合わせることが可能になる。
【００８７】
本発明のアクティブマトリクス基板は、上記信号線が配設されている領域に沿って、上記層間絶縁膜上に、上記信号線の断線に対する冗長電極が備えられているように構成することができる。
【００８８】
上記構成によれば、信号線の断線不良を回避することが容易になる。
【００８９】
本発明のアクティブマトリクス基板は、上記バイパス電極または／および冗長電極が、上記画素電極と同じ材料で同じプロセスによって形成されているように構成することができる。
【００９０】
上記構成によれば、プロセスの増加を行うことなくバイパス電極または／および冗長電極を形成することができ簡便である。
【００９１】
本発明のアクティブマトリクス基板は、上記層間絶縁膜の下層に、補助容量線をさらに備えているように構成することができる。
【００９２】
本発明のアクティブマトリクス基板は、隣接する走査線が、上記補助容量線を兼用しているように構成することができる。
【００９３】
上記構成によれば、補助容量を必要とする用途、例えば液晶表示装置や画像検出器などのアクティブマトリクス基板として好適に用いることが可能になる。
【００９４】
本発明の表示装置は、上記いずれかのアクティブマトリクス基板を備えた表示パネルが、複数、表示面を同一平面とするように並べられ、かつ、上記第２方向に沿った端部で互いに接続されていることを特徴とするマルチパネル型の表示装置であって、上記第２方向が、表示画像の上下方向であるとともに、上記単位画素内に備えられた上記複数の画素電極は、カラー表示に必要な複数の色に対応した画素電極であるように構成することができる。
【００９５】
上記構成によれば、従来例（１）、（２）、（３）に示した課題を解決した好適なアクティブマトリクス基板を利用したマルチパネル型の表示装置を実現することで、容易に表示パネルの継ぎ目を目立たなくすることができる。
【００９６】
本発明の表示装置は、上記アクティブマトリクス基板の単位画素内において、上記複数の信号線が、上記表示パネルの接続辺から遠ざかるように、偏在配置されているように構成することができる。
【００９７】
したがって、表示パネルの接続辺を精度良く加工する際に、信号線の断線を回避することが可能になる。
【００９８】
本発明の表示装置は、上記いずれかアクティブマトリクス基板と対向基板の間に表示媒体を挟持した表示パネルのうち、上記アクティブマトリクス基板と対向基板の少なくとも一方の基板が、複数、表示面を同一平面とするように並べられ、かつ、上記第２方向に沿った端部で互いに接続されている表示装置であって、上記第２方向が、表示画像の上下方向であるとともに、上記単位画素内に備えられた上記複数の画素電極は、カラー表示に必要な複数の色に対応した画素電極であるように構成することができる。
【００９９】
上記構成によれば、従来例（１）、（２）、（３）に示した課題を解決した好適なアクティブマトリクス基板を利用した複合基板型の表示装置を実現することで、容易に基板の継ぎ目を目立たなくすることができる。
【０１００】
本発明の表示装置は、上記アクティブマトリクス基板の単位画素内において、上記複数の信号線が、上記アクティブマトリクス基板、または／および対向基板の接続辺から遠ざかるように、偏在配置されているように構成することができる。
【０１０１】
したがって、基板の接続辺を精度良く加工する際に、信号線の断線を回避することが可能になる。
【０１０２】
【発明の実施の形態】
本発明の実施の一形態について図１ないし図１８に基づいて説明すれば、以下の通りである。
【０１０３】
図１は、本実施形態に係るアクティブマトリクス基板の１単位画素当たりの平面図を示した図である。また、図２（ａ）、（ｂ）は、それぞれ図１のＡ−Ａ’線矢視断面、およびＢ−Ｂ’線矢視断面を示す図である。
【０１０４】
ガラス、プラスチックなどからなるベース基板１８上に、金属膜からなる走査線（ゲート線）１３が図１に示すように図面横方向（水平方向、Ｘ方向）に伸びる方向に直線状に配設されている。また、走査線１３の一部（図１の場合は３箇所）が単位画素１１のＸ方向を略３等分する位置で枝分かれしており、その部分が後述するＴＦＴ（薄膜トランジスタ）（スイッチング素子）１５のゲート電極（走査線側端子）１３ａに相当するようになっている。単位画素１１は略正方形形状である。
【０１０５】
走査線１３は、Ｔａ、Ａｌ、Ｔｉ、Ｍｏ、Ｃｒ、Ｗ等の金属薄膜、あるいはそれらの合金膜や積層膜で構成されており、所定の形状にパターニングされている。走査線１３上には、走査線１３とベース基板１８（図２参照）との表面を略全面覆うように、ゲート絶縁膜１９が形成されている。ゲート絶縁膜１９は、ＳｉＮx 、ＳｉＯ2 、走査線１３の陽極酸化膜などで構成されている。
【０１０６】
走査線１３から枝分かれしたゲート電極１３ａ部分のゲート絶縁膜１９上には、ａ−Ｓｉ、ｐｏｌｙ−Ｓｉ、ＣｄＳｅ、有機半導体などの半導体チャネル層２０がパターン形成されている。さらにその上には、複数の信号線１４、ソース電極（信号線側端子）１４ａ、複数の接続電極１６、ドレイン電極（画素電極側端子）１６ａが形成されている。信号線１４や接続電極１６は、Ｔａ、Ａｌ、Ｔｉ、Ｍｏ、Ｃｒ、Ｗ等の金属薄膜、ＩＴＯ（インジウム錫酸化物）等の導電酸化膜、あるいはそれらの合金膜や積層膜で構成されており、所定の形状にパターニングされている。このようにして、ゲート、ソース、ドレインの３電極を備えた薄膜トランジスタ（ＴＦＴ１５）が形成される。また複数の信号線１４は、走査線１３の配設方向（Ｘ）と交差する方向（Ｙ）に沿って直線状に配設されている。このとき、全てのＴＦＴ１５は、単位画素１１内の走査線寄り（図中の下側）に偏在したレイアウトになっている。
【０１０７】
なお、半導体チャネル層２０と、ソース・ドレイン電極１４ａ・１６ａの接合界面に、ｎ＋タイプのａ−Ｓｉ、Ｐｏｌｙ−Ｓｉなどのコンタクト層２３が好適に挿入される。
【０１０８】
さらに、走査線１３、信号線１４、ＴＦＴ１５を略全面覆うように、ＳｉＮx 薄膜から構成される絶縁保護膜２１が形成される。また、絶縁保護膜２１上には、アクリル樹脂、ポリイミド樹脂などから構成される層間絶縁膜２２が構成される。さらに、層間絶縁膜２２上には、複数の画素電極が形成される。すなわち、赤色（Ｒ）の画素電極１２ｒ、緑色（Ｇ）の画素電極１２ｇ、青色（Ｂ）の画素電極１２ｂであり、赤、青、緑すべての画素電極を合わせて画素電極１２と総称する。１つの単位画素１１内のすべての画素電極が、１本の走査線１３に対応している。
【０１０９】
層間絶縁膜２２は、アクティブマトリクス基板の基板表面を平坦化する平坦化膜の役割を果たす。また上記の構造を用いれば、複数の画素電極１２を従来と異なる方向に自由に配列できる。したがって、この構成例においては、複数の画素電極１２が信号線に沿う方向に並ぶように配設されている。画素電極１２は、透過型表示装置の場合はＩＴＯ、反射型表示装置の場合はＡｌ、Ａｇ等が用いられる。なお、層間絶縁膜２２と絶縁保護膜２１は、同一材料を用いて兼用することもできる
なお、この構成例のアクティブマトリクス基板は、各画素電極１２とドレイン電極１６ａを電気的に接続するために、絶縁保護膜２１と層間絶縁膜２２にはコンタクトホール（接続部）１７が形成されており、そこで画素電極１２と接続電極１６が接続された構造になっている。このとき、上記複数のコンタクトホール１７と上記走査線１３との距離が、コンタクトホール毎に全て異なる様にレイアウトになっている。また、これに対応して各ＴＦＴ１５のドレイン電極１６ａが、コンタクトホール１７の位置まで接続電極１６として延伸して配設されたレイアウトになっている。
【０１１０】
上記単位画素１１内において、少なくとも１本の信号線１４が、上記複数の全ての画素電極１２と、上記層間絶縁膜２２を介して平面的に重畳されたレイアウトになっている。
【０１１１】
上述してきた本実施形態のアクティブマトリクス基板の構成によれば、走査線の配設方法（Ｘ方向）と信号線の配設方向（Ｙ方向）は従来のままで、単位画素内の複数の画素電極を信号線の配設方向に沿って並ぶように配設することが可能となる。また、上述のアクティブマトリクス基板の製造プロセス（以下、単にプロセスと称する）は、特許２９３３８７９号等に見られる一般的なものであり、上記の配線レイアウトを採用するに当たって、特にプロセスの増加を必要とするものではなく、本発明のアクティブマトリクス基板を容易に実現することができる。
【０１１２】
なお，アクティブマトリクス基板をディスプレイなどに使用する際，画素電極に相対向する電極を、別途画素電極側の基板に配置させてもよいし、画素電極側の基板とは異なる別の基板側に形成してもよい。前者は、いわゆるＩＰＳ（In Plane Switching）モードを用いた液晶ディスプレイに使用することができる。
【０１１３】
上記アクティブマトリクス基板を液晶表示装置や画像検出器に利用する場合は、各画素電極に電荷を蓄積できるよう画素電極毎に補助容量を付加する必要が求められる場合がある。
【０１１４】
図３は、図１に示したアクティブマトリクス基板に補助容量を追加したアクティブマトリクス基板の１単位画素当たりの平面図を示した図である。ここでは、単位画素当たりに１本の補助容量線３１がＸ方向に配設されている。補助容量線３１は、前述の走査線１３を形成する際に、同じプロセスで形成しておくとよい。この補助容量線３１の一部（図３の場合は３箇所）は、単位画素１１のＸ方向を略３等分する位置で枝分かれしており、その部分が前述の接続電極１６（ドレイン電極１６ａの延長）と一部が重畳するように構成されている。この両者（補助容量線３１の延長部分と接続電極１６）の重畳領域では、両者の間にゲート絶縁膜１９が存在するため、このゲート絶縁膜１９が誘電体として作用し、補助容量として作用する。
【０１１５】
なお、補助容量線の付加方法は、上述に限定されるわけではなく、例えば、Ｙ方向に隣接する走査線が補助容量配線を兼用する構造、例えば、同図中、上隣の単位画素の走査線が、同図中、下隣の補助容量線を兼用する構造であってもよい。また、単位画素当たり複数本（図３の場合は３本）の補助容量線を各画素電極に対応して別々にＸ方向に配設してもよい。
【０１１６】
このように、新たなプロセスを増加させることなく、必要に応じて簡便に補助容量を付加することが可能である。
【０１１７】
図４は、図１に示したアクティブマトリクス基板の変形例を示す図である。ここでは、単位画素当たりにＹ方向に配設されている複数の信号線１４を、単位画素１１内の片側（図中左側）に偏在させたレイアウトを採用している。これにより、各単位画素１１において、各画素電極１２が、走査線方向の一端（図中、左側）から中央までであって信号線が重畳する領域と、走査線方向の他端（図中、右側）から中央までであって信号線が重畳しない領域とに二分割されている。もちろん、上述したような補助容量線３１を付加することも可能である。本構造は、マルチパネル型の表示装置を実現する際、継ぎ目近傍での信号線１４の断線を防ぐ上で有効となる。具体的な作用効果については後述する。
【０１１８】
図５は、図１に示したアクティブマトリクス基板の他の変形例を示す図である。ここでは、単位画素当たりにＹ方向に配設されている複数の信号線１４のうち、左右２本の信号線１４を単位画素１１内の左右の両端に配置し、画素電極１２と重畳しないようにしている。このレイアウトを用いれば、隣接単位画素との隙間に形成する非表示領域（通常、隣接画素との色分離を行うために設けられるマトリクス状の遮光領域、ブラックマトリクスとも呼ぶ）に、左右２本の信号線を配置させることができ、非表示領域の有効利用と画素開口率の向上を図ることが可能になる。もちろん、上述したような補助容量線３１を付加することも可能である。また、単位画素内の信号線１４のうち、左右２本の信号線（すなわち両端に位置する信号線）のうちいずれか一方が、画素電極１２と重畳されない位置に配置された構成でもよい。
【０１１９】
図６は、図１に示したアクティブマトリクス基板の他の変形例を示す図である。ここでは、複数の画素電極１２に対応して設けられているＴＦＴ１５が、各画素電極１２ｒ・１２ｇ・１２ｂの近傍に設けられている。これにより、各画素電極１２が、各々のＴＦＴ１５の上部を重畳する構造が可能になり、ＴＦＴ１５の電気的シールドを行うことが可能になる。また、反射型表示装置に応用する場合は、画素電極１２にＡｌやＡｇなどの金属膜を用いるため、光学的シールドも可能になる。もちろん、上述したような補助容量線３１を付加することも可能である。
【０１２０】
図７は、図１に示したアクティブマトリクス基板の他の変形例を示す図である。ここでは、単位画素当たりに複数設けられている画素電極１２ｒ・１２ｇ・１２ｂのＸ方向の幅（Ｙ方向の長さ）を、全て異ならせている。具体的には、各画素電極１２のＸ方向の幅が、上記ゲート電極１３ａに近い画素電極から順に狭くなるように、すなわち、α＜β＜γの関係となるように設計されている。図１に示したアクティブマトリクス基板の場合、画素電極１２のうちで接続電極１６が重畳されていない総面積が、画素電極毎に異なるために、接続電極１６が金属膜のように非透光性膜から形成される場合は、画素電極毎に開口率が異なってしまうといった現象が見られるが、本構成のアクティブマトリクス基板を採用することで、画素電極１２のうちで接続電極１６が重畳されていない総面積を全て略同じにすることができるので、複数の画素電極１２の開口率を全て略同じにすることができる。もちろん、上述したような補助容量線３１を付加することも可能である。
【０１２１】
図８は、本発明のアクティブマトリクス基板の他の構成例における１単位画素当たりの平面図を示した図である。また、図９は、図８のＣ−Ｃ’線矢視断面を示す図である。
【０１２２】
ガラス、プラスチックなどからなるベース基板１８上に、金属膜からなる走査線１３が図８に示すように図面横方向（水平方向、Ｘ方向）に伸びる方向に直線状に配設されている。また、走査線１３の一部が枝分かれしており、その部分が後述するＴＦＴ（薄膜トランジスタ）１５のゲート電極１３ａに相当するようになっている。
【０１２３】
走査線１３は、Ｔａ、Ａｌ、Ｔｉ、Ｍｏ、Ｃｒ、Ｗ等の金属薄膜、あるいはそれらの合金膜や積層膜で構成されており、所定の形状にパターニングされている。走査線１３上には、走査線１３とベース基板１８（図９参照）の表面を略全面覆うように、ゲート絶縁膜１９が形成されている。ゲート絶縁膜１９は、ＳｉＮx 、ＳｉＯ2 、走査線１３の陽極酸化膜などで構成されている。
【０１２４】
走査線１３から枝分かれしたゲート電極１３ａ部分のゲート絶縁膜１９上には、ａ−Ｓｉ、ｐｏｌｙ−Ｓｉ、ＣｄＳｅ、有機半導体などの半導体チャネル層がパターン形成されている。さらにその上には、複数の信号線１４、ソース電極１４ａ、複数の接続電極１６、ドレイン電極１６ａが形成されている。信号線１４、ソース電極１４ａ、接続電極１６は、Ｔａ、Ａｌ、Ｔｉ、Ｍｏ、Ｃｒ、Ｗ等の金属薄膜、ＩＴＯ等の導電酸化膜、あるいはそれらの合金膜や積層膜で構成されており、所定の形状にパターニングされている。このようにして、ゲート、ソース、ドレインの３電極を備えた複数のＴＦＴ（薄膜トランジスタ）１５が形成される。また複数の信号線１４は、走査線１３の配設方向（Ｘ）と交差する方向（Ｙ）に沿って直線状に配設されている。この時、全てのＴＦＴ１５は、走査線１３から枝分かれしている１本のゲート電極１３ａ上に並んで形成されたレイアウトになっている。
【０１２５】
なお、半導体チャネル層２０と、ソース電極１４ａ・ドレイン電極１６ａの接合界面に、ｎ＋タイプのａ−Ｓｉ、ｐｏｌｙ−Ｓｉなどのコンタクト層２３が好適に挿入される。
【０１２６】
さらに、走査線１３、信号線１４、ＴＦＴ１５を略全面覆うように、ＳｉＮx 薄膜から構成される絶縁保護膜２１が形成される。また、絶縁保護膜２１上には、アクリル樹脂、ポリイミド樹脂などから構成される層間絶縁膜２２が構成される。さらに、層間絶縁膜２２上には、複数の画素電極が形成される。すなわち、赤色（Ｒ）の画素電極１２ｒ、緑色（Ｇ）の画素電極１２ｇ、青色（Ｂ）の画素電極１２ｂであり、赤、青、緑すべての画素電極を合わせて画素電極１２と総称する。１つの単位画素１１内のすべての画素電極が、１本の走査線１３に対応している。
【０１２７】
層間絶縁膜２２は、アクティブマトリクス基板の基板表面を平坦化する平坦化膜の役割を果たす。また上記構造を用いれば、複数の画素電極１２を従来と異なる方向に自由に配列できる。したがって、この構成例においては、複数の画素電極１２が信号線１４に沿う方向に並ぶように配設されている。画素電極１２は、透過型表示装置の場合はＩＴＯ、反射型表示装置の場合はＡｌ、Ａｇ等が用いられる。
【０１２８】
なお、この構成例のアクティブマトリクス基板は、各画素電極１２とドレイン電極１６ａとを電気的に接続するために、絶縁保護膜２１と層間絶縁膜２２にはコンタクトホール１７が形成されており、そこで画素電極１２と接続電極１６（ドレイン電極１６ａ）とが接続された構造になっている。また、関連する信号線１４とＴＦＴ１５のソース電極とは、層間絶縁膜２２に設けられた２つのコンタクトホール１７と、層間絶縁膜２２上に形成されたバイパス電極３３によって電気的に接続されている。バイパス電極３３は、画素電極１２と同じプロセスで同時に形成することができるため、新たなプロセス追加は必要でない。このように、バイパス電極３３を用いた上記の構造を採用することにより、複数の信号線がまとまって並列配設された場合であっても、信号線同士の絶縁性を保ったまま、かつプロセス追加を必要とせずに、各信号線を互いに関連するＴＦＴに接続することが可能になる。また、層間絶縁膜２２に、アクリル樹脂などの比誘電率の比較的小さい材料を用いて２〜３μｍの厚みを有する膜を用いることで、バイパス電極３３と、その下の層間絶縁膜２２下に存在する信号線１４との間に発生する寄生容量を小さく抑えることができる。このように、本構造を採用することによって、信号線に与える電気的影響についても最小限に留めることができ、有用である。ちなみに、走査線１３と同じ材料・プロセスで、信号線１４より下の層にバイパス電極を形成することも可能である。ただし、この場合、バイパス電極と信号線１４との間に０．３〜０．５μｍ程度の厚みのゲート絶縁膜１９を介することになり、寄生容量が増大してしまう。したがって、大面積あるいは高精細なアクティブマトリクス基板を形成する場合は、バイパス電極３３は、画素電極１２と同じ材料・プロセスで形成することが好ましい。
【０１２９】
この例では、上記複数のコンタクトホールと上記走査線の距離が、コンタクトホール毎に全て異なるようなレイアウトになっている。
【０１３０】
上述のアクティブマトリクス基板の構成によれば、走査線の配設方法（Ｘ方向）と信号線の配設方向（Ｙ方向）は従来のままで、単位画素内の複数の画素電極を信号線の配設方向に沿って並ぶように配設することが可能となる。また、上述のアクティブマトリクス基板の製造プロセスは、特許第２９３３８７９号等に見られる一般的なものであり、上記の配線レイアウトを採用するに当たって、特にプロセスの増加を必要とするものではなく、本発明のアクティブマトリクス基板を容易に実現することができる。
【０１３１】
すなわち、例えば、ベース基板１８の上に、ゲート電極１３ａ、ゲート絶縁膜１９、半導体チャネル層２０、ソース電極１４ａ、コンタクト層２３、を順次成膜して形成する。ここまでのプロセスは、従来のアクティブマトリクス基板の製造方法と同様にして行うことができる。次に、絶縁保護膜２１および層間絶縁膜２２を形成し、それらに対して、所望のパターンに従って、パターニング処理を行う。これにより、絶縁保護膜２１および層間絶縁膜２２を貫通するコンタクトホール１７が形成されることになる。その後、画素電極１２となる上述のＩＴＯやＡｌ、Ａｇ等をスパッタ法により形成し、パターニングする。これにより、画素電極１２は、コンタクトホール１７を介して、ＴＦＴ１５のドレイン電極１６ａと電気的に接続されることになる。このようにして、本構成のアクティブマトリクス基板を製造することができる。
【０１３２】
図８のアクティブマトリクス基板を液晶表示装置や画像検出器に利用する場合は、各画素電極に電荷を蓄積できるよう画素電極毎に補助容量を付加する必要が求められる場合がある。図１０は、図８に示したアクティブマトリクス基板に補助容量を追加したアクティブマトリクス基板の１単位画素当たりの平面図を示した図である。ここでは、単位画素１１当たりに１本の補助容量線３２がＸ方向に配設されている。補助容量線３２は、前述の走査線１３を形成する際に、同じプロセスで形成しておくとよい。この補助容量線３２の一部は、枝分かれしており、その部分が前述のドレイン電極１６ａ（接続電極１６）と一部が重畳するように構成されている。この両者（補助容量線３２の延長部分と接続電極１６）の重畳領域では、両者の間にゲート絶縁膜１９が存在するため、このゲート絶縁膜１９が誘電体として作用し、補助容量として作用する。
【０１３３】
なお、補助容量線の付加方法は、上述に限定されるわけではなく、例えば、Ｙ方向に隣接する走査線１３が補助容量配線を兼用する構造、例えば、図中、上隣の単位画素の走査線が、図中、下隣の補助容量線を兼用する構造であってもよい。また、単位画素当たり複数本（図８の場合は３本）の補助容量線を各画素電極に対応して別々にＸ方向に配設してもよい。
【０１３４】
このように、新たなプロセスを増加させることなく、必要に応じて簡便に補助容量を付加することが可能である。
【０１３５】
図１１は、図８に示したアクティブマトリクス基板の他の変形例を示す図である。また図１２は、図１１のＤ−Ｄ’線矢視断面を示す図である。ここでは、単位画素当たりに複数設けられている各信号線１４に対し、層間絶縁膜２２上に冗長電極３５ａが付加されている。冗長電極３５ａは、画素電極１２や前述のパイパス電極３３と同様の材料・プロセスで形成されている。すなわち、冗長配線３５のうち、信号線１４と重なった部分が冗長電極３５ａであり、信号線１４とソース電極１４ａとを接続する部分がバイパス電極３５ｂである。
【０１３６】
通常、走査線１３と信号線１４とがマトリクス状に配置されたアクティブマトリクス基板の場合、走査線１３と信号線１４とが交差する点（例えば図１１のＲ点）において、信号線１４の断線不良が発生しやすい。そこで、この構成例に係るアクティブマトリクス基板では、走査線１３と信号線１４の交差部を跨ぐ冗長配線３５が付加された構造になっている。この冗長配線３５と信号線１４は、層間絶縁膜２２に設けられたコンタクトホール３６・１７によって、走査線を跨ぐ毎に、電気的に接続されている。このため、該交差部で信号線が断線したとしても、冗長電極３５ａによって断線不良を回避することが可能になる。なお、コンタクトホール３６は、上述したような、コンタクトホール１７と同様の方法にて形成することができる。
【０１３７】
この冗長配線の思想は、走査線１３と信号線１４の交差部に対してのみでなく、補助容量線がある場合（例えば図１０のアクティブマトリクス基板）には、補助容量線と信号線の交差部に対しても有効である。その場合は、補助容量配線を跨ぐように冗長配線を形成すればよい。
【０１３８】
次に、２枚の液晶表示パネルを隣接接続して大画面表示を行うマルチパネル型の表示装置としての液晶表示装置について説明する。また、この液晶表示装置は、カラー表示を行うものとする。この表示装置は、図１３に示すように、隣接接続された左右２枚の液晶表示パネル（左側の表示パネル４２、右側の表示パネル４３）が同一平面上に配置された直視型の表示装置４１である。すなわち、上記構成の表示装置４１では、左右２枚の表示パネル４２・４３上に形成された画像情報を、裏面側から表示パネルに照射される透過光を表示パネルにより変調させることで観察者が目視し得るようになっている。なお、表面側から表示パネルに入射する周囲光の反射光を、表示パネルにより変調させることで観察者が目視し得るようになっている反射型表示装置であってもよい。
【０１３９】
上記左右の表示パネル４２・４３は、図１４（ａ）に示すように、アクティブマトリクス基板４６と対向基板４９が、それぞれの周辺部を枠状に封止するように設けられたシール材４７で接着されており、これら両基板の間隙に表示媒体である液晶４８が挟持された構造になっている。なお、ここで各表示パネルの基本構造については、周知のアクティブマトリクス型液晶パネルと同じであるため、詳細の説明を割愛する。
【０１４０】
上記液晶表示装置は、図１３に示すように、単位画素１１が多数配列された構造になっている。このとき、単位画素１１は、カラー表示に必要な３原色赤（Ｒ）、緑（Ｇ）、青（Ｂ）に対応して、３つの色画素を有している。ここで、図１３の表示装置では、単位画素１１内に配列された複数の色画素が、左右表示パネルの継ぎ目ライン４４に沿うように並んで配列されている。もちろん、単位画素内の色画素数は３つに限られるものでは無く、表示パネルの色表現能力に合わせて２つでも４つでも構わない。また，３原色は，赤、緑、青に限られるものでは無く、例えば、シアン、マゼンタ、イエローであってもよい。
【０１４１】
これによって、従来例の図２３に示したように、継ぎ目ライン４４からの各色画素（Ｒ）、（Ｇ）、（Ｂ）までの距離が全て等しくなる。このため、液晶パネルの継ぎ目部分を斜め方向から観察した場合に、継ぎ目ライン４４は（Ｒ）、（Ｇ）、（Ｂ）全てのカラー画素と同条件でオーバーラップするため、例え継ぎ目ライン４４で表示色がわずかに妨げられたとしても、それによって色バランスを崩すことがない。この結果、観察者の位置（観察角度）に依存して、継ぎ目近傍が虹のように色付いて見える従来の問題点を、大きく改善することが可能になる。
【０１４２】
本発明では、上述したような、継ぎ目が目立ち難いマルチパネル型の表示装置において、上述したアクティブマトリクス基板を採用することができる。上述のようなアクティブマトリクス基板を用いれば、走査線および信号線を通常の方向に配設した状態（すなわち、表示画面に対して水平方向（横方向、図面Ｘ方向、第１方向）に走査線を、また上下方向（縦方向、図面Ｙ方向、第２方向）に信号線を配設した状態）で、Ｙ方向に存在する表示パネルの継ぎ目ラインに沿って、単位画素内の複数の画素電極が並ぶように配設することが可能となる。この結果、図１３に示す継ぎ目の目立たないマルチパネル型の表示装置を容易に実現することが可能になる。
【０１４３】
また、走査線と信号線の配列方向が、通常の表示パネルと同様であるため、従来のマルチパネル型の表示装置（従来例の（２）特開平１０−１８６３１５号公報）とは異なり、画像フォーマットの変換回路も不要である。
【０１４４】
なお、本発明の表示装置は、アクティブマトリクス基板４６と対向基板４９の内、どちらか一方のみが継ぎ合わされた複合基板によって構成された構造、すなわち図１４（ｂ）・（ｃ）に示したような構造の表示装置であっても構わない。すなわち、図１４（ａ）の例では、表示パネル４２・４３のそれぞれがアクティブマトリクス基板４６と対向基板４９とを備え、表示パネル同士を継ぎ目４５で継ぎ合わせているが、図１４（ｂ）の例では、一つの対向基板５０に、２つのアクティブマトリクス基板４６同士が継ぎ合わされている。また、図１４（ｃ）の例では、一つのアクティブマトリクス基板５１に、２つの対向基板４９同士が継ぎ合わされている。
【０１４５】
また、図１４（ａ）・（ｂ）・（ｃ）に示したようなアクティブマトリクス基板や対応基板の外側に、表示パネルの継ぎ目部分を補強するための支持基板を備えた構造であっても構わない。また、表示媒体は、液晶に限定されるわけではなく、ＥＬディスプレイや電気泳動ディスプレイなど、他の表示装置においても本発明の表示装置の思想を適用することができる。
【０１４６】
次に、表示装置のさらに好適な例を示す。図１５、図１６は、マルチパネル構造の表示パネルにおける、継ぎ目ライン４４近傍の拡大平面図である。ここでは、単位画素１１の複数の信号線１４が、単位画素内で偏在配置したアクティブマトリクス基板を用いている。すなわち、図１５の表示装置には、図４に示したアクティブマトリクス基板を用い、図１６の表示装置には、図８（または図１０）に示したアクティブマトリクス基板を用いている。そして、表示パネル（またはアクティブマトリクス基板）の継ぎ目ライン４４を境にして、左右のアクティブマトリクス基板において、それぞれ単位画素１１内の複数の信号線１４が、継ぎ目ライン４４から遠ざかるように、偏在配置されており、継ぎ目ライン近傍には信号線が存在しない構造になっている。
【０１４７】
一般に、マルチパネル構造（図１４（ａ））や複合アクティブマトリクス基板（図１４（ｂ））で高精細な表示装置を製造しようとした場合、継ぎ目ラインに相当する辺を高精度に切断加工する必要がある。このとき、表示パネルやアクティブマトリクス基板の切断辺を高精度に加工しようとすると、ダイシングやレーザーを用いた切断加工や研磨加工などを用いる必要があるが、これらの切断工程や研磨工程において、基板エッジの角に微細な欠け（チッピング）が発生しやすい。もし、アクティブマトリクス基板の切断辺の近傍に信号線が存在すると、このような基板エッジの角に発生する微細な欠け（チッピング）によって信号線が分断されてしまうことになる。切断辺近傍の画素において、画素電極が一部欠ける場合は、その画素だけが不良になる点欠陥が発生するだけで被害は済むが、信号線が分断された場合は、その信号線に接続されている画素が全て不良となるいわゆる線欠陥が発生することになる。表示装置においては、点欠陥に比べて線欠陥は非常に目立ちやすく、致命的な不良となる。
【０１４８】
これに対して、図１５、図１６に示した表示装置は、信号線１４が表示パネルの継ぎ目ライン４４から遠ざかる位置に偏在配置されているため、基板の切断工程や研磨工程に起因する線欠陥不良が発生し難いといった利点がある。実際には、図１６、または図８（図１０）のアクティブマトリクス基板の配線レイアウトの思想を備えながら、継ぎ目ライン４４を中心にして左右線対称な配線レイアウトや、継ぎ目ライン４４の真中を中心として点対称な配線レイアウトとなるように左右の表示パネルのアクティブマトリクス基板を設計すればよい。
【０１４９】
図１７、図１８は、上記構成の変形例であるマルチパネル構造の表示パネルにおける、継ぎ目ライン４４近傍の拡大平面図である。ここでは、単位画素１１の複数の信号線が、単位画素１１内で偏在配置したアクティブマトリクス基板を用いているとともに、単位画素当たりに１本の走査線引き出し線６１が設けられている。この走査線引き出し線６１は、Ｘ方向に配設された走査線１３と、図中星印で示したコンタクト部６２で電気的に接続されており、走査線１３に対して上記走査線引き出し線６１から駆動信号を入力することが可能となっている。これによって、信号線１４および走査線１３を一方向（例えば図中の下側）から入力することが可能となり、表示パネルの矩形を構成する４辺の内、１辺のみを信号入力辺とすることが可能になる。したがって、残りの３辺がフリーとなり、その３辺を接続辺として使用できるマルチパネル型表示装置が容易に実現できる。
【０１５０】
なお、本発明のアクティブマトリクス基板は、上述のように表示装置に用いられるだけでなく、アクティブマトリクス基板の各画素電極に対応させてフォトダイオード（pin接合構造、MIS接合構造、ショットキー接合構造など）や光導電膜（ａ−Ｓｉ膜、ａ−Ｓｅ膜、ＣｄＳｅ膜、有機光導電膜など）を別途形成し、該アクティブマトリクス基板の外部で信号線の終端に電圧検出器又は電荷検出器を接続することで、アクティブマトリクスアレイを二次元画像情報の読み出し回路（２次元画像検出器）として用いることも可能である。
【０１５１】
したがって、二次元画検出器が、単位画素内の複数の画素電極に対応させて、Ｒ、Ｇ、Ｂ（またはＣ、Ｍ、Ｙ）のカラーフィルターを併用してカラー画像の撮像を行なう検出器（撮像装置）の場合、本発明のアクティブマトリクス基板の構造が有効となる。つまり、Ｒ、Ｇ、Ｂに対応した画素電極がアクティブマトリクス基板の継ぎ目に沿って配列されているため、表示装置と同様に、アクティブマトリクス基板の継ぎ目部分に起因する色バランス崩れの発生を回避することができる。
【０１５２】
例えば、本発明のアクティブマトリクス基板同士が、カラー検出用の検出パネルとして走査線の配設方向に接続されて検出装置を構成してもよい。
【０１５３】
この場合、上記アクティブマトリクス基板における単位画素内の複数の画素電極は、それぞれ、カラー検出のための各色に対応するように設ければよい。
【０１５４】
ここで、本発明のアクティブマトリクス基板を、二次元画像検出器に用いた場合の概略ブロック図の一例を図２８に示す。
【０１５５】
図２８では、アクティブマトリクス基板において、入力画像を検出するためにフォトダイオードが画素毎に設けられ、該フォトダイオードに入射された光、すなわち入力画像としての光を、光量に応じたアナログの電気信号に変換して、該アクティブマトリクス基板外に出力するようになっている。
【０１５６】
上記アクティブマトリクス基板から出力されたアナログの電気信号は、Ａ／Ｄ変換器において、デジタル信号に変換され、次段の画像処理装置に送られる。この画像処理装置では、デジタル信号に対して所定の処理を施して、変換した信号を、Ｄ／Ａ変換器及び画像記憶装置に送るようになっている。
【０１５７】
上記Ｄ／Ａ変換器に送られたデジタル信号は、アナログ信号に変換され、画像モニタ装置に送られる。このようにして、この画像モニタ装置には、入力画像に非常に近い画像が表示される。
【０１５８】
なお，本発明のアクティブマトリクス基板は、継ぎ目を有さない単一パネルのアクティブマトリクス基板として用いることもでき、加えて、カラーカラーフィルターを用いない表示装置や検出器（例えばモノクロの表示装置や検出器）にも用いることもできる。
【０１５９】
さらに、フォトダイオードや光導電膜を備えたアクティブマトリクス基板と、Ｘ線を可視光に変換するシンチレーターや増感フイルムとを組み合わせることで、Ｘ線検出器（Ｘ線撮像装置）を実現することも可能である。
【０１６０】
【発明の効果】
以上のように、本発明のアクティブマトリクス基板は、上記走査線、信号線およびスイッチング素子を有する第１層の上層に、各単位画素について、上記複数の画素電極が、信号線の配設方向に沿って並ぶように、かつ、上記スイッチング素子の走査線側端子、信号線側端子、走査線および信号線と絶縁されて第２層を形成し、上記第１層と第２層との間に、上記各画素電極ごとに、上記各画素電極とそれに対応する上記スイッチング素子の画素電極側端子とを電気的に接続する接続部が設けられている構成である。
【０１６１】
これにより、走査線および信号線を従来の配設方向と同一の方向としたままで、単位画素内の複数の画素電極の並ぶ方向を、信号線の配設方向に合わせることができる。それゆえ、従来の走査線および信号線の配設方向を有する表示パネル同士を横方向に接続したマルチパネル型の表示装置を作製した場合に、走査線や信号線の配線レイアウトを複雑化することなく、表示パネルの継ぎ目近傍で表示パネルが虹のように色付いて見えることによって継ぎ目の目立つのを顕著に軽減することができるという効果を奏する。
【０１６２】
また、本発明のアクティブマトリクス基板は、単位画素が、複数、マトリクス状に配列されると共に、上記単位画素内に、少なくとも、第１方向（Ｘ方向）に沿って配設され、上記単位画素毎に設けられた走査線と、第１方向に対して交差する第２方向（Ｙ方向）に沿って配設された複数の信号線と、上記走査線に接続され、上記信号線毎に対応して設けられた複数のスイッチング素子と、上記走査線、複数の信号線、および複数のスイッチング素子を覆う層間絶縁膜と、上記スイッチング素子により信号線との導通がオンオフされる複数の画素電極と、上記スイッチング素子と上記画素電極を電気的に接続するために、上記画素電極毎に上記層間絶縁膜に設けられた複数のコンタクトホールとを備え、上記単位画素内において、上記複数のコンタクトホールと上記走査線からの距離が、コンタクトホール毎に全て異なる構成である。
【０１６３】
これにより、走査線および信号線を従来の配設方向と同一の方向としたままで、単位画素内の複数の画素電極の並ぶ方向を、信号線の配設方向に合わせることができる。それゆえ、従来の走査線および信号線の配設方向を有する表示パネル同士を横方向に接続したマルチパネル型の表示装置を作製した場合に、走査線や信号線の配線レイアウトを複雑化することなく、表示パネルの継ぎ目近傍で表示パネルが虹のように色付いて見えることによって継ぎ目の目立つのを顕著に軽減することができるという効果を奏する。
【０１６４】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、各単位画素において、走査線方向における画素電極の中央を境界線として、単位画素内に配設される信号線が偏在している構成である。
【０１６５】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、各単位画素内に配設される信号線が、上記境界線によって分離される２領域のどちらか一方側の領域にのみ存在する構成である。
【０１６６】
これにより、つなぎ合わせるために継ぎ目ラインを高精度に切断加工や研磨加工した際に、そのときに生じる破片等で誤って信号線を切断する恐れを低減することができる。それゆえ、上記の構成による効果に加えて、アクティブマトリクス基板同士を表示パネルとして走査線の配設方向（横方向）に接続したマルチパネル型の表示装置を形成する場合に、信号線の断線による導通不良を効果的に防止することができるという効果を奏する。
【０１６７】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、上記単位画素内において、少なくとも１本の信号線が、上記走査線、複数の信号線、および複数のスイッチング素子の上層を覆う層間絶縁膜を介して、上記複数の全ての画素電極と、平面的に重畳されている構成である。
【０１６８】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、単位画素内の複数の信号線のうち、少なくとも１本の信号線が、上記画素電極と重畳されない位置に配置されている構成である。
【０１６９】
これにより、重畳した場合に両端に位置する信号線の占めるはずの面積分だけ、画素電極が他の部材で遮られなくなる。それゆえ、上記の構成による効果に加えて、その分、単位画素の開口率を上げることができるという効果を奏する。
【０１７０】
また、画素電極が設けられていない部位（非表示領域）、例えば遮光領域（ブラックマトリクス）に、上記両端に位置する信号を配置することができる。それゆえ、上記の構成による効果に加えて、非表示領域を有効利用することができるという効果を奏する。
【０１７１】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、上記スイッチング素子が、対応する画素電極と重畳されている構成である。
【０１７２】
これにより、各画素電極が、各スイッチング素子の電気的シールドの役割を果たすことができる。それゆえ、上記の構成による効果に加えて、新たに専用部材を追加することなく、各スイッチング素子を電気的に保護することができるという効果を奏する。
【０１７３】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、単位画素内において、走査線から最も近い画素電極以外の画素電極は、上記スイッチング素子を介して、自分よりも走査線に近い他のすべての画素電極の下層領域を通って走査線と電気的に接続されており、すべての画素電極の開口率が等しくなるように、各画素電極の信号線方向の長さが、走査線から近い画素電極から順に短くなっている構成である。
【０１７４】
これにより、単位画素内のすべての画素電極の開口率が等しくなる。それゆえ、上記の構成による効果に加えて、輝度ムラが生じるのを効果的に防止することができるという効果を奏する。
【０１７５】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、単位画素内の複数の信号線のうち、少なくとも２本の信号線が、上記画素電極と重畳されない位置であって、走査線方向の一端側の部位に配置されており、他の信号線を挟んで画素電極と接続されている信号線は、該他の信号線をまたぐバイパス電極を介して、上記スイッチング素子と接続されている構成である。
【０１７６】
これにより、重畳した場合に両端に位置する信号線の占めるはずの面積分だけ、画素電極が他の部材で遮られなくなる。それゆえ、上記の構成による効果に加えて、その分、単位画素の開口率を上げることができるという効果を奏する。
【０１７７】
特に、バイパス電極を設けたことにより、画素電極と重畳しない、走査線方向の一方の側の領域内に、複数本の信号線を配置することができ、その本数分、画素電極で信号線が重畳されていない部分の面積が増える。そのため、その分、単位画素の開口率をより効果的に上げることができるという効果を奏する。
【０１７８】
また、画素電極が設けられていない部位（非表示領域）、例えば遮光領域（ブラックマトリクス）に、上記両端に位置する信号を配置することができる。それゆえ、上記の構成による効果に加えて、非表示領域を有効利用することができるという効果を奏する。
【０１７９】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、上記バイパス電極が、上記画素電極と同じ材料で同じプロセスによって形成されている構成である。
【０１８０】
それゆえ、上記の構成による効果に加えて、製造プロセスを複雑化することなく単位画素の開口率を上げることができるという効果を奏する。
【０１８１】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、同一の信号線の一つの部位と他の部位とを電気的に短絡接続する冗長配線が設けられている構成である。
【０１８２】
これにより、冗長配線が設けられた２つの部位の間で信号線が断線した場合でも、冗長配線によって導通が保たれる。それゆえ、上記の構成による効果に加えて、信号線で断線が生じても、電気的な接続状態を良好に続けることができるという効果を奏する。
【０１８３】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、上記冗長配線が、上記画素電極と同じ材料で同じプロセスによって形成されている構成である。
【０１８４】
上記の構成により、上記冗長配線が、上記画素電極と同じ材料で同じプロセスによって形成されている。それゆえ、上記の構成による効果に加えて、製造プロセスを複雑化することなく、信号線の断線による導通不良を効果的に防ぐことができるという効果を奏する。
【０１８５】
また、本発明のアクティブマトリクス基板は、上記の構成に加えて、信号線の配設方向に沿って配設され、各走査線に電気的に接続された、複数の走査線引き出し線が設けられた構成である。
【０１８６】
これにより、矩形のアクティブマトリクス基板において、走査線と外部との信号伝達を、この走査線引き出し線を介し、信号線の末端が存在する辺において行うことができる。それゆえ、上記の構成による効果に加えて、矩形の表示パネルを複数個つなぎ合わせたマルチパネル型の表示装置を形成する場合に、３つの辺をつなぎ目として利用可能にすることができるという効果を奏する。
【０１８７】
また、本発明の表示装置は、上記アクティブマトリクス基板同士を表示パネルとして走査線の配設方向（横方向）に接続したものであり、単位画素内の複数の画素電極は、それぞれ、カラー表示のための各色に対応している構成である。
【０１８８】
また、本発明の表示装置は、上記アクティブマトリクス基板と対向基板との間に表示媒体を挟持した表示パネルを備えた表示装置であって、上記アクティブマトリクス基板と対向基板との少なくとも一方の基板が、複数、走査線の配設方向（横方向）に互いに接続されており、単位画素内の複数の画素電極は、それぞれ、カラー表示のための各色に対応している構成である。
【０１８９】
それゆえ、従来の走査線および信号線の配設方向を有する表示パネル同士を横方向に接続したマルチパネル型の表示装置を作製した場合に、走査線や信号線の配線レイアウトを複雑化することなく、表示パネルの継ぎ目近傍で表示パネルが虹のように色付いて見えることによって継ぎ目の目立つのを顕著に軽減することができるという効果を奏する。
【０１９０】
また、本発明の表示装置は、上記の構成に加えて、上記表示パネル同士の接続辺に隣接している単位画素においては、その単位画素内に配設される信号線が、その単位画素内の画素電極の走査線方向における中央を境界線として、上記接続辺とは遠い側にのみ存在している構成である。
【０１９１】
これにより、つなぎ合わせるために継ぎ目ラインを高精度に切断加工や研磨加工した際に、そのときに生じる破片等で誤って信号線を切断する恐れを低減することができる。それゆえ、上記の構成による効果に加えて、アクティブマトリクス基板同士を表示パネルとして走査線の配設方向（横方向）に接続したマルチパネル型の表示装置を形成する場合に、信号線の断線による導通不良を効果的に防止することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明に係るアクティブマトリクス基板の一構成例における１単位画素当たりの概略の構成を示す平面図である。
【図２】（ａ）は、図１のＡ−Ａ’線矢視断面図であり、（ｂ）は、図１のＢ−Ｂ’線矢視断面図である。
【図３】本発明に係るアクティブマトリクス基板の他の構成例における１単位画素当たりの概略の構成を示す平面図である。
【図４】本発明に係るアクティブマトリクス基板のさらに他の構成例における１単位画素当たりの概略の構成を示す平面図である。
【図５】本発明に係るアクティブマトリクス基板のさらに他の構成例における１単位画素当たりの概略の構成を示す平面図である。
【図６】本発明に係るアクティブマトリクス基板のさらに他の構成例における１単位画素当たりの概略の構成を示す平面図である。
【図７】本発明に係るアクティブマトリクス基板のさらに他の構成例における１単位画素当たりの概略の構成を示す平面図である。
【図８】本発明に係るアクティブマトリクス基板のさらに他の構成例における１単位画素当たりの概略の構成を示す平面図である。
【図９】図８のＣ−Ｃ’線矢視断面図である。
【図１０】本発明に係るアクティブマトリクス基板のさらに他の構成例における１単位画素当たりの概略の構成を示す平面図である。
【図１１】本発明に係るアクティブマトリクス基板のさらに他の構成例における１単位画素当たりの概略の構成を示す平面図である。
【図１２】図１１のＤ−Ｄ’線矢視断面図である。
【図１３】本発明に係るマルチパネル型液晶表示装置の一構成例における全体の内部の概略の構成を示す平面図である。
【図１４】（ａ）ないし（ｃ）は、本発明に係るマルチパネル型液晶表示装置の各構成例における全体の概略の構成を示す断面図である。
【図１５】本発明に係るマルチパネル型液晶表示装置の一構成例における継ぎ目ライン近傍の概略の構成を示す平面図である。
【図１６】本発明に係るマルチパネル型液晶表示装置の他の構成例における継ぎ目ライン近傍の概略の構成を示す平面図である。
【図１７】本発明に係るマルチパネル型液晶表示装置のさらに他の構成例における継ぎ目ライン近傍の概略の構成を示す平面図である。
【図１８】本発明に係るマルチパネル型液晶表示装置のさらに他の構成例における継ぎ目ライン近傍の概略の構成を示す平面図である。
【図１９】（ａ）および（ｂ）は、従来の液晶表示装置の構成例を示す平面図である。
【図２０】（ａ）ないし（ｃ）は、一般的なマルチパネル構造の表示装置の構成例を示す説明図である。
【図２１】従来のマルチパネル型表示装置の継ぎ目部分を拡大した斜視図である。
【図２２】（ａ）および（ｂ）は、カラー画素の配列方向を示す説明図である。
【図２３】従来のマルチパネル型表示装置の継ぎ目部分を拡大した斜視図である。
【図２４】従来のアクティブマトリクス基板の構成例における１単位画素当たりの概略の構成を示す平面図である。
【図２５】従来のアクティブマトリクス基板の構成例における１単位画素当たりの概略の構成を示す平面図である。
【図２６】従来のアクティブマトリクス基板の構成例における１単位画素当たりの概略の構成を示す平面図である。
【図２７】従来のアクティブマトリクス基板の構成例における概略の構成を示す平面図である。
【図２８】本発明のアクティブマトリクス基板を画像情報を検出する検出装置に用いた場合の概略ブロック図である。
【符号の説明】
１１ 単位画素
１２ｒ、１２ｇ、１２ｂ 画素電極
１３ 走査線
１３ａ ゲート電極（走査線側端子）
１４ 信号線
１４ａ ソース電極（信号線側端子）
１５ ＴＦＴ（スイッチング素子）
１６ 接続電極
１６ａ ドレイン電極（画素電極側端子）
１７ コンタクトホール（接続部）
１８ ベース基板
１９ ゲート絶縁膜
２０ 半導体チャネル層
２１ 絶縁保護膜
２２ 層間絶縁膜
２３ コンタクト層
３１ 補助容量線
３２ 補助容量線
３３ バイパス電極
３５ 冗長配線
３５ａ 冗長電極
３５ｂ バイパス電極
３６ コンタクトホール
４１ 表示装置
４２ 表示パネル
４３ 表示パネル
４４ 継ぎ目ライン
４５ 継ぎ目
４６ アクティブマトリクス基板
４７ シール材
４８ 液晶
４９ 対向基板
５０ 対向基板
５１ アクティブマトリクス基板
６１ 走査線引き出し線
６２ コンタクト部
Claims (15)
- 走査線と信号線との交差位置にスイッチング素子を介してマトリクス状に単位画素が配置され、走査線に走査信号が印加されることでスイッチング素子がオンになると、単位画素内の複数の画素電極と各画素電極に対応する信号線とがそれぞれ導通するアクティブマトリクス基板において、
少なくとも、上記スイッチング素子の画素電極側端子の延長部分からなる接続電極を含む第１層と、各単位画素において、信号線の配設方向に沿って並ぶように配設された上記複数の画素電極を含む第２層とを備えており、
上記第１層と第２層との間には、該第１層と第２層とを絶縁するための層間絶縁膜が形成されていると共に、該層間絶縁膜には、上記第２層の各画素電極とそれに対応する上記第１層の接続電極とを電気的に接続する接続部が設けられ、
上記単位画素内において、
走査線から最も近い画素電極以外の画素電極は、上記スイッチング素子を介して、自分よりも走査線に近い他のすべての画素電極の下層領域を通って走査線と電気的に接続されており、
すべての画素電極の開口率が等しくなるように、各画素電極の信号線方向の長さが、走査線から近い画素電極から順に短くなっていることを特徴とするアクティブマトリクス基板。 - 走査線と信号線との交差位置にスイッチング素子を介してマトリクス状に単位画素が配置され、走査線に走査信号が印加されることでスイッチング素子がオンになると、単位画素内の複数の画素電極と各画素電極に対応する信号線とがそれぞれ導通するアクティブマトリクス基板において、
上記走査線、信号線およびスイッチング素子を有する第１層の上層に、各単位画素について、上記複数の画素電極が、信号線の配設方向に沿って並ぶように、かつ、上記スイッチング素子の走査線側端子、信号線側端子、走査線および信号線と絶縁されて第２層を形成し、
上記第１層と第２層との間に、上記各画素電極ごとに、上記各画素電極とそれに対応する上記スイッチング素子の画素電極側端子とを電気的に接続する接続部が設けられ、
上記単位画素内において、
走査線から最も近い画素電極以外の画素電極は、上記スイッチング素子を介して、自分よりも走査線に近い他のすべての画素電極の下層領域を通って走査線と電気的に接続されており、
すべての画素電極の開口率が等しくなるように、各画素電極の信号線方向の長さが、走査線から近い画素電極から順に短くなっていることを特徴とするアクティブマトリクス基板。 - 単位画素が、複数、マトリクス状に配列されると共に、上記単位画素内に、少なくとも、
第１方向に沿って配設され、上記単位画素毎に設けられた走査線と、
第１方向に対して交差する第２方向に沿って配設された複数の信号線と、
上記走査線に接続され、上記信号線毎に対応して設けられた複数のスイッチング素子と、
上記走査線、複数の信号線、および複数のスイッチング素子を覆う層間絶縁膜と、
上記スイッチング素子により信号線との導通がオンオフされる複数の画素電極と、
上記スイッチング素子と上記画素電極を電気的に接続するために、上記画素電極毎に上記層間絶縁膜に設けられた複数のコンタクトホールとを備え、
上記単位画素内において、上記複数のコンタクトホールと上記走査線からの距離が、コンタクトホール毎に全て異なると共に、
上記単位画素内において、
走査線から最も近い画素電極以外の画素電極は、上記スイッチング素子を介して、自分よりも走査線に近い他のすべての画素電極の下層領域を通って走査線と電気的に接続されており、
すべての画素電極の開口率が等しくなるように、各画素電極の信号線方向の長さが、走査線から近い画素電極から順に短くなっていることを特徴とするアクティブマトリクス基板。 - 各単位画素において、走査線方向における画素電極の中央を境界線として、単位画素内に配設される信号線が偏在していることを特徴とする請求項１ないし３の何れか１項に記載のアクティブマトリクス基板。
- 各単位画素内に配設される信号線が、上記境界線によって分離される２領域のどちらか一方側の領域にのみ存在することを特徴とする請求項４に記載のアクティブマトリクス基板。
- 上記単位画素内において、少なくとも１本の信号線が、上記走査線、複数の信号線、および複数のスイッチング素子の上層を覆う層間絶縁膜を介して、上記複数の全ての画素電極と、平面的に重畳されていることを特徴とする請求項１ないし３の何れか１項に記載のアクティブマトリクス基板。
- 単位画素内の複数の信号線のうち、少なくとも１本の信号線が、上記画素電極と重畳されない位置に配置されていることを特徴とする請求項１ないし３の何れか１項に記載のアクティブマトリクス基板。
- 上記スイッチング素子が、対応する画素電極と重畳されていることを特徴とする請求項１ないし７の何れか１項に記載のアクティブマトリクス基板。
- 同一の信号線の一つの部位と他の部位とを電気的に短絡接続する冗長配線が設けられていることを特徴とする請求項１ないし８の何れか１項に記載のアクティブマトリクス基板。
- 上記冗長配線が、上記画素電極と同じ材料で同じプロセスによって形成されていることを特徴とする請求項９に記載のアクティブマトリクス基板。
- 信号線の配設方向に沿って配設され、各走査線に電気的に接続された、複数の走査線引き出し線が設けられたことを特徴とする請求項１ないし１０の何れか１項に記載のアクティブマトリクス基板。
- 請求項１ないし１１の何れか１項に記載のアクティブマトリクス基板同士を表示パネルとして走査線の配設方向に接続したものであって、単位画素内の複数の画素電極は、それぞれ、カラー表示のための各色に対応していることを特徴とする表示装置。
- 請求項１ないし１１の何れか１項に記載のアクティブマトリクス基板と対向基板との間に表示媒体を挟持した表示パネルを備えた表示装置であって、上記アクティブマトリクス基板と対向基板との少なくとも一方の基板が、複数、走査線の配設方向に互いに接続されており、単位画素内の複数の画素電極は、それぞれ、カラー表示のための各色に対応していることを特徴とする表示装置。
- 上記表示パネル同士の接続辺に隣接している単位画素においては、その単位画素内に配設される信号線が、その単位画素内の画素電極の走査線方向における中央を境界線として、上記接続辺とは遠い側にのみ存在していることを特徴とする請求項１２または１３に記載の表示装置。
- 請求項１ないし１１の何れか１項に記載のアクティブマトリクス基板同士が、カラー検出用の検出パネルとして走査線の配設方向に接続された検出装置において、
上記アクティブマトリクス基板における単位画素内の複数の画素電極は、それぞれ、カラー検出のための各色に対応していることを特徴とする検出装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002056403A JP3946547B2 (ja) | 2001-06-05 | 2002-03-01 | アクティブマトリクス基板および表示装置ならびに検出装置 |
| US10/161,490 US20020180902A1 (en) | 2001-06-05 | 2002-06-03 | Active matrix substrate, display device, and detector |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-170150 | 2001-06-05 | ||
| JP2001170150 | 2001-06-05 | ||
| JP2002056403A JP3946547B2 (ja) | 2001-06-05 | 2002-03-01 | アクティブマトリクス基板および表示装置ならびに検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003058080A JP2003058080A (ja) | 2003-02-28 |
| JP3946547B2 true JP3946547B2 (ja) | 2007-07-18 |
Family
ID=26616392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002056403A Expired - Fee Related JP3946547B2 (ja) | 2001-06-05 | 2002-03-01 | アクティブマトリクス基板および表示装置ならびに検出装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20020180902A1 (ja) |
| JP (1) | JP3946547B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101547574B1 (ko) | 2007-12-03 | 2015-08-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치용 ｔｆｔ 배치 |
| US9709838B2 (en) | 2014-03-26 | 2017-07-18 | Samsung Electronics Co., Ltd. | Tiled display and bezelless liquid crystal display apparatus |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8937580B2 (en) * | 2003-08-08 | 2015-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Driving method of light emitting device and light emitting device |
| KR100611162B1 (ko) | 2004-01-05 | 2006-08-09 | 삼성에스디아이 주식회사 | 유기전계발광 표시장치 |
| JP2005352470A (ja) * | 2004-05-12 | 2005-12-22 | Seiko Epson Corp | 表示体回路基板、検査方法、及び電子機器 |
| KR101039024B1 (ko) * | 2004-06-14 | 2011-06-03 | 삼성전자주식회사 | 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법 |
| KR100626009B1 (ko) * | 2004-06-30 | 2006-09-20 | 삼성에스디아이 주식회사 | 박막 트랜지스터 구조체 및 이를 구비하는 평판디스플레이 장치 |
| KR101133767B1 (ko) * | 2005-03-09 | 2012-04-09 | 삼성전자주식회사 | 유기 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR101171191B1 (ko) * | 2005-09-12 | 2012-08-06 | 삼성전자주식회사 | 디스플레이장치 및 그 제어방법 |
| JP2007123620A (ja) * | 2005-10-28 | 2007-05-17 | Ricoh Co Ltd | 有機半導体装置及びその製造方法、並びにアクティブマトリクス表示装置 |
| KR101261607B1 (ko) * | 2006-07-25 | 2013-05-08 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| US7615731B2 (en) * | 2006-09-14 | 2009-11-10 | Carestream Health, Inc. | High fill-factor sensor with reduced coupling |
| JP5498670B2 (ja) | 2007-07-13 | 2014-05-21 | 株式会社半導体エネルギー研究所 | 半導体基板の作製方法 |
| US7897971B2 (en) * | 2007-07-26 | 2011-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP5251068B2 (ja) * | 2007-10-17 | 2013-07-31 | 株式会社リコー | アクティブマトリクス基板及び電子表示装置 |
| JP5370636B2 (ja) * | 2008-08-05 | 2013-12-18 | 株式会社リコー | トランジスタアクティブ基板およびその製造方法並びに電気泳動ディスプレイ |
| WO2010103676A1 (ja) * | 2008-10-15 | 2010-09-16 | シャープ株式会社 | アクティブマトリクス基板、表示パネル、表示装置、並びに電子機器 |
| BRPI1009546A2 (pt) * | 2009-05-13 | 2019-09-24 | Sharp Kk | painel de exibição de cristal líquido e dispositivo de exibição de cristal líquido |
| TWI396026B (zh) * | 2009-07-22 | 2013-05-11 | Au Optronics Corp | 畫素陣列 |
| JP2011075327A (ja) * | 2009-09-29 | 2011-04-14 | Fujifilm Corp | 放射線撮影装置 |
| JP5374306B2 (ja) * | 2009-09-30 | 2013-12-25 | 三菱電機株式会社 | 画像表示装置 |
| KR101758297B1 (ko) * | 2010-06-04 | 2017-07-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 전자 기기 |
| KR101922445B1 (ko) * | 2011-02-17 | 2019-02-21 | 삼성디스플레이 주식회사 | 유기 전계 발광 표시 장치 |
| KR101873498B1 (ko) * | 2011-10-07 | 2018-07-03 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| US20130146875A1 (en) | 2011-12-13 | 2013-06-13 | Universal Display Corporation | Split electrode for organic devices |
| WO2015199612A1 (en) * | 2014-06-25 | 2015-12-30 | Agency For Science, Technology And Research | Pixel arrangement |
| KR102596367B1 (ko) * | 2015-12-14 | 2023-10-30 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR102600620B1 (ko) * | 2016-05-16 | 2023-11-09 | 삼성디스플레이 주식회사 | 디스플레이 장치 및 이의 제조 방법 |
| CN110100203B (zh) * | 2017-01-11 | 2023-04-21 | 株式会社半导体能源研究所 | 显示装置 |
| KR102505685B1 (ko) | 2017-01-16 | 2023-03-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 그 제작 방법 |
| JP6936750B2 (ja) * | 2018-02-23 | 2021-09-22 | パナソニック液晶ディスプレイ株式会社 | 液晶表示装置 |
| CN108878503B (zh) | 2018-07-26 | 2021-01-05 | 京东方科技集团股份有限公司 | Oled显示基板及其制造方法、oled显示面板、显示装置 |
| CN109300953B (zh) * | 2018-09-30 | 2021-02-02 | 武汉天马微电子有限公司 | 显示面板及显示装置 |
| TWI794070B (zh) * | 2022-03-31 | 2023-02-21 | 微采視像科技股份有限公司 | 具有微結構的光學膜以及使用光學膜的顯示裝置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3131354B2 (ja) * | 1994-09-02 | 2001-01-31 | シャープ株式会社 | 液晶表示装置 |
| KR970011972A (ko) * | 1995-08-11 | 1997-03-29 | 쯔지 하루오 | 투과형 액정 표시 장치 및 그 제조 방법 |
| JPH09127551A (ja) * | 1995-10-31 | 1997-05-16 | Sharp Corp | 半導体装置およびアクティブマトリクス基板 |
| JPH10186315A (ja) * | 1996-12-27 | 1998-07-14 | Sharp Corp | 液晶表示装置およびその駆動方法 |
| KR100646903B1 (ko) * | 1997-04-11 | 2006-11-17 | 가부시키가이샤 히타치세이사쿠쇼 | 액정표시장치 |
| JPH112835A (ja) * | 1997-06-13 | 1999-01-06 | Sharp Corp | アクティブマトリクス基板 |
-
2002
- 2002-03-01 JP JP2002056403A patent/JP3946547B2/ja not_active Expired - Fee Related
- 2002-06-03 US US10/161,490 patent/US20020180902A1/en not_active Abandoned
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101547574B1 (ko) | 2007-12-03 | 2015-08-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치용 ｔｆｔ 배치 |
| US9147368B2 (en) | 2007-12-03 | 2015-09-29 | Semiconductor Energy Laboratory Co., Ltd. | TFT arrangement for display device |
| US9423657B2 (en) | 2007-12-03 | 2016-08-23 | Semiconductor Energy Laboratory Co., Ltd. | TFT arrangement for display device |
| US9709838B2 (en) | 2014-03-26 | 2017-07-18 | Samsung Electronics Co., Ltd. | Tiled display and bezelless liquid crystal display apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020180902A1 (en) | 2002-12-05 |
| JP2003058080A (ja) | 2003-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3946547B2 (ja) | アクティブマトリクス基板および表示装置ならびに検出装置 | |
| JP3591513B2 (ja) | 電気光学装置およびプロジェクタ | |
| US7196353B2 (en) | Electro-optical device and electronic apparatus | |
| JP4178090B2 (ja) | 電極配線基板および表示装置 | |
| JP2875363B2 (ja) | 液晶表示装置 | |
| JP3170446B2 (ja) | アクティブマトリクス基板及び液晶表示装置 | |
| JP5532797B2 (ja) | 電気光学装置及び電子機器 | |
| JP3591676B2 (ja) | 液晶表示装置 | |
| US20110216272A1 (en) | Electro-optical display apparatus | |
| JP4599655B2 (ja) | 電気光学装置及びプロジェクタ | |
| JP6593416B2 (ja) | 電気光学装置および電子機器 | |
| TW200900824A (en) | Transflective liquid crystal display panel and pixel structure thereof | |
| JP2009122256A (ja) | 電気光学装置及び電子機器 | |
| JPH1184421A (ja) | アクティブマトリクス基板及びそれを用いた液晶パネル | |
| JP2017111388A (ja) | 液晶表示装置 | |
| JP4453434B2 (ja) | 液晶装置及び電子機器 | |
| JPH10133228A (ja) | 液晶表示パネル | |
| JP2005062760A (ja) | 電気光学装置および電子機器 | |
| JP2009009150A (ja) | 電気光学装置及び電子機器 | |
| JP2007086506A (ja) | 電気光学装置及び電子機器 | |
| JP2002090765A (ja) | 液晶表示装置および電子機器 | |
| JPH1020335A (ja) | 液晶表示装置 | |
| JP5534655B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP2005202337A (ja) | 電気光学装置及び電子機器 | |
| JP3299917B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040728 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060921 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060921 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070208 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070316 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070410 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070411 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100420 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |