JPH1012672A - 配線基板 - Google Patents
配線基板Info
- Publication number
- JPH1012672A JPH1012672A JP16624396A JP16624396A JPH1012672A JP H1012672 A JPH1012672 A JP H1012672A JP 16624396 A JP16624396 A JP 16624396A JP 16624396 A JP16624396 A JP 16624396A JP H1012672 A JPH1012672 A JP H1012672A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- solder
- wiring board
- solder layer
- wiring conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
Landscapes
- Wire Bonding (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】隣接する半田層同士が短絡を起こしていた。
【解決手段】絶縁基板１上に複数個の配線導体２を被着
させるとともに該配線導体２の一部上面に電子部品７の
端子電極８が接続される半田層３を設けて成る配線基板
Ａにおいて、前記絶縁基板上面の各配線導体２間に、前
記配線導体２及び半田層３の厚みの総和と略等しい厚み
を有する電気絶縁材から成る分離帯４を配設する。
させるとともに該配線導体２の一部上面に電子部品７の
端子電極８が接続される半田層３を設けて成る配線基板
Ａにおいて、前記絶縁基板上面の各配線導体２間に、前
記配線導体２及び半田層３の厚みの総和と略等しい厚み
を有する電気絶縁材から成る分離帯４を配設する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＣチップ等の電
子部品が半田接合によって実装される配線基板の改良に
関する。
子部品が半田接合によって実装される配線基板の改良に
関する。
【０００２】
【従来の技術】従来の配線基板は、例えば図４に示す如
く、アルミナセラミックス等から成る絶縁基板１１の上
面に金属材料から成る配線導体１２を複数個、被着配列
させるとともにこれら配線導体１２の一部上面に所定厚
みの半田層１３を形成した構造を有している。
く、アルミナセラミックス等から成る絶縁基板１１の上
面に金属材料から成る配線導体１２を複数個、被着配列
させるとともにこれら配線導体１２の一部上面に所定厚
みの半田層１３を形成した構造を有している。
【０００３】前記半田層１３は上述した配線基板Ａ’に
外部の電子部品１４を電気的・機械的に接続させるため
のものであり、かかる接続作業は、まず配線基板Ａ’上
に電子部品１４をその端子電極１５が配線導体１２上の
半田層１３に当接するようにして載置させ、しかる後、
前記半田層１３を高温で加熱溶融し各配線導体１２と電
子部品１４の端子電極１５とを半田接合させることによ
って行われる。
外部の電子部品１４を電気的・機械的に接続させるため
のものであり、かかる接続作業は、まず配線基板Ａ’上
に電子部品１４をその端子電極１５が配線導体１２上の
半田層１３に当接するようにして載置させ、しかる後、
前記半田層１３を高温で加熱溶融し各配線導体１２と電
子部品１４の端子電極１５とを半田接合させることによ
って行われる。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の配線基板Ａ’においては、その上に実装され
る電子部品１４の端子電極１５が極めて高密度に配列さ
れているような場合、配線基板Ａ’の配線導体１２も端
子電極１５の配列密度と略等しいピッチ（例えば、１０
０μｍ以下のピッチ）で極めて高密度に配列させる必要
がある。このため、電子部品１４を配線基板Ａ’上に実
装させるにあたって半田層１３を加熱溶融させると、該
溶融した半田自身の表面張力や電子部品１４の重み等に
よって半田層１３が横に広がり、隣接する半田層１３同
士が短絡を起こす欠点が誘発される。
うな従来の配線基板Ａ’においては、その上に実装され
る電子部品１４の端子電極１５が極めて高密度に配列さ
れているような場合、配線基板Ａ’の配線導体１２も端
子電極１５の配列密度と略等しいピッチ（例えば、１０
０μｍ以下のピッチ）で極めて高密度に配列させる必要
がある。このため、電子部品１４を配線基板Ａ’上に実
装させるにあたって半田層１３を加熱溶融させると、該
溶融した半田自身の表面張力や電子部品１４の重み等に
よって半田層１３が横に広がり、隣接する半田層１３同
士が短絡を起こす欠点が誘発される。
【０００５】
【課題を解決するための手段】本発明は上記欠点に鑑み
案出されたもので、絶縁基板上に複数個の配線導体を被
着させるとともに該配線導体の一部上面に電子部品の端
子電極が接続される半田層を設けて成る配線基板におい
て、前記絶縁基板上面の各配線導体間に、前記配線導体
及び半田層の厚みの総和と略等しい厚みを有する電気絶
縁材から成る分離帯を配設したことを特徴とする。また
本発明の配線基板は、前記分離帯がガラスにより形成さ
れていることを特徴とする。
案出されたもので、絶縁基板上に複数個の配線導体を被
着させるとともに該配線導体の一部上面に電子部品の端
子電極が接続される半田層を設けて成る配線基板におい
て、前記絶縁基板上面の各配線導体間に、前記配線導体
及び半田層の厚みの総和と略等しい厚みを有する電気絶
縁材から成る分離帯を配設したことを特徴とする。また
本発明の配線基板は、前記分離帯がガラスにより形成さ
れていることを特徴とする。
【０００６】
【発明の実施の形態】以下、本発明を添付図面に基づい
て詳細に説明する。
て詳細に説明する。
【０００７】図１は本発明の配線基板の一形態を示す部
分平面図、図２は図１のＸ−Ｘ線断面図であり、１は絶
縁基板、２は配線導体、３は半田層、４は分離帯であ
る。
分平面図、図２は図１のＸ−Ｘ線断面図であり、１は絶
縁基板、２は配線導体、３は半田層、４は分離帯であ
る。
【０００８】前記絶縁基板１は、例えば、厚み１ｍｍ程
度のホウケイ酸ガラス、ソーダライムガラス、アルミナ
セラミックス等により形成されており、その上面で複数
個の配線導体２、半田層３及び分離帯４を支持してい
る。
度のホウケイ酸ガラス、ソーダライムガラス、アルミナ
セラミックス等により形成されており、その上面で複数
個の配線導体２、半田層３及び分離帯４を支持してい
る。
【０００９】前記絶縁基板１は、例えば、アルミナセラ
ミックスにより形成する場合、アルミナ、シリカ、マグ
ネシア等のセラミックス原料粉末に適当な有機溶剤、溶
媒を添加混合して泥漿状に成すとともにこれを従来周知
のドクターブレード法等を採用することによってセラミ
ックグリーンシートを形成し、しかる後、前記セラミッ
クグリーンシートを所定形状に打ち抜き加工するととも
に高温で焼成することによって製作される。
ミックスにより形成する場合、アルミナ、シリカ、マグ
ネシア等のセラミックス原料粉末に適当な有機溶剤、溶
媒を添加混合して泥漿状に成すとともにこれを従来周知
のドクターブレード法等を採用することによってセラミ
ックグリーンシートを形成し、しかる後、前記セラミッ
クグリーンシートを所定形状に打ち抜き加工するととも
に高温で焼成することによって製作される。
【００１０】また、前記絶縁基板１の上面に被着された
複数個の配線導体２は、Ａｇ、Ｃｕ、Ａｕ等の金属材料
から成っており、隣接する配線導体２との間に所定の間
隔が設けられ、例えば、３〜２０μｍの厚みをもって形
成される。
複数個の配線導体２は、Ａｇ、Ｃｕ、Ａｕ等の金属材料
から成っており、隣接する配線導体２との間に所定の間
隔が設けられ、例えば、３〜２０μｍの厚みをもって形
成される。
【００１１】前記配線導体２は、その一部上面に被着さ
れる半田層３を介して外部の電子部品７の端子電極８に
接続され、これによって電子部品７に電力や電気信号等
を供給するようになっている。
れる半田層３を介して外部の電子部品７の端子電極８に
接続され、これによって電子部品７に電力や電気信号等
を供給するようになっている。
【００１２】尚、前記配線導体２は、例えば、銀粉末に
適当な有機溶媒、有機溶剤等を添加混合して得た銀ペー
ストを絶縁基板１の上面に従来周知のスクリーン印刷法
を採用し所定厚み（３〜２０μｍ）、所定パターンに印
刷塗布し、しかる後、これを約５８０℃の温度で焼き付
けることによって被着形成される。
適当な有機溶媒、有機溶剤等を添加混合して得た銀ペー
ストを絶縁基板１の上面に従来周知のスクリーン印刷法
を採用し所定厚み（３〜２０μｍ）、所定パターンに印
刷塗布し、しかる後、これを約５８０℃の温度で焼き付
けることによって被着形成される。
【００１３】また一方、前記半田層３は上述した配線導
体２と電子部品７の端子電極８とを電気的・機械的に接
続するためのものであり、複数個の配線導体２の各一端
に略等しい厚み（５〜３０μｍ）をもって個別に被着さ
れている。
体２と電子部品７の端子電極８とを電気的・機械的に接
続するためのものであり、複数個の配線導体２の各一端
に略等しい厚み（５〜３０μｍ）をもって個別に被着さ
れている。
【００１４】更に、前記絶縁基板１は、その上面で各配
線導体２間に前記配線導体２及び半田層３の厚みの総和
と略等しい厚みをもった分離帯４を配設させている。
線導体２間に前記配線導体２及び半田層３の厚みの総和
と略等しい厚みをもった分離帯４を配設させている。
【００１５】前記分離帯４は半田ぬれ性の悪い電気絶縁
材、例えば、ガラス、熱可塑性樹脂等によって形成され
ており、配線導体２及び半田層３の厚みの総和と略等し
い厚みに形成されているため、その表面が半田層３の上
面と同一平面を成すこととなる。
材、例えば、ガラス、熱可塑性樹脂等によって形成され
ており、配線導体２及び半田層３の厚みの総和と略等し
い厚みに形成されているため、その表面が半田層３の上
面と同一平面を成すこととなる。
【００１６】このように、前記絶縁基板の上面の各配線
導体２間に配線導体２及び半田層３の厚みの総和と略等
しい厚みを有する電気絶縁材から成る分離帯４を配設し
たことから、隣接する半田層３間には分離帯４による壁
が形成されることとなる。このため、外部の電子部品７
を配線基板Ａ上に実装させるにあたり半田層３を加熱溶
融させても、該溶融した半田３の幅や高さは分離帯４に
よって規制されることとなり、半田３の表面張力や電子
部品７の重み等によって隣接する半田層３同士が短絡を
起こすことはない。従って、配線基板Ａの配線導体２を
電子部品７の端子電極８に対して確実かつ良好に接続さ
せることが可能となる。
導体２間に配線導体２及び半田層３の厚みの総和と略等
しい厚みを有する電気絶縁材から成る分離帯４を配設し
たことから、隣接する半田層３間には分離帯４による壁
が形成されることとなる。このため、外部の電子部品７
を配線基板Ａ上に実装させるにあたり半田層３を加熱溶
融させても、該溶融した半田３の幅や高さは分離帯４に
よって規制されることとなり、半田３の表面張力や電子
部品７の重み等によって隣接する半田層３同士が短絡を
起こすことはない。従って、配線基板Ａの配線導体２を
電子部品７の端子電極８に対して確実かつ良好に接続さ
せることが可能となる。
【００１７】また、前記分離帯４は配線導体２及び半田
層３の厚みの総和と略等しい厚みを有していることか
ら、外部の電子部品７を配線基板Ａ上に実装する際、電
子部品７を分離帯４の上面で安定的に支持し、配線基板
Ａと電子部品７との間の距離を略一定に保つことができ
る。従って、前記半田層３の加熱溶融時に電子部品７が
バランスを崩して傾いたりすることはなく、電子部品７
を極めて安定した状態で実装させることが可能である。
層３の厚みの総和と略等しい厚みを有していることか
ら、外部の電子部品７を配線基板Ａ上に実装する際、電
子部品７を分離帯４の上面で安定的に支持し、配線基板
Ａと電子部品７との間の距離を略一定に保つことができ
る。従って、前記半田層３の加熱溶融時に電子部品７が
バランスを崩して傾いたりすることはなく、電子部品７
を極めて安定した状態で実装させることが可能である。
【００１８】更にこの場合、前記分離帯４を熱伝導率の
低いガラスにより形成しておけば、前記半田層３を溶融
させる際に外部より印加される熱が該半田層３を取り囲
むように配置される分離帯４中で良好に蓄積され、これ
によって半田リフローを短時間で効率良く行うことがで
きる。従って前記分離帯４はガラスにより形成すること
が好ましい。
低いガラスにより形成しておけば、前記半田層３を溶融
させる際に外部より印加される熱が該半田層３を取り囲
むように配置される分離帯４中で良好に蓄積され、これ
によって半田リフローを短時間で効率良く行うことがで
きる。従って前記分離帯４はガラスにより形成すること
が好ましい。
【００１９】尚、前記分離帯４は従来周知の厚膜手法、
フォトリソグラフィー技術（リフトオフ法）等を採用す
ることによって所定厚み、パターンに被着形成される。
具体的には、まず絶縁基板１の上面所定領域に液状に成
した光硬化型樹脂の前駆体をスクリーン印刷法、スピン
コート法等によって所定の厚みに塗布し、次に前記前駆
体を分離帯４の反転パターンに応じて露光、現像し、し
かる後、絶縁基板上面の電子部品７が実装される領域に
わたってガラスペーストを塗布、焼成し、最後に光硬化
型樹脂のパターンをその上に被着させたガラスと共に剥
離させることによってガラスから成る分離帯４が所定パ
ターンで被着形成されることとなる。このとき、前記分
離帯４の材料として、半田ぬれ性が悪く、且つ、軟化温
度が半田３の溶融温度よりも高く設定された電気絶縁
材、例えば、ガラス等を用いておけば、半田層３をディ
ッピング法等によって極めて簡易に被着形成することが
できる。即ち、上面に配線導体２及び分離帯４が形成さ
れた絶縁基板１を加熱溶融した半田浴の中にまるごと浸
漬すれば、半田層３が配線導体２の露出された箇所にの
み選択的に付着され、所定の半田層３を極めて簡単に得
ることができる。尚、このような半田層３を付着させた
くない領域があれば、その部分に予めソルダーレジスト
膜５を被着させておけば良い。
フォトリソグラフィー技術（リフトオフ法）等を採用す
ることによって所定厚み、パターンに被着形成される。
具体的には、まず絶縁基板１の上面所定領域に液状に成
した光硬化型樹脂の前駆体をスクリーン印刷法、スピン
コート法等によって所定の厚みに塗布し、次に前記前駆
体を分離帯４の反転パターンに応じて露光、現像し、し
かる後、絶縁基板上面の電子部品７が実装される領域に
わたってガラスペーストを塗布、焼成し、最後に光硬化
型樹脂のパターンをその上に被着させたガラスと共に剥
離させることによってガラスから成る分離帯４が所定パ
ターンで被着形成されることとなる。このとき、前記分
離帯４の材料として、半田ぬれ性が悪く、且つ、軟化温
度が半田３の溶融温度よりも高く設定された電気絶縁
材、例えば、ガラス等を用いておけば、半田層３をディ
ッピング法等によって極めて簡易に被着形成することが
できる。即ち、上面に配線導体２及び分離帯４が形成さ
れた絶縁基板１を加熱溶融した半田浴の中にまるごと浸
漬すれば、半田層３が配線導体２の露出された箇所にの
み選択的に付着され、所定の半田層３を極めて簡単に得
ることができる。尚、このような半田層３を付着させた
くない領域があれば、その部分に予めソルダーレジスト
膜５を被着させておけば良い。
【００２０】以上のような配線基板Ａ上に外部の電子部
品７を実装させる場合は、まず電子部品７をその端子電
極８が配線導体２上の半田層３に当接されるようにして
配線基板Ａ上に載置させ、しかる後、前記半田層３を高
温で加熱溶融させて各配線導体２と電子部品７の端子電
極８とを半田接合させることによって行われ、これによ
って配線基板Ａの配線導体２と電子部品７の端子電極８
とが電気的・機械的に接続されることとなる。
品７を実装させる場合は、まず電子部品７をその端子電
極８が配線導体２上の半田層３に当接されるようにして
配線基板Ａ上に載置させ、しかる後、前記半田層３を高
温で加熱溶融させて各配線導体２と電子部品７の端子電
極８とを半田接合させることによって行われ、これによ
って配線基板Ａの配線導体２と電子部品７の端子電極８
とが電気的・機械的に接続されることとなる。
【００２１】尚、本発明は上述した実施形態に限定され
るものではなく、本発明の要旨を逸脱しない範囲におい
て種々の変更、改良等が可能であり、例えば、図３に示
す如く、絶縁基板１の一部をエッチング等によって加工
することで分離帯４ａを形成しても良いし、或いは、上
述の配線導体２、半田層３及び分離帯４を電子部品７が
実装される領域にのみ最初にパターン形成しておき、そ
の後で前記領域の配線導体２に別の配線導体を接続する
ことで配線基板を製作するようにしても良く、いずれの
場合においても上述の実施形態と同様の効果を奏する。
るものではなく、本発明の要旨を逸脱しない範囲におい
て種々の変更、改良等が可能であり、例えば、図３に示
す如く、絶縁基板１の一部をエッチング等によって加工
することで分離帯４ａを形成しても良いし、或いは、上
述の配線導体２、半田層３及び分離帯４を電子部品７が
実装される領域にのみ最初にパターン形成しておき、そ
の後で前記領域の配線導体２に別の配線導体を接続する
ことで配線基板を製作するようにしても良く、いずれの
場合においても上述の実施形態と同様の効果を奏する。
【００２２】また、本発明をＬＥＤプリンタヘッドのＬ
ＥＤアレイ等を実装するための配線基板に適用する場合
は、絶縁基板をガラス等の透明材料により形成し、更に
分離帯の一部を除去する等してＬＥＤアレイからの光を
通過させるための窓部を設けるようにすれば良い。
ＥＤアレイ等を実装するための配線基板に適用する場合
は、絶縁基板をガラス等の透明材料により形成し、更に
分離帯の一部を除去する等してＬＥＤアレイからの光を
通過させるための窓部を設けるようにすれば良い。
【００２３】
【発明の効果】本発明の配線基板によれば、絶縁基板上
面の各配線導体間に配線導体及び半田層の厚みの総和と
略等しい厚みを有する電気絶縁材から成る分離帯を配設
したことから、隣接する半田層間に分離帯による壁が形
成されることとなる。このため、外部の電子部品を配線
基板上に実装させるにあたり半田層を加熱溶融させて
も、該溶融した半田の幅や高さは分離帯によって規制さ
れることとなり、半田の表面張力や電子部品の重み等に
よって隣接する半田層同士が短絡を起こすことはない。
従って、配線基板の配線導体を電子部品の端子電極に確
実かつ良好に接続させることが可能となる。
面の各配線導体間に配線導体及び半田層の厚みの総和と
略等しい厚みを有する電気絶縁材から成る分離帯を配設
したことから、隣接する半田層間に分離帯による壁が形
成されることとなる。このため、外部の電子部品を配線
基板上に実装させるにあたり半田層を加熱溶融させて
も、該溶融した半田の幅や高さは分離帯によって規制さ
れることとなり、半田の表面張力や電子部品の重み等に
よって隣接する半田層同士が短絡を起こすことはない。
従って、配線基板の配線導体を電子部品の端子電極に確
実かつ良好に接続させることが可能となる。
【００２４】また本発明の配線基板によれば、前記分離
帯が配線導体及び半田層の厚みの総和と略等しい厚みを
有していることから、外部の電子部品を配線基板上に実
装する際、電子部品を分離帯の上面で安定的に支持し、
配線基板と電子部品との間の距離を略一定に保つことが
できる。従って、半田層の加熱溶融時に電子部品がバラ
ンスを崩して傾いたりすることはなく、電子部品を極め
て安定した状態で実装させることが可能である。
帯が配線導体及び半田層の厚みの総和と略等しい厚みを
有していることから、外部の電子部品を配線基板上に実
装する際、電子部品を分離帯の上面で安定的に支持し、
配線基板と電子部品との間の距離を略一定に保つことが
できる。従って、半田層の加熱溶融時に電子部品がバラ
ンスを崩して傾いたりすることはなく、電子部品を極め
て安定した状態で実装させることが可能である。
【図１】本発明の配線基板の一形態を示す部分平面図で
ある。
ある。
【図２】図１のＸ−Ｘ線断面図である。
【図３】本発明の配線基板の他の形態を示す断面図であ
る。
る。
【図４】従来の配線基板の部分断面図である。
１・・・絶縁基板 ２・・・配線導体 ３・・・半田層 ４・・・分離帯 ７・・・電子部品 ８・・・端子電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 重田 泰彦 京都府相楽郡精華町光台３丁目５番地 京 セラ株式会社中央研究所内
Claims (2)
- 【請求項１】絶縁基板上に複数個の配線導体を被着させ
るとともに該配線導体の一部上面に電子部品の端子電極
が接続される半田層を設けて成る配線基板において、 前記絶縁基板上面の各配線導体間に、前記配線導体及び
半田層の厚みの総和と略等しい厚みを有する電気絶縁材
から成る分離帯を配設したことを特徴とする配線基板。 - 【請求項２】前記分離帯がガラスにより形成されている
ことを特徴とする請求項１に記載の配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16624396A JP3523418B2 (ja) | 1996-06-26 | 1996-06-26 | 配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16624396A JP3523418B2 (ja) | 1996-06-26 | 1996-06-26 | 配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1012672A true JPH1012672A (ja) | 1998-01-16 |
| JP3523418B2 JP3523418B2 (ja) | 2004-04-26 |
Family
ID=15827773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16624396A Expired - Fee Related JP3523418B2 (ja) | 1996-06-26 | 1996-06-26 | 配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3523418B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003168829A (ja) * | 2001-09-19 | 2003-06-13 | Matsushita Electric Works Ltd | 発光装置 |
| JP2005150386A (ja) * | 2003-11-14 | 2005-06-09 | Stanley Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2008124107A (ja) * | 2006-11-09 | 2008-05-29 | Fujitsu Ltd | 配線基板、半導体部品及び配線基板の製造方法 |
-
1996
- 1996-06-26 JP JP16624396A patent/JP3523418B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003168829A (ja) * | 2001-09-19 | 2003-06-13 | Matsushita Electric Works Ltd | 発光装置 |
| JP2005150386A (ja) * | 2003-11-14 | 2005-06-09 | Stanley Electric Co Ltd | 半導体装置及びその製造方法 |
| JP4580633B2 (ja) * | 2003-11-14 | 2010-11-17 | スタンレー電気株式会社 | 半導体装置及びその製造方法 |
| JP2008124107A (ja) * | 2006-11-09 | 2008-05-29 | Fujitsu Ltd | 配線基板、半導体部品及び配線基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3523418B2 (ja) | 2004-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6256877B1 (en) | Method for transforming a substrate with edge contacts into a ball grid array | |
| JPS589597B2 (ja) | デンシブヒントリツケヨウシジコウゾウタイ | |
| KR20030026855A (ko) | 소형 전자 부품용 배선 기판 및 그 제조 방법 | |
| EP0996322B1 (en) | Electronic circuit unit comprising a circuit board useful for mobile phones or the like, and a method of manufacturing the same | |
| JPH0918138A (ja) | 受け基板上にチップを連結するための相互連結基板の作製方法 | |
| JPS58132941A (ja) | 部品搭載基板のリ−ド接続方法 | |
| JP2004103811A (ja) | 多数個取り配線基板 | |
| JPH1012672A (ja) | 配線基板 | |
| JP3426988B2 (ja) | 多数個取り配線基板 | |
| US7132608B2 (en) | Electronic device having side electrode, method of manufacturing the same, and apparatus using the same | |
| JP3472492B2 (ja) | 多数個取り配線基板 | |
| JP2006319260A (ja) | チップ抵抗器 | |
| JP2001068799A (ja) | 多数個取りセラミック配線基板 | |
| JPH08298362A (ja) | 表面実装用回路基板 | |
| JP2005217099A (ja) | 多数個取り配線基板 | |
| JPS6370442A (ja) | 多層配線基板 | |
| JPH09232339A (ja) | 半導体装置 | |
| JP2776361B2 (ja) | 印刷配線板 | |
| JP2000151037A (ja) | 多数個取り配線基板 | |
| JP2004140312A (ja) | 配線基板 | |
| JPH033292A (ja) | 回路基板及びそれを用いたイメージセンサ | |
| JP3080491B2 (ja) | 配線パターン | |
| JP2004023051A (ja) | 多数個取り配線基板 | |
| JPH0639583A (ja) | 半田ペースト及び回路基板 | |
| JP2003068920A (ja) | 配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040108 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040203 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040206 |
|
| LAPS | Cancellation because of no payment of annual fees |