JPH08298362A - 表面実装用回路基板 - Google Patents
表面実装用回路基板Info
- Publication number
- JPH08298362A JPH08298362A JP7102694A JP10269495A JPH08298362A JP H08298362 A JPH08298362 A JP H08298362A JP 7102694 A JP7102694 A JP 7102694A JP 10269495 A JP10269495 A JP 10269495A JP H08298362 A JPH08298362 A JP H08298362A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- conductor
- terminal electrode
- wiring
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
Landscapes
- Combinations Of Printed Boards (AREA)
- Multi-Conductor Connections (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】 マザーボードとの接続状態が簡単に確認で
き、しかも接合強度が高い表面実装用回路基板を提供す
る。 【構成】所定回路が形成された回路基板１０の裏面に、
台形状の突出部材２を設けるとともに、該突出部材２の
傾斜面Ｔに端子電極３を形成した表面実装用回路基板１
である。
き、しかも接合強度が高い表面実装用回路基板を提供す
る。 【構成】所定回路が形成された回路基板１０の裏面に、
台形状の突出部材２を設けるとともに、該突出部材２の
傾斜面Ｔに端子電極３を形成した表面実装用回路基板１
である。
Description
【０００１】
【産業上の利用分野】本発明は、セラミック単板基板、
セラミック積層基板などの回路基板をマザーボードに信
頼性高く表面実装できる端子電極構造を有する表面実装
用回路基板に関するものである。
セラミック積層基板などの回路基板をマザーボードに信
頼性高く表面実装できる端子電極構造を有する表面実装
用回路基板に関するものである。
【０００２】
【従来の技術】従来、例えば積層セラミック基板は、積
層体の内部に内部配線パターンが形成されており、積層
体の表面には表面配線パターン、厚膜抵抗体膜など形成
されており、さらに表面配線パターンの一部にＩＣチッ
プ、チップ状電子部品などを接合しており、各種電子部
品を含む所定回路網が、積層体の内部、表面に渡って高
密度に配置されていた。
層体の内部に内部配線パターンが形成されており、積層
体の表面には表面配線パターン、厚膜抵抗体膜など形成
されており、さらに表面配線パターンの一部にＩＣチッ
プ、チップ状電子部品などを接合しており、各種電子部
品を含む所定回路網が、積層体の内部、表面に渡って高
密度に配置されていた。
【０００３】このような積層セラミック基板をマザーボ
ードに接続するための構造として、積層体の裏面に所定
回路の一部と接続する端子電極を形成して、この積層セ
ラミック回路基板の端子電極とマザーボードの所定配線
パターンとを半田を介在させて平面的に当接することに
よって表面実装していた。
ードに接続するための構造として、積層体の裏面に所定
回路の一部と接続する端子電極を形成して、この積層セ
ラミック回路基板の端子電極とマザーボードの所定配線
パターンとを半田を介在させて平面的に当接することに
よって表面実装していた。
【０００４】このような構造では、回路基板の端子電極
とマザーボードの所定配線パターンとが、回路基板の裏
面で半田接合されるため、この接合状態を目視で確認す
ることができず、接続信頼性が低かった。
とマザーボードの所定配線パターンとが、回路基板の裏
面で半田接合されるため、この接合状態を目視で確認す
ることができず、接続信頼性が低かった。
【０００５】また、別の構造として、積層セラミック基
板の端面に、所定回路の一部と接続する端子電極を形成
して、この積層セラミック回路基板の端面の端子電極と
マザーボードの所定配線パターンとを半田を介在させ
て、端面の端子電極との間で半田メニスカス（半田のは
いあがり部分）によって表面実装していた。
板の端面に、所定回路の一部と接続する端子電極を形成
して、この積層セラミック回路基板の端面の端子電極と
マザーボードの所定配線パターンとを半田を介在させ
て、端面の端子電極との間で半田メニスカス（半田のは
いあがり部分）によって表面実装していた。
【０００６】このような構造では、端面に端子電極を形
成しなくてはならないため、回路基板の端面が上部に現
れるように整列して、この上部に現れた端面に端子電極
を形成しなくてはならず、端子電極の製造が極めて手間
のかかるものであった。
成しなくてはならないため、回路基板の端面が上部に現
れるように整列して、この上部に現れた端面に端子電極
を形成しなくてはならず、端子電極の製造が極めて手間
のかかるものであった。
【０００７】このような種々の問題を解決するため、最
近では、回路基板の端面となる面に傾斜面を形成し、こ
の傾斜面に端子電極を形成した表面実装型回路基板が提
案されている（特開平５−３７２７１号）。
近では、回路基板の端面となる面に傾斜面を形成し、こ
の傾斜面に端子電極を形成した表面実装型回路基板が提
案されている（特開平５−３７２７１号）。
【０００８】しかし、特開平５−３７２７１号に開示さ
れている表面実装型回路基板は、回路基板本体に、端子
電極が形成される傾斜面を直接形成されている。具体的
には、回路基板が複数抽出できるように、縦横に分割溝
を形成した大型回路基板の裏面側の分割溝に、溝幅の広
い分割溝を形成し、この分割溝内に端子電極を形成し、
最終的に分割溝にそって分割していた。
れている表面実装型回路基板は、回路基板本体に、端子
電極が形成される傾斜面を直接形成されている。具体的
には、回路基板が複数抽出できるように、縦横に分割溝
を形成した大型回路基板の裏面側の分割溝に、溝幅の広
い分割溝を形成し、この分割溝内に端子電極を形成し、
最終的に分割溝にそって分割していた。
【０００９】例えば、大型回路基板の裏面に溝幅の広い
分割溝の形成方法として、焼成処理前の回路基板に機械
的な除去やプレス成型などが考えられる。
分割溝の形成方法として、焼成処理前の回路基板に機械
的な除去やプレス成型などが考えられる。
【００１０】
【発明が解決しようとする課題】しかし、端子電極が形
成される傾斜面を有する幅の広い分割溝を、例えば、機
械的な除去の場合、安定した形状で形成することが困難
である。また、プレス成型で形成した場合、幅の広い分
割溝の周囲の例えば未焼成状態のセラミックの密度が変
化してしまい、焼成した後にソリなどが発生することが
ある。
成される傾斜面を有する幅の広い分割溝を、例えば、機
械的な除去の場合、安定した形状で形成することが困難
である。また、プレス成型で形成した場合、幅の広い分
割溝の周囲の例えば未焼成状態のセラミックの密度が変
化してしまい、焼成した後にソリなどが発生することが
ある。
【００１１】また、回路基板本体側に、幅広い分割溝を
形成すると、大型回路基板の剛性が低下してしまい、分
割処理以前に外部からの衝撃によって分割してしまうこ
とがある。
形成すると、大型回路基板の剛性が低下してしまい、分
割処理以前に外部からの衝撃によって分割してしまうこ
とがある。
【００１２】さらに、回路基板本体に傾斜面を形成する
ために、この傾斜面を形成するに必要な部分を設ける必
要があり、回路基板の形状が大きくなったり、回路の導
体配線のパターンに制約が発生してしまうことがあっ
た。
ために、この傾斜面を形成するに必要な部分を設ける必
要があり、回路基板の形状が大きくなったり、回路の導
体配線のパターンに制約が発生してしまうことがあっ
た。
【００１３】本発明は上述の問題点に鑑みて案出された
ものであり、その目的は、回路基板本体側に大きな処理
・操作することなく、傾斜面に端子電極を形成した接続
信頼性が高い表面実装型回路基板を提案することにあ
る。
ものであり、その目的は、回路基板本体側に大きな処理
・操作することなく、傾斜面に端子電極を形成した接続
信頼性が高い表面実装型回路基板を提案することにあ
る。
【００１４】
【課題を解決するための手段】本発明は、所定回路が形
成された回路基板の裏面に、台形状の突出部材を被着さ
せるとともに、該突出部材の傾斜面に前記回路に電気的
に接続される端子電極を形成した表面実装用回路基板で
ある。
成された回路基板の裏面に、台形状の突出部材を被着さ
せるとともに、該突出部材の傾斜面に前記回路に電気的
に接続される端子電極を形成した表面実装用回路基板で
ある。
【００１５】
【作用】本発明によれば、回路基板の裏面側に、台形状
の突出部材を設けるとともに、該突出部の傾斜面に端子
電極を形成されており、回路基板の稜線部分に端子電極
が形成される傾斜面を形成していないため、回路基板を
周知の方法で簡単に形成することができる。
の突出部材を設けるとともに、該突出部の傾斜面に端子
電極を形成されており、回路基板の稜線部分に端子電極
が形成される傾斜面を形成していないため、回路基板を
周知の方法で簡単に形成することができる。
【００１６】また、回路基板の裏面に被着形成した突出
部の傾斜面に端子電極を形成しているため、マザーボー
ドの所定配線と半田接合した場合、回路基板の周囲の位
置する端子電極部分で半田メニスカスが形成され、しか
も、半田メニスカスを目視で確実に確認できるため、接
合強度が高く、接続信頼性の高い表面実装型回路基板と
なる。
部の傾斜面に端子電極を形成しているため、マザーボー
ドの所定配線と半田接合した場合、回路基板の周囲の位
置する端子電極部分で半田メニスカスが形成され、しか
も、半田メニスカスを目視で確実に確認できるため、接
合強度が高く、接続信頼性の高い表面実装型回路基板と
なる。
【００１７】
【実施例】以下、本発明の表面実装型回路基板を図面に
基づいて詳説する。尚、実施例の回路基板の本体とし
て、積層セラミック回路基板を用いた表面実装型回路基
板でもって説明する。
基づいて詳説する。尚、実施例の回路基板の本体とし
て、積層セラミック回路基板を用いた表面実装型回路基
板でもって説明する。
【００１８】図１は表面実装型回路基板の底面側の斜視
図であり、図２はマザー基板の接合状況を示す断面図で
ある。
図であり、図２はマザー基板の接合状況を示す断面図で
ある。
【００１９】表面実装型回路基板１は、積層セラミック
回路基板からなる回路基板１０と、台形状の突出部材２
と、端子電極３とから主に構成されている。
回路基板からなる回路基板１０と、台形状の突出部材２
と、端子電極３とから主に構成されている。
【００２０】積層セラミック回路基板からなる回路基板
１は、複数の絶縁層１１ａ、１１ｂ・・・と、内部配線
１２・・・・から成る積層体１１と、該積層体１１の裏
面側主面に形成された第１の表層配線導体１４と、該積
層体１１の表面側主面に形成された第２の表層配線導体
１５と、必要に応じて、該積層体１１の表面側主面に形
成された第２の表層配線導体１４と接続した厚膜抵抗体
膜、各種電子部品などから構成されている。
１は、複数の絶縁層１１ａ、１１ｂ・・・と、内部配線
１２・・・・から成る積層体１１と、該積層体１１の裏
面側主面に形成された第１の表層配線導体１４と、該積
層体１１の表面側主面に形成された第２の表層配線導体
１５と、必要に応じて、該積層体１１の表面側主面に形
成された第２の表層配線導体１４と接続した厚膜抵抗体
膜、各種電子部品などから構成されている。
【００２１】積層体１１は、例えば４層の絶縁層１１ａ
〜１１ｄから成り、各絶縁層間、１１ａと１１ｂ、１１
ｂと１１ｃ、１１ｃと１１ｄとの間には所定回路を構成
する内部配線１２・・・が配置されている。また、絶縁
層１１ａ〜１ｄには、その厚み方向を貫くビアホール導
体１３・・・が形成されている。
〜１１ｄから成り、各絶縁層間、１１ａと１１ｂ、１１
ｂと１１ｃ、１１ｃと１１ｄとの間には所定回路を構成
する内部配線１２・・・が配置されている。また、絶縁
層１１ａ〜１ｄには、その厚み方向を貫くビアホール導
体１３・・・が形成されている。
【００２２】絶縁層１１ａ〜１１ｄは、例えば、アルミ
ナ、窒化アルミニウム、ムライトなどのセラミック単
体、ガラス−セラミック、Ｍｎ−Ｚｎ、Ｎｉ−Ｚｎ（広
義でセラミックという）などの磁性体セラミック、Ｂａ
ＴｉＯ3 などの誘電体セラミック材料などから成り、内
部配線１２・・・、ビアホール導体１３・・・は、Ａｇ
系（Ａｇ単体またはＡｇの合金）導体、Ｃｕ系（Ｃｕ単
体またはＣｕの合金）導体、Ａｕ系導体などからなる。
ナ、窒化アルミニウム、ムライトなどのセラミック単
体、ガラス−セラミック、Ｍｎ−Ｚｎ、Ｎｉ−Ｚｎ（広
義でセラミックという）などの磁性体セラミック、Ｂａ
ＴｉＯ3 などの誘電体セラミック材料などから成り、内
部配線１２・・・、ビアホール導体１３・・・は、Ａｇ
系（Ａｇ単体またはＡｇの合金）導体、Ｃｕ系（Ｃｕ単
体またはＣｕの合金）導体、Ａｕ系導体などからなる。
【００２３】具体的には、ビアホール導体１３となる導
体が貫通穴に充填され、且つ表面に内部配線１２・・・
となる導体膜が形成されたセラミックグリーンシートを
積層順序を考慮して積層し、一体的に焼成することによ
って達成されるものである。
体が貫通穴に充填され、且つ表面に内部配線１２・・・
となる導体膜が形成されたセラミックグリーンシートを
積層順序を考慮して積層し、一体的に焼成することによ
って達成されるものである。
【００２４】第１の表層配線導体１４は、回路基板１０
の裏面側主面に、ビアホール導体１３などを介して内部
配線１２と接続した配線パターンであり、例えば、Ａｇ
系（Ａｇ単体またはＡｇの合金）導体、Ｃｕ系（Ｃｕ単
体またはＣｕの合金）導体、Ａｕ系導体などから成る。
の裏面側主面に、ビアホール導体１３などを介して内部
配線１２と接続した配線パターンであり、例えば、Ａｇ
系（Ａｇ単体またはＡｇの合金）導体、Ｃｕ系（Ｃｕ単
体またはＣｕの合金）導体、Ａｕ系導体などから成る。
【００２５】第２の表層配線導体１５は、回路基板１０
の表面側主面に、ビアホール導体１３などを介して内部
配線１２と接続した配線パターンであり、例えば、Ａｇ
系（Ａｇ単体またはＡｇの合金）導体、Ｃｕ系（Ｃｕ単
体またはＣｕの合金）導体、Ａｕ系導体などから成る。
の表面側主面に、ビアホール導体１３などを介して内部
配線１２と接続した配線パターンであり、例えば、Ａｇ
系（Ａｇ単体またはＡｇの合金）導体、Ｃｕ系（Ｃｕ単
体またはＣｕの合金）導体、Ａｕ系導体などから成る。
【００２６】また、回路基板１０の表面には、必要に応
じて、第２の表層配線導体１５の一部に厚膜抵抗体膜、
ＩＣベアチップ、トランジスタ、チップ抵抗器、チップ
コンデンサなどが接続され、また絶縁保護膜などが形成
される。
じて、第２の表層配線導体１５の一部に厚膜抵抗体膜、
ＩＣベアチップ、トランジスタ、チップ抵抗器、チップ
コンデンサなどが接続され、また絶縁保護膜などが形成
される。
【００２７】本発明の表面実装型回路基板１の特徴的な
ことは、回路基板１０の裏面に、該裏面と実質的に同一
面積の底面を有する台形状の突出部材２が被着形成され
ており、さらに、該突出部材２の傾斜面Ｔに端子電極３
・・が形成されていることである。
ことは、回路基板１０の裏面に、該裏面と実質的に同一
面積の底面を有する台形状の突出部材２が被着形成され
ており、さらに、該突出部材２の傾斜面Ｔに端子電極３
・・が形成されていることである。
【００２８】例えば、図１、図２では、突出部材２の傾
斜面Ｔに形成された端子電極３・・・は、回路基板１の
第２の表層導体配線１４に接続され、これにより、回路
基板１に形成された所定回路にに接続されている。
斜面Ｔに形成された端子電極３・・・は、回路基板１の
第２の表層導体配線１４に接続され、これにより、回路
基板１に形成された所定回路にに接続されている。
【００２９】この突出部材２は、例えばホウ珪酸鉛系ガ
ラス等の絶縁材料からなり、その形状は、少なくとも対
向する１対の側面が傾斜した形状であり、その高さは、
概ね２００〜８００μｍであり、上面Ｓ（実際の表面実
装型回路基板１の底面となる面）と傾斜面Ｔとの成す傾
斜角度θは１０５〜１４５°となっている。
ラス等の絶縁材料からなり、その形状は、少なくとも対
向する１対の側面が傾斜した形状であり、その高さは、
概ね２００〜８００μｍであり、上面Ｓ（実際の表面実
装型回路基板１の底面となる面）と傾斜面Ｔとの成す傾
斜角度θは１０５〜１４５°となっている。
【００３０】その突出部材２の上面Ｓから傾斜面Ｔにか
けて、Ｃｕ系、Ａｕ系導体からなる端子電極３が形成さ
れている。
けて、Ｃｕ系、Ａｕ系導体からなる端子電極３が形成さ
れている。
【００３１】このように、表面実装型回路基板１の底面
に、端子電極３を有する台形状の突出部３が形成されて
いるため、図２に示すように、マザーボード２０の所定
配線２１に半田２２を介して、表面実装型回路基板１を
表面実装すると、回路基板１０の底面の突出部材２の傾
斜した端子電極３と配線２１との間で半田メニスカスが
形成されて半田接合されることになる。
に、端子電極３を有する台形状の突出部３が形成されて
いるため、図２に示すように、マザーボード２０の所定
配線２１に半田２２を介して、表面実装型回路基板１を
表面実装すると、回路基板１０の底面の突出部材２の傾
斜した端子電極３と配線２１との間で半田メニスカスが
形成されて半田接合されることになる。
【００３２】ここで、台形状の突出部材２の面積が、回
路基板１の底面と実質的に同一面積であるため、半田メ
ニスカスが形成される形状は、マザーボード２０と回路
基板１の底面稜線部との間に開口幅２００〜８００μｍ
（突出部材２の高さによって規定される）、先端角度が
１８０−θ°である３５〜７５°（突出部材２の傾斜面
Ｔの角度によって規定される）の楔状となる。
路基板１の底面と実質的に同一面積であるため、半田メ
ニスカスが形成される形状は、マザーボード２０と回路
基板１の底面稜線部との間に開口幅２００〜８００μｍ
（突出部材２の高さによって規定される）、先端角度が
１８０−θ°である３５〜７５°（突出部材２の傾斜面
Ｔの角度によって規定される）の楔状となる。
【００３３】従って、回路基板１の外周の底面に開口幅
２００〜８００μｍの楔状の間隙で、半田２２が実質的
に充填された状態で形成されるため、接続状態を目視で
簡単に確認できるため、接合が不良となることを未然に
防止でき、接続信頼性が大きく向上する。
２００〜８００μｍの楔状の間隙で、半田２２が実質的
に充填された状態で形成されるため、接続状態を目視で
簡単に確認できるため、接合が不良となることを未然に
防止でき、接続信頼性が大きく向上する。
【００３４】しかしも、楔状の先端角度が３５〜７５°
となるため、半田溶融時の半田のはいあがり容易に発生
し、強固の半田接合が可能となる。
となるため、半田溶融時の半田のはいあがり容易に発生
し、強固の半田接合が可能となる。
【００３５】尚、マザーボード２０と回路基板１との半
田接合は、例えば所定配線２１上に、クリーム状半田を
塗布して、このクリーム状半田を塗布した所定配線２１
に、回路基板１の端子電極３が当接するように配置し
て、リフロー炉などに投入して、クリーム状半田を溶融
させ、徐冷することにより、接合されることになる。
田接合は、例えば所定配線２１上に、クリーム状半田を
塗布して、このクリーム状半田を塗布した所定配線２１
に、回路基板１の端子電極３が当接するように配置し
て、リフロー炉などに投入して、クリーム状半田を溶融
させ、徐冷することにより、接合されることになる。
【００３６】次に、本発明の表面実装型回路基板１の製
造方法を説明する。
造方法を説明する。
【００３７】まず、周知の方法で回路基板１０となる積
層セラミック回路基板を形成する。
層セラミック回路基板を形成する。
【００３８】ここで、実際には、回路基板は、製造方法
の量産性を考慮して、積層セラミック回路基板が複数抽
出できる大型回路基板を用いる。具体的には、大型回路
基板の表裏両面には、後工程の分割処理工程で分割可能
に縦横にＶ字状の分割溝が形成されており、この分割溝
によって区画された領域が、１つの回路基板１０とな
る。
の量産性を考慮して、積層セラミック回路基板が複数抽
出できる大型回路基板を用いる。具体的には、大型回路
基板の表裏両面には、後工程の分割処理工程で分割可能
に縦横にＶ字状の分割溝が形成されており、この分割溝
によって区画された領域が、１つの回路基板１０とな
る。
【００３９】ここで、大型回路基板の周知の製造を説明
すると、まず、絶縁層１１ａ〜１１ｄとなる例えば、ガ
ラス−セラミックなどからなるグリーンシートを用意す
る。次に、各グリーンシートの最終的に回路基板１０と
なる各領域内に、所定回路に応じて、グリーンシートの
厚みを貫くビアホール導体１３・・となる貫通孔をパン
チ加工などにより形成する。次に、この貫通孔にビアホ
ール導体１３・・となる導体を、例えばＡｇ系導電性ペ
ーストの充填により形成するとともに、各グリーンシー
ト上に、所定回路に応じて、内部配線１２・・・となる
導体膜をＡｇ系導電性ペーストの印刷により形成する。
次にこのようにビアホール導体１３・・となる導体、内
部配線１２・・・となる導体膜が形成されたグリーンシ
ートを積層順序に応じて積層する。次に、最終的に回路
基板１０となるように各領域をＶ状の分割溝を、刃先の
断面形状が概略Ｖ字状となったスナップ刃のプレス成型
などで形成する。次に未焼成状態の大型回路基板を、例
えば酸化性雰囲気で焼成処理を行う。これにより、グリ
ーンシートは焼結反応により絶縁層１１ａ〜１１ｄとな
り、強固に一体化し、導体膜は内部配線１２・・・とな
り、導体はビアホール導体１３・・となる。
すると、まず、絶縁層１１ａ〜１１ｄとなる例えば、ガ
ラス−セラミックなどからなるグリーンシートを用意す
る。次に、各グリーンシートの最終的に回路基板１０と
なる各領域内に、所定回路に応じて、グリーンシートの
厚みを貫くビアホール導体１３・・となる貫通孔をパン
チ加工などにより形成する。次に、この貫通孔にビアホ
ール導体１３・・となる導体を、例えばＡｇ系導電性ペ
ーストの充填により形成するとともに、各グリーンシー
ト上に、所定回路に応じて、内部配線１２・・・となる
導体膜をＡｇ系導電性ペーストの印刷により形成する。
次にこのようにビアホール導体１３・・となる導体、内
部配線１２・・・となる導体膜が形成されたグリーンシ
ートを積層順序に応じて積層する。次に、最終的に回路
基板１０となるように各領域をＶ状の分割溝を、刃先の
断面形状が概略Ｖ字状となったスナップ刃のプレス成型
などで形成する。次に未焼成状態の大型回路基板を、例
えば酸化性雰囲気で焼成処理を行う。これにより、グリ
ーンシートは焼結反応により絶縁層１１ａ〜１１ｄとな
り、強固に一体化し、導体膜は内部配線１２・・・とな
り、導体はビアホール導体１３・・となる。
【００４０】次に、大型回路基板の各領域の表面及び裏
面に、第２の表面配線導体１４、第２の表面配線導体１
５となる導体膜を、例えばＣｕ系導電性ペーストの印刷
により形成し、例えば窒素雰囲気で焼きつけ処理を行
う。
面に、第２の表面配線導体１４、第２の表面配線導体１
５となる導体膜を、例えばＣｕ系導電性ペーストの印刷
により形成し、例えば窒素雰囲気で焼きつけ処理を行
う。
【００４１】次に、大型回路基板の各領域の裏面に、第
１の表層導体配線の一部が露出するように、ホウ珪酸鉛
系ガラスなどのガラスペーストを用いて台形状の突出部
材２となる絶縁部を塗布形成する。ここで、２００〜８
００μｍと厚膜技法において非常に厚い厚みで傾斜させ
る必要があるが、例えば、メタルマスクを用いれば、１
回の塗布で約１００μｍ程度形成できるので、２回以上
の重ね印刷によってその高さは達成できる。また、台形
状の形成は、メタルマスクのペースト通過部分の形状
を、重ね印刷の回数が増加する毎に小さくなるように設
定すれば、簡単に形成することができる。このように焼
成された大型回路基板の裏面に台形状の突出部材２とな
る絶縁部が形成された構造体を窒素雰囲気中で焼成形成
されている。
１の表層導体配線の一部が露出するように、ホウ珪酸鉛
系ガラスなどのガラスペーストを用いて台形状の突出部
材２となる絶縁部を塗布形成する。ここで、２００〜８
００μｍと厚膜技法において非常に厚い厚みで傾斜させ
る必要があるが、例えば、メタルマスクを用いれば、１
回の塗布で約１００μｍ程度形成できるので、２回以上
の重ね印刷によってその高さは達成できる。また、台形
状の形成は、メタルマスクのペースト通過部分の形状
を、重ね印刷の回数が増加する毎に小さくなるように設
定すれば、簡単に形成することができる。このように焼
成された大型回路基板の裏面に台形状の突出部材２とな
る絶縁部が形成された構造体を窒素雰囲気中で焼成形成
されている。
【００４２】次に、回路基板１０の裏面で第１の表層配
線導体１４の露出する部分に接続するように、突出部材
２の上面Ｓ及び傾斜面Ｔにかけて、端面電極３となる導
体膜を形成し、例えば、窒素雰囲気中で焼きつけ処理を
行う。尚、端子電極３となる導体膜は、Ｃｕ系導電性ペ
ーストをスクリーン印刷法で印刷している。この時、製
版スクリーンやスキージが突出部材２の傾斜面Ｔ接触す
ることは実質的に不可能であり、実際の突出部材２の上
面Ｓから傾斜面Ｔにかけてスクリーン印刷する際、製版
スクリーンから透過した、また上面Ｓから流れ込んだ導
電性ペーストが傾斜面Ｔに沿って流れて塗布されること
によって形成される。上述のように導電性ペーストが傾
斜面Ｔが安定的に流れて塗布されるために、導電性ペー
ストの粘度を１００〜３００ポイズ程度に制御すること
が重要である。
線導体１４の露出する部分に接続するように、突出部材
２の上面Ｓ及び傾斜面Ｔにかけて、端面電極３となる導
体膜を形成し、例えば、窒素雰囲気中で焼きつけ処理を
行う。尚、端子電極３となる導体膜は、Ｃｕ系導電性ペ
ーストをスクリーン印刷法で印刷している。この時、製
版スクリーンやスキージが突出部材２の傾斜面Ｔ接触す
ることは実質的に不可能であり、実際の突出部材２の上
面Ｓから傾斜面Ｔにかけてスクリーン印刷する際、製版
スクリーンから透過した、また上面Ｓから流れ込んだ導
電性ペーストが傾斜面Ｔに沿って流れて塗布されること
によって形成される。上述のように導電性ペーストが傾
斜面Ｔが安定的に流れて塗布されるために、導電性ペー
ストの粘度を１００〜３００ポイズ程度に制御すること
が重要である。
【００４３】この工程までによって形成された状態を図
３の断面で示す。尚、図において、図１と同一部分は同
一符号で、また、一方方向の分割溝を１６で示し、最終
的に回路基板１０となる各領域ａ、ｂ・・を仮想点線で
区別して示している。
３の断面で示す。尚、図において、図１と同一部分は同
一符号で、また、一方方向の分割溝を１６で示し、最終
的に回路基板１０となる各領域ａ、ｂ・・を仮想点線で
区別して示している。
【００４４】このように形成した大型基板の表面側に必
要に応じて、厚膜抵抗体膜や絶縁保護膜、各種電子部品
を搭載する。
要に応じて、厚膜抵抗体膜や絶縁保護膜、各種電子部品
を搭載する。
【００４５】そして、最終工程として、分割溝１６及び
分割溝１６と直交する方向の分割溝（図３には現れな
い）に沿って分割処理を行う。
分割溝１６と直交する方向の分割溝（図３には現れな
い）に沿って分割処理を行う。
【００４６】即ち、本発明の表面実装型回路基板の製造
工程は、前記分割溝１６・・・によって区画され、多数
の所定回路が形成された回路基板１０が抽出可能な大型
回路基板を形成する工程、前記区画された各回路基板１
０の裏面に、台形状の突出部材２を形成する工程、前記
区画された各回路基板１０の突出部材２の少なくとも傾
斜面Ｔに、前記回路基板１０の所定回路と接続する端子
電極３を形成する工程とを含む製造方法である。
工程は、前記分割溝１６・・・によって区画され、多数
の所定回路が形成された回路基板１０が抽出可能な大型
回路基板を形成する工程、前記区画された各回路基板１
０の裏面に、台形状の突出部材２を形成する工程、前記
区画された各回路基板１０の突出部材２の少なくとも傾
斜面Ｔに、前記回路基板１０の所定回路と接続する端子
電極３を形成する工程とを含む製造方法である。
【００４７】従来の端子電極を形成するための傾斜面
が、大型回路基板の分割溝として、溝幅の広いＶ溝で形
成していた。即ち、溝幅の広いＶ溝では、溝の深さも通
常の分割溝に比較して深くなるため、上述の最終工程で
分割処理する以前、例えば、端子電極を形成する工程な
どで、大型回路基板が不用意に分割してしまうことがあ
るが、本発明のように、回路基板１０の裏面に端子電極
３を形成するための台形状の突出部材２が分割溝とは関
係なく形成されるため、回路基板１０の表裏両主面に形
成された分割溝の対向距離が、所定値、即ち、通常不用
意に分割されることのない距離、例えば両主面の分割溝
の合計深さが、積層体１１の厚み全体の約３０〜６０％
程度に設定することができるため、安定した製造工程と
なる。
が、大型回路基板の分割溝として、溝幅の広いＶ溝で形
成していた。即ち、溝幅の広いＶ溝では、溝の深さも通
常の分割溝に比較して深くなるため、上述の最終工程で
分割処理する以前、例えば、端子電極を形成する工程な
どで、大型回路基板が不用意に分割してしまうことがあ
るが、本発明のように、回路基板１０の裏面に端子電極
３を形成するための台形状の突出部材２が分割溝とは関
係なく形成されるため、回路基板１０の表裏両主面に形
成された分割溝の対向距離が、所定値、即ち、通常不用
意に分割されることのない距離、例えば両主面の分割溝
の合計深さが、積層体１１の厚み全体の約３０〜６０％
程度に設定することができるため、安定した製造工程と
なる。
【００４８】また、従来のように、端子電極を形成する
ための溝幅の広いＶ溝は、未焼成の大型回路基板に形成
されるが、プレス成型などので形成した場合、Ｖ溝の周
囲でセラックの密度が変化してしまい、焼成後にソリな
どが発生してしまい、マーザーボードとの安定した接合
が不可能となることがあるが、このような問題も一切発
生せず、マーザーボードとの安定した接合が可能とな
る。
ための溝幅の広いＶ溝は、未焼成の大型回路基板に形成
されるが、プレス成型などので形成した場合、Ｖ溝の周
囲でセラックの密度が変化してしまい、焼成後にソリな
どが発生してしまい、マーザーボードとの安定した接合
が不可能となることがあるが、このような問題も一切発
生せず、マーザーボードとの安定した接合が可能とな
る。
【００４９】尚、上述の実施例において、突出部材２は
ガラスペーストの塗布で形成しているが、突出部分２も
形状の異なるグリーンシートの積層によって形成するこ
とができる。この場合、突出部材２となるグリーンシー
トを各絶縁層１１ａ〜１１ｄとなるグリーンシート及び
第１の表層配線導体１４を各内部配線１２・・となる導
体膜同様に、１回の焼成工程で同時焼成処理することが
できる。
ガラスペーストの塗布で形成しているが、突出部分２も
形状の異なるグリーンシートの積層によって形成するこ
とができる。この場合、突出部材２となるグリーンシー
トを各絶縁層１１ａ〜１１ｄとなるグリーンシート及び
第１の表層配線導体１４を各内部配線１２・・となる導
体膜同様に、１回の焼成工程で同時焼成処理することが
できる。
【００５０】また、端子電極３と第１の表層配線導体１
４との接続が、図では、回路基板１０の底面で、突出部
材２から露出する第１の表層配線導体１４の一部接続し
ているが、突出部材２で第１の表層配線導体１４を完全
に被い（この場合、第１の表層配線導体１４は内部配線
１２と同じようになる）、突出部材２の内部にビアホー
ル導体技術を利用して、突出部材２の端子電極３と第１
の表層配線導体１４（内部配線１２）と接続するように
しても構わない。
４との接続が、図では、回路基板１０の底面で、突出部
材２から露出する第１の表層配線導体１４の一部接続し
ているが、突出部材２で第１の表層配線導体１４を完全
に被い（この場合、第１の表層配線導体１４は内部配線
１２と同じようになる）、突出部材２の内部にビアホー
ル導体技術を利用して、突出部材２の端子電極３と第１
の表層配線導体１４（内部配線１２）と接続するように
しても構わない。
【００５１】尚、回路基板１０の表面側の厚膜抵抗体膜
を、未焼成状態の大型回路基板の状態で形成してもよい
し、また、各種電子部品を分割したのちに表面実装型回
路基板１の表面に実装してしも構わない。
を、未焼成状態の大型回路基板の状態で形成してもよい
し、また、各種電子部品を分割したのちに表面実装型回
路基板１の表面に実装してしも構わない。
【００５２】また、端子電極３の表面には、マザーボー
ド２０の半田接合の半田濡れ性を向上させるために、Ｎ
ｉメッキや半田メッキなどのを被覆しても構わない。
ド２０の半田接合の半田濡れ性を向上させるために、Ｎ
ｉメッキや半田メッキなどのを被覆しても構わない。
【００５３】さらに、上述の実施例では、回路基板１０
として、積層セラミック基板を用いているが、単板状の
セラミック基板を用いても構わない。この場合、表面側
の第２の表層配線導体と裏面側の第１の表層配線導体と
の接続を、単板状セラミック基板の厚み方向を貫く導通
スルーホールやビアホール導体、また、単板状のセラミ
ック基板の端面を利用して接続すればよい。
として、積層セラミック基板を用いているが、単板状の
セラミック基板を用いても構わない。この場合、表面側
の第２の表層配線導体と裏面側の第１の表層配線導体と
の接続を、単板状セラミック基板の厚み方向を貫く導通
スルーホールやビアホール導体、また、単板状のセラミ
ック基板の端面を利用して接続すればよい。
【００５４】
【発明の効果】以上のように、本発明の表面実装型回路
基板によれば、回路基板本体側に大きな処理・操作する
ことなく、傾斜面に端子電極を形成することができ、マ
ザーボードの所定配線と半田接合した場合、回路基板の
周囲の位置する端子電極部分で半田メニスカスが形成さ
れ強固な接合が可能となる。しかも、この半田メニスカ
スを目視で確実に確認できるため接続信頼性の高い表面
実装型回路基板となる。
基板によれば、回路基板本体側に大きな処理・操作する
ことなく、傾斜面に端子電極を形成することができ、マ
ザーボードの所定配線と半田接合した場合、回路基板の
周囲の位置する端子電極部分で半田メニスカスが形成さ
れ強固な接合が可能となる。しかも、この半田メニスカ
スを目視で確実に確認できるため接続信頼性の高い表面
実装型回路基板となる。
【図１】本発明の表面実装型回路基板の底面側の斜視図
である。
である。
【図２】本発明の表面実装型回路基板をマザーボードに
接合した状態の断面図である。
接合した状態の断面図である。
【図３】本発明の表面実装型回路基板の主要製造工程に
おける断面図である。
おける断面図である。
１・・・・表面実装型回路基板 １０・・・回路基板 １１・・・積層体 １１ａ〜１１ｄ・・・・絶縁層 １２・・・・内部配線 １３・・・・ビアホール導体 １４・・・・第１の表層配線導体 １５・・・・第２の表層配線導体 ２・・・・突出部 ３・・・・端子電極
Claims (1)
- 【請求項１】 所定回路が形成された回路基板の裏面
に、台形状の突出部材を被着させるとともに、該突出部
材の傾斜面に前記回路に電気的に接続される端子電極を
形成したことを特徴とする表面実装用回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7102694A JPH08298362A (ja) | 1995-04-26 | 1995-04-26 | 表面実装用回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7102694A JPH08298362A (ja) | 1995-04-26 | 1995-04-26 | 表面実装用回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08298362A true JPH08298362A (ja) | 1996-11-12 |
Family
ID=14334371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7102694A Pending JPH08298362A (ja) | 1995-04-26 | 1995-04-26 | 表面実装用回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08298362A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007129327A (ja) * | 2005-11-01 | 2007-05-24 | Seiko Instruments Inc | 圧電振動子及びこれを備える発振器、電波時計並びに電子機器 |
| JP2010114469A (ja) * | 2010-02-08 | 2010-05-20 | Kyocera Corp | セラミック回路基板および半導体モジュール |
| JP2015177141A (ja) * | 2014-03-18 | 2015-10-05 | Fdk株式会社 | 電子回路モジュール用基板、電子回路モジュール用基板のための多面取り基板、及び電子回路モジュール用基板の製造方法 |
| JPWO2016203774A1 (ja) * | 2015-06-19 | 2017-10-12 | 日本電信電話株式会社 | フレキシブルプリント配線板のはんだ接合構造 |
| CN114286513A (zh) * | 2021-11-30 | 2022-04-05 | 通元科技(惠州)有限公司 | 一种非对称预应力消除型led背板及其制作方法 |
-
1995
- 1995-04-26 JP JP7102694A patent/JPH08298362A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007129327A (ja) * | 2005-11-01 | 2007-05-24 | Seiko Instruments Inc | 圧電振動子及びこれを備える発振器、電波時計並びに電子機器 |
| JP2010114469A (ja) * | 2010-02-08 | 2010-05-20 | Kyocera Corp | セラミック回路基板および半導体モジュール |
| JP2015177141A (ja) * | 2014-03-18 | 2015-10-05 | Fdk株式会社 | 電子回路モジュール用基板、電子回路モジュール用基板のための多面取り基板、及び電子回路モジュール用基板の製造方法 |
| JPWO2016203774A1 (ja) * | 2015-06-19 | 2017-10-12 | 日本電信電話株式会社 | フレキシブルプリント配線板のはんだ接合構造 |
| CN114286513A (zh) * | 2021-11-30 | 2022-04-05 | 通元科技(惠州)有限公司 | 一种非对称预应力消除型led背板及其制作方法 |
| CN114286513B (zh) * | 2021-11-30 | 2024-02-06 | 通元科技(惠州)有限公司 | 一种非对称预应力消除型led背板及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6760227B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
| JPWO2006035528A1 (ja) | スタックモジュール及びその製造方法 | |
| US4697204A (en) | Leadless chip carrier and process for fabrication of same | |
| KR100489820B1 (ko) | 세라믹 다층기판 및 그 제조방법 | |
| US8059420B2 (en) | Surface mountable device | |
| JP2606110B2 (ja) | 多層基板およびその製造方法 | |
| JP4752612B2 (ja) | 突起電極付き回路基板の製造方法 | |
| JPH08298362A (ja) | 表面実装用回路基板 | |
| JP2873645B2 (ja) | セラミック多層配線基板の製造方法 | |
| JP3855798B2 (ja) | 積層セラミック電子部品およびその製造方法 | |
| JPH0685465A (ja) | Ｓｍｄモジュール用基板及びその製造方法 | |
| JPH11345734A (ja) | 積層セラミックコンデンサ | |
| JPH10335822A (ja) | 積層セラミック回路基板 | |
| JPH0818235A (ja) | 積層セラミック回路基板の製造方法 | |
| JP2003282795A (ja) | 配線基板 | |
| JP3659432B2 (ja) | 電子部品の製造方法 | |
| JPH0734511B2 (ja) | 多層基板の電子部品実装構造及びその実装方法 | |
| JP2002141646A (ja) | 回路基板 | |
| JPH0897529A (ja) | 表面実装用回路基板及びその製造方法 | |
| JPH11284297A (ja) | ハイブリッドモジュール及びその製造方法 | |
| JP2002299782A (ja) | 回路基板 | |
| JPS63283051A (ja) | 混成集積回路装置用基板 | |
| JPH05327157A (ja) | セラミック基板 | |
| JPH11135948A (ja) | 多層回路基板 | |
| JPH10200015A (ja) | セラミックス基板とその製造方法 |