JPH10123998A - フラット表示パネルを利用した表示装置 - Google Patents
フラット表示パネルを利用した表示装置Info
- Publication number
- JPH10123998A JPH10123998A JP8271946A JP27194696A JPH10123998A JP H10123998 A JPH10123998 A JP H10123998A JP 8271946 A JP8271946 A JP 8271946A JP 27194696 A JP27194696 A JP 27194696A JP H10123998 A JPH10123998 A JP H10123998A
- Authority
- JP
- Japan
- Prior art keywords
- address
- pulse signal
- electrode
- electrodes
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
- G09G3/2932—Addressed by writing selected cells that are in an OFF state
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
- G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
(57)【要約】
【課題】アドレスドライバの消費電力を削減する。
【解決手段】複数のアドレス電極と、アドレス電極に交
差し放電空間を介して対向して設けられた複数の走査電
極とを有するプラズマディスプレイパネルと、走査電極
に走査タイミングで順次走査パルス信号を与える走査電
極ドライバと、アドレス電極に、走査タイミングに同期
して表示データに従うアドレスパルス信号を与えるアド
レスドライバとを有し、第一のアドレス電極のアドレス
パルス信号の立ち上がりと、第一のアドレス電極に隣接
する第二のアドレス電極のアドレスパルス信号の立ち下
がりとが、所定の時間差を有することを特徴とするＰＤ
Ｐ表示装置。隣接するアドレス電極間の容量を充電する
為の消費電力を大幅に削減することができる。
差し放電空間を介して対向して設けられた複数の走査電
極とを有するプラズマディスプレイパネルと、走査電極
に走査タイミングで順次走査パルス信号を与える走査電
極ドライバと、アドレス電極に、走査タイミングに同期
して表示データに従うアドレスパルス信号を与えるアド
レスドライバとを有し、第一のアドレス電極のアドレス
パルス信号の立ち上がりと、第一のアドレス電極に隣接
する第二のアドレス電極のアドレスパルス信号の立ち下
がりとが、所定の時間差を有することを特徴とするＰＤ
Ｐ表示装置。隣接するアドレス電極間の容量を充電する
為の消費電力を大幅に削減することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、フラット表示パネ
ルを利用した表示装置に係わり、特にアドレス線又はデ
ータバス線の駆動に必要な消費電力を少なくすることが
できる駆動回路の改良に関する。
ルを利用した表示装置に係わり、特にアドレス線又はデ
ータバス線の駆動に必要な消費電力を少なくすることが
できる駆動回路の改良に関する。
【０００２】
【従来の技術】フラット・ディスプレイ・パネルには、
ＡＣ型のプラズマ・ディスプレイ・パネル（以下ＰＤＰ
と称する。）、ＤＣ型のＰＤＰ、液晶表示パネル（ＬＣ
Ｄ），エレクトロ・ルミネッセンス（ＥＬ）等が含まれ
る。これらの表示パネルでの共通点は、例えば縦方向に
配列された複数本のアドレス線（またはデータバス線）
に表示データに従うデータ信号をドライバ回路から供給
し、横方向に配列された複数本の走査線を順次駆動する
ことで、アドレス線と走査線との交差部の画素に表示デ
ータを表示することにある。
ＡＣ型のプラズマ・ディスプレイ・パネル（以下ＰＤＰ
と称する。）、ＤＣ型のＰＤＰ、液晶表示パネル（ＬＣ
Ｄ），エレクトロ・ルミネッセンス（ＥＬ）等が含まれ
る。これらの表示パネルでの共通点は、例えば縦方向に
配列された複数本のアドレス線（またはデータバス線）
に表示データに従うデータ信号をドライバ回路から供給
し、横方向に配列された複数本の走査線を順次駆動する
ことで、アドレス線と走査線との交差部の画素に表示デ
ータを表示することにある。
【０００３】走査線を上から順番に駆動し、各走査線上
の表示データの信号をアドレス線に印加する時、アドレ
ス線にはＬレベルからＨレベルへの充電とＨレベルから
Ｌレベルへの放電とが行われる。特に、例えば千鳥格子
状に点灯画素（白画素）と非点灯画素（黒画素）とが配
列された画像の場合は、アドレス線は走査線がシフトす
るたびにＨレベルとＬレベルとの間で充電され放電され
る。また、隣接するアドレス線間でみると、一方が充電
され他方が放電されることになる。
の表示データの信号をアドレス線に印加する時、アドレ
ス線にはＬレベルからＨレベルへの充電とＨレベルから
Ｌレベルへの放電とが行われる。特に、例えば千鳥格子
状に点灯画素（白画素）と非点灯画素（黒画素）とが配
列された画像の場合は、アドレス線は走査線がシフトす
るたびにＨレベルとＬレベルとの間で充電され放電され
る。また、隣接するアドレス線間でみると、一方が充電
され他方が放電されることになる。
【０００４】従来のアドレス線の駆動回路では、走査線
に走査パルスが印加されている期間中にアドレス線がＨ
レベルまたはＬレベルに駆動され、走査パルスが次の走
査線に印加される次の走査期間では、一斉にアドレス線
がＨまたはＬレベルに駆動される。
に走査パルスが印加されている期間中にアドレス線がＨ
レベルまたはＬレベルに駆動され、走査パルスが次の走
査線に印加される次の走査期間では、一斉にアドレス線
がＨまたはＬレベルに駆動される。
【０００５】
【発明が解決しようとする課題】上記したアドレス線の
駆動に伴い、所定量の電力が消費される。この消費電力
は、特にプラズマ放電を行うＰＤＰにおいては、出来る
だけ小さいことが必要である。また、携帯用のコンピュ
ータに使用されるＬＣＤにおいても、その消費電力を小
さくすることが望まれる。
駆動に伴い、所定量の電力が消費される。この消費電力
は、特にプラズマ放電を行うＰＤＰにおいては、出来る
だけ小さいことが必要である。また、携帯用のコンピュ
ータに使用されるＬＣＤにおいても、その消費電力を小
さくすることが望まれる。
【０００６】そこで、本発明の目的は、消費電力が小さ
いフラット・ディスプレイ・パネルを使用する表示装置
を提供することにある。
いフラット・ディスプレイ・パネルを使用する表示装置
を提供することにある。
【０００７】更に、本発明の目的は、アドレス電極の駆
動に必要な消費電力が小さいフラット・ディスプレイ・
パネルを使用する表示装置を提供することにある。
動に必要な消費電力が小さいフラット・ディスプレイ・
パネルを使用する表示装置を提供することにある。
【０００８】更に、本発明の目的は、アドレス電極の駆
動に必要な消費電力が小さいＰＤＰを使用するＰＤＰ表
示装置を提供することにある。
動に必要な消費電力が小さいＰＤＰを使用するＰＤＰ表
示装置を提供することにある。
【０００９】
【課題を解決するための手段】本発明者等は、アドレス
線の駆動には、対向する走査電極との間の容量に対する
充放電と隣接するアドレス線との間の容量に対する充放
電とがあることに注目し、アドレス線の駆動信号波形を
改良することにより隣接するアドレス線間の容量の充電
と放電に必要な電力を少なくすることができる方法を見
いだした。
線の駆動には、対向する走査電極との間の容量に対する
充放電と隣接するアドレス線との間の容量に対する充放
電とがあることに注目し、アドレス線の駆動信号波形を
改良することにより隣接するアドレス線間の容量の充電
と放電に必要な電力を少なくすることができる方法を見
いだした。
【００１０】隣接するアドレス線間の容量に着目する
と、前述した千鳥格子状の表示パターンを表示する場
合、同じ容量に対して一方のアドレス線から充電し、同
時に他方のアドレス線側に放電を行う為に、その容量に
対しては２倍の電力の消費が行われる。そこで、本発明
者等は、隣接するアドレス線間で電源線（高い電源また
は接地電源）を介して閉ループを形成する様にすること
で、その消費電力を最大で半分にすることができること
を見いだした。この原理については、後で詳述する。
と、前述した千鳥格子状の表示パターンを表示する場
合、同じ容量に対して一方のアドレス線から充電し、同
時に他方のアドレス線側に放電を行う為に、その容量に
対しては２倍の電力の消費が行われる。そこで、本発明
者等は、隣接するアドレス線間で電源線（高い電源また
は接地電源）を介して閉ループを形成する様にすること
で、その消費電力を最大で半分にすることができること
を見いだした。この原理については、後で詳述する。
【００１１】そこで、上記の目的は、本発明によれば、
複数のアドレス電極と、該アドレス電極に交差し対向し
て設けられた複数の走査電極とを有するフラット表示パ
ネルと、該走査電極に走査タイミングで順次走査パルス
信号を与える走査電極ドライバと、前記アドレス電極
に、前記走査タイミングに同期して表示データに従うア
ドレスパルス信号を与えるアドレスドライバとを有し、
第一のアドレス電極のアドレスパルス信号の立ち上がり
と、該第一のアドレス電極に隣接する第二のアドレス電
極のアドレスパルス信号の立ち下がりとが、所定の時間
差を有することを特徴とする表示装置を提供することに
より達成される。
複数のアドレス電極と、該アドレス電極に交差し対向し
て設けられた複数の走査電極とを有するフラット表示パ
ネルと、該走査電極に走査タイミングで順次走査パルス
信号を与える走査電極ドライバと、前記アドレス電極
に、前記走査タイミングに同期して表示データに従うア
ドレスパルス信号を与えるアドレスドライバとを有し、
第一のアドレス電極のアドレスパルス信号の立ち上がり
と、該第一のアドレス電極に隣接する第二のアドレス電
極のアドレスパルス信号の立ち下がりとが、所定の時間
差を有することを特徴とする表示装置を提供することに
より達成される。
【００１２】上記の所定の時間差を有する為に、具体的
には、アドレスドライバは、前記第一のアドレス電極の
アドレスパルス信号が立ち上がりを開始した後、所定の
時間経過後に、前記第二のアドレス電極のアドレスパル
ス信号が立ち下がりを開始する様に該アドレス電極を駆
動する。
には、アドレスドライバは、前記第一のアドレス電極の
アドレスパルス信号が立ち上がりを開始した後、所定の
時間経過後に、前記第二のアドレス電極のアドレスパル
ス信号が立ち下がりを開始する様に該アドレス電極を駆
動する。
【００１３】或いは、逆に、アドレスドライバは、前記
第二のアドレス電極のアドレスパルス信号が立ち下がり
を開始した後、所定の時間経過後に、前記第一のアドレ
ス電極のアドレスパルス信号が立ち上がりを開始する様
に該アドレス電極を駆動する。
第二のアドレス電極のアドレスパルス信号が立ち下がり
を開始した後、所定の時間経過後に、前記第一のアドレ
ス電極のアドレスパルス信号が立ち上がりを開始する様
に該アドレス電極を駆動する。
【００１４】更に、上記の所定時間差を有する為に、具
体的には、アドレスドライバは、前記第一のアドレス電
極のアドレスパルス信号が立ち上がりを終了した後に、
前記第二のアドレス電極のアドレスパルス信号が立ち下
がりを開始する様に該アドレス電極を駆動する。
体的には、アドレスドライバは、前記第一のアドレス電
極のアドレスパルス信号が立ち上がりを終了した後に、
前記第二のアドレス電極のアドレスパルス信号が立ち下
がりを開始する様に該アドレス電極を駆動する。
【００１５】或いは逆に、アドレスドライバは、前記第
二のアドレス電極のアドレスパルス信号が立ち下がりを
終了した後に、前記第一のアドレス電極のアドレスパル
ス信号が立ち上がりを開始する様に該アドレス電極を駆
動する。
二のアドレス電極のアドレスパルス信号が立ち下がりを
終了した後に、前記第一のアドレス電極のアドレスパル
ス信号が立ち上がりを開始する様に該アドレス電極を駆
動する。
【００１６】又は、別の方法として、アドレスパルスの
立ち上がりと立ち下がりの傾斜に差をつける方法でも、
前記所定の時間差を生成することができる。
立ち上がりと立ち下がりの傾斜に差をつける方法でも、
前記所定の時間差を生成することができる。
【００１７】上記の目的は、本発明によれば、複数のア
ドレス電極と、該アドレス電極に交差し放電空間を介し
て対向して設けられた複数の走査電極とを有するプラズ
マディスプレイパネルと、該走査電極に走査タイミング
で順次走査パルス信号を与える走査電極ドライバと、前
記アドレス電極に、前記走査タイミングに同期して表示
データに従うアドレスパルス信号を与えるアドレスドラ
イバとを有し、第一のアドレス電極のアドレスパルス信
号の立ち上がりと、該第一のアドレス電極に隣接する第
二のアドレス電極のアドレスパルス信号の立ち下がりと
が、所定の時間差を有することを特徴とするＰＤＰ表示
装置を提供することにより達成される。
ドレス電極と、該アドレス電極に交差し放電空間を介し
て対向して設けられた複数の走査電極とを有するプラズ
マディスプレイパネルと、該走査電極に走査タイミング
で順次走査パルス信号を与える走査電極ドライバと、前
記アドレス電極に、前記走査タイミングに同期して表示
データに従うアドレスパルス信号を与えるアドレスドラ
イバとを有し、第一のアドレス電極のアドレスパルス信
号の立ち上がりと、該第一のアドレス電極に隣接する第
二のアドレス電極のアドレスパルス信号の立ち下がりと
が、所定の時間差を有することを特徴とするＰＤＰ表示
装置を提供することにより達成される。
【００１８】そして、前記アドレスドライバは、前記所
定の時間差が、隣接する前記アドレス電極の間の容量を
充電する為に必要なアドレスドライバの消費電力を実質
的に減少する程度になる様に、設計されていることを特
徴とする。
定の時間差が、隣接する前記アドレス電極の間の容量を
充電する為に必要なアドレスドライバの消費電力を実質
的に減少する程度になる様に、設計されていることを特
徴とする。
【００１９】
【発明の実施の形態】以下、本発明の実施の形態の例に
ついて図面に従って説明する。しかしながら、かかる実
施の形態例が本発明の技術的範囲を限定するものではな
い。以下、フラット・ディスプレイ・パネルの一例とし
て面放電ＡＣ型のＰＤＰを例にして説明する。
ついて図面に従って説明する。しかしながら、かかる実
施の形態例が本発明の技術的範囲を限定するものではな
い。以下、フラット・ディスプレイ・パネルの一例とし
て面放電ＡＣ型のＰＤＰを例にして説明する。
【００２０】［ＰＤＰの概略］図１は、ＰＤＰの構造を
示す平面図である。また、図２は、ＰＤＰの構造を示す
断面図である。両方の図を参照しながら構造を説明す
る。先ず、前面側のガラス基板１０上には、Ｙ１〜Ｙｎ
で示される走査電極１１とＸ１〜Ｘｎで示されるＸ電極
１２とが交互に形成され、それらを誘電体層１４が覆っ
ている。また、背面側のガラス基板２０上には、Ａ１〜
Ａｍで示されるアドレス電極２１がＸ電極と走査電極に
直交する様に設けられ、誘電体層１４で覆われている。
更に、アドレス電極２１の間の位置に誘電体からなる隔
壁（リブ）２３が形成され、誘電体層１４と隔壁２３の
上に蛍光体２４が形成されている。
示す平面図である。また、図２は、ＰＤＰの構造を示す
断面図である。両方の図を参照しながら構造を説明す
る。先ず、前面側のガラス基板１０上には、Ｙ１〜Ｙｎ
で示される走査電極１１とＸ１〜Ｘｎで示されるＸ電極
１２とが交互に形成され、それらを誘電体層１４が覆っ
ている。また、背面側のガラス基板２０上には、Ａ１〜
Ａｍで示されるアドレス電極２１がＸ電極と走査電極に
直交する様に設けられ、誘電体層１４で覆われている。
更に、アドレス電極２１の間の位置に誘電体からなる隔
壁（リブ）２３が形成され、誘電体層１４と隔壁２３の
上に蛍光体２４が形成されている。
【００２１】表示の方法は、アドレス電極２１と走査電
極１１との間に電圧を印加してプラズマ放電を発生さ
せ、それに伴って発生する壁電荷を誘電体層１４の表面
に蓄積する。そして、その後全てのＸ電極１２と走査電
極１１間に維持パルスを交互に印加して、壁電荷が蓄積
されている画素で、Ｘ電極１２と走査電極１１との間で
維持放電を繰り返させる。この繰り返しの時間の長短に
より階調表示を可能にする。また、蛍光体を赤、青、緑
と並べておくことでカラー表示を可能にする。
極１１との間に電圧を印加してプラズマ放電を発生さ
せ、それに伴って発生する壁電荷を誘電体層１４の表面
に蓄積する。そして、その後全てのＸ電極１２と走査電
極１１間に維持パルスを交互に印加して、壁電荷が蓄積
されている画素で、Ｘ電極１２と走査電極１１との間で
維持放電を繰り返させる。この繰り返しの時間の長短に
より階調表示を可能にする。また、蛍光体を赤、青、緑
と並べておくことでカラー表示を可能にする。
【００２２】図３は、上記したＰＤＰに駆動回路を接続
した表示装置のブロック図である。また、図４は、その
駆動回路により各電極に与えられる駆動信号を示した図
である。
した表示装置のブロック図である。また、図４は、その
駆動回路により各電極に与えられる駆動信号を示した図
である。
【００２３】図３中の制御回路３５は、外部から垂直同
期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、画像デー
タＤＡＴＡ及びドットクロックＣＬＫを与えられる。表
示データ制御部３６は、画像データＤＡＴＡに対してド
ットクロックＣＬＫによるサンプリング、階調表示の為
の変換等を行って、生成した表示データを内蔵するフレ
ームメモリに格納する。そして、フレームメモリ内の表
示データがアドレスドライバ３４に送られる。また、走
査ドライバ制御部３７では、走査電極Ｙの駆動を行う走
査ドライバ３２に所定の走査タイミング信号を出力す
る。更に、共通ドライバ制御部３８は、走査電極Ｙと共
通に接続されているＸ電極をそれぞれ共通に駆動するＹ
共通ドライバ３３とＸ共通ドライバ３１とに所定の駆動
タイミング信号を出力する。
期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、画像デー
タＤＡＴＡ及びドットクロックＣＬＫを与えられる。表
示データ制御部３６は、画像データＤＡＴＡに対してド
ットクロックＣＬＫによるサンプリング、階調表示の為
の変換等を行って、生成した表示データを内蔵するフレ
ームメモリに格納する。そして、フレームメモリ内の表
示データがアドレスドライバ３４に送られる。また、走
査ドライバ制御部３７では、走査電極Ｙの駆動を行う走
査ドライバ３２に所定の走査タイミング信号を出力す
る。更に、共通ドライバ制御部３８は、走査電極Ｙと共
通に接続されているＸ電極をそれぞれ共通に駆動するＹ
共通ドライバ３３とＸ共通ドライバ３１とに所定の駆動
タイミング信号を出力する。
【００２４】図４を参照しながら、上記した表示駆動に
ついて説明する。例えば、米国特許第5,54,618号に記載
される様に、１つのフレーム期間が複数のサブフレーム
期間に分けられ、そのサブフレーム期間は、図４の様に
リセット期間、アドレス期間、サステイン（維持放電）
期間からなる。リセット期間では、Ｘ電極全部にリセッ
トパルスＶｗを印加して強制的にＸ電極と走査電極との
間でプラズマ放電を発生させる。リセットパルスＶｗの
立ち下がりで、その放電によって発生した電荷による電
位により再度Ｘ電極と走査電極との間で放電が発生し
て、全ての画素での壁電荷が中和される。
ついて説明する。例えば、米国特許第5,54,618号に記載
される様に、１つのフレーム期間が複数のサブフレーム
期間に分けられ、そのサブフレーム期間は、図４の様に
リセット期間、アドレス期間、サステイン（維持放電）
期間からなる。リセット期間では、Ｘ電極全部にリセッ
トパルスＶｗを印加して強制的にＸ電極と走査電極との
間でプラズマ放電を発生させる。リセットパルスＶｗの
立ち下がりで、その放電によって発生した電荷による電
位により再度Ｘ電極と走査電極との間で放電が発生し
て、全ての画素での壁電荷が中和される。
【００２５】次に、アドレス期間では、走査ドライバ３
２が走査電極Ｙ１〜Ｙｎに対して順に負の走査パルスＶ
ｂを発生させる。その走査のタイミングにあわせて、ア
ドレスドライバ３４は、表示データに対応した正のアド
レス電圧パルスＶａを各アドレス電極に発生させる。そ
の時、Ｘ共通ドライバ３１によりＸ電極は電圧Ｖａに維
持される。従って、アドレス期間では、表示データに従
って対応する画素の走査電極１１とアドレス電極２１と
の間でプラズマ放電が発生する。走査電極が上から順番
に走査される毎に、アドレスドライバは表示データに従
う充電・放電によりアドレス電極にＨレベル（Ｖａ）ま
たはＬレベル（０ｖ）を発生させる。
２が走査電極Ｙ１〜Ｙｎに対して順に負の走査パルスＶ
ｂを発生させる。その走査のタイミングにあわせて、ア
ドレスドライバ３４は、表示データに対応した正のアド
レス電圧パルスＶａを各アドレス電極に発生させる。そ
の時、Ｘ共通ドライバ３１によりＸ電極は電圧Ｖａに維
持される。従って、アドレス期間では、表示データに従
って対応する画素の走査電極１１とアドレス電極２１と
の間でプラズマ放電が発生する。走査電極が上から順番
に走査される毎に、アドレスドライバは表示データに従
う充電・放電によりアドレス電極にＨレベル（Ｖａ）ま
たはＬレベル（０ｖ）を発生させる。
【００２６】このアドレス期間中に放電させられた画素
には放電による壁電荷が誘電体層上に蓄積される。
には放電による壁電荷が誘電体層上に蓄積される。
【００２７】そして、サステイン期間中に、Ｘ共通ドラ
イバ３１とＹ共通ドライバ３３により、全てのＸ電極と
走査電極（Ｙ電極）とに交互に維持電圧パルスＶｓを発
生させる。この維持電圧パルスＶｓにより、アドレス期
間で放電して壁電荷を記憶している画素のみがＸ電極と
走査電極との間で放電を繰り返す。この維持電圧パルス
の数を制御することで、画素の輝度を制御し、複数のサ
ブフレーム内の維持放電期間の組み合わせにより階調表
示を行う。
イバ３１とＹ共通ドライバ３３により、全てのＸ電極と
走査電極（Ｙ電極）とに交互に維持電圧パルスＶｓを発
生させる。この維持電圧パルスＶｓにより、アドレス期
間で放電して壁電荷を記憶している画素のみがＸ電極と
走査電極との間で放電を繰り返す。この維持電圧パルス
の数を制御することで、画素の輝度を制御し、複数のサ
ブフレーム内の維持放電期間の組み合わせにより階調表
示を行う。
【００２８】［本発明の原理］本発明の原理を説明する
為に、先ずアドレス電極２１にパルスＶａが生成される
時の充電と放電について説明する。図２の断面図に示し
た通り、アドレス電極２１にパルスを生成させる為に
は、隣接するアドレス電極間の容量Ｃａと、対向する走
査電極１１、Ｘ電極１２との間の容量Ｃｇとに対して充
電と放電を行う必要がある。
為に、先ずアドレス電極２１にパルスＶａが生成される
時の充電と放電について説明する。図２の断面図に示し
た通り、アドレス電極２１にパルスを生成させる為に
は、隣接するアドレス電極間の容量Ｃａと、対向する走
査電極１１、Ｘ電極１２との間の容量Ｃｇとに対して充
電と放電を行う必要がある。
【００２９】図５は、係る充電と放電が最も頻繁に行わ
れる場合の表示パターンを示す図である。即ち、Ｙ電極
とアドレス電極との交差部の画素の内、図中の丸の部分
が点灯（放電）され、それ以外の画素が点灯されないこ
とを示しており、所謂千鳥格子パターンになっている。
このような表示パターンの場合は、ノンインターレス表
示においては走査電極Ｙを上から順に走査し、それに同
期してアドレス電極に表示データに従うアドレスパルス
Ｖａを印加する。従って、上記の様な千鳥格子パターン
では、アドレス電極に対して充電と放電を最も頻繁に繰
り返す必要がある。インターレス表示の場合は、従っ
て、２画素づつの千鳥格子パターンが最も充電と放電が
頻繁に行われる。
れる場合の表示パターンを示す図である。即ち、Ｙ電極
とアドレス電極との交差部の画素の内、図中の丸の部分
が点灯（放電）され、それ以外の画素が点灯されないこ
とを示しており、所謂千鳥格子パターンになっている。
このような表示パターンの場合は、ノンインターレス表
示においては走査電極Ｙを上から順に走査し、それに同
期してアドレス電極に表示データに従うアドレスパルス
Ｖａを印加する。従って、上記の様な千鳥格子パターン
では、アドレス電極に対して充電と放電を最も頻繁に繰
り返す必要がある。インターレス表示の場合は、従っ
て、２画素づつの千鳥格子パターンが最も充電と放電が
頻繁に行われる。
【００３０】図６は、アドレス電極の隣接電極間の容量
Ｃａを充電・放電する場合の等価回路図である。図７
は、上記の千鳥格子の表示パターンに対するアドレス期
間での駆動パルス信号を示す図である。また、図８は、
図６の回路において図７のパルス信号を与える時の消費
電力を求める為の等価回路図である。図６、７、８に従
って、隣接するアドレス電極間の容量Ｃａに対する充電
と放電の電力を以下の様に求める。
Ｃａを充電・放電する場合の等価回路図である。図７
は、上記の千鳥格子の表示パターンに対するアドレス期
間での駆動パルス信号を示す図である。また、図８は、
図６の回路において図７のパルス信号を与える時の消費
電力を求める為の等価回路図である。図６、７、８に従
って、隣接するアドレス電極間の容量Ｃａに対する充電
と放電の電力を以下の様に求める。
【００３１】図５に示した千鳥格子のパターンを表示す
る時は、図７に示される様に隣接するアドレス電極Ａ
ｉ，Ａｉ＋１に対して反対極性のパルス信号を与える必
要がある。即ち、時刻ｔ０の時にアドレス電極ＡｉがＬ
レベル、Ａｉ＋１がＨレベルであり、次の走査電極Ｙｊ
が選択される時刻ｔ１ではアドレス電極ＡｉがＨレベ
ル、Ａｉ＋１がＬレベルに反転される。従って、図６に
おいて、アドレスパルスが切り換えられる時刻ｔ０から
ｔ１では、アドレス電極Ａｉのドライバ４０の電源Ｖａ
からドライバ４０内のスイッチ素子のオン抵抗とアドレ
ス電極Ａｉ等の配線系の抵抗成分を加算した寄生抵抗Ｒ
ａを介して容量Ｃａに電流ｉａ１が流れて充電され、ア
ドレス電極Ａｉ＋１のドライバ４１の接地電源に向かっ
て容量Ｃａから寄生抵抗Ｒａを介して電流ｉａ１が流れ
て放電される。そこで、この充電と放電に関して、図６
の電流ｉａ１と容量Ｃａと抵抗Ｒａとの関係を等価回路
で表すと、図８の様になる。図６に示される通り、電流
ｉａ１は２つの直列接続の抵抗Ｒａを流れるので図８の
等価回路では抵抗値は２Ｒａである。そして、両アドレ
ス電極の充電と放電は、図８の如くスイッチＳＷを閉じ
ることにより電源電圧Ｖａが容量Ｃａに接続されて−Ｖ
ａから＋Ｖａまで充電されることを意味する。
る時は、図７に示される様に隣接するアドレス電極Ａ
ｉ，Ａｉ＋１に対して反対極性のパルス信号を与える必
要がある。即ち、時刻ｔ０の時にアドレス電極ＡｉがＬ
レベル、Ａｉ＋１がＨレベルであり、次の走査電極Ｙｊ
が選択される時刻ｔ１ではアドレス電極ＡｉがＨレベ
ル、Ａｉ＋１がＬレベルに反転される。従って、図６に
おいて、アドレスパルスが切り換えられる時刻ｔ０から
ｔ１では、アドレス電極Ａｉのドライバ４０の電源Ｖａ
からドライバ４０内のスイッチ素子のオン抵抗とアドレ
ス電極Ａｉ等の配線系の抵抗成分を加算した寄生抵抗Ｒ
ａを介して容量Ｃａに電流ｉａ１が流れて充電され、ア
ドレス電極Ａｉ＋１のドライバ４１の接地電源に向かっ
て容量Ｃａから寄生抵抗Ｒａを介して電流ｉａ１が流れ
て放電される。そこで、この充電と放電に関して、図６
の電流ｉａ１と容量Ｃａと抵抗Ｒａとの関係を等価回路
で表すと、図８の様になる。図６に示される通り、電流
ｉａ１は２つの直列接続の抵抗Ｒａを流れるので図８の
等価回路では抵抗値は２Ｒａである。そして、両アドレ
ス電極の充電と放電は、図８の如くスイッチＳＷを閉じ
ることにより電源電圧Ｖａが容量Ｃａに接続されて−Ｖ
ａから＋Ｖａまで充電されることを意味する。
【００３２】図８のモデルに従って、時刻ｔ０からｔ１
までに消費される電力を計算する。先ず、電流ｉａ１
は、アドレスパルスの切り換り後の時間ｔ＝０では２Ｖ
ａ／２Ｒａであり、ｔ＞０では２ＣａＲａを定数とする
指数関数により減少するので、
までに消費される電力を計算する。先ず、電流ｉａ１
は、アドレスパルスの切り換り後の時間ｔ＝０では２Ｖ
ａ／２Ｒａであり、ｔ＞０では２ＣａＲａを定数とする
指数関数により減少するので、
【００３３】
【数１】
【００３４】となる。この電流の波形は、後述する図１
１のｉａ１に示す通り時定数が大きいため持続時間の長
い波形形状になる。
１のｉａ１に示す通り時定数が大きいため持続時間の長
い波形形状になる。
【００３５】そこで、１回のアドレスパルス印加により
電源から供給されるエネルギＥａ１は、
電源から供給されるエネルギＥａ１は、
【００３６】
【数２】
【００３７】となる。従って単位時間当たりの消費エネ
ルギである消費電力Ｐａ１（ｗ）を求めるには、フレー
ム周波数をＦ、走査電極数をＹｎとすると、上記の容量
Ｃａへの充電はアドレス電極Ａｉにとり１フレーム毎に
Ｙｎ／２回行われるので、
ルギである消費電力Ｐａ１（ｗ）を求めるには、フレー
ム周波数をＦ、走査電極数をＹｎとすると、上記の容量
Ｃａへの充電はアドレス電極Ａｉにとり１フレーム毎に
Ｙｎ／２回行われるので、
【００３８】
【数３】
【００３９】となる。
【００４０】即ち、隣接するアドレス電極ＡｉとＡｉ＋
１とに同時に逆極性のアドレス電圧パルスが印加する為
に、電源Ｖａから隣接電極間の容量Ｃａに対して−Ｖａ
から＋Ｖａまで充電電流を供給することになる。
１とに同時に逆極性のアドレス電圧パルスが印加する為
に、電源Ｖａから隣接電極間の容量Ｃａに対して−Ｖａ
から＋Ｖａまで充電電流を供給することになる。
【００４１】図９は、アドレス電極と対向するＸ電極及
び走査電極との間の容量Ｃｇを充電する場合の等価回路
図である。図１０は、上記の千鳥格子の表示パターンに
おける容量Ｃｇに対するアドレス期間での駆動パルス信
号を示す図である。また、図１１は、図９の回路におけ
る充電電流の波形図である。図９、１０、１１に従っ
て、アドレス電極と対向電極との間の容量Ｃｇに対する
充電の電力を以下の様に求める。
び走査電極との間の容量Ｃｇを充電する場合の等価回路
図である。図１０は、上記の千鳥格子の表示パターンに
おける容量Ｃｇに対するアドレス期間での駆動パルス信
号を示す図である。また、図１１は、図９の回路におけ
る充電電流の波形図である。図９、１０、１１に従っ
て、アドレス電極と対向電極との間の容量Ｃｇに対する
充電の電力を以下の様に求める。
【００４２】この例では、対向電極の電位が固定の０ｖ
であるので、その等価回路図は図９の様に単純になる。
即ち、アドレス電極Ａｉのドライバ４０から寄生抵抗Ｒ
ａを介して対向電極間容量Ｃｇを電流ｉｇで充電するモ
デルである。上記と同様に、電流ｉｇは、
であるので、その等価回路図は図９の様に単純になる。
即ち、アドレス電極Ａｉのドライバ４０から寄生抵抗Ｒ
ａを介して対向電極間容量Ｃｇを電流ｉｇで充電するモ
デルである。上記と同様に、電流ｉｇは、
【００４３】
【数４】
【００４４】となる。即ち、図１１に示される通り、時
定数がＣｇＲａで表され比較的速く終息する。この場合
は、容量Ｃｇの反対側の電極の電位は接地電位に固定で
あるので、実質的な充電は０ｖからＶａまでである。
定数がＣｇＲａで表され比較的速く終息する。この場合
は、容量Ｃｇの反対側の電極の電位は接地電位に固定で
あるので、実質的な充電は０ｖからＶａまでである。
【００４５】そこで、１回のアドレスパルス印加により
電源から供給されるエネルギＥｇは、
電源から供給されるエネルギＥｇは、
【００４６】
【数５】
【００４７】となる。従って単位時間当たりの消費エネ
ルギである消費電力Ｐｇ（ｗ）を求めるには、フレーム
周波数をＦ、走査電極数をＹｎとすると、上記の容量Ｃ
ｇへの充電はアドレス電極Ａｉにとって１フレーム毎に
Ｙｎ／２回行われるので、
ルギである消費電力Ｐｇ（ｗ）を求めるには、フレーム
周波数をＦ、走査電極数をＹｎとすると、上記の容量Ｃ
ｇへの充電はアドレス電極Ａｉにとって１フレーム毎に
Ｙｎ／２回行われるので、
【００４８】
【数６】
【００４９】となる。
【００５０】図２の断面図に示した通り、一般に、誘電
体で覆われた隣接アドレス電極間の容量Ｃａは、放電ガ
スが存在する対向電極間容量Ｃｇよりも２倍程度大き
い。従って、上記の数式３と６を比較すると、アドレス
電極Ａｉにアドレスパルスを印加するときのトータルの
消費電力Ｐ＝Ｐａ１＋Ｐｇの内、隣接間容量Ｃａの充電
に要する消費電力Ｐａ１が多くの部分を占めることにな
る。従って、この消費電力Ｐａ１を小さくすることによ
り、トータルのアドレス電極駆動の為の消費電力を効率
的に削減することができる。
体で覆われた隣接アドレス電極間の容量Ｃａは、放電ガ
スが存在する対向電極間容量Ｃｇよりも２倍程度大き
い。従って、上記の数式３と６を比較すると、アドレス
電極Ａｉにアドレスパルスを印加するときのトータルの
消費電力Ｐ＝Ｐａ１＋Ｐｇの内、隣接間容量Ｃａの充電
に要する消費電力Ｐａ１が多くの部分を占めることにな
る。従って、この消費電力Ｐａ１を小さくすることによ
り、トータルのアドレス電極駆動の為の消費電力を効率
的に削減することができる。
【００５１】図１２は、本発明の原理を説明する為の等
価回路図である。隣接アドレス電極間容量Ｃａへの充電
・放電で説明した通り、隣接するアドレス電極に同時に
逆極性のパルスが印加されるので、等価的には電源Ｖａ
から容量Ｃａに対して電圧２Ｖａ分の充電が必要にな
る。そこで、図１２中に矢印で示す通り、時刻ｔ０から
アドレスパルスを印加する直前に、容量Ｃａの両電極を
短絡することで両電極の電位を同等にする。その後、パ
ルスを印加することで、容量Ｃａに対しては電圧Ｖａ分
の充電で足りることになる。
価回路図である。隣接アドレス電極間容量Ｃａへの充電
・放電で説明した通り、隣接するアドレス電極に同時に
逆極性のパルスが印加されるので、等価的には電源Ｖａ
から容量Ｃａに対して電圧２Ｖａ分の充電が必要にな
る。そこで、図１２中に矢印で示す通り、時刻ｔ０から
アドレスパルスを印加する直前に、容量Ｃａの両電極を
短絡することで両電極の電位を同等にする。その後、パ
ルスを印加することで、容量Ｃａに対しては電圧Ｖａ分
の充電で足りることになる。
【００５２】図１３は、その原理に従うアドレス電圧パ
ルスの波形例を示す図である。この波形例では、アドレ
ス電極Ａｉにアドレスパルス信号を印加する前に隣接す
るアドレス電極Ａｉ＋１のアドレスパルス信号を終了さ
せ、共に接地電位になる様にしている。この意味は、図
１３中の時刻ｔ０’時には、それぞれのドライバ４０、
４１の接地点を介して容量Ｃａの両電極が短絡されるこ
とを意味する。その結果、時刻ｔ０時にアドレス電極Ａ
ｉから見てアドレス電極Ａｉ＋１の電位がＶａ分高い状
態であったのが、時刻ｔ０’時には同等になったことを
意味する。従って、図１３のパルス波形を、時刻ｔ０’
時に共にＨレベル（電源Ｖａレベル）になる様にしても
同様の効果が現れる。
ルスの波形例を示す図である。この波形例では、アドレ
ス電極Ａｉにアドレスパルス信号を印加する前に隣接す
るアドレス電極Ａｉ＋１のアドレスパルス信号を終了さ
せ、共に接地電位になる様にしている。この意味は、図
１３中の時刻ｔ０’時には、それぞれのドライバ４０、
４１の接地点を介して容量Ｃａの両電極が短絡されるこ
とを意味する。その結果、時刻ｔ０時にアドレス電極Ａ
ｉから見てアドレス電極Ａｉ＋１の電位がＶａ分高い状
態であったのが、時刻ｔ０’時には同等になったことを
意味する。従って、図１３のパルス波形を、時刻ｔ０’
時に共にＨレベル（電源Ｖａレベル）になる様にしても
同様の効果が現れる。
【００５３】図１４は、前述の図８に対応する等価回路
図である。図中（ａ）は時刻ｔ０の時で、容量Ｃａは図
に示した方向に充電されている。図中（ｂ）の時刻ｔ
０’には、容量Ｃａがグランド電位に接続され、充電電
荷が放電され、容量Ｃａの電極はグランド電位に近づく
或いはグランド電位になる。そして、その状態から、時
刻ｔ１では電源Ｖａから電流ｉａ２により電圧Ｖａまで
充電される。
図である。図中（ａ）は時刻ｔ０の時で、容量Ｃａは図
に示した方向に充電されている。図中（ｂ）の時刻ｔ
０’には、容量Ｃａがグランド電位に接続され、充電電
荷が放電され、容量Ｃａの電極はグランド電位に近づく
或いはグランド電位になる。そして、その状態から、時
刻ｔ１では電源Ｖａから電流ｉａ２により電圧Ｖａまで
充電される。
【００５４】上記の原理に従って、本発明の駆動方式の
場合のアドレス電極の駆動の為の消費電力を求める。先
ず、充電の電流ｉａ２は、
場合のアドレス電極の駆動の為の消費電力を求める。先
ず、充電の電流ｉａ２は、
【００５５】
【数７】
【００５６】になる。電圧値がＶａであり、２Ｖａでな
い点が従来例と異なる。この電流波形は、図１１のｉａ
２に示される通り、時定数は２ＣａＲａで電流ｉａ１に
等しいが、最初のピーク電流が半分であり、相対的に小
さい波形形状になる。そこで、１回のアドレスパルス印
加により電源から供給されるエネルギＥａ２は、
い点が従来例と異なる。この電流波形は、図１１のｉａ
２に示される通り、時定数は２ＣａＲａで電流ｉａ１に
等しいが、最初のピーク電流が半分であり、相対的に小
さい波形形状になる。そこで、１回のアドレスパルス印
加により電源から供給されるエネルギＥａ２は、
【００５７】
【数８】
【００５８】となる。その結果、単位時間当たりの消費
エネルギである消費電力Ｐａ２は、
エネルギである消費電力Ｐａ２は、
【００５９】
【数９】
【００６０】となる。
【００６１】即ち、本発明の原理に従えば、数式３と数
式９との比較から明らかな通り、隣接アドレス電極間の
容量に対しては、消費電力が１／２になっている。上記
の計算は、時刻ｔ０’において容量Ｃａの電荷が完全に
放電してしまったと仮定している。従って、時刻ｔ０’
の期間が短いと、その分消費電力の削減量も少なくな
る。
式９との比較から明らかな通り、隣接アドレス電極間の
容量に対しては、消費電力が１／２になっている。上記
の計算は、時刻ｔ０’において容量Ｃａの電荷が完全に
放電してしまったと仮定している。従って、時刻ｔ０’
の期間が短いと、その分消費電力の削減量も少なくな
る。
【００６２】図１５は、隣接するアドレス電極の駆動パ
ルス波形の種々の関係Ｗ１〜Ｗ７を示した図である。そ
して、図１６はそれぞれの関係Ｗ１〜Ｗ７におけるアド
レスドライバの消費電力の相対値を示すグラフ図であ
る。
ルス波形の種々の関係Ｗ１〜Ｗ７を示した図である。そ
して、図１６はそれぞれの関係Ｗ１〜Ｗ７におけるアド
レスドライバの消費電力の相対値を示すグラフ図であ
る。
【００６３】図１５では、説明の便宜上、両アドレス電
極Ａｉ，Ａｉ＋１の駆動パルス波形が同じ傾きで立ち上
がり、立ち下がる例で示されている。関係Ｗ４は、両駆
動パルス波形が同時に立ち上がりと立ち下がりが開始
し、終了する場合で、従来例として図６、７、８に説明
した場合と同等である。従って、図１６に示した通り、
消費電力は最大になる。
極Ａｉ，Ａｉ＋１の駆動パルス波形が同じ傾きで立ち上
がり、立ち下がる例で示されている。関係Ｗ４は、両駆
動パルス波形が同時に立ち上がりと立ち下がりが開始
し、終了する場合で、従来例として図６、７、８に説明
した場合と同等である。従って、図１６に示した通り、
消費電力は最大になる。
【００６４】それに対して、関係Ｗ１の場合は、アドレ
ス電極Ａｉ＋１の駆動パルス波形の立ち下がりが終了し
た後にアドレス電極Ａｉの駆動パルス波形の立ち上がり
が開始する例である。関係Ｗ２の場合は、立ち下がりの
終了と開始が略同時の例である。また、関係Ｗ３は、ア
ドレス電極Ａｉ＋１の駆動パルス波形の立ち下がりが開
始した後に所定時間後にアドレス電極Ａｉの立ち上がり
が開始する例である。関係Ｗ１，Ｗ２，Ｗ３の場合は、
駆動パルス波形がＬレベル側で一致する期間を有してい
る。
ス電極Ａｉ＋１の駆動パルス波形の立ち下がりが終了し
た後にアドレス電極Ａｉの駆動パルス波形の立ち上がり
が開始する例である。関係Ｗ２の場合は、立ち下がりの
終了と開始が略同時の例である。また、関係Ｗ３は、ア
ドレス電極Ａｉ＋１の駆動パルス波形の立ち下がりが開
始した後に所定時間後にアドレス電極Ａｉの立ち上がり
が開始する例である。関係Ｗ１，Ｗ２，Ｗ３の場合は、
駆動パルス波形がＬレベル側で一致する期間を有してい
る。
【００６５】それらとは逆に、関係Ｗ５では、アドレス
電極Ａｉの駆動パルス波形の立ち上がりが開始した後所
定時間後にアドレス電極Ａｉ＋１の駆動パルス波形の立
ち下がりが開始する例である。関係Ｗ６では、立ち下が
りの開始と立ち上がりの開始が略同時の例である。そし
て、関係Ｗ７は、アドレス電極Ａｉの駆動パルス波形の
立ち上がりが終了した後にアドレス電極Ａｉ＋１の駆動
パルス波形の立ち下がりが開始する例である。これらの
関係Ｗ５，Ｗ６，Ｗ７では、駆動パルス波形がＨレベル
側で一致する期間を有している。従って、電源Ｖａまた
はその共通接続配線を介して容量Ｃａが短絡される。
電極Ａｉの駆動パルス波形の立ち上がりが開始した後所
定時間後にアドレス電極Ａｉ＋１の駆動パルス波形の立
ち下がりが開始する例である。関係Ｗ６では、立ち下が
りの開始と立ち上がりの開始が略同時の例である。そし
て、関係Ｗ７は、アドレス電極Ａｉの駆動パルス波形の
立ち上がりが終了した後にアドレス電極Ａｉ＋１の駆動
パルス波形の立ち下がりが開始する例である。これらの
関係Ｗ５，Ｗ６，Ｗ７では、駆動パルス波形がＨレベル
側で一致する期間を有している。従って、電源Ｖａまた
はその共通接続配線を介して容量Ｃａが短絡される。
【００６６】図１６に示した通り、関係Ｗ４の場合の消
費電力を頂点にして、関係Ｗ１または関係Ｗ７になるほ
ど消費電力は小さくなる。これは、既に説明したとお
り、図１４の時刻ｔ０’の時の短絡期間を長くすれば消
費電力が少なくなることを意味する。そして、ある程度
の時間差になると消費電力の減少が飽和している。
費電力を頂点にして、関係Ｗ１または関係Ｗ７になるほ
ど消費電力は小さくなる。これは、既に説明したとお
り、図１４の時刻ｔ０’の時の短絡期間を長くすれば消
費電力が少なくなることを意味する。そして、ある程度
の時間差になると消費電力の減少が飽和している。
【００６７】図１７は、一般的なアドレスドライバ回路
図である。アドレス電極ＡｉとＡｉ＋１に接続されるド
ライバ回路は、例えばＮ型のプルアップトランジスタＱ
１，Ｑ１１とＮ型のプルダウントランジスタＱ２，Ｑ１
２と、それらのトランジスタのゲートに逆極性の信号を
与える為のインバータ４２、４３等を少なくとも有す
る。図１５の例では、プルアップトランジスタＱ１がオ
ンして駆動電流４４によりアドレス電極Ａｉの電位が立
ち上げられる。また、プルダウントランジスタＱ１２が
オンして駆動電流４５によりアドレス電極Ａｉ＋１の電
位が立ち下げられる。従って、図１５の関係Ｗ１〜Ｗ７
は、図１７のトランジスタＱ１とＱ１２がオンするタイ
ミングを変えることにより実現される。
図である。アドレス電極ＡｉとＡｉ＋１に接続されるド
ライバ回路は、例えばＮ型のプルアップトランジスタＱ
１，Ｑ１１とＮ型のプルダウントランジスタＱ２，Ｑ１
２と、それらのトランジスタのゲートに逆極性の信号を
与える為のインバータ４２、４３等を少なくとも有す
る。図１５の例では、プルアップトランジスタＱ１がオ
ンして駆動電流４４によりアドレス電極Ａｉの電位が立
ち上げられる。また、プルダウントランジスタＱ１２が
オンして駆動電流４５によりアドレス電極Ａｉ＋１の電
位が立ち下げられる。従って、図１５の関係Ｗ１〜Ｗ７
は、図１７のトランジスタＱ１とＱ１２がオンするタイ
ミングを変えることにより実現される。
【００６８】また、本発明は、立ち上がりと立ち下がり
のタイミングが同等であっても、その波形の傾きに大き
な差があると同等の効果を発揮する。即ち、立ち下がり
が急峻で立ち上がりが緩慢である等の関係をもつ駆動パ
ルス信号である。そのような駆動パルス信号は、例え
ば、図１７のドライバ回路のプルダウントランジスタの
サイズを大きくし或いはそのオン抵抗を小さくし、プル
アップトランジスタのサイズを小さくし或いはそのオン
抵抗を大きくして、時定数を異ならせることにより形成
することができる。更に、他の方法としては、それらの
ドライバトランジスタの前段の入力信号自体に傾きの差
を持たせることにより、同様に立ち上がりと立ち下がり
の時定数を異ならせることができる。
のタイミングが同等であっても、その波形の傾きに大き
な差があると同等の効果を発揮する。即ち、立ち下がり
が急峻で立ち上がりが緩慢である等の関係をもつ駆動パ
ルス信号である。そのような駆動パルス信号は、例え
ば、図１７のドライバ回路のプルダウントランジスタの
サイズを大きくし或いはそのオン抵抗を小さくし、プル
アップトランジスタのサイズを小さくし或いはそのオン
抵抗を大きくして、時定数を異ならせることにより形成
することができる。更に、他の方法としては、それらの
ドライバトランジスタの前段の入力信号自体に傾きの差
を持たせることにより、同様に立ち上がりと立ち下がり
の時定数を異ならせることができる。
【００６９】さて、従来の隣接するアドレス電極の駆動
パルス信号が同時に立ち上がりと立ち下がりを行う場合
は消費電力が大きくなる点を説明した。しかし、従来に
おいて、回路定数のバラツキやトランジスタのサイズの
バラツキ等により、無視できる程度に両駆動パルス信号
のタイミングがずれていたり、立ち上がりと立ち下がり
の傾きに差がある場合も考えられる。しかしながら、本
発明の原理を利用する場合は、駆動パルス信号のタイミ
ングのずれ量は意図的に大きくなるように設計される。
また、傾きに大きな差がある様に設計される。あるい
は、駆動パルス信号のタイミングをずらして且つ傾きに
差をつけることが行われる。
パルス信号が同時に立ち上がりと立ち下がりを行う場合
は消費電力が大きくなる点を説明した。しかし、従来に
おいて、回路定数のバラツキやトランジスタのサイズの
バラツキ等により、無視できる程度に両駆動パルス信号
のタイミングがずれていたり、立ち上がりと立ち下がり
の傾きに差がある場合も考えられる。しかしながら、本
発明の原理を利用する場合は、駆動パルス信号のタイミ
ングのずれ量は意図的に大きくなるように設計される。
また、傾きに大きな差がある様に設計される。あるい
は、駆動パルス信号のタイミングをずらして且つ傾きに
差をつけることが行われる。
【００７０】本発明者等が実験により確認したＰＤＰの
例では、例えばパルス幅に対して５％以上のずれを持た
せることで大きな消費電力の削減を得ることができた。
また、タイミングのずれの方向と傾きの差の方向を、本
発明の原理に従う様に組み合わせることで、より大きな
消費電力の削減を得ることもできた。
例では、例えばパルス幅に対して５％以上のずれを持た
せることで大きな消費電力の削減を得ることができた。
また、タイミングのずれの方向と傾きの差の方向を、本
発明の原理に従う様に組み合わせることで、より大きな
消費電力の削減を得ることもできた。
【００７１】更に、本発明の消費電力の実質的な削減
は、隣接するアドレス電極の波形が逆相に変化する時の
クロスポイントの電圧レベルが、波形の高いレベル（電
源電圧）に対して相対的にどのようなレベルに位置する
かに注目することで、より確実に達成するとができる。
即ち、クロスポイントの電位を、波形の高電位側（電源
電位）に近づけるか、または低電位（接地電位）に近づ
けるかにより、消費電力を削減できる。特に、クロスポ
イントの電圧を、立ち上がり電圧または立ち下がり電圧
の９０％以上にするか、或いは１０％以下にした場合
に、大幅な消費電力の削減が達成できる。
は、隣接するアドレス電極の波形が逆相に変化する時の
クロスポイントの電圧レベルが、波形の高いレベル（電
源電圧）に対して相対的にどのようなレベルに位置する
かに注目することで、より確実に達成するとができる。
即ち、クロスポイントの電位を、波形の高電位側（電源
電位）に近づけるか、または低電位（接地電位）に近づ
けるかにより、消費電力を削減できる。特に、クロスポ
イントの電圧を、立ち上がり電圧または立ち下がり電圧
の９０％以上にするか、或いは１０％以下にした場合
に、大幅な消費電力の削減が達成できる。
【００７２】通常、当業者は、パルス波形が立ち上がる
時、Ｌレベルから振幅電圧の１０％を過ぎると立ち上が
りが開始したとみなし、９０％を過ぎると立ち上がりが
終了したとみなす場合がある。また、パルス波形が立ち
下がる時、Ｈレベルから振幅電圧の９０％を過ぎると立
ち下がりが開始したとみなし、１０％を過ぎると立ち下
がりが終了したとみなす場合がある。これらの１０％、
９０％の値は、通常のＣＲ時定数回路の過渡応答におい
て、立ち上がりまたは立ち下がりの波形形状の実質的な
変化の開始または終了点であることにより設定されたも
のである。従って、かかる意味でいうと、クロスポイン
トが１０％以下の場合は、立ち下がりが終了してから立
ち上がりが開始することを意味する。逆に、クロスポイ
ントが９０％以上の場合は、立ち上がりが終了してから
立ち下がりが開始することを意味する。
時、Ｌレベルから振幅電圧の１０％を過ぎると立ち上が
りが開始したとみなし、９０％を過ぎると立ち上がりが
終了したとみなす場合がある。また、パルス波形が立ち
下がる時、Ｈレベルから振幅電圧の９０％を過ぎると立
ち下がりが開始したとみなし、１０％を過ぎると立ち下
がりが終了したとみなす場合がある。これらの１０％、
９０％の値は、通常のＣＲ時定数回路の過渡応答におい
て、立ち上がりまたは立ち下がりの波形形状の実質的な
変化の開始または終了点であることにより設定されたも
のである。従って、かかる意味でいうと、クロスポイン
トが１０％以下の場合は、立ち下がりが終了してから立
ち上がりが開始することを意味する。逆に、クロスポイ
ントが９０％以上の場合は、立ち上がりが終了してから
立ち下がりが開始することを意味する。
【００７３】図２６は、上記の観点から得られる隣接す
るアドレス電極の波形の例を示す図である。いずれの波
形の、クロスポイントＣＰの電位が、波形の高電位の９
０％以上または１０％以下になっている。図中（ａ）と
（ｂ）は、立ち上がりが傾斜して、立ち下がりが急峻の
例である。また、図中（ｃ）と（ｄ）は、立ち上がりが
急峻で、立ち下がりが傾斜している例である。図中
（ｅ）と（ｆ）は、立ち上がりと立ち下がりが共に傾斜
している例である。更に、図示しないが、アドレス電極
ＡｉとＡｉ＋１の振幅が異なる場合は、いずれかの振幅
電圧の１０％以下または９０％以上にすることでもよ
い。
るアドレス電極の波形の例を示す図である。いずれの波
形の、クロスポイントＣＰの電位が、波形の高電位の９
０％以上または１０％以下になっている。図中（ａ）と
（ｂ）は、立ち上がりが傾斜して、立ち下がりが急峻の
例である。また、図中（ｃ）と（ｄ）は、立ち上がりが
急峻で、立ち下がりが傾斜している例である。図中
（ｅ）と（ｆ）は、立ち上がりと立ち下がりが共に傾斜
している例である。更に、図示しないが、アドレス電極
ＡｉとＡｉ＋１の振幅が異なる場合は、いずれかの振幅
電圧の１０％以下または９０％以上にすることでもよ
い。
【００７４】上記した様な波形になる様に設計すること
により、隣接容量に対するアドレスドライバの消費電力
は、実質的に半分またはそれに近い程度の削減が見込ま
れる。
により、隣接容量に対するアドレスドライバの消費電力
は、実質的に半分またはそれに近い程度の削減が見込ま
れる。
【００７５】［駆動パルス波形の例］図１８乃至図２１
は、アドレス電極の駆動パルス波形の例を示す図であ
る。これらの例では、立ち上がりと立ち下がりとは垂直
になる場合で示されていて、隣接アドレス電極の駆動パ
ルス波形のタイミングを種々変更した例である。これら
の図中のｔ１〜ｔ７は、図４で示した走査期間の切り換
えのタイミングを示す。また、これらの駆動パルス波形
は、図５の千鳥格子の表示パターンの例の場合である。
は、アドレス電極の駆動パルス波形の例を示す図であ
る。これらの例では、立ち上がりと立ち下がりとは垂直
になる場合で示されていて、隣接アドレス電極の駆動パ
ルス波形のタイミングを種々変更した例である。これら
の図中のｔ１〜ｔ７は、図４で示した走査期間の切り換
えのタイミングを示す。また、これらの駆動パルス波形
は、図５の千鳥格子の表示パターンの例の場合である。
【００７６】図１８では、切り換えのタイミングｔ１〜
ｔ７では、アドレス電極Ａｉ、Ａｉ＋１の駆動パルス信
号は、共にＬレベルになる期間を有する。この例は、図
１５に示した関係Ｗ１と同じ関係を持つ。従って、駆動
パルス信号はデューティ比が低くなっている。図１７に
示したドライバ回路の例では、プルアップトランジスタ
がオンするタイミングが遅く、プルダウントランジスタ
がオンするタイミングが速くなる様に、回路が設計され
る。
ｔ７では、アドレス電極Ａｉ、Ａｉ＋１の駆動パルス信
号は、共にＬレベルになる期間を有する。この例は、図
１５に示した関係Ｗ１と同じ関係を持つ。従って、駆動
パルス信号はデューティ比が低くなっている。図１７に
示したドライバ回路の例では、プルアップトランジスタ
がオンするタイミングが遅く、プルダウントランジスタ
がオンするタイミングが速くなる様に、回路が設計され
る。
【００７７】図１９では、切り換えのタイミングｔ１〜
ｔ７では、アドレス電極Ａｉ、Ａｉ＋１の駆動パルス信
号は、共にＨレベル（Ｖａレベル）になる期間を有す
る。この例は、図１５に示した関係Ｗ７と同じ関係を持
つ。従って、駆動パルス信号はデューティ比が高くなっ
ている。図１７に示したドライバ回路の例では、プルア
ップトランジスタがオンするタイミングが速く、プルダ
ウントランジスタがオンするタイミングが遅くなる様
に、回路が設計される。
ｔ７では、アドレス電極Ａｉ、Ａｉ＋１の駆動パルス信
号は、共にＨレベル（Ｖａレベル）になる期間を有す
る。この例は、図１５に示した関係Ｗ７と同じ関係を持
つ。従って、駆動パルス信号はデューティ比が高くなっ
ている。図１７に示したドライバ回路の例では、プルア
ップトランジスタがオンするタイミングが速く、プルダ
ウントランジスタがオンするタイミングが遅くなる様
に、回路が設計される。
【００７８】図２０では、切り換えのタイミングｔ１〜
ｔ７では、アドレス電極Ａｉ、Ａｉ＋１の駆動パルス信
号は、共にＬレベルになる期間（ｔ１，ｔ３，ｔ５，ｔ
７）と共にＨレベル（Ｖａレベル）になる期間（ｔ２，
ｔ４，ｔ６）とを有する。従って、この例は図１５に示
した関係Ｗ１とＷ７を混在させている。従って、図１７
に示したドライバ回路の例では、アドレス電極Ａｉのド
ライバ回路は、プルアップトランジスタがオンするタイ
ミング及びプルダウントランジスタがオンするタイミン
グが遅くなる様に、回路が設計される。また、アドレス
電極Ａｉ＋１のドライブ回路は、それらのタイミングが
速くなる様に回路が設計される。
ｔ７では、アドレス電極Ａｉ、Ａｉ＋１の駆動パルス信
号は、共にＬレベルになる期間（ｔ１，ｔ３，ｔ５，ｔ
７）と共にＨレベル（Ｖａレベル）になる期間（ｔ２，
ｔ４，ｔ６）とを有する。従って、この例は図１５に示
した関係Ｗ１とＷ７を混在させている。従って、図１７
に示したドライバ回路の例では、アドレス電極Ａｉのド
ライバ回路は、プルアップトランジスタがオンするタイ
ミング及びプルダウントランジスタがオンするタイミン
グが遅くなる様に、回路が設計される。また、アドレス
電極Ａｉ＋１のドライブ回路は、それらのタイミングが
速くなる様に回路が設計される。
【００７９】図２１は、図２０の例と反対の関係に相当
する。即ち、図２０では、アドレス電極Ａｉの駆動パル
ス信号が遅く、アドレス電極Ａｉ＋１の駆動パルス信号
が速くなるようになっているが、図２１では、アドレス
電極Ａｉの駆動パルス信号が速く、アドレス電極Ａｉ＋
１の駆動パルス信号が遅くなるようになっている。
する。即ち、図２０では、アドレス電極Ａｉの駆動パル
ス信号が遅く、アドレス電極Ａｉ＋１の駆動パルス信号
が速くなるようになっているが、図２１では、アドレス
電極Ａｉの駆動パルス信号が速く、アドレス電極Ａｉ＋
１の駆動パルス信号が遅くなるようになっている。
【００８０】図１８乃至図２１の駆動パルス信号の例で
は、アドレス電極の駆動パルス信号と共に走査電極Ｙの
駆動パルス信号も示している。ここで特徴的な点は、図
１８の場合は両方の駆動パルス信号が共にＨレベルにな
る期間がないので、走査電極Ｙの駆動パルス信号パルス
の幅は狭くなっていないが、図１９〜２１の場合は、両
駆動パルス信号が共にＨレベルになる期間では走査電極
が負のレベルに駆動されない様に制御されている。これ
は、隣接するアドレス電極が共に負のレベルの時に走査
電極がＨレベルになると、両方のアドレス電極に対して
放電電圧が印加されて点灯する可能性があるからであ
る。
は、アドレス電極の駆動パルス信号と共に走査電極Ｙの
駆動パルス信号も示している。ここで特徴的な点は、図
１８の場合は両方の駆動パルス信号が共にＨレベルにな
る期間がないので、走査電極Ｙの駆動パルス信号パルス
の幅は狭くなっていないが、図１９〜２１の場合は、両
駆動パルス信号が共にＨレベルになる期間では走査電極
が負のレベルに駆動されない様に制御されている。これ
は、隣接するアドレス電極が共に負のレベルの時に走査
電極がＨレベルになると、両方のアドレス電極に対して
放電電圧が印加されて点灯する可能性があるからであ
る。
【００８１】図２２と図２３は、アドレス電極の駆動パ
ルス波形の他の例を示す図である。この駆動パルス波形
例は、立ち上がりの傾きと立ち下がりの傾きを異ならせ
た場合の例である。
ルス波形の他の例を示す図である。この駆動パルス波形
例は、立ち上がりの傾きと立ち下がりの傾きを異ならせ
た場合の例である。
【００８２】図２２の例では、駆動パルス信号の波形を
立ち上がりを緩慢にし立ち下がりを急峻にした例であ
る。隣接アドレス電極の駆動パルス信号の立ち上がり開
始と立ち下がり開始が同等であっても、傾きを大きく異
ならせることにより本発明の原理を利用することができ
る。また、立ち上がりを緩慢にして、同時に図中に破線
で示す通り立ち上がりのタイミングを遅らせることで、
消費電力を大きく減らすことができる。
立ち上がりを緩慢にし立ち下がりを急峻にした例であ
る。隣接アドレス電極の駆動パルス信号の立ち上がり開
始と立ち下がり開始が同等であっても、傾きを大きく異
ならせることにより本発明の原理を利用することができ
る。また、立ち上がりを緩慢にして、同時に図中に破線
で示す通り立ち上がりのタイミングを遅らせることで、
消費電力を大きく減らすことができる。
【００８３】図２３の例では、駆動パルス信号の波形を
立ち上がりを急峻にし立ち下がりを緩慢にした例であ
る。その時、破線の如く立ち下がりのタイミングを遅ら
せることで、更に消費電力を大きく減らすことができ
る。この例では、隣接するアドレス電極が共にＨレベル
になる期間があるので、走査電極のパルス幅は狭くなっ
ている。
立ち上がりを急峻にし立ち下がりを緩慢にした例であ
る。その時、破線の如く立ち下がりのタイミングを遅ら
せることで、更に消費電力を大きく減らすことができ
る。この例では、隣接するアドレス電極が共にＨレベル
になる期間があるので、走査電極のパルス幅は狭くなっ
ている。
【００８４】上記した駆動パルス信号の波形例では、タ
イミングを大きくずらしたり、立ち上がりと立ち下がり
の傾きを大きく異ならせたりすることで、消費電力が大
きく減少すると説明した。しかし、アドレス期間では、
プラズマ放電により発生する電荷を壁電荷として残し、
その電荷による電圧に維持放電時の電圧を加えて維持放
電が発生する様にしている。従って、その維持放電が十
分に起きる程度のエネルギーをアドレス期間で供給する
ことが必要である。駆動パルス信号の共通Ｌレベルの期
間が長すぎるとそのエネルギーが不足する。また、駆動
パルス信号の共通Ｈレベルの期間が長い場合も、走査パ
ルス幅が短くなりそのエネルギーが不足する。従って、
本発明によれば、両方のバランスを考慮して、最大限の
消費電力の削減が可能な様にドライバ回路が設計され
る。
イミングを大きくずらしたり、立ち上がりと立ち下がり
の傾きを大きく異ならせたりすることで、消費電力が大
きく減少すると説明した。しかし、アドレス期間では、
プラズマ放電により発生する電荷を壁電荷として残し、
その電荷による電圧に維持放電時の電圧を加えて維持放
電が発生する様にしている。従って、その維持放電が十
分に起きる程度のエネルギーをアドレス期間で供給する
ことが必要である。駆動パルス信号の共通Ｌレベルの期
間が長すぎるとそのエネルギーが不足する。また、駆動
パルス信号の共通Ｈレベルの期間が長い場合も、走査パ
ルス幅が短くなりそのエネルギーが不足する。従って、
本発明によれば、両方のバランスを考慮して、最大限の
消費電力の削減が可能な様にドライバ回路が設計され
る。
【００８５】図２４は、より現実的なアドレス電極の駆
動パルス信号の波形図の例である。図中（ａ）は、立ち
上がりと立ち下がりが略同じタイミングの例であり、図
中（ｂ）は、立ち上がりの開始が立ち下がりよりも遅れ
ている例である。
動パルス信号の波形図の例である。図中（ａ）は、立ち
上がりと立ち下がりが略同じタイミングの例であり、図
中（ｂ）は、立ち上がりの開始が立ち下がりよりも遅れ
ている例である。
【００８６】図２４（ａ）の場合は、立ち上がりの傾き
は多少緩慢であるが、通常のドライバ回路ではプルアッ
プの方が時間を要する場合が多く、単にそれだけでは、
十分な消費電力の削減を実現することが出来ない。
は多少緩慢であるが、通常のドライバ回路ではプルアッ
プの方が時間を要する場合が多く、単にそれだけでは、
十分な消費電力の削減を実現することが出来ない。
【００８７】前述した、クロスポイントのレベルを見る
と、図２４（ａ）におけるクロスポイントの電圧は１６
Ｖで、高電位の６０Ｖの１０％の６Ｖに対して大き過ぎ
るので、消費電力の削減量は小さい。
と、図２４（ａ）におけるクロスポイントの電圧は１６
Ｖで、高電位の６０Ｖの１０％の６Ｖに対して大き過ぎ
るので、消費電力の削減量は小さい。
【００８８】一方、図２４（ｂ）の場合は、明らかに立
ち上がりの開始のタイミングを立ち下がりよりも遅らせ
ているので、十分な消費電力の削減を実現できた。両方
の例の信号レベルが５０％の時点での遅延時間は、
（ａ）が６５ｎｓｅｃ程度であるのに対して、（ｂ）の
例では１８０ｎｓｅｃ程度と大きくなっている。この例
では、パルス幅が３０００ｎｓｅｃ程度であり、（ｂ）
の例では約５％以上の遅延になっている。
ち上がりの開始のタイミングを立ち下がりよりも遅らせ
ているので、十分な消費電力の削減を実現できた。両方
の例の信号レベルが５０％の時点での遅延時間は、
（ａ）が６５ｎｓｅｃ程度であるのに対して、（ｂ）の
例では１８０ｎｓｅｃ程度と大きくなっている。この例
では、パルス幅が３０００ｎｓｅｃ程度であり、（ｂ）
の例では約５％以上の遅延になっている。
【００８９】更に、クロスポイントのレベルを見ると、
図２４（ｂ）におけるクロスポイントの電圧は２Ｖで、
高電位の６０Ｖの１０％の６Ｖに対して十分小さく、消
費電力の削減量は大きい。
図２４（ｂ）におけるクロスポイントの電圧は２Ｖで、
高電位の６０Ｖの１０％の６Ｖに対して十分小さく、消
費電力の削減量は大きい。
【００９０】［アドレスドライバ回路］図２５は、アド
レスドライバの具体的な回路図の例である。この例で
は、プルアップ用のＮ型トランジスタＮ２とプルダウン
用のＮ型トランジスタＮ１とがアドレス電極Ａｉに接続
されている出力端ＤＯに接続されている。プルダウン用
トランジスタＮ１のゲートには、表示データ信号Ｄａｔ
ａがＮＡＮＤ５４とインバータ５５を介して直接供給さ
れる。表示データ信号ＤａｔａがＨレベルの時に、トラ
ンジスタＮ１のゲート電圧がＨレベルになり導通して、
ダイオードＤ３を経由してアドレス電極Ａｉを接地電位
に立ち下げる。
レスドライバの具体的な回路図の例である。この例で
は、プルアップ用のＮ型トランジスタＮ２とプルダウン
用のＮ型トランジスタＮ１とがアドレス電極Ａｉに接続
されている出力端ＤＯに接続されている。プルダウン用
トランジスタＮ１のゲートには、表示データ信号Ｄａｔ
ａがＮＡＮＤ５４とインバータ５５を介して直接供給さ
れる。表示データ信号ＤａｔａがＨレベルの時に、トラ
ンジスタＮ１のゲート電圧がＨレベルになり導通して、
ダイオードＤ３を経由してアドレス電極Ａｉを接地電位
に立ち下げる。
【００９１】一方、プルアップ用のトランジスタＮ２
は、そのソース端子がアドレス電極Ａｉに接続されてい
る。従って、ソース端子がＶａレベル近傍まで上昇して
も導通状態を保つ必要がある。従って、Ｎ型トランジス
タＮ３、Ｐ型トランジスタＰ１及び抵抗Ｒ１〜Ｒ４によ
り、プルアップトランジスタＮ２のゲート電極に電源Ｖ
ａに近い電位が印加される様になっている。表示データ
信号ＤａｔａがＬレベルの時、トランジスタＮ３が導通
し、抵抗Ｒ１，Ｒ２で分割された低い電圧がＰ型トラン
ジスタＰ１のゲート電極に印加される。その結果、トラ
ンジスタＰ１が導通し、トランジスタＮ２のゲート電圧
を電源Ｖａ近傍に引き上げて、トランジスタＮ２が導通
する。
は、そのソース端子がアドレス電極Ａｉに接続されてい
る。従って、ソース端子がＶａレベル近傍まで上昇して
も導通状態を保つ必要がある。従って、Ｎ型トランジス
タＮ３、Ｐ型トランジスタＰ１及び抵抗Ｒ１〜Ｒ４によ
り、プルアップトランジスタＮ２のゲート電極に電源Ｖ
ａに近い電位が印加される様になっている。表示データ
信号ＤａｔａがＬレベルの時、トランジスタＮ３が導通
し、抵抗Ｒ１，Ｒ２で分割された低い電圧がＰ型トラン
ジスタＰ１のゲート電極に印加される。その結果、トラ
ンジスタＰ１が導通し、トランジスタＮ２のゲート電圧
を電源Ｖａ近傍に引き上げて、トランジスタＮ２が導通
する。
【００９２】上記の説明から明らかな通り、プルアップ
トランジスタＮ２がオンするタイミングは、Ｐ型のトラ
ンジスタＰ１の回路１段分が挿入されている分、プルダ
ウントランジスタＮ１がオンするタイミングよりも遅く
なっている。更に、積極的に本発明の効果を引き出すた
めに、インバータ５３に信号を遅延させる機能を与える
ことも可能である。また、タイミングクロックｃｌｋ
を、奇数アドレス電極と偶数アドレス電極とで変えるこ
とにより、図２０、２１で示した様な駆動パルス信号を
前後にずらすことも可能である。
トランジスタＮ２がオンするタイミングは、Ｐ型のトラ
ンジスタＰ１の回路１段分が挿入されている分、プルダ
ウントランジスタＮ１がオンするタイミングよりも遅く
なっている。更に、積極的に本発明の効果を引き出すた
めに、インバータ５３に信号を遅延させる機能を与える
ことも可能である。また、タイミングクロックｃｌｋ
を、奇数アドレス電極と偶数アドレス電極とで変えるこ
とにより、図２０、２１で示した様な駆動パルス信号を
前後にずらすことも可能である。
【００９３】尚、本発明の動作原理に従えば、アドレス
期間における走査電極Ｙの電圧レベルは図４に示す接地
電位に限定されず、例えば負の電位等の任意の電位に設
定することができる。
期間における走査電極Ｙの電圧レベルは図４に示す接地
電位に限定されず、例えば負の電位等の任意の電位に設
定することができる。
【００９４】
【発明の効果】以上説明した通り、本発明によれば、Ｐ
ＤＰのアドレスドライバの消費電力を大きく削減するこ
とがでる。従って、省電力のフラット表示パネルを提供
することができる。
ＤＰのアドレスドライバの消費電力を大きく削減するこ
とがでる。従って、省電力のフラット表示パネルを提供
することができる。
【図１】ＰＤＰの構造を示す平面図である。
【図２】ＰＤＰの構造を示す断面図である。
【図３】ＰＤＰに駆動回路を接続した表示装置のブロッ
ク図である。
ク図である。
【図４】駆動回路により各電極に与えられる駆動パルス
信号を示した図である。
信号を示した図である。
【図５】充電と放電が最も頻繁に行われる場合の表示パ
ターンを示す図である。
ターンを示す図である。
【図６】アドレス電極の隣接電極間の容量Ｃａを充電・
放電する場合の等価回路図である。
放電する場合の等価回路図である。
【図７】千鳥格子の表示パターンに対するアドレス期間
での駆動パルス信号を示す図である。
での駆動パルス信号を示す図である。
【図８】消費電力を求める為の等価回路図である。
【図９】アドレス電極と対向するＸ電極及び走査電極と
の間の容量Ｃｇを充電する場合の等価回路図である。
の間の容量Ｃｇを充電する場合の等価回路図である。
【図１０】千鳥格子の表示パターンに対するアドレス期
間での駆動パルス信号を示す図である。
間での駆動パルス信号を示す図である。
【図１１】図９の回路における充電電流の波形図であ
る。
る。
【図１２】本発明の原理を説明する為の等価回路図であ
る。
る。
【図１３】本発明の原理を説明する為の等価回路図であ
る。
る。
【図１４】図８に対応する等価回路図である。
【図１５】隣接するアドレス電極の駆動パルス波形の種
々の関係Ｗ１〜Ｗ７を示した図である。
々の関係Ｗ１〜Ｗ７を示した図である。
【図１６】関係Ｗ１〜Ｗ７におけるアドレスドライバの
消費電力の相対値を示すグラフ図である。
消費電力の相対値を示すグラフ図である。
【図１７】一般的なアドレスドライバ回路図である。
【図１８】アドレス電極の駆動パルス波形の例を示す図
である。
である。
【図１９】アドレス電極の駆動パルス波形の例を示す図
である。
である。
【図２０】アドレス電極の駆動パルス波形の例を示す図
である。
である。
【図２１】アドレス電極の駆動パルス波形の例を示す図
である。
である。
【図２２】アドレス電極の駆動パルス波形の他の例を示
す図である。
す図である。
【図２３】アドレス電極の駆動パルス波形の他の例を示
す図である。
す図である。
【図２４】より現実的なアドレス電極の駆動パルス信号
の波形図の例である。
の波形図の例である。
【図２５】アドレスドライバの具体的な回路図の例であ
る。
る。
【図２６】アドレス電極の駆動パルス波形の例を示す図
である。
である。
１１、Ｙ 走査電極 １２、Ｘ Ｘ電極 ２１、Ａ アドレス電極 ４０、４１ アドレスドライバ
Claims (14)
- 【請求項１】複数のアドレス電極と、該アドレス電極に
交差し対向して設けられた複数の走査電極とを有するフ
ラット表示パネルと、 該走査電極に走査タイミングで順次走査パルス信号を与
える走査電極ドライバと、 前記アドレス電極に、前記走査タイミングに同期して表
示データに従うアドレスパルス信号を与えるアドレスド
ライバとを有し、 第一のアドレス電極のアドレスパルス信号の立ち上がり
と、該第一のアドレス電極に隣接する第二のアドレス電
極のアドレスパルス信号の立ち下がりとが、所定の時間
差を有することを特徴とする表示装置。 - 【請求項２】請求項１記載の表示装置において、 前記アドレスドライバは、前記第一のアドレス電極のア
ドレスパルス信号が立ち上がりを開始した後、所定の時
間経過後に、前記第二のアドレス電極のアドレスパルス
信号が立ち下がりを開始する様に該アドレス電極を駆動
することを特徴とする。 - 【請求項３】請求項１記載の表示装置において、 前記アドレスドライバは、前記第二のアドレス電極のア
ドレスパルス信号が立ち下がりを開始した後、所定の時
間経過後に、前記第一のアドレス電極のアドレスパルス
信号が立ち上がりを開始する様に該アドレス電極を駆動
することを特徴とする。 - 【請求項４】請求項１記載の表示装置において、 前記アドレスドライバは、前記第一のアドレス電極のア
ドレスパルス信号が立ち上がりを終了した後に、前記第
二のアドレス電極のアドレスパルス信号が立ち下がりを
開始する様に該アドレス電極を駆動することを特徴とす
る。 - 【請求項５】請求項１記載の表示装置において、 前記アドレスドライバは、前記第二のアドレス電極のア
ドレスパルス信号が立ち下がりを終了した後に、前記第
一のアドレス電極のアドレスパルス信号が立ち上がりを
開始する様に該アドレス電極を駆動することを特徴とす
る。 - 【請求項６】請求項１記載の表示装置において、 前記アドレスドライバは、前記第一及び第二のアドレス
電極のアドレスパルス信号の立ち上がり傾斜が立ち下が
り傾斜よりも緩やかになる様に該アドレス電極を駆動す
ることで、前記所定の時間差を生成することを特徴とす
る。 - 【請求項７】請求項１記載の表示装置において、 前記アドレスドライバは、前記第一及び第二のアドレス
電極のアドレスパルス信号の立ち上がり傾斜が立ち下が
り傾斜よりも急峻になる様に該アドレス電極を駆動する
ことで、前記所定の時間差を生成することを特徴とす
る。 - 【請求項８】請求項１記載の表示装置において、 前記アドレスドライバは、それぞれアドレス電極に接続
されたプルアップトランジスタとプルダウントランジス
タとを有し、前記走査タイミングに対して該プルアップ
トランジスタが導通するタイミングと該プルダウントラ
ンジスタが導通するタイミングとが、前記所定の時間差
を有することを特徴とする。 - 【請求項９】請求項８記載の表示装置において、 前記アドレスドライバのプルアップトランジスタがプル
ダウントランジスタよりも、前記走査タイミングに対し
て、遅く導通することを特徴とする。 - 【請求項１０】請求項８記載の表示装置において、 前記アドレスドライバのプルアップトランジスタがプル
ダウントランジスタよりも、前記走査タイミングに対し
て、速く導通することを特徴とする。 - 【請求項１１】複数のアドレス電極と、該アドレス電極
に交差し放電空間を介して対向して設けられた複数の走
査電極とを有するプラズマディスプレイパネルと、 該走査電極に走査タイミングで順次走査パルス信号を与
える走査電極ドライバと、 前記アドレス電極に、前記走査タイミングに同期して表
示データに従うアドレスパルス信号を与えるアドレスド
ライバとを有し、 第一のアドレス電極のアドレスパルス信号の立ち上がり
と、該第一のアドレス電極に隣接する第二のアドレス電
極のアドレスパルス信号の立ち下がりとが、所定の時間
差を有することを特徴とするＰＤＰ表示装置。 - 【請求項１２】請求項１１記載の表示装置において、 前記アドレスドライバは、前記所定の時間差が、隣接す
る前記アドレス電極の間の容量を充電する為に必要なア
ドレスドライバの消費電力を実質的に減少する程度にな
る様に、設計されていることを特徴とする。 - 【請求項１３】請求項１乃至７に記載の表示装置におい
て、 前記第一のアドレス電極のアドレスパルス信号の立ち上
がりと前記第二のアドレスパルス信号の立ち下がりのク
ロスポイントの電圧が、該第一または第二のアドレス電
極のアドレスパルス信号の立ち上がりまたは立ち下がり
電圧の約１０％以下になることを特徴とする。 - 【請求項１４】請求項１乃至７に記載の表示装置におい
て、 前記第一のアドレス電極のアドレスパルス信号の立ち上
がりと前記第二のアドレスパルス信号の立ち下がりのク
ロスポイントの電圧が、該第一または第二のアドレス電
極のアドレスパルス信号の立ち上がりまたは立ち下がり
電圧の約９０％以上になることを特徴とする。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27194696A JP3447185B2 (ja) | 1996-10-15 | 1996-10-15 | フラット表示パネルを利用した表示装置 |
| US08/816,684 US6624798B1 (en) | 1996-10-15 | 1997-03-13 | Display apparatus with flat display panel |
| EP97301865A EP0837443B1 (en) | 1996-10-15 | 1997-03-19 | Display apparatus with flat display panel |
| DE69736047T DE69736047T2 (de) | 1996-10-15 | 1997-03-19 | Anzeigevorrichtung mit flacher Anzeigetafel |
| TW086103586A TW324091B (en) | 1996-10-15 | 1997-03-21 | Display device with planar display face plate |
| KR1019970024539A KR100336825B1 (ko) | 1996-10-15 | 1997-06-13 | 플랫표시패널을이용한표시장치 |
| KR1020000070553A KR100465943B1 (ko) | 1996-10-15 | 2000-11-24 | 표시장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27194696A JP3447185B2 (ja) | 1996-10-15 | 1996-10-15 | フラット表示パネルを利用した表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10123998A true JPH10123998A (ja) | 1998-05-15 |
| JP3447185B2 JP3447185B2 (ja) | 2003-09-16 |
Family
ID=17507034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27194696A Expired - Fee Related JP3447185B2 (ja) | 1996-10-15 | 1996-10-15 | フラット表示パネルを利用した表示装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6624798B1 (ja) |
| EP (1) | EP0837443B1 (ja) |
| JP (1) | JP3447185B2 (ja) |
| KR (2) | KR100336825B1 (ja) |
| DE (1) | DE69736047T2 (ja) |
| TW (1) | TW324091B (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002287691A (ja) * | 2001-03-28 | 2002-10-04 | Nec Corp | データドライバ回路 |
| JP2003043984A (ja) * | 2001-07-27 | 2003-02-14 | Nec Kansai Ltd | 表示パネル駆動装置 |
| US6906706B2 (en) | 1998-12-08 | 2005-06-14 | Fujitsu Limited | Driving method of display panel and display device |
| JP2006018289A (ja) * | 2004-06-30 | 2006-01-19 | Lg Electronics Inc | プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法 |
| JP2006030527A (ja) * | 2004-07-15 | 2006-02-02 | Fujitsu Hitachi Plasma Display Ltd | 駆動回路 |
| JP2007114790A (ja) * | 2005-10-21 | 2007-05-10 | Lg Electronics Inc | プラズマディスプレイ装置 |
| US7420528B2 (en) | 2003-11-24 | 2008-09-02 | Samsung Sdi Co., Ltd. | Driving a plasma display panel (PDP) |
| JP2009237580A (ja) * | 1998-07-29 | 2009-10-15 | Hitachi Ltd | 表示パネルの駆動方法と放電式表示装置 |
| US7663573B2 (en) | 2004-08-27 | 2010-02-16 | Lg Electronics Inc. | Plasma display panel and driving method thereof |
| JP2010139988A (ja) * | 2008-12-15 | 2010-06-24 | Hitachi Plasma Display Ltd | プラズマディスプレイ装置 |
| WO2010073447A1 (ja) * | 2008-12-25 | 2010-07-01 | パナソニック株式会社 | 表示駆動装置、表示モジュールパッケージ、表示パネルモジュール及びテレビセット |
| WO2011046044A1 (ja) * | 2009-10-13 | 2011-04-21 | 学校法人 東洋大学 | 信号線駆動回路 |
| WO2012073477A1 (ja) * | 2010-11-30 | 2012-06-07 | パナソニック株式会社 | プラズマディスプレイ装置およびプラズマディスプレイ装置の駆動方法 |
| WO2012073478A1 (ja) * | 2010-11-30 | 2012-06-07 | パナソニック株式会社 | プラズマディスプレイ装置およびプラズマディスプレイ装置の駆動方法 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020019593A (ko) * | 2000-05-30 | 2002-03-12 | 요트.게.아. 롤페즈 | 지지 전극들 및 지지 회로를 갖는 표시 패널 |
| FR2812963B1 (fr) * | 2000-08-11 | 2003-07-25 | St Microelectronics Sa | Procede et circuit de commande de cellules d'un ecran a plasma |
| US11302253B2 (en) | 2001-09-07 | 2022-04-12 | Joled Inc. | El display apparatus |
| KR100572428B1 (ko) | 2001-09-07 | 2006-04-18 | 마츠시타 덴끼 산교 가부시키가이샤 | Ｅｌ 표시 패널, 그 구동 방법 및 ｅｌ 표시 장치 |
| JP4256099B2 (ja) | 2002-01-31 | 2009-04-22 | 日立プラズマディスプレイ株式会社 | ディスプレイパネル駆動回路及びプラズマディスプレイ |
| JP4268390B2 (ja) * | 2002-02-28 | 2009-05-27 | パイオニア株式会社 | 表示パネルの駆動装置 |
| JP4468094B2 (ja) * | 2003-09-26 | 2010-05-26 | 日立プラズマディスプレイ株式会社 | 負荷駆動回路及びそれを用いたディスプレイ装置 |
| WO2006013658A1 (ja) * | 2004-08-05 | 2006-02-09 | Fujitsu Hitachi Plasma Display Limited | フラットディスプレイ装置およびその駆動方法 |
| KR100774909B1 (ko) * | 2004-11-16 | 2007-11-09 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동방법 |
| TWI319558B (en) * | 2004-11-19 | 2010-01-11 | Lg Electronics Inc | Plasma display device and method for driving the same |
| EP1667097A3 (en) | 2004-12-01 | 2008-01-23 | LG Electronics, Inc. | Plasma display apparatus and driving method thereof |
| KR20060072783A (ko) * | 2004-12-23 | 2006-06-28 | 엘지전자 주식회사 | 플라즈마 표시장치 |
| KR100692867B1 (ko) * | 2005-05-10 | 2007-03-12 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 및 그의 구동 방법 |
| KR20070087706A (ko) * | 2005-05-10 | 2007-08-29 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 및 그의 구동 방법 |
| US8023592B2 (en) * | 2005-08-24 | 2011-09-20 | Beckman Coulter, Inc. | Method and apparatus for finding center amplitude of particle size-representative pulses produced by aperture based sizing system |
| KR100737184B1 (ko) * | 2005-09-23 | 2007-07-10 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 및 그의 구동 방법 |
| KR100829249B1 (ko) * | 2005-09-26 | 2008-05-14 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 및 그의 구동 방법 |
| KR100829019B1 (ko) * | 2005-11-07 | 2008-05-14 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 및 그의 구동 방법 |
| FR2900266A1 (fr) * | 2006-04-19 | 2007-10-26 | St Microelectronics Sa | Procede de commande d'un ecran, en particulier d'un ecran a plasma, et dispositif correspondant |
| KR100862556B1 (ko) * | 2006-05-15 | 2008-10-09 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 |
| CA2772982A1 (en) * | 2009-09-02 | 2011-03-10 | Scobil Industries Corp. | Method and apparatus for driving an electroluminescent display |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4316123A (en) | 1980-01-08 | 1982-02-16 | International Business Machines Corporation | Staggered sustain voltage generator and technique |
| JP2902019B2 (ja) | 1989-12-05 | 1999-06-07 | 日本放送協会 | 気体放電表示パネルの駆動方法および装置 |
| JP3259253B2 (ja) | 1990-11-28 | 2002-02-25 | 富士通株式会社 | フラット型表示装置の階調駆動方法及び階調駆動装置 |
| EP0615221A3 (en) * | 1993-03-12 | 1995-11-29 | Pioneer Electronic Corp | Driving apparatus of plasma display panel. |
| JPH0764508A (ja) | 1993-08-30 | 1995-03-10 | Fujitsu General Ltd | 表示パネルの駆動方法およびその装置 |
| JP2853537B2 (ja) * | 1993-11-26 | 1999-02-03 | 富士通株式会社 | 平面表示装置 |
| JP2743841B2 (ja) * | 1994-07-28 | 1998-04-22 | 日本電気株式会社 | 液晶表示装置 |
| JP2755201B2 (ja) * | 1994-09-28 | 1998-05-20 | 日本電気株式会社 | プラズマディスプレイパネルの駆動回路 |
| JP2822911B2 (ja) * | 1995-03-23 | 1998-11-11 | 日本電気株式会社 | 駆動回路 |
| JP2953342B2 (ja) | 1995-04-28 | 1999-09-27 | 日本電気株式会社 | プラズマディスプレイパネルの駆動方法 |
| JP3499058B2 (ja) * | 1995-09-13 | 2004-02-23 | 富士通株式会社 | プラズマディスプレイの駆動方法及びプラズマディスプレイ装置 |
-
1996
- 1996-10-15 JP JP27194696A patent/JP3447185B2/ja not_active Expired - Fee Related
-
1997
- 1997-03-13 US US08/816,684 patent/US6624798B1/en not_active Expired - Fee Related
- 1997-03-19 EP EP97301865A patent/EP0837443B1/en not_active Expired - Lifetime
- 1997-03-19 DE DE69736047T patent/DE69736047T2/de not_active Expired - Lifetime
- 1997-03-21 TW TW086103586A patent/TW324091B/zh not_active IP Right Cessation
- 1997-06-13 KR KR1019970024539A patent/KR100336825B1/ko not_active IP Right Cessation
-
2000
- 2000-11-24 KR KR1020000070553A patent/KR100465943B1/ko not_active IP Right Cessation
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009237580A (ja) * | 1998-07-29 | 2009-10-15 | Hitachi Ltd | 表示パネルの駆動方法と放電式表示装置 |
| US6906706B2 (en) | 1998-12-08 | 2005-06-14 | Fujitsu Limited | Driving method of display panel and display device |
| JP2002287691A (ja) * | 2001-03-28 | 2002-10-04 | Nec Corp | データドライバ回路 |
| JP4695770B2 (ja) * | 2001-03-28 | 2011-06-08 | パナソニック株式会社 | プラズマディスプレイ装置 |
| JP2003043984A (ja) * | 2001-07-27 | 2003-02-14 | Nec Kansai Ltd | 表示パネル駆動装置 |
| US7420528B2 (en) | 2003-11-24 | 2008-09-02 | Samsung Sdi Co., Ltd. | Driving a plasma display panel (PDP) |
| JP2006018289A (ja) * | 2004-06-30 | 2006-01-19 | Lg Electronics Inc | プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法 |
| US7626563B2 (en) | 2004-06-30 | 2009-12-01 | Lg Electronics Inc. | Plasma display apparatus which has an improved data pulse and method for driving the same |
| JP4611677B2 (ja) * | 2004-07-15 | 2011-01-12 | 日立プラズマディスプレイ株式会社 | 駆動回路 |
| JP2006030527A (ja) * | 2004-07-15 | 2006-02-02 | Fujitsu Hitachi Plasma Display Ltd | 駆動回路 |
| US7663573B2 (en) | 2004-08-27 | 2010-02-16 | Lg Electronics Inc. | Plasma display panel and driving method thereof |
| JP2007114790A (ja) * | 2005-10-21 | 2007-05-10 | Lg Electronics Inc | プラズマディスプレイ装置 |
| JP2010139988A (ja) * | 2008-12-15 | 2010-06-24 | Hitachi Plasma Display Ltd | プラズマディスプレイ装置 |
| WO2010073447A1 (ja) * | 2008-12-25 | 2010-07-01 | パナソニック株式会社 | 表示駆動装置、表示モジュールパッケージ、表示パネルモジュール及びテレビセット |
| JPWO2010073447A1 (ja) * | 2008-12-25 | 2012-05-31 | パナソニック株式会社 | 表示駆動装置、表示モジュールパッケージ、表示パネルモジュール及びテレビセット |
| US8390559B2 (en) | 2008-12-25 | 2013-03-05 | Panasonic Corporation | Display driving apparatus, display module package, display panel module, and television set |
| JP5167373B2 (ja) * | 2008-12-25 | 2013-03-21 | パナソニック株式会社 | 表示駆動装置、表示モジュールパッケージ、表示パネルモジュール及びテレビセット |
| WO2011046044A1 (ja) * | 2009-10-13 | 2011-04-21 | 学校法人 東洋大学 | 信号線駆動回路 |
| JPWO2011046044A1 (ja) * | 2009-10-13 | 2013-03-07 | 学校法人 東洋大学 | 信号線駆動回路 |
| WO2012073477A1 (ja) * | 2010-11-30 | 2012-06-07 | パナソニック株式会社 | プラズマディスプレイ装置およびプラズマディスプレイ装置の駆動方法 |
| WO2012073478A1 (ja) * | 2010-11-30 | 2012-06-07 | パナソニック株式会社 | プラズマディスプレイ装置およびプラズマディスプレイ装置の駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0837443A1 (en) | 1998-04-22 |
| KR100465943B1 (ko) | 2005-01-13 |
| EP0837443B1 (en) | 2006-06-07 |
| US6624798B1 (en) | 2003-09-23 |
| JP3447185B2 (ja) | 2003-09-16 |
| KR100336825B1 (ko) | 2002-08-21 |
| DE69736047T2 (de) | 2006-10-05 |
| KR19980032161A (ko) | 1998-07-25 |
| TW324091B (en) | 1998-01-01 |
| DE69736047D1 (de) | 2006-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3447185B2 (ja) | フラット表示パネルを利用した表示装置 | |
| US6011355A (en) | Plasma display device and method of driving plasma display panel | |
| CN109523969B (zh) | 显示面板的驱动电路及其方法，以及显示装置 | |
| KR100404839B1 (ko) | 플라즈마 디스플레이 패널의 어드레스 방법 및 장치 | |
| JPH0634151B2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| CN1346123A (zh) | 显示器用驱动装置 | |
| JP4251389B2 (ja) | プラズマディスプレイパネルの駆動装置 | |
| US6211865B1 (en) | Driving apparatus of plasma display panel | |
| US6366063B1 (en) | Circuit and method for driving capacitive load | |
| JPH1185093A (ja) | 表示パネル駆動装置 | |
| US20060164358A1 (en) | Plasma display and driving method thereof | |
| KR100390887B1 (ko) | 교류형 플라즈마 디스플레이 패널의 구동회로 | |
| US6677937B1 (en) | Driving method for display and a liquid crystal display using such a method | |
| US20070139306A1 (en) | Plasma display panel with simultaneous address drive operation and sustain drive operation | |
| KR100425487B1 (ko) | 플라즈마 디스플레이 패널의 구동장치 | |
| US7239294B2 (en) | Plasma display device | |
| JPWO2005104073A1 (ja) | 発光パネル表示装置 | |
| JP2005091390A (ja) | 走査維持分離ａｃ型プラズマディスプレイパネルの駆動方法及びその装置 | |
| KR101073173B1 (ko) | 플라즈마 디스플레이 장치 | |
| JP2004144931A (ja) | プラズマディスプレイパネルの駆動方法および駆動装置 | |
| KR100846983B1 (ko) | 플라즈마 디스플레이 패널의 구동 장치 및 방법 | |
| JP2004177980A (ja) | プラズマディスプレイ装置 | |
| KR100670529B1 (ko) | 영상 신호 드라이빙 방법 | |
| JPH0261037B2 (ja) | ||
| JP2009122169A (ja) | 駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021119 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030624 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313131 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 10 |
|
| S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313135 |
|
| SZ03 | Written request for cancellation of trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R313Z03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |