JPH10116921A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPH10116921A JPH10116921A JP8267441A JP26744196A JPH10116921A JP H10116921 A JPH10116921 A JP H10116921A JP 8267441 A JP8267441 A JP 8267441A JP 26744196 A JP26744196 A JP 26744196A JP H10116921 A JPH10116921 A JP H10116921A
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- gate length
- transistor
- well
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/15—Static random access memory [SRAM] devices comprising a resistor load element
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/903—FET configuration adapted for use as static memory cell
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/903—FET configuration adapted for use as static memory cell
- Y10S257/904—FET configuration adapted for use as static memory cell with passive components,, e.g. polysilicon resistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/907—Folded bit line dram configuration
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/908—Dram configuration with transistors and capacitors of pairs of cells along a straight line between adjacent bit lines
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/909—Macrocell arrays, e.g. gate arrays with variable size or configuration of cells
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
改善すると共に、そのデータ保持電流を低減する。 【解決手段】各抵抗負荷R1,2が第1,第2のノード
N1,2を介して第1,第2の駆動トランジスタTr
1,2に接続され,第1,第2のトランジスタのゲート
が前記第2,第1のノードN2,1にそれぞれ接続され
たフリップフロップと、前記第1,第2のノードと1対
のビット線11,12の間に接続されワード線13によ
り制御される第1,第2のスイッチングトランジスタT
r3,4とからなるメモリセルを含む半導体記憶装置に
おいて、前記第1,第2の駆動トランジスタのゲート長
L1を、このメモリセル以外の周辺部のトランジスタの
最小ゲート長L0よりも大きくする。
Description
し、特にそのスタティックRAM(SRAM)のメモリ
セルに関する。
型MOSFETとP型MOSFETとを同一の半導体基
板上に形成する相補型MOS(CMOS)FETが、低
消費電力であるため多く用いられ、またMOSFETの
ゲート長を短かくすることにより、高速動作、高集積化
が図られるため、メモリやマイクロコンピュータ等に広
く使用されている。
MOSを使用した例が、特開平6―302786号公報
に示させているが、メモリセルにCMOSを用いた場
合、N型MOSFETが4個、P型MOSFETが2個
と、これらのMOSFETを分離するための素子分離領
域が必要となる。そのため最近のSRAMでは、メモリ
セルの微細化のために、P型MOSFETの代りに1T
Ω以上の高抵抗負荷を用いることにより、メモリセルを
N型MOSFETのみで構成した高抵抗負荷型SRAM
が主流になっている。
メモリセルの一例の回路図である。このメモリセルは、
高抵抗R1,2がそれぞれ記憶ノードN1,2を介して
接続された駆動用N型トランジスタ(MOSFET)T
r1,2を、そのドレインとゲートとを交互に接続して
フリップフロップを構成し、そのノードN1,2からス
イッチングトランジスタTr3,4がビット線11,1
2を介して接続され、ワード線13により制御されるよ
うになっている。
ータ、ノード2がロウのデータを記憶しているとする。
このメモリセルのデータを安定に保持しておくために
は、ノードN1の電位が駆動用N型トランジスタTr2
の閾値電圧Vtよりも十分高くなければならない。この
ノードN1の電位が閾値電圧Vtよりも十分高いかどう
か、すなわちメモリの安定性(ホールド特性)は高抵抗
R1の値と、駆動用N型トランジスタTr1のサブスレ
ッショルド電流IT1によって決まる。
ランジスタTr1をゲート電圧が0Vのとき、リーク電
流を流さない理想トランジスタTr0と、実際の駆動用
トランジスタTr1のゲートに0Vを印加した時のソー
ス・ドレイン間の抵抗RSDに置き換えた等価回路であ
る。
N1の電位は抵抗分割により Vcc×RSD/( R1+RSD) と表される。この高抵抗R1,2の値が低ければ、ノー
ドN1の電位は高くなってハイデータを維持しやすくな
るが、ノードN2では高抵抗R2に流れる電流IR2が増
加してしまい、メモリセルのデータ保持電流が増加して
しまうことになる。
いうことは、抵抗RSDが減少することであり、ノードN
1の電位は引き下げられ、その結果メモリセルのホール
ド特性が悪化する。通常、安定した高負荷抵抗型メモリ
セルを実現するためには、その負荷電流に対してサブス
レッショルド電流IT1を1桁以上小さく抑えなければな
らない。
るにつれ、メモリセルの設計に際して短チャネル効果の
影響を考慮する必要が生じてきた。前述した特開平6―
302786号公報では、CMOSメモリセルの負荷用
P型MOSFETのゲート長を周辺回路のP型MOSF
ETのゲート長よりも大きくして、その短チャネル効果
を抑制することが説明されている。これは、短チャネル
効果によるCMOSメモリセルのデータ保持電流の増加
を抑制しているものである。
は、メモリセルの駆動用トランジスタのゲート長は、チ
ップ面積を小さくするために、その製品のトランジスタ
のゲート長の最小サイズで製作されているのが一般的で
ある。この場合、トランジスタのゲート長の短縮化につ
れ、駆動用トランジスタが短チャネル効果の影響を受け
るようになる。
は、その短チャネル効果により駆動用トランジスタのサ
ブスレッショルド電流が増加すると、メモリセルのホー
ルド特性が悪化するという問題が生ずる。この問題を解
決するために、負荷抵抗を小さくすると、負荷電流が増
加し、メモリセルのデータ保持電流が増加し、待機時の
消費電力が少ないというSRAMの特徴が損なわれると
いう問題がある。
ようにして、メモリセルのホールド特性を維持し、かつ
データ保持電流を低減することのできるSRAMからな
る半導体記憶装置を提供することにある。
負荷が第1,第2のノードを介して第1,第2の駆動ト
ランジスタに接続されこれら第1,第2のトランジスタ
のゲートが前記第2,第1のノードにそれぞれ接続され
たフリップフロップと、前記第1,第2のノードと1対
のビット線との間に接続されワード線により制御される
第1,第2のスイッチングトランジスタとからなるメモ
リセルを含む半導体記憶装置において、前記第1,第2
の駆動トランジスタのゲート長を、このメモリセル以外
の周辺部のトランジスタの最小ゲート長よりも大きくし
たことを特徴とする。
るトランジスタが、N型MOSFETからなり、スタテ
ィックRAMを構成することができる。
スタのサブスレッショルド電流を抑制できるので、メモ
リセルのホールド特性を保持し、かつデータ保持電流を
悪化を抑えることができる。
AMのメモリセルの駆動用トランジスタTr1の模式的
断面図、図2はそのトランジスタを含むメモリセル部分
の平面図を示す。本実施形態のSRAMメモリセル部で
は、その回路構成は図5の従来例と同様であり、トラン
ジスタTr1が、Pウェル1内にドレインとなるNウェ
ル2と、ソースとなるNウェル3とを形成し、これらる
Nウェル2,3の間にゲート領域4とゲート電極(G
1)5を設け、Nウェル2からノート6を介して高抵抗
R1が接続され、コンタクトホール9を介して電源線
(VCC)7と接続し、またNウェル3からはコンタクト
ホール10を介して接地線(GND) 8と接続してい
る。この実施形態では、駆動トランジスタTr1のゲー
ト長L1が、このメモリセル以外の周辺回路のトランジ
スタのゲート長L0よりも大きくなっていることを特徴
とする。
短くなるに従って、その短チャネル効果によりトランジ
スタのサブスレッショルド電流が増加していく。図3は
このトランジスタのサブスレッショルド係数Sとそのゲ
ート長Lとの関係を示した特性図である。この図による
と、ゲート長Lが0.5μm以上のときはサブスレッシ
ョルド係数Sはほぼ一定となっているが、ゲート長Lが
0.5μm以下になると、サブスレッショルド係数Sが
増加していくことが分る。
ジスタのゲート電圧がその閾値電圧Vt以下のとき、そ
のトレイン電流が1桁変化するために必要なゲート電圧
の変化量のことであり、この係数値が増加することはサ
ブスレッショルド電流が増加することを意味する。
スタのゲート長Lの最小寸法が0.3μmのものを用い
るとする。このSRAMの回路のうち、論理回路、デコ
ーダなどの周辺回路では、トランジスタの動作速度が重
要であり、そのゲート長Lを最小寸法で製造したことに
よるサブスレッショルド電流の増加は余り問題とならな
いので、周辺回路のトランジスタはゲート長0.3μm
のN型MOSFETを使用する。
駆動用トランジスタのゲート長Lを最小寸法である0.
3μmにしたとすると、そのサブスレッショルド電流の
増加により、メモリセルのハイ(high)データを記
憶している側のノード電位が引き下げられてしまうの
で、メモリセルのホールド特性が悪化していくことにな
り、最悪に場合にはメモリセルのデータを読み出す時
に、このメモリセルのデータを破壊してしまう可能性が
ある。
用いるN型トランジスタのゲート長Lとサブスレッショ
ルド係数Sが、図3のような特性を有するとすると、こ
のN型トランジスタのゲート長Lが0.3μmと0.5
μmのときのサブスレッショルド係数Sはそれぞれ13
0mV/decade,90mV/decadeとなる。
Sを有するゲート長Lが、0.3μmと0.5μmの2
種類のN型トランジスタで、その閾値電圧Vtを0.6
Vに設定した場合のゲート電圧VG に対するサブスレッ
ショルド電流IVTを示している。ここで図中のIVTはゲ
ート電圧VG が0.6Vの時のサブスレッショルド電流
である。
から閾値電圧Vtの0.6Vまでの間、サブスレッショ
ルド電流IVTが対数的に変化するとすると、ゲート電圧
VGが0Vの時のサブスレッショルド電流IVTは、ゲー
ト長Lが、0.3μmのときは約IT1×10-4.6、0.
5μmのときは約IT1×10-6.6であり、約2桁の差が
あることが分る。従って、駆動用トランジスタのゲート
長Lを0.5μmから0.3μmに縮小する場合、ゲー
ト長0.5μmのときと同等のデータ保持特性を得よう
とするならば、その負荷抵抗R1,2を2桁小さくしな
ければならないが、この場合にはメモリセルのデータ保
持電流が増加してしまい、その消費電力が大きくなって
しまう。
電流の低減することを同時に満足させるためには、メモ
リセルの駆動用N型トランジスタのゲート長を、そのS
RAMのゲート長Lの最小寸法よりも相対的に長くする
必要がある。この最小ゲード寸法を0.3μmとする
と、メモリセルの駆動用N型トランジスタのゲート長は
0.5μmとすればよい。
のメモリセルを構成する駆動用N型トランジスタのゲー
ト長を、周辺回路を構成しているN型トランジスタのゲ
ート長よりも相対的に長くすることにより、このSRA
Mのメモリセルのホールド特性を改善すると共に、その
データ保持電流を低減することができるという効果があ
る。
ジスタの模式的断面図である。
である。
ート長に対する特性図である。
特性を示す特性図である。
およびその等価回路図である。
Claims (2)
- 【請求項1】 各抵抗負荷が第1,第2のノードを介し
て第1,第2の駆動トランジスタに接続されこれら第
1,第2のトランジスタのゲートが前記第2,第1のノ
ードにそれぞれ接続されたフリップフロップと、前記第
1,第2のノードと1対のビット線との間に接続されワ
ード線により制御される第1,第2のスイッチングトラ
ンジスタとからなるメモリセルを含む半導体記憶装置に
おいて、前記第1,第2の駆動トランジスタのゲート長
を、このメモリセル以外の周辺部のトランジスタの最小
ゲート長よりも大きくしたことを特徴とする半導体記憶
装置。 - 【請求項2】 メモリセルを構成するトランジスタが、
N型MOSFETからなり、スタティックRAMを構成
する請求項1記載の半導体記憶装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8267441A JP2976903B2 (ja) | 1996-10-08 | 1996-10-08 | 半導体記憶装置 |
US08/940,957 US6043540A (en) | 1996-10-08 | 1997-09-29 | Static RAM having cell transistors with longer gate electrodes than transistors in the periphery of the cell |
KR1019970051518A KR100291153B1 (ko) | 1996-10-08 | 1997-10-08 | 스태틱램 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8267441A JP2976903B2 (ja) | 1996-10-08 | 1996-10-08 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10116921A true JPH10116921A (ja) | 1998-05-06 |
JP2976903B2 JP2976903B2 (ja) | 1999-11-10 |
Family
ID=17444894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8267441A Expired - Fee Related JP2976903B2 (ja) | 1996-10-08 | 1996-10-08 | 半導体記憶装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6043540A (ja) |
JP (1) | JP2976903B2 (ja) |
KR (1) | KR100291153B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0967657A2 (de) * | 1998-06-26 | 1999-12-29 | ELMOS Semiconductor AG | NMOS-Transistor |
GB2342778B (en) * | 1998-10-16 | 2003-05-21 | Nec Corp | Semiconductor memory device |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19821901C2 (de) * | 1998-05-15 | 2002-05-08 | Infineon Technologies Ag | Integrierte elektrische Schaltung mit wenigstens einer vertikalen SRAM-Speicherzelle und Verfahren zu ihrer Herstellung |
JP4142228B2 (ja) * | 2000-02-01 | 2008-09-03 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
US6614124B1 (en) | 2000-11-28 | 2003-09-02 | International Business Machines Corporation | Simple 4T static ram cell for low power CMOS applications |
JP4318511B2 (ja) * | 2003-08-26 | 2009-08-26 | 三洋電機株式会社 | 昇圧回路 |
KR101053851B1 (ko) * | 2005-06-28 | 2011-08-03 | 삼성전자주식회사 | 전원공급장치 |
JP2010517204A (ja) * | 2007-01-24 | 2010-05-20 | キーストーン セミコンダクター,インコーポレイテッド | デプレションモードmosfet回路および応用 |
US10658026B2 (en) | 2017-05-26 | 2020-05-19 | Taiwan Semiconductor Manufacturing Company Limited | Word line pulse width control circuit in static random access memory |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2936704B2 (ja) * | 1990-11-27 | 1999-08-23 | ソニー株式会社 | 半導体メモリ |
US5327002A (en) * | 1991-05-15 | 1994-07-05 | Kawasaki Steel Corporation | SRAM with gate oxide films of varied thickness |
KR100254134B1 (ko) * | 1991-11-08 | 2000-04-15 | 나시모토 류우조오 | 대기시 전류저감회로를 가진 반도체 집적회로 |
JPH0653442A (ja) * | 1992-07-30 | 1994-02-25 | Sony Corp | Sramメモリーセル構造 |
JPH06302786A (ja) * | 1993-04-12 | 1994-10-28 | Hitachi Ltd | 半導体集積回路装置 |
JP2689888B2 (ja) * | 1993-12-30 | 1997-12-10 | 日本電気株式会社 | 半導体装置及びその製造方法 |
JP3530574B2 (ja) * | 1994-05-20 | 2004-05-24 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
US5757215A (en) * | 1997-03-10 | 1998-05-26 | Vtc Inc. | Common-gate pre-driver for disc drive write circuit |
-
1996
- 1996-10-08 JP JP8267441A patent/JP2976903B2/ja not_active Expired - Fee Related
-
1997
- 1997-09-29 US US08/940,957 patent/US6043540A/en not_active Expired - Lifetime
- 1997-10-08 KR KR1019970051518A patent/KR100291153B1/ko not_active IP Right Cessation
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0967657A2 (de) * | 1998-06-26 | 1999-12-29 | ELMOS Semiconductor AG | NMOS-Transistor |
EP0967657A3 (de) * | 1998-06-26 | 2007-03-21 | ELMOS Semiconductor AG | NMOS-Transistor |
GB2342778B (en) * | 1998-10-16 | 2003-05-21 | Nec Corp | Semiconductor memory device |
US6674105B2 (en) | 1998-10-16 | 2004-01-06 | Nec Corporation | Semiconductor memory device and method of forming the same |
Also Published As
Publication number | Publication date |
---|---|
KR100291153B1 (ko) | 2001-07-12 |
KR19980032639A (ko) | 1998-07-25 |
US6043540A (en) | 2000-03-28 |
JP2976903B2 (ja) | 1999-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7079413B2 (en) | Semiconductor memory device with back gate potential control circuit for transistor in memory cell | |
US7589993B2 (en) | Semiconductor memory device with memory cells operated by boosted voltage | |
US20180158511A1 (en) | Semiconductor memory device | |
JP3085455B2 (ja) | スタティックram | |
JPH08235858A (ja) | 低電力及び低スレッショルドのcmosパストランジスタを使用し、漏れ電流を低減させた記憶セル | |
US6801449B2 (en) | Semiconductor memory device | |
JP2976903B2 (ja) | 半導体記憶装置 | |
JP3551468B2 (ja) | Sramメモリセルの動作方法 | |
JPH06104405A (ja) | スタティック型メモリ | |
JPH04113587A (ja) | 半導体記憶装置 | |
US5535155A (en) | SRAM cell having load thin film transistors | |
JP2557553B2 (ja) | スタティック型半導体メモリ | |
JP2682393B2 (ja) | スタティック形半導体記憶装置 | |
KR0179818B1 (ko) | 에스램 | |
JP2008135169A (ja) | 半導体記憶装置 | |
JPH1187533A (ja) | 半導体記憶装置 | |
JPH0621395A (ja) | 半導体記憶装置及びその製造方法 | |
JPH0668674A (ja) | 半導体記憶回路 | |
KR19980057382A (ko) | 에스램 셀 | |
JP2002329799A (ja) | 半導体装置 | |
JP2002025274A (ja) | Sramセル及びそれを内蔵した半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990810 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |