JPH10116064A - コンピュータシステムおよびこのシステムにおけるビデオソース切り替え方法 - Google Patents
コンピュータシステムおよびこのシステムにおけるビデオソース切り替え方法Info
- Publication number
- JPH10116064A JPH10116064A JP26989596A JP26989596A JPH10116064A JP H10116064 A JPH10116064 A JP H10116064A JP 26989596 A JP26989596 A JP 26989596A JP 26989596 A JP26989596 A JP 26989596A JP H10116064 A JPH10116064 A JP H10116064A
- Authority
- JP
- Japan
- Prior art keywords
- video
- moving image
- image data
- port
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 19
- 238000012546 transfer Methods 0.000 claims abstract description 52
- 239000000872 buffer Substances 0.000 claims description 53
- 230000004044 response Effects 0.000 claims description 13
- 238000012544 monitoring process Methods 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 claims description 2
- 230000002401 inhibitory effect Effects 0.000 claims 1
- 230000006870 function Effects 0.000 description 13
- 238000004891 communication Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 102100029768 Histone-lysine N-methyltransferase SETD1A Human genes 0.000 description 5
- 101000865038 Homo sapiens Histone-lysine N-methyltransferase SETD1A Proteins 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000005236 sound signal Effects 0.000 description 4
- 101100109978 Arabidopsis thaliana ARP3 gene Proteins 0.000 description 3
- 101100218322 Arabidopsis thaliana ATXR3 gene Proteins 0.000 description 3
- 102100032742 Histone-lysine N-methyltransferase SETD2 Human genes 0.000 description 3
- 101100149326 Homo sapiens SETD2 gene Proteins 0.000 description 3
- LZHSWRWIMQRTOP-UHFFFAOYSA-N N-(furan-2-ylmethyl)-3-[4-[methyl(propyl)amino]-6-(trifluoromethyl)pyrimidin-2-yl]sulfanylpropanamide Chemical compound CCCN(C)C1=NC(=NC(=C1)C(F)(F)F)SCCC(=O)NCC2=CC=CO2 LZHSWRWIMQRTOP-UHFFFAOYSA-N 0.000 description 3
- 101100533304 Plasmodium falciparum (isolate 3D7) SETVS gene Proteins 0.000 description 3
- 101100427547 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ULS1 gene Proteins 0.000 description 3
- 101150117538 Set2 gene Proteins 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 101150117607 dis1 gene Proteins 0.000 description 3
- 238000011144 upstream manufacturing Methods 0.000 description 3
- 102100024359 Exosome complex exonuclease RRP44 Human genes 0.000 description 2
- 101000627103 Homo sapiens Exosome complex exonuclease RRP44 Proteins 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- CFKMVGJGLGKFKI-UHFFFAOYSA-N 4-chloro-m-cresol Chemical compound CC1=CC(O)=CC=C1Cl CFKMVGJGLGKFKI-UHFFFAOYSA-N 0.000 description 1
- 101100163122 Arabidopsis thaliana ARPC2A gene Proteins 0.000 description 1
- 101100191082 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GLC7 gene Proteins 0.000 description 1
- 101100030351 Schizosaccharomyces pombe (strain 972 / ATCC 24843) dis2 gene Proteins 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40052—High-speed IEEE 1394 serial bus
- H04L12/40117—Interconnection of audio or video/imaging devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
- H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/414—Specialised client platforms, e.g. receiver in car or embedded in a mobile appliance
- H04N21/4143—Specialised client platforms, e.g. receiver in car or embedded in a mobile appliance embedded in a Personal Computer [PC]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/02—Handling of images in compressed format, e.g. JPEG, MPEG
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Computer Networks & Wireless Communication (AREA)
- Controls And Circuits For Display Device (AREA)
- Processing Or Creating Images (AREA)
- Bus Control (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】
【課題】複数のビデオソースをシステムバスを利用する
ことなく表示コントローラに直接転送できるようにす
る。 【解決手段】互いに異なる動画データを扱う複数のビデ
オデバイス、つまり、PCカードコントローラ17、M
PEG2デコーダ18、P1394コントローラ20、
およびビデオキャプチャ31が、それぞれPCIバス2
とのインターフェースに加え、ZVポート4に接続され
た動画出力ポートを有している。したがって、どの動画
ソースについてもPCIバス2を使用せずにディスプレ
イコントローラ14にZVポート4を通して直接的に転
送できるようになり、様々な動画ソースについてその表
示を効率よく行うことができる。
ことなく表示コントローラに直接転送できるようにす
る。 【解決手段】互いに異なる動画データを扱う複数のビデ
オデバイス、つまり、PCカードコントローラ17、M
PEG2デコーダ18、P1394コントローラ20、
およびビデオキャプチャ31が、それぞれPCIバス2
とのインターフェースに加え、ZVポート4に接続され
た動画出力ポートを有している。したがって、どの動画
ソースについてもPCIバス2を使用せずにディスプレ
イコントローラ14にZVポート4を通して直接的に転
送できるようになり、様々な動画ソースについてその表
示を効率よく行うことができる。
Description
【0001】
【発明の属する技術分野】この発明は、ZV(Zoom
ed Video)ポートを有するコンピュータシステ
ムおよびこのシステムにおいてZVポートを使用して転
送するビデオソースを切り替える方法にビデオソース切
り替え方法に関する。
ed Video)ポートを有するコンピュータシステ
ムおよびこのシステムにおいてZVポートを使用して転
送するビデオソースを切り替える方法にビデオソース切
り替え方法に関する。
【0002】
【従来の技術】近年、米国の標準化団体であるPCMC
IA(Personal Computer Memo
ry Card International Ass
ociation)、及びJEIDAの標準仕様に準拠
したPCカードソケットを持つノートブックタイプのパ
ーソナルコンピュータが普及しつつある。このPCカー
ドを、動画データの入出力制御を行うビデオキャプチャ
カード、MPEGデコーダカードなどとして用いるべく
種々の開発がなされている。
IA(Personal Computer Memo
ry Card International Ass
ociation)、及びJEIDAの標準仕様に準拠
したPCカードソケットを持つノートブックタイプのパ
ーソナルコンピュータが普及しつつある。このPCカー
ドを、動画データの入出力制御を行うビデオキャプチャ
カード、MPEGデコーダカードなどとして用いるべく
種々の開発がなされている。
【0003】動画データのような大量のデータを効率よ
く処理するために、パーソナルコンピュータにおいて
は、高速データ転送が可能なPCIローカルバスを用い
たシステムアーキテクチャが普及しつつある。
く処理するために、パーソナルコンピュータにおいて
は、高速データ転送が可能なPCIローカルバスを用い
たシステムアーキテクチャが普及しつつある。
【0004】しかし、PCIローカルバスを用いても、
そのデータ転送能力には限界がある。このため、前述の
ようにPCカードをビデオキャプチャカードやMPEG
デコーダカードとして使用する場合には、PCIローカ
ルバスのデータ転送能力では不十分である。
そのデータ転送能力には限界がある。このため、前述の
ようにPCカードをビデオキャプチャカードやMPEG
デコーダカードとして使用する場合には、PCIローカ
ルバスのデータ転送能力では不十分である。
【0005】そこで、最近では、ZV(Zoomed
Video)ポートと称する動画専用のバスを使用し
て、PCカードとディスプレイコントローラとを直接接
続する技術が開発され始めている。ZVポートは、シス
テムバスを使用することなく、PCカードがディスプレ
イコントローラ/オーディオコントローラにビデオ/オ
ーディオデータを直接出力することを可能にする。これ
により、大量のビデオデータの転送によってシステムバ
スが長時間占有されるという不具合を解消でき、システ
ムのビデオ処理性能を高めることができる。
Video)ポートと称する動画専用のバスを使用し
て、PCカードとディスプレイコントローラとを直接接
続する技術が開発され始めている。ZVポートは、シス
テムバスを使用することなく、PCカードがディスプレ
イコントローラ/オーディオコントローラにビデオ/オ
ーディオデータを直接出力することを可能にする。これ
により、大量のビデオデータの転送によってシステムバ
スが長時間占有されるという不具合を解消でき、システ
ムのビデオ処理性能を高めることができる。
【0006】ところで、最近では、パーソナルコンピュ
ータの分野でもマルチメディア化がすすみ、PCカード
以外にも、動画データを扱う種々のデバイスがシステム
に搭載され始めている。これらデバイスの例を以下に示
す。
ータの分野でもマルチメディア化がすすみ、PCカード
以外にも、動画データを扱う種々のデバイスがシステム
に搭載され始めている。これらデバイスの例を以下に示
す。
【0007】(1)ビデオキャプチャ:ビデオカメラ等
の映像機器からのアナログ映像信号をデジタルデータに
変換して入力する。 (2)MPEGデコーダ:MPEGで圧縮された動画デ
ータを伸張して生の動画データを生成する。
の映像機器からのアナログ映像信号をデジタルデータに
変換して入力する。 (2)MPEGデコーダ:MPEGで圧縮された動画デ
ータを伸張して生の動画データを生成する。
【0008】(3)IEEE1394(P1394)な
どの高速シリアルインターフェース:デジタルビデオカ
メラ、デジタルビデオプレイヤなどから転送される動画
データを入力する。
どの高速シリアルインターフェース:デジタルビデオカ
メラ、デジタルビデオプレイヤなどから転送される動画
データを入力する。
【0009】これらデバイスは、通常、システムバスに
接続される。このため、これらデバイスからの動画デー
タは、システムバスを介してディスプレイコントローラ
に転送されることになる。
接続される。このため、これらデバイスからの動画デー
タは、システムバスを介してディスプレイコントローラ
に転送されることになる。
【0010】(1)通常、システムバスのバンド幅は動
画転送をするのに十分でないため、システムバスを介し
てディスプレイコントローラに動画データを転送する場
合には、動画データの転送レートを下げることが必要と
される。これにより、動画の解像度が低下する、フレー
ムレートが落ちる、あるいは1ピクセルあたりのビット
数が減ることになり、動画の画質が劣化してしまう。
画転送をするのに十分でないため、システムバスを介し
てディスプレイコントローラに動画データを転送する場
合には、動画データの転送レートを下げることが必要と
される。これにより、動画の解像度が低下する、フレー
ムレートが落ちる、あるいは1ピクセルあたりのビット
数が減ることになり、動画の画質が劣化してしまう。
【0011】(2)システムバスのバンド幅のほとんど
が動画データの転送のために占有される。したがって、
システムバスを使用した動画転送以外の他の動作、例え
ばディスク装置との間のデータ転送動作が遅くなるとい
う問題が生じる。また、リアルタイムにデータを転送す
る必要があるデバイスが正常に動作しなくなる可能性も
ある。例えば、モデムなどの通信デバイスによる通信動
作に支障が生じると、データ落ちなどが発生する。
が動画データの転送のために占有される。したがって、
システムバスを使用した動画転送以外の他の動作、例え
ばディスク装置との間のデータ転送動作が遅くなるとい
う問題が生じる。また、リアルタイムにデータを転送す
る必要があるデバイスが正常に動作しなくなる可能性も
ある。例えば、モデムなどの通信デバイスによる通信動
作に支障が生じると、データ落ちなどが発生する。
【0012】
【発明が解決しようとする課題】上述したように、従来
では、PCカードについてはZVポートを利用すること
によりシステムバスを使用することなく動画データを直
接的に表示コントローラに転送することができるが、動
画データを扱うPCカード以外の他のデバイスをシステ
ムに装備した場合には、それらデバイスから表示コント
ローラへの動画転送はシステムバス経由で行われること
になる。したがって、それらデバイスを使用した場合に
は、動画表示の品質が低下されたり、あるいは動画転送
によってシステムバスが占有されることにより動画転送
以外の他の動作に支障が来されるという問題がある。
では、PCカードについてはZVポートを利用すること
によりシステムバスを使用することなく動画データを直
接的に表示コントローラに転送することができるが、動
画データを扱うPCカード以外の他のデバイスをシステ
ムに装備した場合には、それらデバイスから表示コント
ローラへの動画転送はシステムバス経由で行われること
になる。したがって、それらデバイスを使用した場合に
は、動画表示の品質が低下されたり、あるいは動画転送
によってシステムバスが占有されることにより動画転送
以外の他の動作に支障が来されるという問題がある。
【0013】この発明はこのような点に鑑みてなされた
ものであり、動画データを扱う複数のデバイスそれぞれ
からの異なる複数のビデオソースをシステムバスを利用
することなく表示コントローラに直接転送できるように
し、様々なビデオソースについてその表示を効率よく行
うことができるコンピュータシステムおよびそのシステ
ムにおけるビデオソース切り替え方法を提供することを
目的とする。
ものであり、動画データを扱う複数のデバイスそれぞれ
からの異なる複数のビデオソースをシステムバスを利用
することなく表示コントローラに直接転送できるように
し、様々なビデオソースについてその表示を効率よく行
うことができるコンピュータシステムおよびそのシステ
ムにおけるビデオソース切り替え方法を提供することを
目的とする。
【0014】
【課題を解決するための手段】この発明は、動画データ
を入力するためのビデオポートを有し、このビデオポー
トに入力された動画データを表示可能な表示コントロー
ラと、この表示コントローラのビデオポートに動画デー
タを転送するための動画専用バスとを備えたコンピュー
タシステムにおいて、互いに異なる動画ソースを扱う複
数のビデオデバイスであって、各々が前記動画専用バス
に接続された出力ポートを有し、その出力ポートから前
記動画専用バス上に動画データを出力する複数のビデオ
デバイスと、これら複数のビデオデバイスの中から前記
動画専用バスを用いて前記表示コントローラに動画デー
タを転送するビデオデバイスを択一的に選択して、前記
動画専用バスを使用するビデオデバイスを切り替える手
段とを具備することを特徴とする。
を入力するためのビデオポートを有し、このビデオポー
トに入力された動画データを表示可能な表示コントロー
ラと、この表示コントローラのビデオポートに動画デー
タを転送するための動画専用バスとを備えたコンピュー
タシステムにおいて、互いに異なる動画ソースを扱う複
数のビデオデバイスであって、各々が前記動画専用バス
に接続された出力ポートを有し、その出力ポートから前
記動画専用バス上に動画データを出力する複数のビデオ
デバイスと、これら複数のビデオデバイスの中から前記
動画専用バスを用いて前記表示コントローラに動画デー
タを転送するビデオデバイスを択一的に選択して、前記
動画専用バスを使用するビデオデバイスを切り替える手
段とを具備することを特徴とする。
【0015】このコンピュータシステムにおいては、シ
ステムバスを使用せずに表示コントローラのビデオポー
トに動画データを直接的に転送するZVポートなどの動
画専用バスに対して、ビデオキャプチャ、MPEGデコ
ーダ、IEEE1394シリアルインターフェースなど
の複数のビデオデバイスが共通接続されており、どのビ
デオデバイスからの動画転送においても同一の動画専用
バスが用いられる。このため、どの動画ソースの転送に
ついてもシステムバスを使用せずに表示コントローラに
転送できるようになり、様々な動画ソースについてその
表示を効率よく行うことができる。また、このコンピュ
ータシステムでは、動画専用バスを使用するビデオデバ
イスを切り替える手段が設けられており、これによっ
て、同時には単一のデバイスからの動画データしか表示
コントローラに転送できないように制御される。したが
って、1つの動画専用バスで、複数のデバイスそれぞれ
と表示コントローラとの間をポイントーツーポイント形
式で接続することが可能となり、動画専用バスの競合を
防止することができる。
ステムバスを使用せずに表示コントローラのビデオポー
トに動画データを直接的に転送するZVポートなどの動
画専用バスに対して、ビデオキャプチャ、MPEGデコ
ーダ、IEEE1394シリアルインターフェースなど
の複数のビデオデバイスが共通接続されており、どのビ
デオデバイスからの動画転送においても同一の動画専用
バスが用いられる。このため、どの動画ソースの転送に
ついてもシステムバスを使用せずに表示コントローラに
転送できるようになり、様々な動画ソースについてその
表示を効率よく行うことができる。また、このコンピュ
ータシステムでは、動画専用バスを使用するビデオデバ
イスを切り替える手段が設けられており、これによっ
て、同時には単一のデバイスからの動画データしか表示
コントローラに転送できないように制御される。したが
って、1つの動画専用バスで、複数のデバイスそれぞれ
と表示コントローラとの間をポイントーツーポイント形
式で接続することが可能となり、動画専用バスの競合を
防止することができる。
【0016】動画専用バスを使用するビデオデバイスを
切り替える手段としては、次のような構成を採用するこ
とが好ましい。 (1)前記各ビデオデバイスに、前記出力ポートから前
記動画専用バスに動画データを出力するための出力バッ
ファと、前記コンピュータシステムのCPUからの指示
に応じて、前記出力バッファの動画データ出力動作を許
可又は禁止する手段とを設ける。
切り替える手段としては、次のような構成を採用するこ
とが好ましい。 (1)前記各ビデオデバイスに、前記出力ポートから前
記動画専用バスに動画データを出力するための出力バッ
ファと、前記コンピュータシステムのCPUからの指示
に応じて、前記出力バッファの動画データ出力動作を許
可又は禁止する手段とを設ける。
【0017】これにより、各ビデオデバイスは、CPU
から動画データの転送指示などが発行された場合にのみ
動画データを動画専用バスに出力するので、CPUによ
って実行されるソフトウェアが同時には1つのビデオデ
バイスの出力バッファのみ出力動作を許可するように制
御することで、容易に動画専用バスの競合を防止するこ
とができる。
から動画データの転送指示などが発行された場合にのみ
動画データを動画専用バスに出力するので、CPUによ
って実行されるソフトウェアが同時には1つのビデオデ
バイスの出力バッファのみ出力動作を許可するように制
御することで、容易に動画専用バスの競合を防止するこ
とができる。
【0018】(2)動画専用バスには、前記複数のビデ
オデバイスをデイジーチェーン形式で接続し、前記動画
専用バスの使用許可を示すイネーブル信号をデイジーチ
ェーンの先頭に位置するビデオデバイスから末尾のビデ
オデバイスに亘って順次転送するための制御信号線を1
本追加する。
オデバイスをデイジーチェーン形式で接続し、前記動画
専用バスの使用許可を示すイネーブル信号をデイジーチ
ェーンの先頭に位置するビデオデバイスから末尾のビデ
オデバイスに亘って順次転送するための制御信号線を1
本追加する。
【0019】そして、各ビデオデバイスには、出力ポー
トから前記動画専用バスに動画データを出力するための
出力バッファと、前記コンピュータシステムのCPUか
らの指示と前記制御信号線を介して転送される前記イネ
ーブル信号とに基づいて、前記出力バッファの動画デー
タ出力動作を許可又は禁止し、前記動画データ出力動作
を許可したとき、次段のビデオデバイスへの前記イネー
ブル信号の転送を禁止する手段とを設ける。
トから前記動画専用バスに動画データを出力するための
出力バッファと、前記コンピュータシステムのCPUか
らの指示と前記制御信号線を介して転送される前記イネ
ーブル信号とに基づいて、前記出力バッファの動画デー
タ出力動作を許可又は禁止し、前記動画データ出力動作
を許可したとき、次段のビデオデバイスへの前記イネー
ブル信号の転送を禁止する手段とを設ける。
【0020】この構成によれば、デイジーチェーンの上
流側に位置するデバイスほど優先的に動画専用バスを使
用できるようにする制御が行われ、動画専用バスの使用
が許可されたデバイスの下流側には、例えば、そのデバ
イスによる動画専用バスの使用が終了するまで、イネー
ブル信号は転送されない。したがって、同時には1つの
デバイスの出力バッファしか動作しないようにする制御
が自動的に実行できるようになり、同時には1つのビデ
オデバイスの出力バッファのみ出力動作を許可するよう
にするためのソフトウェア制御が不要となる。
流側に位置するデバイスほど優先的に動画専用バスを使
用できるようにする制御が行われ、動画専用バスの使用
が許可されたデバイスの下流側には、例えば、そのデバ
イスによる動画専用バスの使用が終了するまで、イネー
ブル信号は転送されない。したがって、同時には1つの
デバイスの出力バッファしか動作しないようにする制御
が自動的に実行できるようになり、同時には1つのビデ
オデバイスの出力バッファのみ出力動作を許可するよう
にするためのソフトウェア制御が不要となる。
【0021】(3)動画専用バスには、複数のビデオデ
バイスに共通接続され、前記動画専用バスの使用を要求
しているビデオデバイスによってアクティブ状態に設定
される制御信号線を1本追加する。
バイスに共通接続され、前記動画専用バスの使用を要求
しているビデオデバイスによってアクティブ状態に設定
される制御信号線を1本追加する。
【0022】そして、前記各ビデオデバイスには、出力
ポートから前記動画専用バスに動画データを出力するた
めの出力バッファと、コンピュータシステムのCPUか
ら発行される動画データ転送指示に応じて、前記制御信
号線を所定期間アクティブ状態に設定し、その期間経過
後、前記出力バッファの動画データ出力動作を許可する
手段と、前記制御信号線の状態を監視し、前記制御信号
がアクティブ状態に設定されている期間、前記出力バッ
ファの動画データ出力動作を禁止状態に維持する手段と
を設ける。
ポートから前記動画専用バスに動画データを出力するた
めの出力バッファと、コンピュータシステムのCPUか
ら発行される動画データ転送指示に応じて、前記制御信
号線を所定期間アクティブ状態に設定し、その期間経過
後、前記出力バッファの動画データ出力動作を許可する
手段と、前記制御信号線の状態を監視し、前記制御信号
がアクティブ状態に設定されている期間、前記出力バッ
ファの動画データ出力動作を禁止状態に維持する手段と
を設ける。
【0023】この構成によれば、制御信号線をアクティ
ブ状態に設定した最新のビデオデバイスに、動画データ
専用バスの使用が優先的に許可される。したがって、こ
の構成においては、どのデバイスに対しても初期の優先
順位を平等に設定することができる。
ブ状態に設定した最新のビデオデバイスに、動画データ
専用バスの使用が優先的に許可される。したがって、こ
の構成においては、どのデバイスに対しても初期の優先
順位を平等に設定することができる。
【0024】(4)上述の(3)の構成に加え、前記動
画データ専用バスの使用が許可されるように構成されて
前記制御信号線の状態を監視し、前記制御信号がアクテ
ィブ状態に設定されている期間に前記動画データ転送指
示が発行されたとき、前記制御信号線をアクティブ状態
に設定する動作の開始を前記制御信号線のアクティブ状
態が解除されるまで待たせる手段を追加し、前記CPU
から動画データ転送指示が発行された最新のビデオデバ
イスに対して、前記動画データ専用バスの使用が許可さ
れるようにする。
画データ専用バスの使用が許可されるように構成されて
前記制御信号線の状態を監視し、前記制御信号がアクテ
ィブ状態に設定されている期間に前記動画データ転送指
示が発行されたとき、前記制御信号線をアクティブ状態
に設定する動作の開始を前記制御信号線のアクティブ状
態が解除されるまで待たせる手段を追加し、前記CPU
から動画データ転送指示が発行された最新のビデオデバ
イスに対して、前記動画データ専用バスの使用が許可さ
れるようにする。
【0025】(5)上述の(3)の構成において、前記
CPUからの動画データ転送指示に応じて前記制御信号
線をアクティブ状態に設定する期間を、前記ビデオデバ
イス毎に異ならせておき、最も長い期間が割り当てられ
たビデオデバイスに対して前記動画データ専用バスの使
用が優先的に許可されるようにする。また、この構成
に、(4)の構成を追加すれば、パルス幅の長いデバイ
スに動画転送指示が発行された直後にそれよりもパルス
幅が短いデバイスに動画転送指示が発行されても、後か
ら動画転送指示が発行されたデバイスに優先的に動画デ
ータ専用バスの使用を許可する事ができる。
CPUからの動画データ転送指示に応じて前記制御信号
線をアクティブ状態に設定する期間を、前記ビデオデバ
イス毎に異ならせておき、最も長い期間が割り当てられ
たビデオデバイスに対して前記動画データ専用バスの使
用が優先的に許可されるようにする。また、この構成
に、(4)の構成を追加すれば、パルス幅の長いデバイ
スに動画転送指示が発行された直後にそれよりもパルス
幅が短いデバイスに動画転送指示が発行されても、後か
ら動画転送指示が発行されたデバイスに優先的に動画デ
ータ専用バスの使用を許可する事ができる。
【0026】(6)前記ビデオデバイスそれぞれによる
前記動画専用バスの使用状態を管理し、前記ビデオデバ
イスを制御するドライバプログラムからの動画専用バス
使用要求に応答して、前記動画専用バスを現在使用して
いるビデオデバイスを決定し、そのビデオデバイスを制
御するドライバプログラムとの通信によって前記動画専
用バスを現在使用しているビデオデバイスが前記動画専
用バスを解放可能か否かを判断し、解放可能であると
き、前記動画専用バス使用要求を発行したドライバプロ
グラムに使用許可を通知するという手順をソフトウェア
によって実行する。
前記動画専用バスの使用状態を管理し、前記ビデオデバ
イスを制御するドライバプログラムからの動画専用バス
使用要求に応答して、前記動画専用バスを現在使用して
いるビデオデバイスを決定し、そのビデオデバイスを制
御するドライバプログラムとの通信によって前記動画専
用バスを現在使用しているビデオデバイスが前記動画専
用バスを解放可能か否かを判断し、解放可能であると
き、前記動画専用バス使用要求を発行したドライバプロ
グラムに使用許可を通知するという手順をソフトウェア
によって実行する。
【0027】この手順によれば、ソフトウェアの制御の
下に動画専用バスの使用状態が集中管理されており、こ
のソフトウェアと複数のビデオデバイスを制御する複数
のドライバプログラムとの間の通信によって、切り替え
が行われる。したがって、ソフトウェア制御のみで同時
には1つのデバイスからの動画データのみを表示コント
ローラに転送することができる。
下に動画専用バスの使用状態が集中管理されており、こ
のソフトウェアと複数のビデオデバイスを制御する複数
のドライバプログラムとの間の通信によって、切り替え
が行われる。したがって、ソフトウェア制御のみで同時
には1つのデバイスからの動画データのみを表示コント
ローラに転送することができる。
【0028】
【発明の実施の形態】以下、図面を参照してこの発明の
実施形態を説明する。図1には、この発明の一実施形態
に係わるコンピュータシステムの構成が示されている。
このコンピュータシステムは、バッテリ駆動可能なノー
トブックタイプまたはラップトップタイプのポータブル
コンピュータであり、そのシステムボード上には、CP
Uバス1、PCIバス2、特定の幾つかの信号線をIS
Aバスから取り除いた簡略型のバス構成をもつMINI
−ISAバス3、およびZVポート4が設けられてい
る。ZVポート4は、PCカードソケット171または
172とディスプレイコントローラ14およびサウンド
コントローラ41との間をポイントーツーポイント形式
で直接接続するビデオ・オーディオ専用バスである。
実施形態を説明する。図1には、この発明の一実施形態
に係わるコンピュータシステムの構成が示されている。
このコンピュータシステムは、バッテリ駆動可能なノー
トブックタイプまたはラップトップタイプのポータブル
コンピュータであり、そのシステムボード上には、CP
Uバス1、PCIバス2、特定の幾つかの信号線をIS
Aバスから取り除いた簡略型のバス構成をもつMINI
−ISAバス3、およびZVポート4が設けられてい
る。ZVポート4は、PCカードソケット171または
172とディスプレイコントローラ14およびサウンド
コントローラ41との間をポイントーツーポイント形式
で直接接続するビデオ・オーディオ専用バスである。
【0029】ビデオバスは、422形式の画像フォーマ
ットに対応する16ビット幅のデジタルYUVデータ信
号線(8ビットの輝度データYおよび8ビットの色差デ
ータUV)、水平・垂直同期信号(HREF,VSYN
C)、およびピクセルクロック(PCLK)を転送する
ための信号線群から構成されている。
ットに対応する16ビット幅のデジタルYUVデータ信
号線(8ビットの輝度データYおよび8ビットの色差デ
ータUV)、水平・垂直同期信号(HREF,VSYN
C)、およびピクセルクロック(PCLK)を転送する
ための信号線群から構成されている。
【0030】オーディオバスは、オーディオ情報をシリ
アルに伝達するためのPCM信号、および現在のオーデ
ィオデータ出力が左チャネルか右チャネルかを示す信号
(LRCK)、およびシリアルクロックを転送するため
の信号線群から構成されている。
アルに伝達するためのPCM信号、および現在のオーデ
ィオデータ出力が左チャネルか右チャネルかを示す信号
(LRCK)、およびシリアルクロックを転送するため
の信号線群から構成されている。
【0031】また、システムボード上には、CPU1
1、ホスト/PCIブリッジ装置12、主メモリ13、
ディスプレイコントローラ14、I/Oコントロールゲ
ートアレイ16、PCカードコントローラ17、MPE
G2デコーダ18、ビデオキャプチャコントローラ1
9、P1394コントローラ20、モデム21、USB
(Universal Serial Bus)コント
ローラ22、ビデオキャプチャ31、およびサウンドコ
ントローラ41などが設けられている。
1、ホスト/PCIブリッジ装置12、主メモリ13、
ディスプレイコントローラ14、I/Oコントロールゲ
ートアレイ16、PCカードコントローラ17、MPE
G2デコーダ18、ビデオキャプチャコントローラ1
9、P1394コントローラ20、モデム21、USB
(Universal Serial Bus)コント
ローラ22、ビデオキャプチャ31、およびサウンドコ
ントローラ41などが設けられている。
【0032】これらデバイスのうち、PCカードコント
ローラ17、MPEG2デコーダ18、P1394コン
トローラ20、およびビデオキャプチャ31は、動画を
扱うデバイスであり、ディスプレイコントローラ14へ
の動画転送をZVポート4を介して行うために、それら
の動画出力ポートはZVポート4に共通接続されてい
る。
ローラ17、MPEG2デコーダ18、P1394コン
トローラ20、およびビデオキャプチャ31は、動画を
扱うデバイスであり、ディスプレイコントローラ14へ
の動画転送をZVポート4を介して行うために、それら
の動画出力ポートはZVポート4に共通接続されてい
る。
【0033】CPU11は、例えば、米インテル社によ
って製造販売されているマイクロプロセッサ“Pent
ium”などによって実現されている。このCPU11
の入出力ピンに直結されているCPUバス1は、64ビ
ット幅のデータバスを有している。
って製造販売されているマイクロプロセッサ“Pent
ium”などによって実現されている。このCPU11
の入出力ピンに直結されているCPUバス1は、64ビ
ット幅のデータバスを有している。
【0034】主メモリ13は、オペレーティングシステ
ム、デバイスドライバ、実行対象のアプリケーションプ
ログラム、および処理データなどを格納するメモリデバ
イスであり、複数のDRAMモジュールによって構成さ
れている。このメモリ13は、システムボード上に予め
実装されるシステムメモリと、ユーザによって必要に応
じて装着される拡張メモリとから構成される。これらシ
ステムメモリおよび拡張メモリを構成するDRAMモジ
ュールとしては、シンクロナスDRAMやRambus
などが利用される。
ム、デバイスドライバ、実行対象のアプリケーションプ
ログラム、および処理データなどを格納するメモリデバ
イスであり、複数のDRAMモジュールによって構成さ
れている。このメモリ13は、システムボード上に予め
実装されるシステムメモリと、ユーザによって必要に応
じて装着される拡張メモリとから構成される。これらシ
ステムメモリおよび拡張メモリを構成するDRAMモジ
ュールとしては、シンクロナスDRAMやRambus
などが利用される。
【0035】ホストーPCIブリッジ装置12は、CP
U1とPCIバス2との間を繋ぐブリッジLSIであ
り、PCIバス2のバスマスタの1つとして機能する。
このホスト/PCIブリッジ装置12は、CPUバス1
と内部PCIバス2との間で、データおよびアドレスを
含むバスサイクルを双方向で変換する機能、およびメモ
リバスを介して主メモリ13をアクセス制御する機能な
どを有している。
U1とPCIバス2との間を繋ぐブリッジLSIであ
り、PCIバス2のバスマスタの1つとして機能する。
このホスト/PCIブリッジ装置12は、CPUバス1
と内部PCIバス2との間で、データおよびアドレスを
含むバスサイクルを双方向で変換する機能、およびメモ
リバスを介して主メモリ13をアクセス制御する機能な
どを有している。
【0036】PCIバス2はクロック同期型の入出力バ
スであり、PCIバス2上の全てのサイクルはPCIバ
スクロックに同期して行われる。PCIバスクロックの
周波数は最大33MHzである。PCIバス2は、時分
割的に使用されるアドレス/データバスを有している。
このアドレス/データバスは、32ビット幅である。
スであり、PCIバス2上の全てのサイクルはPCIバ
スクロックに同期して行われる。PCIバスクロックの
周波数は最大33MHzである。PCIバス2は、時分
割的に使用されるアドレス/データバスを有している。
このアドレス/データバスは、32ビット幅である。
【0037】PCIバス2上のデータ転送サイクルは、
アドレスフェーズとそれに後続する1以上のデータフェ
ーズとから構成される。アドレスフェーズにおいてはア
ドレスおよび転送タイプが出力され、データフェーズで
は8ビット、16ビット、24ビットまたは32ビット
のデータが出力される。
アドレスフェーズとそれに後続する1以上のデータフェ
ーズとから構成される。アドレスフェーズにおいてはア
ドレスおよび転送タイプが出力され、データフェーズで
は8ビット、16ビット、24ビットまたは32ビット
のデータが出力される。
【0038】ディスプレイコントローラ14は、ホスト
/PCIブリッジ装置12と同様にPCIバス2のバス
マスタの1つであり、ビデオメモリ(VRAM)143
の画像データをLCD141や外部のCRTディプレイ
に表示するものであり、VGA仕様のテキストおよびグ
ラフィクス表示をサポートする。
/PCIブリッジ装置12と同様にPCIバス2のバス
マスタの1つであり、ビデオメモリ(VRAM)143
の画像データをLCD141や外部のCRTディプレイ
に表示するものであり、VGA仕様のテキストおよびグ
ラフィクス表示をサポートする。
【0039】さらに、このディスプレイコントローラ1
4は、図示のように、ZVポート4に接続されたビデオ
ポート141を有しており、このビデオポート141か
ら入力した動画データストリームS1を表示画面上にビ
デオウインドウとして表示する動画表示機能を持つ。
4は、図示のように、ZVポート4に接続されたビデオ
ポート141を有しており、このビデオポート141か
ら入力した動画データストリームS1を表示画面上にビ
デオウインドウとして表示する動画表示機能を持つ。
【0040】I/Oコントロールゲートアレイ16は、
複数のI/O制御機能を内蔵した1チップLSIであ
り、この実施形態においては、外部の赤外線通信機器と
の間の赤外線通信を制御する赤外線コントローラ161
と、ハードディスクドライブ、CD−ROMドライブ、
DVD−ROMドライブなどのIDEまたはATAPI
インターフェースを持つデバイスを制御するIDEコン
トローラ162と、リアルタイムクロック(RTC)1
63と、プリンタポート、シリアルポート(SIO)、
フロッピーディスクドライブ(FDD)の制御とMIN
I−ISAバス3上のサウンドコントローラ41等のI
SA互換のデバイスを制御するI/Oコントローラ16
4とが内蔵されている。
複数のI/O制御機能を内蔵した1チップLSIであ
り、この実施形態においては、外部の赤外線通信機器と
の間の赤外線通信を制御する赤外線コントローラ161
と、ハードディスクドライブ、CD−ROMドライブ、
DVD−ROMドライブなどのIDEまたはATAPI
インターフェースを持つデバイスを制御するIDEコン
トローラ162と、リアルタイムクロック(RTC)1
63と、プリンタポート、シリアルポート(SIO)、
フロッピーディスクドライブ(FDD)の制御とMIN
I−ISAバス3上のサウンドコントローラ41等のI
SA互換のデバイスを制御するI/Oコントローラ16
4とが内蔵されている。
【0041】PCカードコントローラ17は、PCIデ
バイスの1つであり、CPU11の制御の下にPCMC
IA仕様の16ビットPCカードとカードバス仕様の3
2ビットPCカードとを制御するものであり、ZVポー
ト4を介した動画転送もサポートしている。このPCカ
ードコントローラ17は、ノーマルモードとマルチメデ
ィアモード(ZVポートモード)の2つの動作モードを
有している。ノーマルモードは、モデムカードなどのよ
うな通常のPCカードを制御するためのものであり、P
CIバス2とPCカードとの間でデータ転送を行い、Z
Vポートは使用しない。
バイスの1つであり、CPU11の制御の下にPCMC
IA仕様の16ビットPCカードとカードバス仕様の3
2ビットPCカードとを制御するものであり、ZVポー
ト4を介した動画転送もサポートしている。このPCカ
ードコントローラ17は、ノーマルモードとマルチメデ
ィアモード(ZVポートモード)の2つの動作モードを
有している。ノーマルモードは、モデムカードなどのよ
うな通常のPCカードを制御するためのものであり、P
CIバス2とPCカードとの間でデータ転送を行い、Z
Vポートは使用しない。
【0042】マルチメディアモード(ZVポートモー
ド)は、ビデオキャプチャカード、MPEG2エンコー
ダカード、MPEG2デコーダカードなど動画を扱うP
CカードがPCカードソケットに装着されている場合に
使用されるモードである。このモードにおいては、前述
のZVポート4が使用され、PCカードからディスプレ
イコントローラ14にZVポート4を介して動画データ
ストリームS4が直接的に転送される。
ド)は、ビデオキャプチャカード、MPEG2エンコー
ダカード、MPEG2デコーダカードなど動画を扱うP
CカードがPCカードソケットに装着されている場合に
使用されるモードである。このモードにおいては、前述
のZVポート4が使用され、PCカードからディスプレ
イコントローラ14にZVポート4を介して動画データ
ストリームS4が直接的に転送される。
【0043】ノーマルモードとマルチメディアモードの
動作モードの切り替えは、CPU11によって行われ
る。すなわち、CPU11は、PCカードソケットに装
着されているPCカードから属性情報を読み取り、その
属性情報によって装着されているPCカードの種類を検
出する。装着されているPCカードがマルチメディアモ
ード対応のカードであれば、CPU11は、PCカード
コントローラ17をマルチメディアモードに切り替え
る。
動作モードの切り替えは、CPU11によって行われ
る。すなわち、CPU11は、PCカードソケットに装
着されているPCカードから属性情報を読み取り、その
属性情報によって装着されているPCカードの種類を検
出する。装着されているPCカードがマルチメディアモ
ード対応のカードであれば、CPU11は、PCカード
コントローラ17をマルチメディアモードに切り替え
る。
【0044】サウンドコントローラ41は、CPU11
の制御の下にオーディオデータの入出力制御を行うもの
であり、マイク端子からの音声信号をA/D変換してメ
モリ13に取り込んだり、ZVポート4を介して転送さ
れるデジタルオーディオデータをアナログ信号に変換し
てスピーカに出力する機能を有する。
の制御の下にオーディオデータの入出力制御を行うもの
であり、マイク端子からの音声信号をA/D変換してメ
モリ13に取り込んだり、ZVポート4を介して転送さ
れるデジタルオーディオデータをアナログ信号に変換し
てスピーカに出力する機能を有する。
【0045】MPEG2デコーダ18は、PCIバス2
に接続されたPCIインターフェースとZVポート4に
接続された動画出力ポートを有している。このMPEG
2デコーダ18は、MPEG2でデジタル圧縮符号化さ
れた例えばDVD−ROMドライブなどからの動画デー
タをPCIバス2経由で受信し、それを伸張するための
復号処理を行う。復号された動画データは、前述の16
ビットYUVデータフォーマットに変換されて動画デー
タストリームS2としてZVポート4上に出力され、デ
ィスプレイコントローラ14のビデオ入力ポート141
に転送される。
に接続されたPCIインターフェースとZVポート4に
接続された動画出力ポートを有している。このMPEG
2デコーダ18は、MPEG2でデジタル圧縮符号化さ
れた例えばDVD−ROMドライブなどからの動画デー
タをPCIバス2経由で受信し、それを伸張するための
復号処理を行う。復号された動画データは、前述の16
ビットYUVデータフォーマットに変換されて動画デー
タストリームS2としてZVポート4上に出力され、デ
ィスプレイコントローラ14のビデオ入力ポート141
に転送される。
【0046】通常、DVD−ROMドライブから読み出
されるMPEG2データストリームには、映画などの映
像を構成する主映像(ビデオ)、字幕などの副映像(サ
ブピクチャ)、および音声信号それぞれの符号化データ
が多重化されている。副映像および音声信号の符号化に
は、ランレングス符号化およびドルビーAC3がそれぞ
れ使用される。このため、MPEG2デコーダ18に
は、このような3種類のストリームを含むDVDビデオ
をデコードするために、3つのデコーダ、つまり主映像
を復号するMPEG2デコーダ、副映像を復号するサブ
ピクチャデコーダ、および音声信号を復号するオーディ
オデコーダを設けておき、これらを並行して動作させる
ことが好ましい。MPEG2デコーダで復号化されたビ
デオデータとサブピクチャデコーダで復号化された副映
像は合成され、そして16ビットYUVデータフォーマ
ットでZVポート4上に定義されたビデオバス上に出力
される。また、オーディオデコーダによって復号化され
た音声信号は、シリアルデータ転送のフォーマットでZ
Vポート4上に定義されたオーディオバスを介して転送
される。
されるMPEG2データストリームには、映画などの映
像を構成する主映像(ビデオ)、字幕などの副映像(サ
ブピクチャ)、および音声信号それぞれの符号化データ
が多重化されている。副映像および音声信号の符号化に
は、ランレングス符号化およびドルビーAC3がそれぞ
れ使用される。このため、MPEG2デコーダ18に
は、このような3種類のストリームを含むDVDビデオ
をデコードするために、3つのデコーダ、つまり主映像
を復号するMPEG2デコーダ、副映像を復号するサブ
ピクチャデコーダ、および音声信号を復号するオーディ
オデコーダを設けておき、これらを並行して動作させる
ことが好ましい。MPEG2デコーダで復号化されたビ
デオデータとサブピクチャデコーダで復号化された副映
像は合成され、そして16ビットYUVデータフォーマ
ットでZVポート4上に定義されたビデオバス上に出力
される。また、オーディオデコーダによって復号化され
た音声信号は、シリアルデータ転送のフォーマットでZ
Vポート4上に定義されたオーディオバスを介して転送
される。
【0047】ビデオキャプチャコントローラ19は、C
PU11からの指示に従ってビデオキャプチャ31を動
作制御する機能と、ZVポート4上に出力される動画デ
ータを取り込み、それをPCIバス2を介して主メモリ
13に転送する機能などを有している。ビデオキャプチ
ャコントローラ19によるビデオキャプチャ31の制御
は、I2Cバスを介して行われる。ZVポート4から主
メモリ13への動画転送においては、PCIバス2のバ
ンド幅を考慮して、まず、データ転送レートを下げるた
めに動画データのスケールダウン(フレームレート、解
像度、カラーフォーマット変換などを使用する)処理が
内蔵のスケーラによって実行され、それがFIFOバッ
ファに格納される。この後、FIFOバッファのデータ
がDMA転送によって主メモリ12に転送される。
PU11からの指示に従ってビデオキャプチャ31を動
作制御する機能と、ZVポート4上に出力される動画デ
ータを取り込み、それをPCIバス2を介して主メモリ
13に転送する機能などを有している。ビデオキャプチ
ャコントローラ19によるビデオキャプチャ31の制御
は、I2Cバスを介して行われる。ZVポート4から主
メモリ13への動画転送においては、PCIバス2のバ
ンド幅を考慮して、まず、データ転送レートを下げるた
めに動画データのスケールダウン(フレームレート、解
像度、カラーフォーマット変換などを使用する)処理が
内蔵のスケーラによって実行され、それがFIFOバッ
ファに格納される。この後、FIFOバッファのデータ
がDMA転送によって主メモリ12に転送される。
【0048】P1394コントローラ20は、P139
4高速シリアルインターフェースを介した外部装置との
間のデータ転送を制御するためのものであり、PCIバ
ス2に接続されたPCIインターフェースとZVポート
4に接続された動画出力ポートを有している。P139
4高速シリアルインターフェースを介してデジタルビデ
オカメラなどから動画データを受け取った場合には、P
1394コントローラ20は、その動画データを16ビ
ットYUVデータフォーマットに変換してZVポート4
上に定義されたビデオバス上に動画ストリームS5とし
て出力することにより、ディスプレイコントローラ14
に転送する。
4高速シリアルインターフェースを介した外部装置との
間のデータ転送を制御するためのものであり、PCIバ
ス2に接続されたPCIインターフェースとZVポート
4に接続された動画出力ポートを有している。P139
4高速シリアルインターフェースを介してデジタルビデ
オカメラなどから動画データを受け取った場合には、P
1394コントローラ20は、その動画データを16ビ
ットYUVデータフォーマットに変換してZVポート4
上に定義されたビデオバス上に動画ストリームS5とし
て出力することにより、ディスプレイコントローラ14
に転送する。
【0049】ビデオキャプチャ31は、カメラインタフ
ェースを介してビデオカメラやイメージセンサなどから
入力される動画データを16ビットYUVデータフォー
マットに変換して、それをZVポート4上に定義された
ビデオバス上に動画ストリームS3として出力すること
によりディスプレイコントローラ14に転送する。
ェースを介してビデオカメラやイメージセンサなどから
入力される動画データを16ビットYUVデータフォー
マットに変換して、それをZVポート4上に定義された
ビデオバス上に動画ストリームS3として出力すること
によりディスプレイコントローラ14に転送する。
【0050】以上のように、図1のシステムにおいて
は、互いに異なる動画データを扱う複数のビデオデバイ
ス、つまり、PCカードコントローラ17、MPEG2
デコーダ18、P1394コントローラ20、およびビ
デオキャプチャ31が、それぞれPCIバス2とのイン
ターフェースに加え、ZVポート4に接続された動画出
力ポートを有しており、どの動画ソースについてもPC
Iバス2を使用せずにディスプレイコントローラ14に
ZVポート4を通して直接的に転送できるようになり、
様々な動画ソースについてその表示を効率よく行うこと
ができる。
は、互いに異なる動画データを扱う複数のビデオデバイ
ス、つまり、PCカードコントローラ17、MPEG2
デコーダ18、P1394コントローラ20、およびビ
デオキャプチャ31が、それぞれPCIバス2とのイン
ターフェースに加え、ZVポート4に接続された動画出
力ポートを有しており、どの動画ソースについてもPC
Iバス2を使用せずにディスプレイコントローラ14に
ZVポート4を通して直接的に転送できるようになり、
様々な動画ソースについてその表示を効率よく行うこと
ができる。
【0051】ところで、ZVポート4は同時には1つの
動画データしか流すことができない。したがって、この
システムにおいては、PCカードコントローラ17、M
PEG2デコーダ18、P1394コントローラ20、
およびビデオキャプチャ31を択一的にZVポート4に
接続して、同時には1つのデバイスのみがZVポートを
使用するようにするための動画ソース切り替え制御の仕
組みが組み込まれている。
動画データしか流すことができない。したがって、この
システムにおいては、PCカードコントローラ17、M
PEG2デコーダ18、P1394コントローラ20、
およびビデオキャプチャ31を択一的にZVポート4に
接続して、同時には1つのデバイスのみがZVポートを
使用するようにするための動画ソース切り替え制御の仕
組みが組み込まれている。
【0052】以下、この動画ソース切り替え制御の具体
例を説明する。 (1)まず、図2および図3を参照して第1の例につい
て説明する。 図2においては、PCカードコントローラ17、MPE
G2デコーダ18、P1394コントローラ20、およ
びビデオキャプチャ31それぞれの動画出力ポートの1
つを選択してZVポート4に接続するためのセレクタが
設けられており、これによって同時には単一のデバイス
からの動画データしかディスプレイコントローラ14に
転送できないように制御される。したがって、1つのZ
Vポート4で、PCカードコントローラ17、MPEG
2デコーダ18、P1394コントローラ20、および
ビデオキャプチャ31それぞれとディスプレイコントロ
ーラ14との間をポイントーツーポイント形式で接続す
ることが可能となり、ZVポート4の競合を防止するこ
とができる。
例を説明する。 (1)まず、図2および図3を参照して第1の例につい
て説明する。 図2においては、PCカードコントローラ17、MPE
G2デコーダ18、P1394コントローラ20、およ
びビデオキャプチャ31それぞれの動画出力ポートの1
つを選択してZVポート4に接続するためのセレクタが
設けられており、これによって同時には単一のデバイス
からの動画データしかディスプレイコントローラ14に
転送できないように制御される。したがって、1つのZ
Vポート4で、PCカードコントローラ17、MPEG
2デコーダ18、P1394コントローラ20、および
ビデオキャプチャ31それぞれとディスプレイコントロ
ーラ14との間をポイントーツーポイント形式で接続す
ることが可能となり、ZVポート4の競合を防止するこ
とができる。
【0053】このセレクタは、PCカードコントローラ
17、MPEG2デコーダ18、P1394コントロー
ラ20、およびビデオキャプチャ31それぞれの動画出
力ポートに3ステート出力バッファ101,102,1
03,104を設け、これら各バッファによる動画出力
動作を、CPU11からのコマンドで制御可能なイネー
ブル/ディスエーブル信号(EN/DIS1,EN/D
IS2,EN/DIS3,EN/DIS4)によってイ
ネーブル・ディスエーブル制御することによって実現で
きる。
17、MPEG2デコーダ18、P1394コントロー
ラ20、およびビデオキャプチャ31それぞれの動画出
力ポートに3ステート出力バッファ101,102,1
03,104を設け、これら各バッファによる動画出力
動作を、CPU11からのコマンドで制御可能なイネー
ブル/ディスエーブル信号(EN/DIS1,EN/D
IS2,EN/DIS3,EN/DIS4)によってイ
ネーブル・ディスエーブル制御することによって実現で
きる。
【0054】この構成においては、各ビデオデバイス
は、CPU11からの指示で動画データの転送が許可さ
れた場合にのみ動画データをZVポート4に出力するの
で、CPU11によって実行されるソフトウェアが同時
には1つのデバイスの出力バッファのみ出力動作を許可
するように制御することで、ZVポート4の競合を防止
することができる。また、出力動作が許可された1つの
出力バッファ以外の他のすべての出力バッファについて
はディスエーブル状態、つまり高インピーダンス出力の
状態に設定されるので、ZVポート4から電気的に分離
される。
は、CPU11からの指示で動画データの転送が許可さ
れた場合にのみ動画データをZVポート4に出力するの
で、CPU11によって実行されるソフトウェアが同時
には1つのデバイスの出力バッファのみ出力動作を許可
するように制御することで、ZVポート4の競合を防止
することができる。また、出力動作が許可された1つの
出力バッファ以外の他のすべての出力バッファについて
はディスエーブル状態、つまり高インピーダンス出力の
状態に設定されるので、ZVポート4から電気的に分離
される。
【0055】図1のセレクタは、実際には、図3に示さ
れているように、3ステート出力バッファ101,10
2…とCPU11によってリード/ライト可能なレジス
タ201,202,…とをそれぞれデバイス内部に対応
して設けることによって実現される。この場合、例え
ば、CPU11からのコマンドでレジスタ201のイネ
ーブルフラグF1がセットされると、3ステート出力バ
ッファ101のイネーブル/ディスエーブル信号EN/
DIS1がアクティブとなり、これによってデバイス1
はZVポート4を使用した動画転送を行うことが可能と
なる。
れているように、3ステート出力バッファ101,10
2…とCPU11によってリード/ライト可能なレジス
タ201,202,…とをそれぞれデバイス内部に対応
して設けることによって実現される。この場合、例え
ば、CPU11からのコマンドでレジスタ201のイネ
ーブルフラグF1がセットされると、3ステート出力バ
ッファ101のイネーブル/ディスエーブル信号EN/
DIS1がアクティブとなり、これによってデバイス1
はZVポート4を使用した動画転送を行うことが可能と
なる。
【0056】(2)次に、図4、図5および図6を参照
して第2の例について説明する。 図4においては、ハードウェアによる制御によって自動
的にZVポート4を使用するデバイスの優先順位を規定
する構成が採用されている。すなわち、ZVポート4に
は、複数のデバイス(PCカードコントローラ17、M
PEG2デコーダ18、P1394コントローラ20、
およびビデオキャプチャ31)をデイジーチェーン形式
で接続する1本のZVイネーブル信号線が追加されてい
る。このZVイネーブル信号線は、ZVポート4の使用
許可を示すZVイネーブル信号をデイジーチェーンの先
頭に位置するデバイスから末尾のデバイスに亘って順次
転送するために使用される。
して第2の例について説明する。 図4においては、ハードウェアによる制御によって自動
的にZVポート4を使用するデバイスの優先順位を規定
する構成が採用されている。すなわち、ZVポート4に
は、複数のデバイス(PCカードコントローラ17、M
PEG2デコーダ18、P1394コントローラ20、
およびビデオキャプチャ31)をデイジーチェーン形式
で接続する1本のZVイネーブル信号線が追加されてい
る。このZVイネーブル信号線は、ZVポート4の使用
許可を示すZVイネーブル信号をデイジーチェーンの先
頭に位置するデバイスから末尾のデバイスに亘って順次
転送するために使用される。
【0057】そして、各デバイスには、前述の3ステー
ト出力バッファ101,102…およびレジスタ20
1,202…に加え、組み合わせ論理回路301,30
2…が追加されている。これら組み合わせ論理回路30
1,302…の各々は、CPU11によってセットされ
るイネーブルフラグF1とZVイネーブル信号線を介し
て転送されるZVイネーブル信号とに基づいて、出力バ
ッファの動画データ出力動作をイネーブル/ディスエー
ブル制御するためのイネーブル/ディスエーブル信号を
発生するものであり、イネーブルフラグF1の入力端子
A、ZVイネーブル信号入力端子X、イネーブル/ディ
スエーブル信号出力端子Z、および次段のデバイスへの
ZVイネーブル信号出力端子Yを有している。
ト出力バッファ101,102…およびレジスタ20
1,202…に加え、組み合わせ論理回路301,30
2…が追加されている。これら組み合わせ論理回路30
1,302…の各々は、CPU11によってセットされ
るイネーブルフラグF1とZVイネーブル信号線を介し
て転送されるZVイネーブル信号とに基づいて、出力バ
ッファの動画データ出力動作をイネーブル/ディスエー
ブル制御するためのイネーブル/ディスエーブル信号を
発生するものであり、イネーブルフラグF1の入力端子
A、ZVイネーブル信号入力端子X、イネーブル/ディ
スエーブル信号出力端子Z、および次段のデバイスへの
ZVイネーブル信号出力端子Yを有している。
【0058】入力Xおよび入力Aに対する出力Yの真理
値表テーブルを図5(a)、入力Xおよび入力Aに対す
る出力Zの真理値表テーブルを図5(b)に示す。 入力A=1(動画転送許可を示すイネーブルフラグF1
がセットされた状態) になったとき、入力X=1(アクティブ状態のZVイネ
ーブル信号が入力されている状態)であれば、出力Z=
1となり、出力バッファがイネーブル状態に設定され
る。また、この時は、出力Y=0となり、次段のデバイ
スへのZVイネーブル信号の伝達が停止される。入力A
=0(動画転送許可を示すイネーブルフラグF1がセッ
トされてない状態)の時には、そのときの入力Xの状態
がそのまま出力Yとなる。また、入力X=0であれば、
出力Yおよび出力Zは、入力Aによらず0となる。
値表テーブルを図5(a)、入力Xおよび入力Aに対す
る出力Zの真理値表テーブルを図5(b)に示す。 入力A=1(動画転送許可を示すイネーブルフラグF1
がセットされた状態) になったとき、入力X=1(アクティブ状態のZVイネ
ーブル信号が入力されている状態)であれば、出力Z=
1となり、出力バッファがイネーブル状態に設定され
る。また、この時は、出力Y=0となり、次段のデバイ
スへのZVイネーブル信号の伝達が停止される。入力A
=0(動画転送許可を示すイネーブルフラグF1がセッ
トされてない状態)の時には、そのときの入力Xの状態
がそのまま出力Yとなる。また、入力X=0であれば、
出力Yおよび出力Zは、入力Aによらず0となる。
【0059】これら各組み合わせ論理回路301,30
2は、図6に示されているように、2つの2入力AND
ゲート401,402,インバータ403、および入力
バッファ404から構成することができる。
2は、図6に示されているように、2つの2入力AND
ゲート401,402,インバータ403、および入力
バッファ404から構成することができる。
【0060】この構成によれば、デイジーチェーンの上
流側に位置するデバイス(ここでは、デバイス1が最上
流のデバイス)ほど優先的にZVポート4を使用できる
ようにする制御が行われ、ZVポート4の使用が許可さ
れたデバイスの下流側には、例えば、そのデバイスによ
るZVポート4の使用が終了するまで、ZVイネーブル
信号は転送されない。したがって、同時には1つのデバ
イスの出力バッファしか動作しないようにする制御が自
動的に実行できるようになる。なお、最上流の入力Xは
常に1に固定されている。
流側に位置するデバイス(ここでは、デバイス1が最上
流のデバイス)ほど優先的にZVポート4を使用できる
ようにする制御が行われ、ZVポート4の使用が許可さ
れたデバイスの下流側には、例えば、そのデバイスによ
るZVポート4の使用が終了するまで、ZVイネーブル
信号は転送されない。したがって、同時には1つのデバ
イスの出力バッファしか動作しないようにする制御が自
動的に実行できるようになる。なお、最上流の入力Xは
常に1に固定されている。
【0061】(3)次に、図7、図8および図9を参照
して第3の例について説明する。 図7においては、ZVポート4には、複数のデバイスに
共通接続された1本のZV制御信号線が追加されてい
る。このZV制御信号線は、ZVポート4の使用を要求
しているデバイスがあることをそのデバイスとそれ以外
の他のすべてのデバイスに通知するためのものであり、
ZVポート4の使用を要求しているデバイスによって、
一定期間アクティブ状態に設定される。
して第3の例について説明する。 図7においては、ZVポート4には、複数のデバイスに
共通接続された1本のZV制御信号線が追加されてい
る。このZV制御信号線は、ZVポート4の使用を要求
しているデバイスがあることをそのデバイスとそれ以外
の他のすべてのデバイスに通知するためのものであり、
ZVポート4の使用を要求しているデバイスによって、
一定期間アクティブ状態に設定される。
【0062】そして、各デバイスには、前述の3ステー
ト出力バッファ101,102…およびレジスタ20
1,202…に加え、組み合わせ論理回路501,50
2…が追加されている。これら組み合わせ論理回路50
1,502…の各々は、CPU11からのコマンドによ
るイネーブルフラグF1のセットに応答して、ZV制御
信号線を所定期間アクティブ状態に設定し、その期間経
過後、対応する出力バッファをイネーブル状態に設定す
る機能と、ZV制御信号線の状態を監視し、ZV制御信
号線がアクティブ状態に設定されている期間中、出力バ
ッファをディスエーブル状態に維持する機能が設けられ
ている。
ト出力バッファ101,102…およびレジスタ20
1,202…に加え、組み合わせ論理回路501,50
2…が追加されている。これら組み合わせ論理回路50
1,502…の各々は、CPU11からのコマンドによ
るイネーブルフラグF1のセットに応答して、ZV制御
信号線を所定期間アクティブ状態に設定し、その期間経
過後、対応する出力バッファをイネーブル状態に設定す
る機能と、ZV制御信号線の状態を監視し、ZV制御信
号線がアクティブ状態に設定されている期間中、出力バ
ッファをディスエーブル状態に維持する機能が設けられ
ている。
【0063】これら各組み合わせ論理回路501,50
2…は、図8のように、パルス発生回路601、ディレ
イ回路602、フリップフロップ603、ZV制御信号
用出力バッファ604、ZV制御信号用出力バッファ6
05から構成されている。
2…は、図8のように、パルス発生回路601、ディレ
イ回路602、フリップフロップ603、ZV制御信号
用出力バッファ604、ZV制御信号用出力バッファ6
05から構成されている。
【0064】以下、図9のタイミングチャートを参照し
て、図8の組み合わせ論理回路の動作を説明する。ここ
では、デバイス2の出力バッファ102がイネーブル状
態に設定されているときに、デバイス1のレジスタ20
1にイネーブルフラグF1がセットされた場合を想定す
る。
て、図8の組み合わせ論理回路の動作を説明する。ここ
では、デバイス2の出力バッファ102がイネーブル状
態に設定されているときに、デバイス1のレジスタ20
1にイネーブルフラグF1がセットされた場合を想定す
る。
【0065】デバイス1においては、イネーブルフラグ
F1のセットに応答してパルス発生回路601からワン
ショットパルス信号ZV−EN1が出力される。このワ
ンショットパルス信号ZV−EN1は、ディレイ回路6
02に送られると共に、ZV制御信号としてバッファ6
04を介してZV制御信号線上に出力される。この時の
ZV制御信号線の変化は、すべてのデバイスの組み合わ
せ論理回路でモニタされる。すなわち、デバイス1にお
いてはフリップフロップ603がリセットされる。デバ
イス2においても同様にしてフリップフロップがリセッ
トされ、これによってイネーブル/ディスエーブル信号
EN/DIS2がディスエーブル状態となる。
F1のセットに応答してパルス発生回路601からワン
ショットパルス信号ZV−EN1が出力される。このワ
ンショットパルス信号ZV−EN1は、ディレイ回路6
02に送られると共に、ZV制御信号としてバッファ6
04を介してZV制御信号線上に出力される。この時の
ZV制御信号線の変化は、すべてのデバイスの組み合わ
せ論理回路でモニタされる。すなわち、デバイス1にお
いてはフリップフロップ603がリセットされる。デバ
イス2においても同様にしてフリップフロップがリセッ
トされ、これによってイネーブル/ディスエーブル信号
EN/DIS2がディスエーブル状態となる。
【0066】ワンショットパルス信号ZV−EN1のパ
ルス幅に対応する期間だけ経過した後、ディレイ回路6
02からはセット信号SET1が出力される。このセッ
ト信号SET1は、フリップフロップ603に送られ
る。フリップフロップ603は、セット信号SET1が
入力された時、イネーブル/ディスエーブル信号EN/
DIS1を1、つまりアクティブ状態に設定する。
ルス幅に対応する期間だけ経過した後、ディレイ回路6
02からはセット信号SET1が出力される。このセッ
ト信号SET1は、フリップフロップ603に送られ
る。フリップフロップ603は、セット信号SET1が
入力された時、イネーブル/ディスエーブル信号EN/
DIS1を1、つまりアクティブ状態に設定する。
【0067】このように、ZV制御信号線を用いてすべ
てのデバイスの出力バッファを一旦ディスエーブルした
後、自身のデバイスの出力バッファをイネーブルにする
構成を使用することにより、結果的に、時間的に最も最
近にZV制御信号線をアクティブ状態に設定したデバイ
スに、ZVポート4の使用が許可される。したがって、
この構成においては、どのデバイスに対しても初期の優
先順位を平等に設定することができる。
てのデバイスの出力バッファを一旦ディスエーブルした
後、自身のデバイスの出力バッファをイネーブルにする
構成を使用することにより、結果的に、時間的に最も最
近にZV制御信号線をアクティブ状態に設定したデバイ
スに、ZVポート4の使用が許可される。したがって、
この構成においては、どのデバイスに対しても初期の優
先順位を平等に設定することができる。
【0068】(4)次に、図10、図11および図12
を参照して第4の例について説明する。 図10においては、図8で説明した各組み合わせ論理回
路501,502の構成にさらに改良が加えられてお
り、図8のパルス発生回路601およびディレイ回路6
02の代わりに、CPU11によってパルス幅およびデ
ィレイ時間がそれぞれプログラム可能なプログラマブル
パルス発生回路701およびプログラマブルディレイ回
路702が設けられ、且つANDゲート703が追加さ
れている。
を参照して第4の例について説明する。 図10においては、図8で説明した各組み合わせ論理回
路501,502の構成にさらに改良が加えられてお
り、図8のパルス発生回路601およびディレイ回路6
02の代わりに、CPU11によってパルス幅およびデ
ィレイ時間がそれぞれプログラム可能なプログラマブル
パルス発生回路701およびプログラマブルディレイ回
路702が設けられ、且つANDゲート703が追加さ
れている。
【0069】プログラマブルパルス発生回路701から
発生されるパルス信号のパルス幅は、図11に示されて
いるように、デバイス毎に異なるように初期設定され
る。また、プログラマブルディレイ回路702のディレ
イ時間についても、対応するプログラマブルパルス発生
回路701からのパルス信号の幅に相当する時間経過後
にセット信号が出力されるようにデバイス毎に異なる値
が初期設定される。
発生されるパルス信号のパルス幅は、図11に示されて
いるように、デバイス毎に異なるように初期設定され
る。また、プログラマブルディレイ回路702のディレ
イ時間についても、対応するプログラマブルパルス発生
回路701からのパルス信号の幅に相当する時間経過後
にセット信号が出力されるようにデバイス毎に異なる値
が初期設定される。
【0070】これにより、たとえ複数のデバイスに対し
て同時にイネーブルフラグがセットされた場合であって
も、その中で最も長いパルス幅が割り当てられているデ
バイスにZVポート4の使用が許可されるので、ZVポ
ート4の競合を防止できる。
て同時にイネーブルフラグがセットされた場合であって
も、その中で最も長いパルス幅が割り当てられているデ
バイスにZVポート4の使用が許可されるので、ZVポ
ート4の競合を防止できる。
【0071】また、ANDゲート703は、ZVイネー
ブルフラグがセットされた時にZV制御信号が既にアク
ティブ状態に設定されていた場合には、そのパルス信号
ZV−EN1の発生動作の開始をZV制御信号線のアク
ティブ状態が解除されるまで待たせるために設けられた
ものである。
ブルフラグがセットされた時にZV制御信号が既にアク
ティブ状態に設定されていた場合には、そのパルス信号
ZV−EN1の発生動作の開始をZV制御信号線のアク
ティブ状態が解除されるまで待たせるために設けられた
ものである。
【0072】これにより、CPU11から最も後でイネ
ーブルフラグがセットされたデバイスにZVポート4を
使用させることができるので、もしパルス幅の長いデバ
イスにイネーブルフラグがセットされた直後にそれより
もパルス幅が短いデバイスにイネーブルフラグがセット
されたとしても、後からイネーブルフラグがセットされ
たデバイスに優先的にZVポート4の使用を許可する事
ができる。
ーブルフラグがセットされたデバイスにZVポート4を
使用させることができるので、もしパルス幅の長いデバ
イスにイネーブルフラグがセットされた直後にそれより
もパルス幅が短いデバイスにイネーブルフラグがセット
されたとしても、後からイネーブルフラグがセットされ
たデバイスに優先的にZVポート4の使用を許可する事
ができる。
【0073】以下、図12のタイミングチャートを参照
して、図10の組み合わせ論理回路の動作を説明する。
ここでは、デバイス3の出力バッファ103がイネーブ
ル状態に設定されているときに、デバイス1とデバイス
2に同時にイネーブルフラグがセットされた場合を想定
する。
して、図10の組み合わせ論理回路の動作を説明する。
ここでは、デバイス3の出力バッファ103がイネーブ
ル状態に設定されているときに、デバイス1とデバイス
2に同時にイネーブルフラグがセットされた場合を想定
する。
【0074】デバイス1においては、ZV制御信号が0
の状態でイネーブルフラグF1がセットされると、それ
に応答してすぐにパルス発生回路701からワンショッ
トパルス信号ZV−EN1が出力される。これと同時
に、デバイス2からもワンショットパルス信号ZV−E
N2が出力される。これらパルス信号によりZV制御信
号線の電位が変化し、すべてのデバイスのフリップフロ
ップがリセットされる。したがって、デバイス3におい
ては、イネーブル/ディスエーブル信号EN/DIS3
がディスエーブル状態に切り替えられる。
の状態でイネーブルフラグF1がセットされると、それ
に応答してすぐにパルス発生回路701からワンショッ
トパルス信号ZV−EN1が出力される。これと同時
に、デバイス2からもワンショットパルス信号ZV−E
N2が出力される。これらパルス信号によりZV制御信
号線の電位が変化し、すべてのデバイスのフリップフロ
ップがリセットされる。したがって、デバイス3におい
ては、イネーブル/ディスエーブル信号EN/DIS3
がディスエーブル状態に切り替えられる。
【0075】デバイス2においては、ワンショットパル
ス信号ZV−EN2のパルス幅に対応する期間だけ経過
した後、セット信号SET2が出力される。このセット
信号SET2は、フリップフロップに送られる。しか
し、この時はまだワンショットパルス信号ZV−EN1
が出力されているため、セット信号SET2はマスクさ
れてしまい、フリップフロップはセットされない。
ス信号ZV−EN2のパルス幅に対応する期間だけ経過
した後、セット信号SET2が出力される。このセット
信号SET2は、フリップフロップに送られる。しか
し、この時はまだワンショットパルス信号ZV−EN1
が出力されているため、セット信号SET2はマスクさ
れてしまい、フリップフロップはセットされない。
【0076】デバイス1においては、ワンショットパル
ス信号ZV−EN1のパルス幅に対応する期間だけ経過
した後、セット信号SET1が出力される。このときは
既にワンショットパルス信号ZV−EN2は発生してな
いので、セット信号SET1によってフリップフロップ
603は、イネーブル/ディスエーブル信号EN/DI
S1を1、つまりアクティブ状態に設定する。
ス信号ZV−EN1のパルス幅に対応する期間だけ経過
した後、セット信号SET1が出力される。このときは
既にワンショットパルス信号ZV−EN2は発生してな
いので、セット信号SET1によってフリップフロップ
603は、イネーブル/ディスエーブル信号EN/DI
S1を1、つまりアクティブ状態に設定する。
【0077】(5)次に、図13および図14を参照し
て第5の例について説明する。 ここでは、(1)の例において、ソフトウェア制御によ
って複数のデバイスによるZVポートの使用を排他的に
切り替えるための制御動作を説明する。そのためのソフ
トウェア構成を図13に示す。
て第5の例について説明する。 ここでは、(1)の例において、ソフトウェア制御によ
って複数のデバイスによるZVポートの使用を排他的に
切り替えるための制御動作を説明する。そのためのソフ
トウェア構成を図13に示す。
【0078】図13において、ZVポートマネージャ
は、ZVポート4の使用状態を一括管理するためのプロ
グラムである。アプリケーションプログラム1,2,3
はそれぞれZVポート4を使用するデバイス1,2,3
を用いて動画表示を行うプログラムであり、またZVポ
ートクライアントドライバ1,2,3はデバイス1,
2,3の動作を制御するためのドライバプログラムであ
る。
は、ZVポート4の使用状態を一括管理するためのプロ
グラムである。アプリケーションプログラム1,2,3
はそれぞれZVポート4を使用するデバイス1,2,3
を用いて動画表示を行うプログラムであり、またZVポ
ートクライアントドライバ1,2,3はデバイス1,
2,3の動作を制御するためのドライバプログラムであ
る。
【0079】ZVポートマネージャは、ZVポートクラ
イアントドライバ1,2,3それぞれと通信する機能を
有しており、この通信機能を用いてZVポート4の使用
権切り替えを行う。使用権切り替え処理の概略は、次の
通りである。
イアントドライバ1,2,3それぞれと通信する機能を
有しており、この通信機能を用いてZVポート4の使用
権切り替えを行う。使用権切り替え処理の概略は、次の
通りである。
【0080】たとえば、ZVポートクライアントドライ
バ1からZVポート使用要求が発行されると、ZVポー
トマネージャは、デバイス毎にZVポートの使用状態を
管理している管理テーブルT1を参照してZVポート4
を現在使用しているデバイスを調べ、そのデバイスに対
応するZVポートクライアントドライバ(例えば、ZV
ポートクライアントドライバ3)に他のZVポートクラ
イアントドライバからの使用要求があったことを通知す
る。使用要求を受けたZVポートクライアントドライバ
3は、ZVポート4の使用権の切り替えが可能か否かを
返答する。ZVポートマネージャは、切り替えが可能か
否かを使用要求を出したZVポートクライアントドライ
バ1に返し、切り替え可能であれば、管理テーブルT1
を書き換えると共に、ZVポート4の使用権の切り替え
を行う。この使用権切り替え動作は、新たにZVポート
4を使用するデバイスにイネーブルフラグをセットし、
使用権を解放するデバイスに対してはイネーブルフラグ
をリセットすることによって行うことができる。このよ
うなイネーブルフラグのセット/リセット制御は、その
デバイスに対応するZVポートクライアントドライバが
実行する。
バ1からZVポート使用要求が発行されると、ZVポー
トマネージャは、デバイス毎にZVポートの使用状態を
管理している管理テーブルT1を参照してZVポート4
を現在使用しているデバイスを調べ、そのデバイスに対
応するZVポートクライアントドライバ(例えば、ZV
ポートクライアントドライバ3)に他のZVポートクラ
イアントドライバからの使用要求があったことを通知す
る。使用要求を受けたZVポートクライアントドライバ
3は、ZVポート4の使用権の切り替えが可能か否かを
返答する。ZVポートマネージャは、切り替えが可能か
否かを使用要求を出したZVポートクライアントドライ
バ1に返し、切り替え可能であれば、管理テーブルT1
を書き換えると共に、ZVポート4の使用権の切り替え
を行う。この使用権切り替え動作は、新たにZVポート
4を使用するデバイスにイネーブルフラグをセットし、
使用権を解放するデバイスに対してはイネーブルフラグ
をリセットすることによって行うことができる。このよ
うなイネーブルフラグのセット/リセット制御は、その
デバイスに対応するZVポートクライアントドライバが
実行する。
【0081】次に、図14のフローチャートを参照し
て、使用権切り替え制御のための一連の処理の流れを説
明する。ZVポートマネージャは、オペレーティングシ
ステムの起動時やZVポート対応PCカードなどの挿抜
時にその時にコンピュータシステムに存在するZVポー
ト対応デバイスを数え上げ、それら各デバイス毎にZV
ポートの使用状態を管理するための管理テーブルT1を
作成する(ステップS101)。
て、使用権切り替え制御のための一連の処理の流れを説
明する。ZVポートマネージャは、オペレーティングシ
ステムの起動時やZVポート対応PCカードなどの挿抜
時にその時にコンピュータシステムに存在するZVポー
ト対応デバイスを数え上げ、それら各デバイス毎にZV
ポートの使用状態を管理するための管理テーブルT1を
作成する(ステップS101)。
【0082】ZVポート対応デバイスの数え上げは、I
SAデバイスであればPNPID、PCIデバイスの場
合にはDevice ID,Vender ID,Su
bsystem Device IDからOSで管理さ
れている対応する情報(INF)ファイルを調べ、IN
FファイルにZVデバイス情報があれば、ZVポート対
応デバイスとしてOSの環境ファイル(Registr
y)に書き込んでおき、オペレーティングシステムの起
動時にそのRegistryの情報を参照することによ
って行うことができる。
SAデバイスであればPNPID、PCIデバイスの場
合にはDevice ID,Vender ID,Su
bsystem Device IDからOSで管理さ
れている対応する情報(INF)ファイルを調べ、IN
FファイルにZVデバイス情報があれば、ZVポート対
応デバイスとしてOSの環境ファイル(Registr
y)に書き込んでおき、オペレーティングシステムの起
動時にそのRegistryの情報を参照することによ
って行うことができる。
【0083】また、PCカードがシステム稼働中に装着
された場合には、そのPCカードの装着が、図15に示
すソケットサービスおよびカートサービスなどのドライ
バによって検出され、それがZV−ポートマネージャに
通知されるので、これに応答してZV−ポートマネージ
ャがそのカードの属性情報からZVポート対応カードか
否かを判断し、ZVポート対応カードであれば管理テー
ブルT1にそのデバイスを追加すればよい。また、シス
テム稼働中にPCカードが取り外された時には、取り外
されたPCカードのソケット番号や属性情報等からその
カードがZVポート対応カードとして数え上げられてい
るデバイスか否かを調べ、ZVポート対応カードであれ
ば管理テーブルT1からそのデバイスを削除すればよ
い。
された場合には、そのPCカードの装着が、図15に示
すソケットサービスおよびカートサービスなどのドライ
バによって検出され、それがZV−ポートマネージャに
通知されるので、これに応答してZV−ポートマネージ
ャがそのカードの属性情報からZVポート対応カードか
否かを判断し、ZVポート対応カードであれば管理テー
ブルT1にそのデバイスを追加すればよい。また、シス
テム稼働中にPCカードが取り外された時には、取り外
されたPCカードのソケット番号や属性情報等からその
カードがZVポート対応カードとして数え上げられてい
るデバイスか否かを調べ、ZVポート対応カードであれ
ば管理テーブルT1からそのデバイスを削除すればよ
い。
【0084】次に、ZVポート4を使用した動画転送を
行うアプリケーションが実行されると、そのアプリケー
ションは、対応するZVポートクライアントドライバを
主メモリ13にロードする(ステップS102)。ロー
ドされたZVポートクライアントドライバは、ZVポー
トマネージャに対してZVポート4の使用要求を発行す
る(ステップS103)。ZVポートマネージャは、管
理テーブルT1を参照して現在のZVポート4の使用状
況を調べ、他のデバイスがZVポート4を使用中か否か
を判断する(ステップS105)。
行うアプリケーションが実行されると、そのアプリケー
ションは、対応するZVポートクライアントドライバを
主メモリ13にロードする(ステップS102)。ロー
ドされたZVポートクライアントドライバは、ZVポー
トマネージャに対してZVポート4の使用要求を発行す
る(ステップS103)。ZVポートマネージャは、管
理テーブルT1を参照して現在のZVポート4の使用状
況を調べ、他のデバイスがZVポート4を使用中か否か
を判断する(ステップS105)。
【0085】どのデバイスもZVポート4を使用してい
ない場合には、ZVポートマネージャは、使用要求を出
したZVポートクライアントドライバに対して使用許可
を返す(ステップS106)。使用許可を受けたZVポ
ートクライアントドライバは、対応するデバイスのレジ
スタにイネーブルフラグをセットし、出力バッファを使
用可能な状態に設定する(ステップS107)。また、
このとき、ZVポートマネージャは、管理テーブルT1
の該当するデバイスの欄にZVポート使用中であること
を書き込む。
ない場合には、ZVポートマネージャは、使用要求を出
したZVポートクライアントドライバに対して使用許可
を返す(ステップS106)。使用許可を受けたZVポ
ートクライアントドライバは、対応するデバイスのレジ
スタにイネーブルフラグをセットし、出力バッファを使
用可能な状態に設定する(ステップS107)。また、
このとき、ZVポートマネージャは、管理テーブルT1
の該当するデバイスの欄にZVポート使用中であること
を書き込む。
【0086】一方、ZVポート4を使用しているデバイ
スが存在した場合には、その使用しているデバイスを特
定し、そのデバイスに対応するZVポートクライアント
ドライバに対して他のZVポートクライアントドライバ
からの使用要求があったことを通知する(ステップS1
08,109)。使用要求を受けたZVポートクライア
ントドライバは、ZVポート4の使用権の切り替えが可
能か否かを返答する。
スが存在した場合には、その使用しているデバイスを特
定し、そのデバイスに対応するZVポートクライアント
ドライバに対して他のZVポートクライアントドライバ
からの使用要求があったことを通知する(ステップS1
08,109)。使用要求を受けたZVポートクライア
ントドライバは、ZVポート4の使用権の切り替えが可
能か否かを返答する。
【0087】たとえば、ビデオキャプチャ31を使用し
て動画の表示および記録を行うアプリケーションに対応
するZVポートクライアントドライバなどについては、
その動画の記録動作が中断されるのを防止するために、
切り替え要求を拒否する場合がある。この場合には、Z
Vポートマネージャは、使用要求を出したZVポートク
ライアントドライバに対して使用不許可を返す(ステッ
プS110,S111)。
て動画の表示および記録を行うアプリケーションに対応
するZVポートクライアントドライバなどについては、
その動画の記録動作が中断されるのを防止するために、
切り替え要求を拒否する場合がある。この場合には、Z
Vポートマネージャは、使用要求を出したZVポートク
ライアントドライバに対して使用不許可を返す(ステッ
プS110,S111)。
【0088】切り替え可能である旨の返答が合った場合
には、前述のステップS106,S107の処理が実行
される。なお、ここでは、ZVポートマネージャをOS
と独立に設けたが、OSの1機能としてそのOS内にZ
Vポートマネージャの機能を組み込むことも可能であ
る。また、図14の手順を実行するために必要なZVポ
ートマネージャや各ドライバ群などのプログラムはCD
−ROMなどのコンピュータ読み取り可能な記録媒体に
格納して配布することができる。
には、前述のステップS106,S107の処理が実行
される。なお、ここでは、ZVポートマネージャをOS
と独立に設けたが、OSの1機能としてそのOS内にZ
Vポートマネージャの機能を組み込むことも可能であ
る。また、図14の手順を実行するために必要なZVポ
ートマネージャや各ドライバ群などのプログラムはCD
−ROMなどのコンピュータ読み取り可能な記録媒体に
格納して配布することができる。
【0089】
【発明の効果】以上説明したように、この発明によれ
ば、動画データを扱う複数のデバイスそれぞれからの異
なる複数のビデオソースをシステムバスを利用すること
なく表示コントローラに直接転送できるようになり、様
々なビデオソースについてその表示を効率よく行うこと
ができる。また、ハードウェアまたはソフトウェアによ
る切り替え制御により動画専用バスが同時には複数のデ
バイスの中の1つだけが使用するように制御できるた
め、バスの競合の問題を解決することができる。また、
最後にイネーブルフラグを設定したデバイスにバス使用
権が与えられる仕組みを採用することにより、常にユー
ザが実行したいアプリケーションに対応するデバイスに
よる動画転送を許可する事ができる。
ば、動画データを扱う複数のデバイスそれぞれからの異
なる複数のビデオソースをシステムバスを利用すること
なく表示コントローラに直接転送できるようになり、様
々なビデオソースについてその表示を効率よく行うこと
ができる。また、ハードウェアまたはソフトウェアによ
る切り替え制御により動画専用バスが同時には複数のデ
バイスの中の1つだけが使用するように制御できるた
め、バスの競合の問題を解決することができる。また、
最後にイネーブルフラグを設定したデバイスにバス使用
権が与えられる仕組みを採用することにより、常にユー
ザが実行したいアプリケーションに対応するデバイスに
よる動画転送を許可する事ができる。
【図1】この発明の一実施形態に係るコンピュータシス
テムの構成を示すブロック図。
テムの構成を示すブロック図。
【図2】同実施形態のシステムに設けられたZVポート
対応デバイスの切り替え動作の原理を説明するための
図。
対応デバイスの切り替え動作の原理を説明するための
図。
【図3】同実施形態のシステムにおいて第1の切り替え
制御方式を実現するために設けられたZVポート対応デ
バイスの内部構成を示す図。
制御方式を実現するために設けられたZVポート対応デ
バイスの内部構成を示す図。
【図4】同実施形態のシステムにおいて第2の切り替え
制御方式を実現するためにZVポート対応デバイス内に
設けられた組み合わせ論理回路を示す図。
制御方式を実現するためにZVポート対応デバイス内に
設けられた組み合わせ論理回路を示す図。
【図5】図4の組み合わせ論理回路の入力と出力との関
係を示す図。
係を示す図。
【図6】図4の組み合わせ論理回路の具体的な回路構成
の一例を示す回路図。
の一例を示す回路図。
【図7】同実施形態のシステムにおいて第2の切り替え
制御方式を実現するために各ZVポート対応デバイス内
に設けられた組み合わせ論理回路を示す図。
制御方式を実現するために各ZVポート対応デバイス内
に設けられた組み合わせ論理回路を示す図。
【図8】図7の組み合わせ論理回路の具体的な回路構成
の一例を示す回路図。
の一例を示す回路図。
【図9】図7の組み合わせ論理回路の動作を示すタイミ
ングチャート。
ングチャート。
【図10】同実施形態のシステムにおいて第3の切り替
え制御方式を実現するために各ZVポート対応デバイス
内に設けられた組み合わせ論理回路を示す図。
え制御方式を実現するために各ZVポート対応デバイス
内に設けられた組み合わせ論理回路を示す図。
【図11】図10の組み合わせ論理回路に設けられたプ
ログラマブルパルス発生回路によってZVポート対応デ
バイス毎に異なるパルス幅を設定する様子を示す図。
ログラマブルパルス発生回路によってZVポート対応デ
バイス毎に異なるパルス幅を設定する様子を示す図。
【図12】図10の組み合わせ論理回路の動作を説明す
るタイミングチャート。
るタイミングチャート。
【図13】同実施形態のシステムにおいて第4の切り替
え制御方式を実現するために使用されるソフトウェア構
成図。
え制御方式を実現するために使用されるソフトウェア構
成図。
【図14】図13のソフトウェアによって実行されるZ
Vポート使用デバイス切り替え制御手順を説明するフロ
ーチャート。
Vポート使用デバイス切り替え制御手順を説明するフロ
ーチャート。
【図15】同実施形態のシステムにおいて第4の切り替
え制御方式を実現するために使用されるソフトウェア構
成図。
え制御方式を実現するために使用されるソフトウェア構
成図。
2…PCIバス、3…ISAバス、4…ZVポート、1
1…CPU、12…ホスト−PCIブリッジ、13…主
メモリ、14…ディスプレイコントローラ、17…PC
カードコントローラ、18…MPEG2デコーダ、19
…ビデオキャプチャコントローラ、20…P1394コ
ントローラ、31…ビデオキャプチャ、41…サウンド
コントローラ、101〜104…3ステート出力バッフ
ァ。
1…CPU、12…ホスト−PCIブリッジ、13…主
メモリ、14…ディスプレイコントローラ、17…PC
カードコントローラ、18…MPEG2デコーダ、19
…ビデオキャプチャコントローラ、20…P1394コ
ントローラ、31…ビデオキャプチャ、41…サウンド
コントローラ、101〜104…3ステート出力バッフ
ァ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI G09G 5/00 555 G06F 15/62 A (72)発明者 本間 亨 東京都青梅市末広町2丁目9番地 株式会 社東芝青梅工場内
Claims (14)
- 【請求項1】 動画データを入力するためのビデオポー
トを有し、このビデオポートに入力された動画データを
表示可能な表示コントローラと、この表示コントローラ
のビデオポートに動画データを転送するための動画専用
バスとを備えたコンピュータシステムにおいて、 互いに異なる動画ソースを扱う複数のビデオデバイスで
あって、各々が前記動画専用バスに接続された出力ポー
トを有し、その出力ポートから前記動画専用バス上に動
画データを出力する複数のビデオデバイスと、 これら複数のビデオデバイスの中から前記動画専用バス
を用いて前記表示コントローラに動画データを転送する
ビデオデバイスを択一的に選択して、前記動画専用バス
を使用するビデオデバイスの切り替えを行う切り替え手
段とを具備することを特徴とするコンピュータシステ
ム。 - 【請求項2】 動画データを入力するためのビデオポー
トを有し、このビデオポートに入力された動画データを
表示可能な表示コントローラと、この表示コントローラ
のビデオポートに動画データを転送するための動画専用
バスとを備えたコンピュータシステムにおいて、 互いに異なる動画ソースを扱う複数のビデオデバイスで
あって、各々が前記動画専用バスに接続された出力ポー
トを有し、その出力ポートから前記動画専用バス上に動
画データを出力する複数のビデオデバイスを具備し、 前記各ビデオデバイスは、 前記出力ポートから前記動画専用バスに動画データを出
力するための出力バッファと、 前記コンピュータシステムのCPUからの指示に応じ
て、前記出力バッファの動画データ出力動作を許可又は
禁止する手段とを具備することを特徴とするコンピュー
タシステム。 - 【請求項3】 前記出力バッファは高インピーダンス状
態を持つ3ステートバッファから構成されており、 前記動画データ出力動作の禁止時には前記出力バッファ
は高インピーダンス状態に設定されて、前記動画専用バ
スから電気的に分離されることを特徴とする請求項2記
載のコンピュータシステム。 - 【請求項4】 動画データを入力するためのビデオポー
トを有し、このビデオポートに入力された動画データを
表示可能な表示コントローラと、この表示コントローラ
のビデオポートに動画データを転送するための動画専用
バスとを備えたコンピュータシステムにおいて、 互いに異なる動画ソースを扱う複数のビデオデバイスで
あって、各々が前記動画専用バスに接続された出力ポー
トを有し、その出力ポートから前記動画専用バス上に動
画データを出力する複数のビデオデバイスを具備し、 前記動画専用バスには、前記複数のビデオデバイスをデ
イジーチェーン形式で接続し、前記動画専用バスの使用
許可を示すイネーブル信号をデイジーチェーンの先頭に
位置するビデオデバイスから末尾のビデオデバイスに亘
って順次転送するための制御信号線がさらに設けられて
おり、 前記各ビデオデバイスは、 前記出力ポートから前記動画専用バスに動画データを出
力するための出力バッファと、 前記コンピュータシステムのCPUからの指示と前記制
御信号線を介して転送される前記イネーブル信号とに基
づいて、前記出力バッファの動画データ出力動作を許可
又は禁止し、前記動画データ出力動作を許可したとき、
次段のビデオデバイスへの前記イネーブル信号の転送を
禁止する手段とを具備することを特徴とするコンピュー
タシステム。 - 【請求項5】 動画データを入力するためのビデオポー
トを有し、このビデオポートに入力された動画データを
表示可能な表示コントローラと、この表示コントローラ
のビデオポートに動画データを転送するための動画専用
バスとを備えたコンピュータシステムにおいて、 互いに異なる動画ソースを扱う複数のビデオデバイスで
あって、各々が前記動画専用バスに接続された出力ポー
トを有し、その出力ポートから前記動画専用バス上に動
画データを出力する複数のビデオデバイスを具備し、 前記動画専用バスには、前記複数のビデオデバイスに共
通接続され、前記動画専用バスの使用を要求しているビ
デオデバイスによってアクティブ状態に設定される制御
信号線がさらに設けられており、 前記各ビデオデバイスは、 前記出力ポートから前記動画専用バスに動画データを出
力するための出力バッファと、 前記コンピュータシステムのCPUから発行される動画
データ転送指示に応じて、前記制御信号線を所定期間ア
クティブ状態に設定し、その期間経過後、前記出力バッ
ファの動画データ出力動作を許可する手段と、 前記制御信号線の状態を監視し、前記制御信号がアクテ
ィブ状態に設定されている期間、前記出力バッファの動
画データ出力動作を禁止状態に維持する手段とを具備
し、 前記制御信号線をアクティブ状態に設定した最新のビデ
オデバイスに、前記動画データ専用バスの使用が許可さ
れるように構成されていることを特徴とするコンピュー
タシステム。 - 【請求項6】 動画データを入力するためのビデオポー
トを有し、このビデオポートに入力された動画データを
表示可能な表示コントローラと、この表示コントローラ
のビデオポートに動画データを転送するための動画専用
バスとを備えたコンピュータシステムにおいて、 互いに異なる動画ソースを扱う複数のビデオデバイスで
あって、各々が前記動画専用バスに接続された出力ポー
トを有し、その出力ポートから前記動画専用バス上に動
画データを出力する複数のビデオデバイスを具備し、 前記動画専用バスには、前記複数のビデオデバイスに共
通接続され、前記動画専用バスの使用を要求しているビ
デオデバイスによってアクティブ状態に設定される制御
信号線がさらに設けられており、 前記各ビデオデバイスは、 前記出力ポートから前記動画専用バスに動画データを出
力するための出力バッファと、 前記コンピュータシステムのCPUから発行される動画
データ転送指示に応答して、前記制御信号線を所定期間
アクティブ状態に設定し、その期間経過後、前記出力バ
ッファの動画データ出力動作を許可する手段と、 前記制御信号線の状態を監視し、前記制御信号がアクテ
ィブ状態に設定されている期間に前記動画データ転送指
示が発行されたとき、前記制御信号線をアクティブ状態
に設定する動作の開始を前記制御信号線のアクティブ状
態が解除されるまで待たせる手段と、 前記制御信号線の状態を監視し、前記制御信号がアクテ
ィブ状態に設定されている期間、前記出力バッファの動
画データ出力動作を禁止状態に維持する手段とを具備
し、 前記CPUから動画データ転送指示が発行された最新の
ビデオデバイスに対して、前記動画データ専用バスの使
用が許可されるように構成されていることを特徴とする
コンピュータシステム。 - 【請求項7】 動画データを入力するためのビデオポー
トを有し、このビデオポートに入力された動画データを
表示可能な表示コントローラと、この表示コントローラ
のビデオポートに動画データを転送するための動画専用
バスとを備えたコンピュータシステムにおいて、 互いに異なる動画ソースを扱う複数のビデオデバイスで
あって、各々が前記動画専用バスに接続された出力ポー
トを有し、その出力ポートから前記動画専用バス上に動
画データを出力する複数のビデオデバイスを具備し、 前記動画専用バスには、前記複数のビデオデバイスに共
通接続され、前記動画専用バスの使用を要求しているビ
デオデバイスによってアクティブ状態に設定される制御
信号線がさらに設けられており、 前記各ビデオデバイスは、 前記出力ポートから前記動画専用バスに動画データを出
力するための出力バッファと、 前記コンピュータシステムのCPUから発行される動画
データ転送指示に応答して、前記制御信号線を所定期間
アクティブ状態に設定し、その期間経過後、前記出力バ
ッファの動画データ出力動作を許可する手段と、 前記制御信号線の状態を監視し、前記制御信号がアクテ
ィブ状態に設定されている期間、前記出力バッファの動
画データ出力動作を禁止状態に維持する手段とを具備
し、 前記CPUからの動画データ転送指示に応じて前記制御
信号線をアクティブ状態に設定する期間は、前記ビデオ
デバイス毎に異なっており、 最も長い期間が割り当てられたビデオデバイスに対して
前記動画データ専用バスの使用が優先的に許可されるよ
うに構成されていることを特徴とするコンピュータシス
テム。 - 【請求項8】 前記各ビデオデバイスは、 前記制御信号線の状態を監視し、前記制御信号がアクテ
ィブ状態に設定されている期間に前記動画データ転送指
示が発行されたとき、前記制御信号線をアクティブ状態
に設定する動作の開始を前記制御信号線のアクティブ状
態が解除されるまで待たせる手段をさらに具備すること
を特徴とする請求項7記載のコンピュータシステム。 - 【請求項9】 動画データを入力するためのビデオポー
トを有し、このビデオポートに入力された動画データを
表示可能な表示コントローラと、この表示コントローラ
のビデオポートに動画データを転送するための動画専用
バスとを備えたコンピュータシステムにおいて、 互いに異なる動画ソースを扱う複数のビデオデバイスで
あって、各々が前記動画専用バスに接続された出力ポー
トを有し、その出力ポートから前記動画専用バス上に動
画データを出力する複数のビデオデバイスと、 これら複数のビデオデバイスの中から前記動画専用バス
を用いて前記表示コントローラに動画データを転送する
ビデオデバイスを択一的に選択して、前記動画専用バス
を使用するビデオデバイスを切り替えるビデオデバイス
切り替え手段とを具備し、 このビデオデバイス切り替え手段は、 前記ビデオデバイスそれぞれによる前記動画専用バスの
使用状態を管理する手段と、 前記ビデオデバイスを制御するドライバプログラムから
の動画専用バス使用要求に応答して、前記動画専用バス
を現在使用しているビデオデバイスを決定し、そのビデ
オデバイスを制御するドライバプログラムとの通信によ
って前記動画専用バスを現在使用しているビデオデバイ
スが前記動画専用バスを解放可能か否かを判断する手段
と、 解放可能であるとき、前記動画専用バス使用要求を発行
したドライバプログラムに使用許可を通知する手段とを
具備することを特徴とするコンピュータシステム。 - 【請求項10】 動画データを入力するためのビデオポ
ートを有し、このビデオポートに入力された動画データ
を表示可能な表示コントローラと、この表示コントロー
ラのビデオポートに動画データを転送するための動画専
用バスと、互いに異なる動画ソースを扱う複数のビデオ
デバイスであって、各々が前記動画専用バスに接続され
た出力ポートを有し、その出力ポートから前記動画専用
バス上に動画データを出力する複数のビデオデバイスと
を備えたコンピュータシステムにおいて表示対象のビデ
オソースを切り替えるビデオソース切り替え方法であっ
て、 前記ビデオデバイスそれぞれによる前記動画専用バスの
使用状態を管理し、 前記ビデオデバイスを制御するドライバプログラムから
の動画専用バス使用要求に応答して、前記動画専用バス
を現在使用しているビデオデバイスを決定し、そのビデ
オデバイスを制御するドライバプログラムとの通信によ
って前記動画専用バスを現在使用しているビデオデバイ
スが前記動画専用バスを解放可能か否かを判断し、 解放可能であるとき、前記動画専用バス使用要求を発行
したドライバプログラムに使用許可を通知することを特
徴とするビデオソース切り替え方法。 - 【請求項11】 動画データを入力するためのビデオポ
ートを有し、このビデオポートに入力された動画データ
を表示可能な表示コントローラと、PCカードが装着可
能なカードソケットと、このカードソケットと前記表示
コントローラのビデオポートとの間に接続され、前記表
示コントローラのビデオポートに動画データを転送する
ための動画専用バスとを備えたコンピュータシステムに
おいて、 互いに異なる動画ソースを扱う1以上のビデオデバイス
であって、各々が前記動画専用バスに接続された出力ポ
ートを有し、その出力ポートから前記動画専用バス上に
動画データを出力する1以上のビデオデバイスと、 これらビデオデバイスと前記PCカードの中から前記動
画専用バスを用いて前記表示コントローラに動画データ
を転送するデバイスを択一的に選択して、前記動画専用
バスを使用するデバイスを切り替える手段とを具備する
ことを特徴とするコンピュータシステム。 - 【請求項12】 デジタル圧縮符号化された動画データ
をデコードして前記動画専用バス上に出力する動画デコ
ーダ、外部から動画データをシリアルインターフェース
を介して入力し、その入力した動画データを前記動画専
用バス上に出力するシリアルインターフェースコントロ
ーラと、外部映像機器から動画データを取り込み、その
動画データを前記動画専用バス上に出力するビデオキャ
プチャの中の少なくとも1つが前記ビデオデバイスとし
て設けられていることを特徴とする請求項11記載のコ
ンピュータシステム。 - 【請求項13】 動画データを入力するためのビデオポ
ートを有し、このビデオポートに入力された動画データ
を表示可能な表示コントローラを備えたコンピュータシ
ステムにおいて、 互いに異なる動画ソースを扱う複数のビデオデバイスで
あって、各々が動画データを出力するための出力ポート
を有する複数のビデオデバイスと、 前記複数のビデオデバイスそれぞれの出力ポートを択一
的に選択し、その選択した出力ポートを前記表示コント
ローラのビデオポートに入力する選択手段とを具備する
ことを特徴とするコンピュータシステム。 - 【請求項14】 前記選択手段は、 前記各ビデオデバイス内に設けられ、対応するビデオデ
バイスの出力ポートから動画データを出力するための出
力バッファと、 前記各ビデオデバイス内に設けられ、前記コンピュータ
システムのCPUからの指示に応じて、対応するビデオ
デバイスの出力バッファの動画データ出力動作を許可又
は禁止する手段とから構成されていることを特徴とする
請求項13記載のコンピュータシステム。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26989596A JP3926873B2 (ja) | 1996-10-11 | 1996-10-11 | コンピュータシステム |
US09/091,183 US6297794B1 (en) | 1996-10-11 | 1997-10-02 | Method of switching video sources and computer system employing this method |
EP97942221A EP0867812A1 (en) | 1996-10-11 | 1997-10-02 | Method of switching video source transferred by using zv port, and computer system using the method |
PCT/JP1997/003516 WO1998016887A1 (en) | 1996-10-11 | 1997-10-02 | Method of switching video source transferred by using zv port, and computer system using the method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26989596A JP3926873B2 (ja) | 1996-10-11 | 1996-10-11 | コンピュータシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10116064A true JPH10116064A (ja) | 1998-05-06 |
JP3926873B2 JP3926873B2 (ja) | 2007-06-06 |
Family
ID=17478721
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26989596A Expired - Fee Related JP3926873B2 (ja) | 1996-10-11 | 1996-10-11 | コンピュータシステム |
Country Status (4)
Country | Link |
---|---|
US (1) | US6297794B1 (ja) |
EP (1) | EP0867812A1 (ja) |
JP (1) | JP3926873B2 (ja) |
WO (1) | WO1998016887A1 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6975323B1 (en) | 1997-04-30 | 2005-12-13 | Nec Corporation | Video data transfer system |
JP2009510568A (ja) * | 2005-09-30 | 2009-03-12 | モサイド・テクノロジーズ・インコーポレーテッド | デイジーチェーンカスケードデバイス |
US8014452B2 (en) | 2002-11-26 | 2011-09-06 | International Business Machines Corporation | Format conversion circuit |
JP2013542649A (ja) * | 2010-09-20 | 2013-11-21 | クゥアルコム・インコーポレイテッド | 仮想ビデオ・キャプチャ・デバイス |
US9230654B2 (en) | 2005-09-30 | 2016-01-05 | Conversant Intellectual Property Management Inc. | Method and system for accessing a flash memory device |
Families Citing this family (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6598110B1 (en) * | 1998-11-25 | 2003-07-22 | Texas Instruments Inc | Method and apparatus for data conversion in a computer bus |
US6925513B1 (en) * | 1999-05-04 | 2005-08-02 | Apple Computer, Inc. | USB device notification |
US6275240B1 (en) | 1999-05-27 | 2001-08-14 | Intel Corporation | Method and apparatus for maintaining load balance on a graphics bus when an upgrade device is installed |
MXPA02000479A (es) * | 1999-07-15 | 2002-07-02 | Thomson Licensing Sa | Seccion demoduladora en un receptor de protocolo multiple. |
US6924806B1 (en) | 1999-08-06 | 2005-08-02 | Microsoft Corporation | Video card with interchangeable connector module |
US6847358B1 (en) | 1999-08-06 | 2005-01-25 | Microsoft Corporation | Workstation for processing and producing a video signal |
US6919897B1 (en) | 1999-08-06 | 2005-07-19 | Microsoft Corporation | System and method for pre-processing a video signal |
WO2001011456A1 (en) * | 1999-08-06 | 2001-02-15 | Intergraph Corporation | Video card with interchangeable connector module |
US6885381B1 (en) | 2000-08-04 | 2005-04-26 | Microsoft Corporation | System and method for producing a video signal |
US7047305B1 (en) * | 1999-12-09 | 2006-05-16 | Vidiator Enterprises Inc. | Personal broadcasting system for audio and video data using a wide area network |
JP3349490B2 (ja) * | 2000-02-14 | 2002-11-25 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 画像表示方法、画像表示システム、ホスト装置、画像表示装置、およびディスプレイ用インターフェイス |
JP2002202881A (ja) * | 2000-10-26 | 2002-07-19 | Matsushita Electric Ind Co Ltd | 画像表示装置 |
US6753873B2 (en) * | 2001-01-31 | 2004-06-22 | General Electric Company | Shared memory control between detector framing node and processor |
WO2002102049A2 (en) * | 2001-06-11 | 2002-12-19 | Broadcom Corporation | System and method for multi-channel video and audio encoding on a single chip |
US7034815B2 (en) * | 2001-09-20 | 2006-04-25 | Genesis Microchip Inc. | Method and apparatus for synchronizing an analog video signal to an LCD monitor |
US7019764B2 (en) * | 2001-09-20 | 2006-03-28 | Genesis Microchip Corporation | Method and apparatus for auto-generation of horizontal synchronization of an analog signal to digital display |
KR100412107B1 (ko) | 2001-10-09 | 2003-12-24 | 삼성전자주식회사 | 디지털 방송신호 재생시스템 및 그 재생방법 |
JP3793161B2 (ja) * | 2003-02-28 | 2006-07-05 | 株式会社東芝 | 情報処理装置 |
US9900478B2 (en) | 2003-09-04 | 2018-02-20 | Flir Systems, Inc. | Device attachment with infrared imaging sensor |
US7380148B2 (en) * | 2004-02-19 | 2008-05-27 | Dell Products L.P. | System and method for information handling system multimedia mode boot optimization |
TWI345215B (en) * | 2006-08-22 | 2011-07-11 | Asustek Comp Inc | Portable computer |
US8127309B1 (en) | 2006-11-10 | 2012-02-28 | Marvell International Ltd. | Secure digital input/output interface system |
US20090278871A1 (en) * | 2008-05-09 | 2009-11-12 | International Business Machines Corporation | Controlling Display Resolution Of A Computer Display |
US9756264B2 (en) | 2009-03-02 | 2017-09-05 | Flir Systems, Inc. | Anomalous pixel detection |
US9843742B2 (en) | 2009-03-02 | 2017-12-12 | Flir Systems, Inc. | Thermal image frame capture using de-aligned sensor array |
US9986175B2 (en) | 2009-03-02 | 2018-05-29 | Flir Systems, Inc. | Device attachment with infrared imaging sensor |
US10757308B2 (en) | 2009-03-02 | 2020-08-25 | Flir Systems, Inc. | Techniques for device attachment with dual band imaging sensor |
US9948872B2 (en) | 2009-03-02 | 2018-04-17 | Flir Systems, Inc. | Monitor and control systems and methods for occupant safety and energy efficiency of structures |
US9716843B2 (en) | 2009-06-03 | 2017-07-25 | Flir Systems, Inc. | Measurement device for electrical installations and related methods |
US9843743B2 (en) | 2009-06-03 | 2017-12-12 | Flir Systems, Inc. | Infant monitoring systems and methods using thermal imaging |
US9706138B2 (en) | 2010-04-23 | 2017-07-11 | Flir Systems, Inc. | Hybrid infrared sensor array having heterogeneous infrared sensors |
US9948878B2 (en) | 2010-04-23 | 2018-04-17 | Flir Systems, Inc. | Abnormal clock rate detection in imaging sensor arrays |
US9706137B2 (en) | 2011-06-10 | 2017-07-11 | Flir Systems, Inc. | Electrical cabinet infrared monitor |
US9961277B2 (en) | 2011-06-10 | 2018-05-01 | Flir Systems, Inc. | Infrared focal plane array heat spreaders |
US10051210B2 (en) | 2011-06-10 | 2018-08-14 | Flir Systems, Inc. | Infrared detector array with selectable pixel binning systems and methods |
US10841508B2 (en) | 2011-06-10 | 2020-11-17 | Flir Systems, Inc. | Electrical cabinet infrared monitor systems and methods |
US10169666B2 (en) | 2011-06-10 | 2019-01-01 | Flir Systems, Inc. | Image-assisted remote control vehicle systems and methods |
US9143703B2 (en) | 2011-06-10 | 2015-09-22 | Flir Systems, Inc. | Infrared camera calibration techniques |
US9235023B2 (en) | 2011-06-10 | 2016-01-12 | Flir Systems, Inc. | Variable lens sleeve spacer |
US9900526B2 (en) | 2011-06-10 | 2018-02-20 | Flir Systems, Inc. | Techniques to compensate for calibration drifts in infrared imaging devices |
US9058653B1 (en) | 2011-06-10 | 2015-06-16 | Flir Systems, Inc. | Alignment of visible light sources based on thermal images |
US10389953B2 (en) | 2011-06-10 | 2019-08-20 | Flir Systems, Inc. | Infrared imaging device having a shutter |
US9509924B2 (en) | 2011-06-10 | 2016-11-29 | Flir Systems, Inc. | Wearable apparatus with integrated infrared imaging module |
US8335875B1 (en) * | 2011-06-24 | 2012-12-18 | Intel Corporation | System and method for performing isochronous data buffering |
US10996542B2 (en) | 2012-12-31 | 2021-05-04 | Flir Systems, Inc. | Infrared imaging system shutter assembly with integrated thermister |
US9973692B2 (en) | 2013-10-03 | 2018-05-15 | Flir Systems, Inc. | Situational awareness by compressed display of panoramic views |
US11297264B2 (en) | 2014-01-05 | 2022-04-05 | Teledyne Fur, Llc | Device attachment with dual band imaging sensor |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58125124A (ja) | 1982-01-21 | 1983-07-26 | Mitsubishi Electric Corp | パラレルバス制御装置 |
JPS59719A (ja) | 1982-06-28 | 1984-01-05 | Fujitsu Ltd | デイジ−チエ−ン |
JPS59167730A (ja) | 1983-03-14 | 1984-09-21 | Nec Corp | バス結合装置 |
JPS63223853A (ja) | 1987-03-12 | 1988-09-19 | Matsushita Electric Ind Co Ltd | バス調停回路 |
JPH01293418A (ja) | 1988-05-23 | 1989-11-27 | Hitachi Ltd | 半導体集積回路 |
US5321750A (en) * | 1989-02-07 | 1994-06-14 | Market Data Corporation | Restricted information distribution system apparatus and methods |
CA2055554C (en) * | 1990-12-11 | 1998-04-14 | John Monroe Dinwiddie, Jr. | Multimedia system |
EP0494056A3 (en) | 1990-12-31 | 1994-08-10 | Ibm | Dynamically partitionable and allocable bus structure |
JPH04284577A (ja) | 1991-03-14 | 1992-10-09 | Fujitsu Ltd | Vram制御方式 |
JPH05210481A (ja) | 1991-09-18 | 1993-08-20 | Ncr Internatl Inc | 直接アクセス式ビデオバス |
JPH0683695A (ja) | 1992-05-14 | 1994-03-25 | Sanyo Electric Co Ltd | 画像処理回路 |
JPH06250827A (ja) | 1993-02-23 | 1994-09-09 | Nippon Steel Corp | コンピュータシステム |
US5506954A (en) | 1993-11-24 | 1996-04-09 | Intel Corporation | PC-based conferencing system |
US5524110A (en) | 1993-11-24 | 1996-06-04 | Intel Corporation | Conferencing over multiple transports |
KR960003651B1 (ko) | 1993-12-24 | 1996-03-21 | 재단법인 한국전자통신연구소 | 고속 로컬버스용 통합 멀티미디어 보드회로 |
JPH07284077A (ja) | 1994-04-06 | 1995-10-27 | Matsushita Electric Ind Co Ltd | 電子会議端末 |
JP3029375B2 (ja) | 1994-06-06 | 2000-04-04 | 株式会社東芝 | コンピュータ及びコンピュータに用いられるカード |
JP3272896B2 (ja) | 1995-02-27 | 2002-04-08 | 株式会社東芝 | ポータブルコンピュータおよびそれに用いられるカード |
JP2935955B2 (ja) | 1994-06-10 | 1999-08-16 | 株式会社日立製作所 | 画像表示装置 |
US5568192A (en) | 1995-08-30 | 1996-10-22 | Intel Corporation | Method and apparatus for processing digital video camera signals |
-
1996
- 1996-10-11 JP JP26989596A patent/JP3926873B2/ja not_active Expired - Fee Related
-
1997
- 1997-10-02 EP EP97942221A patent/EP0867812A1/en not_active Withdrawn
- 1997-10-02 WO PCT/JP1997/003516 patent/WO1998016887A1/ja not_active Application Discontinuation
- 1997-10-02 US US09/091,183 patent/US6297794B1/en not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6975323B1 (en) | 1997-04-30 | 2005-12-13 | Nec Corporation | Video data transfer system |
US8014452B2 (en) | 2002-11-26 | 2011-09-06 | International Business Machines Corporation | Format conversion circuit |
JP2009510568A (ja) * | 2005-09-30 | 2009-03-12 | モサイド・テクノロジーズ・インコーポレーテッド | デイジーチェーンカスケードデバイス |
JP2009301586A (ja) * | 2005-09-30 | 2009-12-24 | Mosaid Technologies Inc | デイジーチェーンカスケードデバイス |
JP2012238341A (ja) * | 2005-09-30 | 2012-12-06 | Mosaid Technologies Inc | デイジーチェーンカスケードデバイス |
US9230654B2 (en) | 2005-09-30 | 2016-01-05 | Conversant Intellectual Property Management Inc. | Method and system for accessing a flash memory device |
US9240227B2 (en) | 2005-09-30 | 2016-01-19 | Conversant Intellectual Property Management Inc. | Daisy chain cascading devices |
JP2013542649A (ja) * | 2010-09-20 | 2013-11-21 | クゥアルコム・インコーポレイテッド | 仮想ビデオ・キャプチャ・デバイス |
Also Published As
Publication number | Publication date |
---|---|
WO1998016887A1 (en) | 1998-04-23 |
EP0867812A1 (en) | 1998-09-30 |
US6297794B1 (en) | 2001-10-02 |
JP3926873B2 (ja) | 2007-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3926873B2 (ja) | コンピュータシステム | |
US6798418B1 (en) | Graphics subsystem including a RAMDAC IC with digital video storage interface for connection to a graphics bus | |
US6052744A (en) | System and method for transferring concurrent multi-media streams over a loosely coupled I/O bus | |
US20090013056A1 (en) | Architecture And Method For Remote Platform Control Management | |
JP2004348246A (ja) | データ転送制御装置、電子機器及びデータ転送制御方法 | |
EP0988756B1 (en) | Apparatus and method for controlling transfer of data between processing elements | |
JP2004070571A (ja) | データ転送制御システム、電子機器、プログラム及びデータ転送制御方法 | |
EP1318457B1 (en) | Bus bridge with a burst transfer mode bus and a single transfer mode bus | |
JPH09237166A (ja) | コンピュータシステムおよびこのシステムで使用されるカードデバイスコントローラ並びに動画像エンコーダカード | |
US20040189809A1 (en) | Digital imaging apparatus and method for selecting data transfer mode of the same | |
JP2006259898A (ja) | I/oコントローラ、信号処理システム、およびデータ転送方法 | |
US7047330B2 (en) | System for digital stream transmission and method thereof | |
JPH11175205A (ja) | コンピュータシステムおよびそのパワーダウン制御方法 | |
JPH10143651A (ja) | 複数zoomポートのインタフェースを有するポータブル・コンピュータ | |
US20060179180A1 (en) | Signal processing apparatus, signal processing system and signal processing method | |
US6240469B1 (en) | System for transferring motion picture data between peripheral device interfaces by second peripheral interface issuing data transaction based on information set by processor to designate first peripheral interface | |
JP2005107779A (ja) | マルチシステム、データ格納部アクセス装置およびデータ格納部アクセス方法 | |
JP2001067309A (ja) | データ処理装置およびそのバス制御方法 | |
JP2002027477A (ja) | Mpeg画像処理装置およびそのデータ転送方法 | |
US6681277B1 (en) | Data processing apparatus and data transfer control method | |
JP2003186582A (ja) | メモリカードコントローラ及びメモリカードコントロール方法 | |
JP3607384B2 (ja) | コンピュータシステムおよびこのシステムで使用されるpcカードコントローラ並びにpcカード | |
US20010054125A1 (en) | Data processing system and bus cycle control method | |
JP2000341306A (ja) | データ処理装置およびそのバス制御方法 | |
JPH11134078A (ja) | コンピュータシステムおよびこれに搭載される復号化装置のパワーダウン制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070227 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070301 |
|
LAPS | Cancellation because of no payment of annual fees |