JP3607384B2 - コンピュータシステムおよびこのシステムで使用されるpcカードコントローラ並びにpcカード - Google Patents
コンピュータシステムおよびこのシステムで使用されるpcカードコントローラ並びにpcカード Download PDFInfo
- Publication number
- JP3607384B2 JP3607384B2 JP28987395A JP28987395A JP3607384B2 JP 3607384 B2 JP3607384 B2 JP 3607384B2 JP 28987395 A JP28987395 A JP 28987395A JP 28987395 A JP28987395 A JP 28987395A JP 3607384 B2 JP3607384 B2 JP 3607384B2
- Authority
- JP
- Japan
- Prior art keywords
- card
- video
- bit
- audio
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bus Control (AREA)
Description
【発明の属する技術分野】
この発明は、16ビットPCカードと32ビットPCカードの双方をサポートするコンピュータシステムに関する。
【0002】
【従来の技術】
近年、米国の標準化団体であるPCMCIA(Personal Computer Memory Card International Association)、及びJEIDAの標準仕様に準拠したPCカードのスロットを持つ機器が普及しつつある。このPCカードを、動画データの入出力制御を行うビデオキャプチャカード、MPEGデコーダカードとして用いるべく種々の開発がなされている。
【0003】
このような大量のデータを処理するために、パーソナルコンピュータにおいては、PCIローカルバスを用いたシステムアーキテクチャが普及しつつある。
しかし、PCIローカルバスを用いても、そのデータ転送能力には限界がある。このため、前述のようにPCカードをビデオキャプチャカードやMPEGデコーダカードとして使用する場合には、PCIローカルバスのデータ転送能力では不十分である。
【0004】
【発明が解決しようとする課題】
そこで、最近では、ZV(Zoomed Video)ポートと称する動画専用のバスを使用して、PCカードとディスプレイコントローラとを直接接続する技術が開発され始めている。しかし、ZVポートを持つ従来のシステムは、通常の16ビットのPCカードにのみ対応しており、32ビットのPCカード(カードバス仕様)をZVポートに接続する仕組みはシステム側およびカード側のどちらも有していない。したがって、32ビットのPCカードを使用する場合には、ZVポートにより拡張されたバスバンド幅を有効に活用することができなかった。
【0005】
この発明はこの様な点に鑑みてなされたもので、16ビットPCカードと32ビットPCカードのどちらがカードスロットに接続された場合でもそれを動画専用バスに正常に接続できるようにし、PCカードのタイプによらずに、動画専用バスによって拡大されたバスバンド幅を有効利用することが可能なコンピュータシステムおよびこのシステムで使用されるPCカードコントローラ並びにPCカードを提供することを目的とする。
【0006】
【課題を解決するための手段】
この発明によるコンピュータシステムは、16ビットPCカードおよび32ビットPCカードが選択的に接続可能なカードスロットと、システムバスに接続され、前記カードスロットに接続された前記16ビットPCカードまたは32ビットPCカードを制御するカードコントローラと、システムバスに接続され、動画データの表示処理機能を持つディスプレイコントローラと、システムバスに接続され、音声情報を入出力制御するオーディオコントローラと、前記カードコントローラと前記ディスプレイコントローラおよびオーディオコントローラとの間に配設されたビデオ・オーディオバスと、前記16ビットPCカードの所定複数ピンに割り当てられたビデオ/オーディオ信号線群を、前記ビデオ・オーディオバスのビデオ/オーディオ信号線に夫々対応して接続する第1の接続手段と、前記32ビットPCカードの所定複数ピンに割り当てられたビデオ/オーディオ信号線群を、前記ビデオ・オーディオバスのビデオ/オーディオ信号線に夫々対応して接続する第2の接続手段と、前記カードスロットに接続されたPCカードが前記16ビットPCカードと前記32ビットPCカードのいずれであるかに応じて、前記第1および第2の接続手段を選択的に使用して前記PCカードと前記ビデオ・オーディオバスとの接続を制御する接続制御手段とを具備することを特徴とする。
【0007】
このシステムにおいては、16ビットPCカードに対応する第1の接続手段と32ビットPCカードに対応する第2の接続手段とが設けられている。これら接続手段は、それぞれ対応するカードに対するビデオ/オーディオ信号線群の割り当てにしたがってPCカードをビデオ・オーディオバスに接続する。このため、16ビットPCカードと32ビットPCカードのどちらがカードスロットに接続された場合でも、その接続されたPCカードに対応する接続手段を使用することにより、接続されたPCカードを動画専用のビデオ・オーディオバスに正常に接続できるようになり、PCカードのタイプによらずに、動画専用バスによって拡大されたバスバンド幅を有効利用することが可能となる。
【0008】
【発明の実施の形態】
以下、図面を参照してこの発明の実施形態を説明する。
図1には、この発明の一実施形態に係わるコンピュータシステムの構成が示されている。このコンピュータシステムは、バッテリ駆動可能なノートブックタイプまたはラップトップタイプのポータブルコンピュータであり、そのシステムボード上には、プロセッサバス1、内部PCIバス2、内部ISAバス3、およびZVポート4が設けられている。ZVポート4は、PCカードスロットとディスプレイコントローラ14およびオーディオコントローラ21との間をポイントツーポイント形式で直接接続するビデオ・オーディオバスである。
【0009】
また、システムボード上には、CPU11、ホスト/PCIブリッジ装置12、メモリ13、ディスプレイコントローラ14、内部PCI−ISAブリッジ装置16、PCカードコントローラ17、BIOS ROM19、HDD20、オーディオコントローラ21、キーボードコントローラ(KBC)22などが設けられている。
【0010】
CPU11は、例えば、米インテル社によって製造販売されているマイクロプロセッサ“Pentium”などによって実現されている。このCPU11の入出力ピンに直結されているプロセッサバス1は、64ビット幅のデータバスを有している。
【0011】
メモリ13は、オペレーティングシステム、デバイスドライバ、実行対象のアプリケーションプログラム、および処理データなどを格納するメモリデバイスであり、複数のDRAMモジュールによって構成されている。このメモリ13は、システムボード上に予め実装されるシステムメモリと、ユーザによって必要に応じて装着される拡張メモリとから構成される。これらシステムメモリおよび拡張メモリを構成するDRAMモジュールとしては、シンクロナスDRAMやRambusなど、バンク毎にメモリクロックの供給が必要な高速メモリが利用される。
【0012】
このメモリ13は、32ビット幅または64ビット幅のデータバスを有する専用のメモリバスを介してホスト−PCIブリッジ装置12に接続されている。メモリバスのデータバスとしてはプロセッサバス1のデータバスを利用することもできる。この場合、メモリバスは、アドレスバスと各種メモリ制御信号線とから構成される。
【0013】
ホストーPCIブリッジ装置12は、プロセッサバス1と内部PCIバス2との間を繋ぐブリッジLSIであり、PCIバス2のバスマスタの1つとして機能する。このホスト/PCIブリッジ装置12は、プロセッサバス1と内部PCIバス2との間で、データおよびアドレスを含むバスサイクルを双方向で変換する機能、およびメモリバスを介してメモリ13をアクセス制御する機能などを有している。
【0014】
内部PCIバス2はクロック同期型の入出力バスであり、内部PCIバス2上の全てのサイクルはPCIバスクロックに同期して行われる。PCIバスクロックの周波数は最大33MHzである。PCIバス2は、時分割的に使用されるアドレス/データバスを有している。このアドレス/データバスは、32ビット幅である。
【0015】
PCIバス2上のデータ転送サイクルは、アドレスフェーズとそれに後続する1以上のデータフェーズとから構成される。アドレスフェーズにおいてはアドレスおよび転送タイプが出力され、データフェーズでは8ビット、16ビット、24ビットまたは32ビットのデータが出力される。
【0016】
ディスプレイコントローラ14は、ホスト/PCIブリッジ装置12と同様にPCIバス2のバスマスタの1つであり、ビデオメモリ(VRAM)143の画像データをLCD141や外部のCRTディプレイ142に表示するものであり、VGA仕様のテキストおよびグラフィクス表示の他、動画表示をサポートする。
【0017】
このディスプレイコントローラ14には、図示のように、グラフィックス表示制御回路(Graphics)144、ビデオ表示制御回路(Video )145、マルチプレクサ146、およびD/Aコンバータ147等が設けられている。
【0018】
グラフィックス表示制御回路144は、VGA互換のグラフィックスコントローラであり、ビデオメモリ(VRAM)143に描画されたVGAのグラフィクスデータをRGBビデオデータに変換して出力する。ビデオ表示制御回路145は、ZVポート4を介して転送されるデジタルYUVデータを貯えるビデオバッファ、及び同バッファに貯えられたYUVデータをRGBビデオデータに変換するYUV−RGB変換回路等をもつ。
【0019】
マルチプレクサ146は、グラフィックス表示制御回路144とビデオ表示制御回路145の出力データの一方を選択、またはグラフィックス表示制御回路144からのVGAグラフィクス上にビデオ表示制御回路145からのビデオ出力を合成してカラーLCD141、およびD/Aコンバータ147に送る。D/Aコンバータ147は、マルチプレクサ146からのビデオデータをアナログRGB信号に変換して、CRTディスプレイ142に出力する。
【0020】
内部PCI−ISAブリッジ装置16は、内部PCIバス2と内部ISAバス3との間を繋ぐブリッジLSIであり、PCIデバイスの1つとして機能する。この内部PCI−ISAブリッジ装置16には、PCIバスアービタ、およびDMAコントローラなどが内蔵されている。内部ISAバス3には、BIOS ROM19、HDD20、オーディオコントローラ21、キーボードコントローラ22などが接続されている。
【0021】
オーディオコントローラ21は、CPU11の制御の下にオーディオデータの入出力制御を行うものであり、マイク端子からの音声信号をA/D変換するためのA/Dコンバータ211と、CPU11からのデジタルオーディオデータをスピーカ端子にアナログ信号として出力するためのD/Aコンバータ212と、ZVポート4を介してPCカードから供給されるデジタルオーディオデータをアナログ信号に変換してスピーカ端子に出力するフィルタ回路214と、このフィルタ回路214からの出力とマイク端子からの音声信号を選択または合成出力するマルチプレクサ213とから構成されている。
【0022】
PCカードコントローラ17は、PCIデバイスの1つであり、CPU11の制御の下にPCMCIA仕様の16ビットPCカード(PCカード−16)とカードバス仕様の32ビットPCカード(PCカード−32)とを制御するものであり、ZVポートもサポートしている。
【0023】
ここで、PCカード−16およびPCカード−32それぞれのインターフェースについて説明する。
PCカード−16とPCカード−32は共に68ピンのインターフェースを有するが、それらピンに対する信号の割り当ては互いに異なっている。PCカード−16とPCカード−32のピンアサインの対応関係を図2および図3に示す。図2および図3から分かるように、PCカード−16にはアドレスA0〜A25とデータD0〜D15がそれぞれ異なるピンに割り当てられてており、PCカード−16のデータ転送単位は16ビット単位である。一方、PCカード−32においては、アドレスおよびデータCAD0〜CAD31が同一ピンに割り当てられており、32ビット単位のデータ転送が可能である。
【0024】
PCカードコントローラ17は、ノーマルモードとZVポートモードの2つの動作モードを有している。ノーマルモードは、モデムカードなどのような通常のPCカード−16およびPCカード−32を制御するためのものであり、PCIバス2とPCカードとの間でデータ転送を行い、ZVポートは使用しない。
【0025】
ZVポートモードは、ビデオキャプチャカードやMPEGデコーダカードなど動画を扱うPCカードがPCカードスロットに装着されている場合に使用されるモードである。このモードにおいては、PCカードコントローラ17は、PCカードから転送されるビデオデータ(ディジタルYUV)およびディジタルオーディオデータをZVポート4を介してデイスプレイコントローラ14およびオーディオコントローラ21に直接転送する。
【0026】
動作モードの切り替えは、CPU11などによって行われる。すなわち、CPU11は、PCカードスロットに装着されているPCカードから属性情報を読み取り、その属性情報によって装着されているPCカードの種類を検出する。装着されているPCカードがZVポート対応のカードであれば、CPU11は、PCカードコントローラ17をZVポートモードに切り替える。
【0027】
これらノーマルモード,ZVポートモードそれぞれにおけるPCカードインタフェースを図4および図5に示す。図4は、PCカード−16のインターフェースであり、図5はPCカード−32のインターフェースである。
【0028】
図4に示されているように、PCカード−16においては、ノーマルモードでは、68ピンから構成されるPCカードインターフェースはPCMCIA仕様で規定された標準ピンアサインルールに従って使用される。一方、ZVポートモードでは、アドレス線(A25−A7)は、PCカードからのデジタルYUVデータの出力や水平・垂直同期信号(HREF,VSYNC)の出力に使用され、I/Oカード用として用意されたI/Oポートアクノリッジ線(−INPACK)およびオーディオ出力線(−SPKR)はPCカードからのオーディオデータ(SDATA)出力および現在のオーディオデータ出力が左チャネルか右チャネルかを示す信号(LRCK)出力に使用される。
【0029】
また、図5に示されているように、PCカード−32においては、ノーマルモードにおいては、68ピンから構成されるPCカードインターフェースはカードバス仕様で規定された標準ピンアサインルールに従って使用される。一方、ZVポートモードにおいては、アドレス/データ線(CAD0〜CAD15)は、PCカードからのデジタルYUVデータの出力に使用され、CAD17,19はPCカードからの水平・垂直同期信号(HREF,VSYNC)の出力に使用され、CAD21,22,CAD27,29はPCカードからのオーディオデータ(SCLK,MCLK,LRCLK,SDATA)の出力に利用される。
【0030】
図1に示されているように、PCカードコントローラ17には、PCカード−16用コントローラ171、PCカード−32用インターフェース172、PCカード−16用ZVブリッジ173、PCカード−32用ZVブリッジ174、スイッチ回路175が設けられている。
【0031】
PCカード−16用コントローラ171は、カードスロットに装着されたPCカード−16とPCIバス2との間でデータ転送を行うために、カードスロットに装着されたPCカード−16を制御する。PCカード−32用インターフェース172は、カードスロットに装着されたPCカード−32とPCIバス2との間でデータ転送を行うために、カードスロットに装着されたPCカード−32を制御する。この場合、PCカード−32の68ピンコネクタに割り当てられたインターフェース信号はPCIバス相当であるので、PCカード−32用インターフェース172は、基本的に、PCカード−32とPCIバス2との間の信号転送のみを制御する。
【0032】
PCカード−16用ZVブリッジ173は、ZVポートモードで利用されるものであり、カードスロットに装着されたPCカード−16のインターフェースに割り当てられたビデオ/オーディオ信号線群がZVポート4のビデオ/オーディオ信号線群にそれぞれ対応して接続されるように、図4に示したPCカード−16に対するビデオ/オーディオ信号線の割り当てにしたがって、PCカード−16をZVポート4に接続する。同様に、PCカード−32用ZVブリッジ174もZVポートモードで使用されるものであり、カードスロットに装着されたPCカード−32のインターフェースに割り当てられたビデオ/オーディオ信号線群がZVポート4のビデオ/オーディオ信号線群にそれぞれ対応して接続されるように、図5に示したPCカード−32に対するビデオ/オーディオ信号線の割り当てにしたがって、PCカード−32をZVポート4に接続する。
【0033】
スイッチ回路125は、カードスロットに装着されたPCカードのタイプ(PCカード−16またはPCカード−32)や転送モード(ノーマルモードまたはZVポートモード)などに応じて、PCカード−16用コントローラ171、PCカード−32用インターフェース172、PCカード−16用ZVブリッジ173、PCカード−32用ZVブリッジ174を選択的に切り替えて使用する。
【0034】
前述したように、PCカード−16とPCカード−32とでは、ビデオ/オーディオ信号線が割り当てられるピンが異なっている。しかし、この実施形態のシステムでは、前述したように、PCカード−16用とPCカード−32用の2つのZVブリッジ173,174が設けられており、それらがスイッチ回路175によって適宜切り替えられる。このため、PCカード−16とPCカード−32のどちらがカードスロットに接続された場合でも、その接続されたPCカードからのビデオ・オーディオデータをZVポート4に正常に転送することができる。
【0035】
図6には、PCカードコントローラ17の具体的な構成が示されている。
このPCカードコントローラ17は第1および第2の2つのカードスロットに対応するものであり、ここには、図示のように、PCI−IOインタフェース176、スロットセパレータ178、カードスロット1用のインターフェースロジック179、カードスロット2用のインターフェースロジック180、カードスロット1用のカードIOインターフェース186、カードスロット2用のカードIOインターフェース187が設けられている。
【0036】
PCI−IOインターフェース176は、PCIバス2との間のデータ転送に使用されるI/Oバッファである。スロットセバレータ178は、CPU11の切り替え指示によりどちらのスロットの処理を行うかを選択する。
【0037】
カードスロット1用のインターフェースロジック179は、第1のカードスロットに接続されたPCカードを制御するためのものであり、前述したPCカード−16用コントローラ171、PCカード−32用インターフェース172、およびスイッチ回路175に加え、マルチプレクサ181、PCI−PCカード16用ブリッジ182、PCI−PCカード32用ブリッジ183、カードインターフェースデータセレクト回路184、およびカードディテクト回路185を備えている。
【0038】
マルチプレクサ181は、カードディテクト回路185の検出結果にしたがって、PCカード−16からのデータとPCカード−32からのデータを選択する。PCI−PCカード16用ブリッジ182は、PCIバス2とPCカード−16との間のデータ転送を制御をする。PCI−PCカード32用ブリッジ183は、PCIバス2とPCカード−32との間のデータ転送を制御をする。スイッチ回路175は、前述したように、PCカードからのデータをZVポート4またはPCIバス2へ接続するための切り替え制御を行うものであり、PCカード−16用とPCカード−32用の2つの切り替え回路を内蔵している。
【0039】
カードインタフェースデータセレクト回路184は、カードディテクト回路185の検出結果にしたがって、PCカードからのデータをスイッチ回路175のPCカード−16用またはPCカード−32用の切り替え回路に出力する。カードディテクト回路185は、接続されたPCカードがPCカード−16であるか、PCカード−32であるかどうかを判断する。この判断は、接続されたPCカードの4つのピン(ピン67、ピン36、ピン57、ピン43)の状態の組み合わせに基づいて行われる。
【0040】
カードスロット2用のインターフェースロジック180は、第2のカードスロットに接続されたPCカードを制御するためのものであり、インターフェースロジック179と同様に構成されている。
【0041】
さらに、PCカードコントローラ17には、CPU11からの指示により2つのスロットのどちらかを選択してPCカード−16用ZVブリッジ173に出力するスロットセレクタ188と、CPU11からの指示により2つのスロットのどちらかを選択してPCカード−32用ZVブリッジ174に出力するスロットセレクタ189と、後述するデータ転送プロトコルを制御するコントローラ190が設けられている。
【0042】
次に、ZVポート4を使用したPCカードからデイスプレイコントローラ14およびオーディオコントローラ21へのビデオ・オーディオデータ転送のためのプロトコルを説明する。
【0043】
[カード認識]
ここでは、ビデオキャプチャカードを構成するPCカード−32が使用された場合を例示して説明する。
【0044】
ビデオキャプチャカードを構成するPCカード−32が例えば第1のカードスロットに接続された場合には、カードスロット1用のインターフェースロジック179のカードディテクト回路185によって、その接続されたカードがPCカード−32であることが検出される。カードインタフェースデータセレクト回路184は、カードディテクト回路185の検出結果にしたがって、PCカード−32をスイッチ回路175のPCカード−32用の切り替え回路に接続する。また、マルチプレクサ181も、カードディテクト回路185の検出結果にしたがって、PCI−PCカード32用ブリッジ183を選択する。これにより、PCカード−32とPCIバス2との間のパスが確立され、CPU11がPCカード−32からカード属性情報を読みとることが可能となる。CPU11は、カード属性情報によってそのカードがZVポート対応のものであると認識すると、カードスロット1用のインターフェースロジック179をノーマルモードからZVポートモードに切り替える。
【0045】
[ZVポート使用可能かどうか判断]
一方、PCカード−32は、パソコン側がZVポートをサポートしているか否かを調べる。具体的には、カードコントローラ17のコンフィグレーション空間の特定のレジスタをリードすることにより判断する。この時、ZVポート利用可能ならば、ZVポートに対するI/Oアドレスもレジスタから読みとる。レジスタはコンフィグレーション空間の、例えばプレディファインドヘッダーの予約部分にも設けるか、または、デバイスディペンダント空間に設ける。
【0046】
[書き込み開始]
PCカード−32は、ZVポート用のI/Oアドレスに対してPCカード−32の通常のプロトコルに従ったI/O(バースト)ライトトランザクションを開始する。このトランザクションで指定されたI/Oアドレスは、カードコントローラ17によってPCIバス2に出力される。
【0047】
[ディスプレイコントローラの設定]
デイスプレイコントローラ14は、上記I/Oアドレスをデコードした後に、ZVポート4を通したデータ受信に備える。具体的には、I/Oバッファの切り替え等を行う。
【0048】
[カードコントローラの動作]
カードコントローラ17は上記I/Oアドレスをデコードした後、
1)スイッチ回路175によってPCカード−32のバスの一部をZVポート4側へスイッチングして、PCカード−32用ZVブリッジ174によってPCカード−32のビデオデータを直接、ディスプレイコントローラ14へ転送する。この時、スイッチングする信号線は図5で説明したとおりである。
2)スイッチングが完了したら、カードコントローラ17内にある、ZVポート4を使用中であることを示すレジスタを書き換え、使用中の設定にする。
3)ビデオデータをディスプレイコントローラ14へ転送している間は、PCカード−32にはデータ転送中であることを知らせる。すなわち、FRAME#,IRDY#,TRDY#をアサートしたままにして、I/Oライトのバースト転送中であることを知らせる。
【0049】
[転送の終了]
カードコントローラ17は、ZVポート4への切り替えが終わった時点で、PCIバス2を他のデバイスに解放する。具体的には、標準PCIプロトコルにしたがい、FRAME#をディアサートしIRDYをアサートし、マスターが開始する通常の終了(完了)を行う。
【0050】
[エラー終了]
もし、PCカード−32に不具合が起こった等で、異常終了した場合は、カードコントローラ17がPCカード32のプロトコルにおける、マスターアボートを行う。
【0051】
[強制終了]
他のデバイスまたはオペレーティングシステムなどがZVポート4による転送を強制的に終了させる場合は、カードコントローラ17に割り込みをかける。カードコントローラ17のコントローラ190は、この割り込みを検知すると、スイッチ回路175を使用して、ZVポート4へのスイッチングをPCIバス2側に切り替える。
【0052】
[レジスタの書き換え]
ZVポート4による転送が終了した場合には、ZVポート4が未使用であることを示すために、カードコントローラ17の上記レジスタを書き換える。
【0053】
なお、ZVポート4でデータ転送中に、他のデバイスからカードコントローラ17またはデイスプレイコントローラ14へ、I/OリードまたはI/Oライトの要求が起こっても、カードコントローラ17またはデイスプレイコントローラ14はTRDY#をアサートしない。すなわち、カードコントローラ17とディスプレイコントローラ14の2つのデバイスは使用中であるように、他のデバイスには見える。
【0054】
また、PCカード−16が接続された場合にも、スイッチ回路175、PCカード−16用ZVブリッジ173によって、ビデオデータなどが直接ディスプレイコントローラ14に送られる。
【0055】
以上のように、この実施形態のシステムにおいては、PCカード−16とPCカード−32とではビデオ/オーディオ信号線が割り当てられるピンが異なっているが、PCカード−16用とPCカード−32用の2つのZVブリッジ173,174が設けられており、それらがスイッチ回路175によって適宜切り替えられる。このため、PCカード−16とPCカード−32のどちらがカードスロットに接続された場合でも、その接続されたPCカードからのビデオ・オーディオデータをZVポート4に正常に転送することができる。
【0056】
また、このシステムでは、ビデオ信号をパソコンにキャプチャするPCカード−16、PCカード−32のほか、ビデオ会議システムやMPEGデコーダ(MPEG1またはMPEG2対応)として実現されたPCカード−16、PCカード−32なども同様にして使用することができる。
【0057】
【発明の効果】
以上説明したように、この発明によれば、16ビットPCカードと32ビットPCカードのどちらがカードスロットに接続された場合でもそれを動画専用バスに正常に接続できるようになり、PCカードのタイプによらずに、動画専用バスによって拡大されたバスバンド幅を有効利用することが可能となる。
【図面の簡単な説明】
【図1】この発明の一実施形態に係るコンピュータシステムの構成を示すブロック図。
【図2】同実施形態のシステムで使用されるPCカード−16とPCカード−32のピンアサインの対応関係を示す図。
【図3】同実施形態のシステムで使用されるPCカード−16とPCカード−32のピンアサインの対応関係を示す図。
【図4】同実施形態のシステムで使用されるPCカード−16のノーマルモード,ZVポートモードそれぞれにおけるPCカードインタフェースを示す図。
【図5】同実施形態のシステムで使用されるPCカード−32のノーマルモード,ZVポートモードそれぞれにおけるPCカードインタフェースを示す図。
【図6】同実施形態のシステムにおけるPCカードコントローラの具体的な構成の一例を示すブロック図。
【符号の説明】
2…内部PCIバス、3…内部ISAバス、4…ZVポート、11…CPU、12…ホスト−PCIブリッジ、13…メモリ、14…ディスプレイコントローラ、17…PCカードコントローラ、21…オーデイオコントローラ、171…PCカード−16用コントローラ、172…PCカード−32用インターフェース、173…PCカード−16用ZVブリッジ、174…PCカード−32用ZVブリッジ、175…スイッチ回路。
Claims (6)
- 16ビットPCカードおよび32ビットPCカードが選択的に接続可能なカードスロットと、
システムバスに接続され、前記カードスロットに接続された前記16ビットPCカードまたは32ビットPCカードを制御するカードコントローラと、
システムバスに接続され、動画データの表示処理機能を持つディスプレイコントローラと、
システムバスに接続され、音声情報を入出力制御するオーディオコントローラと、
前記カードコントローラと前記ディスプレイコントローラおよびオーディオコントローラとの間に配設されたビデオ・オーディオバスと、
前記16ビットPCカードの所定複数ピンに割り当てられたビデオ/オーディオ信号線群を、前記ビデオ・オーディオバスのビデオ/オーディオ信号線に夫々対応して接続する第1の接続手段と、
前記32ビットPCカードの所定複数ピンに割り当てられたビデオ/オーディオ信号線群を、前記ビデオ・オーディオバスのビデオ/オーディオ信号線に夫々対応して接続する第2の接続手段と、
前記カードスロットに接続されたPCカードが前記16ビットPCカードと前記32ビットPCカードのいずれであるかに応じて、前記第1および第2の接続手段を選択的に使用して前記PCカードと前記ビデオ・オーディオバスとの接続を制御する接続制御手段とを具備することを特徴とするコンピュータシステム。 - 前記第1及び第2の接続手段、及び前記接続制御手段は、前記カードコントローラに内蔵されていることを特徴とする請求項1記載のコンピュータシステム。
- 16ビットPCカードおよび32ビットPCカードが選択的に接続可能なカードスロットと、
システムバスに接続され、前記カードスロットに接続された前記16ビットPCカードまたは32ビットPCカードを制御するカードコントローラと、
システムバスに接続され、動画データの表示処理機能を持つディスプレイコントローラと、
システムバスに接続され、音声情報を入出力制御するオーディオコントローラと、
前記カードコントローラと前記ディスプレイコントローラおよびオーディオコントローラとの間に配設されたビデオ・オーディオバスとを具備し、
前記カードコントローラは、
前記16ビットPCカードを前記システムバスと前記ビデオ・オーディオバスに選択的に接続する第1の接続手段であって、前記ビデオ・オーディオバスに接続する際に、前記16ビットPCカードの所定複数ピンに割り当てられたビデオ/オーディオ信号線群を、前記ビデオ・オーディオバスのビデオ/オーディオ信号線に夫々対応して接続する第1の接続手段と、
前記32ビットPCカードを前記システムバスと前記ビデオ・オーディオバスに選択的に接続する第1の接続手段であって、前記ビデオ・オーディオバスに接続する際に、前記32ビットPCカードの所定複数ピンに割り当てられたビデオ/オーディオ信号線群を、前記ビデオ・オーディオバスのビデオ/オーディオ信号線に夫々対応して接続する第2の接続手段と、
前記カードスロットに接続されたPCカードが前記16ビットPCカードと前記32ビットPCカードのいずれであるかに応じて、前記第1および第2の接続手段を選択的に使用して前記PCカードと前記システムバスおよびビデオ・オーディオバスとの接続を制御する接続制御手段とを含み、
前記接続制御手段は、前記32ビットPCカードによって実行されるライトトランザクションで指定されるアドレス値にしたがって、前記32ビットPCカードの接続を前記システムバスから前記ビデオ・オーディオバスに切り替えることを特徴とするコンピュータシステム。 - 16ビットPCカードおよび32ビットPCカードが選択的に接続可能なカードスロットに接続されたPCカードを制御するカードコントローラにおいて、
前記カードスロットに接続されたPCカードを、ディスプレイコントローラおよびオーディオコントローラに直接的に接続するためのビデオ・オーディオバスと、
前記16ビットPCカードの所定複数ピンに割り当てられたビデオ/オーディオ信号線群を、前記ビデオ・オーディオバスのビデオ/オーディオ信号線に夫々対応して接続する第1の接続手段と、
前記32ビットPCカードの所定複数ピンに割り当てられたビデオ/オーディオ信号線群を、前記ビデオ・オーディオバスのビデオ/オーディオ信号線に夫々対応して接続する第2の接続手段と、
前記カードスロットに接続されたPCカードが前記16ビットPCカードと前記32ビットPCカードのいずれであるかに応じて、前記第1および第2の接続手段を選択的に使用して前記PCカードと前記ビデオ・オーディオバスとの接続を制御する接続制御手段とを具備することを特徴とするPCカードコントローラ。 - カードスロットに接続されたPCカードを、ディスプレイコントローラおよびオーディオコントローラに直接的に接続するためのビデオ・オーディオバスを有するコンピュータのカードスロットに接続可能な32ビットPCカードにおいて、
前記32ビットPCカードに設けられたホストインターフェース用のピン群の中の所定の複数ピンを、前記ビデオ・オーディオバスにデータ出力するためのビデオ・オーディオピンとして割り当て、そのビデオ・オーディオピンを介してデータ出力することによって前記ビデオ・オーディオバスにデータを送ることを特徴とする32ビットPCカード。 - 16ビットPCカードおよび32ビットPCカードが選択的に接続可能なカードスロットと、
システムバスに接続され、前記カードスロットに接続された前記16ビットPCカードまたは32ビットPCカードを制御するカードコントローラと、
システムバスに接続され、動画データの表示処理機能を持つディスプレイコントローラと、
システムバスに接続され、音声情報を入出力制御するオーディオコントローラと、
前記カードコントローラと前記ディスプレイコントローラおよびオーディオコントローラとの間に配設されたビデオ・オーディオバスと、
前記カードスロットに前記16ビットPCカードと前記32ビットPCカードのどちらが挿入されたかを判断する判断手段と、
前記判断手段に従って、前記16ビットPCカードの所定複数ピンに割り当てられたビデオ/オーディオ信号線群、もしくは前記32ビットPCカードの所定複数ピンに割り当てられたビデオ/オーディオ信号線群を、前記ビデオ・オーディオバスのビデオ/オーディオ信号線に夫々対応して接続する接続手段とを具備することを特徴とするコンピュータシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28987395A JP3607384B2 (ja) | 1995-11-08 | 1995-11-08 | コンピュータシステムおよびこのシステムで使用されるpcカードコントローラ並びにpcカード |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28987395A JP3607384B2 (ja) | 1995-11-08 | 1995-11-08 | コンピュータシステムおよびこのシステムで使用されるpcカードコントローラ並びにpcカード |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09134240A JPH09134240A (ja) | 1997-05-20 |
JP3607384B2 true JP3607384B2 (ja) | 2005-01-05 |
Family
ID=17748879
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28987395A Expired - Fee Related JP3607384B2 (ja) | 1995-11-08 | 1995-11-08 | コンピュータシステムおよびこのシステムで使用されるpcカードコントローラ並びにpcカード |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3607384B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3444154B2 (ja) | 1997-09-17 | 2003-09-08 | 日本電気株式会社 | メモリアクセス制御回路 |
US6470284B1 (en) | 1999-08-05 | 2002-10-22 | 02 Micro International Limited | Integrated PC card host controller for the detection and operation of a plurality of expansion cards |
JP4665726B2 (ja) * | 2005-11-14 | 2011-04-06 | セイコーエプソン株式会社 | 印刷装置のコントローラ、印刷装置、コントローラ基板 |
-
1995
- 1995-11-08 JP JP28987395A patent/JP3607384B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09134240A (ja) | 1997-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6226700B1 (en) | Computer system with bridge logic that includes an internal modular expansion bus and a common master interface for internal master devices | |
US6088517A (en) | Interfacing direct memory access devices to a non-ISA bus | |
US5533204A (en) | Split transaction protocol for the peripheral component interconnect bus | |
JP3926873B2 (ja) | コンピュータシステム | |
US5649128A (en) | Multiple bus interface adapter for connection to a plurality of computer bus architectures | |
US5557758A (en) | Bridge between two buses of a computer system that determines the location of memory or accesses from bus masters on one of the buses | |
US6131127A (en) | I/O transactions on a low pin count bus | |
JP3403284B2 (ja) | 情報処理システム及びその制御方法 | |
US6338107B1 (en) | Method and system for providing hot plug of adapter cards in an expanded slot environment | |
US5655142A (en) | High performance derived local bus and computer system employing the same | |
US7523245B1 (en) | Compact ISA-bus interface | |
US5748913A (en) | Computer system capable of transferring video data between card devices | |
US6101566A (en) | Computer system with bridge logic that includes an internal modular expansion bus and a common target interface for internal target devices | |
US5761443A (en) | Computer system employing a bus conversion bridge for interfacing a master device residing on a multiplexed peripheral bus to a slave device residing on a split-address, split-data multiplexed peripheral bus | |
JP3720897B2 (ja) | 動画表示方法およびコンピュータシステム | |
US6247087B1 (en) | Bus system for shadowing registers | |
US5978878A (en) | Selective latency reduction in bridge circuit between two busses | |
US6237057B1 (en) | Method and system for PCI slot expansion via electrical isolation | |
JPH10198629A (ja) | Pci−pci間のトランザクション通信方法及び装置 | |
US5933613A (en) | Computer system and inter-bus control circuit | |
US6195723B1 (en) | Method and system for providing peer-to-peer control in an expanded slot environment using a bridge as an agent for controlling peripheral device | |
JP3607384B2 (ja) | コンピュータシステムおよびこのシステムで使用されるpcカードコントローラ並びにpcカード | |
US6240480B1 (en) | Bus bridge that provides selection of optimum timing speed for transactions | |
US6567882B1 (en) | PCI function extension control device and method of PCI function extension control | |
KR960001023B1 (ko) | 이기종 버스시스템에서의 버스 공유방법 및 버스 스와핑장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041001 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041005 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041007 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101015 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |