JPH10105433A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH10105433A JPH10105433A JP8261678A JP26167896A JPH10105433A JP H10105433 A JPH10105433 A JP H10105433A JP 8261678 A JP8261678 A JP 8261678A JP 26167896 A JP26167896 A JP 26167896A JP H10105433 A JPH10105433 A JP H10105433A
- Authority
- JP
- Japan
- Prior art keywords
- external terminals
- signal
- semiconductor integrated
- output
- function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
どの外部端子に割り当てるかをユーザが任意にプログラ
ムで設定できるようになっているエバチップでも、マイ
コンの動作状態をモニタしトレースすることが可能な技
術を提供する。 【解決手段】 所望の1つの機能例えばWAITが割り
当て可能になっている複数の外部端子14A、14Bか
ら出力される各信号の論理和をとるオアゲート回路19
と、このオアゲート回路19の出力側に設けられたモニ
タ端子20とを備える。複数の外部端子14A、14B
のいずれかに外部から前記機能を実行する信号が入力さ
れたとき、モニタ端子20に前記機能の状態にあること
を示す信号を出力させれば、このモニタ端子20をモニ
タするだけでマイコンの動作状態をモニタしトレースす
ることができる。
Description
置に関し、特に、ユーザがマイクロコンピュータ応用の
製品開発を行う際に使用する開発支援システムに用いら
れる半導体集積回路装置に関する。
ロコンピュータ(以下、単にマイコンと称する)の性能
は飛躍的に向上してきている。このようなマイコンは、
必要な回路素子が集積された半導体チップが所望のパッ
ケージに封止されて、このパッケージの周囲あるいは底
面に配置された複数の外部端子を通じて、信号の入力あ
るいは出力が行われるようになっている。
号、例えば外部割り込み(IRQ)、バス開放要求(B
REQ)、バスサイクル伸長要求(WAIT)などの機
能を実行するための各信号が外部端子を通じて外部から
入力可能になっているが、従来それらの機能は各々特定
の外部端子に固定されて割り当てられるようになってい
る。例えば、複数の外部端子のうち、IRQはNo.5
の外部端子に、BREQはNo.8の外部端子に、WA
ITはNo.12の外部端子にというように割り当てら
れて、各外部端子に対して各機能を実行する信号が外部
から入力可能になっている。
所発行、「日立シングルチップRISCマイコンSH7
032、SH7034ハードウエアマニュアル」、平成
5年3月発行、1.3.1 ピン配置(P7)、に記載
されている。
開発を行うために開発支援システムが構築されている
が、この開発支援システムには市販用マイコンとは一部
の機能が異なる評価用のチップ(Evaluation
chip;以下、単にエバチップと称する)が用いら
れる。そして、この開発支援システムでは、ICE(I
n−Circuit Emulator;以下、単にエ
ミュレータと称する)を用いて、このエミュレータをエ
バチップの特定の外部端子に接続して、この外部端子に
外部から入力された信号をディスプレイなどを通じてモ
ニタすることにより、マイコンの動作状態をモニタしト
レースするようになっている。
おいては、要求される機能も必然的により多くなってい
る。このため、そのようなマイコンに対応したエバチッ
プでは、前記のように複数の機能を各々1対1の対応で
特定の外部端子に割り当てると、必然的により多くの外
部端子が必要になる。しかしながら、外部端子の数を増
やすとエミュレータによってモニタする外部端子の数も
増えるだけでなく、パッケージの寸法が大きくなった
り、回路構成が複雑になるなどの不都合が生ずるので、
むやみに多く設けるわけにはいかない。
るために、1つの外部端子に複数の機能を割り当て可能
とする方法がとられる。換言すると、所望の1つの機能
が複数の外部端子に割り当て可能に構成されて、各外部
端子に対して各機能を実行する信号が外部から入力可能
になっている。例えば、所望の1つの機能としてWAI
Tを選択したとすると、このWAITは例えばNo.8
及びNo.12の複数の外部端子に割り当て可能に構成
されて、これらNo.8及びNo.12の外部端子に対
してWAITを実行する信号が外部から入力可能になっ
ている。この場合、その機能をどの外部端子に割り当て
るか(その機能を実行する信号をどの外部端子から入力
するか)は、ユーザが任意にプログラムで設定できるよ
うになっている。
所発行、「日立シングルチップRISCマイコンSH7
mmm(SH704X)目標仕様書」、0.1版、平成
7年8月発行、3 ブロック図、に記載されている。
のWAIT)が複数の外部端子に割り当て可能に構成さ
れたエバチップにおいては、前記のようにこの機能をエ
ミュレータによってモニタするときには、対象となる複
数の外部端子(例えば前記のNo.8及びNo.12の
外部端子)を順次に切り換えて、すなわちマルチプレク
スしてモニタするようにしている。
システムに用いられ、所望の1つの機能が複数の外部端
子に割り当て可能になっており、その機能をどの外部端
子に割り当てるかは、ユーザが任意にプログラムで設定
できるようになっているエバチップでは、特定の外部端
子をモニタすることによりマイコンの動作状態をモニタ
しトレースしようとする場合、開発支援システム上のハ
ードウエアで対応するのが技術的に困難であるという問
題がある。
られ、所望の機能をどの外部端子に割り当てるかをユー
ザが任意にプログラムで設定できるようになっているエ
バチップでも、ハードウエアで対応してマイコンの動作
状態をモニタしトレースすることが可能な技術を提供す
ることにある。
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。
イクロコンピュータ応用の製品開発を行う際に使用する
開発支援システムに用いられ、所望の1つの機能が複数
の外部端子に割り当て可能になっており、前記複数の外
部端子をマルチプレクスしてモニタするように構成され
た半導体集積回路装置であって、前記複数の外部端子か
ら出力される各信号の論理和をとるオアゲート回路と、
このオアゲート回路の出力側に設けられたモニタ端子と
を備え、前記複数の外部端子のいずれかに外部から前記
機能を実行する信号が入力されたとき、前記モニタ端子
に前記機能の状態にあることを示す信号を出力させるよ
うになっている。
イクロコンピュータ応用の製品開発を行う際に使用する
開発支援システムに用いられ、所望の1つの機能が複数
の外部端子に割り当て可能になっており、前記複数の外
部端子をマルチプレクスしてモニタするように構成され
た半導体集積回路装置であって、前記複数の外部端子に
対応した複数の選択信号を出力する選択信号発生回路
と、前記複数の外部端子から出力される各信号と前記選
択信号発生回路から出力される各選択信号を各々入力す
る複数のゲート回路と、各ゲート回路から出力される各
信号の論理和をとるオアゲート回路と、このオアゲート
回路の出力側に設けられたモニタ端子とを備え、前記複
数の外部端子のいずれかに外部から前記機能を実行する
信号が入力されたとき、前記モニタ端子に前記機能の状
態にあることを示す信号を出力させるようになってい
る。
(1)及び(2)の半導体集積回路装置を用いて構築さ
れている。
半導体集積回路装置は、所望の1つの機能が割り当て可
能になっている複数の外部端子から出力される各信号の
論理和をとるオアゲート回路と、このオアゲート回路の
出力側に設けられたモニタ端子とを備え、複数の外部端
子のいずれかに外部から前記機能を実行する信号が入力
されたとき、モニタ端子に前記機能の状態にあることを
示す信号を出力させるようになっているので、このモニ
タ端子をモニタするだけでマイコンの動作状態をモニタ
しトレースすることができる。従って、開発支援システ
ムに用いられ、所望の機能をどの外部端子に割り当てる
かをユーザが任意にプログラムで設定できるようになっ
ているエバチップでも、ハードウエアで対応してマイコ
ンの動作状態をモニタしトレースすることが可能とな
る。
半導体集積回路装置は、所望の1つの機能が割り当て可
能になっている複数の外部端子に対応した複数の選択信
号を出力する選択信号発生回路と、複数の外部端子から
出力される各信号と前記選択信号発生回路から出力され
る各選択信号を各々入力する複数のゲート回路と、各ゲ
ート回路から出力される各信号の論理和をとるオアゲー
ト回路と、このオアゲート回路の出力側に設けられたモ
ニタ端子とを備え、複数の外部端子のいずれかに外部か
ら前記機能を実行する信号が入力されたとき、モニタ端
子に前記機能の状態にあることを示す信号を出力させる
ようになっているので、このモニタ端子をモニタするだ
けでマイコンの動作状態をモニタしトレースすることが
できる。従って、開発支援システムに用いられ、所望の
機能をどの外部端子に割り当てるかをユーザが任意にプ
ログラムで設定できるようになっているエバチップで
も、ハードウエアで対応してマイコンの動作状態をモニ
タしトレースすることが可能となる。
開発支援システムは、前記(1)及び(2)の半導体集
積回路装置を用いて構築されているので、そのモニタ端
子から出力された信号を利用するだけでマイコンの動作
状態をモニタしトレースすることができる。従って、所
望の機能をどの外部端子に割り当てるかをユーザが任意
にプログラムで設定できるようになっているエバチップ
を用いても、ハードウエアで対応してマイコンの動作状
態をモニタしトレースすることが可能となる。
施例とともに詳細に説明する。
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
導体集積回路装置(エバチップ)の内部構成を示すブロ
ック図で、図2は図1の主要部の構成を示すブロック図
である。図3は本実施形態による半導体集積回路装置を
用いて構築した開発支援システムの一例を示すブロック
図である。
PU(中央演算処理装置)2、制御部3、タイマ4、S
CI(シリアル・コミュニケーション・インタフェイ
ス)5、RAM(ランダム・アクセス・メモリ)6、R
OM(リード・オンリー・メモリ)7、ポート部8、ゲ
ート部9から構成され、周知の半導体製造技術により1
つの半導体基板上に形成される。また、開発支援システ
ム構築に必要な、専用アドレスバス(ASEAB)1
0、データバス(ASEDB)11、コントロール(A
SECNT)信号12も用意されている。
ーザはユーザインタフェイスを介してアクセス可能にな
っている。また、この半導体集積回路装置1は、開発支
援システムインタフェイスを介してトレース用メモリ1
3がアクセス可能になっており、これによって図3に示
すように、開発支援システムを構築するようになってい
る。
の具体的構成を示すブロック図である。ポート部8は、
複数の外部端子14A、14B、…14nが設けられて
おり、所望の1つの機能が複数の外部端子に割り当て可
能になっている。説明を簡単にするために、図2では2
つの外部端子14A、14Bが設けられていて、各外部
端子に所望の1つの機能としてバスサイクル伸長要求
(WAIT)が割り当て可能に構成されている例を示し
ている。従って、各外部端子14A、14BにはWAI
Tを実行する信号が外部から入力可能になっている。
のバッファ回路15Aを介して第1のアンドゲート回路
16Aの一方の入力端子に入力されるとともに、第1の
変形アンドゲート回路17Aの一方の入力端子に入力さ
れるようになっている。第1の選択信号発生回路18A
は外部端子14Aに対応した選択信号iを出力して、こ
の選択信号iは第1のアンドゲート回路16Aの他方の
入力端子に入力されるとともに、第1の変形アンドゲー
ト回路17Aの他方の入力端子に入力されるようになっ
ている。
は第2のバッファ回路15Bを介して第2のアンドゲー
ト回路16Bの一方の入力端子に入力されるとともに、
第2の変形アンドゲート回路17Bの一方の入力端子に
入力されるようになっている。第2の選択信号発生回路
18Bは外部端子14Bに対応した選択信号jを出力し
て、この選択信号jは第2のアンドゲート回路16Bの
他方の入力端子に入力されるとともに、第2の変形アン
ドゲート回路17Bの他方の入力端子に入力されるよう
になっている。
AITを実行する信号を外部端子14A、14Bのどち
らかに入力するかは、ユーザのプログラムによって設定
されるようになっている。このようにしてプログラムさ
れた場合、設定された外部端子に対する選択信号はアク
ティブ状態になる。例えば、外部端子14AにWAIT
を割り当てる場合は、この外部端子14Aに対する選択
信号iがアクティブ状態にする。
の第1及び第2の変形アンドゲート回路17A、17B
から出力された両信号を入力するように、オアゲート回
路19が設けられている。このオアゲート回路19の出
力側には、バッファ回路15Cを介してモニタ端子20
が設けられている。この例においては、このモニタ端子
20ではWAIT状態がモニタされることになる。ま
た、オアゲート回路19には制御部3が接続されてい
る。
態の動作を説明する。
端子14A、14BのうちどちらかをWAIT信号(W
AITを実行するための信号)の入力端子、すなわちW
AITを割り当てるための入力端子として設定する。
子として設定したとすると、外部端子14Aからアクテ
ィブ信号が出力されるとともに、この外部端子14Aに
対する選択信号iがアクティブ状態になる。これによ
り、外部端子14Aから出力された信号は第1の変形ア
ンド回路17Aを通過して、オアゲート回路19に出力
される。従って、この信号は制御部3に出力されるの
で、制御部3はエバチップの動作状態としては「バスサ
イクル伸長要求」状態にあることを確認する。
た信号は、第3のバッファ回路15Cを介してモニタ端
子20に出力される。これによって、その信号は開発支
援システム側に出力されるので、開発支援システム側で
は、その他の信号(例えば専用アドレスバス信号ASE
AB)と合わせて、そのときの動作状態がWAIT信号
入力による「バスサイクル伸長要求」状態にあることを
モニタすることができる。そして、この信号によるデー
タをトレース用メモリ13に記憶させることができる。
て設定したとすると、外部端子14Bからアクティブ信
号が出力されるとともに、この外部端子14Bに対する
選択信号jがアクティブ状態になる。これにより、外部
端子14Bから出力された信号は第2の変形アンド回路
17Bを通過して、オアゲート回路19に出力される。
従って、この信号は制御部3に出力されるとともに、第
3のバッファ回路15Cを介してモニタ端子20に出力
される。これによって、前記と同様に、制御部3はエバ
チップの動作状態としては「バスサイクル伸長要求」状
態にあることを確認し、開発支援システム側では動作状
態がWAIT信号入力による「バスサイクル伸長要求」
状態にあることをモニタする。
その入力端子として設定したとすると、外部端子14
A、14Bからアクティブ信号が出力されるとともに、
この外部端子14A、14Bに対する選択信号i、jが
アクティブ状態になる。これにより、外部端子14Aか
ら出力された信号は第1の変形アンド回路17Aを通過
するとともに、外部端子14Bから出力された信号は第
2の変形アンド回路17Bを通過して、両信号はオアゲ
ート回路19に出力される。従って、これらの信号は制
御部3に出力されるとともに、第3のバッファ回路15
Cを介してモニタ端子20に出力される。これによっ
て、前記と同様に、制御部3はエバチップの動作状態と
しては「バスサイクル伸長要求」状態にあることを確認
し、開発支援システム側では動作状態がWAIT信号入
力による「バスサイクル伸長要求」状態にあることをモ
ニタする。
(エバチップ)の主要部を構成している、ポート部8に
ゲート部9を組み合わせて、例えばWAITが割り当て
可能な外部端子14A、14Bから出力される各信号の
論理和をとることにより、これら外部端子14A、14
Bの外部からWAITを実行する信号が入力されたとき
は、専用のモニタ端子20をモニタするだけでその機能
状態を確認することができる。これによって、ユーザが
どの外部端子から信号を入力したかに影響されずに、マ
イコンの動作状態をモニタしトレースできるので、マイ
コン応用製品の開発環境の向上を図ることができる。
回路装置によれば次のような効果が得られる。
て可能になっている複数の外部端子14A、14Bから
出力される各信号の論理和をとるオアゲート回路19
と、このオアゲート回路19の出力側に設けられたモニ
タ端子20とを備え、複数の外部端子14A、14Bの
いずれかに外部から前記機能を実行する信号が入力され
たとき、モニタ端子20に前記機能の状態にあることを
示す信号を出力させるようになっているので、このモニ
タ端子20をモニタするだけでマイコンの動作状態をモ
ニタしトレースすることができる。従って、開発支援シ
ステムに用いられ、所望の機能をどの外部端子に割り当
てるかをユーザが任意にプログラムで設定できるように
なっているエバチップでも、ハードウエアで対応してマ
イコンの動作状態をモニタしトレースすることが可能と
なる。
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
子に「バスサイクル伸長要求」機能が割り当て可能にな
っている例で説明したが、他の機能が複数の外部端子に
割り当て可能になっている場合でも、同様に適用可能で
ある。
内部にモニタ端子を設ける代わりに、エバチップの外部
に各外部端子に対応した選択信号を発生する機能を設け
るようにしても良い。これにより、外部端子の数を減少
させることが可能となる。
なされた発明をその背景となった利用分野である半導体
集積回路装置に適用した場合について説明したが、これ
に限ることはない。本発明は、少なくともある機能を実
行する信号が複数の端子に入力可能になっていて、その
信号がいずれかの端子に入力されたときは、この状態を
正確にかつ容易に確認したいような用途には同じように
適用できる。
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
いる複数の外部端子から出力される各信号の論理和をと
るオアゲート回路と、このオアゲート回路の出力側に設
けられたモニタ端子とを備え、複数の外部端子のいずれ
かに外部から前記機能を実行する信号が入力されたと
き、モニタ端子に前記機能の状態にあることを示す信号
を出力させるようになっているので、このモニタ端子を
モニタするだけでマイコンの動作状態をモニタしトレー
スすることができるため、開発支援システムに用いら
れ、所望の機能をどの外部端子に割り当てるかをユーザ
が任意にプログラムで設定できるようになっているエバ
チップでも、ハードウエアで対応してマイコンの動作状
態をモニタしトレースすることが可能となる。
内部構成を示すブロック図である。
主要部の構成を示すブロック図である。
用いた開発支援システムの構築例を示すブロック図であ
る。
(中央演算処理装置)、3…制御部、4…タイマ、5…
SCI(シリアル・コミュニケーション・インタフェイ
ス)、6…RAM(ランダム・アクセス・メモリ)、7
…ROM(リード・オンリー・メモリ)、8…ポート
部、9…ゲート部、10…専用アドレスバス(ASEA
B)、11…データバス(ASEDB)、12…コント
ロール(ASECNT)信号、13…トレース用メモ
リ、14A、14B…外部端子、15A、15B…バッ
ファ回路、16A、16B…アンドゲート回路、17
A、17B…変形アンドゲート回路、18A、18B…
選択信号発生回路、19…オアゲート回路、20…モニ
タ端子。
Claims (5)
- 【請求項1】 マイクロコンピュータ応用の製品開発を
行う際に使用する開発支援システムに用いられ、所望の
1つの機能が複数の外部端子に割り当て可能になってお
り、前記複数の外部端子をマルチプレクスしてモニタす
るように構成された半導体集積回路装置であって、前記
複数の外部端子から出力される各信号の論理和をとるオ
アゲート回路と、このオアゲート回路の出力側に設けら
れたモニタ端子とを備え、前記複数の外部端子のいずれ
かに外部から前記機能を実行する信号が入力されたと
き、前記モニタ端子に前記機能の状態にあることを示す
信号を出力させるようにしたことを特徴とする半導体集
積回路装置。 - 【請求項2】 マイクロコンピュータ応用の製品開発を
行う際に使用する開発支援システムに用いられ、所望の
1つの機能が複数の外部端子に割り当て可能になってお
り、前記複数の外部端子をマルチプレクスしてモニタす
るように構成された半導体集積回路装置であって、前記
複数の外部端子に対応した複数の選択信号を出力する選
択信号発生回路と、前記複数の外部端子から出力される
各信号と前記選択信号発生回路から出力される各選択信
号を各々入力する複数のゲート回路と、各ゲート回路か
ら出力される各信号の論理和をとるオアゲート回路と、
このオアゲート回路の出力側に設けられたモニタ端子と
を備え、前記複数の外部端子のいずれかに外部から前記
機能を実行する信号が入力されたとき、前記モニタ端子
に前記機能の状態にあることを示す信号を出力させるよ
うにしたことを特徴とする半導体集積回路装置。 - 【請求項3】 前記オアゲート回路の出力側に設けられ
た制御部を備えたことを特徴とする請求項1または2に
記載の半導体集積回路装置。 - 【請求項4】 前記複数の外部端子のうち前記機能が割
り当てられる外部端子に対応した選択信号がアクティブ
状態に設定されることを特徴とする請求項2または3に
記載の半導体集積回路装置。 - 【請求項5】 請求項1乃至4のいずれか1項に記載の
半導体集積回路装置を用いて構築されたことを特徴とす
る開発支援システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26167896A JP3422636B2 (ja) | 1996-10-02 | 1996-10-02 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26167896A JP3422636B2 (ja) | 1996-10-02 | 1996-10-02 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10105433A true JPH10105433A (ja) | 1998-04-24 |
JP3422636B2 JP3422636B2 (ja) | 2003-06-30 |
Family
ID=17365217
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26167896A Expired - Fee Related JP3422636B2 (ja) | 1996-10-02 | 1996-10-02 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3422636B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002214308A (ja) * | 2001-01-12 | 2002-07-31 | Sony Corp | マイクロコンピュータ及びこれを搭載する電子機器 |
KR100381024B1 (ko) * | 1999-06-28 | 2003-04-23 | 주식회사 하이닉스반도체 | 마이크로프로세서 개발 시스템의 기능을 효율적으로 지원하기위한 회로 |
-
1996
- 1996-10-02 JP JP26167896A patent/JP3422636B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100381024B1 (ko) * | 1999-06-28 | 2003-04-23 | 주식회사 하이닉스반도체 | 마이크로프로세서 개발 시스템의 기능을 효율적으로 지원하기위한 회로 |
JP2002214308A (ja) * | 2001-01-12 | 2002-07-31 | Sony Corp | マイクロコンピュータ及びこれを搭載する電子機器 |
Also Published As
Publication number | Publication date |
---|---|
JP3422636B2 (ja) | 2003-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62243058A (ja) | マルチプロセツサシステムの割込制御方法 | |
JPH10105433A (ja) | 半導体集積回路装置 | |
CN110008071B (zh) | 一种远程调试装置及方法 | |
JP2601792B2 (ja) | 大規模集積回路装置 | |
CN109992510B (zh) | 一种远程调试装置及方法 | |
JP2004213666A (ja) | Dmaモジュールとその操作方法 | |
JP4620880B2 (ja) | 半導体装置、及びデータ転送方法 | |
KR100767551B1 (ko) | 인터럽트 처리 장치 | |
CN114823654A (zh) | 集成电路、集成电路的封装方法和电子装置 | |
JPH1065103A (ja) | 半導体集積回路 | |
KR19990086858A (ko) | 프로세서 중재 장치 | |
JP2739783B2 (ja) | パッケージ間データ転送方式 | |
JPS61282946A (ja) | プログラマプルコントロ−ラ | |
JPS63316466A (ja) | マイクロプロセッサの回路割付け方法 | |
JPH10312354A (ja) | 割り込み処理システム | |
JP4174272B2 (ja) | デバイス制御装置 | |
JPH0650475B2 (ja) | 半導体集積回路 | |
JPS63223852A (ja) | 情報処理装置 | |
JP2000068461A (ja) | 半導体装置 | |
JPH01187658A (ja) | バス負荷方式 | |
KR20030039185A (ko) | 직접 메모리 접근 컨트롤러 | |
JPH0784819A (ja) | エミュレータ用マイコン | |
JPS626254B2 (ja) | ||
JPH03278262A (ja) | 情報処理装置 | |
JPS648381B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030408 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080425 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 8 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |