JPH10312354A - 割り込み処理システム - Google Patents
割り込み処理システムInfo
- Publication number
- JPH10312354A JPH10312354A JP12052797A JP12052797A JPH10312354A JP H10312354 A JPH10312354 A JP H10312354A JP 12052797 A JP12052797 A JP 12052797A JP 12052797 A JP12052797 A JP 12052797A JP H10312354 A JPH10312354 A JP H10312354A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- flag
- bus
- mpu
- system bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bus Control (AREA)
Abstract
し、ソフト処理を統一し、さらに割り込み処理時間の短
縮化を図る。 【解決手段】 割り込み発生装置(IU)41,42か
ら割り込みが発生した場合には、割り込み集約手段(I
NTU)50で割り込みを受信し、割り込みが発生した
IU41または42に対応するフラグ51−1をセット
すると共に、他のIU42に対応するフラグ51−2が
セットされていない場合には、中央処理装置(MPU)
60に対する割り込みを実行し、他のIU42に対応す
るフラグ51−2がセットされている場合には、MPU
60に対する割り込みを実行しない。また、MPU60
よりフラグ51−1をクリアする命令が実行された際
に、クリアされてもまだセットされているフラグ51−
2が存在する場合には、INTU50からMPU60に
対して割り込みを発生する。
Description
種のコンピュータ制御装置等における割り込み処理シス
テムに関するものである。
ータ制御装置等の割り込み処理システムでは、システム
全体をプログラム制御する中央処理装置(以下、「MP
U」と呼ぶ)と、該MPUにより制御される入出力装置
等の装置とを備えている。MPUにより制御される入出
力装置等の装置は、該MPUへ処理を要求するために割
り込みを発生するので、この明細書では割り込み発生装
置と呼ぶことにする。MPUには、割り込みを受け付け
ることが可能な割り込み発生装置(以下、「IU」と呼
ぶ)の数に制限があるため、1つの割り込み処理システ
ムに接続できるIUの数は制限される。MPUの割り込
み処理について、該MPUは割り込み発生時に処理すべ
きプログラムの先頭アドレスを格納したテーブル(以
下、「ベクタテーブル」と呼ぶ)を持っている。IUは
MPUへ割り込む際、そのベクタテーブルの何番目で示
されるプログラムが自身に対応しているかの番号(これ
を「ベクタ番号」と呼ぶ)を該MPUへ通知することに
より、適切なプログラムの実行をMPUに要求できる。
を1対1で信号線で接続し、該MPUはどの線から割り
込みが来たかにより、ベクタ番号を認識することが可能
である。しかし、IUの数が増えると信号線の本数も多
くなるため、バスコマンド割り込みと言われる方式によ
り、IUからMPUに割り込みを通知することが行われ
ている。バスコマンド割り込み方式とは、IUからMP
U内のある特定番地へのライトアクセス等のバスコマン
ドを行うと割り込みが発生する方式である。その際、ベ
クタ番号は、ライトアクセス時のデータ部分等で指定す
る。このようなバスコマンド割り込み方式を採用してい
る割り込み処理システムにおいて、MPUが割り込みを
受け付けることが可能なIUの制限数以上のIUを接続
する(即ち、IU数がベクタ番号より多くなる)場合の
ハードウェア構成方式として、従来、例えば図2のよう
なものがある。
例を示す構成図である。この割り込み処理システムは、
システムバス1を有し、このシステムバス1に、同一の
ベクタ番号で割り込みを発生するIU11,12が接続
されている。なお、図2ではIU11,12の数が2台
のみ示されているが、一般には数十台以上のIUが接続
される。システムバス1には、IU11,12をプログ
ラム制御するMPU20が接続されている。MPU20
は、ソフトウェアが走行するプロセッサ(以下、「P
R」と呼ぶ)21、及び割り込み要因レジスタ(以下、
「IRR」と呼ぶ)24を有している。IRR24は、
PR21でサポートするIU用のベクタ番号の数だけフ
ラグ24−1,24−2を備えている。図2では、ベク
タ番号1用の割り込み要因フラグ24−1、及びベクタ
番号2用の割り込み要因フラグ24−2のみが示されて
いる。PR21及びIRR24は、MPU内部バス22
によってシステムバス1に接続され、さらに該PR21
とIRR24とが、割り込み線23によって接続されて
いる。
対する割り込みは、システムバス1及びMPU内部バス
22を経由したIRR24へのライトアクセスとして実
現される。IRR24には、該当するベクタ番号に対応
するフラグ24−1,24−2をセットすると共に、P
R21に対して割り込み線23をオンにすることによっ
て割り込み処理を要求する。割り込みを受信したPR2
1は、MPU内部バス22を通してIRR24よりベク
タ番号を読み、ソフトウェア(以下、単に「ソフト」と
呼ぶ)に対して割り込み処理を要求する。ソフトは、M
PU内部バス22からシステムバス1を経由して、IU
11,12を制御する。図3は、図2の割り込み処理シ
ステムにおいて、同一ベクタ番号でIU11と12より
MPU20に対する割り込みが発生した場合の割り込み
処理を示すフローチャートである。なお、説明を簡単に
するために、IRR24は2つのフラグ24−1,24
−2のみが示されている。
S9の順に実行されていく。 ステップS1; IU11よりMPU20(IRR2
4)に対して割り込みバスコマンド発生 IU11よりIRR24へのライトアクセスとして伝わ
る。このライトアクセスのデータとして、ベクタ番号1
が転送される。 ステップS2; ベクタ番号1用IRRセット及びPR
21に対して割り込みIU11よりベクタ番号1の割り
込みバスコマンドを受信したIRR24は、ベクタ番号
1に対応するIRR24のフラグ24−1を“0”から
“1”にセットすると共に、該IRR24からPR21
に対する割り込み線23をオンにし、PR21に通知す
る。 ステップS3; PRソフトのベクタ番号1用割り込み
処理開始 割り込まれたPR21は、IRR24より割り込みベク
タ番号1を入手し、ベクタ番号1用割り込み処理を開始
する。 ステップS4; IU12よりMPU20(IRR2
4)に対して割り込みバスコマンド発生 PR21が上記ステップS2及びS3の処理を行ってい
る間に、IU12よりベクタ番号1の割り込みが発生し
た場合が図3に示されている。この場合、IRR24
は、同じベクタ番号1であるため、同じフラグ24−1
が“1”から“1”にセットされるだけで値が変わらな
い。
クリア PR21のソフトは、IU11の割り込みを受け付けた
ため、現在処理中のベクタ番号1に対応するIRR24
のフラグ24−1を“1”から“0”にクリアする。 ステップS6; PRソフトによる割り込み発生元確認 PR21上のソフトは、今の割り込みがIU11または
12から来たかを確認するために、ベクタ番号1を持っ
ているIU11,12を検索する。 ステップS7; PRソフトによるIU11用割り込み
処理 IU11に割り込み発生要因があるため、PRソフトは
IU11用割り込み処理を実行する。 ステップS8; PRソフトによるIU12用割り込み
処理 IU12にも割り込み発生要因があるため、PRソフト
はIU12用割り込み処理を実行する。 ステップS9; PRソフトの割り込み処理の終了 PRソフトは、リターン命令(RET)により、割り込
み処理を終了する。
割り込み処理システムでは、次の(1)〜(4)のよう
な課題があった。 (1) ステップS4のIU12からの割り込みバスコ
マンドと、ステップS5のPR21からのIRRクリア
の順序が逆転した場合、ステップS9の割り込み処理終
了後にもIRR24のフラグ24−1が“1”にセット
されている状態となっているため、もう一度PR21の
割り込み処理が実行されることになる。この結果、割り
込み発生要因は処理済みとなっているため、ソフトの処
理とハードの状態との矛盾が発生する。 (2) 前記課題(1)の解決のため、ステップS8の
IU12用割り込み処理を行わなくすると、図3におい
てステップS4とS5の順序が逆転した場合にはうまく
いくが、ステップS4,S5の順番が図3のフローチャ
ートの通りであると、IU12に対する割り込みがなく
なることとなる。このような矛盾は、ソフトの処理をI
RR24のクリアと割り込み処理の順序を変えても発生
する。例えば、ステップS5のIRRクリア処理をステ
ップS9の処理の直前に行ったとすると、ステップS4
のIU12からのバスコマンド割り込みがステップS6
の割り込み発生元IU確認以降に発生すると、矛盾が発
生する。
は、1回の割り込み処理の中でIU11用とIU12用
の複数のIU11,12に対する割り込みを実行する必
要があり、ソフト処理が統一できない。ある時には割り
込み開始からリターン処理までの間に1つのIU11に
対する割り込み処理を行い、ある時には同じ処理中に複
数のIU11,12に対する割り込み処理を行うことと
なる。 (4) 図3のフローチャートでは、ステップS6で示
すように、同一ベクタ番号1を持った全IU11,12
を検索する必要があり、割り込み処理時間が長くなる。
本発明は、前記従来技術が持っていた課題(1)〜
(4)を解決し、ソフトの処理とハードの状態との矛盾
をなくし、ソフト処理を統一し、及び割り込み処理時間
を短くした割り込み処理システムを提供することを目的
とする。
に、本発明のうちの請求項1の発明は、割り込み処理シ
ステムにおいて、同一ベクタ番号で割り込みバスコマン
ドを発生する複数のIUが接続されたシステムバスと、
前記システムバスに接続され、前記同一ベクタ番号で前
記割り込みバスコマンドを発生する前記IUの数だけ第
1のフラグを有する割り込み集約手段(以下、「INT
U」と呼ぶ)と、前記システムバスに接続され、割り込
み処理するIU用の前記ベクタ番号の数だけ第2のフラ
グを有すると共に、フラグクリア手段を有し、前記IU
及びINTUをプログラム制御するMPUとを備えてい
る。
ムバスへ前記割り込みバスコマンドが出力された場合に
は、該システムバス上の割り込みバスコマンドを取り込
んで該IUに対応する前記第1のフラグをセットすると
共に、前記同一ベクタ番号の他の前記IUに対応する他
の前記第1のフラグがセットされていないときには、割
り込みバスコマンドを新たに発生して前記システムバス
へ出力した後に前記フラグクリア手段によって該セット
された第1のフラグがクリアされ、他の前記第1のフラ
グがセットされているときには、新たな割り込みバスコ
マンドを発生せず、さらに前記フラグクリア手段によっ
て該セットされた第1のフラグがクリアされてもまだセ
ットされている同一ベクタ番号の他の前記第1のフラグ
が存在する場合には、新たな割り込みバスコマンドを前
記システムバスへ出力する構成にしている。前記MPU
は、前記INTUから前記システムバスへ新たな割り込
みバスコマンドが出力された場合には、該システムバス
上の新たな割り込みバスコマンドを取り込み、該当する
ベクタ番号に対応する前記第2のフラグをセットして割
り込み処理を行い、前記フラグクリア手段によって該当
する前記第1及び第2のフラグをクリアする構成にして
いる。
ス及びMPUと、複数のIUが接続された拡張システム
バスと前記システムバスとの間に接続され、これら両シ
ステムバス間のインタフェース制御を行うバス拡張制御
装置(以下、「BEXU」と呼ぶ)とを、備えたシステ
ムにおいて、請求項1のINTUを前記BEXUに設け
ている。請求項3の発明は、請求項1または2の割り込
み処理システムにおいて、前記MPUの制御によって前
記INTU内の第1のフラグをセットするフラグセット
手段を設けている。
理システムを構成したので、同一ベクタ番号を有する複
数のIUのうちの1つまたは複数から割り込みが発生し
た場合には、INTUで割り込みを受信して割り込みが
発生したIUに対応する該INTU内の第1のフラグを
セットすると共に、他のIUに対応する第1のフラグが
セットされていない場合には、MPUに対する割り込み
を実行し、他のIUに対応する第1のフラグがセットさ
れている場合には、MPUに対する割り込みを実行しな
い。また、MPUのフラグクリア手段より第1のフラグ
をクリアする命令が実行された際に、クリアしてもまだ
セットされている第1のフラグが存在する場合には、I
NTUからMPUに対して新たな割り込みを発生する。
ステムの構成図である。この割り込み処理システムは、
データ線、アドレス線及び制御線を有する基本のシステ
ムバス30を有し、このシステムバス30に、同一ベク
タ番号で割り込みを発生する複数のIU41,42(一
般には数十台以上のIUが接続されるが、説明を簡単に
するために2台のみ示されている)、INTU50、及
びMPU60が接続されている。なお、INTU50と
MPU60は、同一ボード上で構成してもよい。INT
U50は、補助割り込み要因レジスタ(以下、「SIR
R」と呼ぶ)51を有している。SIRR51には、同
一ベクタ番号で割り込む個々のIU41,42に対応し
て第1のフラグが設けられている。図1では説明を簡単
にするために、第1のフラグとして、IU41用割り込
み要因フラグ51−1と、IU42用割り込み要因フラ
グ51−2とが示されている。一般に、IU41,42
から出力される割り込みバスコマンドの中には、送り元
と送り先の番号が付与されている。この番号は割り込み
処理システムの中でMPU60、IU41、IU42と
いった装置を区別するために付与された番号である。S
IRR51のどのフラグ51−1,51−2にセットす
るかは、この送り主番号により区別する。
U50をプログラム制御するもので、ソフトが走行する
PR61とIRR64とを有し、これらのPR61及び
IRR64がMPU内部バス62によってシステムバス
30に接続され、さらに該PR61とIRR64とが割
り込み線63によって接続されている。IRR64は、
PR61でサポートするIU用のベクタ番号の数だけ第
2のフラグを有している。図1では説明を簡単にするた
めに、第2のフラグとして、ベクタ番号1用割り込み要
因フラグ64−1と、ベクタ番号2用割り込み要因フラ
グ64−2とが示されている。PRソフトは、MPU内
部バス62及びシステムバス30を経由して、IU4
1,42及びINTU50を制御するようになってい
る。
能を説明する。IU41または42からMPU60に対
する割り込みは、システムバス30を経由した該MPU
60内のIRR64へのライトアクセスとして実現され
るが、INTU50はそのライトアクセスを横取りし、
SIRR51をセットすると共に、IU41または42
からの割り込みのライトアクセスをMPU60に伝える
ことを禁止する働きを持つ。INTU50は、SIRR
51のフラグ(例えば、51−1)がセットされた際
に、もし他のSIRR51のフラグ51−2がセットさ
れていなければ、該INTU50からMPU60に対し
てベクタ番号1の割り込みバスコマンドを発生し、もし
他のSIRR51のフラグ51−2がセットされていれ
ば、MPU60に対する割り込みサイクルを発生しない
機能を持つ。また、INTU50は、MPU60からS
IRR51をフラグ51−1,51−2毎にクリアする
機能(手段)を持ち、該MPU60からクリアされた
時、クリアされてもSIRR51の他のフラグ51−2
がセットされていれば、該INTU50からMPU60
に対して新たなバスコマンド割り込みサイクルを発生す
る機能を持つ。
ス30からの割り込みバスコマンドを受信すると、該当
するベクタ番号に対応するフラグ64−1または64−
2をセットすると共に、PR61に対して割り込み線6
3をオンにすることによって割り込み処理を要求する。
割り込みを受信したPR61は、MPU内部バス62を
通してIRR64よりベクタ番号を読み、PRソフトに
対して割り込み処理を要求する。これにより、PRソフ
トは、MPU内部バス62及びシステムバス30を経由
して、IU41,42及びINTU50を制御する。
いて、同一ベクタ番号でIU41と42よりMPU60
に対する割り込みが発生した場合の割り込み処理を示す
フローチャートである。この割り込み処理は、次のステ
ップS11〜S24の順に実行されていく。 ステップS11; IU41より割り込み発生 IU41よりの割り込み要求は、IRR64へのライト
アクセスとしてシステムバス30上を伝送される。IN
TU50は、このシステムバス30上の割り込みライト
コマンドを取り込み、SIRR51のIU41に対応す
るフラグ51−1を“0”から“1”にセットする。ま
た、INTU50は、この割り込みバスコマンドがMP
U60に伝わるのを禁止する。INTU50は、SIR
R51の他のフラグ51−2がセットされていないた
め、MPU60に対する割り込みバスコマンドを新たに
発生する。これにより、MPU60内のIRR64のベ
クタ番号1に対応するフラグ64−1が“0”から
“1”にセットされる。
み要因フラグセットとPR61に対する割り込み IRR64からPR61に対する割り込み線63をオン
にし、該PR61に通知する。 ステップS13; ベクタ番号1用割り込み処理開始 割り込まれたPR61は、IRR64より割り込みベク
タ番号1を入手し、このベクタ番号1用割り込み処理を
開始する。 ステップS14; IU42よりの割り込み 図4では、PR61が上記ステップS12及びS13の
処理を行っている間に、IU42よりベクタ番号1の割
り込みが発生した場合が示されている。ステップS11
と同様に、INTU50はIU42からMPU60への
割り込みコマンドを取り込み、SIRR51のIU42
に対応するフラグ51−2を“0”から“1”にセット
する。また、MPU60に、この割り込みバスコマンド
が伝わるのを禁止する。INTU50は、SIRR51
の他のフラグ51−1がセットされているため、MPU
60に対する新たな割り込みバスコマンドを発生しな
い。
Rクリア PR61のソフトは、ベクタ番号1の割り込みを受け付
けたため、現在処理中のベクタ番号1に対応するIRR
64のフラグ64−1を“1”から“0”にクリアす
る。 ステップS16; PRソフトによる割り込み発生元確
認 PR61上のソフトは、今の割り込みがどのIU41ま
たは42から来たかを確認するために、INTU50内
のSIRR51を読み、どのIU41または42からの
割り込みが発生しているかを確認する。図4では、IU
41に対応するフラグ51−1と、IU42に対応する
フラグ51−2とが共にセットされているが、この場
合、IU41からの割り込みが発生したものと判断す
る。即ち、複数のフラグ51−1,51−2がセットさ
れている場合には、最初のフラグを有効とし、それ以降
のフラグを無視する。PR61のソフトは、IU41か
らの割り込み要求が発生しているものと認識し、SIR
R51のIU41に対応するフラグ51−1を“1”か
ら“0”にクリアする。
IRRリセット処理 INTU50は、SIRR51のフラグ51−1がクリ
アされた時、他にセットされているフラグ51−2が存
在するため、MPU60に対する割り込みバスコマンド
を発生する。 ステップS18; PRソフトによるIU41用割り込
み処理 PR61のソフトは、IU41に割り込み発生要因があ
るため、IU41用割り込み処理を実行する。 ステップS19; PRソフトのIU41用割り込み処
理の終了 PR61のソフトは、リターン命令(RET)によって
割り込み処理を終了する。 ステップS20; ベクタ番号1用割り込みの再発生 IU41用の割り込み処理の終了後、ステップS17に
よってIRR64のフラグ64−1が再セットされてい
るため、PR61に対して再度割り込みが発生する。 ステップS21〜S24; IU42に対する割り込み
処理 IU42に対する割り込み処理のソフト処理理論は、上
記ステップS15,S16,S18,S19と同一の処
理により、今度はIU42に対する割り込み処理が実行
される。
次の(i)〜(iii)のような効果がある。 (i) 1つのIU41または42からの割り込みに対
して必ず1回の割り込みが発生する。そのため、IU4
1または42からの割り込み発生と、PR61からの割
り込み発生要因フラグIRR64のクリアのタイミング
とが、どのようになっても矛盾が発生しない。即ち、割
り込み要求のIU41または42があるにもかかわら
ず、PR61に割り込みが発生しない状態や、割り込み
要求のIU41または42がないにもかかわらず、該P
R61に割り込みが発生するといった矛盾が発生しな
い。 (ii) 図4のフローチャートに示すように、PR61
上のソフトは、必ず1回の割り込みに対して1つのIU
41または42に対する処理を行うだけでよく、ソフト
処理を同一のものとすることができる。 (iii) INTU50のSIRR51を設けたので、ど
のIU41または42から割り込みが発生しているかを
検索する時間が短くなる。
ステムの構成図であり、第1の実施形態を示す図1中の
要素と共通の要素には共通の符号が付されている。一般
に、図1のMPU60でサポートするIU用のベクタ番
号は100程度である。この数が不足するぐらいIU4
1,42を物理的に接続するには、1つのユニットでは
不可能である。そのため、基本のシステムバス30を拡
張する装置を設けるのが一般的である。この第2の実施
形態では、図1の基本のシステムバス30に対し、BE
XU70を設けて拡張システムバス31を接続すること
により、基本のシステムバス30を拡張している。そし
て、BEXU70内に図1のINTU50を設けてい
る。基本のシステムバス30にはIU41及び42が接
続され、さらに拡張システムバス31にはIU43及び
44が接続されている。基本のシステムバス30に接続
されているIU41及び42には、それぞれベクタ番号
1及びベクタ番号2と独立にベクタ番号を割り付け、拡
張システムバス31に接続されているIU43と44に
は同一のベクタ番号3が割り付けられている。なお、一
般にはIUの数は数十台以上であるが、説明を簡単にす
るために、図5では4台のIU41〜44のみが示され
ている。
びINTU50を有している。バス拡張制御手段71
は、MPU60が搭載されている基本のシステムバス3
0と、該MPU60が搭載されていない側の拡張システ
ムバス31とのシステムバスコマンドの中継機能を持
つ。これにより、構造的または電気的に1つのシステム
バス30内に収容できない装置をシステムに収容するこ
とが可能となる。BEXU70内に設けられたINTU
50は、SIRR51を有し、このSIRR51内に、
同一ベクタ番号3で割り込む各々のIU43,44に対
応して第1のフラグが設けられている。図5では第1の
フラグとして、IU43用割り込み要因フラグ51−3
と、IU44用割り込み要因フラグ51−4とが示され
ている。また、バスの拡張により、図5のIRR64に
は、ベクタ番号1用割り込み要因フラグ64−1と、ベ
クタ番号2用割り込み要因フラグ64−2と、ベクタ番
号3用割り込み要因フラグ64−3とが示されている。
は、IU41,42からの割り込み発生に対しては直接
MPU60で割り込み処理が行われる。IU43,44
からの割り込み発生に対しては、BEXU70内のIN
TU50を介して、MPU60へ伝えられ、割り込み処
理が実行される。これにより、拡張システムバス31配
下のIU43,44は、BEXU70内のINTU50
によって同一ベクタ番号3での割り込みを矛盾なく行う
ことができる。しかも、基本のシステムバス30上のI
U41,42は、IU43,44とはベクタ番号が異な
ることにより、MPU60内のPR61での割り込み処
理を矛盾なく行うことができる。以上のように、この第
2の実施形態の割り込みシステムでは、第1の実施形態
とほぼ同様の効果を有する上に、次のような効果があ
る。図1のようにINTU50用に新たに回路基板を設
けることに比べれば、BEXU70内にINTU50を
設けるので、INTU50用に新たな回路基板の設置の
必要がなく、ハード量を削減できる。さらに、ベクタ番
号1,2,3の割り付けが物理的な配置にあったものと
なり、管理が容易となる。
U60内のPR61からINTU50内のSIRR51
のフラグ51−1〜51−4をセットするフラグセット
手段を設けてもよい。このフラグセット手段は、PR6
1のソフトとSIRR51のセット機構とによって構成
される。このようなフラグセット手段を設ければ、PR
61からSIRR51のフラグ51−1〜51−4をセ
ットした場合にも、IU41,…からSIRR51にセ
ットした場合と同様に、論理判定を行ってMPU60に
対する割り込み発生を行う。そのため、例えば、INT
U50の回路の試験を行う場合、この試験時にIU4
1,…をSIRR51のフラグ51−1,…の数だけ用
意することなく、ソフトによるPR61からのアクセス
だけで、INTU50の回路試験が可能となる。また、
PR61のソフトの処理上、疑似的に割り込みを発生さ
せたい場合が生じた時には、PRソフトによってSIR
R51をセットすることにより可能となる。なお、本発
明は上記実施形態に限定されず、例えば、図4の割り込
み処理の手順を他の処理手順に変える等、種々の変形が
可能である。
発明によれば、IUから割り込みを処理するMPUとの
間にINTUを設けたので、次の(a)〜(c)のよう
な効果がある。 (a) 1つのIUからの割り込みに対して必ず1回の
割り込みが発生する。そのため、IUからの割り込み発
生と第2のフラグクリアのタイミングとがどのようにな
っても、割り込み要求IUがあるにもかかわらず、MP
Uに割り込みが発生しない状態や、割り込み要求IUが
ないにもかかわらず、MPUに割り込みが発生する状態
等の矛盾が発生しない。 (b) MPU内のソフトは必ず1回の割り込みに対し
て1つのIUに対する処理を行うだけでよく、ソフト処
理を同一のものとすることができる。 (c) 第1のフラグを有するINTUを設けたので、
どのIUから割り込みが発生しているかを検索する時間
を短くできる。
NTUを設けたので、拡張システムバス配下のIUはB
EXU内のINTUによって同一ベクタ番号での割り込
みを矛盾なく行うことができ、基本のシステムバス上の
IUはベクタ番号が異なることにより、MPUでの割り
込み処理を矛盾なく行うことができる。従って、請求項
1の発明とほぼ同様の効果がある上に、請求項1のよう
にINTU用に新たに回路基板を設けることに比べ、新
たな回路基板の設置の必要がなく、ハード量を削減でき
る。しかも、ベクタ番号の割り付けが物理的な配置にあ
ったものとなり、管理が容易となる。請求項3の発明に
よれば、MPUの制御によってINTU内の第1のフラ
グをセットするフラグセット手段を設けたので、INT
Uの回路の試験を行うため、この試験時にIUを第1の
フラグの数だけ用意することなく、ソフトによってMP
Uからのアクセスだけで、INTUの回路試験が容易に
行える。しかも、MPUのソフトの処理上、疑似的に割
り込みを発生させたい場合が生じた時には、該MPUの
ソフトによって第1のフラグをセットすることにより容
易に可能となる。
ステムの構成図である。
ステムの構成図である。
置) 50 INTU(割り込み集約
手段) 51 SIRR(補助割り込み
要因レジスタ) 51−1〜51−4 割り込み要因フラグ 60 MPU(中央処理装置) 61 PR(プロセッサ) 64 IRR(割り込み要因レ
ジスタ) 64−1〜64−3 割り込み要因フラグ 70 BEXU(バス拡張制御
装置) 71 バス拡張制御手段
Claims (3)
- 【請求項1】 同一ベクタ番号で割り込みバスコマンド
を発生する複数の割り込み発生装置が接続されたシステ
ムバスと、 前記システムバスに接続され、前記同一ベクタ番号で前
記割り込みバスコマンドを発生する前記割り込み発生装
置の数だけ第1のフラグを有する割り込み集約手段と、 前記システムバスに接続され、割り込み処理する割り込
み発生装置用の前記ベクタ番号の数だけ第2のフラグを
有すると共に、フラグクリア手段を有し、前記割り込み
発生装置及び前記割り込み集約手段をプログラム制御す
る中央処理装置とを備え、 前記割り込み集約手段は、前記割り込み発生装置から前
記システムバスへ前記割り込みバスコマンドが出力され
た場合には、該システムバス上の割り込みバスコマンド
を取り込んで該割り込み発生装置に対応する前記第1の
フラグをセットすると共に、前記同一ベクタ番号の他の
前記割り込み発生装置に対応する他の前記第1のフラグ
がセットされていないときには、割り込みバスコマンド
を新たに発生して前記システムバスへ出力した後に前記
フラグクリア手段によって該セットされた第1のフラグ
がクリアされ、他の前記第1のフラグがセットされてい
るときには、新たな割り込みバスコマンドを発生せず、
さらに前記フラグクリア手段によって該セットされた第
1のフラグがクリアされてもまだセットされている同一
ベクタ番号の他の前記第1のフラグが存在する場合に
は、新たな割り込みバスコマンドを前記システムバスへ
出力する構成にし、 前記中央処理装置は、前記割り込み集約手段から前記シ
ステムバスへ新たな割り込みバスコマンドが出力された
場合には、該システムバス上の新たな割り込みバスコマ
ンドを取り込み、該当するベクタ番号に対応する前記第
2のフラグをセットして割り込み処理を行い、前記フラ
グクリア手段によって該当する前記第1及び第2のフラ
グをクリアする構成にしたことを特徴とする割り込み処
理システム。 - 【請求項2】 請求項1のシステムバス及び中央処理装
置と、 複数の割り込み発生装置が接続された拡張システムバス
と前記システムバスとの間に接続され、これら両システ
ムバス間のインタフェース制御を行うバス拡張制御装置
とを、備えたシステムにおいて、 請求項1の割り込み集約手段を前記バス拡張制御装置に
設けたことを特徴とする割り込み処理システム。 - 【請求項3】 請求項1または2記載の割り込み処理シ
ステムにおいて、前記中央処理装置の制御によって前記
割り込み集約手段内の第1のフラグをセットするフラグ
セット手段を設けたことを特徴とする割り込み処理シス
テム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12052797A JP3549703B2 (ja) | 1997-05-12 | 1997-05-12 | 割り込み処理システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12052797A JP3549703B2 (ja) | 1997-05-12 | 1997-05-12 | 割り込み処理システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10312354A true JPH10312354A (ja) | 1998-11-24 |
JP3549703B2 JP3549703B2 (ja) | 2004-08-04 |
Family
ID=14788481
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12052797A Expired - Fee Related JP3549703B2 (ja) | 1997-05-12 | 1997-05-12 | 割り込み処理システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3549703B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007012021A (ja) | 2005-06-01 | 2007-01-18 | Sony Corp | 情報処理装置および情報処理方法、並びにプログラム |
JP5200646B2 (ja) * | 2007-05-01 | 2013-06-05 | 株式会社リコー | 割込制御装置および画像処理装置 |
-
1997
- 1997-05-12 JP JP12052797A patent/JP3549703B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3549703B2 (ja) | 2004-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3609444B2 (ja) | データ処理システム | |
AU721685B2 (en) | Bus interface control circuit | |
US6701388B1 (en) | Apparatus and method for the exchange of signal groups between a plurality of components in a digital signal processor having a direct memory access controller | |
JPH10312354A (ja) | 割り込み処理システム | |
JP2004516547A (ja) | 中断制御装置 | |
JPH01258163A (ja) | ダイレクトメモリアクセス制御装置 | |
JP4554874B2 (ja) | 冗長化バス接続装置と冗長化バス接続デバイスの冗長化方法 | |
JP2001014266A (ja) | Dma転送回路およびdma転送方法 | |
JP2002175265A (ja) | 直接メモリ・アクセス・コントローラを有するディジタル信号プロセッサにおける複数の構成素子間での信号***換装置および方法 | |
JPH05274141A (ja) | プログラムローディング方式 | |
EP1193605B1 (en) | Apparatus and method for the transfer of signal groups between digital signal processors in a digital signal processing unit | |
JP2962767B2 (ja) | Dma装置のメモリアクセス方式 | |
JPH10198524A (ja) | ハードディスク制御装置 | |
JP3399776B2 (ja) | コンピュータおよびコンピュータにおける周辺デバイス制御データの転送方法 | |
JPH02230356A (ja) | 情報処理装置のバス拡張装置 | |
KR100275210B1 (ko) | 시스템 콘솔의 특수키 제어방법 | |
KR100253790B1 (ko) | 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법 | |
JP2000003328A (ja) | 入出力制御装置のアドレス参照システム | |
JPH02191042A (ja) | 割込み制御方式 | |
JP2879854B2 (ja) | アドレス変換値の設定処理方式 | |
JP2613986B2 (ja) | 情報処理装置 | |
JP2583169B2 (ja) | 通信処理装置の運用プログラム切替方法 | |
JPH04360251A (ja) | コンピュータシステム | |
JPH10105413A (ja) | 割込処理システム | |
KR20050067324A (ko) | 마스터/슬레이브 디바이스간의 인터페이스 장치 및 그 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040324 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040413 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040421 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080430 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 10 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |