JPH0983912A - 映像表示装置 - Google Patents
映像表示装置Info
- Publication number
- JPH0983912A JPH0983912A JP7231328A JP23132895A JPH0983912A JP H0983912 A JPH0983912 A JP H0983912A JP 7231328 A JP7231328 A JP 7231328A JP 23132895 A JP23132895 A JP 23132895A JP H0983912 A JPH0983912 A JP H0983912A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- screen
- clock
- control
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】
【課題】 画面のアスペクト比が３：４の映像信号をア
スペクト比９：16のＰＤＰに、画面の左右両端部分の横
幅を広げて画面いっぱいに表示する。 【解決手段】 Ａ／Ｄ変換部１にてＶＣＯ４よりのクロ
ックで映像信号をサンプリングし、ディジタル変換し、
信号処理部２でＰＤＰ表示用に処理し、画面のアスペク
ト比が9:16の表示部（ＰＤＰ）３に表示する。カウンタ
５でＶＣＯよりのクロックを計数し、制御部７でＲＯＭ
６よりのデータとカウンタよりのデータを比較し、クロ
ック数に相応する制御電圧のデータを判別し、このデー
タをデコーダ８でデコードし、ＳＷ制御部９によりＳＷ
10a 〜10n を切換え、ラダー抵抗11a 〜11n で基準電圧
Vcc から分圧して得た電圧をＶＣＯに印加し、クロック
周波数を可変する。
スペクト比９：16のＰＤＰに、画面の左右両端部分の横
幅を広げて画面いっぱいに表示する。 【解決手段】 Ａ／Ｄ変換部１にてＶＣＯ４よりのクロ
ックで映像信号をサンプリングし、ディジタル変換し、
信号処理部２でＰＤＰ表示用に処理し、画面のアスペク
ト比が9:16の表示部（ＰＤＰ）３に表示する。カウンタ
５でＶＣＯよりのクロックを計数し、制御部７でＲＯＭ
６よりのデータとカウンタよりのデータを比較し、クロ
ック数に相応する制御電圧のデータを判別し、このデー
タをデコーダ８でデコードし、ＳＷ制御部９によりＳＷ
10a 〜10n を切換え、ラダー抵抗11a 〜11n で基準電圧
Vcc から分圧して得た電圧をＶＣＯに印加し、クロック
周波数を可変する。
Description
【０００１】
【産業上の利用分野】本発明は映像表示装置に係り、画
面のアスペクト比が３：４の映像信号をアスペクト比が
９：16のワイド画面のプラズマディスプレイパネル（Ｐ
ＤＰ）に画面いっぱいに表示するものに関する。
面のアスペクト比が３：４の映像信号をアスペクト比が
９：16のワイド画面のプラズマディスプレイパネル（Ｐ
ＤＰ）に画面いっぱいに表示するものに関する。
【０００２】
【従来の技術】画面のアスペクト比が３：４の映像信号
をアスペクト比が９：16のワイド画面に表示する場合、
横幅を一律に広げたのでは全画面で真円が横長の楕円に
なり、全画面で人が太って見える等の弊害があるため、
画面の中央部分は横幅を広げず、画面の左右両端の部分
で横幅を広げて表示するという方法が多く用いられてい
る。表示器が陰極線管（ＣＲＴ）の場合は水平偏向回路
で水平偏向コイルの電流波形を変形することによって行
うようにしたものがあるが、表示器がＰＤＰの場合は偏
向回路を使用しないため陰極線管の場合とは別の方法が
必要である。
をアスペクト比が９：16のワイド画面に表示する場合、
横幅を一律に広げたのでは全画面で真円が横長の楕円に
なり、全画面で人が太って見える等の弊害があるため、
画面の中央部分は横幅を広げず、画面の左右両端の部分
で横幅を広げて表示するという方法が多く用いられてい
る。表示器が陰極線管（ＣＲＴ）の場合は水平偏向回路
で水平偏向コイルの電流波形を変形することによって行
うようにしたものがあるが、表示器がＰＤＰの場合は偏
向回路を使用しないため陰極線管の場合とは別の方法が
必要である。
【０００３】
【発明が解決しようとする課題】ＰＤＰに表示する場合
は映像信号をディジタル信号に変換する。本発明は、こ
のディジタル変換に用いるサンプリングクロックの周波
数を画面の中央部分と左右両端の部分とで切換えること
により、画面の中央部分では横幅を広げず、画面の左右
両端部分で横幅を広げることにより、不自然さを感じさ
せずにワイド感を出せるようにすることにある。
は映像信号をディジタル信号に変換する。本発明は、こ
のディジタル変換に用いるサンプリングクロックの周波
数を画面の中央部分と左右両端の部分とで切換えること
により、画面の中央部分では横幅を広げず、画面の左右
両端部分で横幅を広げることにより、不自然さを感じさ
せずにワイド感を出せるようにすることにある。
【０００４】
【課題を解決するための手段】本発明は上述の課題を解
決するため、画面のアスペクト比が３：４の映像信号を
ディジタル信号に変換し、アスペクト比が９：16の画面
に表示するものにおいて、基準電圧を所要の比率で複数
の電圧に分割する電圧分割部と、電圧分割部よりの電圧
を切換える電圧切換部と、電圧切換部よりの電圧に相応
する周波数のクロックを発振する電圧制御発振回路と、
水平同期信号でリセットされ電圧制御発振回路よりのク
ロックを計数するカウンタと、クロック数に対応する制
御電圧のデータを記憶する記憶部と、記憶部より読出し
たデータにて前記カウンタよりの信号に相応する制御電
圧のデータを判別する制御部とからなり、制御部により
前記電圧切換部を制御し、電圧制御発振回路よりのクロ
ックにより映像信号をサンプリングし、ディジタル信号
に変換して表示器に入力するようにした映像表示装置を
提供するものである。
決するため、画面のアスペクト比が３：４の映像信号を
ディジタル信号に変換し、アスペクト比が９：16の画面
に表示するものにおいて、基準電圧を所要の比率で複数
の電圧に分割する電圧分割部と、電圧分割部よりの電圧
を切換える電圧切換部と、電圧切換部よりの電圧に相応
する周波数のクロックを発振する電圧制御発振回路と、
水平同期信号でリセットされ電圧制御発振回路よりのク
ロックを計数するカウンタと、クロック数に対応する制
御電圧のデータを記憶する記憶部と、記憶部より読出し
たデータにて前記カウンタよりの信号に相応する制御電
圧のデータを判別する制御部とからなり、制御部により
前記電圧切換部を制御し、電圧制御発振回路よりのクロ
ックにより映像信号をサンプリングし、ディジタル信号
に変換して表示器に入力するようにした映像表示装置を
提供するものである。
【０００５】
【作用】以上のように構成したので、本発明による映像
表示装置においては、映像信号をディジタル信号に変換
するためのサンプリングクロックを水平同期信号を基準
にして計数し、クロック数、すなわち水平走査位置に応
じて電圧制御発振回路（ＶＣＯ）に印加する電圧を切換
え、サンプリングクロックの周波数を可変し、画面の中
央部分ではアスペクト比が３：４に相応する周波数と
し、画面の中央部分の左隣から画面の左端および画面の
中央部分の右隣から画面の右端にかけて逐次周波数を上
昇させるようにする。これにより、画面の中央部分では
映像の横幅を広げずに表示し、画面の左右両端の部分を
横幅を広げ、画面いっぱいになるようにして表示する。
表示装置においては、映像信号をディジタル信号に変換
するためのサンプリングクロックを水平同期信号を基準
にして計数し、クロック数、すなわち水平走査位置に応
じて電圧制御発振回路（ＶＣＯ）に印加する電圧を切換
え、サンプリングクロックの周波数を可変し、画面の中
央部分ではアスペクト比が３：４に相応する周波数と
し、画面の中央部分の左隣から画面の左端および画面の
中央部分の右隣から画面の右端にかけて逐次周波数を上
昇させるようにする。これにより、画面の中央部分では
映像の横幅を広げずに表示し、画面の左右両端の部分を
横幅を広げ、画面いっぱいになるようにして表示する。
【０００６】
【実施例】以下、図面に基づいて本発明による映像表示
装置の実施例を詳細に説明する。図１は本発明による映
像表示装置の一実施例の要部ブロック図である。図にお
いて、１はＡ／Ｄ変換部、２は信号処理部、３は表示部
で、Ａ／Ｄ変換部１で後述するＶＣＯ４よりのクロック
でアナログの映像信号をサンプリングし、ディジタル信
号に変換し、信号処理部２で所要の処理を行い、ＰＤＰ
で構成された表示部３に入力し、画面に表示する。４は
ＶＣＯで、後述するＳＷ（スイッチ）10a 〜10n よりの
電圧に相応する周波数のクロックを発振し、Ａ／Ｄ変換
部１に供給する。５はカウンタで、水平同期信号でリセ
ットし、ＶＣＯ４よりのクロックを計数する。６はＲＯ
Ｍで、クロック数に対応する制御電圧のデータを記憶す
る。７は制御部で、ＲＯＭ６より読出したデータにてカ
ウンタ５よりの信号に相応する制御電圧のデータを判別
する。８はデコーダで、制御部７よりの信号をスイッチ
制御用の信号にデコードする。９はＳＷ制御部で、デコ
ーダ８よりの信号に基づいてＳＷ10a 〜ＳＷ10n を切換
え、ラダー抵抗11a 〜11n で分割された電圧を切換え
る。ラダー抵抗11a 〜11n は基準電圧Vcc とアースの間
に介挿され、基準電圧Vcc を分圧する。
装置の実施例を詳細に説明する。図１は本発明による映
像表示装置の一実施例の要部ブロック図である。図にお
いて、１はＡ／Ｄ変換部、２は信号処理部、３は表示部
で、Ａ／Ｄ変換部１で後述するＶＣＯ４よりのクロック
でアナログの映像信号をサンプリングし、ディジタル信
号に変換し、信号処理部２で所要の処理を行い、ＰＤＰ
で構成された表示部３に入力し、画面に表示する。４は
ＶＣＯで、後述するＳＷ（スイッチ）10a 〜10n よりの
電圧に相応する周波数のクロックを発振し、Ａ／Ｄ変換
部１に供給する。５はカウンタで、水平同期信号でリセ
ットし、ＶＣＯ４よりのクロックを計数する。６はＲＯ
Ｍで、クロック数に対応する制御電圧のデータを記憶す
る。７は制御部で、ＲＯＭ６より読出したデータにてカ
ウンタ５よりの信号に相応する制御電圧のデータを判別
する。８はデコーダで、制御部７よりの信号をスイッチ
制御用の信号にデコードする。９はＳＷ制御部で、デコ
ーダ８よりの信号に基づいてＳＷ10a 〜ＳＷ10n を切換
え、ラダー抵抗11a 〜11n で分割された電圧を切換え
る。ラダー抵抗11a 〜11n は基準電圧Vcc とアースの間
に介挿され、基準電圧Vcc を分圧する。
【０００７】次に、本発明による映像表示装置の動作を
説明する。アナログの映像信号はＡ／Ｄ変換部１に入力
し、ＶＣＯ４よりのクロックでサンプリングし、ディジ
タル信号に変換し、信号処理部２に入力し、ＰＤＰに表
示するための信号処理を行い、表示部（ＰＤＰ）３に入
力する。ＰＤＰは、画面のアスペクト比が９：16のワイ
ド型で、例えば、横方向のドット数が852 （アスペクト
比３：４のスタンダード型の場合は640 ドット）のもの
である。
説明する。アナログの映像信号はＡ／Ｄ変換部１に入力
し、ＶＣＯ４よりのクロックでサンプリングし、ディジ
タル信号に変換し、信号処理部２に入力し、ＰＤＰに表
示するための信号処理を行い、表示部（ＰＤＰ）３に入
力する。ＰＤＰは、画面のアスペクト比が９：16のワイ
ド型で、例えば、横方向のドット数が852 （アスペクト
比３：４のスタンダード型の場合は640 ドット）のもの
である。
【０００８】映像信号と共に入力される水平同期信号
（H-sync）によりカウンタ５をリセットし、ＶＣＯ４よ
り出力されるクロックを計数する。カウンタ５の計数値
は制御部７に入力し、制御部７にて、ＲＯＭ６より読出
したデータと比較し、クロック数に相応する制御電圧の
データを判別する。ＲＯＭ６には、図２に示すドットク
ロック数に対応するクロック周波数のデータと、このク
ロック周波数に相応する制御電圧のデータが記憶されて
いる。すなわち、例えば、０ドット（最左端）ではクロ
ック周波数は16.934MHz で、186 ドットまでクロック数
の増加に応じて徐々に周波数が低下し、186 ドットで1
2.5875MHzとなり、666 ドットから徐々に周波数が上昇
し、852 ドット（最右端）でクロック周波数が16.934MH
z となるデータと、各クロック周波数に相応する制御電
圧のデータである。制御部７よりの制御電圧のデータは
デコーダ８でデコードされ、ＳＷ制御部９に入力し、相
応するＳＷ10a 〜10n をオンし、ラダー抵抗11a 〜11n
で分圧された電圧を切換え、この電圧をＶＣＯ４に入力
し、所要の周波数のクロックを発振する。
（H-sync）によりカウンタ５をリセットし、ＶＣＯ４よ
り出力されるクロックを計数する。カウンタ５の計数値
は制御部７に入力し、制御部７にて、ＲＯＭ６より読出
したデータと比較し、クロック数に相応する制御電圧の
データを判別する。ＲＯＭ６には、図２に示すドットク
ロック数に対応するクロック周波数のデータと、このク
ロック周波数に相応する制御電圧のデータが記憶されて
いる。すなわち、例えば、０ドット（最左端）ではクロ
ック周波数は16.934MHz で、186 ドットまでクロック数
の増加に応じて徐々に周波数が低下し、186 ドットで1
2.5875MHzとなり、666 ドットから徐々に周波数が上昇
し、852 ドット（最右端）でクロック周波数が16.934MH
z となるデータと、各クロック周波数に相応する制御電
圧のデータである。制御部７よりの制御電圧のデータは
デコーダ８でデコードされ、ＳＷ制御部９に入力し、相
応するＳＷ10a 〜10n をオンし、ラダー抵抗11a 〜11n
で分圧された電圧を切換え、この電圧をＶＣＯ４に入力
し、所要の周波数のクロックを発振する。
【０００９】これにより、図３に示すように、（イ）に
示す画面のアスペクト比が３：４の映像は、（ロ）に示
すアスペクト比が９：16の画面に、中央部分は元の横幅
を保持し、左右の部分で横幅を広げ、ワイド画面いっぱ
いになるように表示する。なお、上記で186 ドット〜66
6 ドットの480 ドットのクロック周波数を12.5875MHzで
不変にしたのは、ＰＤＰの縦方向のドット数が480 であ
るので、これと同数のドットの範囲を横幅を広げずに表
示することとし、アスペクト比が３：４の場合と同一周
波数のクロックでこの間をサンプリングするようにした
ものである。また、図では画面の左右両端（０〜186 ド
ットおよび666 〜852 ドット）部分でクロック周波数が
直線的に下降／上昇する例で説明したが、例えば、この
部分を下方に弯曲させ、中央部分（186 ドット〜666 ド
ット）に近いところでは拡大率を低く、端部に近づくに
つれて拡大率を高くするようにもできる。このために
は、ＲＯＭ６に記憶する制御電圧のデータを、画面の左
右両端（０ドットおよび852ドット）ではクロック数に
対して制御電圧が急激に変化し、186 ドットおよび666
ドットに近づくにつれて徐々に変化が緩やかになるよう
に設定しておく。また、横幅を広げない部分を上記186
ドット〜666 ドットより狭い範囲にする、あるいは広い
範囲にするようにしてもよい。
示す画面のアスペクト比が３：４の映像は、（ロ）に示
すアスペクト比が９：16の画面に、中央部分は元の横幅
を保持し、左右の部分で横幅を広げ、ワイド画面いっぱ
いになるように表示する。なお、上記で186 ドット〜66
6 ドットの480 ドットのクロック周波数を12.5875MHzで
不変にしたのは、ＰＤＰの縦方向のドット数が480 であ
るので、これと同数のドットの範囲を横幅を広げずに表
示することとし、アスペクト比が３：４の場合と同一周
波数のクロックでこの間をサンプリングするようにした
ものである。また、図では画面の左右両端（０〜186 ド
ットおよび666 〜852 ドット）部分でクロック周波数が
直線的に下降／上昇する例で説明したが、例えば、この
部分を下方に弯曲させ、中央部分（186 ドット〜666 ド
ット）に近いところでは拡大率を低く、端部に近づくに
つれて拡大率を高くするようにもできる。このために
は、ＲＯＭ６に記憶する制御電圧のデータを、画面の左
右両端（０ドットおよび852ドット）ではクロック数に
対して制御電圧が急激に変化し、186 ドットおよび666
ドットに近づくにつれて徐々に変化が緩やかになるよう
に設定しておく。また、横幅を広げない部分を上記186
ドット〜666 ドットより狭い範囲にする、あるいは広い
範囲にするようにしてもよい。
【００１０】上記は、ラダー抵抗11a 〜11n で分割され
た電圧をスイッチで切換えるアナログ的に処理する例で
あるが、ディジタル的に処理するようにしてもよい。す
なわち、図４に示すように、ＲＯＭ６に、電圧データ、
およびドットクロック数に対応する制御電圧の生成に必
要とする電圧データのアドレスを記憶し、制御部７を介
してカウンタ５よりの信号に相応するアドレスの電圧デ
ータを読出し、Ｄ／Ａ変換部21でアナログの電圧に変換
し、ＶＣＯ４に印加するようにする。
た電圧をスイッチで切換えるアナログ的に処理する例で
あるが、ディジタル的に処理するようにしてもよい。す
なわち、図４に示すように、ＲＯＭ６に、電圧データ、
およびドットクロック数に対応する制御電圧の生成に必
要とする電圧データのアドレスを記憶し、制御部７を介
してカウンタ５よりの信号に相応するアドレスの電圧デ
ータを読出し、Ｄ／Ａ変換部21でアナログの電圧に変換
し、ＶＣＯ４に印加するようにする。
【００１１】
【発明の効果】以上に説明したように、本発明による映
像表示装置によれば、映像信号のディジタル変換に用い
るサンプリングクロックの周波数を画面の左右両端の部
分で徐々に高くすることにより、画面の中央部分では映
像の横幅を広げず、画面の左右両端部分で横幅を広げて
表示するものであるから、ＰＤＰ等のマトリクス型表示
器に表示する場合に好適なものである。
像表示装置によれば、映像信号のディジタル変換に用い
るサンプリングクロックの周波数を画面の左右両端の部
分で徐々に高くすることにより、画面の中央部分では映
像の横幅を広げず、画面の左右両端部分で横幅を広げて
表示するものであるから、ＰＤＰ等のマトリクス型表示
器に表示する場合に好適なものである。
【図１】本発明による映像表示装置の一実施例の要部ブ
ロック図である。
ロック図である。
【図２】ドットクロック数とサンプリング周波数の関係
を説明するための図である。
を説明するための図である。
【図３】画面の横幅拡大を説明するための図である。
【図４】本発明による映像表示装置の他の実施例の要部
ブロック図である。
ブロック図である。
１ Ａ／Ｄ変換部 ３ 表示部（ＰＤＰ） ４ ＶＣＯ（電圧制御発振回路） ５ カウンタ ６ ＲＯＭ ７ 制御部 ８ デコーダ ９ ＳＷ制御部 10a 〜10n ＳＷ 11a 〜11n 抵抗器（ラダー抵抗） 21 Ｄ／Ａ変換部
Claims (4)
- 【請求項１】 画面のアスペクト比が３：４の映像信号
をディジタル信号に変換し、アスペクト比が９：16の画
面に表示するものにおいて、基準電圧を所要の比率で複
数の電圧に分割する電圧分割部と、電圧分割部よりの電
圧を切換える電圧切換部と、電圧切換部よりの電圧に相
応する周波数のクロックを発振する電圧制御発振回路
と、水平同期信号でリセットされ電圧制御発振回路より
のクロックを計数するカウンタと、クロック数に対応す
る制御電圧のデータを記憶する記憶部と、記憶部より読
出したデータにて前記カウンタよりの信号に相応する制
御電圧のデータを判別する制御部とからなり、制御部に
より前記電圧切換部を制御し、電圧制御発振回路よりの
クロックにより映像信号をサンプリングし、ディジタル
信号に変換して表示器に入力するようにした映像表示装
置。 - 【請求項２】 前記電圧分割部は、複数の抵抗器を基準
電圧源およびアース間に直列に接続し、基準電圧を所要
の比率で分割するようにしてなる請求項１記載の映像表
示装置。 - 【請求項３】 画面のアスペクト比が３：４の映像信号
をディジタル信号に変換し、アスペクト比が９：16の画
面に表示するものにおいて、入力電圧に相応する周波数
のクロックを発振する電圧制御発振回路と、水平同期信
号でリセットされ電圧制御発振回路よりのクロックを計
数するカウンタと、クロック数に対応する電圧データの
アドレスおよび電圧データを記憶する記憶部と、記憶部
より読出したデータにて前記カウンタよりの信号に対応
する電圧データのアドレスを判別し、相応する電圧デー
タの読出しを行う制御部と、制御部により読出された電
圧データをアナログの電圧に変換し、前記電圧制御発振
回路に入力するＤ／Ａ変換部とからなり、前記電圧制御
発振回路よりのクロックにより映像信号をサンプリング
し、ディジタル信号に変換して表示器に入力するように
した映像表示装置。 - 【請求項４】 前記記憶部は、前記電圧制御発振回路に
て、画面の中央部分でアスペクト比が３：４に相応する
周波数のクロックを発振し、画面の中央部分の左隣から
画面の左端にかけておよび画面の中央部分の右隣から画
面の右端にかけてそれぞれ周波数が上昇するクロックを
発振するための制御電圧のデータを記憶するものでなる
請求項１、請求項２または請求項３記載の映像表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7231328A JPH0983912A (ja) | 1995-09-08 | 1995-09-08 | 映像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7231328A JPH0983912A (ja) | 1995-09-08 | 1995-09-08 | 映像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0983912A true JPH0983912A (ja) | 1997-03-28 |
Family
ID=16921919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7231328A Pending JPH0983912A (ja) | 1995-09-08 | 1995-09-08 | 映像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0983912A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000027757A (ko) * | 1998-10-29 | 2000-05-15 | 김영환 | 플라즈마 디스플레이 패널 구동회로 |
| KR100528689B1 (ko) * | 1997-12-30 | 2006-01-27 | 엘지전자 주식회사 | 아날로그/디지털변환기의레퍼런스전압조절장치 |
| JP2007088965A (ja) * | 2005-09-26 | 2007-04-05 | Casio Hitachi Mobile Communications Co Ltd | 画像出力装置及びプログラム |
-
1995
- 1995-09-08 JP JP7231328A patent/JPH0983912A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100528689B1 (ko) * | 1997-12-30 | 2006-01-27 | 엘지전자 주식회사 | 아날로그/디지털변환기의레퍼런스전압조절장치 |
| KR20000027757A (ko) * | 1998-10-29 | 2000-05-15 | 김영환 | 플라즈마 디스플레이 패널 구동회로 |
| JP2007088965A (ja) * | 2005-09-26 | 2007-04-05 | Casio Hitachi Mobile Communications Co Ltd | 画像出力装置及びプログラム |
| JP4718950B2 (ja) * | 2005-09-26 | 2011-07-06 | Ｎｅｃカシオモバイルコミュニケーションズ株式会社 | 画像出力装置及びプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100465173B1 (ko) | 화면분할 기능을 갖는 영상디스플레이장치 | |
| EP0145143B1 (en) | Dot matrix panel display control | |
| JPH10319932A (ja) | ディスプレイ装置 | |
| JP3142705B2 (ja) | ドットマトリクス型表示装置 | |
| JP2589973B2 (ja) | 同期化装置 | |
| EP0797183A1 (en) | Matrix-type display device and method for driving the same | |
| JPH0983912A (ja) | 映像表示装置 | |
| KR960007545B1 (ko) | 주화면위치 보상회로 및 그 방법 | |
| US20080278465A1 (en) | Dot clock generating circuit, semiconductor device, and dot clock generating method | |
| US20010015769A1 (en) | Sync frequency conversion circuit | |
| KR950035290A (ko) | 수상관의 화상 보정회로 및 그 방법 | |
| JP2728570B2 (ja) | マトリクス表示装置 | |
| JP3406432B2 (ja) | 液晶映像表示装置および映像表示装置の映像信号処理回路 | |
| US6670956B2 (en) | Apparatus and method for automatically controlling on-screen display font height | |
| JPH07160222A (ja) | 液晶表示装置 | |
| JPH07123335A (ja) | ２画面表示テレビジョン受像機 | |
| JPH0537880A (ja) | 歪み補正回路 | |
| JP3564439B2 (ja) | 画像表示装置および画像表示方法 | |
| KR0161942B1 (ko) | 프로젝션 티브이의 테스트패턴 발생장치 | |
| JPH08140019A (ja) | 画像表示装置 | |
| US20060285016A1 (en) | Osd insert circuit | |
| KR100237649B1 (ko) | 티브이의 osd크기 제어장치 | |
| JP2999852B2 (ja) | 拡大表示装置 | |
| JP2002330364A (ja) | オンスクリーン表示装置 | |
| JP2943495B2 (ja) | オン・スクリーン・ディスプレイ用ｌｓｉ |