JPH0983269A

JPH0983269A - バイアス回路

Info

Publication number: JPH0983269A
Application number: JP7241903A
Authority: JP
Inventors: Hajime Iwatsuki; 元岩附; Hideo Sugawara; 秀夫菅原
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1995-09-20
Filing date: 1995-09-20
Publication date: 1997-03-28
Also published as: US5783965A

Abstract

(57)【要約】【課題】簡易なトランジスタのバイアス回路構成によ
り、トランジスタ増幅器の多段接続回路、トランジスタ
増幅器やミキサ回路等からなる複合回路の安定動作を実
現するバイアス回路を提供する。【解決手段】トランジスタの動作点を定めるバイアス
回路であって、トランジスタの信号入力端子に並列に接
続されて前記信号入力端子に電源からのバイアス電流を
与える入力バイアス手段を有し、且つ前記入力バイアス
手段は前記トランジスタの信号入力端子に入力される所
定帯域内の交流入力信号は通過させ、そして前記所定帯
域以外の交流入力信号は減衰させる入力周波数選別手段
をも具備する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電圧帰還バイアス
回路で動作させるトランジスタ増幅器やミキサ回路に関
し、特にトランジスタ増幅器の多段接続回路やトランジ
スタ増幅器やミキサ回路等からなる複合回路を構成する
際に簡易な回路構成で安定動作を実現する技術に関する
ものである。

【０００２】

【従来の技術】図１６及び図１７には、従来のトランジ
スタ増幅器の電圧帰還バイアス回路の一例がそれぞれ示
されている。図１６と図１７の相違は、図１６がバイア
ス回路のインダクタ素子として集中定数インダクタを用
いているのに対し、図１７が分布定数線路（λｇ／４）
を用いている点だけである。従って、ここでは図１６に
ついて説明する。

【０００３】図１６において、トランジスタ１は、その
エミッタが直に接地されたエミッタ接地タイプの増幅器
であり、ベース側には電源Ｖ_CCから直列に接続された抵
抗（Ｒ_C）３及び抵抗（Ｒ_B）２を介してバイアス電流
が与えられる。また、コレクタ側のバイアス電流は電源
Ｖ_CCから抵抗３を介して与えられる。

【０００４】ここで、前記抵抗２には数ＫΩオーダの高
抵抗を用いるため、ベース側から見たバイアス回路は信
号周波数に対して高インピーダンスとなる。また、前記
抵抗３は大きな出力電流を得るために数１００Ωの抵抗
が用いられるため、チョークコイルとしてのインダクタ
５（図１７ではマイクロ・ストリップライン（λｇ／
４））を使ってコレクタ側から見たバイアス回路もベー
ス側と同様に信号周波数に対して高インピーダンスとな
るようにしている。

【０００５】キャパシタ４は、高周波出力信号の漏れを
アース側へバイパスさせるためのものであり、キャパシ
タ６及び７は交流結合のためのキャパシタである。入力
整合回路及び出力整合回路は、最大電力・利得又は低雑
音化等のためのインピーダンス整合回路である。

【０００６】なお、本願では、トランジスタのエミッタ
をバイアス抵抗を介して接地するいわゆる電流帰還型の
バイアス回路を採用せずにトランジスタのエミッタを直
に接地した電圧帰還型のバイアス回路としているのは、
近年急速に普及してきた携帯電話等の携帯無線端末が５
Ｖ〜３Ｖの低電圧動作を要求しており、前記電流帰還型
のエミッタのバイアス抵抗によるダイナミックレンジの
損失を回避するためである。

【０００７】図１８は、従来のトランジスタ・ミキサ回
路のバイアス回路の例を示したものである。図１８にお
ける回路構成自体は上述と同様であることからここでは
更に説明しない。なお、ミキサ機能はトランジスタ１の
ベース−エミッタ間の非線型ダイオイード特性によって
実現される。

【０００８】入力段の各バンドパス・フィルタ２２及び
２３は、それぞれミキサ回路に入力される無線周波信号
（以降、ＲＦ信号という）及び局部発振信号（以降、Ｌ
Ｏ信号という）から雑音成分を除去するためのものであ
る。また、出力段のローパス・フィルタ２６はミキシン
グによって得られた中間周波信号（以降、ＩＦ信号とい
う）からその高調波成分とＲＦ信号、ＬＯ信号のＩＦ端
子へのリークを除去するためのものである。

【０００９】

【発明が解決しようとする課題】しかしながら、上述し
た従来構成によるトランジスタ回路には以下に示すよう
な種々な問題点があった。第１の問題点は、バイポーラ
・トランジスタは低周波における利得が高いため、目的
信号周波数付近の利得がそれより低下し、目的信号周波
数で利得調整を行ったトランジスタ増幅器を多段接続し
たような場合に低周波発振の危険性があるという点であ
る。

【００１０】第２の問題点は、フィルタ回路のような帯
域外周波数で全反射する負荷がトランジスタ回路の出力
側に接続された場合に、トランジスタの利得に比べアイ
ソレーションが小さいとトランジスタの入力レベルより
大きな電力が入力側に戻ってくることにより負性抵抗が
生じ、更に入力側にも帯域外周波数で全反射する負荷が
接続されるとそこでも反射し、そのレベルによっては発
振にいたる危険性があるという点である。また、特にフ
ィルタに関しては、フィルタ特性が急峻に変化する肩付
近の周波数で位相回転が早くなり発振しやすくなるとい
う問題もある。

【００１１】図１９は、従来の増幅器を多段接続した場
合の一構成例を示したものである。図１９に示すよう
に、前述した発振を回避するために従来は各増幅器段の
間にインピーダンス補正回路３０が設けられていた。図
２０は、従来のインピーダンス補正回路の一例を示した
ものである。インピーダンス補正回路は、個々のトラン
ジスタ回路ブロックを相互に接続する場合に、バッファ
として各回路間に直列あるいは並列に抵抗を接続したり
（図１９の（ａ），（ｂ））、抵抗でＴ型、π型のアッ
テネータを構成して信号レベルを発振限界以下に減衰さ
せるという方法がとられていた（同（ｃ），（ｄ））。

【００１２】しかしながら、上述したように抵抗素子だ
けでインピーダンス補正回路を構成する場合には、それ
らを受信系の回路に適用した場合に信号の減衰によって
雑音指数も劣化するという問題があった。このため、受
信系に関しては図１９の（ｅ）に示すブリッジドＴｅｅ
と呼ばれる回路が一般に使われていいる。ブリッジドＴ
ｅｅ回路は、目的信号周波数（帯域内周波数）で減衰す
ることなく、帯域外を吸収するためのフィルタである。
しかし、この回路には回路規模が大きくなり小型化が困
難であるという問題があった。

【００１３】図２１は、従来の増幅器とミキサ回路から
なる複合回路の一構成例を示したものである。図２１に
示すように、ここでも上述した理由からインピーダンス
補正回路が用いられている。低雑音増幅器とミキサ回路
で構成される複合回路の場合には、上記理由に加えてさ
らに以下のような問題がある。

【００１４】大きなレベルの低周波信号が低雑音増幅器
に入力された場合に、その内部で高調波が発生し、これ
が目的周波数と一致すると受信障害を引き起こすことに
なる。これは低雑音増幅器とミキサ回路の間にフィルタ
を挿入しても解決できず、低雑音増幅器の入力側にその
ためのフィルタを設けることによってのみ解決可能であ
る。

【００１５】しかし、前記フィルタにはイメージ周波
数、ローカル周波数などに対する所定の減衰量も要求さ
れるため、それに加えて上記障害防止のために目的周波
数の整数分の１の周波数の減衰量を要求することは、フ
ィルタの挿入損失の増加につながって受信回路全体の低
雑音化を妨げるという問題がある。

【００１６】そこで本発明の目的は、上記問題点に鑑
み、インピーダンス補正回路等の複雑な回路を付加する
ことなくその機能をバイアス回路に持たせることで上記
問題を解決するものである。すなわち、従来のバイアス
回路に簡単な回路素子を付加するだけで信号周波数を減
衰させることなく低周波の利得を下げ、さらに不用な周
波数をトラップさせることにより、トランジスタ回路の
多段接続や複合回路構成した場合にも、それらの回路の
安定な動作を保証しようとするものである。

【００１７】

【課題を解決するための手段】本発明によれば、トラン
ジスタの動作点を定めるバイアス回路であって、トラン
ジスタの信号入力端子に並列に接続されて前記信号入力
端子に電源からのバイアス電流を与える入力バイアス手
段を有し、且つ前記入力バイアス手段は前記トランジス
タの信号入力端子に入力される所定帯域内の交流入力信
号は通過させ、そして前記所定帯域以外の交流入力信号
は減衰させる入力周波数選別手段をも具備したバイアス
回路が提供される。

【００１８】また本発明によれば、トランジスタの動作
点を定めるバイアス回路であって、トランジスタの信号
出力端子に並列に接続されて前記信号出力端子に電源か
らのバイアス電流を与える出力バイアス手段を有し、且
つ前記出力バイアス手段は前記トランジスタの信号出力
端子から出力される所定帯域内の交流出力信号は通過さ
せ、そして前記所定帯域以外の交流出力信号は減衰させ
る出力周波数選別手段をも具備したバイアス回路が提供
される。

【００１９】さらに本発明によれば、トランジスタの動
作点を定めるバイアス回路であって、トランジスタの信
号入力端子に並列に接続されて前記信号入力端子に電源
からのバイアス電流を与える入力バイアス手段を有し、
且つ前記入力バイアス手段は前記トランジスタの信号入
力端子に入力される所定帯域内の交流入力信号は通過さ
せ、そして前記所定帯域以外の交流入力信号は減衰させ
る入力周波数選別手段をも具備し、そして前記トランジ
スタの信号出力端子に並列に接続されて前記信号出力端
子に電源からのバイアス電流を与える出力バイアス手段
を有し、且つ前記出力バイアス手段は前記トランジスタ
の信号出力端子から出力される所定帯域内の交流出力信
号は通過させ、そして前記所定帯域以外の交流出力信号
は減衰させる出力周波数選別手段をも具備したバイアス
回路が提供される。

【００２０】前記入力周波数選別手段は、前記交流入力
信号の低周波成分を減衰させ高周波信号成分を通過させ
ることでトランジスタの利得周波数特性を補償し、また
前記交流入力信号の整数分の１の周波数成分をトラップ
する。さらに、前記出力周波数選別手段は、中間周波数
ＩＦを通過させ無線周波数ＲＦ及び局部発振周波数ＬＦ
を減衰させる。前記入力周波数選別手段又は出力周波数
選別手段は、抵抗、キャパシタ、そして集中定数インダ
クタ、又は抵抗、キャパシタ、そして分布定数線路から
成る共振回路で構成される。

【００２１】

【発明の実施の形態】説明は前後するが、本発明の概念
を理解していただくために、始めに図１４及び図１５を
使って本発明によるバイアス回路を用いた増幅等による
回路接続例について説明する。図１４は、本発明による
バイヤス回路を用いた増幅器の多段接続構成例を示して
いる。また、図１５は、本発明によるバイヤス回路を用
いた増幅器とミキサ回路からなる複合回路の構成例を示
している。

【００２２】図１４及び図１５と先に説明した図１９及
び図２１とを相互に比較すると、図１４及び図１５で
は、従来のインピーダンス補正回路３０〜３２が削除さ
れた構成となっているのが分かる。本発明では、前記イ
ンピーダンス補正回路３０〜３２が本発明によるバイア
ス回路の一部に含まれるためである。この構成を念頭に
おいて以下本発明について詳細に説明する。

【００２３】図１は、本発明による分布定数線路を用い
たベース側のバイアス回路の一構成例を示したものであ
る。図１では、従来のトランジスタ増幅回路に対して新
たに入力側（ベース側）に抵抗１０、分布定数線路（λ
ｇ／４）１１、及びキャパシタ１２から成る共振回路１
３が付加されている。バイアス電流もこの共振回路１３
を介してベースへ供給される。なお、前記共振回路１３
以外の回路部分についてはすでに従来回路で説明を行っ
ており、以降では更めてそれらについて説明しない。

【００２４】図２は、図１の共振回路１３部分を抜き出
して、その動作を原理的に説明したものである。図２の
（ａ）には、共振回路１３の基本回路構成を示してい
る。また、図２の（ｂ）は挿入損失特性を、そして図２
の（ｃ）は反射損失特性を示している。なお、前記挿入
損失特性及び反射損失特性は、図２の（ａ）の回路で、
抵抗１０＝３０Ω、キャパシタＣ＝１０００ｐＦとし、
入出力５０Ω系で与えられるものである。

【００２５】従来の抵抗アッテネータを伝送線路に並列
に接続した場合には、抵抗値３０Ωで５．３ｄＢ、２０
Ωで７．０ｄＢ、１０Ωで１０．９ｄＢの減衰が期待で
きるが、その場合には同時に信号周波数も同じ値だけ減
衰することになる。これに対し、図２の（ｂ）に示すよ
うに、本発明では信号周波数１．９ＧＨｚ（ｆ_RF）近辺
で開放となる分布定数線路（λｇ／４）１１、抵抗１
０、及びキャパシタ１２を挿入することにより、この周
波数の信号（ｆ_RF）は減衰せず、さらに共振回路１３の
共振特性によって必要とされる１００ＭＨｚ付近の低周
波信号を減衰させることができる。

【００２６】従って、目的信号周波数（ｆ_RF）を減衰さ
せることなく、上述したトランジスタ増幅器を多段接続
した場合の低周波発振を防止することができる。これに
よって多段接続や複合回路構成における安定動作が達成
される。また、前記分布定数線路１１の線路長や、キャ
パシタ１２の定数を適宣に選択することで、接続される
負荷により生じる負性抵抗、あるいはＱの高い共振周波
数に合わせることもできる。抵抗１０はそのダンプ率を
定める。

【００２７】図３は、前記分布定数線路１１に代えて本
発明による集中定数インダクタ１１’を用いたベース側
のバイアス回路の一構成例を示している。図４は、図３
の共振回路１３’部分を抜き出して、その動作を図２と
同様に原理的に説明したものである。図４の（ｂ）の挿
入損失特性及び図４の（ｃ）の反射損失特性は、ＬＣＲ
１０，１１’，１２の各素子値を適宣に選択することに
よって得られた別の特性例を示している。

【００２８】図５は、本発明によるバイアス回路をコレ
クタ側に用いた増幅回路の一例を示している。図６は、
図５の共振回路１５部分を抜き出して、その動作を原理
的に説明したものである。図６の（ｂ）の挿入損失特性
及び図６の（ｃ）の反射損失特性には、自己共振周波数
が信号周波数（ｆ_RF）から離れた集中定数インダクタ、
及び例えば抵抗（５０Ω）＋キャパシタ（１０００ｐ
Ｆ）とすることで、図６の（ｂ）の点線で示すように信
号周波数近辺の周波数成分を減衰させることができるこ
とを示している。これによって、信号周波数を通過させ
るバンドパス・フィルタ回路等の位相が急峻に変化する
周波数付近に減衰を与えることができる。

【００２９】図７及び図８は、本発明によるバイアス回
路をベース側及びコレクタ側の両方に備えた増幅回路の
一例をそれぞれ示している。図７は分布定数線路１１を
用いた場合、そして図８は集中定数インダクタ１１’を
用いた場合を示している。先に説明したように、抵抗２
は数Ｋオームの高抵抗であり、このため各入出力のバイ
アス回路動作は分離したものとなる。この入出力にバイ
アス回路を備えた構成により、正帰還が防止され帯域外
での安定性を確保した増幅器を提供することができる。
なお、図７及び図８において、抵抗２はそれぞれａ点に
接続されているが、ともにｂ点に接続されてもよい。

【００３０】図９は、本発明によるトラップ回路の一例
を示したものであり、信号周波数の１／２の周波数をト
ラップした例である。本トラップ回路もまたバイアス回
路の一部として構成される。図９の（ａ）には、トラッ
プ回路を構成する共振回路１３の基本回路構成を示して
いる。また、図９の（ｂ）はその挿入損失特性を、そし
て図９の（ｃ）は反射損失特性の一例を示している。図
９の（ａ）に示すように、本例では信号周波数（ｆ_RF）
は減衰することなく通過するが、高調波発生の要因とな
るその１／２周波数の信号成分（ｆ_RF／２）は減衰され
ることになる。

【００３１】従って、先に説明した図７の入力側（ベー
ス側）のバイアス回路を本トラップ回路として構成し、
バイアスを供給する際に信号周波数の整数分の１の周波
数をトラップするように、分布定数線路長１１、キャパ
シタ１２の定数を選ぶことにより、受信障害を引き起こ
す高調波のもとになる信号周波数成分の整数分の１の周
波数の波を低雑音増幅器の入力で阻止することが可能と
なる。

【００３２】図１０及び図１１は、本発明によりさらに
ＬＣＲ並列共振回路を付加したバイアス回路（トラップ
機能を含む）の基本構成例及びその特性例をそれぞれ示
している。図１０の（ａ）と図１１の（ａ）との間の回
路構成上の相違は集中定数インダクタ５の有無の点だけ
である。このようにインダクタやキャパシタ素子を付加
してフイルタ次数を上げていくことにより、さらに複雑
な特性を実現できることになる（図１０の（ｂ）、
（ｃ）及び図１１の（ｂ）、（ｃ）参照）。

【００３３】図１０の（ｂ）は、インダクタ５と、イン
ダクタ１８、キャパシタ１６及び抵抗１７による共振回
路と、例えば、抵抗１４（５０Ω）＋キャパシタ４（１
０００ｐＦ）によって、共振回路１９の共振周波数以外
の周波数をある程度減衰させるようにしたものである。
なお、本回路の集中定数インダクタ１８及びキャパシタ
１６の値は、ＩＦ周波数で開放となるように選んでお
り、抵抗１７はＱダンプするためのものであって必要に
応じて接続する。

【００３４】図１１の（ｂ）は、インダクタ１８、キャ
パシタ１６、及び抵抗１７による共振回路と、例えば、
抵抗１４（５０Ω）＋キャパシタ４（１０００ｐＦ）に
よって、上記と同様に共振回路２０の共振周波数以外の
周波数である程度減衰させることができる。本例ではＩ
Ｆ周波数は減衰することなく通過させ、信号周波数（Ｆ
_RF）及びローカル周波数（Ｆ_LO）は減衰させる特性とし
ている。なお、本回路の集中定数インダクタ１８、キャ
パシタ１６の定数もまたＩＦ周波数で開放となるように
選んでおり、抵抗１７はＱダンプするためのものであっ
て必要に応じて接続することができる。

【００３５】図１２及び図１３は、本発明によるトラッ
プ機能を含むバイアス回路をベース側及びコレクタ側の
両方に備えたミキサ回路の一例を示している。図１２と
図１３は、入力側（ベース側）に図１のバイアス回路、
そして出力側に図１０と図１１のバイアス回路をそれぞ
れ備えることにより、前述の通り正帰還を防止し、帯域
外での安定性を確保したミキサ回路を提供することがで
きる。

【００３６】図１２及び図１３ともに、抵抗２はｃ点に
接続されているが、それらはｄ点に接続されてもよい。
なお、図１０のバイアス回路は、信号周波数（Ｆ_RF）及
びローカル周波数（Ｆ_LO）の各周波数成分はほとんど減
衰しないため、図１２ではローパス・フィルタ（ＬＰ
Ｆ）の前にバイアス回路を接続している。それに対し、
図１１のバイアス回路は、信号周波数（Ｆ_RF）及びロー
カル周波数（Ｆ_LO）の各周波数成分が減衰するため、図
１３ではローパス・フィルタ（ＬＰＦ）の後にバイアス
回路を接続している。

【００３７】また、入力側（ベース側）のバイアス回路
において、抵抗１０と分布定数線路（λｇ／４）１１と
キャパシタ１２を備えた共振回路（図２の（ａ））を介
してバイアスを供給する際に、キャパシタの定数をＩＦ
周波数でも開放となるように定数を選ぶことにより、ト
ランジスタ内で変換されたＩＦの波が、このバイアス回
路を介してアースにおちることを防止することで、ミキ
サ回路の性能を劣化させることなく安定に動作させるこ
とができる。

【００３８】

【発明の効果】以上述べたように、本発明によれば信号
周波数で減衰させることなく、低周波での利得を下げ、
そして不用な周波数をトラップすることが可能となる。
それによって、増幅回路を多段接続した場合、帯域外が
全反射となるフィルタのような回路を用いた場合、そし
て増幅回路やミキサ回路をはさんだ複合回路とした場合
において、それらを雑音特性に影響を与えることなく安
定に動作させることができる。しかも、新たに複雑な回
路を付加することなくバイアス回路でこの機能を実現す
るため小さな回路規模で経済的に実現できる。

【図面の簡単な説明】

【図１】本発明による分布定数線路を用いたベース側の
バイアス回路を示す回路図である。

【図２】図１のバイアス回路の動作原理を説明するため
の基本回路構成及びその回路特性図である。

【図３】本発明による集中定数インダクタを用いたベー
ス側のバイアス回路を示す回路図である。

【図４】図３のバイアス回路の動作原理を説明するため
の基本回路構成及びその回路特性図である。

【図５】本発明による集中定数インダクタを用いたコレ
クタ側のバイアス回路を示す回路図である。

【図６】図５のバイアス回路の動作原理を説明するため
の基本回路構成及びその回路特性図である。

【図７】本発明によるバイアス回路をベース側及びコレ
クタ側の両方に備えた増幅回路の一例を示した回路図で
ある。

【図８】本発明によるバイアス回路をベース側及びコレ
クタ側の両方に備えた別の増幅回路の一例を示した回路
図である。

【図９】本発明によるトラップ回路の動作原理を説明す
るための基本回路構成及びその回路特性図である。

【図１０】本発明によるＬＣＲ並列共振回路を用いたバ
イアス回路の基本回路構成及びその回路特性図である。

【図１１】本発明による別のＬＣＲ並列共振回路を用い
たバイアス回路の基本回路構成及びその回路特性図であ
る。

【図１２】本発明によるバイアス回路をベース側及びコ
レクタ側の両方に備えたミキサ回路の一例を示した回路
図である。

【図１３】本発明によるバイアス回路をベース側及びコ
レクタ側の両方に備えた別のミキサ回路例を示した回路
図である。

【図１４】本発明による増幅器の多段接続構成例を示し
たブロック図である。

【図１５】本発明による増幅器とミキサ回路の複合接続
構成例を示したブロック図である。

【図１６】従来のトランジスタ増幅器のバイアス回路の
一例を示した回路図である。

【図１７】従来のトランジスタ増幅器のバイアス回路の
別の例を示した回路図である。

【図１８】従来のトランジスタ・ミキサ回路のバイアス
回路の一例を示した回路図である。

【図１９】従来の増幅器の多段接続構成例を示したブロ
ック図である。

【図２０】従来のインピーダンス補正回路の一例を示し
た回路図である。

【図２１】従来の増幅器とミキサ回路の複合接続構成例
を示したブロック図である。

【符号の説明】

１…トランジスタ８…入力整合回路９…出力整合回路１１…分布定数線路１３，１３’，１５，１９，２０…バイアス回路３０…インピーダンス補正回路

Claims

【特許請求の範囲】

【請求項１】トランジスタの動作点を定めるバイアス
回路であって、トランジスタの信号入力端子に並列に接続されて前記信
号入力端子に電源からのバイアス電流を与える入力バイ
アス手段を有し、且つ前記入力バイアス手段は前記トラ
ンジスタの信号入力端子に入力される所定帯域内の交流
入力信号は通過させ、そして前記所定帯域以外の交流入
力信号は減衰させる入力周波数選別手段をも具備したこ
とを特徴とするバイアス回路。
【請求項２】トランジスタの動作点を定めるバイアス
回路であって、トランジスタの信号出力端子に並列に接続されて前記信
号出力端子に電源からのバイアス電流を与える出力バイ
アス手段を有し、且つ前記出力バイアス手段は前記トラ
ンジスタの信号出力端子から出力される所定帯域内の交
流出力信号は通過させ、そして前記所定帯域以外の交流
出力信号は減衰させる出力周波数選別手段をも具備した
ことを特徴とするバイアス回路。
【請求項３】トランジスタの動作点を定めるバイアス
回路であって、トランジスタの信号入力端子に並列に接続されて前記信
号入力端子に電源からのバイアス電流を与える入力バイ
アス手段を有し、且つ前記入力バイアス手段は前記トラ
ンジスタの信号入力端子に入力される所定帯域内の交流
入力信号は通過させ、そして前記所定帯域以外の交流入
力信号は減衰させる入力周波数選別手段をも具備し、そ
して前記トランジスタの信号出力端子に並列に接続され
て前記信号出力端子に電源からのバイアス電流を与える
出力バイアス手段を有し、且つ前記出力バイアス手段は
前記トランジスタの信号出力端子から出力される所定帯
域内の交流出力信号は通過させ、そして前記所定帯域以
外の交流出力信号は減衰させる出力周波数選別手段をも
具備したことを特徴とするバイアス回路。
【請求項４】前記入力周波数選別手段は、前記交流入
力信号の低周波成分を減衰させ高周波信号成分を通過さ
せることでトランジスタの利得周波数特性を補償する請
求項１又は３記載のバイアス回路。
【請求項５】前記入力周波数選別手段は、前記交流入
力信号の整数分の１の周波数成分をトラップする請求項
１又は３記載のバイアス回路。
【請求項６】前記出力周波数選別手段は、中間周波数
ＩＦを通過させ無線周波数ＲＦ及び局部発振周波数ＬＦ
を減衰させる請求項２又は３記載のバイアス回路。
【請求項７】前記入力周波数選別手段又は出力周波数
選別手段は、抵抗、キャパシタ、そして集中定数インダ
クタから成る共振回路である請求項１〜６のいずれか一
つに記載のバイアス回路。
【請求項８】前記入力周波数選別手段又は出力周波数
選別手段は、抵抗、キャパシタ、そして分布定数線路か
ら成る共振回路である請求項１〜６のいずれか一つに記
載のバイアス回路。