WO2023243068A1 - 帰還型増幅器 - Google Patents

帰還型増幅器 Download PDF

Info

Publication number
WO2023243068A1
WO2023243068A1 PCT/JP2022/024252 JP2022024252W WO2023243068A1 WO 2023243068 A1 WO2023243068 A1 WO 2023243068A1 JP 2022024252 W JP2022024252 W JP 2022024252W WO 2023243068 A1 WO2023243068 A1 WO 2023243068A1
Authority
WO
WIPO (PCT)
Prior art keywords
feedback
terminal
circuit
feedback circuit
feedback amplifier
Prior art date
Application number
PCT/JP2022/024252
Other languages
English (en)
French (fr)
Inventor
顕 久樂
純 神岡
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP2024517028A priority Critical patent/JPWO2023243068A1/ja
Priority to PCT/JP2022/024252 priority patent/WO2023243068A1/ja
Publication of WO2023243068A1 publication Critical patent/WO2023243068A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42—Modifications of amplifiers to extend the bandwidth

Definitions

  • the present disclosure relates to a feedback amplifier.
  • a feedback amplifier is one type of amplifier that amplifies a high frequency signal received by a wireless communication device, and can obtain good impedance matching over a wide band.
  • Non-Patent Document 1 describes a feedback amplifier using a high electron mobility transistor (HEMT).
  • HEMT high electron mobility transistor
  • Non-Patent Document 1 when the inductance value loaded to the drain terminal of the transistor is increased, the feedback amplifier is There was a problem that the amplification characteristics became unstable.
  • the present disclosure is intended to solve the above-mentioned problems, and aims to provide a feedback amplifier that can obtain characteristics of high gain and low noise figure, and can prevent the amplification characteristics from becoming unstable in the high frequency region. .
  • a second feedback circuit that provides positive feedback to the path between the control terminal and the second terminal, which is connected in series with the first feedback circuit and in parallel with the second feedback circuit, and has a working frequency. and a third feedback circuit for adjusting the stability coefficient of the feedback amplifier in a high frequency region outside the band.
  • the first feedback circuit provides negative feedback between the control terminal and the second terminal of the amplification transistor
  • the second feedback circuit provides negative feedback between the control terminal and the second terminal of the amplification transistor.
  • a third feedback circuit adjusts the stability coefficient of the feedback amplifier in a high frequency region outside the frequency band used.
  • FIG. 1 is a circuit diagram showing the configuration of a feedback amplifier according to Embodiment 1.
  • FIG. FIG. 2 is a circuit diagram showing a configuration of a modification (1) of the feedback amplifier according to the first embodiment. It is a graph showing the relationship between stability coefficient and frequency. It is a graph showing the relationship between gain and frequency. It is a graph showing the relationship between noise figure and frequency.
  • FIG. 3 is a circuit diagram showing a configuration of a modification (2) of the feedback amplifier according to the first embodiment. It is a graph showing the relationship between the absolute value of impedance and frequency. 3 is a circuit diagram showing the configuration of a feedback amplifier according to a second embodiment.
  • FIG. 1 is a circuit diagram showing the configuration of a feedback amplifier according to Embodiment 1.
  • FIG. FIG. 2 is a circuit diagram showing a configuration of a modification (1) of the feedback amplifier according to the first embodiment. It is a graph showing the relationship between stability coefficient and frequency. It is a graph showing the relationship between gain and frequency. It is a graph showing the
  • the amplification transistor T is a transistor that has a control terminal, a first terminal, and a second terminal, and the first terminal and the second terminal are electrically connected by a DC voltage input to the control terminal. Further, the first terminal of the amplifying transistor T is grounded via the inductor L1.
  • the control terminal is the gate terminal
  • the first terminal is the source terminal
  • the second terminal is the drain terminal.
  • the FET used as the amplification transistor T is, for example, a high voltage FET having a source field plate such as GaN (gallium nitride)-HEMT.
  • the input terminal 2 is connected to the gate terminal of the amplification transistor T, and the source terminal is grounded via the inductor L1. Further, a second feedback circuit FB2 and a third feedback circuit FB3 are respectively connected to the drain terminal. Although the bias circuit and the like are omitted in FIG. 1, it is assumed that an appropriate DC voltage is applied to the gate terminal and drain terminal so that the FET used as the amplification transistor T has an amplification effect. .
  • the first feedback circuit FB1 provides negative feedback between the gate terminal and drain terminal of the amplification transistor T.
  • the first feedback circuit FB1 is a circuit including a resistive element.
  • the resistive element is a resistance that provides a negative feedback amount in a low frequency region within the frequency band used.
  • the second feedback circuit FB2 is provided between the output terminal 3 and the drain terminal of the amplification transistor T, and is connected in series with the first feedback circuit FB1. At a frequency within the frequency band used, the second feedback circuit FB2 connects the gate terminal and drain terminal of the amplification transistor T via the first feedback circuit FB1, as shown by the broken arrow A in FIG. Give positive feedback in between.
  • the second feedback circuit FB2 is a circuit including a reactive element.
  • the reactive element is, for example, an inductor connected in series between the drain terminal of the amplification transistor T and the output terminal 3.
  • the third feedback circuit FB3 is connected in series with the first feedback circuit FB1 and in parallel with the second feedback circuit FB2, and adjusts the stability coefficient of the feedback amplifier 1 in a high frequency region outside the frequency band used. It is for adjustment.
  • the third feedback circuit FB3 that adjusts the stability coefficient of the feedback amplifier 1 to a desired value, the drain terminal of the amplification transistor T and the first With the feedback circuit FB1, the amplification characteristics in the high frequency region outside the frequency band used are stabilized.
  • the third feedback circuit FB3 is a circuit including a resistive element.
  • the resistive element is, for example, a resistor connected between the drain terminal of the amplification transistor T and the first feedback circuit FB1.
  • the inductor L2 is the second feedback circuit FB2 shown in FIG. That is, the second feedback circuit FB2 included in the feedback amplifier 1A is a circuit that includes an inductor L2 as a reactive element.
  • the resistor R2 is the third feedback circuit FB3 shown in FIG. That is, the third feedback circuit FB3 included in the feedback amplifier 1A is a circuit that includes a resistor R2 as a resistive element.
  • the inductor L2 For the inductor L2, an inductance value is used that brings the phase of the high frequency signal input to the input terminal 2 and the phase of the high frequency signal output from the output terminal 3 close to each other in the high frequency region outside the frequency band used. As a result, the inductor L2 provides positive feedback as shown by the dashed arrow A1 in FIG. 2, and the gain of the feedback amplifier 1A is adjusted.
  • the inductor L2 resonates with the output capacitance Cds of the amplification transistor T at a frequency from 0.8 times to 1.2 times the frequency at the high frequency end in the used frequency band (high frequency region in the used frequency band).
  • An inductance value that causes (series resonance) is used.
  • the feedback amplifier 1A allows the phase of the high frequency signal input to the input terminal 2 and the phase of the high frequency signal output from the output terminal 3 to be close to the same phase, so that the gain increases, and Noise figure is reduced.
  • the inductance value of the inductor L2 is larger than the inductance value of the inductor L1 connected to the source terminal of the amplification transistor T.
  • the second feedback circuit FB2 may be formed by adding another reactive element to the inductor L2. Even with the second feedback circuit FB2 configured in this manner, positive feedback can be provided to the path between the control terminal and the second terminal of the amplification transistor.
  • the second feedback circuit FB2 may have any configuration in the first and second embodiments as long as it provides positive feedback to the path between the control terminal and the second terminal of the amplification transistor. Elements can be added or omitted.
  • the resistor R2 is connected between the drain terminal of the amplification transistor T and the first feedback circuit FB1 (capacitor C1), and is a feedback type resistor in a high frequency region outside the frequency band used. It is used to adjust the stability coefficient of amplifier 1A.
  • the stability coefficient is a coefficient representing the stability of the feedback amplifier 1A, and is also called the K factor. If the value of the stability coefficient becomes small, the amplification characteristics of the feedback amplifier 1A may become unstable and oscillate. Therefore, as the resistor R2, a resistor having a resistance value such that the stability coefficient of the feedback amplifier 1A has a desired value in a high frequency region outside the frequency band used is used.
  • FIG. 3 is a graph showing the relationship between the stability coefficient and frequency, and shows the frequency band C, the low frequency region outside the frequency band C (hereinafter referred to as the low frequency region), and the high frequency region outside the frequency band C.
  • This figure shows the results of simulation calculations of changes in the stability coefficient of the feedback amplifier with respect to the frequency of the input signal in the frequency band including the region.
  • the feedback amplifier that has the first feedback circuit FB1 but does not have the second feedback circuit FB2 and the third feedback circuit FB3 has an input signal whose frequency is outside the frequency band C used.
  • the stability coefficient decreases, resulting in unstable amplification characteristics.
  • the frequency of the input signal increases from the high-frequency side end (the frequency indicated by the broken line drawn on the right side of the page of the broken lines parallel to the vertical axis in FIG. 3) in the used frequency band C, the stability shown by the broken line K1 increases.
  • the coefficient is below the desired value of "1".
  • the third feedback circuit FB3 has a stability coefficient in a high frequency region outside the frequency band C used. is adjusted so that it becomes a desired value (here, "1"). Note that the third feedback circuit FB3 may be adjusted so that the stability coefficient approaches a desired value.
  • the stability coefficient of the feedback amplifier 1A may be a value that exceeds a desired value in a high frequency region outside the used frequency band C, and has characteristics that are flat with respect to the frequency of the input signal.
  • a resistor with a resistance value of 600 ⁇ is used as the resistor R2, which is the third feedback circuit FB3.
  • the stability coefficient of the feedback amplifier 1A becomes flat with respect to the frequency of the input signal at a value exceeding "1", and the feedback The amplification characteristics of the type amplifier 1A are stabilized.
  • a broken line NF1 indicates a change in the noise figure of the circuit in which the inductor L2 is shorted and the resistor R2 is opened in the configuration of the feedback amplifier 1A shown in FIG.
  • This circuit is a feedback amplifier in which the inductor L2 and resistor R2 are removed from the configuration of the feedback amplifier 1A. That is, the noise figure shown by the broken line NF1 is the noise figure of a feedback amplifier that operates with the stability coefficient shown by the broken line K1 in FIG. 3 and has the gain shown by the broken line G1 in FIG.
  • a solid line NF2 indicates a change in the noise figure of the feedback amplifier 1A. That is, the noise figure indicated by NF2 is the noise figure of the feedback amplifier 1A that operates with the stability coefficient indicated by the solid line K3 in FIG. 3 and has the gain indicated by the solid line G2 in FIG.
  • the inductor L2 which is the second feedback circuit FB2
  • Positive feedback is given at the frequency indicated by the broken line.
  • the feedback amplifier 1A stabilizes the amplification characteristics by providing loss in the high frequency region outside the frequency band C, and reduces the loss within the frequency band C, thereby increasing the gain in the frequency band C. can be improved and gain flatness can be ensured.
  • FIG. 6 is a circuit diagram showing the configuration of a feedback amplifier 1B, which is a modification example (2) of the feedback amplifier 1.
  • the feedback amplifier 1B embodies the circuit configuration of the feedback amplifier 1, and is, for example, an MMIC amplifier.
  • a series circuit in which a resistor R1 and a capacitor C1 are connected in series is the first feedback circuit FB1 shown in FIG. That is, the first feedback circuit FB1 included in the feedback amplifier 1B is a circuit that includes a resistor R1 as a resistive element.
  • the series circuit 4 in which the resistor R2 and the transmission line TL1 are connected in series is the third feedback circuit FB3 shown in FIG. 1. That is, the third feedback circuit FB3 included in the feedback amplifier 1B is a circuit that includes a resistor R2 and a transmission line TL1 as resistive elements.
  • the series circuit 4 also functions as a stabilizing circuit that stabilizes the amplification of high-frequency signals.
  • a broken line ZL2 indicates the absolute value of the impedance of the inductor L2, which is the second feedback circuit FB2 included in the feedback amplifier 1A or 1B shown in FIG. 2 or 6.
  • a dashed-dotted line ZR2 indicates the absolute value of the impedance of the resistor R2, which is the third feedback circuit FB3 included in the feedback amplifier 1A.
  • the feedback amplifier 1 includes the amplification transistor T, the first feedback circuit FB1 that provides negative feedback between the gate terminal and the drain terminal of the amplification transistor T, and the amplification transistor T.
  • a second feedback circuit FB2 that provides positive feedback between the gate terminal and drain terminal of the transistor T is connected in series with the first feedback circuit FB1 and in parallel with the second feedback circuit FB2.
  • a third feedback circuit FB3 is provided for adjusting the stability coefficient of the feedback amplifier 1 in a high frequency region outside the frequency band used.
  • the second feedback circuit FB2 provides positive feedback within the used frequency band, and the third feedback circuit FB3 adjusts the stability coefficient of the feedback amplifier 1 to a desired value in the high frequency region outside the used frequency band. Therefore, the feedback amplifier 1 can obtain characteristics of high gain and low noise figure, and can prevent the amplification characteristics from becoming unstable in the high frequency region.
  • the first feedback circuit FB1 is a circuit including a resistive element.
  • the resistive element included in the first feedback circuit FB1 can provide negative feedback between the gate terminal and drain terminal of the amplification transistor T.
  • the first feedback circuit FB1 is a series circuit in which a resistor R1 and a capacitor C1 are connected in series.
  • a resistor R1 which is a resistive element, can provide negative feedback between the gate terminal and drain terminal of the amplification transistor T.
  • the capacitor C1 can block direct current between the gate terminal and the drain terminal of the amplification transistor T.
  • the second feedback circuit FB2 is a circuit including a reactive element. Since the reactive element provides positive feedback, the stability coefficient can be flattened as the frequency of the input signal increases outside the frequency band used.
  • the absolute value of the impedance in the third feedback circuit FB3 is larger than the absolute value of the impedance in the second feedback circuit FB2 below the cutoff frequency, and both impedances The difference in the absolute value of becomes smaller as the frequency of the input signal becomes higher.
  • the third feedback circuit FB3 mainly provides loss in the high frequency region outside the used frequency band, so that the amplification characteristics in the high frequency region outside the used frequency band can be stabilized.
  • the absolute value of the impedance in the third feedback circuit FB3 decreases as the frequency of the input signal increases.
  • the difference between the absolute value of the impedance in the second feedback circuit FB2 and the absolute value of the impedance in the third feedback circuit FB3 can be made smaller as the frequency of the input signal becomes higher.
  • the second feedback circuit FB2 is an inductor L2 connected in series between the drain terminal of the amplification transistor T and the output terminal 3.
  • the second feedback circuit FB2 resonates in series with the output capacitance Cds in the high frequency region of the frequency band used.
  • the amplification transistor T2 is a transistor that has a control terminal, a first terminal, and a second terminal, and the first terminal and the second terminal are electrically connected by a DC voltage input to the control terminal.
  • a control terminal of the amplifying transistor T2 is grounded via a capacitor C2, and is supplied with a control voltage via a resistor R3.
  • the first terminal of the amplifying transistor T2 is connected to the second terminal of the amplifying transistor T1, and the second terminal is connected to the output terminal 3 via an inductor L2, which is a second feedback circuit FB2. , is connected to a capacitor C1 included in the first feedback circuit FB1 via a resistor R2, which is the third feedback circuit FB3.
  • FIG. 8 shows the feedback amplifier 1C including one amplification transistor T2
  • the feedback amplifier 1C may include a plurality of amplification transistors T2.
  • the source terminals and drain terminals of adjacent amplification transistors T2 are connected in order (series connection).
  • the source terminal of the amplifying transistor T2 at one end of a series circuit in which the amplifying transistors T2 are connected in series is connected to the drain terminal of the amplifying transistor T1, and the source terminal is at the other end of the series circuit.
  • a drain terminal of the amplifying transistor T2 is connected to an inductor L2 and a resistor R2.
  • the feedback amplifier 1C which is an MMIC, may be a multistage amplifier in which a plurality of FETs are connected in series via a matching circuit.
  • the first feedback circuit FB1 is a series circuit in which a resistor R1 and a capacitor C1 are connected in series. Similar to the feedback amplifier 1A, in order to improve the reflection characteristics of the input and output of the feedback amplifier 1C, the resistor R1 has a resistance value that gives the input and output impedance of the feedback amplifier 1C an appropriate value. It will be done. Further, in order to provide a sufficient amount of feedback in the low frequency region of the frequency band used, the capacitor C1 has an impedance value of about 1/10 or less of the resistor R1.
  • the capacitor C1 is used as a DC cut capacitor that blocks direct current between the gate terminal and the drain terminal of the amplification transistor T1. Note that if there is no effect on the DC bias of the amplification transistor T1, that is, if the DC between the gate terminal and the drain terminal is within the permissible range, the feedback amplifier 1C can be used without the capacitor C1. good.
  • the inductor L2 has an inductance value that brings the phase of the high frequency signal input to the input terminal 2 and the phase of the high frequency signal output from the output terminal 3 close to each other in a high frequency region outside the frequency band used.
  • the inductor L2 provides positive feedback as shown by the dashed arrow A3 in FIG. 8, and the gain of the feedback amplifier 1C is adjusted.
  • the inductor L2 has an inductance value that resonates in series with the output capacitance Cds of the amplification transistor T2 at a frequency from 0.8 times to 1.2 times the frequency at the high frequency side end in the frequency band used. It will be done.
  • the inductor L2 in the feedback amplifier 1C, the phase of the high-frequency signal input to the input terminal 2 and the phase of the high-frequency signal output from the output terminal 3 become close to the same phase, and the gain increases. and the noise figure is reduced.
  • the inductance value of the inductor L2 is larger than the inductance value of the inductor L1 connected to the source terminal of the amplification transistor T1.
  • the resistor R2 is connected between the drain terminal of the amplifying transistor T2 and the capacitor C1 in a series circuit in which the amplifying transistor T1 and the amplifying transistor T2 are connected in series, as shown by the dashed-dotted arrow B3 in FIG. It is used to adjust the stability coefficient of the feedback amplifier 1C in a high frequency region outside the frequency band used.
  • a resistor R2 having a resistance value such that the stability coefficient of the feedback amplifier 1C has a desired value in a high frequency region outside the frequency band used is used.
  • the feedback amplifier 1C stabilizes the amplification characteristics by adding loss in the high frequency region outside the used frequency band, and improves the gain in the used frequency band by reducing the loss within the used frequency band. , and gain flatness can be ensured.
  • the feedback amplifier 1C can obtain the frequency characteristics of the stability coefficient shown by the solid line K3, the frequency characteristics of the gain shown by the solid line G2, and the frequency characteristics of the noise figure shown by the solid line NF2.
  • the frequency characteristic of the absolute value of the impedance indicated by the solid line Z5 is obtained.
  • the third feedback circuit FB3 included in the feedback amplifier 1C may be a series circuit 4 of a resistor R2 and a transmission line TL1, similar to the feedback amplifier 1B shown in FIG.
  • the absolute value of the impedance of the series circuit 4 decreases as the frequency of the input signal increases, as shown by the solid line Z5 shown in FIG. Therefore, the difference between the absolute value of the impedance of the series circuit 4 and the absolute value of the impedance of the inductor L2 is smaller than that of the resistor R2. Since the difference from the absolute value of the impedance of the inductor L2 becomes smaller, the power passing through the series circuit 4 increases in the high frequency region outside the frequency band used, and the amplification characteristics become stable.
  • the feedback amplifier 1C has a gate terminal, a source terminal, and a drain terminal that are grounded via the capacitor C2 and connected to the power supply via the resistor R3. It includes an amplifying transistor T2 whose conductance between a source terminal and a drain terminal is controlled by an input DC voltage.
  • the amplification transistor T2 is connected in series with the amplification transistor T1.
  • a drain terminal of the amplification transistor T1 is connected to an inductor L2 via an amplification transistor T2. Since it includes the amplifying transistor T1 and the amplifying transistor T2 which are connected in cascode, the feedback amplifier 1C can obtain a higher gain than the feedback amplifier 1A or 1B. Furthermore, like the feedback amplifier 1, 1A, or 1B, the feedback amplifier 1C can obtain characteristics of high gain and low noise figure, and can prevent the amplification characteristics from becoming unstable in the high frequency region.
  • the feedback type amplifier according to Embodiments 1 and 2 is a GaN-MMIC
  • the feedback type amplifier may have a structure in which the substrate material is changed to GaAs or the like, or it uses discrete components instead of an MMIC. It's okay.
  • Embodiments 1 and 2 a feedback amplifier was shown in which the first terminal (source terminal) of the amplifying transistor was grounded via the inductor L1.
  • the source terminal may be grounded.
  • a self-bias circuit may be used for the amplification transistor.
  • the amplification transistor T, T1 or T2 is a FET is shown, but the amplification transistor T, T1 or T2 may be a bipolar transistor.
  • the control terminal is the base terminal
  • the first terminal is the emitter terminal
  • the second terminal is the collector terminal.
  • the feedback amplifier according to the present disclosure can be used, for example, in a wireless communication device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

帰還型増幅器（１）は、ソース端子が接地された増幅用トランジスタ（Ｔ）と、増幅用トランジスタ（Ｔ）が有するゲート端子とドレイン端子との間に負帰還を与える第１の帰還回路（ＦＢ１）と、第１の帰還回路（ＦＢ１）を介して、ゲート端子とドレイン端子との間に正帰還を与える第２の帰還回路（ＦＢ２）と、使用周波数帯域外の高周波領域における帰還型増幅器（１）の安定係数を調整するための第３の帰還回路（ＦＢ３）と、を備える。

Description

帰還型増幅器
　本開示は、帰還型増幅器に関する。
　帰還型増幅器は、無線通信装置が受信した高周波信号を増幅する増幅器の一つであり、広帯域にわたり良好なインピーダンス整合が得られる。例えば、非特許文献１には、高電子移動度トランジスタ（ＨＥＭＴ）を用いた帰還型増幅器が記載されている。この増幅器では、増幅用のトランジスタのドレイン端子にインダクタンスを接続することで、電圧の帰還量が低減され、高周波領域で利得が向上することに伴い広帯域で利得の平坦性が確保される。
Ｍｉｎｇｑｉ　Ｃｈｅｎ　ｅｔ　ａｌ，　"Ａ　１－２５　ＧＨｚ　ＧａＮ　ＨＥＭＴ　ＭＭＩＣ　Ｌｏｗ－Ｎｏｉｓｅ　Ａｍｐｌｉｆｉｅｒ，"　ＩＥＥＥ　ＭＩＣＲＯＷＡＶＥ　ＡＮＤ　ＷＩＲＥＬＥＳＳ　ＣＯＭＰＯＮＥＮＴＳ　ＬＥＴＴＥＲＳ，　ＶＯＬ．　２０，　ＮＯ．　１０，　ＯＣＴＯＢＥＲ　２０１０．
　非特許文献１に記載された従来の帰還型増幅器は、トランジスタのドレイン端子に装荷するインダクタンス値を大きくしていくと、高周波数の領域（以下、高周波領域という。）、例えば数十ＧＨｚ以上で増幅特性が不安定になるという課題があった。
　本開示は上記課題を解決するものであり、高利得で低雑音指数の特性が得られ、かつ、高周波領域で増幅特性が不安定になることを防止できる帰還型増幅器を得ることを目的とする。
　本開示に係る帰還型増幅器は、入力端子に接続された制御端子、第１の端子および第２の端子を有し、制御端子に入力された直流電圧により第１の端子と第２の端子との間のコンダクタンスが制御され、第１の端子が接地されている増幅用トランジスタと、増幅用トランジスタが有する制御端子と第２の端子との間の経路に負帰還を与える第１の帰還回路と、出力端子と増幅用トランジスタが有する第２の端子との間の経路に設けられ、かつ第１の帰還回路と直列に接続されており、第１の帰還回路を介して、増幅用トランジスタが有する制御端子と第２の端子との間の経路に正帰還を与える第２の帰還回路と、第１の帰還回路と直列に接続され、第２の帰還回路と並列に接続されており、使用周波数帯域外の高周波領域における帰還型増幅器の安定係数を調整するための第３の帰還回路と、を備える。
　本開示によれば、第１の帰還回路が、増幅用トランジスタの制御端子と第２の端子との間に負帰還を与え、第２の帰還回路が、増幅用トランジスタが有する制御端子と第２の端子との間に正帰還を与え、第３の帰還回路が、使用周波数帯域外の高周波領域における帰還型増幅器の安定係数を調整する。これにより、本開示に係る帰還型増幅器は、高利得で低雑音指数の特性が得られ、かつ、高周波領域で増幅特性が不安定になることを防止できる。
実施の形態１に係る帰還型増幅器の構成を示す回路図である。 実施の形態１に係る帰還型増幅器の変形例（１）の構成を示す回路図である。 安定係数と周波数との関係を示すグラフである。 利得と周波数との関係を示すグラフである。 雑音指数と周波数との関係を示すグラフである。 実施の形態１に係る帰還型増幅器の変形例（２）の構成を示す回路図である。 インピーダンスの絶対値と周波数との関係を示すグラフである。 実施の形態２に係る帰還型増幅器の構成を示す回路図である。
実施の形態１．
　図１は、実施の形態１に係る帰還型増幅器１の構成を示す回路図である。帰還型増幅器１は、入力端子２に入力された高周波信号を増幅し、増幅した信号を出力端子３から出力する。帰還型増幅器１は、例えば、モノリシックマイクロ波集積回路（ＭＭＩＣ）増幅器である。帰還型増幅器１は、図１に示すように、増幅用トランジスタＴ、インダクタＬ１、第１の帰還回路ＦＢ１、第２の帰還回路ＦＢ２および第３の帰還回路ＦＢ３を備えて構成される。例えば、帰還型増幅器１の使用時には、帰還型増幅器１の使用周波数帯域内の周波数の高周波信号が入力端子２に入力される。また、帰還型増幅器１が無線通信装置に利用される場合、使用周波数帯域は通信規格で定められる。
　増幅用トランジスタＴは、制御端子、第１の端子および第２の端子を有し、制御端子に入力された直流電圧により、第１の端子と第２の端子が導通されるトランジスタである。また、増幅用トランジスタＴは、インダクタＬ１を介して第１の端子が接地されている。
　例えば、増幅用トランジスタＴがＦＥＴ（電界効果トランジスタ）である場合、制御端子はゲート端子であり、第１の端子はソース端子であり、第２の端子はドレイン端子である。また、増幅用トランジスタＴとして用いられるＦＥＴは、例えば、ＧａＮ（窒化ガリウム）－ＨＥＭＴ等のソースフィールドプレートを有した高耐圧のＦＥＴである。
　図１に示すように、増幅用トランジスタＴのゲート端子には、入力端子２が接続されており、ソース端子は、インダクタＬ１を介して接地されている。さらに、ドレイン端子には、第２の帰還回路ＦＢ２および第３の帰還回路ＦＢ３がそれぞれ接続されている。なお、図１ではバイアス回路等の記載を省略したが、増幅用トランジスタＴとして用いるＦＥＴが増幅作用を持つように、ゲート端子とドレイン端子には、適切な直流電圧が印加されているものとする。
　第１の帰還回路ＦＢ１は、増幅用トランジスタＴが有するゲート端子とドレイン端子との間に負帰還を与える。例えば、第１の帰還回路ＦＢ１は、レジスタンス性要素を含む回路である。例えば、レジスタンス性要素は、使用周波数帯域内の低周波領域で負帰還量を与える抵抗である。
　第２の帰還回路ＦＢ２は、出力端子３と増幅用トランジスタＴが有するドレイン端子との間に設けられ、かつ第１の帰還回路ＦＢ１と直列に接続されている。使用周波数帯域内の周波数において、第２の帰還回路ＦＢ２は、図１において破線の矢印Ａで示すように、第１の帰還回路ＦＢ１を介して増幅用トランジスタＴが有するゲート端子とドレイン端子との間に正帰還を与える。例えば、第２の帰還回路ＦＢ２は、リアクタンス性要素を含む回路である。リアクタンス性要素は、例えば、増幅用トランジスタＴのドレイン端子と出力端子３との間に直列に接続されたインダクタである。
　第３の帰還回路ＦＢ３は、第１の帰還回路ＦＢ１と直列に接続され、第２の帰還回路ＦＢ２と並列に接続されており、使用周波数帯域外の高周波領域における帰還型増幅器１の安定係数を調整するためのものである。帰還型増幅器１の安定係数を所望の値に調整する第３の帰還回路ＦＢ３を用いることで、図１において一点鎖線の矢印Ｂで示すように、増幅用トランジスタＴが有するドレイン端子と第１の帰還回路ＦＢ１との間で、使用周波数帯域外の高周波領域の増幅特性が安定する。例えば、第３の帰還回路ＦＢ３は、レジスタンス性要素を含む回路である。レジスタンス性要素は、例えば、増幅用トランジスタＴが有するドレイン端子と第１の帰還回路ＦＢ１との間に接続された抵抗である。
　次に、実施の形態１に係る帰還型増幅器の具体的な構成について説明する。
　図２は、帰還型増幅器１の変形例（１）である帰還型増幅器１Ａの構成を示す回路図である。帰還型増幅器１Ａは、帰還型増幅器１の回路構成を具体化したものであり、例えばＭＭＩＣ増幅器である。図２において、抵抗Ｒ１とキャパシタＣ１が直列に接続された直列回路は、図１に示した第１の帰還回路ＦＢ１である。すなわち、帰還型増幅器１Ａが備える第１の帰還回路ＦＢ１は、レジスタンス性要素として抵抗Ｒ１を含む回路である。
　インダクタＬ２は、図１に示した第２の帰還回路ＦＢ２である。すなわち、帰還型増幅器１Ａが備える第２の帰還回路ＦＢ２は、リアクタンス性要素としてインダクタＬ２を含む回路である。抵抗Ｒ２は、図１に示した第３の帰還回路ＦＢ３である。すなわち、帰還型増幅器１Ａが備える第３の帰還回路ＦＢ３は、レジスタンス性要素として抵抗Ｒ２を含む回路である。
　抵抗Ｒ１は、使用周波数帯域で負帰還量を与える帰還抵抗である。抵抗Ｒ１には、帰還型増幅器１Ａの入出力の反射特性を改善するために、帰還型増幅器１Ａの入出力インピーダンスが適切な値になる抵抗値（例えば、３００Ω）を有したものが用いられる。また、使用周波数帯域における低周波領域で帰還量を十分に与えるため、キャパシタＣ１には、抵抗Ｒ１の１／１０以下程度のインピーダンス値であるものが用いられる。
　また、キャパシタＣ１は、増幅用トランジスタＴのゲート端子とドレイン端子との間の直流（ＤＣ）を遮断するＤＣカット用のキャパシタとして用いられる。なお、増幅用トランジスタＴの直流バイアスに対して影響がなければ、すなわちゲート端子とドレイン端子との間の直流が許容範囲内であれば、帰還型増幅器１ＡはキャパシタＣ１を備えていなくてもよい。
　なお、第１の帰還回路ＦＢ１は、抵抗Ｒ１とキャパシタＣ１の直列回路にインダクタを直列に接続したものであってもよい。このように構成された第１の帰還回路ＦＢ１であっても、増幅用トランジスタＴが有するゲート端子とドレイン端子との間に負帰還を与えることができる。すなわち、第１の帰還回路ＦＢ１は、増幅用トランジスタＴが有するゲート端子とドレイン端子との間に負帰還を与える構成であれば、実施の形態１および実施の形態２において任意な構成要素の追加または省略が可能である。
　インダクタＬ２は、増幅用トランジスタＴのドレイン端子と出力端子３との間に直列に接続されたインダクタであり、帰還型増幅器１Ａのインピーダンス整合回路の構成要素である。インダクタＬ２のインダクタンス値を変えることにより、増幅用トランジスタＴが増幅する高周波信号の位相を、周波数ごとに変えることが可能である。
　インダクタＬ２には、使用周波数帯域外の高周波領域において、入力端子２に入力される高周波信号の位相と出力端子３から出力される高周波信号の位相とを近づけるインダクタンス値であるものを用いる。これにより、インダクタＬ２は、図２において破線の矢印Ａ１で示すように正帰還を与え、帰還型増幅器１Ａの利得が調整される。
　例えば、インダクタＬ２には、使用周波数帯域における高周波側端部の周波数の０．８倍から１．２倍までの周波数（使用周波数帯域における高周波領域）で、増幅用トランジスタＴの出力容量Ｃｄｓと共振（直列共振）するインダクタンス値であるものが用いられる。インダクタＬ２を用いることにより、帰還型増幅器１Ａは、入力端子２に入力される高周波信号の位相と出力端子３から出力される高周波信号の位相とが同相付近となって、利得が上昇し、かつ雑音指数が低減する。
　なお、インダクタＬ２のインダクタンス値は、増幅用トランジスタＴのソース端子に接続されているインダクタＬ１のインダクタンス値よりも大きい値である。
　なお、第２の帰還回路ＦＢ２は、インダクタＬ２に他のリアクタンス性要素を追加したものであってもよい。このように構成された第２の帰還回路ＦＢ２であっても、増幅用トランジスタが有する制御端子と第２の端子との間の経路に正帰還を与えることができる。すなわち、第２の帰還回路ＦＢ２は、増幅用トランジスタが有する制御端子と第２の端子との間の経路に正帰還を与える構成であれば、実施の形態１および実施の形態２において任意な構成要素の追加または省略が可能である。
　抵抗Ｒ２は、図２において一点鎖線の矢印Ｂ１で示すように、増幅用トランジスタＴのドレイン端子と第１の帰還回路ＦＢ１（キャパシタＣ１）との間で、使用周波数帯域外の高周波領域における帰還型増幅器１Ａの安定係数を調整するために用いられる。安定係数は帰還型増幅器１Ａの安定性を表す係数であり、Ｋファクタとも呼ばれる。安定係数の値が小さくなると、帰還型増幅器１Ａの増幅特性が不安定になり発振する場合がある。
　そこで、抵抗Ｒ２としては、使用周波数帯域外の高周波領域において帰還型増幅器１Ａの安定係数が所望の値となる抵抗値を有するものが用いられる。
　なお、第３の帰還回路ＦＢ３は、抵抗Ｒ２に対してキャパシタを直列に接続したものであってもよい。このように構成された第３の帰還回路ＦＢ３であっても、使用周波数帯域外の高周波領域における帰還型増幅器１Ａの安定係数を調整することができる。すなわち、第３の帰還回路ＦＢ３は、使用周波数帯域外の高周波領域における帰還型増幅器１Ａの安定係数を調整することが可能な構成であれば、実施の形態１および実施の形態２において任意な構成要素の追加または省略が可能である。
　図３は、安定係数と周波数との関係を示すグラフであり、使用周波数帯域Ｃ、使用周波数帯域Ｃ外の低周波側の領域（以下、低周波領域という。）および使用周波数帯域Ｃ外の高周波領域を含む周波数帯域における入力信号の周波数に対する帰還型増幅器の安定係数の変化をシミュレーション計算した結果を示している。
　図３において、破線Ｋ１は、図２に示した帰還型増幅器１Ａの構成のうち、インダクタＬ２を短絡させ、抵抗Ｒ２を開放させた回路についての安定係数の変化を示している。
　なお、当該回路は、帰還型増幅器１Ａの構成のうち、第２の帰還回路ＦＢ２であるインダクタＬ２を除き、さらに第３の帰還回路ＦＢ３である抵抗Ｒ２を除いた帰還型増幅器である。
　一点鎖線Ｋ２は、帰還型増幅器１Ａの構成のうち、抵抗Ｒ２を開放させた回路についての安定係数の変化を示している。なお、当該回路は、帰還型増幅器１Ａの構成のうち、第３の帰還回路ＦＢ３である抵抗Ｒ２を除いた帰還型増幅器である。実線Ｋは、帰還型増幅器１Ａの安定係数の変化を示している。例えば、図３の横軸に沿った破線で示す値“１”は、安定係数の所望の値である。
　第１の帰還回路ＦＢ１を有するが、第２の帰還回路ＦＢ２および第３の帰還回路ＦＢ３を有さない帰還型増幅器は、破線Ｋ１から明らかなように、入力信号の周波数が使用周波数帯域Ｃ外で高周波数になるにつれて、安定係数が低下して不安定な増幅特性となる。
　すなわち、使用周波数帯域Ｃにおける高周波数側端部（図３の縦軸に平行な破線のうち、紙面右側に記載した破線が示す周波数）から入力信号の周波数が高くなるにつれて、破線Ｋ１が示す安定係数は、所望の値である“１”を下回っている。
　これに対して、第１の帰還回路ＦＢ１および第２の帰還回路ＦＢ２を有するが、第３の帰還回路ＦＢ３を有さない帰還型増幅器では、使用周波数帯域Ｃにおける高周波数側端部でインダクタＬ２が正帰還を与えることにより損失が減少する。このため、一点鎖線Ｋ２から明らかなように、使用周波数帯域Ｃ外の高周波領域で入力信号の周波数が高くなっても安定係数の変化は小さく、安定係数は平坦な特性となる。ただし、使用周波数帯域Ｃ外では、安定係数は、所望の値である“１”を下回っている。
　第１の帰還回路ＦＢ１、第２の帰還回路ＦＢ２および第３の帰還回路ＦＢ３のすべてを有する帰還型増幅器１Ａにおいては、第３の帰還回路ＦＢ３が、使用周波数帯域Ｃ外の高周波領域における安定係数が所望の値（ここでは“１”）となるように調整する。
　なお、第３の帰還回路ＦＢ３は、安定係数が所望の値に近づくように調整してもよい。帰還型増幅器１Ａの安定係数は、使用周波数帯域Ｃ外の高周波領域において、所望の値を上回った値で、入力信号の周波数に対して平坦な特性であればよい。
　例えば、第３の帰還回路ＦＢ３である抵抗Ｒ２として、抵抗値が６００Ωである抵抗を用いる。これにより、実線Ｋ３から明らかなように、使用周波数帯域Ｃ外の高周波領域において、帰還型増幅器１Ａの安定係数が“１”を上回った値で入力信号の周波数に対して平坦な特性となり、帰還型増幅器１Ａの増幅特性が安定する。
　帰還型増幅器１Ａは、第１の帰還回路ＦＢ１、第２の帰還回路ＦＢ２および第３の帰還回路ＦＢ３を備えることで、使用周波数帯域Ｃ外の高周波領域における増幅特性の安定性を確保しつつ、使用周波数帯域Ｃの高周波側端部における損失を低減することが可能である。
　図４は、利得と周波数との関係を示すグラフであって、使用周波数帯域Ｃ、使用周波数帯域Ｃ外の低周波領域および使用周波数帯域Ｃ外の高周波領域を含む周波数帯域における入力信号の周波数に対する帰還型増幅器の利得の変化をシミュレーション計算した結果を示している。図４において、破線Ｇ１は、図２に示した帰還型増幅器１Ａの構成のうち、インダクタＬ２を短絡させ、抵抗Ｒ２を開放させた回路の利得の変化を示している。当該回路は、帰還型増幅器１Ａの構成のうち、インダクタＬ２および抵抗Ｒ２を除いた帰還型増幅器である。
　実線Ｇ２は、帰還型増幅器１Ａの利得の変化を示している。すなわち、実線Ｇ２が示す利得は、図３において実線Ｋ３で示した安定係数で動作する帰還型増幅器１Ａの利得である。図４から明らかなように、帰還型増幅器１Ａは、第１の帰還回路ＦＢ１のみを有する帰還型増幅器に比べて、使用周波数帯域Ｃ内、特に使用周波数帯域Ｃにおける高周波領域で利得が向上し、かつ、使用周波数帯域Ｃ内での利得の平坦性が向上する。
　図５は、雑音指数と周波数との関係を示すグラフであって、使用周波数帯域Ｃ、使用周波数帯域Ｃ外の低周波領域および使用周波数帯域Ｃ外の高周波領域を含む周波数帯域における入力信号の周波数に対する帰還型増幅器の雑音指数の変化をシミュレーション計算した結果を示している。なお、雑音指数は、帰還型増幅器の入力側の信号対雑音比と出力側の信号対雑音比との比である。また、図５の横軸に平行な破線で示す雑音指数の値は、低周波領域における雑音指数の目安となる値である。
　図５において、破線ＮＦ１は、図２に示した帰還型増幅器１Ａの構成のうち、インダクタＬ２を短絡させ、抵抗Ｒ２を開放させた回路の雑音指数の変化を示している。当該回路は、帰還型増幅器１Ａの構成のうち、インダクタＬ２および抵抗Ｒ２を取り除いた帰還型増幅器である。すなわち、破線ＮＦ１に示す雑音指数は、図３において破線Ｋ１で示した安定係数で動作し、図４において破線Ｇ１で示した利得を有した帰還型増幅器の雑音指数である。
　実線ＮＦ２は、帰還型増幅器１Ａの雑音指数の変化を示している。すなわち、ＮＦ２が示す雑音指数は、図３において実線Ｋ３で示した安定係数で動作し、図４において実線Ｇ２で示した利得を有した帰還型増幅器１Ａの雑音指数である。図５から明らかなように、帰還型増幅器１Ａにおいて、第２の帰還回路ＦＢ２であるインダクタＬ２が、使用周波数帯域Ｃにおける高周波端部（図５の縦軸に平行な破線のうち、紙面右側に記載した破線が示す周波数）で正帰還を与える。これにより、高周波端部の周波数を有した帰還型増幅器１Ａの入力側から出力側への高周波信号がなくなり、ＮＦ２が示す雑音指数は低減する。
　帰還型増幅器１Ａでは、第３の帰還回路ＦＢ３である抵抗Ｒ２による損失が生じるが、インダクタＬ２の効果によって当該損失が相殺され、実線ＮＦ２に示すような雑音指数となる。このように、帰還型増幅器１Ａは、使用周波数帯域Ｃ外の高周波領域で損失を与えて増幅特性を安定化させ、使用周波数帯域Ｃ内で損失を低下させることで、使用周波数帯域Ｃでの利得が向上し、かつ利得の平坦性を確保できる。
　次に、実施の形態１に係る帰還型増幅器の変形例を用いて、第３の帰還回路が、使用周波数帯域外の高周波領域で主に損失を与える理由を説明する。
　図６は、帰還型増幅器１の変形例（２）である帰還型増幅器１Ｂの構成を示す回路図である。帰還型増幅器１Ｂは、帰還型増幅器１の回路構成を具体化したものであり、例えばＭＭＩＣ増幅器である。図６において、抵抗Ｒ１とキャパシタＣ１が直列に接続された直列回路は、図１に示した第１の帰還回路ＦＢ１である。すなわち、帰還型増幅器１Ｂが備える第１の帰還回路ＦＢ１は、レジスタンス性要素として抵抗Ｒ１を含む回路である。
　インダクタＬ２は、図１に示した第２の帰還回路ＦＢ２である。すなわち、帰還型増幅器１Ｂが備える第２の帰還回路ＦＢ２は、リアクタンス性要素としてインダクタＬ２を含む回路である。インダクタＬ２は、使用周波数帯域外の高周波領域において、入力端子２に入力される高周波信号の位相と出力端子３から出力される高周波信号の位相とを近づけるインダクタンス値であるものが用いられる。これにより、インダクタＬ２は、図６において破線の矢印Ａ２で示すように正帰還を与え、帰還型増幅器１Ｂの利得が調整される。
　抵抗Ｒ２と伝送線路ＴＬ１が直列に接続された直列回路４は、図１に示した第３の帰還回路ＦＢ３である。すなわち、帰還型増幅器１Ｂが備える第３の帰還回路ＦＢ３は、レジスタンス性要素として抵抗Ｒ２および伝送線路ＴＬ１を含む回路である。直列回路４は、図６において一点鎖線の矢印Ｂ２で示すように、増幅用トランジスタＴのドレイン端子と第１の帰還回路ＦＢ１（キャパシタＣ１）との間で、使用周波数帯域外の高周波領域における帰還型増幅器１Ｂの安定係数を調整するために用いられる。また、直列回路４は、高周波信号の増幅を安定化させる安定化回路としても機能する。
　図７は、インピーダンスの絶対値と周波数との関係を示すグラフであって、使用周波数帯域Ｃ、使用周波数帯域Ｃ外の低周波領域および使用周波数帯域Ｃ外の高周波領域を含む周波数帯域における入力信号の周波数に対する帰還型増幅器のインピーダンスの絶対値の変化をシミュレーション計算した結果を示している。
　図７において、破線ＺＬ２は、図２または図６に示した帰還型増幅器１Ａまたは１Ｂが備える第２の帰還回路ＦＢ２であるインダクタＬ２のインピーダンスの絶対値を示している。一点鎖線ＺＲ２は、帰還型増幅器１Ａが備える第３の帰還回路ＦＢ３である抵抗Ｒ２のインピーダンスの絶対値を示している。
　実線Ｚ５は、帰還型増幅器１Ｂが備える第３の帰還回路ＦＢ３である、抵抗Ｒ２と伝送線路ＴＬ１が直列に接続された直列回路４のインピーダンスの絶対値を示している。
　なお、ＺＬ２、ＺＲ２およびＺ５は、それぞれ、インダクタＬ２、抵抗Ｒ２、および、抵抗Ｒ２と伝送線路ＴＬ１との直列接続の各インピーダンスの絶対値をシミュレーションした結果である。
　破線ＺＬ２から明らかなように、インダクタＬ２は、入力信号の周波数が高くなるにつれてインピーダンスの絶対値が大きくなる。また、カットオフ周波数以下では、一点鎖線ＺＲ２から明らかなように、抵抗Ｒ２のインピーダンスの絶対値は、インダクタＬ２のインピーダンスの絶対値よりも大きいが、入力信号の周波数によらず、ほぼ一定である。このため、両者のインピーダンスの絶対値の差は、入力信号の周波数が高くなるにつれて小さくなる。
　また、直列回路４のインピーダンスの絶対値は、実線Ｚ５から明らかなように、入力信号の周波数が高くなるにつれて低下する。このため、直列回路４のインピーダンスの絶対値は、抵抗Ｒ２のインピーダンスの絶対値よりも、インダクタＬ２のインピーダンスの絶対値との差分が小さくなる。
　インダクタＬ２のインピーダンスの絶対値との差分が小さくなるので、一点鎖線ＺＲ２が示す抵抗Ｒ２または実線Ｚ５が示す直列回路４のインピーダンスの絶対値は、相対的に小さく見える。これにより、特に、使用周波数帯域Ｃ外の高周波領域において、抵抗Ｒ２または直列回路４を通る電力が大きくなり、増幅特性が安定する。
　このように、実施の形態１に係る帰還型増幅器は、入力信号の周波数が高くなるにつれて、第３の帰還回路ＦＢ３のインピーダンスの絶対値と第２の帰還回路ＦＢ２のインピーダンスの絶対値との差分が小さくなるので、高周波側だけ損失を与えることができる。
　以上のように、実施の形態１に係る帰還型増幅器１は、増幅用トランジスタＴと、増幅用トランジスタＴのゲート端子とドレイン端子との間に負帰還を与える第１の帰還回路ＦＢ１と、増幅用トランジスタＴが有するゲート端子とドレイン端子との間に正帰還を与える第２の帰還回路ＦＢ２と、第１の帰還回路ＦＢ１と直列に接続され、第２の帰還回路ＦＢ２と並列に接続されており、使用周波数帯域外の高周波領域における帰還型増幅器１の安定係数を調整するための第３の帰還回路ＦＢ３を備える。
　第２の帰還回路ＦＢ２によって使用周波数帯域内で正帰還が与えられ、第３の帰還回路ＦＢ３によって使用周波数帯域外の高周波領域における帰還型増幅器１の安定係数が所望の値となるように調整されるので、帰還型増幅器１は、高利得で低雑音指数の特性が得られ、かつ、高周波領域で増幅特性が不安定になることを防止できる。
　実施の形態１に係る帰還型増幅器１において、第１の帰還回路ＦＢ１は、レジスタンス性要素を含む回路である。第１の帰還回路ＦＢ１に含まれるレジスタンス性要素は、増幅用トランジスタＴのゲート端子とドレイン端子との間に負帰還を与えることができる。
　実施の形態１に係る帰還型増幅器１Ａにおいて、第１の帰還回路ＦＢ１は、抵抗Ｒ１とキャパシタＣ１が直列に接続された直列回路である。レジスタンス性要素である抵抗Ｒ１が、増幅用トランジスタＴのゲート端子とドレイン端子との間に負帰還を与えることができる。また、キャパシタＣ１は、増幅用トランジスタＴのゲート端子とドレイン端子との間の直流を遮断することができる。
　実施の形態１に係る帰還型増幅器１において、第３の帰還回路ＦＢ３は、レジスタンス性要素を含む回路である。レジスタンス性要素によって使用周波数帯域外の高周波領域で損失を与えて増幅特性を安定化させることができる。
　実施の形態１に係る帰還型増幅器１において、第２の帰還回路ＦＢ２は、リアクタンス性要素を含む回路である。リアクタンス性要素が正帰還を与えることにより、入力信号の周波数が使用周波数帯域外で高周波数になるにつれて安定係数を平坦な特性にすることができる。
　実施の形態１に係る帰還型増幅器１Ａまたは１Ｂにおいて、第３の帰還回路ＦＢ３におけるインピーダンスの絶対値は、カットオフ周波数以下では、第２の帰還回路ＦＢ２におけるインピーダンスの絶対値よりも大きく、両インピーダンスの絶対値の差分は、入力信号の周波数が高くなるにつれて小さくなる。これにより、第３の帰還回路ＦＢ３が、使用周波数帯域外の高周波領域で主に損失を与えるので、使用周波数帯域外の高周波領域における増幅特性を安定化させることができる。
　実施の形態１に係る帰還型増幅器１Ａまたは１Ｂにおいて、第２の帰還回路ＦＢ２は、増幅用トランジスタＴが有するドレイン端子と出力端子３との間に直列に接続されたインダクタＬ２である。インダクタＬ２のインピーダンスの絶対値は、入力信号の周波数が高くなるにつれて増加する。これにより、第２の帰還回路ＦＢ２におけるインピーダンスの絶対値と第３の帰還回路ＦＢ３におけるインピーダンスの絶対値との差分を、入力信号の周波数が高くなるにつれて小さくできる。
　実施の形態１に係る帰還型増幅器１Ａまたは１Ｂにおいて、第３の帰還回路ＦＢ３におけるインピーダンスの絶対値は、入力信号の周波数が高くなるにつれて減少する。これにより、第２の帰還回路ＦＢ２におけるインピーダンスの絶対値と第３の帰還回路ＦＢ３におけるインピーダンスの絶対値との差分を、入力信号の周波数が高くなるにつれて小さくできる。
　実施の形態１に係る帰還型増幅器１Ａにおいて、第２の帰還回路ＦＢ２は、増幅用トランジスタＴが有するドレイン端子と出力端子３との間に直列に接続されたインダクタＬ２である。第２の帰還回路ＦＢ２は、使用周波数帯域における高周波領域で出力容量Ｃｄｓと直列共振する。これにより、帰還型増幅器１Ａは、入力端子２に入力される高周波信号の位相と出力端子３から出力される高周波信号の位相とが同相付近となって、利得が上昇し、雑音指数を低減できる。
実施の形態２．
　図８は、実施の形態２に係る帰還型増幅器１Ｃの構成を示す回路図である。帰還型増幅器１Ｃは、入力端子２に入力された高周波信号を増幅し、増幅した信号を出力端子３から出力する。帰還型増幅器１Ｃは、例えば、ＭＭＩＣ増幅器である。帰還型増幅器１Ｃは、図８に示すように、抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ３、キャパシタＣ１、キャパシタＣ２、インダクタＬ１、インダクタＬ２、増幅用トランジスタＴ１および増幅用トランジスタＴ２を備える。入力端子２には、使用周波数帯域内の周波数の信号が入力される。
　増幅用トランジスタＴ１は、制御端子、第１の端子および第２の端子を有し、制御端子に入力された直流電圧により第１の端子と第２の端子が導通されるトランジスタである。増幅用トランジスタＴ１は、インダクタＬ１を介して第１の端子が接地され、第２の端子が、増幅用トランジスタＴ２が有する第１の端子に接続されている。例えば、増幅用トランジスタＴ１がＦＥＴである場合、制御端子はゲート端子であり、第１の端子はソース端子であり、第２の端子はドレイン端子である。また、増幅用トランジスタＴ１として用いられるＦＥＴは、例えば、ＧａＮ－ＨＥＭＴ等のソースフィールドプレートを有した高耐圧のＦＥＴである。
　増幅用トランジスタＴ２は、制御端子、第１の端子および第２の端子を有し、制御端子に入力された直流電圧により第１の端子と第２の端子が導通されるトランジスタである。増幅用トランジスタＴ２の制御端子は、キャパシタＣ２を介して接地され、かつ抵抗Ｒ３を介して制御電圧が供給される。増幅用トランジスタＴ２が有する第１の端子は、増幅用トランジスタＴ１の第２の端子に接続され、第２の端子は、第２の帰還回路ＦＢ２であるインダクタＬ２を介して出力端子３に接続され、第３の帰還回路ＦＢ３である抵抗Ｒ２を介して、第１の帰還回路ＦＢ１に含まれるキャパシタＣ１と接続されている。
　例えば、増幅用トランジスタＴ２がＦＥＴである場合、制御端子はゲート端子であり、第１の端子はソース端子であり、第２の端子はドレイン端子であり、ゲート端子に供給されるゲート電圧Ｖｇ（制御電圧）によりソース端子とドレイン端子との間が導通される。また、増幅用トランジスタＴ２として用いられるＦＥＴは、例えば、ＧａＮ－ＨＥＭＴ等のソースフィールドプレートを有した高耐圧のＦＥＴであってもよい。
　増幅用トランジスタＴ２は、増幅用トランジスタＴ１とカスコード接続された、ゲート接地トランジスタである。増幅用トランジスタＴ２は、ゲート接地容量を変えることで、ゲート端子とソース端子との間に生じる容量にかかる電圧が変化する。このため、増幅用トランジスタＴ２を有した帰還型増幅器１Ｃは、ソース接地トランジスタ（増幅用トランジスタＴ）のみを備える帰還型増幅器と比べて高い利得が得られる。
　図８には、一個の増幅用トランジスタＴ２を備えた帰還型増幅器１Ｃを示したが、帰還型増幅器１Ｃは、複数個の増幅用トランジスタＴ２を備えてもよい。
　例えば、増幅用トランジスタＴ２が複数個ある場合、これらの増幅用トランジスタＴ２は、隣り合ったもののソース端子とドレイン端子が順に接続される（直列接続）。増幅用トランジスタＴ２が直列接続された直列回路に一方の端部にある増幅用トランジスタＴ２が有するソース端子は、増幅用トランジスタＴ１が有するドレイン端子と接続され、上記直列回路の他方の端部にある増幅用トランジスタＴ２が有するドレイン端子は、インダクタＬ２および抵抗Ｒ２に接続される。
　なお、ＭＭＩＣである帰還型増幅器１Ｃは、複数のＦＥＴを、整合回路を介して縦接続した多段増幅器であってもよい。
　帰還型増幅器１Ｃにおいて、第１の帰還回路ＦＢ１は、抵抗Ｒ１とキャパシタＣ１とが直列に接続された直列回路である。帰還型増幅器１Ａと同様に、抵抗Ｒ１には、帰還型増幅器１Ｃの入出力の反射特性を改善するため、帰還型増幅器１Ｃの入出力インピーダンスが適切な値になる抵抗値を有したものが用いられる。また、使用周波数帯域における低周波領域で帰還量を十分に与えるため、キャパシタＣ１には、抵抗Ｒ１の１／１０以下程度のインピーダンス値であるものが用いられる。
　また、キャパシタＣ１は、増幅用トランジスタＴ１のゲート端子とドレイン端子との間の直流を遮断するＤＣカット用のキャパシタとして用いられる。なお、増幅用トランジスタＴ１の直流バイアスに対して影響がなければ、すなわちゲート端子とドレイン端子との間の直流が許容範囲内であれば、帰還型増幅器１Ｃは、キャパシタＣ１を備えていなくてもよい。
　インダクタＬ２は、使用周波数帯域外の高周波領域において、入力端子２に入力される高周波信号の位相と出力端子３から出力される高周波信号の位相とを近づけるインダクタンス値であるものが用いられる。インダクタＬ２は、図８において破線の矢印Ａ３で示すように正帰還を与えて、帰還型増幅器１Ｃの利得が調整される。
　例えば、インダクタＬ２には、使用周波数帯域における高周波側端部の周波数の０．８倍から１．２倍までの周波数で増幅用トランジスタＴ２の出力容量Ｃｄｓと直列共振するインダクタンス値であるものが用いられる。インダクタＬ２を用いることにより、帰還型増幅器１Ｃは、入力端子２に入力される高周波信号の位相と、出力端子３から出力される高周波信号の位相とが同相付近となって、利得が上昇し、かつ雑音指数が低減する。
　なお、インダクタＬ２のインダクタンス値は、増幅用トランジスタＴ１のソース端子に接続されているインダクタＬ１のインダクタンス値よりも大きい値である。
　抵抗Ｒ２は、図８において一点鎖線の矢印Ｂ３で示すように、増幅用トランジスタＴ１と増幅用トランジスタＴ２が直列に接続された直列回路のうち、増幅用トランジスタＴ２のドレイン端子とキャパシタＣ１との間で、使用周波数帯域外の高周波領域における帰還型増幅器１Ｃの安定係数を調整するために用いられる。例えば、抵抗Ｒ２には、使用周波数帯域外の高周波領域で帰還型増幅器１Ｃの安定係数が所望の値となる抵抗値を有するものが用いられる。
　帰還型増幅器１Ｃにおいても、第３の帰還回路ＦＢ３である抵抗Ｒ２による損失が生じるが、インダクタＬ２の効果によって当該損失が相殺され、図５に示した実線ＮＦ２のような雑音指数となる。このように、帰還型増幅器１Ｃは、使用周波数帯域外の高周波領域で損失を与えて増幅特性を安定化させ、使用周波数帯域内で損失を低下させることで、使用周波数帯域での利得が向上し、かつ利得の平坦性を確保できる。
　帰還型増幅器１Ｃは、図８に示す構成要素を有することにより、実線Ｋ３が示す安定係数の周波数特性が得られ、実線Ｇ２が示す利得の周波数特性が得られ、実線ＮＦ２が示す雑音指数の周波数特性が得られ、実線Ｚ５が示すインピーダンスの絶対値の周波数特性が得られる。
　また、帰還型増幅器１Ｃが備える第３の帰還回路ＦＢ３は、図６に示した帰還型増幅器１Ｂと同様に、抵抗Ｒ２と伝送線路ＴＬ１との直列回路４であってもよい。直列回路４のインピーダンスの絶対値は、図７に示した実線Ｚ５のように、入力信号の周波数が高くなるにつれて低下する。このため、直列回路４のインピーダンスの絶対値は、抵抗Ｒ２のインピーダンスの絶対値よりも、インダクタＬ２のインピーダンスの絶対値との差分が小さくなる。インダクタＬ２のインピーダンスの絶対値との差分が小さくなるので、使用周波数帯域外の高周波領域において直列回路４を通る電力が大きくなり増幅特性が安定する。
　以上のように、実施の形態２に係る帰還型増幅器１Ｃは、キャパシタＣ２を介して接地されかつ抵抗Ｒ３を介して電源に接続されたゲート端子、ソース端子およびドレイン端子を有し、ゲート端子に入力された直流電圧によりソース端子とドレイン端子との間のコンダクタンスが制御される増幅用トランジスタＴ２を備える。増幅用トランジスタＴ２は、増幅用トランジスタＴ１と直列に接続される。増幅用トランジスタＴ１が有するドレイン端子は、増幅用トランジスタＴ２を介してインダクタＬ２に接続されている。カスコード接続された増幅用トランジスタＴ１および増幅用トランジスタＴ２を備えるので、帰還型増幅器１Ｃは、帰還型増幅器１Ａまたは１Ｂに比べて高い利得が得られる。さらに、帰還型増幅器１Ｃは、帰還型増幅器１、１Ａまたは１Ｂと同様に、高利得で低雑音指数の特性が得られ、かつ、高周波領域で増幅特性が不安定になることを防止できる。
　実施の形態１および２に係る帰還型増幅器がＧａＮ－ＭＭＩＣである場合を示したが、帰還型増幅器は、基板材料をＧａＡｓ等に変えるか、ＭＭＩＣではなく、ディスクリート部品等を用いた構造であってもよい。
　実施の形態１および２において、増幅用トランジスタが有する第１の端子（ソース端子）がインダクタＬ１を介して接地された帰還型増幅器を示したが、インダクタＬ１は必須ではなく、インダクタＬ１を介さずにソース端子を接地したものであってもよい。また、増幅用トランジスタには、セルフバイアス回路を用いてもよい。
　実施の形態１および２において、増幅用トランジスタＴ、Ｔ１またはＴ２がＦＥＴである場合を示したが、増幅用トランジスタＴ、Ｔ１またはＴ２は、バイポーラトランジスタであってもよい。この場合、制御端子がベース端子、第１の端子がエミッタ端子、第２の端子がコレクタ端子である。
　なお、各実施の形態の組み合わせまたは実施の形態のそれぞれの任意の構成要素の変形もしくは実施の形態のそれぞれにおいて任意の構成要素の省略が可能である。
　本開示に係る帰還型増幅器は、例えば、無線通信装置に利用可能である。
　１，１Ａ，１Ｂ，１Ｃ　帰還型増幅器、２　入力端子、３　出力端子、４　直列回路、Ｃ１，Ｃ２　キャパシタ、Ｃｄｓ　出力容量、ＦＢ１　第１の帰還回路、ＦＢ２　第２の帰還回路、ＦＢ３　第３の帰還回路、Ｌ１，Ｌ２　インダクタ、Ｒ１，Ｒ２，Ｒ３　抵抗、Ｔ，Ｔ１，Ｔ２　増幅用トランジスタ、ＴＬ１　伝送線路。

Claims (10)

  1. 　入力端子に接続された制御端子、第１の端子および第２の端子を有し、制御端子に入力された直流電圧により第１の端子と第２の端子との間のコンダクタンスが制御され、第１の端子が接地されている増幅用トランジスタと、
    　前記増幅用トランジスタが有する制御端子と第２の端子との間に負帰還を与える第１の帰還回路と、
    　出力端子と前記増幅用トランジスタが有する第２の端子との間に設けられ、かつ、前記第１の帰還回路と直列に接続されており、前記第１の帰還回路を介して前記増幅用トランジスタが有する制御端子と第２の端子との間に正帰還を与える第２の帰還回路と、
    　前記第１の帰還回路と直列に接続され、前記第２の帰還回路と並列に接続されており、使用周波数帯域外の高周波領域における帰還型増幅器の安定係数を調整するための第３の帰還回路と、を備えた
    　ことを特徴とする帰還型増幅器。
  2. 　前記第１の帰還回路は、レジスタンス性要素を含む回路である
    　ことを特徴とする請求項１に記載の帰還型増幅器。
  3. 　前記第１の帰還回路は、抵抗とキャパシタが直列に接続された直列回路である
    　ことを特徴とする請求項２に記載の帰還型増幅器。
  4. 　前記第３の帰還回路は、レジスタンス性要素を含む回路である
    　ことを特徴とする請求項３に記載の帰還型増幅器。
  5. 　前記第２の帰還回路は、リアクタンス性要素を含む回路である
    　ことを特徴とする請求項４に記載の帰還型増幅器。
  6. 　前記第３の帰還回路におけるインピーダンスの絶対値は、カットオフ周波数以下では、前記第２の帰還回路におけるインピーダンスの絶対値よりも大きく、
    　両インピーダンスの絶対値の差分は、入力信号の周波数が高くなるにつれて小さくなる
    　ことを特徴とする請求項５に記載の帰還型増幅器。
  7. 　前記第２の帰還回路は、前記増幅用トランジスタが有する第２の端子と前記出力端子との間に直列に接続されたインダクタであり、
    　当該第２の帰還回路におけるインピーダンスの絶対値は、入力信号の周波数が高くなるにつれて増加する
    　ことを特徴とする請求項６に記載の帰還型増幅器。
  8. 　前記第３の帰還回路におけるインピーダンスの絶対値は、入力信号の周波数が高くなるにつれて減少する
    　ことを特徴とする請求項７に記載の帰還型増幅器。
  9. 　前記第２の帰還回路は、前記増幅用トランジスタが有する第２の端子と前記出力端子との間に直列に接続されたインダクタであり、
    　当該第２の帰還回路は、前記使用周波数帯域における高周波領域で出力容量と直列共振する
    　ことを特徴とする請求項８に記載の帰還型増幅器。
  10. 　キャパシタを介して接地されかつ抵抗を介して電源に接続された制御端子、第１の端子および第２の端子を有し、制御端子に入力された直流電圧により第１の端子と第２の端子との間のコンダクタンスが制御される一つまたは複数のトランジスタを備え、
    　一つまたは複数の前記トランジスタは、前記増幅用トランジスタと直列に接続され、
    　前記増幅用トランジスタが有する第２の端子は、一つまたは複数の前記トランジスタを介して前記第２の帰還回路に接続されている
    　ことを特徴とする請求項１から請求項９のいずれか１項に記載の帰還型増幅器。
PCT/JP2022/024252 2022-06-17 2022-06-17 帰還型増幅器 WO2023243068A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2024517028A JPWO2023243068A1 (ja) 2022-06-17 2022-06-17
PCT/JP2022/024252 WO2023243068A1 (ja) 2022-06-17 2022-06-17 帰還型増幅器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/024252 WO2023243068A1 (ja) 2022-06-17 2022-06-17 帰還型増幅器

Publications (1)

Publication Number Publication Date
WO2023243068A1 true WO2023243068A1 (ja) 2023-12-21

Family

ID=89192627

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/024252 WO2023243068A1 (ja) 2022-06-17 2022-06-17 帰還型増幅器

Country Status (2)

Country Link
JP (1) JPWO2023243068A1 (ja)
WO (1) WO2023243068A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05110343A (ja) * 1991-10-19 1993-04-30 Anritsu Corp 広帯域増幅器
JPH08162859A (ja) * 1994-11-29 1996-06-21 Hitachi Ltd 多段増幅器
JPH0983269A (ja) * 1995-09-20 1997-03-28 Fujitsu Ltd バイアス回路
KR20180029787A (ko) * 2016-09-13 2018-03-21 한국전자통신연구원 병렬 피드백 회로를 갖는 광대역 증폭기 및 이를 포함하는 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05110343A (ja) * 1991-10-19 1993-04-30 Anritsu Corp 広帯域増幅器
JPH08162859A (ja) * 1994-11-29 1996-06-21 Hitachi Ltd 多段増幅器
JPH0983269A (ja) * 1995-09-20 1997-03-28 Fujitsu Ltd バイアス回路
KR20180029787A (ko) * 2016-09-13 2018-03-21 한국전자통신연구원 병렬 피드백 회로를 갖는 광대역 증폭기 및 이를 포함하는 장치

Also Published As

Publication number Publication date
JPWO2023243068A1 (ja) 2023-12-21

Similar Documents

Publication Publication Date Title
US8354882B2 (en) Doherty amplifier with input network optimized for MMIC
US6864742B2 (en) Application of the doherty amplifier as a predistortion circuit for linearizing microwave amplifiers
US7852153B1 (en) High efficiency linear microwave power amplifier
JP2001223539A (ja) アクティブフィードフォワード型プレディストーションに基づく線形電力増幅器
JPH09205328A (ja) モノリシックの同調可能なｈｂｔ能動的フィードバックを有する低ノイズ・低歪ｈｅｍｔの低ノイズ増幅器
US5455968A (en) Variable power amplifier
JPH06310954A (ja) 半導体電力増幅集積回路
JP3405401B2 (ja) 前置補償型線形化器および線形化増幅器
US5051705A (en) Gain-tilt amplifier
KR102133926B1 (ko) 낮은 위상 변화를 갖는 광대역 가변 이득 증폭기
US20020186082A1 (en) Predistortion type linearizer controlled by two control voltages
JPH08162859A (ja) 多段増幅器
KR102585866B1 (ko) 공통 게이트 증폭 회로 및 그것을 이용한 전력 증폭기
US4849710A (en) Temperature compensated high gain FET amplifier
JP6305657B1 (ja) ダイオードリニアライザ
WO2002019518A1 (fr) Amplificateur a plusieurs etages
WO2023243068A1 (ja) 帰還型増幅器
JPH04238407A (ja) 可変利得増幅器
CN115412036A (zh) 用于短距离无线通信的高线性宽带功率放大器
KR20240070517A (ko) 광대역 선형화 기능을 갖는 평형 증폭기
JP3319252B2 (ja) 歪補償回路
JP2006245843A (ja) 可変利得増幅器
WO2020235093A1 (ja) ドハティ増幅器
US5017887A (en) High frequency IC power amplifier
JPH0575357A (ja) 低雑音増幅器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22946884

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2024517028

Country of ref document: JP

Kind code of ref document: A