JPH0982707A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0982707A JPH0982707A JP23743195A JP23743195A JPH0982707A JP H0982707 A JPH0982707 A JP H0982707A JP 23743195 A JP23743195 A JP 23743195A JP 23743195 A JP23743195 A JP 23743195A JP H0982707 A JPH0982707 A JP H0982707A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor device
- plated
- plated wiring
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 メッキ配線をパッシベーション膜で覆って
も、パッシベーション膜の剥離を可及的に防止する。 【解決手段】 半導体基板上に形成された第1の配線2
と、前記第1の配線の上表面の一部及び側面、あるいは
前記第1の配線の側面を覆うように形成された絶縁膜6
と、前記第1の配線上に形成されたメッキ配線10と、
このメッキ配線を覆うように形成されたパッシベーショ
ン膜12と、が備えられたことを特徴とする。
も、パッシベーション膜の剥離を可及的に防止する。 【解決手段】 半導体基板上に形成された第1の配線2
と、前記第1の配線の上表面の一部及び側面、あるいは
前記第1の配線の側面を覆うように形成された絶縁膜6
と、前記第1の配線上に形成されたメッキ配線10と、
このメッキ配線を覆うように形成されたパッシベーショ
ン膜12と、が備えられたことを特徴とする。
Description
【0001】
【発明の属する技術分野】本発明はメッキ配線を有する
半導体装置に関する。
半導体装置に関する。
【0002】
【従来の技術】近年、移動体通信分野の拡大に伴い、高
周波用半導体増幅器の需要は増加している。しかも、移
動体通信という観点から携帯性が重要視されるため、移
動体通信端末の重量を支配するバッテリーの小型化が重
要となり、移動体通信端末そのものの低消費電力化が必
須となる。低消費電力化には配線の低抵抗化による電力
損失の低減が効果的であり、低抵抗なAuを用いたメッ
キ配線が利用されることが多い。
周波用半導体増幅器の需要は増加している。しかも、移
動体通信という観点から携帯性が重要視されるため、移
動体通信端末の重量を支配するバッテリーの小型化が重
要となり、移動体通信端末そのものの低消費電力化が必
須となる。低消費電力化には配線の低抵抗化による電力
損失の低減が効果的であり、低抵抗なAuを用いたメッ
キ配線が利用されることが多い。
【0003】このメッキ配線を有する従来の半導体装置
の製造工程を図8を参照して説明する。まず図示しない
半導体基板上に下層配線2を形成し、この下層配線2を
覆うようにメッキ配線用の下地金属膜4を形成する(図
8(a)参照)。続いて基板全面にフォトレジストの厚
膜8を塗布し、このレジスト膜8にメッキ配線用の溝を
フォトリソグラフィ技術を用いて形成する(図8(a)
参照)。そしてレジスト膜8に溝が形成された半導体基
板8を電解液中に浸漬して電界15を印加することによ
って上記溝中にメッキ配線10を成長させる。このと
き、メッキを成長させるための電界15は電解液中の正
電極から負荷となる上記溝の底面に存在する下地金属層
4に向って一様に存在する(図8(a)参照)。このた
め、メッキ配線10も上記一様な電界に沿って均一に成
長し、一般に図8(b)に示すようにメッキ配線10の
上面は下地金属4に対し平行な面となる。これにより、
レジスト8を剥離して形成されたメッキ配線10の断面
は図8(c)に示すように矩形もしくは台形となり、メ
ッキ配線10の側面と上面との接合部10aには角が存
在する。
の製造工程を図8を参照して説明する。まず図示しない
半導体基板上に下層配線2を形成し、この下層配線2を
覆うようにメッキ配線用の下地金属膜4を形成する(図
8(a)参照)。続いて基板全面にフォトレジストの厚
膜8を塗布し、このレジスト膜8にメッキ配線用の溝を
フォトリソグラフィ技術を用いて形成する(図8(a)
参照)。そしてレジスト膜8に溝が形成された半導体基
板8を電解液中に浸漬して電界15を印加することによ
って上記溝中にメッキ配線10を成長させる。このと
き、メッキを成長させるための電界15は電解液中の正
電極から負荷となる上記溝の底面に存在する下地金属層
4に向って一様に存在する(図8(a)参照)。このた
め、メッキ配線10も上記一様な電界に沿って均一に成
長し、一般に図8(b)に示すようにメッキ配線10の
上面は下地金属4に対し平行な面となる。これにより、
レジスト8を剥離して形成されたメッキ配線10の断面
は図8(c)に示すように矩形もしくは台形となり、メ
ッキ配線10の側面と上面との接合部10aには角が存
在する。
【0004】
【発明が解決しようとする課題】このようなメッキ配線
を有する半導体装置の最上層の配線上には、その保護を
目的としてパッシベーション膜と呼ばれる酸化膜を堆積
することが多い。しかし、上述のようにしてメッキ配線
を形成した場合には、図9(a)に示すようにメッキ配
線10を構成する金属とパッシベーション膜12の熱膨
脹係数の違いから、パッシベーション膜12の堆積熱工
程において、パッシベーション膜12に引張り応力が作
用しパッシベーション膜12のメッキ配線10の側面と
上面との接合部10aに対応する部分に応力が集中す
る。このため図9(b)に示すようにこの部分にクラッ
ク18が発生しやすく、パッシベーション膜12が剥が
れるという問題があった。
を有する半導体装置の最上層の配線上には、その保護を
目的としてパッシベーション膜と呼ばれる酸化膜を堆積
することが多い。しかし、上述のようにしてメッキ配線
を形成した場合には、図9(a)に示すようにメッキ配
線10を構成する金属とパッシベーション膜12の熱膨
脹係数の違いから、パッシベーション膜12の堆積熱工
程において、パッシベーション膜12に引張り応力が作
用しパッシベーション膜12のメッキ配線10の側面と
上面との接合部10aに対応する部分に応力が集中す
る。このため図9(b)に示すようにこの部分にクラッ
ク18が発生しやすく、パッシベーション膜12が剥が
れるという問題があった。
【0005】本発明は上記事情を考慮してなされたもの
であって、メッキ配線をパッシベーション膜が覆っても
パッシベーション膜が剥がれるのを可及的に防止するこ
とのできる半導体装置を提供することを目的とする。
であって、メッキ配線をパッシベーション膜が覆っても
パッシベーション膜が剥がれるのを可及的に防止するこ
とのできる半導体装置を提供することを目的とする。
【0006】
【課題を解決するための手段】本発明による半導体装置
の第1の態様は、半導体基板上に形成された第1の配線
と、前記第1の配線の上表面の一部及び側面、あるいは
前記第1の配線の側面を覆うように形成された絶縁膜
と、前記第1の配線上に形成されたメッキ配線と、この
メッキ配線を覆うように形成されたパッシベーション膜
と、が備えられたことを特徴とする。
の第1の態様は、半導体基板上に形成された第1の配線
と、前記第1の配線の上表面の一部及び側面、あるいは
前記第1の配線の側面を覆うように形成された絶縁膜
と、前記第1の配線上に形成されたメッキ配線と、この
メッキ配線を覆うように形成されたパッシベーション膜
と、が備えられたことを特徴とする。
【0007】また本発明による半導体装置の第2の態様
は、前記メッキ配線の縦断面が順テーパ形状であるよう
に構成されていることを特徴とする。
は、前記メッキ配線の縦断面が順テーパ形状であるよう
に構成されていることを特徴とする。
【0008】
【発明の実施の形態】本発明による半導体装置の実施の
形態を図面を参照して説明する。図1に本発明による半
導体装置の第1の実施の形態の構成断面図を示す。この
実施の形態の半導体装置は、図示しない半導体基板上に
形成された下層配線2の側面と上面に下地金属膜4およ
び絶縁膜6が積層されている。そして、下地金属膜4お
よび絶縁膜6は下層配線2の上面のほぼ中央に開口部を
有し、この開口部からメッキ配線10が成長するように
形成されている。つまり、下層配線の上面端部は下地金
属膜4及び絶縁膜6で覆われており、下層配線幅よりも
小さい開口部を設けている。またメッキ配線10および
下層配線4の側部を覆うようにパッシベーション膜12
が形成されている。したがって下層配線2とメッキ配線
10との接触面積(電気的接続面積)S1 はメッキ配線
の最大横断面積S2 よりも小さくなるように構成されて
いる。このため、メッキ配線10の上面と側面とのなす
角が丸みをおびた形状となっている。
形態を図面を参照して説明する。図1に本発明による半
導体装置の第1の実施の形態の構成断面図を示す。この
実施の形態の半導体装置は、図示しない半導体基板上に
形成された下層配線2の側面と上面に下地金属膜4およ
び絶縁膜6が積層されている。そして、下地金属膜4お
よび絶縁膜6は下層配線2の上面のほぼ中央に開口部を
有し、この開口部からメッキ配線10が成長するように
形成されている。つまり、下層配線の上面端部は下地金
属膜4及び絶縁膜6で覆われており、下層配線幅よりも
小さい開口部を設けている。またメッキ配線10および
下層配線4の側部を覆うようにパッシベーション膜12
が形成されている。したがって下層配線2とメッキ配線
10との接触面積(電気的接続面積)S1 はメッキ配線
の最大横断面積S2 よりも小さくなるように構成されて
いる。このため、メッキ配線10の上面と側面とのなす
角が丸みをおびた形状となっている。
【0009】次にこの第1の実施の形態の半導体装置の
製法を図2および図3を参照して説明する。
製法を図2および図3を参照して説明する。
【0010】まず図示しない半導体基板上にTi,M
o,Au,Tiの順に積層し、パターニングすることに
よって下層配線2を形成し、続いてメッキ配線用の下地
金属となるTiおよびWの積層膜4を基板全面に堆積
し、その後、メッキ成長用の開口を形成するための例え
ばSiO2 からなる絶縁膜6を常圧CVD(Chemical V
apour Deposition)法により形成する(図2(a)参
照)。
o,Au,Tiの順に積層し、パターニングすることに
よって下層配線2を形成し、続いてメッキ配線用の下地
金属となるTiおよびWの積層膜4を基板全面に堆積
し、その後、メッキ成長用の開口を形成するための例え
ばSiO2 からなる絶縁膜6を常圧CVD(Chemical V
apour Deposition)法により形成する(図2(a)参
照)。
【0011】次にレジストを基板全面に塗布し、メッキ
配線パターンの線幅よりも細い線幅を有するマスクを用
いてフォトリソグラフィー技術によりパターニングを行
い、金属メッキ用の溝9aを有する厚膜のレジストパタ
ーン7を形成する(図2(b)参照)。続いてこのレジ
ストパターン7をマスクにして異方性エッチング、例え
ばCF4 系のガスを用いた反応性イオンエッチングを行
って、絶縁膜6および下地金属4に開口部9bを設ける
とともに同一条件を用いて、下層配線2の上部Ti層を
除去する。このエッチングにより下層配線2のAu層を
露出させ、同一材料のAuメッキ配線との密着性を高め
る(図2(b)参照)。
配線パターンの線幅よりも細い線幅を有するマスクを用
いてフォトリソグラフィー技術によりパターニングを行
い、金属メッキ用の溝9aを有する厚膜のレジストパタ
ーン7を形成する(図2(b)参照)。続いてこのレジ
ストパターン7をマスクにして異方性エッチング、例え
ばCF4 系のガスを用いた反応性イオンエッチングを行
って、絶縁膜6および下地金属4に開口部9bを設ける
とともに同一条件を用いて、下層配線2の上部Ti層を
除去する。このエッチングにより下層配線2のAu層を
露出させ、同一材料のAuメッキ配線との密着性を高め
る(図2(b)参照)。
【0012】続いてレジストパターン7を除去した後、
レジストパターン7の溝よりも広い溝を有するメッキ配
線用のレジストパターン8を形成し、その後、電解メッ
キ法によりAuメッキを上記開口部11および溝内に成
長させメッキ配線10を形成する(図2(c)参照)。
このように絶縁膜6に開口部9bを設けた場合のメッキ
配線成長時の電界は図5(a)に示すようになる。すな
わち電解液中の正電極から下地金属4に向かうように電
気力線20が形成される。そして一般に電界の等電位面
は電気力線に垂直となるから、電解メッキが図5に示す
電界に沿って成長することを考えると、成長されたメッ
キ配線の断面形状は等電位面25と同じように上底と側
辺の間の角が丸まった形状となる(図5(b)参照)。
レジストパターン7の溝よりも広い溝を有するメッキ配
線用のレジストパターン8を形成し、その後、電解メッ
キ法によりAuメッキを上記開口部11および溝内に成
長させメッキ配線10を形成する(図2(c)参照)。
このように絶縁膜6に開口部9bを設けた場合のメッキ
配線成長時の電界は図5(a)に示すようになる。すな
わち電解液中の正電極から下地金属4に向かうように電
気力線20が形成される。そして一般に電界の等電位面
は電気力線に垂直となるから、電解メッキが図5に示す
電界に沿って成長することを考えると、成長されたメッ
キ配線の断面形状は等電位面25と同じように上底と側
辺の間の角が丸まった形状となる(図5(b)参照)。
【0013】また、メッキ配線の成長速度はメッキ成長
時の電流量に比例する。すなわち、メッキ金属自体の持
つ低抵抗値により、図2に示すメッキ成長用の開口部9
bからの距離が大きいほどその点における電流値は減少
する。したがって上述のような開口部9bを設けた場
合、メッキパターン溝9aの側辺部ではメッキ配線の成
長速度は遅くなり、メッキ配線10の断面形状は上底と
側辺の間の角が丸まった形状となる。
時の電流量に比例する。すなわち、メッキ金属自体の持
つ低抵抗値により、図2に示すメッキ成長用の開口部9
bからの距離が大きいほどその点における電流値は減少
する。したがって上述のような開口部9bを設けた場
合、メッキパターン溝9aの側辺部ではメッキ配線の成
長速度は遅くなり、メッキ配線10の断面形状は上底と
側辺の間の角が丸まった形状となる。
【0014】このようにしてメッキ配線10を形成した
後、図3(a)に示すようにレジストパターン8を除去
する。続いて反応性イオンエッチングを用いて絶縁膜6
および下地金属4をエッチングすることにより下層配線
4の側面に下地金属4および絶縁膜6からなる側壁を形
成する(図3(b)参照)。
後、図3(a)に示すようにレジストパターン8を除去
する。続いて反応性イオンエッチングを用いて絶縁膜6
および下地金属4をエッチングすることにより下層配線
4の側面に下地金属4および絶縁膜6からなる側壁を形
成する(図3(b)参照)。
【0015】次いで例えばSiNからなるパッシベーシ
ョン膜12をCVD法を用いて形成する(図3(c)参
照)。この際、メッキ配線10の角部が丸みを帯びてい
るため、従来、パッシベーション膜12のメッキ配線1
0の角部に対応する部分に生じていた応力集中を図4に
示すように分散することが可能となり、パッシベーショ
ン膜12のクラックの発生を抑え、パッシベーション膜
12の剥離を防止することができる。
ョン膜12をCVD法を用いて形成する(図3(c)参
照)。この際、メッキ配線10の角部が丸みを帯びてい
るため、従来、パッシベーション膜12のメッキ配線1
0の角部に対応する部分に生じていた応力集中を図4に
示すように分散することが可能となり、パッシベーショ
ン膜12のクラックの発生を抑え、パッシベーション膜
12の剥離を防止することができる。
【0016】次に本発明による半導体装置の第2の実施
の形態を図6を参照して説明する。図6はこの実施の形
態の半導体装置の製造工程断面図である。この実施の形
態の半導体装置は、図1に示す第1の実施の形態の半導
体装置において、メッキ配線10の断面を下から上に行
くに従って細くなるようにテーパ状にしたものである。
この実施の形態の半導体装置は次のようにして形成され
る。
の形態を図6を参照して説明する。図6はこの実施の形
態の半導体装置の製造工程断面図である。この実施の形
態の半導体装置は、図1に示す第1の実施の形態の半導
体装置において、メッキ配線10の断面を下から上に行
くに従って細くなるようにテーパ状にしたものである。
この実施の形態の半導体装置は次のようにして形成され
る。
【0017】まず図示しない半導体基板上に下層配線
2、下地金属膜4、絶縁膜6を形成するまでは図2に示
す第1の実施の形態の製法と同様にして行う。絶縁膜6
の形成後、イメージリバース型レジストを塗布し、メッ
キ配線用マスクを用いてフォトリソグラフィー技術によ
りレジストに縦断面が逆テーパ形状を示すようなメッキ
配線用のパターン溝9aを有するレジストパターン11
を形成する(図6(a)参照)。このとき、イメージリ
バース型レジストを用いて順テーパも作れるが本実施の
形態の製法では、露光、現象、加熱条件を逆テーパとな
るようにしている。パターン溝9aの縦断面は逆テーパ
形状を有しており、パターン溝9aの上部はメッキ配線
パターンよりも狭くなっている。続いてCF4 系のガス
を用いた反応性イオンエッチング法により異方性エッチ
ングを行い、絶縁膜6、下地金属4に開口部9bを設け
るとともに、および下層配線2上のTi層をエッチング
し、下層配線2のAu層を露出させる(図6(a)参
照)。
2、下地金属膜4、絶縁膜6を形成するまでは図2に示
す第1の実施の形態の製法と同様にして行う。絶縁膜6
の形成後、イメージリバース型レジストを塗布し、メッ
キ配線用マスクを用いてフォトリソグラフィー技術によ
りレジストに縦断面が逆テーパ形状を示すようなメッキ
配線用のパターン溝9aを有するレジストパターン11
を形成する(図6(a)参照)。このとき、イメージリ
バース型レジストを用いて順テーパも作れるが本実施の
形態の製法では、露光、現象、加熱条件を逆テーパとな
るようにしている。パターン溝9aの縦断面は逆テーパ
形状を有しており、パターン溝9aの上部はメッキ配線
パターンよりも狭くなっている。続いてCF4 系のガス
を用いた反応性イオンエッチング法により異方性エッチ
ングを行い、絶縁膜6、下地金属4に開口部9bを設け
るとともに、および下層配線2上のTi層をエッチング
し、下層配線2のAu層を露出させる(図6(a)参
照)。
【0018】次に電解メッキ法を用いて上記開口部9b
およびパターン溝9aにAuからなるメッキ配線10を
成長させ(図6(b)参照)、その後レジストパターン
11を剥離する(図6(c)参照)。するとメッキ配線
10の縦断面形状は順テーパ形状をしており、上面と側
辺の間の角が丸まっていた。
およびパターン溝9aにAuからなるメッキ配線10を
成長させ(図6(b)参照)、その後レジストパターン
11を剥離する(図6(c)参照)。するとメッキ配線
10の縦断面形状は順テーパ形状をしており、上面と側
辺の間の角が丸まっていた。
【0019】続いて反応性イオンエッチングを用いて絶
縁膜6および下地金属膜4をエッチングし、下層配線2
の側面に下地金属膜4および絶縁膜6からなる側壁を形
成する(図6(d)参照)。その後、例えばSiNから
なるパッシベーション膜12をCVD法を用いて堆積す
る。
縁膜6および下地金属膜4をエッチングし、下層配線2
の側面に下地金属膜4および絶縁膜6からなる側壁を形
成する(図6(d)参照)。その後、例えばSiNから
なるパッシベーション膜12をCVD法を用いて堆積す
る。
【0020】このようにして形成された第2の実施の形
態の半導体装置においては、メッキ配線10の下層配線
2との電気的接続面積がメッキ配線の横断面積の最大値
より小さくなるように構成されているためメッキ配線1
0の角部が丸くなるように形成され、パッシベーション
膜の剥離を可及的に防止することができる。
態の半導体装置においては、メッキ配線10の下層配線
2との電気的接続面積がメッキ配線の横断面積の最大値
より小さくなるように構成されているためメッキ配線1
0の角部が丸くなるように形成され、パッシベーション
膜の剥離を可及的に防止することができる。
【0021】また、メッキ配線10の縦断面形状は順テ
ーパ形状であるため、第1の実施の形態の半導体装置に
比べてパッシベーション膜12とメッキ配線10との密
着性は更に良くなる。
ーパ形状であるため、第1の実施の形態の半導体装置に
比べてパッシベーション膜12とメッキ配線10との密
着性は更に良くなる。
【0022】次に本発明による半導体装置の第3の実施
の形態を図7を参照して説明する。図7は第3の実施の
形態の半導体装置の製造工程断面図である。この実施の
形態の半導体装置は次のようにして形成される。まず、
図示しない半導体基板上にTi,Mo,Au,Tiの順
に積層しパターニングすることによって下層配線2を形
成するとし、続いてメッキ配線成長用の下地金属となる
AuおよびTiの積層膜4を基板全面に堆積し、その
後、例えばSiO2 からなる絶縁膜6をCVD法を用い
て堆積する(図7(a)参照)。
の形態を図7を参照して説明する。図7は第3の実施の
形態の半導体装置の製造工程断面図である。この実施の
形態の半導体装置は次のようにして形成される。まず、
図示しない半導体基板上にTi,Mo,Au,Tiの順
に積層しパターニングすることによって下層配線2を形
成するとし、続いてメッキ配線成長用の下地金属となる
AuおよびTiの積層膜4を基板全面に堆積し、その
後、例えばSiO2 からなる絶縁膜6をCVD法を用い
て堆積する(図7(a)参照)。
【0023】次に異方性エッチを用いて絶縁膜6をエッ
チングし、下層配線2の側部に側壁6aを形成する(図
7(b)参照)。なお、下地金属4は表面の層がAuで
あるため、エッチングされない。
チングし、下層配線2の側部に側壁6aを形成する(図
7(b)参照)。なお、下地金属4は表面の層がAuで
あるため、エッチングされない。
【0024】続いて基板全面にフォトレジストを塗布
し、パターニングすることによって、下層配線2を覆う
領域を含み、上記側壁6aに端がかかるような開口部を
有するメッキ配線用のレジストパターン13を形成する
(図7(c)参照)。その後、電解メッキ法を行うこと
によって、上記開口部内にAuメッキを成長させ、メッ
キ配線10を形成する(図7(c)参照)。続いてレジ
ストパターン13を剥離し、メッキ配線10下の下地金
属4以外の下地金属4をイオンミリング(イオンを当て
て物理的に削る方法)により除去する(図7(d)参
照)。最後にパッシベーション膜12を例えばCVD法
により堆積し、半導体装置を完成する。
し、パターニングすることによって、下層配線2を覆う
領域を含み、上記側壁6aに端がかかるような開口部を
有するメッキ配線用のレジストパターン13を形成する
(図7(c)参照)。その後、電解メッキ法を行うこと
によって、上記開口部内にAuメッキを成長させ、メッ
キ配線10を形成する(図7(c)参照)。続いてレジ
ストパターン13を剥離し、メッキ配線10下の下地金
属4以外の下地金属4をイオンミリング(イオンを当て
て物理的に削る方法)により除去する(図7(d)参
照)。最後にパッシベーション膜12を例えばCVD法
により堆積し、半導体装置を完成する。
【0025】このようにして形成された第3の実施の形
態の半導体装置においては、メッキ配線10の下層配線
2との電気的接続面積がメッキ配線の横断面積の最大値
よりも小さくなるように構成されているためメッキ配線
10は上面と側面との角が丸くなるように形成され、第
1の実施の形態の半導体装置と同様にパッシベーション
膜12の剥離を可及的に防止することができる。
態の半導体装置においては、メッキ配線10の下層配線
2との電気的接続面積がメッキ配線の横断面積の最大値
よりも小さくなるように構成されているためメッキ配線
10は上面と側面との角が丸くなるように形成され、第
1の実施の形態の半導体装置と同様にパッシベーション
膜12の剥離を可及的に防止することができる。
【0026】
【発明の効果】以上述べたように本発明によれば、メッ
キ配線をパッシベーション膜で覆ってもパッシベーショ
ン膜が剥離するのを可及的に防止することができる。
キ配線をパッシベーション膜で覆ってもパッシベーショ
ン膜が剥離するのを可及的に防止することができる。
【図1】本発明による半導体装置の第1の実施の形態の
構成を示す断面図。
構成を示す断面図。
【図2】第1の実施の形態の半導体装置の製造工程を示
す工程断面図。
す工程断面図。
【図3】第1の実施の形態の半導体装置の製造工程を示
す工程断面図。
す工程断面図。
【図4】本発明の作用を説明する説明図。
【図5】本発明の作用効果を説明する説明図。
【図6】本発明による半導体装置の第2の実施の形態の
製法を示す工程断面図。
製法を示す工程断面図。
【図7】本発明による半導体装置の第3の実施の形態の
製法を示す工程断面図。
製法を示す工程断面図。
【図8】従来の半導体装置の製造工程断面図。
【図9】従来の半導体装置の問題点を説明する図。
2 下層配線 4 下地金属 6 絶縁膜 7 レジストパターン 8 レジストパターン 9a 溝 9b 開孔 10 メッキ配線 11 レジストパターン(イメージリバース型レジス
ト) 12 パッシベーション膜 13 レジストパターン
ト) 12 パッシベーション膜 13 レジストパターン
Claims (2)
- 【請求項1】半導体基板上に形成された第1の配線と、
前記第1の配線の上表面の一部及び側面、あるいは前記
第1の配線の側面を覆うように形成された絶縁膜と、前
記第1の配線上に形成されたメッキ配線と、このメッキ
配線を覆うように形成されたパッシベーション膜と、が
備えられたことを特徴とする半導体装置。 - 【請求項2】前記メッキ配線の縦断面が順テーパ形状で
あるように構成されていることを特徴とする請求項1記
載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23743195A JPH0982707A (ja) | 1995-09-14 | 1995-09-14 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23743195A JPH0982707A (ja) | 1995-09-14 | 1995-09-14 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0982707A true JPH0982707A (ja) | 1997-03-28 |
Family
ID=17015262
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23743195A Pending JPH0982707A (ja) | 1995-09-14 | 1995-09-14 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0982707A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2015136974A1 (ja) * | 2014-03-14 | 2017-04-06 | 日立オートモティブシステムズ株式会社 | 電磁式弁 |
-
1995
- 1995-09-14 JP JP23743195A patent/JPH0982707A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2015136974A1 (ja) * | 2014-03-14 | 2017-04-06 | 日立オートモティブシステムズ株式会社 | 電磁式弁 |
US10190555B2 (en) | 2014-03-14 | 2019-01-29 | Hitachi Automotive Systems, Ltd. | Electromagnetic valve |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0334525A1 (en) | Method of etching a layer including polysilicon | |
JPH05206064A (ja) | 半導体装置の製造方法 | |
JPH07321194A (ja) | 半導体装置の素子分離層の形成方法 | |
EP0050972B1 (en) | Method of manufacturing a semiconductor device with an interconnection electrode layer | |
US6194257B1 (en) | Fabrication method of gate electrode having dual gate insulating film | |
JPH0982707A (ja) | 半導体装置 | |
JP3126862B2 (ja) | 金属パターンの形成方法 | |
JP3243975B2 (ja) | 半導体装置の製造方法 | |
JPS63260134A (ja) | スル−・ホ−ルの形成方法 | |
JPH09237567A (ja) | 冷陰極素子及びその製造方法 | |
JPH02110934A (ja) | コンタクト電極用窓の形成方法 | |
JP3417829B2 (ja) | 半導体装置の製造方法 | |
JPS61222235A (ja) | 半導体装置の製造方法 | |
JPS5817689A (ja) | ジヨセフソン回路の製造方法 | |
JP4072248B2 (ja) | 半導体装置の製造方法 | |
JPH11233611A (ja) | 半導体デバイスの隔離領域形成方法 | |
JPS61107740A (ja) | 半導体装置の製造方法 | |
JPS628030B2 (ja) | ||
JPS6225425A (ja) | 表面保護膜のエツチング方法 | |
JPH09270463A (ja) | コンタクト孔の形成方法 | |
JPH04102321A (ja) | 半導体装置の製造方法 | |
JPS6020563A (ja) | 半導体装置の製造方法 | |
JPH0669033B2 (ja) | 半導体装置の製造方法 | |
JPH0748494B2 (ja) | 半導体装置の製造方法 | |
JPH04213860A (ja) | 半導体装置 |