JPH0982707A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0982707A JPH0982707A JP23743195A JP23743195A JPH0982707A JP H0982707 A JPH0982707 A JP H0982707A JP 23743195 A JP23743195 A JP 23743195A JP 23743195 A JP23743195 A JP 23743195A JP H0982707 A JPH0982707 A JP H0982707A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor device
- plated
- plated wiring
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 メッキ配線をパッシベーション膜で覆って
も、パッシベーション膜の剥離を可及的に防止する。 【解決手段】 半導体基板上に形成された第１の配線２
と、前記第１の配線の上表面の一部及び側面、あるいは
前記第１の配線の側面を覆うように形成された絶縁膜６
と、前記第１の配線上に形成されたメッキ配線１０と、
このメッキ配線を覆うように形成されたパッシベーショ
ン膜１２と、が備えられたことを特徴とする。
も、パッシベーション膜の剥離を可及的に防止する。 【解決手段】 半導体基板上に形成された第１の配線２
と、前記第１の配線の上表面の一部及び側面、あるいは
前記第１の配線の側面を覆うように形成された絶縁膜６
と、前記第１の配線上に形成されたメッキ配線１０と、
このメッキ配線を覆うように形成されたパッシベーショ
ン膜１２と、が備えられたことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明はメッキ配線を有する
半導体装置に関する。
半導体装置に関する。
【０００２】
【従来の技術】近年、移動体通信分野の拡大に伴い、高
周波用半導体増幅器の需要は増加している。しかも、移
動体通信という観点から携帯性が重要視されるため、移
動体通信端末の重量を支配するバッテリーの小型化が重
要となり、移動体通信端末そのものの低消費電力化が必
須となる。低消費電力化には配線の低抵抗化による電力
損失の低減が効果的であり、低抵抗なＡｕを用いたメッ
キ配線が利用されることが多い。
周波用半導体増幅器の需要は増加している。しかも、移
動体通信という観点から携帯性が重要視されるため、移
動体通信端末の重量を支配するバッテリーの小型化が重
要となり、移動体通信端末そのものの低消費電力化が必
須となる。低消費電力化には配線の低抵抗化による電力
損失の低減が効果的であり、低抵抗なＡｕを用いたメッ
キ配線が利用されることが多い。
【０００３】このメッキ配線を有する従来の半導体装置
の製造工程を図８を参照して説明する。まず図示しない
半導体基板上に下層配線２を形成し、この下層配線２を
覆うようにメッキ配線用の下地金属膜４を形成する（図
８（ａ）参照）。続いて基板全面にフォトレジストの厚
膜８を塗布し、このレジスト膜８にメッキ配線用の溝を
フォトリソグラフィ技術を用いて形成する（図８（ａ）
参照）。そしてレジスト膜８に溝が形成された半導体基
板８を電解液中に浸漬して電界１５を印加することによ
って上記溝中にメッキ配線１０を成長させる。このと
き、メッキを成長させるための電界１５は電解液中の正
電極から負荷となる上記溝の底面に存在する下地金属層
４に向って一様に存在する（図８（ａ）参照）。このた
め、メッキ配線１０も上記一様な電界に沿って均一に成
長し、一般に図８（ｂ）に示すようにメッキ配線１０の
上面は下地金属４に対し平行な面となる。これにより、
レジスト８を剥離して形成されたメッキ配線１０の断面
は図８（ｃ）に示すように矩形もしくは台形となり、メ
ッキ配線１０の側面と上面との接合部１０ａには角が存
在する。
の製造工程を図８を参照して説明する。まず図示しない
半導体基板上に下層配線２を形成し、この下層配線２を
覆うようにメッキ配線用の下地金属膜４を形成する（図
８（ａ）参照）。続いて基板全面にフォトレジストの厚
膜８を塗布し、このレジスト膜８にメッキ配線用の溝を
フォトリソグラフィ技術を用いて形成する（図８（ａ）
参照）。そしてレジスト膜８に溝が形成された半導体基
板８を電解液中に浸漬して電界１５を印加することによ
って上記溝中にメッキ配線１０を成長させる。このと
き、メッキを成長させるための電界１５は電解液中の正
電極から負荷となる上記溝の底面に存在する下地金属層
４に向って一様に存在する（図８（ａ）参照）。このた
め、メッキ配線１０も上記一様な電界に沿って均一に成
長し、一般に図８（ｂ）に示すようにメッキ配線１０の
上面は下地金属４に対し平行な面となる。これにより、
レジスト８を剥離して形成されたメッキ配線１０の断面
は図８（ｃ）に示すように矩形もしくは台形となり、メ
ッキ配線１０の側面と上面との接合部１０ａには角が存
在する。
【０００４】
【発明が解決しようとする課題】このようなメッキ配線
を有する半導体装置の最上層の配線上には、その保護を
目的としてパッシベーション膜と呼ばれる酸化膜を堆積
することが多い。しかし、上述のようにしてメッキ配線
を形成した場合には、図９（ａ）に示すようにメッキ配
線１０を構成する金属とパッシベーション膜１２の熱膨
脹係数の違いから、パッシベーション膜１２の堆積熱工
程において、パッシベーション膜１２に引張り応力が作
用しパッシベーション膜１２のメッキ配線１０の側面と
上面との接合部１０ａに対応する部分に応力が集中す
る。このため図９（ｂ）に示すようにこの部分にクラッ
ク１８が発生しやすく、パッシベーション膜１２が剥が
れるという問題があった。
を有する半導体装置の最上層の配線上には、その保護を
目的としてパッシベーション膜と呼ばれる酸化膜を堆積
することが多い。しかし、上述のようにしてメッキ配線
を形成した場合には、図９（ａ）に示すようにメッキ配
線１０を構成する金属とパッシベーション膜１２の熱膨
脹係数の違いから、パッシベーション膜１２の堆積熱工
程において、パッシベーション膜１２に引張り応力が作
用しパッシベーション膜１２のメッキ配線１０の側面と
上面との接合部１０ａに対応する部分に応力が集中す
る。このため図９（ｂ）に示すようにこの部分にクラッ
ク１８が発生しやすく、パッシベーション膜１２が剥が
れるという問題があった。
【０００５】本発明は上記事情を考慮してなされたもの
であって、メッキ配線をパッシベーション膜が覆っても
パッシベーション膜が剥がれるのを可及的に防止するこ
とのできる半導体装置を提供することを目的とする。
であって、メッキ配線をパッシベーション膜が覆っても
パッシベーション膜が剥がれるのを可及的に防止するこ
とのできる半導体装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明による半導体装置
の第１の態様は、半導体基板上に形成された第１の配線
と、前記第１の配線の上表面の一部及び側面、あるいは
前記第１の配線の側面を覆うように形成された絶縁膜
と、前記第１の配線上に形成されたメッキ配線と、この
メッキ配線を覆うように形成されたパッシベーション膜
と、が備えられたことを特徴とする。
の第１の態様は、半導体基板上に形成された第１の配線
と、前記第１の配線の上表面の一部及び側面、あるいは
前記第１の配線の側面を覆うように形成された絶縁膜
と、前記第１の配線上に形成されたメッキ配線と、この
メッキ配線を覆うように形成されたパッシベーション膜
と、が備えられたことを特徴とする。
【０００７】また本発明による半導体装置の第２の態様
は、前記メッキ配線の縦断面が順テーパ形状であるよう
に構成されていることを特徴とする。
は、前記メッキ配線の縦断面が順テーパ形状であるよう
に構成されていることを特徴とする。
【０００８】
【発明の実施の形態】本発明による半導体装置の実施の
形態を図面を参照して説明する。図１に本発明による半
導体装置の第１の実施の形態の構成断面図を示す。この
実施の形態の半導体装置は、図示しない半導体基板上に
形成された下層配線２の側面と上面に下地金属膜４およ
び絶縁膜６が積層されている。そして、下地金属膜４お
よび絶縁膜６は下層配線２の上面のほぼ中央に開口部を
有し、この開口部からメッキ配線１０が成長するように
形成されている。つまり、下層配線の上面端部は下地金
属膜４及び絶縁膜６で覆われており、下層配線幅よりも
小さい開口部を設けている。またメッキ配線１０および
下層配線４の側部を覆うようにパッシベーション膜１２
が形成されている。したがって下層配線２とメッキ配線
１０との接触面積（電気的接続面積）Ｓ1 はメッキ配線
の最大横断面積Ｓ2 よりも小さくなるように構成されて
いる。このため、メッキ配線１０の上面と側面とのなす
角が丸みをおびた形状となっている。
形態を図面を参照して説明する。図１に本発明による半
導体装置の第１の実施の形態の構成断面図を示す。この
実施の形態の半導体装置は、図示しない半導体基板上に
形成された下層配線２の側面と上面に下地金属膜４およ
び絶縁膜６が積層されている。そして、下地金属膜４お
よび絶縁膜６は下層配線２の上面のほぼ中央に開口部を
有し、この開口部からメッキ配線１０が成長するように
形成されている。つまり、下層配線の上面端部は下地金
属膜４及び絶縁膜６で覆われており、下層配線幅よりも
小さい開口部を設けている。またメッキ配線１０および
下層配線４の側部を覆うようにパッシベーション膜１２
が形成されている。したがって下層配線２とメッキ配線
１０との接触面積（電気的接続面積）Ｓ1 はメッキ配線
の最大横断面積Ｓ2 よりも小さくなるように構成されて
いる。このため、メッキ配線１０の上面と側面とのなす
角が丸みをおびた形状となっている。
【０００９】次にこの第１の実施の形態の半導体装置の
製法を図２および図３を参照して説明する。
製法を図２および図３を参照して説明する。
【００１０】まず図示しない半導体基板上にＴｉ，Ｍ
ｏ，Ａｕ，Ｔｉの順に積層し、パターニングすることに
よって下層配線２を形成し、続いてメッキ配線用の下地
金属となるＴｉおよびＷの積層膜４を基板全面に堆積
し、その後、メッキ成長用の開口を形成するための例え
ばＳｉＯ2 からなる絶縁膜６を常圧ＣＶＤ（Chemical V
apour Deposition）法により形成する（図２（ａ）参
照）。
ｏ，Ａｕ，Ｔｉの順に積層し、パターニングすることに
よって下層配線２を形成し、続いてメッキ配線用の下地
金属となるＴｉおよびＷの積層膜４を基板全面に堆積
し、その後、メッキ成長用の開口を形成するための例え
ばＳｉＯ2 からなる絶縁膜６を常圧ＣＶＤ（Chemical V
apour Deposition）法により形成する（図２（ａ）参
照）。
【００１１】次にレジストを基板全面に塗布し、メッキ
配線パターンの線幅よりも細い線幅を有するマスクを用
いてフォトリソグラフィー技術によりパターニングを行
い、金属メッキ用の溝９ａを有する厚膜のレジストパタ
ーン７を形成する（図２（ｂ）参照）。続いてこのレジ
ストパターン７をマスクにして異方性エッチング、例え
ばＣＦ4 系のガスを用いた反応性イオンエッチングを行
って、絶縁膜６および下地金属４に開口部９ｂを設ける
とともに同一条件を用いて、下層配線２の上部Ｔｉ層を
除去する。このエッチングにより下層配線２のＡｕ層を
露出させ、同一材料のＡｕメッキ配線との密着性を高め
る（図２（ｂ）参照）。
配線パターンの線幅よりも細い線幅を有するマスクを用
いてフォトリソグラフィー技術によりパターニングを行
い、金属メッキ用の溝９ａを有する厚膜のレジストパタ
ーン７を形成する（図２（ｂ）参照）。続いてこのレジ
ストパターン７をマスクにして異方性エッチング、例え
ばＣＦ4 系のガスを用いた反応性イオンエッチングを行
って、絶縁膜６および下地金属４に開口部９ｂを設ける
とともに同一条件を用いて、下層配線２の上部Ｔｉ層を
除去する。このエッチングにより下層配線２のＡｕ層を
露出させ、同一材料のＡｕメッキ配線との密着性を高め
る（図２（ｂ）参照）。
【００１２】続いてレジストパターン７を除去した後、
レジストパターン７の溝よりも広い溝を有するメッキ配
線用のレジストパターン８を形成し、その後、電解メッ
キ法によりＡｕメッキを上記開口部１１および溝内に成
長させメッキ配線１０を形成する（図２（ｃ）参照）。
このように絶縁膜６に開口部９ｂを設けた場合のメッキ
配線成長時の電界は図５（ａ）に示すようになる。すな
わち電解液中の正電極から下地金属４に向かうように電
気力線２０が形成される。そして一般に電界の等電位面
は電気力線に垂直となるから、電解メッキが図５に示す
電界に沿って成長することを考えると、成長されたメッ
キ配線の断面形状は等電位面２５と同じように上底と側
辺の間の角が丸まった形状となる（図５（ｂ）参照）。
レジストパターン７の溝よりも広い溝を有するメッキ配
線用のレジストパターン８を形成し、その後、電解メッ
キ法によりＡｕメッキを上記開口部１１および溝内に成
長させメッキ配線１０を形成する（図２（ｃ）参照）。
このように絶縁膜６に開口部９ｂを設けた場合のメッキ
配線成長時の電界は図５（ａ）に示すようになる。すな
わち電解液中の正電極から下地金属４に向かうように電
気力線２０が形成される。そして一般に電界の等電位面
は電気力線に垂直となるから、電解メッキが図５に示す
電界に沿って成長することを考えると、成長されたメッ
キ配線の断面形状は等電位面２５と同じように上底と側
辺の間の角が丸まった形状となる（図５（ｂ）参照）。
【００１３】また、メッキ配線の成長速度はメッキ成長
時の電流量に比例する。すなわち、メッキ金属自体の持
つ低抵抗値により、図２に示すメッキ成長用の開口部９
ｂからの距離が大きいほどその点における電流値は減少
する。したがって上述のような開口部９ｂを設けた場
合、メッキパターン溝９ａの側辺部ではメッキ配線の成
長速度は遅くなり、メッキ配線１０の断面形状は上底と
側辺の間の角が丸まった形状となる。
時の電流量に比例する。すなわち、メッキ金属自体の持
つ低抵抗値により、図２に示すメッキ成長用の開口部９
ｂからの距離が大きいほどその点における電流値は減少
する。したがって上述のような開口部９ｂを設けた場
合、メッキパターン溝９ａの側辺部ではメッキ配線の成
長速度は遅くなり、メッキ配線１０の断面形状は上底と
側辺の間の角が丸まった形状となる。
【００１４】このようにしてメッキ配線１０を形成した
後、図３（ａ）に示すようにレジストパターン８を除去
する。続いて反応性イオンエッチングを用いて絶縁膜６
および下地金属４をエッチングすることにより下層配線
４の側面に下地金属４および絶縁膜６からなる側壁を形
成する（図３（ｂ）参照）。
後、図３（ａ）に示すようにレジストパターン８を除去
する。続いて反応性イオンエッチングを用いて絶縁膜６
および下地金属４をエッチングすることにより下層配線
４の側面に下地金属４および絶縁膜６からなる側壁を形
成する（図３（ｂ）参照）。
【００１５】次いで例えばＳｉＮからなるパッシベーシ
ョン膜１２をＣＶＤ法を用いて形成する（図３（ｃ）参
照）。この際、メッキ配線１０の角部が丸みを帯びてい
るため、従来、パッシベーション膜１２のメッキ配線１
０の角部に対応する部分に生じていた応力集中を図４に
示すように分散することが可能となり、パッシベーショ
ン膜１２のクラックの発生を抑え、パッシベーション膜
１２の剥離を防止することができる。
ョン膜１２をＣＶＤ法を用いて形成する（図３（ｃ）参
照）。この際、メッキ配線１０の角部が丸みを帯びてい
るため、従来、パッシベーション膜１２のメッキ配線１
０の角部に対応する部分に生じていた応力集中を図４に
示すように分散することが可能となり、パッシベーショ
ン膜１２のクラックの発生を抑え、パッシベーション膜
１２の剥離を防止することができる。
【００１６】次に本発明による半導体装置の第２の実施
の形態を図６を参照して説明する。図６はこの実施の形
態の半導体装置の製造工程断面図である。この実施の形
態の半導体装置は、図１に示す第１の実施の形態の半導
体装置において、メッキ配線１０の断面を下から上に行
くに従って細くなるようにテーパ状にしたものである。
この実施の形態の半導体装置は次のようにして形成され
る。
の形態を図６を参照して説明する。図６はこの実施の形
態の半導体装置の製造工程断面図である。この実施の形
態の半導体装置は、図１に示す第１の実施の形態の半導
体装置において、メッキ配線１０の断面を下から上に行
くに従って細くなるようにテーパ状にしたものである。
この実施の形態の半導体装置は次のようにして形成され
る。
【００１７】まず図示しない半導体基板上に下層配線
２、下地金属膜４、絶縁膜６を形成するまでは図２に示
す第１の実施の形態の製法と同様にして行う。絶縁膜６
の形成後、イメージリバース型レジストを塗布し、メッ
キ配線用マスクを用いてフォトリソグラフィー技術によ
りレジストに縦断面が逆テーパ形状を示すようなメッキ
配線用のパターン溝９ａを有するレジストパターン１１
を形成する（図６（ａ）参照）。このとき、イメージリ
バース型レジストを用いて順テーパも作れるが本実施の
形態の製法では、露光、現象、加熱条件を逆テーパとな
るようにしている。パターン溝９ａの縦断面は逆テーパ
形状を有しており、パターン溝９ａの上部はメッキ配線
パターンよりも狭くなっている。続いてＣＦ4 系のガス
を用いた反応性イオンエッチング法により異方性エッチ
ングを行い、絶縁膜６、下地金属４に開口部９ｂを設け
るとともに、および下層配線２上のＴｉ層をエッチング
し、下層配線２のＡｕ層を露出させる（図６（ａ）参
照）。
２、下地金属膜４、絶縁膜６を形成するまでは図２に示
す第１の実施の形態の製法と同様にして行う。絶縁膜６
の形成後、イメージリバース型レジストを塗布し、メッ
キ配線用マスクを用いてフォトリソグラフィー技術によ
りレジストに縦断面が逆テーパ形状を示すようなメッキ
配線用のパターン溝９ａを有するレジストパターン１１
を形成する（図６（ａ）参照）。このとき、イメージリ
バース型レジストを用いて順テーパも作れるが本実施の
形態の製法では、露光、現象、加熱条件を逆テーパとな
るようにしている。パターン溝９ａの縦断面は逆テーパ
形状を有しており、パターン溝９ａの上部はメッキ配線
パターンよりも狭くなっている。続いてＣＦ4 系のガス
を用いた反応性イオンエッチング法により異方性エッチ
ングを行い、絶縁膜６、下地金属４に開口部９ｂを設け
るとともに、および下層配線２上のＴｉ層をエッチング
し、下層配線２のＡｕ層を露出させる（図６（ａ）参
照）。
【００１８】次に電解メッキ法を用いて上記開口部９ｂ
およびパターン溝９ａにＡｕからなるメッキ配線１０を
成長させ（図６（ｂ）参照）、その後レジストパターン
１１を剥離する（図６（ｃ）参照）。するとメッキ配線
１０の縦断面形状は順テーパ形状をしており、上面と側
辺の間の角が丸まっていた。
およびパターン溝９ａにＡｕからなるメッキ配線１０を
成長させ（図６（ｂ）参照）、その後レジストパターン
１１を剥離する（図６（ｃ）参照）。するとメッキ配線
１０の縦断面形状は順テーパ形状をしており、上面と側
辺の間の角が丸まっていた。
【００１９】続いて反応性イオンエッチングを用いて絶
縁膜６および下地金属膜４をエッチングし、下層配線２
の側面に下地金属膜４および絶縁膜６からなる側壁を形
成する（図６（ｄ）参照）。その後、例えばＳｉＮから
なるパッシベーション膜１２をＣＶＤ法を用いて堆積す
る。
縁膜６および下地金属膜４をエッチングし、下層配線２
の側面に下地金属膜４および絶縁膜６からなる側壁を形
成する（図６（ｄ）参照）。その後、例えばＳｉＮから
なるパッシベーション膜１２をＣＶＤ法を用いて堆積す
る。
【００２０】このようにして形成された第２の実施の形
態の半導体装置においては、メッキ配線１０の下層配線
２との電気的接続面積がメッキ配線の横断面積の最大値
より小さくなるように構成されているためメッキ配線１
０の角部が丸くなるように形成され、パッシベーション
膜の剥離を可及的に防止することができる。
態の半導体装置においては、メッキ配線１０の下層配線
２との電気的接続面積がメッキ配線の横断面積の最大値
より小さくなるように構成されているためメッキ配線１
０の角部が丸くなるように形成され、パッシベーション
膜の剥離を可及的に防止することができる。
【００２１】また、メッキ配線１０の縦断面形状は順テ
ーパ形状であるため、第１の実施の形態の半導体装置に
比べてパッシベーション膜１２とメッキ配線１０との密
着性は更に良くなる。
ーパ形状であるため、第１の実施の形態の半導体装置に
比べてパッシベーション膜１２とメッキ配線１０との密
着性は更に良くなる。
【００２２】次に本発明による半導体装置の第３の実施
の形態を図７を参照して説明する。図７は第３の実施の
形態の半導体装置の製造工程断面図である。この実施の
形態の半導体装置は次のようにして形成される。まず、
図示しない半導体基板上にＴｉ，Ｍｏ，Ａｕ，Ｔｉの順
に積層しパターニングすることによって下層配線２を形
成するとし、続いてメッキ配線成長用の下地金属となる
ＡｕおよびＴｉの積層膜４を基板全面に堆積し、その
後、例えばＳｉＯ2 からなる絶縁膜６をＣＶＤ法を用い
て堆積する（図７（ａ）参照）。
の形態を図７を参照して説明する。図７は第３の実施の
形態の半導体装置の製造工程断面図である。この実施の
形態の半導体装置は次のようにして形成される。まず、
図示しない半導体基板上にＴｉ，Ｍｏ，Ａｕ，Ｔｉの順
に積層しパターニングすることによって下層配線２を形
成するとし、続いてメッキ配線成長用の下地金属となる
ＡｕおよびＴｉの積層膜４を基板全面に堆積し、その
後、例えばＳｉＯ2 からなる絶縁膜６をＣＶＤ法を用い
て堆積する（図７（ａ）参照）。
【００２３】次に異方性エッチを用いて絶縁膜６をエッ
チングし、下層配線２の側部に側壁６ａを形成する（図
７（ｂ）参照）。なお、下地金属４は表面の層がＡｕで
あるため、エッチングされない。
チングし、下層配線２の側部に側壁６ａを形成する（図
７（ｂ）参照）。なお、下地金属４は表面の層がＡｕで
あるため、エッチングされない。
【００２４】続いて基板全面にフォトレジストを塗布
し、パターニングすることによって、下層配線２を覆う
領域を含み、上記側壁６ａに端がかかるような開口部を
有するメッキ配線用のレジストパターン１３を形成する
（図７（ｃ）参照）。その後、電解メッキ法を行うこと
によって、上記開口部内にＡｕメッキを成長させ、メッ
キ配線１０を形成する（図７（ｃ）参照）。続いてレジ
ストパターン１３を剥離し、メッキ配線１０下の下地金
属４以外の下地金属４をイオンミリング（イオンを当て
て物理的に削る方法）により除去する（図７（ｄ）参
照）。最後にパッシベーション膜１２を例えばＣＶＤ法
により堆積し、半導体装置を完成する。
し、パターニングすることによって、下層配線２を覆う
領域を含み、上記側壁６ａに端がかかるような開口部を
有するメッキ配線用のレジストパターン１３を形成する
（図７（ｃ）参照）。その後、電解メッキ法を行うこと
によって、上記開口部内にＡｕメッキを成長させ、メッ
キ配線１０を形成する（図７（ｃ）参照）。続いてレジ
ストパターン１３を剥離し、メッキ配線１０下の下地金
属４以外の下地金属４をイオンミリング（イオンを当て
て物理的に削る方法）により除去する（図７（ｄ）参
照）。最後にパッシベーション膜１２を例えばＣＶＤ法
により堆積し、半導体装置を完成する。
【００２５】このようにして形成された第３の実施の形
態の半導体装置においては、メッキ配線１０の下層配線
２との電気的接続面積がメッキ配線の横断面積の最大値
よりも小さくなるように構成されているためメッキ配線
１０は上面と側面との角が丸くなるように形成され、第
１の実施の形態の半導体装置と同様にパッシベーション
膜１２の剥離を可及的に防止することができる。
態の半導体装置においては、メッキ配線１０の下層配線
２との電気的接続面積がメッキ配線の横断面積の最大値
よりも小さくなるように構成されているためメッキ配線
１０は上面と側面との角が丸くなるように形成され、第
１の実施の形態の半導体装置と同様にパッシベーション
膜１２の剥離を可及的に防止することができる。
【００２６】
【発明の効果】以上述べたように本発明によれば、メッ
キ配線をパッシベーション膜で覆ってもパッシベーショ
ン膜が剥離するのを可及的に防止することができる。
キ配線をパッシベーション膜で覆ってもパッシベーショ
ン膜が剥離するのを可及的に防止することができる。
【図１】本発明による半導体装置の第１の実施の形態の
構成を示す断面図。
構成を示す断面図。
【図２】第１の実施の形態の半導体装置の製造工程を示
す工程断面図。
す工程断面図。
【図３】第１の実施の形態の半導体装置の製造工程を示
す工程断面図。
す工程断面図。
【図４】本発明の作用を説明する説明図。
【図５】本発明の作用効果を説明する説明図。
【図６】本発明による半導体装置の第２の実施の形態の
製法を示す工程断面図。
製法を示す工程断面図。
【図７】本発明による半導体装置の第３の実施の形態の
製法を示す工程断面図。
製法を示す工程断面図。
【図８】従来の半導体装置の製造工程断面図。
【図９】従来の半導体装置の問題点を説明する図。
２ 下層配線 ４ 下地金属 ６ 絶縁膜 ７ レジストパターン ８ レジストパターン ９ａ 溝 ９ｂ 開孔 １０ メッキ配線 １１ レジストパターン（イメージリバース型レジス
ト） １２ パッシベーション膜 １３ レジストパターン
ト） １２ パッシベーション膜 １３ レジストパターン
Claims (2)
- 【請求項１】半導体基板上に形成された第１の配線と、
前記第１の配線の上表面の一部及び側面、あるいは前記
第１の配線の側面を覆うように形成された絶縁膜と、前
記第１の配線上に形成されたメッキ配線と、このメッキ
配線を覆うように形成されたパッシベーション膜と、が
備えられたことを特徴とする半導体装置。 - 【請求項２】前記メッキ配線の縦断面が順テーパ形状で
あるように構成されていることを特徴とする請求項１記
載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23743195A JPH0982707A (ja) | 1995-09-14 | 1995-09-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23743195A JPH0982707A (ja) | 1995-09-14 | 1995-09-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0982707A true JPH0982707A (ja) | 1997-03-28 |
Family
ID=17015262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23743195A Pending JPH0982707A (ja) | 1995-09-14 | 1995-09-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0982707A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2015136974A1 (ja) * | 2014-03-14 | 2017-04-06 | 日立オートモティブシステムズ株式会社 | 電磁式弁 |
-
1995
- 1995-09-14 JP JP23743195A patent/JPH0982707A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2015136974A1 (ja) * | 2014-03-14 | 2017-04-06 | 日立オートモティブシステムズ株式会社 | 電磁式弁 |
| US10190555B2 (en) | 2014-03-14 | 2019-01-29 | Hitachi Automotive Systems, Ltd. | Electromagnetic valve |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0334525A1 (en) | Method of etching a layer including polysilicon | |
| JPH05206064A (ja) | 半導体装置の製造方法 | |
| JPH07321194A (ja) | 半導体装置の素子分離層の形成方法 | |
| EP0050972B1 (en) | Method of manufacturing a semiconductor device with an interconnection electrode layer | |
| US6194257B1 (en) | Fabrication method of gate electrode having dual gate insulating film | |
| JPH0982707A (ja) | 半導体装置 | |
| JP3126862B2 (ja) | 金属パターンの形成方法 | |
| JP3243975B2 (ja) | 半導体装置の製造方法 | |
| JPS63260134A (ja) | スル−・ホ−ルの形成方法 | |
| JPH09237567A (ja) | 冷陰極素子及びその製造方法 | |
| JPH02110934A (ja) | コンタクト電極用窓の形成方法 | |
| JP3417829B2 (ja) | 半導体装置の製造方法 | |
| JPS61222235A (ja) | 半導体装置の製造方法 | |
| JPS5817689A (ja) | ジヨセフソン回路の製造方法 | |
| JP4072248B2 (ja) | 半導体装置の製造方法 | |
| JPH11233611A (ja) | 半導体デバイスの隔離領域形成方法 | |
| JPS61107740A (ja) | 半導体装置の製造方法 | |
| JPS628030B2 (ja) | ||
| JPS6225425A (ja) | 表面保護膜のエツチング方法 | |
| JPH09270463A (ja) | コンタクト孔の形成方法 | |
| JPH04102321A (ja) | 半導体装置の製造方法 | |
| JPS6020563A (ja) | 半導体装置の製造方法 | |
| JPH0669033B2 (ja) | 半導体装置の製造方法 | |
| JPH0748494B2 (ja) | 半導体装置の製造方法 | |
| JPH04213860A (ja) | 半導体装置 |