JPH0937215A - 圧縮補間回路とアスペクト変換機能付き映像装置 - Google Patents

圧縮補間回路とアスペクト変換機能付き映像装置

Info

Publication number
JPH0937215A
JPH0937215A JP7185231A JP18523195A JPH0937215A JP H0937215 A JPH0937215 A JP H0937215A JP 7185231 A JP7185231 A JP 7185231A JP 18523195 A JP18523195 A JP 18523195A JP H0937215 A JPH0937215 A JP H0937215A
Authority
JP
Japan
Prior art keywords
interpolation
memory
circuit
signal
video
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7185231A
Other languages
English (en)
Inventor
Takashi Sakaguchi
隆 坂口
Takeshi Hamazaki
岳史 浜崎
Shoji So
昇司 宋
Masaaki Nakayama
正明 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP7185231A priority Critical patent/JPH0937215A/ja
Publication of JPH0937215A publication Critical patent/JPH0937215A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Television Systems (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

(57)【要約】 【目的】 メモリ制御及び内挿処理により、画像の圧縮
補間を実現し再生時のアスペクト変換を行うことを目的
とする。 【構成】 3ポートフィールドメモリとメモリ制御によ
り圧縮処理を実現し、再生信号を簡単な内挿処理でモニ
ターのアスペクト比が4:3である場合でも正規(真円)
画像を出画することを実現する。また、内挿処理後のラ
インのうち有効ラインだけをメモリ書き込み制御により
抜き取る構成により、2ポートフィールドメモリでも圧
縮処理を実現し、再生信号を簡単な内挿処理でモニター
が4:3である場合でも正規画像の出画を実現する。ま
た、3ポートフィールドメモリ、メモリ制御と補間回路
の内挿制御により、カメラ記録時には巡回型ノイズ低減
機能と電子式拡大機能を実現し、再生時には伸張処理及
び圧縮処理を行うことにより、再生信号を水平画角を保
ったまま正規画像の出画を実現する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ビデオカメラ等の映像
装置におけるアスペクト変換機能に関するものであり、
特に補間処理とメモリ駆動制御により再生画像のアスペ
クト変換機能を実現する圧縮補間回路とアスペクト変換
機能付き映像装置に関するものである。
【0002】
【従来の技術】近年、ビデオカメラ等の映像装置におい
てはデジタル化・多機能化が進み、アスペクト変換機能
を備えた映像装置の開発・商品化が行われている。従来
のビデオカメラ等の映像装置におけるアスペクト変換機
能について説明する。従来のビデオカメラ等のアスペク
ト変換機能としては、テレビジョン学会誌Vol.49,No.2
「民生用カメラ技術 3-2画像メモリ応用」に示したものが
ある。以下に、このアスペクト変換機能付き映像装置に
ついて、説明する。
【0003】図28は、このアスペクト変換機能付き映
像装置のブロック図を示すものであり、図28において
2301は撮影映像信号を得る撮像素子、2302は撮
像素子2301の出力信号をアナログ−デジタル変換す
るA/D回路、2303はデジタル信号を処理するカメ
ラ信号処理部、2304はフィールドメモリ、2305
はメモリ制御回路、2306はフィールドメモリ230
4の出力信号を内挿処理する補間回路、2307は記録
媒体、2308は記録媒体2307への記録及び再生処
理を行う記録/再生回路である。
【0004】以上のように構成されたアスペクト変換機
能付き映像装置について、以下その動作を説明する。図
28において、撮像素子2301は光電変換により映像
信号を得る。映像信号はA/D回路2302によりデジ
タル信号となり、カメラ信号処理部2303にて必要な
信号処理(例えば、アパーチャー処理、ホワイトバラン
ス処理等)が施される。その後映像信号はメモリ制御回
路2305の制御によりフィールドメモリ2304に記
録され、一定期間(通常、1フィールドまたは1フレー
ム)後、読み出される。この読み出された信号は、補間
回路2306で内挿処理により補間信号となり、出力さ
れ記録/再生回路2308へ入力される。その後、再生
時には記録/再生回路2308は記録媒体2307から
再生信号を得る。
【0005】次に補間回路2306の構成の一例を図2
9に示す。図29に示すように補間回路2306は、カ
メラ信号処理部2303からの入力端子2401、入力
端子2401からの信号を1H(1ライン)期間遅延す
る1HRAM2402、入力端子2401からの信号と
1HRAM2402の出力信号とを用いて内挿処理を行
う乗算器A2403、乗算器B2404、加算器240
5から構成されている。
【0006】このように構成された補間回路2306で
は、入力端子2401からの信号は1HRAMにより同
時化された連続する2ラインの信号となり、この同時化
された2ラインの信号を用いて図30に示すように補間
ラインを作成し、記録/再生回路2308へ出力する。
補間ラインはフィールドメモリからの入力ライン信号に
対しwと(1−w)の内挿係数による内挿処理を行い、図
30に示すように入力3ラインから補間4ラインを作成
する必要があるため、補間ラインの4ラインのうち1ラ
インは同一ライン間での内挿処理を行う。例えば、図3
0の補間ラインEは、補間ラインDと同一ライン間で内
挿処理が行われる。
【0007】この内挿処理により図31に示すように、
アスペクト比4:3の撮像素子出力信号を撮影時に縦長
に伸張(4/3倍)して記録媒体に記録することで、アス
ペクト比16:9のモニターテレビに出画すると出力画
像は正規の真円率の映像を得ることが出来る。
【0008】
【発明が解決しようとする課題】しかしながら前記従来
のアスペクト変換機能付き映像装置には、次のような問
題点がある。すなわち、アスペクト比16:9のモニタ
ーテレビ用に、アスペクト比16:9の撮像素子出力信
号を記録媒体に記録した時、または、アスペクト比4:
3の撮像素子出力信号を撮影時に縦長に伸張して記録媒
体に記録した時、再生時にアスペクト比4:3のモニタ
ーテレビしかなく、このモニターテレビに出画すると出
力画像が縦長になり、正規の真円率の映像を得ることが
出来ないという問題点を有していた。
【0009】本発明は上記従来の問題点を解決するもの
であって記録画像のアスペクト比とモニターのアスペク
ト比とが異なる場合にも正規の真円率の出力画像を得る
ことが可能な圧縮補間回路とアスペクト変換機能付き映
像装置を提供することを目的とする。
【0010】
【課題を解決するための手段】この目的を達成するため
に本発明の圧縮補間回路とアスペクト変換機能付き映像
装置は、補間手段と、補間制御手段と、少なくとも2つ
の独立した読み出しポートを有し1フィールド分以上の
画像の記憶容量を持つフィールドメモリと、前記2つの
独立した読み出しポートに対応するメモリ読み出し制御
手段と、前記映像信号を記録するメモリ書き込み手段と
の構成を有している。
【0011】また、本発明の圧縮補間回路とアスペクト
変換機能付き映像装置は、補間回路と、電子式補間制御
回路と、1フィールド分以上の画像の記憶容量を持つフ
ィールドメモリと、前記フィールドメモリに対するメモ
リ書き込み制御部との構成を有している。
【0012】
【作用】本発明は上記した構成により、メモリ読み出し
制御手段内のメモリ第1読み出し制御部は、フィールド
メモリに記憶されている任意の映像ラインである第1映
像ラインを読み出し、メモリ読み出し制御手段内のメモ
リ第2読み出し制御部は、フィールドメモリに記憶され
ている前記第1映像ラインに対し次の有効ラインである
第2映像ラインを読み出す。また補間制御手段は補間ラ
インのライン間隔に基づき、補間手段に対する内挿係数
発生手段と前記メモリ読み出し制御手段に対するアドレ
ス制御手段を有し、前記2つの読み出しポート出力信号
は、前記補間手段に入力され補間ラインと成る。
【0013】また本発明は上記した構成により、映像入
力信号は補間回路に入力され連続する2ラインの信号か
ら補間ラインと成り、その後フィールドメモリに入力さ
れる。また電子式補間制御回路は、書き込み制御部を制
御し前記補間回路にて発生する不要ラインの書き込みを
禁止することにより、前記フィールドメモリ出力信号が
補間ラインと成る。
【0014】
【実施例】以下本発明の実施例について、図面を参照し
ながら説明する。図1は本発明の第1の実施例における
圧縮補間回路とアスペクト変換機能付き映像装置のブロ
ック図を示すものである。図1において101は記録媒
体、102は記録媒体101のデータの再生処理を行う
再生回路、103は再生回路102の出力信号をアナロ
グ−デジタル変換するA/D回路、104は再生デジタ
ル信号を処理する信号処理部、105は3ポート型のフ
ィールドメモリ、106はメモリ読み出し手段及びメモ
リ書き込み手段としてのメモリ制御回路、107はフィ
ールドメモリ105の出力信号を補間処理する補間手段
としての補間回路、108はメモリ制御回路106と補
間回路107を制御する補間制御手段としての電子式補
間制御回路、109は3ポート型のフィールドメモリ1
05、メモリ制御回路106、補間回路107、電子式
補間制御回路108から構成される圧縮補間回路であ
る。
【0015】以上のように構成された圧縮補間回路とア
スペクト変換機能付き映像装置について、以下その動作
を図2ないし図4を参照しながら説明する。図2はムー
ビー等の映像装置でのアスペクト変換に必要な機能概略
を示したものであり、図3は補間回路107の構成例を
示し、図4は圧縮補間処理の概略を示す。図2に示すよ
うに、撮像部のアスペクト比が4:3であり撮影時の信
号処理により縦長に伸張補間して記録媒体に記録した場
合、または撮像部のアスペクト比が16:9でありその
アスペクト比の状態で記録媒体に記録した場合は、1
6:9のモニターテレビには真円状態で出画可能である
が、アスペクト比4:3のモニターテレビに水平画角を
保ち真円状態で出画するためには垂直方向に圧縮する必
要がある。
【0016】また、撮像部のアスペクト比が16:9の
時、撮影時の信号処理により縦短に圧縮補間して記録媒
体に記録することにより、アスペクト比4:3のモニタ
ーテレビに水平画角を保ち真円状態で出画可能である 図1において、再生回路102は記録媒体101から再
生信号を得る。再生信号はA/D回路103によりディ
ジタル信号となり、信号処理部104にて必要な信号処
理(例えばアパーチャー処理等)を施される。その後再
生信号はメモリ制御回路106の制御によりフィールド
メモリ105に記録され、一定期間(通常1フィールド
あるいは1フレーム等)後、3ポートメモリの第1読み
出しポート及び第2読み出しポートから読み出される。
この第1読み出しポート及び第2読み出しポートから読
み出された信号は補間回路107で圧縮内挿処理により
圧縮された信号となる、この時圧縮内挿に必要な制御を
電子式補間制御回路108がメモリ制御回路106及び
補間回路107に対して行う。
【0017】この時、記録媒体101に記録された画像
データは、モニターテレビのアスペクト比が16:9の
時に真円を得るデータであり、実際のモニターテレビの
アスペクト比が4:3である場合は、図2に示したよう
に正規(真円)画像を出画するためには垂直方向の圧縮補
間を行う必要がある。次に図1に示した補間回路107
の構成例を図3を用いて説明する。図3に示した補間回
路において、301と302は映像入力端子、303と
304は乗算器A及び乗算器B、305は加算器であ
る。このように構成された補間回路107において、フ
ィールドメモリ105からの2つの入力ライン信号に対
しwと(1−w)の内挿係数による補間処理を行う。図4
はメモリからの出力ライン(図中のa,b,c・・)から、圧縮
率3/4に内挿された圧縮補間ライン(図中のA,B,C・・)を得
る場合の内挿処理概略を示す。ここで補間ラインBを得
る場合はメモリ出力ラインb,cを用いて内挿し、Cを
得る場合はメモリ出力ラインc,dを用いて内挿するの
で、メモリ出力ラインを1ラインずつシフトして連続す
る2ラインの補間ラインを得ることになる。これに対し
補間ラインDを得る場合は、補間ラインCを得るのに必
要なメモリ出力ラインc,dを同時に2ラインシフトし
たメモリ出力ラインe,fを用いて内挿し補間ラインを
得ることになる。例えば関数Iが2ラインの内挿を示す
場合は、
【0018】
【数1】
【0019】となる。このように補間ラインCを得る時
と補間ラインDを得る時とではメモリの出力ライン選択
が不連続に制御する必要がある。このことから、従来例
で示した補間回路の様なメモリからの1入力信号を1H
RAM等の遅延回路を用いて同時化された2ラインによ
る内挿処理の構成では不連続ライン(補間ラインD)の内
挿ペアを得ることができない。
【0020】次に図5を用いて図1に示した圧縮補間回
路109を示す。図5は本発明の第1の実施例における
圧縮補間回路とアスペクト変換機能付き映像装置の圧縮
補間回路109のブロック図を示すものである。図5に
おいて501は映像入力端子、502は3ポート型のフ
ィールドメモリであり、映像入力端子501からの映像
入力信号は3ポート型のフィールドメモリ502に入力
される。503はフィールドメモリ502の書き込み制
御を行うメモリ書き込み手段としてのメモリ書き込み制
御回路、504及び505はメモリ読み出し手段であ
り、それぞれフィールドメモリ502の第1読み出しポ
ートの読み出し制御を行うメモリ第1読み出し制御回
路、及びフィールドメモリ502の第2読み出しポート
の読み出し制御を行うメモリ第2読み出し制御回路、5
06はフィールドメモリ502の出力信号を用いて補間
処理(圧縮)を行う補間手段としての補間回路、507は
補間回路506を制御する補間制御手段としての電子式
補間制御回路、508は映像出力端子、509は映像信
号の同期信号(発生手段は図示せず)、510はメモリ
書き込み制御回路503、メモリ第1読み出し制御回路
504、メモリ第2読み出し制御回路505から構成さ
れるメモリ制御回路全体である。
【0021】以上のように構成された圧縮補間回路につ
いて、以下その動作を図6、図7を参照しながら説明す
る。図6は書き込み・読み出しアドレス制御例をグラフ
に示したものであり、図7は読み出しアドレスと内挿処
理との関係を示したものである。図6ではnフィールド
(nは任意の整数)で書き込まれた信号を(n+1)フィ
ールドで読み出しながら新たに書き込みを行う様子を示
している。各フィールドの書き込み先頭アドレスは図中
の黒丸で表わされ、読み出し先頭アドレスは図中の白丸
で表されている。ここで(n+1)フィールドの第1及び
第2読み出し先頭アドレスは、nフィールドの書き込み
先頭アドレスに略等しく、読み出し終了相対アドレスを
加算して求められる読み出し終了アドレスから、(n+
1)フィールド目の書き込み先頭アドレス(黒丸)が決
定される。また(n+1)フィールドの第1及び第2読み
出し先頭アドレスは、圧縮補間処理による無信号出力期
間に相当する上部マスク部期間と下部マスク部期間は読
み出しを停止している。また、書き込み(または読み出
し)アドレスがフィールドメモリの上限アドレスに達し
たとき、フィールドメモリの下限アドレスからそのまま
続けて書き込む(または読み出す)ように制御する。
【0022】このように読み出されるメモリ出力信号を
用いて、図7に示す第1読み出しアドレスによる読み出
しライン信号と第2読み出しアドレスによる読み出しラ
イン信号とによる圧縮内挿処理を行い補間ラインを作成
する。また、図6における第1読み出しアドレスと第2
読み出しアドレスとの差は、図7に示す内挿に必要な2
ラインのアドレス差を示したものであり、また図7に示
すアドレス読み出しの不連続期間においてメモリ読み出
しアドレスも不連続になるが、図6はメモリのアドレス
制御の概略を示したものであるのでこの不連続アドレス
の図示は省略した。
【0023】次に、電子式補間制御回路108の動作に
ついて説明する。電子式補間制御回路108は、メモリ
制御回路106に対するアドレス制御手段としての不連
続読み出し制御と、補間回路107での内挿係数発生手
段としての内挿係数制御を行う。図7に示すように、補
間ラインを作成するための内挿処理、つまり図3に示し
た補間回路107における入力信号ラインと乗算器A3
03及び乗算器B304の乗算係数は、内挿後の補間ラ
インの空間的位置から上記(数1)のようになる。また
メモリ出力ラインの間隔を1とすると補間ラインの間隔
は4/3となり、内挿係数の初期値にズーム倍率の逆数
である4/3を加算することで、補間ラインの空間位置
が決定するが、これを図8を用いて説明する。図8のよ
うに加算結果の小数部が第2読み出しアドレスによる出
力ラインに対する内挿係数Wとなり、一次内挿であるの
で(1−W)が第1読み出しアドレスによる出力ライン
に対する内挿係数となる。また、メモリ出力アドレス
は、「第2読み出しアドレス値=第1読み出しアドレス
値+1」の関係にあり、加算結果の整数部が「1」の時
はアドレス値はそれぞれ+1され、整数部が「2」の時
は+2するように制御される。
【0024】この処理を実現する回路構成例を図9に示
す。図9において、701は内挿係数初期値入力端子、
702はズーム倍率入力端子、703はズーム倍率を補
間ラインのライン間隔に相当するピッチ情報に変換する
補間ライン間隔変換回路、704は内挿係数初期値情報
とピッチ情報を演算(累積加算)するピッチ加算演算回
路、705はピッチ加算演算回路704の演算結果から
補間処理に必要なメモリ制御信号及び内挿比制御信号を
出力する補間制御変換回路であり、図8に示した演算処
理を実施し必要な制御信号を作成する。
【0025】以上説明したように本実施例の圧縮補間回
路とアスペクト変換機能付き映像装置では、3ポートの
フィールドメモリの採用とメモリ制御により、圧縮補間
回路において再生信号から簡単な内挿処理で圧縮補間ラ
インを作成し、モニターのアスペクト比が4:3である
場合でも正規(真円)画像を出画することが可能である。
【0026】なお、上記実施例においては書き込み(ま
たは読み出し)アドレスがフィールドメモリの上限アド
レスに達したとき、フィールドメモリの下限アドレスか
らそのまま続けて書き込む(または読み出す)ように制
御する場合を示したが、これはフィールドメモリの容量
を少なくするための対応であり、これに限るものではな
い。
【0027】図10は本発明の第2の実施例における圧
縮補間回路とアスペクト変換機能付き映像装置のブロッ
ク図を示すものである。図10において図1と共通部分
は同一符号で示し、異なる部分を中心に説明する。図1
0において、801はデジタル信号処理部104の出力
信号を補間する補間回路、802は補間回路801の出
力信号を書き込み/読み出しする2ポートのフィールド
メモリ、803はフィールドメモリ802を制御するメ
モリ制御回路、804はメモリ制御回路803と補間回
路801を制御する電子式補間制御回路、805は補間
回路801、フィールドメモリ802、メモリ制御回路
803、電子式補間制御回路804で構成される圧縮補
間回路である。
【0028】以上のように構成された圧縮補間回路とア
スペクト変換機能付き映像装置について、以下その動作
を図11、図12および図13を参照しながら説明す
る。図11は補間回路801の構成例を示し、図12、
図13は圧縮補間処理の概略を示す。図11に示した補
間回路801において、901は映像入力端子、902
は1H(1ライン)期間の遅延を得るための1HRA
M、903と904は乗算器A及び乗算器B、905は
加算器である。このように構成された補間回路801に
おいて、信号処理部からの入力ライン信号を1HRAM
により遅延し、同時化された2ライン信号に対し乗算係
数wと(1−w)の内挿係数による内挿処理を行う。また
図12、図13では信号処理部からの出力ライン(図中
のa,b,c・・)から、圧縮率3/4に内挿された補間ライン(図
中のA,B,C・・)を得る場合の内挿処理の空間位置を示す。
内挿処理による補間ラインは連続する2ライン間の内挿
となり、内挿処理により最初に補間ライン(図中のD0
含む各ライン)を作成する。ここで補間ラインD0は3/4
に圧縮された補間ラインとしては不要なラインである。
例えば3/4に圧縮する場合4ラインから3ラインを作成
することになるので、4ライン毎に1ラインの不要な補
間ラインが発生することになる。ここで補間ラインD0
はデジタル信号処理部からのdラインとeラインとを内
挿して作成する場合を示しているが、その内挿係数は特
に限定されず例えば補間ラインCを内挿するのに必要な
内挿係数と補間ラインDを内挿するのに必要な内挿係数
を制御するなかで、制御しやすい方法で決定されること
になる。図12、図13では補間ラインDを内挿するの
に必要な内挿係数で補間ラインD0が作成される場合を
示している。つまり、補間ラインD0を内挿した後、そ
の同じ内挿係数で補間ラインDを作成し、新たな内挿係
数で補間ラインEを作成している。そのため図12、図
13に示すように内挿係数制御が補間ラインD0と補間
ラインD間で不連続となる。これを第1の実施例で示し
た関数Iで表現すると、
【0029】
【数2】
【0030】のようになる。このようにして作成された
補間ライン(A,B,C,D0,D,E,・・)のなかの、有効ライン(A,
B,C,D,E・・)だけをフィールドメモリに書き込むようにメ
モリ書き込み制御を行うことによってメモリ出力ライン
は3/4圧縮された信号(A,B,C,D,E・・)となる。
【0031】または、このようにして作成された補間ラ
イン(A,B,C,D0,D・・)を一旦全てメモリに書き込み、有効
ライン(A,B,C,D,E・・)だけをフィールドメモリから読み
出すようにメモリ読み出し制御を行うことによってもメ
モリ出力ラインは3/4圧縮された信号(A,B,C,D,E・・)
となる。次に、電子式補間制御回路804の動作につい
て説明する。電子式補間制御回路804は、メモリ制御
回路803に対する書き込み/読み出し制御と補間回路
801での内挿係数制御を行う。図12に示すように、
補間ラインを作成するための内挿処理、つまり図11に
示した補間回路801における入力信号ラインと乗算器
A903及び乗算器B904の乗算係数は、内挿後の補
間ラインの空間的位置から上記(数2)のようになる。
また信号処理部からの出力ラインの間隔を1とすると補
間ラインの間隔は4/3となる。このように内挿係数の
初期値にズーム倍率の逆数である4/3を加算すること
で、補間ラインの空間位置が決定するが、これを図13
を用いて説明する。図13のように加算結果の小数部が
1HRAM902を経由しないラインに対する内挿係数
Wとなり、一次内挿であるので(1ーW)が1H期間遅
延したラインに対する内挿係数となる。この時、加算結
果の整数部が「1」の時は前述したように小数部が内挿
係数となるが、整数部が「2」の時はその補間ラインの
内挿係数が、次の補間ラインの内挿係数として使用する
ようにホールドされる。またメモリ制御においては、前
述の加算結果の整数部が「2」の補間ライン(D0)の書
き込みを停止し、メモリ出力アドレスは補間ラインを作
成する毎に+1されていく。
【0032】この処理を実現する回路構成例を図14に
示す。図14において、1001は内挿係数初期値入力
端子、1002はズーム倍率入力端子、1003はズー
ム倍率を補間ラインのライン間隔に相当するピッチ情報
に変換する補間ライン間隔変換回路、1004は内挿係
数初期値情報とピッチ情報を演算(累積加算)するピッ
チ加算演算回路、1005はピッチ加算演算回路100
4の演算結果から補間処理に必要なメモリ制御信号及び
内挿比制御信号を出力する補間制御変換回路であり、図
13に示した演算処理を実施し必要な制御信号を作成す
る。
【0033】このように電子式補間制御回路804は、
補間回路801での内挿係数制御とメモリ制御回路80
3に対する書き込み/読み出し制御を行い、まず補間ラ
イン(A,B,C,D0,D・・)を作成し、有効ライン(A,B,C,D・・)
だけをフィールドメモリに書き込むようにメモリ書き込
み制御を行うことによってメモリ出力ラインは3/4圧
縮された信号(A,B,C・・)となる。
【0034】以上説明したように本実施例の圧縮補間回
路とアスペクト変換機能付き映像装置では、圧縮補間回
路における内挿処理後のラインのうち、有効ラインだけ
をメモリ書き込み制御またはメモリ読み出し制御により
抜き取る処理により、2ポートのフィールドメモリを使
用しても再生信号から簡単な内挿処理で圧縮補間ライン
を作成し、モニターのアスペクト比が4:3である場合
でも正規(真円)画像を出画することが可能である。
【0035】図15は本発明の第3の実施例における圧
縮補間回路とアスペクト変換機能付き映像装置のブロッ
ク図を示すものである。図15において、1101は撮
像素子、1102は撮像素子1101の出力信号をアナ
ログ−デジタル変換するA/D回路、1103はデジタ
ル信号にアパーチャー処理,ホワイトバランス処理等を
行うカメラ信号処理部、1104はフィールドメモリ、
1105はメモリ制御回路、1106はフィールドメモ
リ1104の出力信号を内挿処理する補間回路、110
7はメモリ制御回路1105と補間回路1106を制御
する電子式補間制御回路であり、1108は前述の11
01から1107で構成されている撮像部、1109は
撮像出力端子、1110は記録媒体、1111は記録媒
体1110への映像信号を記録または再生処理を行う記
録/再生回路、1112は記録/再生回路1111から
の再生信号をアナログ−デジタル変換するA/D回路、
1113は再生デジタル信号を処理する信号処理部、1
114はフィールドメモリ、1115はメモリ制御回
路、1116はフィールドメモリ1114とメモリ制御
回路1115から構成されるメモリ部、1117はフィ
ールドメモリ1114の出力信号を内挿処理する補間回
路、1118はメモリ制御回路1115と補間回路11
07を制御する電子式補間制御回路、1119は補間回
路1117と電子式補間制御回路1118から構成され
る補間部、1120はメモリ部1116と補間部111
9から構成されている圧縮補間手段としての圧縮補間回
路、1121は前述の1110から1118で構成され
ている記録再生部、1122は再生出力端子である。
【0036】以上のように構成された圧縮補間回路とア
スペクト変換機能付き映像装置について、以下その動作
を説明する。図15において、撮影時、撮像部1108
によって作成される撮像信号は記録再生部1121内の
記録/再生回路1111により記録媒体1110に記録
される。一方再生時は記録再生部1101において、記
録/再生回路1111は記録媒体1110から再生信号
を得、再生信号はA/D回路1112によりデジタル信
号となり、信号処理部1113にて必要な信号処理(例
えばアパーチャー処理等)を施される。その後再生信号
はメモリ部に入力されメモリ制御回路1115の制御に
よりフィールドメモリ1114に記録され、一定期間
(通常1フィールドあるいは1フレーム等)後に読み出
される。この読み出された信号は補間部1119におい
て補間回路1117で圧縮内挿処理により圧縮された信
号となる、この時圧縮内挿に必要な制御を電子式補間制
御回路1118がメモリ制御回路1115及び補間回路
1117に対して行う。
【0037】この時、記録媒体1110に記録された画
像データがモニターテレビのアスペクト比が16:9の
時に真円を得るデータであり、実際のモニターテレビの
アスペクト比が4:3である場合は、正規(真円)画像を
出画するために垂直方向の圧縮補間を行う。以上説明し
たように本実施例の圧縮補間回路とアスペクト変換機能
付き映像装置を含むビデオカメラにおいては、再生時に
記録再生部における圧縮補間回路での内挿処理により圧
縮補間ラインを作成し、モニターのアスペクト比が4:
3である場合でも正規(真円)画像を出画することが可能
である。
【0038】図16は本発明の第4の実施例における圧
縮補間回路とアスペクト変換機能付き映像装置のブロッ
ク図を示すものである。図16において、図15と共通
部分は同一符号で示し、異なる部分を中心に説明する。
1201は撮像素子1101、A/D回路1102、カ
メラ信号処理部1103から構成される撮像部、120
2はフィールドメモリ、1203はメモリ制御回路、1
204はフィールドメモリ1202とメモリ制御回路1
203から構成されるメモリ部、1205はフィールド
メモリ1202の出力信号を内挿処理する補間回路、1
206はメモリ制御回路1203と補間回路1205を
制御する電子式補間制御回路、1207は補間回路12
05と電子式補間制御回路1206から構成される補間
部、1208はメモリ部1204と補間部1207から
構成されている圧縮補間手段としての補間処理部、12
09は映像出力端子、1210は記録媒体1110、記
録/再生回路1111、A/D回路1112、信号処理
部1113から構成される記録再生部である。
【0039】以上のように構成された圧縮補間回路とア
スペクト変換機能付き映像装置について、以下その動作
を説明する。図16において、撮影時、撮像部1201
によって作成される撮像部出力信号は、補間処理部12
08においてフィールドメモリ1202及び補間回路1
205により電子式拡大機能(=電子ズーム)等の処理
を撮影者の操作により施され映像信号として記録再生部
1210に入力され、記録/再生回路1111により記
録媒体1110に記録される。一方再生時は記録再生部
1210において、記録/再生回路1111は記録媒体
1110から再生信号を得、再生信号はA/D回路11
12によりデジタル信号となり、信号処理部1113に
て必要な信号処理(例えばアパーチャー処理等)を施さ
れる。その後再生信号は、補間処理部1208において
撮影時と略同様にフィールドメモリ1202及び補間回
路1205により補間処理を施され映像信号として出力
される。
【0040】この時、補間処理部1208の構成例とし
ては、再生信号はメモリ部1204に入力されメモリ制
御回路1203の制御によりフィールドメモリ1202
に記録され、一定期間(通常1フィールドあるいは1フ
レーム等)後に読み出される。この読み出された信号は
補間部1207において補間回路1205で圧縮内挿処
理により圧縮された信号となる、この時圧縮内挿に必要
な制御を電子式補間制御回路1206がメモリ制御回路
1203及び補間回路1205に対して行う。またこの
実施例では撮像部1201の出力信号と記録再生部12
10の出力信号はバス形式に接続され、カメラ撮影時は
記録再生部1210からの出力信号はオープン状態とな
り、再生時は撮像部1201の出力信号はオープン状態
となる構成例を示している。
【0041】この時、記録媒体1110に記録された画
像データがモニターテレビのアスペクト比が16:9の
時に真円を得るデータであり、実際のモニターテレビの
アスペクト比が4:3である場合は、正規(真円)画像を
出画するために垂直方向の圧縮補間を行う。以上説明し
たように本実施例の圧縮補間回路とアスペクト変換機能
付き映像装置を含むビデオカメラにおいては、撮影時に
も使用する補間処理部を圧縮補間回路として用いて再生
時に内挿処理により圧縮補間ラインを作成し、モニター
のアスペクト比が4:3である場合でも正規(真円)画像
を出画することが可能である。
【0042】図17は本発明の第5の実施例における圧
縮補間回路とアスペクト変換機能付き映像装置のブロッ
ク図を示すものである。図17において図15及び図1
6と共通部分は同一符号で示し、異なる部分を中心に説
明する。図17において、1303はフィールドメモリ
1301とメモリ制御回路1302から構成されるメモ
リ部、1304はフィールドメモリ1301の出力信号
及び記録再生部1210の出力信号を内挿処理する補間
回路、1305はメモリ制御回路1302と補間回路1
304を制御する電子式補間制御回路、1306は補間
回路1304と電子式補間制御回路1305から構成さ
れる補間部、1307はメモリ部1303と補間部13
06から構成されている圧縮補間手段としての補間処理
部、1308は映像出力端子である。
【0043】以上のように構成された圧縮補間回路とア
スペクト変換機能付き映像装置について、以下その動作
を説明する。図17において、撮影時、撮像部1201
によって作成される撮像部出力信号は、補間処理部13
07においてフィールドメモリ1301及び補間回路1
304により電子式拡大機能(=電子ズーム)等の処理
を撮影者の操作により施され映像信号として記録再生部
1210に入力され、記録/再生回路1111により記
録媒体1110に記録される。一方再生時は記録再生部
1210において、記録/再生回路1111は記録媒体
1110から再生信号を得、再生信号はA/D回路11
12によりデジタル信号となり、信号処理部1113に
て必要な信号処理(例えばアパーチャー処理等)を施さ
れる。その後再生信号は、補間処理部1307において
フィールドメモリ1301及び補間回路1304により
補間処理を施され映像信号として出力される。
【0044】ここで補間回路1304の構成例を図18
に示す。図18に示すように補間回路1304は記録再
生部1210からの入力端子1401、フィールドメモ
リ1301からの入力端子1402、入力端子1401
と入力端子1402からの信号を圧縮時/伸張時で選択
するセレクタ回路1403、セレクタ回路1403の出
力信号を1H期間遅延する1HRAM1404、セレク
タ回路1403の出力信号と1HRAM1404の出力
信号とを用いて内挿処理を行う乗算器A1405、乗算
器B1406、加算器1407、セレクタ回路1403
の出力信号と内挿後の信号である加算器1407の出力
信号を圧縮時/伸張時で選択するセレクタ回路140
9、及びフィールドメモリ1303への出力端子140
8と記録再生部1210への出力端子1410から構成
されている。
【0045】このように構成された補間回路1304で
は、カメラ記録時には入力端子1402からの信号は1
HRAM1404により同時化された連続する2ライン
の信号となり、この同時化された2ラインの信号を用い
て図19に示す伸張処理を行う。伸張処理は図19に示
すように入力3ラインから補間4ラインを作成する必要
があるため、補間ラインの4ラインのうち1ラインはフ
ィールドメモリの読みだしラインのホールド制御により
同一ライン間での内挿処理を行う。
【0046】一方再生時は、記録再生部1210からの
出力信号は第2の実施例で示したように補間回路130
4へ入力される。補間回路1304では、入力端子14
01からの出力信号はセレクタ回路1403により1H
RAM1404を用いて同時化された連続する2ライン
の信号となり、この同時化された2ラインの信号を用い
て補間ラインを作成し、出力端子1408を経由して、
フィールドメモリ1301へ入力される。圧縮処理は、
図12、図13に示した内挿処理とフィールドメモリで
の書き込み制御により必要な補間ラインを作成すること
となる。その後フィールドメモリでの制御により作成さ
れた補間信号は補間回路1304の入力端子1402を
経て補間回路内スルー経路である入力側のセレクタ回路
1403から出力側のセレクタ回路1409を経て出力
端子1610から映像出力として出力される。
【0047】また撮像部出力信号と補間回路1304の
出力端子1408からの出力信号とはバス形式に接続さ
れ、カメラ記録時は補間回路の出力端子1408からの
出力信号はオープン状態となり、再生時は撮像部からの
出力信号はオープン状態となる構成と成っている。以上
説明したように本実施例の圧縮補間回路とアスペクト変
換機能付き映像装置では、補間処理部においてカメラ記
録時には伸長内挿処理を行い、再生時には圧縮補間回路
として用い圧縮処理により圧縮補間ラインを作成し、特
に2ポートのフィールドメモリを使用して再生信号を簡
単な内挿処理で圧縮し、モニターのアスペクト比が4:
3である場合でも再生信号を水平画角を保ったまま正規
(真円)画像を出画することが可能である。
【0048】図20は本発明の第6の実施例における圧
縮補間回路とアスペクト変換機能付き映像装置のブロッ
ク図を示すものである。図20において、前図と共通部
分は同一符号で示し、異なる部分を中心に説明する。図
20において、1603はフィールドメモリ1601と
メモリ制御回路1602から構成されるメモリ部、16
04はフィールドメモリ1601の出力信号を内挿処理
する補間回路、1605はメモリ制御回路1602と補
間回路1604を制御する電子式補間制御回路、160
6は補間回路1604と電子式補間制御回路1605か
ら構成される補間部、1607はメモリ部1603と補
間部1606から構成されている圧縮補間手段としての
補間処理部、1608は映像出力端子である。
【0049】以上のように構成された圧縮補間回路とア
スペクト変換機能付き映像装置について、以下その動作
を説明する。図20において、撮影時、撮像部1201
によって作成される撮像部出力信号は、補間処理部16
07においてフィールドメモリ1601及び補間回路1
604により電子式拡大及び圧縮機能等の処理を撮影者
の操作により施され映像信号として記録再生部1210
に入力され、記録/再生回路1111により記録媒体1
110に記録される。一方再生時は記録再生部1210
において、記録/再生回路1111は記録媒体1110
から再生信号を得、再生信号はA/D回路1112によ
りデジタル信号となり、信号処理部1113にて必要な
信号処理(例えばアパーチャー処理等)を施される。そ
の後再生信号は、補間処理部1607においてフィール
ドメモリ1601及び補間回路1604により補間処理
を施され映像信号として出力される。
【0050】ここで図20に示すように撮影時には、撮
像部出力信号はメモリ制御回路1602の制御によりフ
ィールドメモリ1601に記録され、一定期間(通常1
フィールドまたは1フレーム)後、第1読み出しポート
及び第2読み出しポートから読み出される。第1読み出
しポート及び第2読み出しポートから読み出された信号
は補間回路1604で内挿処理により補間信号となる、
この時内挿処理に必要な制御を電子式補間制御回路16
05がメモリ制御回路1603及び補間回路1604に
対して行う。補間回路1604の出力信号は映像信号と
して出力されると共に記録再生部1120へ入力され
る。
【0051】一方再生時には、第1の実施例と同様に記
録再生部1210において記録/再生回路1111は記
録媒体1110から再生信号を得、再生信号はA/D回
路1112によりデジタル信号となり、信号処理部11
13にて必要な信号処理(例えばアパーチャー処理等)
を施される。その後再生信号はメモリ部1603にてメ
モリ制御回路1602の制御によりフィールドメモリ1
601に記録される。その後はカメラ記録時と同様に一
定期間(通常1フィールドまたは1フレーム)後、第1
読み出しポート及び第2読み出しポートから読み出され
る。第1読み出しポート及び第2読み出しポートから読
み出された信号は補間回路1604で内挿処理により補
間信号となる。この時内挿処理に必要な制御を電子式補
間制御回路1608がメモリ制御回路1602及び補間
回路1604に対して行う。また図20では撮像部12
01からの出力信号と記録再生部1210からの出力信
号とはバス形式に接続され、カメラ記録時は記録再生部
1210からの出力信号はオープン状態となり、再生時
は撮影部1201からの出力信号はオープン状態となる
構成と成っている。
【0052】次に補間回路1604は第1の実施例の図
3と同様にフィールドメモリ1601からの2つの入力
ライン信号に対しwと(1−w)の内挿係数による補間処
理を行う。この補間処理は伸張と圧縮の両方に対応し、
伸張処理は図19に示すように入力3ラインから補間4
ラインを作成する必要があるため、補間ラインの4ライ
ンのうち1ラインはフィールドメモリの読み出しライン
のホールド制御により同一ライン間での内挿処理を行
う。一方圧縮処理は第1の実施例で示した処理を行う。
【0053】次に、伸張/圧縮処理とアスペクト変換処
理との関係を再度図2を参照して説明する。図2に示す
ように撮像部のアスペクト比が4:3であり、撮影時の
信号処理により縦長に伸張(4/3倍)して記録媒体に記
録することにより、アスペクト比16:9のモニターに
は真円状態で出画可能となり、これをアスペクト比4:
3のモニターに出画する場合は再生信号を圧縮(3/4
倍)することにより真円状態での出画可能となる。また
撮像部1201のアスペクト比が16:9でありそのア
スペクト比の状態で記録媒体1110に記録した場合
は、16:9のモニターには真円状態で出画可能であ
り、アスペクト比4:3のモニターに出画する場合は再
生信号を圧縮(3/4倍)することにより真円状態での出
画可能となる。また、撮像部1201のアスペクト比が
16:9であり、撮影時の信号処理により圧縮(3/4
倍)して記録媒体1110に記録することにより、アス
ペクト比4:3のモニターには真円状態で出画可能とな
り、これをアスペクト比16:9のモニターに出画する
場合は再生信号を伸張(4/3倍)することにより真円状
態での出画可能となる。
【0054】このように、本実施例の圧縮補間回路とア
スペクト変換機能付き映像装置では、3ポートのフィー
ルドメモリの採用とメモリ制御により、補間処理部にお
いてカメラ記録時及び再生時に、伸張処理及び圧縮補間
回路として用い圧縮処理により圧縮補間ラインを作成
し、撮像部のアスペクト比及びモニターのアスペクトに
関係なく水平画角を保ったまま正規(真円)画像を出画す
ることが可能である。
【0055】図21は本発明の第7の実施例におけるア
スペクト変換機能付き映像装置のブロック図を示すもの
である。図21おいて前図と共通部分は同一符号で示
し、異なる部分を中心に説明する。1701は巡回型ノ
イズ低減部、1702は撮像素子1101、A/D11
02、カメラ信号処理部1103及び巡回型ノイズ低減
部1701で構成されている撮像部、1703は3ポー
ト型のフィールドメモリであり、撮像部出力信号は3ポ
ート型のフィールドメモリ1703に入力される。17
04はフィールドメモリ1703の書き込み制御を行う
メモリ書き込み制御回路、1705はフィールドメモリ
1703の第1読み出しポートの読み出し制御を行うメ
モリ第1読み出し制御回路、1706はフィールドメモ
リ1703の第2読み出しポートの読み出し制御を行う
メモリ第2読み出し制御回路、1707は映像信号の同
期信号、1708はメモリ書き込み制御回路1704、
メモリ第1読み出し制御回路1705、メモリ第2読み
出し制御回路1706から構成されるメモリ制御回路全
体、1709はフィールドメモリ1703とメモリ制御
回路1708から構成されるメモリ部、1710はフィ
ールドメモリ1703の出力信号を用いて内挿処理を行
う補間回路、1711は補間回路1710を制御する電
子式補間制御回路、1712は補間回路1710と電子
式補間制御回路1711から構成される補間部、171
3はメモリ部1709と補間部1712から構成される
圧縮補間手段としての補間処理部、1714は映像出力
端子である。
【0056】以上のように構成された圧縮補間回路とア
スペクト変換機能付き映像装置について、以下その動作
を説明する。以上のように構成されたアスペクト変換機
能付き映像装置について、以下その動作を説明する。カ
メラ信号処理部1103出力信号が、巡回型ノイズ低減
部1701を経由してフィールドメモリ1703に書き
込まれ、同時に、電子式補間制御回路1711が発生す
る読み出し先頭相対アドレスと読み出し終了相対アドレ
スで指定された領域がフィールドメモリ1703の第1
読み出しポートから読み出され、補間回路1710で1
画面の信号として拡大される。しかもこの第1読み出し
ポートから読み出される領域の信号は第2読み出しポー
トからの信号を用い巡回型ノイズ低減部1701により
ノイズ除去された信号となる。
【0057】このことを、図22を用いて説明する。
(n+1)フィールドにおいて第1読み出しアドレスによ
り読み出される第1読み出し領域の信号は、書き込みア
ドレスにより追い越されることはないが、第2読み出し
アドレスにより読み出される第2読み出し領域の信号
は、当該フィールドの書き込み動作により途中から新デ
ータに書き変わっているため、巡回型ノイズ低減部17
01が第2読み出し領域信号を用いて行うノイズ低減有
効範囲が制限され、ノイズ低減されない範囲が存在する
ことになる。但し、書き込み動作により途中から新デー
タに書き変わるのは、第1読み出し領域の信号を用いて
補間回路1710が内挿処理を行い電子式拡大機能を実
現するためであり、補間回路入力信号範囲がノイズ低減
されていれば良く、補間回路入力信号範囲の信号は全て
巡回型ノイズ低減が有効な範囲に含まれている。
【0058】このように本実施例では、撮影時に3ポー
トのフィールドメモリ1703一つで、巡回型ノイズ低
減機能と電子式拡大機能(電子式拡大機能を用いる手ぶ
れ補正方式を含む)を実現することができる機能を有し
ている。一方再生時は、記録再生部1210において、
記録/再生回路1111は記録媒体1110から再生信
号を得、再生信号はA/D回路1112によりデジタル
信号となり、信号処理部1113にて必要な信号処理
(例えばアパーチャー処理等)を施される。その後再生
信号は、補間処理部1713においてフィールドメモリ
1703及び補間回路1710により補間処理を施され
映像信号として出力される。また図21では撮像部17
02からの出力信号と記録再生部1210からの出力信
号とはバス形式に接続され、撮影時は記録再生部121
0からの出力信号はオープン状態となり、再生時は撮影
部1702からの出力信号はオープン状態となる構成と
成っている。
【0059】ここで、図23に本実施例における補間回
路1710の一構成例を示す。図23において、補間回
路1710はフィールドメモリ第2読み出しポート用入
力端子1901、フィールドメモリ第1読み出しポート
用入力端子1902、1H期間の遅延を得る1HRAM
1903、入力端子1901からの信号と1HRAM1
903の出力信号とを伸張時/圧縮時で選択するセレク
タ回路1904、入力端子1902からの信号とセレク
タ回路1904の出力信号とを用いて内挿処理を行う乗
算器A1905、乗算器B1906及び加算器1907
から構成されている。
【0060】このように構成された補間回路1710で
は、入力端子1902からの信号は1HRAM1903
により同時化された連続する2ラインの信号となる。伸
張時はこの同時化された2ラインの信号を用いて図19
に示すように補間ラインを作成し、圧縮時は入力端子1
901からの出力信号と入力端子1902からの出力信
号とを用いて図7に示すように補間ラインを作成する。
【0061】このように、本実施例の圧縮補間回路とア
スペクト変換機能付き映像装置では、3ポートのフィー
ルドメモリの採用、メモリ制御と補間回路の内挿制御に
より、補間処理部において撮影時には巡回型ノイズ低減
機能と電子式拡大機能(電子式拡大機能を用いる手ぶれ
補正方式を含む)の両者を実現することができ、再生時
には伸張処理及び圧縮補間回路として用いて圧縮処理に
より圧縮補間ラインを作成し、再生信号を水平画角を保
ったまま正規(真円)画像を出画することが可能である。
【0062】図24は本発明の第8の実施例における圧
縮補間回路とアスペクト変換機能付き映像装置のブロッ
ク図を示すものである。図24において前述の回路図と
共通部分は同一符号で示し、異なる部分を中心に説明す
る。図24において図20と異なるのは、記録/再生制
御回路2001が追加され、記録再生部1210から補
間処理部1607へ画像データと画像属性情報が出力さ
れている点で、画像属性情報は信号処理部1113から
電子式補間制御回路1607へ入力されている。
【0063】以上のように構成された圧縮補間回路とア
スペクト変換機能付き映像装置について、以下その動作
を説明する。図24において、撮影時、撮像部1201
によって作成される撮像部出力信号は、補間処理部16
07においてフィールドメモリ1601及び補間回路1
604により電子式拡大及び圧縮機能等の処理を撮影者
の操作により施され映像信号として記録再生部1210
に入力され、記録/再生回路1111により記録媒体1
110に記録される。一方再生時は記録再生部1210
において、記録/再生回路1111は記録媒体1110
から再生信号を得、再生信号はA/D回路1112によ
りディジタル信号となり、信号処理部1113にて必要
な信号処理(例えばアパーチャー処理等)を施される。
その後再生信号は、補間処理部1607においてフィー
ルドメモリ1601及び補間回路1604により補間処
理を施され映像信号として出力される。
【0064】ここで図24に示すように撮影時には、撮
像部出力信号はメモリ制御回路1602の制御によりフ
ィールドメモリ1601に記録され、一定期間(通常1
フィールドまたは1フレーム)後、第1読み出しポート
及び第2読み出しポートから読み出される。第1読み出
しポート及び第2読み出しポートから読み出された信号
は補間回路1604で内挿処理により補間信号となる、
この時内挿処理に必要な制御を電子式補間制御回路16
05がメモリ制御回路1603及び補間回路1604に
対して行う。補間回路1604の出力信号は映像信号と
して出力されると共に記録再生部1120へ入力され
る。
【0065】一方再生時には、第1の実施例と同様に記
録再生部1210において記録/再生回路1111は記
録媒体1110から再生信号を得、再生信号はA/D回
路1112によりディジタル信号となり、信号処理部1
113にて必要な信号処理(例えばアパーチャー処理
等)を施される。その後再生信号はメモリ部1603に
てメモリ制御回路1602の制御によりフィールドメモ
リ1601に記録される。その後はカメラ記録時と同様
に一定期間(通常1フィールドまたは1フレーム)後、
第1読み出しポート及び第2読み出しポートから読み出
される。第1読み出しポート及び第2読み出しポートか
ら読み出された信号は補間回路1604で内挿処理によ
り補間信号となる、この時内挿処理に必要な制御を電子
式補間制御回路1606がメモリ制御回路1602及び
補間回路1604に対して行う。また図24では撮像部
1201からの出力信号と記録再生部1210からの出
力信号とはバス形式に接続され、カメラ記録時は記録再
生部1210からの出力信号はオープン状態となり、再
生時は撮影部からの出力信号はオープン状態となる構成
と成っている。
【0066】次に補間回路1604は第1の実施例の図
3と同様にフィールドメモリ1601からの2つの入力
ライン信号に対しwと(1−w)の内挿係数による補間処
理を行う。この補間処理は伸張と圧縮の両方に対応し、
伸張処理は図19に示すように入力3ラインから補間4
ラインを作成する必要があるため、補間ラインの4ライ
ンのうち1ラインはフィールドメモリの読みだしライン
のホールド制御により同一ライン間での内挿処理を行
う。一方圧縮処理は第1の実施例で示した処理を行う。
【0067】また、記録/再生制御回路2001は、記
録/再生回路1111に対してポーズ等の制御を行う。
この時再生信号に対して必要なメモリ制御及び内挿制御
に関して図25を用いて説明する。図25は再生画像デ
ータをフィールドメモリ1601へ書き込みし、読み出
しすることによる1フィールド遅れに対するインタレー
ス補正の概略を示し、図26は再生画像データがポーズ
状態となった時のインタレース補正の概略を示す。図2
5に示す様に1フィールド遅れを補償するために、偶数
(even)フィールドの再生映像信号から奇数(odd)フ
ィールド信号を作成する場合は内挿により補間ラインを
作成するだけで良い。一方oddフィールドの再生映像信
号からevenフィールド信号を作成する場合は、evenフィ
ールド信号と同様な内挿により補間ラインを作成すると
モニターでのインタレース出力により補間後のevenフィ
ールド信号が補間後のoddフィールド信号より空間的に1
/2ライン上方に出力されるため、補間前の再生信号のod
dフィールド信号とevenフィールド信号の位置関係と逆
になる。そこでoddフィールドの再生映像信号からeven
フィールド信号を作成する場合は、メモリの読み出し制
御(または書き込み制御でも可)によりメモリ出力時のod
dフィールド再生信号の空間位置を1H上方に移動して
から内挿により補間ラインを作成する必要がある。これ
は同様にevenフィールドの再生映像信号からoddフィー
ルド信号を作成する時に、メモリの読み出し制御(また
は書き込み制御でも可)によりメモリ出力時のevenフィ
ールド再生信号の空間位置を1H下方に移動してから内
挿により補間ラインを作成しても良い。
【0068】また図26に示す様に、ポーズ制御により
oddフィールド再生信号だけが出力される場合、oddフィ
ールドの再生映像信号からevenフィールド信号を作成す
る場合は内挿により補間ラインを作成するだけで良い。
一方oddフィールドの再生映像信号からoddフィールド信
号を作成する場合は、oddフィールド信号と同様な内挿
により補間ラインを作成するとoddフィールド時とeven
フィールド時で同一信号が出力されるため、oddフィー
ルドの再生映像信号からoddフィールド信号を作成する
場合は、補間処理を行わない制御が必要になる。またポ
ーズ制御によりevenフィールド再生信号だけが出力され
る場合は、evenフィールドの再生映像信号からoddフィ
ールド信号を作成する場合は内挿により補間ラインを作
成し、一方evenフィールドの再生映像信号からevenフィ
ールド信号を作成する場合はevenフィールド再生信号の
空間位置を1H上方に移動し補間処理を行わない制御が
必要になる。
【0069】このように、再生信号をフィールドメモリ
を経由して補間処理等を行う場合はインタレース補正が
必要になるため、再生信号の画像データの属性(図2
5、26ではodd/evenのフィールド)情報を記録/再生制
御回路から信号処理部を経由して電子式補間制御回路へ
伝えている。また、この実施例では、画像属性情報は画
像データとは分離して電子式補間制御回路1605に入
力する場合を示したが、画像データ上の非有効期間例え
ばブランキンング期間に重畳することも可能である。こ
の場合の回路構成例を第2のブロック図として図27に
示す。図27において図17の回路図と共通部分は同一
符号で示し、異なる部分を中心に説明する。図27にお
いて図17と異なるのは、記録/再生制御回路2001
が追加され、記録再生部1210から補間処理部へ画像
データと画像属性情報が出力されている点で、画像属性
情報がブランキング期間に重畳された画像データが信号
処理部1113から補間回路1304へ入力されてい
る。補間回路1304においては画像属性情報と画像デ
ータは分離され、その後画像データは補間処理後フィー
ルドメモリに入力され、画像属性情報は電子式補間性制
御回路1305へ入力されて補間処理に必要なインタレ
ース補正等の制御をメモリ制御回路1302や補間回路
1304に対して行う。
【0070】このように信号処理部1113からの画像
データを補間回路1304に直接入力する構成において
は、画像属性情報を画像データに重畳し補間処理部13
07内で分離する事により記録再生部1210と補間処
理部間1307の信号数を削減することが可能である。
以上説明したように本実施例のアスペクト変換機能付き
映像装置では、記録/再生制御回路を備え、再生信号の
画像属性情報を補間処理部特に電子式補間制御回路に伝
えることにより必要な補正を行うことができ、ポーズ時
等においてもインタレース制御された正規(真円)画像を
出画することが可能である。
【0071】なお、上記実施例においてはフィールドメ
モリへの信号入力をバス形式に接続した場合を示した
が、これに限らず例えばセレクタ回路を追加し接続する
などが考えられる。また、上記実施例においては再生信
号をアナログ−デジタル変換後に信号処理する場合を示
したが、これに限らず例えばデジタル信号を直接記録媒
体に記録/再生する映像装置においてはA/D回路は必
要でない。
【0072】また、上記実施例においては再生信号の補
間処理として圧縮補間処理を行う場合を示したが、同一
の回路構成で再生信号を拡大補間処理する事も可能であ
る。また、上記実施例においては電子式補間制御回路
が、補間回路に対する内挿係数制御とメモリ制御回路に
対するアドレス制御や書き込み/読み出し制御を行う場
合を示したが、これに限らず例えばメモリ制御回路内に
電子式補間制御回路と同様の回路(または機能)を内蔵
し、メモリに対する制御をすべて行う構成等も可能であ
る。
【0073】また、上記実施例においては圧縮補間回路
を搭載した映像装置としてアスペクト変換機能付き映像
装置の場合を示したが、アスペクト変換機能としてだけ
でなく再生デジタル機能付き映像装置としても同様の効
果を得ることは可能である。また、上記実施例において
は圧縮補間回路を搭載したアスペクト変換機能付き映像
装置として、ビデオカメラの場合を示したが、これに限
らず例えばVTR等の据置映像装置においても同様の効
果を得ることは可能である。
【0074】
【発明の効果】以上のように、本発明によれば、メモリ
部と補間部から構成される圧縮補間回路を設けてメモリ
制御及び補間制御を行うことによって、圧縮補間ライン
を作成でき映像信号の垂直圧縮処理及び垂直方向のアス
ペクト変換処理が実現可能である。特に再生時のアスペ
クト変換機能を実現することができ、撮像素子のアスペ
クト比とモニターのアスペクト比が異なる場合でも正規
(真円)画像を出画することが可能である。
【図面の簡単な説明】
【図1】本発明の第1の実施例における圧縮補間回路と
アスペクト変換機能付き映像装置のブロック図
【図2】同実施例における圧縮補間回路とアスペクト変
換機能付き映像装置でのアスペクト変換機能の概略図
【図3】同実施例における圧縮補間回路とアスペクト変
換機能付き映像装置の補間回路の構成図
【図4】同実施例における圧縮補間回路とアスペクト変
換機能付き映像装置の圧縮補間処理の概略図
【図5】同実施例における圧縮補間回路とアスペクト変
換機能付き映像装置の圧縮補間回路のブロック図
【図6】同実施例における圧縮補間回路とアスペクト変
換機能付き映像装置のフィールドメモリに対する書き込
み・読み出しアドレス制御例を示した図
【図7】同実施例における圧縮補間回路とアスペクト変
換機能付き映像装置のメモリ読み出しアドレスと内挿処
理との関係を示した図
【図8】同実施例における圧縮補間回路とアスペクト変
換機能付き映像装置のメモリ読み出しアドレスと内挿処
理との関係を示した図
【図9】同実施例における圧縮補間回路とアスペクト変
換機能付き映像装置のメモリ読み出しアドレスと内挿処
理を実現する回路の構成図
【図10】本発明の第2の実施例における圧縮補間回路
とアスペクト変換機能付き映像装置のブロック図
【図11】同実施例における圧縮補間回路とアスペクト
変換機能付き映像装置の補間回路の構成図
【図12】同実施例における圧縮補間回路とアスペクト
変換機能付き映像装置の圧縮補間処理の概略図
【図13】同実施例における圧縮補間回路とアスペクト
変換機能付き映像装置の圧縮補間処理の概略図
【図14】同実施例における圧縮補間回路とアスペクト
変換機能付き映像装置の圧縮処理を実現する回路の構成
【図15】本発明の第3の実施例における圧縮補間回路
とアスペクト変換機能付き映像装置のブロック図
【図16】本発明の第4の実施例における圧縮補間回路
とアスペクト変換機能付き映像装置のブロック図
【図17】本発明の第5の実施例における圧縮補間回路
とアスペクト変換機能付き映像装置のブロック図
【図18】本発明の第5の実施例における圧縮補間回路
とアスペクト変換機能付き映像装置の補間回路の構成図
【図19】同実施例における圧縮補間回路とアスペクト
変換機能付き映像装置の伸張処理の概略図
【図20】本発明の第6の実施例における圧縮補間回路
とアスペクト変換機能付き映像装置のブロック図
【図21】本発明の第7の実施例における圧縮補間回路
とアスペクト変換機能付き映像装置のブロック図
【図22】同実施例における圧縮補間回路とアスペクト
変換機能付き映像装置のフィールドメモリに対する書き
込み・読み出しアドレス制御例を示した図
【図23】同実施例における圧縮補間回路とアスペクト
変換機能付き映像装置の補間回路の構成図
【図24】本発明の第8の実施例における圧縮補間回路
とアスペクト変換機能付き映像装置のブロック図
【図25】同実施例における圧縮補間回路とアスペクト
変換機能付き映像装置のメモリ制御及び内挿制御の概略
【図26】同実施例における圧縮補間回路とアスペクト
変換機能付き映像装置のメモリ制御及び内挿制御の概略
【図27】同実施例における圧縮補間回路とアスペクト
変換機能付き映像装置の第2のブロック図
【図28】従来のアスペクト変換機能付き映像装置のブ
ロック図
【図29】同アスペクト変換機能付き映像装置の補間回
路の構成図
【図30】同アスペクト変換機能付き映像装置の内挿処
理の概略図
【図31】同アスペクト変換機能付き映像装置のアスペ
クト変換機能の概略図
【符号の説明】
101 記録媒体 102 再生回路 103 A/D回路 104 信号処理部 105 フィールドメモリ 106 メモリ制御回路 107 補間回路 108 電子式補間制御回路 109 圧縮補間回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中山 正明 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】 映像入力端子と、補間手段と、補間制御
    手段と、少なくとも2つの独立した読み出しポートを有
    し1フィールド分以上の画像の記憶容量を持つフィール
    ドメモリと、前記2つの独立した読み出しポートに対応
    するメモリ読み出し手段と、前記映像入力端子からの信
    号を記録するメモリ書き込み手段とを備え、 前記メモリ読み出し手段は、メモリ第1読み出し制御部
    とメモリ第2読み出し制御部とを有し、前記メモリ第1
    読み出し制御部は、前記フィールドメモリに記憶されて
    いる任意の映像ラインである第1映像ラインを読み出
    し、前記メモリ第2読み出し制御部は、前記フィールド
    メモリに記憶されている前記第1映像ラインに対し次の
    有効ラインである第2映像ラインを読み出し、 前記補間制御手段は、補間ラインのライン間隔に基づ
    き、前記補間手段に対する内挿係数発生手段と前記メモ
    リ読み出し制御手段に対するアドレス制御手段とを有
    し、 前記2つの独立した読み出しポート出力信号は、前記補
    間手段に入力され補間ラインと成ることを特徴とする圧
    縮補間回路とアスペクト変換機能付き映像装置。
  2. 【請求項2】 アドレス制御手段は、メモリ第1読み出
    し制御部とメモリ第2読み出し制御部を制御し、読み出
    しアドレス値を一制御分先行させる機能を有することを
    特徴とする請求項1記載の圧縮補間回路とアスペクト変
    換機能付き映像装置。
  3. 【請求項3】 メモリ読み出し制御手段とメモリ書き込
    み手段は、第nフィールドに引き続く第(n+1)フィー
    ルドの書き込み先頭アドレスを読み出し終了アドレスの
    次のアドレス以降になるように決定すると共に、前記第
    (n+1)フィールドの映像信号を前記書き込み先頭アド
    レスを始点として、フィールドメモリにリング状に書き
    込むことを特徴とする請求項1記載の圧縮補間回路とア
    スペクト変換機能付き映像装置。
  4. 【請求項4】 映像入力端子と、補間回路と、電子式補
    間制御回路と、1フィールド分以上の画像の記憶容量を
    持つフィールドメモリと、前記フィールドメモリに対す
    るメモリ書き込み制御部とを備え、 前記映像入力端子からの信号は、前記補間回路に入力さ
    れ連続する2ラインの信号から補間ラインと成り、前記
    フィールドメモリに入力され、 前記電子式補間制御回路は、前記メモリ書き込み制御部
    を制御し、前記補間回路にて発生する不要ラインの書き
    込みを禁止し、前記フィールドメモリ出力信号が補間ラ
    インと成ることを特徴とする圧縮補間回路とアスペクト
    変換機能付き映像装置。
  5. 【請求項5】 映像入力信号は、再生回路による記録媒
    体からの映像再生信号であることを特徴とする請求項1
    ないし4のいずれか記載の圧縮補間回路とアスペクト変
    換機能付き映像装置。
  6. 【請求項6】 少なくとも撮像素子とカメラ信号処理部
    から構成される撮像部と、記録再生回路と信号処理部と
    メモリ部と補間部から構成される記録再生部とから構成
    されるビデオカメラであって、前記記録再生部で再生映
    像信号を少なくとも垂直方向に圧縮補間する圧縮補間手
    段を有することを特徴とするアスペクト変換機能付き映
    像装置。
  7. 【請求項7】 撮像素子とカメラ信号処理部から構成さ
    れる撮像部と、記録再生回路と信号処理部から構成され
    る記録再生部と、メモリ部と補間部から構成される補間
    処理部とから構成されるビデオカメラであって、前記補
    間処理部は撮影時に撮影映像信号を少なくとも垂直方向
    に拡大補間する補間手段と、再生時に再生映像信号を少
    なくとも垂直方向に圧縮補間する圧縮補間手段とを有す
    ることを特徴とするアスペクト変換機能付き映像装置。
  8. 【請求項8】 圧縮補間手段は、補間手段と、補間制御
    手段と、少なくとも2つの独立した読み出しポートを有
    し1フィールド分以上の画像の記憶容量を持つフィール
    ドメモリと、前記2つの独立した読み出しポートに対応
    するメモリ読み出し手段と、前記映像信号を記録するメ
    モリ書き込み手段とを備え、 前記メモリ読み出し手段は、メモリ第1読み出し制御部
    とメモリ第2読み出し制御部とを有し、前記メモリ第1
    読み出し制御部は、前記フィールドメモリに記憶されて
    いる任意の映像ラインである第1映像ラインを読み出
    し、前記メモリ第2読み出し制御部は、前記フィールド
    メモリに記憶されている前記第1映像ラインに対し次の
    有効ラインである第2映像ラインを読み出し、 前記補間制御手段は、補間ラインのライン間隔に基づ
    き、前記補間手段に対する内挿係数発生手段と前記メモ
    リ読み出し制御手段に対するアドレス制御手段を有し、 前記2つの独立した読み出しポート出力信号は、前記補
    間手段に入力され補間ラインと成ることを特徴とする請
    求項6または7記載のアスペクト変換機能付き映像装
    置。
  9. 【請求項9】 圧縮補間手段は、補間回路と、電子式補
    間制御回路と、1フィールド分以上の画像の記憶容量を
    持つフィールドメモリと、前記フィールドメモリに対す
    るメモリ書き込み制御部とを備え、 前記圧縮補間手段への映像入力信号は、前記補間回路に
    入力され連続する2ラインの信号から補間ラインと成
    り、前記フィールドメモリに入力され、 前記電子式補間制御回路は、前記メモリ書き込み制御部
    を制御し、前記補間回路にて発生する不要ラインの書き
    込みを禁止し、前記フィールドメモリ出力信号が補間ラ
    インと成ることを特徴とする請求項6または7記載のア
    スペクト変換機能付き映像装置。
  10. 【請求項10】 撮像素子とカメラ信号処理部と巡回型
    ノイズ低減部から構成される撮像部と、記録再生回路と
    信号処理部から構成される記録再生部と、メモリ部と補
    間部から構成される補間処理部とから構成されるビデオ
    カメラであって、 前記メモリ部は、少なくとも2つの独立した読み出しポ
    ートを有し1フィールド分以上の画像の記憶容量を持つ
    フィールドメモリと、前記2つの独立した読み出しポー
    トに対応するメモリ読み出し手段と、前記撮像部出力信
    号を記録するメモリ書き込み手段とを備え、 前記メモリ読み出し手段は、メモリ第1読み出し制御部
    とメモリ第2読み出し制御部とを有し、 撮影時には、前記メモリ第1読み出し制御部は、前記フ
    ィールドメモリに記憶されている任意の映像ラインであ
    る第1映像ラインを読み出し、この第1映像ライン信号
    は前記補間部に入力され補間ラインと成り、前記メモリ
    第2読み出し制御部は、前記フィールドメモリに記憶さ
    れている前記第1映像ライン信号領域を含みその領域よ
    り広い領域である第2映像ライン信号を読み出し、この
    第2映像ライン信号は前記巡回型ノイズ低減部に入力さ
    れ、 再生時には、前記メモリ第1読み出し制御部は、前記フ
    ィールドメモリに記憶されている任意の映像ラインであ
    る第1映像ラインを読み出し、前記メモリ第2読み出し
    制御部は、前記フィールドメモリに記憶されている前記
    第1映像ラインに対し次の有効ラインである第2映像ラ
    インを読み出し、 前記補間制御手段は、補間ラインのライン間隔に基づ
    き、前記補間手段に対する内挿係数発生手段と前記メモ
    リ読み出し制御手段に対するアドレス制御手段を有し、
    前記2つの読み出しポート出力信号は、前記補間回路に
    入力され補間ラインと成ることを特徴とするアスペクト
    変換機能付き映像装置。
  11. 【請求項11】 撮像素子とカメラ信号処理部から構成
    される撮像部と、記録再生回路と信号処理部から構成さ
    れる記録再生部と、メモリ部と補間部から構成される補
    間処理部とから構成されるビデオカメラであって、前記
    信号処理部は再生信号から画像データと画像属性情報を
    作成し、前記画像データは前記メモリ部に入力され、前
    記画像属性情報は前記補間部に入力され、前記補間処理
    部で少なくとも垂直方向に前記画像データを圧縮補間す
    ることを特徴とするアスペクト変換機能付き映像装置。
  12. 【請求項12】 画像属性情報は、少なくとも再生映像
    信号のフィールド情報、再生動作の実行/停止情報、再
    生映像信号のアスペクト比情報であることを特徴とする
    請求項11記載のアスペクト変換機能付き映像装置。
  13. 【請求項13】 画像属性情報は、再生映像信号のブラ
    ンキング期間に重畳されていることを特徴とする請求項
    11記載のアスペクト変換機能付き映像装置。
JP7185231A 1995-07-21 1995-07-21 圧縮補間回路とアスペクト変換機能付き映像装置 Pending JPH0937215A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7185231A JPH0937215A (ja) 1995-07-21 1995-07-21 圧縮補間回路とアスペクト変換機能付き映像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7185231A JPH0937215A (ja) 1995-07-21 1995-07-21 圧縮補間回路とアスペクト変換機能付き映像装置

Publications (1)

Publication Number Publication Date
JPH0937215A true JPH0937215A (ja) 1997-02-07

Family

ID=16167176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7185231A Pending JPH0937215A (ja) 1995-07-21 1995-07-21 圧縮補間回路とアスペクト変換機能付き映像装置

Country Status (1)

Country Link
JP (1) JPH0937215A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007036509A (ja) * 2005-07-26 2007-02-08 Rohm Co Ltd 画像処理装置及びこれを用いた撮像装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007036509A (ja) * 2005-07-26 2007-02-08 Rohm Co Ltd 画像処理装置及びこれを用いた撮像装置
JP4557831B2 (ja) * 2005-07-26 2010-10-06 ローム株式会社 画像処理装置及びこれを用いた撮像装置

Similar Documents

Publication Publication Date Title
US8072511B2 (en) Noise reduction processing apparatus, noise reduction processing method, and image sensing apparatus
JP2946583B2 (ja) スローモーション映像信号発生装置及びスローモーション映像信号発生方法
JP4048615B2 (ja) 画素数変換装置およびディジタルカメラ装置
JPH0937215A (ja) 圧縮補間回路とアスペクト変換機能付き映像装置
JPH08317295A (ja) デジタル画像記録装置およびデジタル画像再生装置
JP3754803B2 (ja) 撮像装置
JPH11168653A (ja) 輪郭補償システム
JP3529590B2 (ja) 撮像システム
JP3158781B2 (ja) ノイズ低減装置
JP3106759B2 (ja) 撮像装置
JP3475517B2 (ja) 撮像装置
JP4072222B2 (ja) 記録再生装置
JPH07177407A (ja) 撮像装置
JP2728135B2 (ja) 撮像装置
JP3684588B2 (ja) 映像信号処理装置
JP4439338B2 (ja) 画像変換装置
JPH07177531A (ja) 撮像装置
JP3388974B2 (ja) 圧縮伸長可変回路
JPH09116912A (ja) 映像信号処理装置
JPH08195936A (ja) スロー画像再生装置
JPS6336597B2 (ja)
JPH0774996A (ja) 補間機能付き映像装置
JPH11191859A (ja) 撮像装置
JPH0846995A (ja) 画像記録装置及び画像再生装置
KR19990055254A (ko) 영상 색차신호의 포맷변환장치

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040323

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040713