JPH09320967A - 化合物半導体ウェハの製造方法 - Google Patents
化合物半導体ウェハの製造方法Info
- Publication number
- JPH09320967A JPH09320967A JP13347396A JP13347396A JPH09320967A JP H09320967 A JPH09320967 A JP H09320967A JP 13347396 A JP13347396 A JP 13347396A JP 13347396 A JP13347396 A JP 13347396A JP H09320967 A JPH09320967 A JP H09320967A
- Authority
- JP
- Japan
- Prior art keywords
- gaas
- substrate
- compound semiconductor
- oxide film
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【課題】 ＧａＡｓ基板−エピタキシャル層界面付近に
残留するＳｉを電気的に不活性にすることにより、正常
なＦＥＴとして動作できるエピタキシャルウェハを安定
して提供する。 【解決手段】 ＧａＡｓ基板１の表面を前処理により清
浄に処理した後、紫外線（ＵＶ）オゾン発生装置内に基
板１を入れ、強制的にＧａＡｓ基板１上に厚さが２〜３
０nmの酸化膜を形成する。このようにしてＧａＡｓ基板
１上に形成された酸化膜中の酸素ＯとＳｉは、エピ成長
のための昇温でＧａＡｓ中に溶け込み、酸素ＯがＳｉを
捕獲するためにＧａＡｓ基板１表面は不活性となり、Ｇ
ａＡｓ基板−エピタキシャル層界面ｇ付近に電気的に活
性なキャリアが無くなる。
残留するＳｉを電気的に不活性にすることにより、正常
なＦＥＴとして動作できるエピタキシャルウェハを安定
して提供する。 【解決手段】 ＧａＡｓ基板１の表面を前処理により清
浄に処理した後、紫外線（ＵＶ）オゾン発生装置内に基
板１を入れ、強制的にＧａＡｓ基板１上に厚さが２〜３
０nmの酸化膜を形成する。このようにしてＧａＡｓ基板
１上に形成された酸化膜中の酸素ＯとＳｉは、エピ成長
のための昇温でＧａＡｓ中に溶け込み、酸素ＯがＳｉを
捕獲するためにＧａＡｓ基板１表面は不活性となり、Ｇ
ａＡｓ基板−エピタキシャル層界面ｇ付近に電気的に活
性なキャリアが無くなる。
Description
【０００１】
【発明の属する技術分野】本発明は、化合物半導体ウェ
ハの製造方法に係り、特に有機金属気相成長法によるＧ
ａＡｓウェハ及びＧａＡｓエピタキシャルウェハの製造
方法に関するものである。
ハの製造方法に係り、特に有機金属気相成長法によるＧ
ａＡｓウェハ及びＧａＡｓエピタキシャルウェハの製造
方法に関するものである。
【０００２】
【従来の技術】携帯電話用のパワーＦＥＴや衛星放送受
信コンバータのＨＥＭＴに利用されるＧａＡｓ層やＧａ
ＡｌＡｓ層等のエピタキシャルウェハ成長法の一つとし
て、有機金属の熱分解を利用して結晶成長させる有機金
属気相成長法（ＭＯＶＰＥ成長法）がある。
信コンバータのＨＥＭＴに利用されるＧａＡｓ層やＧａ
ＡｌＡｓ層等のエピタキシャルウェハ成長法の一つとし
て、有機金属の熱分解を利用して結晶成長させる有機金
属気相成長法（ＭＯＶＰＥ成長法）がある。
【０００３】このＭＯＶＰＥ成長法のプロセスとして
は、通常、ＧａＡｓ基板の前処理を行って基板表面を清
浄にした後、この基板上に順次エピ成長させる方法が採
られている。この基板の前処理方法は種々あるが、その
一例として以下のものが提案されている。
は、通常、ＧａＡｓ基板の前処理を行って基板表面を清
浄にした後、この基板上に順次エピ成長させる方法が採
られている。この基板の前処理方法は種々あるが、その
一例として以下のものが提案されている。
【０００４】先ず、基板表面の付着有機物を除去するた
めに有機溶剤により超音波洗浄し、その後、重金属及び
表面ダメージ層を除去すべくＨ2 ＳＯ4 系によりエッチ
ングする。最後に、基板表面の自然酸化膜を除去するた
めにフッ酸処理を施し、純水洗浄した後、乾燥する。
めに有機溶剤により超音波洗浄し、その後、重金属及び
表面ダメージ層を除去すべくＨ2 ＳＯ4 系によりエッチ
ングする。最後に、基板表面の自然酸化膜を除去するた
めにフッ酸処理を施し、純水洗浄した後、乾燥する。
【０００５】
【発明が解決しようとする課題】このようにＧａＡｓ基
板に前処理を施すことは、基板表面の付着物を除去して
きれいなＧａＡｓ基板表面を出すという思想に基づいて
おり、これ自体は基本的に正しい考え方だと考える。
板に前処理を施すことは、基板表面の付着物を除去して
きれいなＧａＡｓ基板表面を出すという思想に基づいて
おり、これ自体は基本的に正しい考え方だと考える。
【０００６】しかしながら、ＭＯＶＰＥ成長法特有と考
えられるが、基板に前処理を施しても基板とエピタキシ
ャル層の界面付近にＳｉが残留する場合があることが知
られている。（汚染原因としては、もともと基板に付着
しているものが取り切れていないか、または空気中で汚
染されたり、あるいはＭＯＶＰＥ成長法の装置内で汚染
される等が考えられる。） 図４に、基板−エピタキシャル層の界面付近にＳｉが残
留していない正常なＦＥＴと、基板−エピタキシャル層
の界面付近にＳｉが残留しているＦＥＴのＩDS 1/2 −Ｖ
G 特性曲線を示す。
えられるが、基板に前処理を施しても基板とエピタキシ
ャル層の界面付近にＳｉが残留する場合があることが知
られている。（汚染原因としては、もともと基板に付着
しているものが取り切れていないか、または空気中で汚
染されたり、あるいはＭＯＶＰＥ成長法の装置内で汚染
される等が考えられる。） 図４に、基板−エピタキシャル層の界面付近にＳｉが残
留していない正常なＦＥＴと、基板−エピタキシャル層
の界面付近にＳｉが残留しているＦＥＴのＩDS 1/2 −Ｖ
G 特性曲線を示す。
【０００７】図示するように、界面付近にＳｉが残留し
ていない正常なＦＥＴは、ＶG （ゲートバイアス）を負
の方向にかけるにしたがいＩDS 1/2 は減少し、ある電圧
以下（しきい値電圧Ｖth）では電流が殆ど流れなくな
る。そして、この性質からＦＥＴ特性が現れる。しか
し、界面付近にＳｉが残留していると、このＳｉがｎ型
活性元素として働き、ＶG を負の方向に大きく掛けても
電流が流れてしまいＦＥＴとして動作しなくなる。ま
た、ひどい場合には隣接ＦＥＴとの素子間分離ができな
くなり、ＩＣとして使えなくなる。
ていない正常なＦＥＴは、ＶG （ゲートバイアス）を負
の方向にかけるにしたがいＩDS 1/2 は減少し、ある電圧
以下（しきい値電圧Ｖth）では電流が殆ど流れなくな
る。そして、この性質からＦＥＴ特性が現れる。しか
し、界面付近にＳｉが残留していると、このＳｉがｎ型
活性元素として働き、ＶG を負の方向に大きく掛けても
電流が流れてしまいＦＥＴとして動作しなくなる。ま
た、ひどい場合には隣接ＦＥＴとの素子間分離ができな
くなり、ＩＣとして使えなくなる。
【０００８】そこで本発明の目的は、従来技術の問題点
であるＧａＡｓ基板−エピタキシャル層界面付近に残留
するＳｉを電気的に不活性にすることにより、正常なＦ
ＥＴとして動作できる化合物半導体エピタキシャルウェ
ハ及びその製造方法を提供することにある。
であるＧａＡｓ基板−エピタキシャル層界面付近に残留
するＳｉを電気的に不活性にすることにより、正常なＦ
ＥＴとして動作できる化合物半導体エピタキシャルウェ
ハ及びその製造方法を提供することにある。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に請求項１の発明は、有機金属気相成長法により、 III
−Ｖ族化合物半導体基板上にエピタキシャル層を成長さ
せる方法において、エピ成長をする前の基板表面に紫外
線オゾンを照射して厚さが２〜３０nmの酸化膜を形成す
るものである。
に請求項１の発明は、有機金属気相成長法により、 III
−Ｖ族化合物半導体基板上にエピタキシャル層を成長さ
せる方法において、エピ成長をする前の基板表面に紫外
線オゾンを照射して厚さが２〜３０nmの酸化膜を形成す
るものである。
【００１０】請求項２の発明は、上記 III−Ｖ族化合物
半導体基板はＧａＡｓであり、かつエピタキシャル層
は、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、及びＩｎ
ＧａＡｓＰのいずれかよりなるものである。
半導体基板はＧａＡｓであり、かつエピタキシャル層
は、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、及びＩｎ
ＧａＡｓＰのいずれかよりなるものである。
【００１１】請求項３の発明は、上記 III−Ｖ族化合物
半導体基板はＩｎＰであり、エピタキシャル層は、Ｉｎ
Ｐ、ＩｎＧａＰ、及びＩｎＧａＡｓＰのいずれかよりな
るものである。
半導体基板はＩｎＰであり、エピタキシャル層は、Ｉｎ
Ｐ、ＩｎＧａＰ、及びＩｎＧａＡｓＰのいずれかよりな
るものである。
【００１２】すなわち、本発明の要点は、ＧａＡｓ基板
−エピタキシャル界面付近に残留する電気的に活性なＳ
ｉを不活性にするために、前述した基板前処理を実施し
た後に、紫外線（ＵＶ）オゾン発生装置内に基板を入
れ、強制的にＧａＡｓ基板上に酸化膜を形成したことに
ある。
−エピタキシャル界面付近に残留する電気的に活性なＳ
ｉを不活性にするために、前述した基板前処理を実施し
た後に、紫外線（ＵＶ）オゾン発生装置内に基板を入
れ、強制的にＧａＡｓ基板上に酸化膜を形成したことに
ある。
【００１３】上記構成によれば、酸化膜中の酸素Ｏは、
エピ成長をするために昇温すると残留Ｓｉと共に電気的
に活性化し、ＧａＡｓ中に溶け込んで深い準位を形成す
る。残留Ｓｉは浅い準位を形成して自由電子を放出する
が、酸素Ｏの深い準位がこの自由電子を捕獲して電気的
に中性にする。従って、残留Ｓｉはｎ型キャリアとなら
ずに済むので、ＧａＡｓ基板−エピタキシャル層界面付
近の電気的に活性なキャリアが無くなる。
エピ成長をするために昇温すると残留Ｓｉと共に電気的
に活性化し、ＧａＡｓ中に溶け込んで深い準位を形成す
る。残留Ｓｉは浅い準位を形成して自由電子を放出する
が、酸素Ｏの深い準位がこの自由電子を捕獲して電気的
に中性にする。従って、残留Ｓｉはｎ型キャリアとなら
ずに済むので、ＧａＡｓ基板−エピタキシャル層界面付
近の電気的に活性なキャリアが無くなる。
【００１４】
【発明の実施の形態】次に、本発明の好適実施の形態を
添付図面を用いて詳述する。
添付図面を用いて詳述する。
【００１５】図１に本発明のＧａＡｓ ＭＥＳＦＥＴの
構造図を示す。
構造図を示す。
【００１６】図示するように、ＧａＡｓ ＭＥＳＦＥＴ
１０は、半絶縁性ＧａＡｓ基板１上に成長されたＵｎ−
ＧａＡｓ層３とそのＵｎ−ＧａＡｓ層３上に成長された
ｎ−ＧａＡｓ層５とから構成されるエピタキシャル層２
０上に、電極７としてのソースＳ、ゲートＧ、及びドレ
インＤが形成されて構成されている。また、ＧａＡｓ基
板１とエピタキシャル層２０との間には界面ｇがある。
１０は、半絶縁性ＧａＡｓ基板１上に成長されたＵｎ−
ＧａＡｓ層３とそのＵｎ−ＧａＡｓ層３上に成長された
ｎ−ＧａＡｓ層５とから構成されるエピタキシャル層２
０上に、電極７としてのソースＳ、ゲートＧ、及びドレ
インＤが形成されて構成されている。また、ＧａＡｓ基
板１とエピタキシャル層２０との間には界面ｇがある。
【００１７】Ｕｎ−ＧａＡｓ層３はアンドープで、また
ｎ−ＧａＡｓ層５はｎ型不純物を２×１０17cm-3の濃度
でドープして、それぞれＧａＡｓを５００nmの厚さで成
長している。
ｎ−ＧａＡｓ層５はｎ型不純物を２×１０17cm-3の濃度
でドープして、それぞれＧａＡｓを５００nmの厚さで成
長している。
【００１８】次に、本発明の製造方法を説明する。
【００１９】先ず前処理として、上述したように、半絶
縁性ＧａＡｓ基板１表面の付着有機物を除去するため
に、有機溶剤により超音波洗浄し、その後、重金属及び
表面ダメージ層を除去すべくＨ2 ＳＯ4 系によりエッチ
ングする。最後に、基板表面の自然酸化膜を除去するた
めにフッ酸処理を施し、純水洗浄した後、乾燥する。
縁性ＧａＡｓ基板１表面の付着有機物を除去するため
に、有機溶剤により超音波洗浄し、その後、重金属及び
表面ダメージ層を除去すべくＨ2 ＳＯ4 系によりエッチ
ングする。最後に、基板表面の自然酸化膜を除去するた
めにフッ酸処理を施し、純水洗浄した後、乾燥する。
【００２０】次にこのＧａＡｓ基板１をＵＶオゾン発生
装置に入れ、この基板１上に厚さが２〜３０nmの酸化膜
を形成する。この酸化膜中には残留Ｓｉと酸素Ｏが別々
に存在する。
装置に入れ、この基板１上に厚さが２〜３０nmの酸化膜
を形成する。この酸化膜中には残留Ｓｉと酸素Ｏが別々
に存在する。
【００２１】そして、この基板１上に不純物をドープし
ないＧａＡｓを成長させる際には、基板１の昇温によ
り、残留Ｓｉと酸素ＯはＧａＡｓ中に溶け込むと共に、
ＧａＡｓ中の酸素Ｏは深い準位を形成し、Ｓｉは浅い準
位を形成して自由電子を放出し、電気的に活性化する。
しかし、酸素Ｏの深い準位がＳｉの自由電子を捕獲する
ので、基板１表面は不活性となる。そして不純物をドー
プしないＧａＡｓはＧａＡｓ基板１表面が不活性の状態
で成長し、Ｕｎ−ＧａＡｓ層３が形成される。
ないＧａＡｓを成長させる際には、基板１の昇温によ
り、残留Ｓｉと酸素ＯはＧａＡｓ中に溶け込むと共に、
ＧａＡｓ中の酸素Ｏは深い準位を形成し、Ｓｉは浅い準
位を形成して自由電子を放出し、電気的に活性化する。
しかし、酸素Ｏの深い準位がＳｉの自由電子を捕獲する
ので、基板１表面は不活性となる。そして不純物をドー
プしないＧａＡｓはＧａＡｓ基板１表面が不活性の状態
で成長し、Ｕｎ−ＧａＡｓ層３が形成される。
【００２２】続いてこのＵｎ−ＧａＡｓ層３上に、ｎ型
不純物をドープしながらＧａＡｓを成長させてｎ−Ｇａ
Ａｓ層５を形成する。更に、そのｎ−ＧａＡｓ層５上に
電極となるソースＳ、ゲートＧ、及びドレインＤを設け
る。
不純物をドープしながらＧａＡｓを成長させてｎ−Ｇａ
Ａｓ層５を形成する。更に、そのｎ−ＧａＡｓ層５上に
電極となるソースＳ、ゲートＧ、及びドレインＤを設け
る。
【００２３】このように製造されたＧａＡｓ ＭＥＳＦ
ＥＴ１０は、ＧａＡｓ基板１とＵｎ−ＧａＡｓ層３との
界面ｇ付近にＳｉが残留しないのでリーク電流が発生せ
ず、正常なＦＥＴとして動作できる。
ＥＴ１０は、ＧａＡｓ基板１とＵｎ−ＧａＡｓ層３との
界面ｇ付近にＳｉが残留しないのでリーク電流が発生せ
ず、正常なＦＥＴとして動作できる。
【００２４】以上の方法のほかにも界面の残留Ｓｉを除
去若しくは電気的に不活性にする手法は種々考えられる
が、いずれにしても基板−エピタキシャル界面が電気的
に活性な状態であると正常なＦＥＴとして動作できる最
終デバイスは作製できないことになる。従って、この不
良を撲滅し、安定して良好な基板−エピタキシャル界面
特性が得られるようになるということはエピタキシャル
ウェハ供給メーカとしてもデバイスメーカとしても重要
な意味を持つ。
去若しくは電気的に不活性にする手法は種々考えられる
が、いずれにしても基板−エピタキシャル界面が電気的
に活性な状態であると正常なＦＥＴとして動作できる最
終デバイスは作製できないことになる。従って、この不
良を撲滅し、安定して良好な基板−エピタキシャル界面
特性が得られるようになるということはエピタキシャル
ウェハ供給メーカとしてもデバイスメーカとしても重要
な意味を持つ。
【００２５】また、酸化膜の厚さは、酸化膜を２nm形成
しただけで界面リーク電流に対する抑止効果があるが、
２nmで十分に抑止効果がある訳ではなく、５nm〜３０nm
の範囲で抑止効果が高い。また、膜厚が３０nm以上では
酸化膜の形成に時間がかかるので工業的に意味を成さな
い。
しただけで界面リーク電流に対する抑止効果があるが、
２nmで十分に抑止効果がある訳ではなく、５nm〜３０nm
の範囲で抑止効果が高い。また、膜厚が３０nm以上では
酸化膜の形成に時間がかかるので工業的に意味を成さな
い。
【００２６】更に、本実施の形態では III−Ｖ族化合物
半導体基板としてＧａＡｓを用いて、その上にＧａＡｓ
を成長させたが、ＧａＡｓ系のＡｌＧａＡｓ、ＩｎＧａ
Ａｓ、及びＩｎＧａＡｓＰ等を成長させても良い。
半導体基板としてＧａＡｓを用いて、その上にＧａＡｓ
を成長させたが、ＧａＡｓ系のＡｌＧａＡｓ、ＩｎＧａ
Ａｓ、及びＩｎＧａＡｓＰ等を成長させても良い。
【００２７】また更に、ＩｎＰ基板を用いたＭＯＶＰＥ
ウェハにおいても残留Ｓｉによる問題が報告されている
ため、 III−Ｖ族化合物半導体基板としてＩｎＰを用い
て、その上にＩｎＰ系のＩｎＰ、ＩｎＧａＰ、及びＩｎ
ＧａＡｓＰ等を成長させても、同様の効果が得られると
考えられる。
ウェハにおいても残留Ｓｉによる問題が報告されている
ため、 III−Ｖ族化合物半導体基板としてＩｎＰを用い
て、その上にＩｎＰ系のＩｎＰ、ＩｎＧａＰ、及びＩｎ
ＧａＡｓＰ等を成長させても、同様の効果が得られると
考えられる。
【００２８】
【実施例】次に、本発明の製造方法で作製した化合物半
導体ウェハのより具体的な実施例を比較例と併せて説明
する。
導体ウェハのより具体的な実施例を比較例と併せて説明
する。
【００２９】実施例１ 半絶縁性ＧａＡｓ基板に通常の前処理、例えば上述した
ように、有機溶剤により超音波洗浄し、Ｈ2 ＳＯ4 系に
よりエッチングし、フッ酸処理を施した後、ＵＶオゾン
発生装置に基板を入れて酸化膜を形成する。尚、酸化膜
の厚さの測定はエリプソメータで行った。
ように、有機溶剤により超音波洗浄し、Ｈ2 ＳＯ4 系に
よりエッチングし、フッ酸処理を施した後、ＵＶオゾン
発生装置に基板を入れて酸化膜を形成する。尚、酸化膜
の厚さの測定はエリプソメータで行った。
【００３０】このようにして酸化膜を２nm形成した後、
この基板上にＭＯＶＰＥ成長法にて結晶成長させ、この
成長したウェハ上に電極を設けてＧａＡｓ ＭＥＳＦＥ
Ｔを作製し、試料ｔとした。尚、ゲート長２μm、ゲー
ト幅２０μmである。
この基板上にＭＯＶＰＥ成長法にて結晶成長させ、この
成長したウェハ上に電極を設けてＧａＡｓ ＭＥＳＦＥ
Ｔを作製し、試料ｔとした。尚、ゲート長２μm、ゲー
ト幅２０μmである。
【００３１】実施例２ 実施例１と同様に前処理をし、酸化膜を５nm形成した
後、この基板上にＭＯＶＰＥ成長法にて結晶成長させ、
この成長したウェハ上に実施例１と同様の電極を設けて
ＧａＡｓ ＭＥＳＦＥＴを作製し、試料ｊとした。
後、この基板上にＭＯＶＰＥ成長法にて結晶成長させ、
この成長したウェハ上に実施例１と同様の電極を設けて
ＧａＡｓ ＭＥＳＦＥＴを作製し、試料ｊとした。
【００３２】実施例３ 実施例１と同様に前処理をし、酸化膜を３０nm形成した
後、この基板上にＭＯＶＰＥ成長法にて結晶成長させ、
この成長したウェハ上に実施例１と同様の電極を設けて
ＧａＡｓ ＭＥＳＦＥＴを作製し、試料ｈとした。
後、この基板上にＭＯＶＰＥ成長法にて結晶成長させ、
この成長したウェハ上に実施例１と同様の電極を設けて
ＧａＡｓ ＭＥＳＦＥＴを作製し、試料ｈとした。
【００３３】比較例１ 実施例１と同様に前処理をし、基板上に酸化膜を形成せ
ずにＭＯＶＰＥ成長法にて結晶成長させ、この成長した
ウェハ上に実施例１と同様の電極を設けてＧａＡｓ Ｍ
ＥＳＦＥＴを作製し、試料ｎとした。
ずにＭＯＶＰＥ成長法にて結晶成長させ、この成長した
ウェハ上に実施例１と同様の電極を設けてＧａＡｓ Ｍ
ＥＳＦＥＴを作製し、試料ｎとした。
【００３４】このようにして作製した４つの試料のＩDS
1/2 −ＶG 特性曲線を図２に示す。
1/2 −ＶG 特性曲線を図２に示す。
【００３５】図２より、酸化膜を２nm形成しただけで界
面リーク電流に対する抑止効果があることが分かった。
しかし試料ｔと試料ｊとを比較すると膜厚が２nmで十分
に抑止効果がある訳ではない。試料ｊと試料ｈの界面リ
ーク電流に対する抑止効果は十分で、製品作製上問題の
ないレベルである。従って、酸化膜の厚さは５nm〜３０
nmの範囲で抑止効果が高いことが明かになった。ただ
し、膜厚が２nmの試料ｔも効果があることから、有効な
膜厚は２nm〜３０nmである。また、厚さが３０nmの酸化
膜を形成するのに約６時間掛かったので膜厚が３０nm以
上では工業的に意味を成さない。
面リーク電流に対する抑止効果があることが分かった。
しかし試料ｔと試料ｊとを比較すると膜厚が２nmで十分
に抑止効果がある訳ではない。試料ｊと試料ｈの界面リ
ーク電流に対する抑止効果は十分で、製品作製上問題の
ないレベルである。従って、酸化膜の厚さは５nm〜３０
nmの範囲で抑止効果が高いことが明かになった。ただ
し、膜厚が２nmの試料ｔも効果があることから、有効な
膜厚は２nm〜３０nmである。また、厚さが３０nmの酸化
膜を形成するのに約６時間掛かったので膜厚が３０nm以
上では工業的に意味を成さない。
【００３６】次に、実施例３として作製した試料ｊの、
この条件でのＳＩＭＳによる不純物分析結果（プロファ
イル）を図３に示す。
この条件でのＳＩＭＳによる不純物分析結果（プロファ
イル）を図３に示す。
【００３７】図示するように、予想通り、基板−エピタ
キシャル層界面付近にＳｉとＯのピークが見られ、Ｓｉ
に比較して高濃度のＯが存在することが分かる。このこ
とは、酸化膜中の酸素Ｏが、ＧａＡｓ中に溶け込んで深
い準位を形成し、残留Ｓｉが浅い準位を形成して放出し
た自由電子を捕獲したので界面リーク電流が発生しなか
ったことを示している。
キシャル層界面付近にＳｉとＯのピークが見られ、Ｓｉ
に比較して高濃度のＯが存在することが分かる。このこ
とは、酸化膜中の酸素Ｏが、ＧａＡｓ中に溶け込んで深
い準位を形成し、残留Ｓｉが浅い準位を形成して放出し
た自由電子を捕獲したので界面リーク電流が発生しなか
ったことを示している。
【００３８】
【発明の効果】以上要するに本発明によれば、従来技術
で問題となっていたＧａＡｓ基板−エピタキシャル層界
面付近に残留するＳｉを電気的に不活性にすることがで
きるので、基板−エピタキシャル界面部分のリーク電流
を安定して抑止できる。従って、正常なＦＥＴとして動
作できるエピタキシャルウェハを安定して提供すること
ができる。
で問題となっていたＧａＡｓ基板−エピタキシャル層界
面付近に残留するＳｉを電気的に不活性にすることがで
きるので、基板−エピタキシャル界面部分のリーク電流
を安定して抑止できる。従って、正常なＦＥＴとして動
作できるエピタキシャルウェハを安定して提供すること
ができる。
【００３９】また、本発明方法は安価なＵＶＯ3 発生装
置があれば簡単に実施できる方法なので、次に示す効果
を奏する。
置があれば簡単に実施できる方法なので、次に示す効果
を奏する。
【００４０】（１）デバイス作製のためのプロセスを流
した後で不良が発見されることがないので、数十万円／
枚掛かるプロセス代が無駄になることを防げる。
した後で不良が発見されることがないので、数十万円／
枚掛かるプロセス代が無駄になることを防げる。
【００４１】（２）エピウェハから容易に高品質のデバ
イスを作製できるので、エピウェハ供給メーカとしての
みならず、デバイスメーカとしての品質保証を強化でき
る。
イスを作製できるので、エピウェハ供給メーカとしての
みならず、デバイスメーカとしての品質保証を強化でき
る。
【図１】本発明のＧａＡｓ ＭＥＳＦＥＴの構造を示す
図である。
図である。
【図２】本発明方法で作製したＧａＡｓ ＭＥＳＦＥＴ
と酸化膜を形成しないでエピ成長させたＧａＡｓ ＭＥ
ＳＦＥＴのＩDS 1/2 −ＶG 特性曲線を示す図である。
と酸化膜を形成しないでエピ成長させたＧａＡｓ ＭＥ
ＳＦＥＴのＩDS 1/2 −ＶG 特性曲線を示す図である。
【図３】本発明方法で作製したＧａＡｓ ＭＥＳＦＥＴ
の不純物分析（ＳＩＭＳ分析）結果を示す図である。
の不純物分析（ＳＩＭＳ分析）結果を示す図である。
【図４】基板−エピタキシャル層の界面付近にＳｉが残
留しない正常なＦＥＴと基板−エピタキシャル層の界面
付近にＳｉが残留しているＦＥＴのＩDS 1/2 −ＶG 特性
曲線を示す図である。
留しない正常なＦＥＴと基板−エピタキシャル層の界面
付近にＳｉが残留しているＦＥＴのＩDS 1/2 −ＶG 特性
曲線を示す図である。
１ 半絶縁性ＧａＡｓ基板 ３ Ｕｎ−ＧａＡｓ層 ５ ｎ−ＧａＡｓ層 ７ 電極 １０ ＧａＡｓ ＭＥＳＦＥＴ ２０ エピタキシャル層（化合物半導体ウェハ）
Claims (3)
- 【請求項１】 有機金属気相成長法により、 III−Ｖ族
化合物半導体基板上にエピタキシャル層を成長させる方
法において、エピ成長をする前の基板表面に紫外線オゾ
ンを照射して厚さが２〜３０nmの酸化膜を形成すること
を特徴とする化合物半導体ウェハの製造方法。 - 【請求項２】 上記 III−Ｖ族化合物半導体基板はＧａ
Ａｓであり、かつエピタキシャル層は、ＧａＡｓ、Ａｌ
ＧａＡｓ、ＩｎＧａＡｓ、及びＩｎＧａＡｓＰのいずれ
かよりなる請求項１記載の化合物半導体ウェハの製造方
法。 - 【請求項３】 上記 III−Ｖ族化合物半導体基板はＩｎ
Ｐであり、エピタキシャル層は、ＩｎＰ、ＩｎＧａＰ、
及びＩｎＧａＡｓＰのいずれかよりなる請求項１記載の
化合物半導体ウェハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13347396A JPH09320967A (ja) | 1996-05-28 | 1996-05-28 | 化合物半導体ウェハの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13347396A JPH09320967A (ja) | 1996-05-28 | 1996-05-28 | 化合物半導体ウェハの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09320967A true JPH09320967A (ja) | 1997-12-12 |
Family
ID=15105606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13347396A Pending JPH09320967A (ja) | 1996-05-28 | 1996-05-28 | 化合物半導体ウェハの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09320967A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6336970B1 (en) | 1998-10-14 | 2002-01-08 | Dowa Mining Co., Ltd. | Surface preparation method and semiconductor device |
| DE102009033648A1 (de) | 2008-07-18 | 2010-01-21 | Sumitomo Electric Industries, Ltd. | Verfahren zum Herstellen eines III-V-Verbindungshalbleiter-Substrats, Verfahren zum Herstellen eines Epitaxial-Wafers, III-V-Verbindungshalbleiter-Substrat und Epitaxial-Wafer |
| WO2019020872A1 (en) * | 2017-07-28 | 2019-01-31 | Comptek Solutions Oy | HETEROSTRUCTURE SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING |
| US10460924B2 (en) | 2013-02-15 | 2019-10-29 | Freiberger Compound Materials Gmbh | Process for producing a gallium arsenide substrate which includes marangoni drying |
| US11031507B2 (en) | 2017-07-28 | 2021-06-08 | Comptek Solutions Oy | Semiconductor device and method of manufacture |
| US11276989B2 (en) | 2017-07-28 | 2022-03-15 | Comptek Solutions Oy | Semiconductor device and manufacturing method |
-
1996
- 1996-05-28 JP JP13347396A patent/JPH09320967A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6336970B1 (en) | 1998-10-14 | 2002-01-08 | Dowa Mining Co., Ltd. | Surface preparation method and semiconductor device |
| DE102009033648A1 (de) | 2008-07-18 | 2010-01-21 | Sumitomo Electric Industries, Ltd. | Verfahren zum Herstellen eines III-V-Verbindungshalbleiter-Substrats, Verfahren zum Herstellen eines Epitaxial-Wafers, III-V-Verbindungshalbleiter-Substrat und Epitaxial-Wafer |
| US20100013053A1 (en) * | 2008-07-18 | 2010-01-21 | Sumitomo Electric Industries, Ltd. | Method for manufacturing iii-v compound semiconductor substrate, method for manufacturing epitaxial wafer, iii-v compound semiconductor substrate, and epitaxial wafer |
| JP2010027853A (ja) * | 2008-07-18 | 2010-02-04 | Sumitomo Electric Ind Ltd | Ｉｉｉ−ｖ族化合物半導体基板の製造方法、エピタキシャルウエハの製造方法、ｉｉｉ−ｖ族化合物半導体基板およびエピタキシャルウエハ |
| JP4697272B2 (ja) * | 2008-07-18 | 2011-06-08 | 住友電気工業株式会社 | Ｉｉｉ−ｖ族化合物半導体基板の製造方法およびエピタキシャルウエハの製造方法 |
| DE102009033648B4 (de) | 2008-07-18 | 2024-04-18 | Sumitomo Electric Industries, Ltd. | Verfahren zum Herstellen eines III-V-Verbindungshalbleiter-Substrats, Verfahren zum Herstellen eines Epitaxial-Wafers, III-V-Verbindungshalbleiter-Substrat und Epitaxial-Wafer |
| US10460924B2 (en) | 2013-02-15 | 2019-10-29 | Freiberger Compound Materials Gmbh | Process for producing a gallium arsenide substrate which includes marangoni drying |
| US11170989B2 (en) | 2013-02-15 | 2021-11-09 | Freiberger Compound Materials Gmbh | Gallium arsenide substrate comprising a surface oxide layer with improved surface homogeneity |
| WO2019020872A1 (en) * | 2017-07-28 | 2019-01-31 | Comptek Solutions Oy | HETEROSTRUCTURE SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING |
| US11031507B2 (en) | 2017-07-28 | 2021-06-08 | Comptek Solutions Oy | Semiconductor device and method of manufacture |
| US11037782B1 (en) | 2017-07-28 | 2021-06-15 | Comptek Solutions Oy | Heterostructure semiconductor device and manufacturing method |
| US11276989B2 (en) | 2017-07-28 | 2022-03-15 | Comptek Solutions Oy | Semiconductor device and manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07263355A (ja) | 半導体装置の製造方法，半導体結晶表面のクリーニング方法，及び半導体装置 | |
| US6960482B2 (en) | Method of fabricating nitride semiconductor and method of fabricating semiconductor device | |
| US6673702B2 (en) | Method for producing a semiconductor device | |
| JPH09320967A (ja) | 化合物半導体ウェハの製造方法 | |
| JP2001053011A (ja) | 化合物半導体ウエーハ及びこれを用いた半導体デバイス | |
| JP4186489B2 (ja) | 清浄処理方法および半導体装置の製造方法 | |
| JP4110220B2 (ja) | 化合物半導体基板又は下地膜の表面処理方法、化合物単結晶膜を有する化合物半導体基板及び半導体装置 | |
| US20070196938A1 (en) | Nitride semiconductor device and method for fabricating the same | |
| EP0488632B1 (en) | A method for growing a compound semiconductor and a method for producing a semiconductor laser | |
| JPH06120163A (ja) | 半導体装置の電極形成方法 | |
| JP5390487B2 (ja) | 電界効果トランジスタの製造方法 | |
| US7238542B2 (en) | Manufacturing method for compound semiconductor device | |
| JP3211227B2 (ja) | ＧａＡｓ層の表面安定化方法、ＧａＡｓ半導体装置の製造方法および半導体層の形成方法 | |
| JP2006128651A (ja) | 半導体装置及び半導体基板 | |
| JPH09205254A (ja) | 半導体装置の製造方法および半導体製造装置並びに半導体レーザの製造方法 | |
| JP2006148160A (ja) | 表面処理方法および半導体装置 | |
| JPH1012553A (ja) | 化合物半導体ウェハ及びその製造方法 | |
| JP2000124138A (ja) | 表面処理方法および半導体装置 | |
| JP3077876B2 (ja) | Ｉｉｉ−ｖ族化合物半導体の表面処理方法 | |
| JP2970236B2 (ja) | ＧａＡｓウェハ及びその製造方法 | |
| JP2783140B2 (ja) | 化合物半導体素子の加工表面処理方法 | |
| JP3541324B2 (ja) | 半導体装置の製造方法 | |
| JPH06101454B2 (ja) | 化合物半導体の気相エツチング方法 | |
| JP3435083B2 (ja) | 半導体薄膜再成長方法 | |
| JPWO2005031829A1 (ja) | 半導体素子および半導体集積素子 |