JP3077876B2 - Ｉｉｉ−ｖ族化合物半導体の表面処理方法 - Google Patents
Ｉｉｉ−ｖ族化合物半導体の表面処理方法Info
- Publication number
- JP3077876B2 JP3077876B2 JP06194809A JP19480994A JP3077876B2 JP 3077876 B2 JP3077876 B2 JP 3077876B2 JP 06194809 A JP06194809 A JP 06194809A JP 19480994 A JP19480994 A JP 19480994A JP 3077876 B2 JP3077876 B2 JP 3077876B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- iii
- surface treatment
- compound semiconductor
- treatment method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、III−Ｖ族化合物半導
体の表面処理方法およびその装置に関する。
体の表面処理方法およびその装置に関する。
【０００２】
【従来の技術】ＧａＡｓ，ＩｎＰ等のIII−Ｖ族化合物
半導体は、電子移動度がＳｉより数倍早いこと、バンド
構造が直接遷移型であること、半絶縁性基板が容易に得
られることなどの物理的性質により次世代のデバイス材
料として早くから脚光を浴びており、実際、高周波デバ
イス、低雑音デバイス、光デバイス、高速論理素子等に
応用されている。そして、デバイスの高性能化に伴っ
て、エピ成長技術、微細加工技術などのプロセス技術も
高度化している。その一つに、有機金属気相成長法（Ｍ
ＯＶＰＥ）や有機金属分子線エピタキシー法（ＭＯＭＢ
Ｅ）を用いて、絶縁膜によりマスクを施した基板上の、
半導体層のみに選択成長を行う選択成長法がある。この
方法では、たとえばＦＥＴのコンタクト層に用いるとソ
ース抵抗を低減することができるなど、新規構造が可能
になるため、最近、注目されている。
半導体は、電子移動度がＳｉより数倍早いこと、バンド
構造が直接遷移型であること、半絶縁性基板が容易に得
られることなどの物理的性質により次世代のデバイス材
料として早くから脚光を浴びており、実際、高周波デバ
イス、低雑音デバイス、光デバイス、高速論理素子等に
応用されている。そして、デバイスの高性能化に伴っ
て、エピ成長技術、微細加工技術などのプロセス技術も
高度化している。その一つに、有機金属気相成長法（Ｍ
ＯＶＰＥ）や有機金属分子線エピタキシー法（ＭＯＭＢ
Ｅ）を用いて、絶縁膜によりマスクを施した基板上の、
半導体層のみに選択成長を行う選択成長法がある。この
方法では、たとえばＦＥＴのコンタクト層に用いるとソ
ース抵抗を低減することができるなど、新規構造が可能
になるため、最近、注目されている。
【０００３】しかしこのような再成長プロセスでは、界
面にカーボン（Ｃ）や酸素（Ｏ）などの不純物が残留
し、特にｎ型半導体の場合、これが電子のキラーセンタ
ーとなり、界面におけるキャリア空乏化を引き起こし、
コンタクト抵抗増大の原因になっている。また、再成長
でなく通常成長の場合でも、基板とエピ界面における不
純物の振る舞いが、デバイス特性を劣化させるという報
告もある（T.Yokoyama et al. IEEE Electron Device L
etters Vol.EDL-8, No.6, 1987, pp280-281）。そして
これらの不純物は、通常の成長前の６００℃程度の熱処
理では、除去できない。これらの不純物を除去するため
に、Ｎ．Ｋｏｎｄｏらは、水素を電子サイクロトロン共
鳴（Electron Cyclotron Resonance：ＥＣＲ）により活
性化させて基板に照射し、表面を清浄化する方法を試み
た（Japanese Journal of Applied Physics Vol.25, N
o.1, 1989, ppL7-L9）。また、Ｊ．Ｓａｉｔｏらは、分
子線エピタキシー法（ＭＢＥ）を用いた成長の前処理に
ＨＣｌガスによって、基板表面をエッチングして清浄化
を行った（Journal of Applied Physics Vol.67, No.1
0, 1990, pp6274-6280）。同様なＨＣｌガスによるエッ
チングは、ＭＯＶＰＥ法でも試みられている（K.Shimoy
ama et al.Journal of Crystal Growth Vol.107, 1991,
pp767-771）。
面にカーボン（Ｃ）や酸素（Ｏ）などの不純物が残留
し、特にｎ型半導体の場合、これが電子のキラーセンタ
ーとなり、界面におけるキャリア空乏化を引き起こし、
コンタクト抵抗増大の原因になっている。また、再成長
でなく通常成長の場合でも、基板とエピ界面における不
純物の振る舞いが、デバイス特性を劣化させるという報
告もある（T.Yokoyama et al. IEEE Electron Device L
etters Vol.EDL-8, No.6, 1987, pp280-281）。そして
これらの不純物は、通常の成長前の６００℃程度の熱処
理では、除去できない。これらの不純物を除去するため
に、Ｎ．Ｋｏｎｄｏらは、水素を電子サイクロトロン共
鳴（Electron Cyclotron Resonance：ＥＣＲ）により活
性化させて基板に照射し、表面を清浄化する方法を試み
た（Japanese Journal of Applied Physics Vol.25, N
o.1, 1989, ppL7-L9）。また、Ｊ．Ｓａｉｔｏらは、分
子線エピタキシー法（ＭＢＥ）を用いた成長の前処理に
ＨＣｌガスによって、基板表面をエッチングして清浄化
を行った（Journal of Applied Physics Vol.67, No.1
0, 1990, pp6274-6280）。同様なＨＣｌガスによるエッ
チングは、ＭＯＶＰＥ法でも試みられている（K.Shimoy
ama et al.Journal of Crystal Growth Vol.107, 1991,
pp767-771）。
【０００４】
【発明が解決しようとする課題】以上述べたような従来
技術の方法には、次のような問題がある。ＥＣＲ法を用
いて水素を活性化させる方法は、５００℃以下で処理が
でき、ＣやＯの低減に効果があるが、Ｃを１０17ｃｍ-3
以下の濃度に下げることはできない。また基板がＧａＡ
ｓの場合、５００℃程度の処理温度になると、基板から
砒素が抜け始め、表面が平坦でなくなるという問題も生
じる。ＨＣｌガスを用いる方法も、Ｃ，Ｏ低減に効果が
あるが、これも完全ではなく、さらにこの場合、基板を
６００℃以上の高温にしなければエッチングができない
という問題がある。本発明の目的は、基板表面の平坦性
を損なわず、５００℃以下の低温処理でも完全に界面で
の不純物を除去することのできる表面処理方法とその装
置を提供することにある。
技術の方法には、次のような問題がある。ＥＣＲ法を用
いて水素を活性化させる方法は、５００℃以下で処理が
でき、ＣやＯの低減に効果があるが、Ｃを１０17ｃｍ-3
以下の濃度に下げることはできない。また基板がＧａＡ
ｓの場合、５００℃程度の処理温度になると、基板から
砒素が抜け始め、表面が平坦でなくなるという問題も生
じる。ＨＣｌガスを用いる方法も、Ｃ，Ｏ低減に効果が
あるが、これも完全ではなく、さらにこの場合、基板を
６００℃以上の高温にしなければエッチングができない
という問題がある。本発明の目的は、基板表面の平坦性
を損なわず、５００℃以下の低温処理でも完全に界面で
の不純物を除去することのできる表面処理方法とその装
置を提供することにある。
【０００５】
【課題を解決するための手段】 本発明は、III―Ｖ族
化合物半導体表面のカーボンおよび酸素を除去する表面
処理方法において、加熱されたIII―Ｖ族化合物半導体
基板表面に活性化させた水素ガスもしくはハロゲン化水
素ガスと、熱的に解離させた砒素とを同時に供給するこ
とを特徴とするIII―Ｖ族化合物半導体の表面処理方法
である。
化合物半導体表面のカーボンおよび酸素を除去する表面
処理方法において、加熱されたIII―Ｖ族化合物半導体
基板表面に活性化させた水素ガスもしくはハロゲン化水
素ガスと、熱的に解離させた砒素とを同時に供給するこ
とを特徴とするIII―Ｖ族化合物半導体の表面処理方法
である。
【０００６】
【作用】本発明では、活性化させた水素とクラッキング
した砒素を基板表面に供給することにより、基板表面で
以下のような反応を起こさせる。
した砒素を基板表面に供給することにより、基板表面で
以下のような反応を起こさせる。
【０００７】
【数１】 As2 + H* → 2AsHx … (1) C(ad) + 2H* → CH2(ad) … (2) AsHx + CH2(ad) → CH3(g)↑ … (3)
【０００８】通常のＥＣＲによる水素処理と本発明の違
いは、(1)式に示すように、本発明ではAsHxを発生さ
せ、これをＣ除去に利用する点である。砒素をクラッキ
ングして基板に送るのは、このAsHxを生成しやすくする
ためである。本発明では、Ｈラジカルにより、表面に付
着しているカーボンの水素化物を形成し、それを(3)式
に示すようにAsHxと反応させて、脱離しやすいCH3にし
てしまうため、有効にＣを基板表面から除去することが
できる。またＯは、Ｈラジカルにより除去できる。な
お、(3)式の反応は５００℃程度で起きるので、ＨＣｌ
処理よりは低温で表面処理を行うことができる。しかも
砒素雰囲気中で処理することにより、基板からの砒素抜
けも防止できる。また、水素の代わりにＨＣｌのような
ハロゲン化水素ガスを用いれば、上記の効果の他に基板
をエッチングすることもできる。
いは、(1)式に示すように、本発明ではAsHxを発生さ
せ、これをＣ除去に利用する点である。砒素をクラッキ
ングして基板に送るのは、このAsHxを生成しやすくする
ためである。本発明では、Ｈラジカルにより、表面に付
着しているカーボンの水素化物を形成し、それを(3)式
に示すようにAsHxと反応させて、脱離しやすいCH3にし
てしまうため、有効にＣを基板表面から除去することが
できる。またＯは、Ｈラジカルにより除去できる。な
お、(3)式の反応は５００℃程度で起きるので、ＨＣｌ
処理よりは低温で表面処理を行うことができる。しかも
砒素雰囲気中で処理することにより、基板からの砒素抜
けも防止できる。また、水素の代わりにＨＣｌのような
ハロゲン化水素ガスを用いれば、上記の効果の他に基板
をエッチングすることもできる。
【０００９】
【実施例】次に、本発明の一実施例について、図面を参
照して説明する。図１は、本実施例の表面処理装置の概
略構成図である。本実施例の処理装置は、高真空に保持
できる処理室１と、この処理室１に接続して備えられた
排気装置２と、基板７を保持する加熱機構の付設された
基板ホルダ３と、水素ガスを導入するガス導入口４と、
ガス導入口４に設けられた水素を活性化するためのＥＣ
Ｒ装置５と、砒素分子線をクラッキングして供給する砒
素クラッキングセル６によって構成されている。本実施
例では、本装置を通常のＭＢＥ成長室に接続し、ＧａＡ
ｓ基板に本装置による表面処理を行った後、ｎ型ＧａＡ
ｓをエピタキシャル成長させて、界面の評価を行った。
照して説明する。図１は、本実施例の表面処理装置の概
略構成図である。本実施例の処理装置は、高真空に保持
できる処理室１と、この処理室１に接続して備えられた
排気装置２と、基板７を保持する加熱機構の付設された
基板ホルダ３と、水素ガスを導入するガス導入口４と、
ガス導入口４に設けられた水素を活性化するためのＥＣ
Ｒ装置５と、砒素分子線をクラッキングして供給する砒
素クラッキングセル６によって構成されている。本実施
例では、本装置を通常のＭＢＥ成長室に接続し、ＧａＡ
ｓ基板に本装置による表面処理を行った後、ｎ型ＧａＡ
ｓをエピタキシャル成長させて、界面の評価を行った。
【００１０】基板としては、１×１０18ｃｍ-3のＳｉを
ドープしたｎ型ＧａＡｓ基板を用いた。この基板上にＭ
ＢＥ法にて、Ｓｉドープ５×１０16ｃｍ-3のｎ型ＧａＡ
ｓを０．５μｍ成長させた後、一旦装置から取り出し、
数時間大気露出させ表面に不純物を付着させた。次に図
１に示す装置に基板をセットし、表面処理を行った後、
連続的にＭＢＥ法で、再びＳｉドープ５×１０16ｃｍ-3
のｎ型ＧａＡｓを０．５μｍ成長させた。表面処理の条
件は、水素圧：１×１０-4Ｔｏｒｒ、砒素圧：１×１０
-5Ｔｏｒｒ、処理時間：１０分、基板温度：５００℃で
ある。水素はＥＣＲ励起して基板に供給し、砒素は８０
０℃に加熱してクラッキングした。
ドープしたｎ型ＧａＡｓ基板を用いた。この基板上にＭ
ＢＥ法にて、Ｓｉドープ５×１０16ｃｍ-3のｎ型ＧａＡ
ｓを０．５μｍ成長させた後、一旦装置から取り出し、
数時間大気露出させ表面に不純物を付着させた。次に図
１に示す装置に基板をセットし、表面処理を行った後、
連続的にＭＢＥ法で、再びＳｉドープ５×１０16ｃｍ-3
のｎ型ＧａＡｓを０．５μｍ成長させた。表面処理の条
件は、水素圧：１×１０-4Ｔｏｒｒ、砒素圧：１×１０
-5Ｔｏｒｒ、処理時間：１０分、基板温度：５００℃で
ある。水素はＥＣＲ励起して基板に供給し、砒素は８０
０℃に加熱してクラッキングした。
【００１１】図２は、本実施例で作製した試料の深さ方
向のキャリア濃度分布を示す図である。測定法は、Ｃ−
Ｖ法による。従来技術による方法では、再成長界面近傍
においてキャリア濃度が減少しているのに対して、本発
明による方法では、キャリア濃度の減少はまったく見ら
れない。従って、良好な再成長界面が形成されているこ
とがわかる。またこの試料をＳＩＭＳ測定したところ、
Ｃ，Ｏは検出限界以下であり、有効に不純物が除去され
ていることが示された。さらに、水素ガスの代わりにＨ
ＣｌやＨＢｒなど水素原子を含むハロゲンガスを用いた
場合でも同様の効果が得られた。
向のキャリア濃度分布を示す図である。測定法は、Ｃ−
Ｖ法による。従来技術による方法では、再成長界面近傍
においてキャリア濃度が減少しているのに対して、本発
明による方法では、キャリア濃度の減少はまったく見ら
れない。従って、良好な再成長界面が形成されているこ
とがわかる。またこの試料をＳＩＭＳ測定したところ、
Ｃ，Ｏは検出限界以下であり、有効に不純物が除去され
ていることが示された。さらに、水素ガスの代わりにＨ
ＣｌやＨＢｒなど水素原子を含むハロゲンガスを用いた
場合でも同様の効果が得られた。
【００１２】なお、処理条件は本実施例に限定されるも
のではなく、本発明範囲を逸脱しないものであれば、任
意であることは言うまでもない。また本実施例では、Ｇ
ａＡｓの処理について述べたが、他のIII−Ｖ族化合物
半導体についても同様の効果がある。処理装置について
も、水素を励起する方法、砒素をクラッキングする方法
は、その目的を満たすものであれば、どのような手段で
もかまわない。
のではなく、本発明範囲を逸脱しないものであれば、任
意であることは言うまでもない。また本実施例では、Ｇ
ａＡｓの処理について述べたが、他のIII−Ｖ族化合物
半導体についても同様の効果がある。処理装置について
も、水素を励起する方法、砒素をクラッキングする方法
は、その目的を満たすものであれば、どのような手段で
もかまわない。
【００１３】
【発明の効果】以上説明したように、本発明によれば、
清浄な基板／エピ界面、再成長界面を形成することがで
き、ひいてはデバイス特性を向上させる効果を有する。
清浄な基板／エピ界面、再成長界面を形成することがで
き、ひいてはデバイス特性を向上させる効果を有する。
【図１】本発明による表面処理装置の一実施例の概略構
成図である。
成図である。
【図２】本発明の方法によって得られた試料の深さ方向
のキャリア濃度を従来技術による場合と比較して示す図
である。
のキャリア濃度を従来技術による場合と比較して示す図
である。
１ 処理室 ２ 排気装置 ３ 基板ホルダ ４ ガス導入口 ５ ＥＣＲ装置 ６ 砒素クラッキングセル ７ 基板
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−18384（ＪＰ，Ａ) 特開 平４−26587（ＪＰ，Ａ) 特開 平１−301584（ＪＰ，Ａ) 特開 平２−153892（ＪＰ，Ａ) 特開 平６−224123（ＪＰ，Ａ) 特公 昭55−28544（ＪＰ，Ｂ２)
Claims (1)
- 【請求項１】 III―Ｖ族化合物半導体表面のカーボン
および酸素を除去する表面処理方法において、加熱され
たIII―Ｖ族化合物半導体基板表面に活性化させた水素
ガスもしくはハロゲン化水素ガスと、熱的に解離させた
砒素とを同時に供給することを特徴とするIII―Ｖ族化
合物半導体の表面処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06194809A JP3077876B2 (ja) | 1994-07-27 | 1994-07-27 | Ｉｉｉ−ｖ族化合物半導体の表面処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06194809A JP3077876B2 (ja) | 1994-07-27 | 1994-07-27 | Ｉｉｉ−ｖ族化合物半導体の表面処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0845842A JPH0845842A (ja) | 1996-02-16 |
| JP3077876B2 true JP3077876B2 (ja) | 2000-08-21 |
Family
ID=16330625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06194809A Expired - Lifetime JP3077876B2 (ja) | 1994-07-27 | 1994-07-27 | Ｉｉｉ−ｖ族化合物半導体の表面処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3077876B2 (ja) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5528544A (en) * | 1978-08-18 | 1980-02-29 | Matsushita Electric Ind Co Ltd | Auto-player |
| JPH01301584A (ja) * | 1988-05-30 | 1989-12-05 | Nec Corp | 結晶成長方法及び結晶成長装置 |
| JPH0218384A (ja) * | 1988-07-05 | 1990-01-22 | Fujitsu Ltd | 分子線エピタキシャル成長方法 |
| JPH02153892A (ja) * | 1988-12-06 | 1990-06-13 | Nec Corp | 分子線エピタキシャル成長方法 |
| JP2840381B2 (ja) * | 1990-05-18 | 1998-12-24 | シャープ株式会社 | ▲ｉｉｉ▼―ｖ族化合物半導体の結晶成長方法およびこの方法に用いる結晶成長装置 |
| JP3121945B2 (ja) * | 1993-01-21 | 2001-01-09 | 富士通株式会社 | 半導体結晶の成長方法 |
-
1994
- 1994-07-27 JP JP06194809A patent/JP3077876B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0845842A (ja) | 1996-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3330218B2 (ja) | 半導体装置の製造方法，及び半導体装置 | |
| JPH09190979A (ja) | 選択シリコンエピタキシャル成長方法及び成長装置 | |
| US5275687A (en) | Process for removing surface contaminants from III-V semiconductors | |
| JP2576766B2 (ja) | 半導体基板の製造方法 | |
| JP3077876B2 (ja) | Ｉｉｉ−ｖ族化合物半導体の表面処理方法 | |
| US5869398A (en) | Etching of indium phosphide materials for microelectronics fabrication | |
| JPH04146619A (ja) | 薄膜成長法 | |
| EP0196897B1 (en) | Thermal etching of a compound semiconductor | |
| Aoyama et al. | Surface cleaning for Si epitaxy using photoexcited fluorine gas | |
| JP2699928B2 (ja) | 化合物半導体基板の前処理方法 | |
| JP2596027B2 (ja) | 化合物半導体結晶成長方法及び結晶成長装置 | |
| US5248376A (en) | Process for thermal-etching treatment of compound semiconductor substrate used in molecular beam epitaxy and apparatus for performing same | |
| JP2917900B2 (ja) | Ｉｉｉ −ｖ族化合物半導体基板の表面処理方法 | |
| JP2639376B2 (ja) | Ｉｉｉ −ｖ族化合物半導体の成長方法 | |
| JP3272531B2 (ja) | 化合物半導体装置の製造方法 | |
| JP3541324B2 (ja) | 半導体装置の製造方法 | |
| JP2897107B2 (ja) | 結晶成長方法 | |
| JPH0243720A (ja) | 分子線エピタキシャル成長方法 | |
| JPH06101454B2 (ja) | 化合物半導体の気相エツチング方法 | |
| JPH1012553A (ja) | 化合物半導体ウェハ及びその製造方法 | |
| JPH0587190B2 (ja) | ||
| JPH10284512A (ja) | Ｉｉ−ｖｉ族化合物半導体単結晶ウェハの製造方法およびｉｉ−ｖｉ族化合物半導体単結晶ウェハ | |
| JPH03131593A (ja) | エピタキシヤル成長用基板の前処理方法 | |
| JPH01301584A (ja) | 結晶成長方法及び結晶成長装置 | |
| JPH01160899A (ja) | 化合物半導体結晶成長方法及び成長装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980519 |