JPH09304790A - アクティブマトリクス型液晶表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 ステッパ方式露光機によりショット毎に露光
を行ない形成されるＴＦＴを有する大型アレイ基板にお
いて、ショット毎の合わせズレにより生じるショットム
ラによる表示不良を防止し、表示品位の向上を図る。 【解決手段】 蓄積容量電極４０上の表示画素電極３６
に開口４１を形成し、この開口４１上に、ソース電極３
７と同一層であり蓄積容量電極との間に調整用の蓄積容
量を形成する補助容量調整用電極４２を設け、合わせズ
レによるゲート電極及びソース電極間の容量の増減と対
応して蓄積容量を増減する事により、ゲート電圧切り替
え時のシフト量の変動を抑制し、ショットムラを抑制す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マトリクス状に配
列された薄膜トランジスタ（以下ＴＦＴと略称する。）
を駆動素子として備えたアレイ基板及び対向基板との間
に、液晶組成物を保持して成るアクティブマトリクス型
液晶表示装置に関する。

【０００２】

【従来の技術】近年、高密度且つ大容量でありながら高
機能更には高精細を得る液晶表示装置の実用化が図られ
ている。

【０００３】これ等液晶表示装置のうち、隣接する画素
間のクロストークが無く、高コントラスト表示を得られ
ると共に、透過型表示が可能であり且つ、大面積化も容
易である等の理由から、従来よりＴＦＴを制御素子とし
て備えたアクティブマトリクス型の液晶表示装置が多用
されている。

【０００４】そして、液晶表示装置に用いるアレイ基板
１としては従来、図１１に示す様なものが用いられてい
る。即ち、透明な絶縁基板１ａ上に形成されるゲート電
極２と一体の走査線３及び、ドレイン電極４と一体の信
号線６との各交点位置には半導体層７を有しソース電極
８が形成されるＴＦＴ１０がマトリクス状に設けられて
いる。又、ＴＦＴ１０のソース電極８には、フォトリソ
グラフィ技術を用い、ＴＦＴ１０、走査線３、信号線６
と間隙を保持する様マトリクス状にパターン形成された
表示画素電極１１が接続されている。更に表示画素電極
１１の下方には走査線３と同一工程にてパターン形成さ
れる蓄積容量電極１２がパターン形成され、ゲート絶縁
膜（図示せず）を介して表示画素電極１１との重なり部
分で容量を構成し、ゲート電圧がオンからオフに切り替
わる際に容量分割により発生する表示画素電極電位のシ
フト量ΔＶｐの低減や、信号電圧書き込み後の表示画素
電極電位の保持特性の向上を図っている。

【０００５】この様な構造を有するアレイ基板１と、対
向基板（図示せず）とを対向して組み立て液晶セル（図
示せず）を形成し、両基板間に液晶層を挾持させ、透過
型の液晶表示装置を形成するが、この様なアレイ基板１
のうち液晶表示装置の大型化に伴う大型のものにあって
は、従来単一の露光工程では絶縁基板１ａ全面を一度に
露光出来ない事から、所定サイズのマスクパターンに対
し、絶縁基板１ａを所定間隔で繰り返しステップして一
部ずつ露光する事により、絶縁基板１ａ全面をカバーす
るステッパ方式露光機を用いて露光工程を実施し、製造
していた。

【０００６】

【発明が解決しようとする課題】このため、絶縁基板を
ステップして一部ずつ露光する所定間隔のショット毎
に、各層間の位置合わせ精度が異なり、ゲート電極２と
ソース電極８の層間においても合わせズレを生じてしま
い、これによりゲート電極２とソース電極８のオーバー
ラップ面積であるＳgs面積がショット毎に変動すること
となり、これに伴いゲート電極２とソース電極８間の容
量であるＣgsがショット毎に異なってしまっていた。

【０００７】一方、ショット毎の各電極間の合わせズレ
に拘らず、表示画素電極１１と蓄積容量電極１２とのオ
ーバーラップ面積は構造上変動される事がなく、両電極
１１、１２間の容量であるＣs は一定に保持されてい
た。

【０００８】このため、Ｃgs及びＣs の関数で現され、
ゲート電圧がオンからオフに切り替わる際に容量分割に
より発生する表示画素電極電位のシフト量ΔＶｐが、合
わせズレによりショット毎に変動することとなり、ショ
ットムラによる表示不良を生じてしまい、表示品位の低
下を招くという問題を生じていた。

【０００９】そこで本発明は上記課題を除去するもの
で、製造時、ステッパ方式露光機にて所定間隔のショッ
ト毎に露光形成される、ＴＦＴを駆動素子とする大型ア
レイ基板のゲート電圧オフ切り替え時の表示画素電極電
位のシフト量ΔＶp の変動抑制を図り、ショットムラに
よる表示不良を解消する事により、表示品位の高いアク
テイブマトリクス型液晶表示装置を提供する事を目的と
する。

【００１０】

【課題を解決するための手段】上記課題を解決する為本
発明は、透明な絶縁基板上に配線される走査線と、ゲー
ト絶縁膜を介し前記走査線と交差する様配線される信号
線と、前記走査線と一体的に形成され前記走査線により
走査信号を供給されるゲート電極と、ゲート絶縁膜を介
し前記ゲート電極上方に形成される活性領域と、前記信
号線と一体的に形成され前記活性領域上に接続されるド
レイン電極と、前記活性領域を介し前記ドレイン電極に
対向するよう設けられるソース電極とを備え前記走査線
及び前記信号線の交点にマトリクス状に配列される薄膜
スイッチング素子と、マトリクス状に配列され前記ソー
ス電極により前記薄膜スイッチング素子に接続される表
示画素電極とを有するアレイ基板と、このアレイ基板に
対向され対向電極を有する対向基板と、前記アレイ基板
及び前記対向基板の間に封入される液晶組成物とを備え
たアクテイブマトリクス型液晶表示装置において、ゲー
ト絶縁膜を介し前記表示画素電極下方に設けられ、前記
表示画素電極との重なり部分で容量を構成する様前記絶
縁基板上に形成される蓄積容量電極と、この蓄積容量電
極との重なり部分にて前記表示画素電極に形成される開
口と、前記ソース電極と同一層であり前記開口の少なく
とも一部を被覆可能となるよう前記表示画素電極上に形
成され前記開口にて前記蓄積容量電極との重なり部分で
調整容量を構成する補助容量調整用電極とを設けるもの
である。

【００１１】そしてこの様な構成により本発明は、ショ
ット毎の層間の合わせズレにより、蓄積容量電極との間
の容量が変動される補助容量調整用電極を蓄積容量電極
上方に設ける事により、ショット毎の、ゲート電圧オフ
切り替え時の表示画素電極電位のシフト量ΔＶp が変動
されるのを抑制し、大型液晶表示装置における、ショッ
トムラによる表示不良を防止し、表示品位の向上を図る
ものである。

【００１２】

【発明の実施の形態】次に本発明の原理について述べ
る。通常ＴＦＴを駆動素子とするアクティブマトリクス
型基板にあっては、走査線選択電圧が印加されゲート電
極がオンされているＶg,onの期間（スイッチング期間
Ｔ,on ）に、表示画素電極の電位が映像信号電位と同電
位に設定される一方、走査線非選択電圧が印加されゲー
ト電極がオフされているＶg,off の期間（保持期間）
は、この非選択電位を保持する。この結果、表示画素電
極及び所定の電位に設定される対向電極との間に挾持さ
れる液晶層に、映像信号電圧に応じた電位差がかかり、
この電位差に応じて液晶分子の配列状態が変化し、光透
過率が変化する事により画像表示が行われている。

【００１３】一方ＴＦＴでは、ゲート電極及びソース電
極間に容量Ｃgsが存在し、このＣgsのためゲート電極へ
の印加電圧がＶg,onからＶg,off に切り替わる際に、容
量分割によりシフトされる表示画素電極電位のシフト量
ΔＶp は、 ΔＶp ＝ΔＶg ＊Ｃgs／（Ｃgs＋Ｃlc＋Ｃs ） …（１） となる。（ΔＶg ＝Ｖg,on−Ｖg,off 、Ｃlcは表示画素
電極と対向電極との間の液晶層の容量、Ｃs は蓄積容量
である。） ここでＣgsは、 Ｃgs＝εo ＊εox＊Ｓgs／Ｔox …（２） となる。（εo は真空の誘電率、εoxはゲート絶縁膜の
比誘電率、Ｓgsはゲート電極とソース電極のオーバーラ
ップ面積、Ｔoxはゲート絶縁膜の膜厚である。） 一方Ｃs は、 Ｃs=εo ＊εox＊Ｓcs／Ｔox …（３） となる。（Ｓcsは蓄積容量電極と表示画素電極のオーバ
ーラップ面積である。） そしてステッパ方式露光機による大型アレイ基板露光時
のショット毎の合わせズレにより、Ｓgs面積が変動する
ことから（１）式のＣgsがショット毎に異なるのに対
し、Ｓcs面積が変動されない事から（３）式のＣs が一
定に保持されるので、Ｃgsの変動分をΔＣgsとすると、
合わせズレにより、各ショット毎のΔＶpであるΔＶp
’は、（１）式より、 ΔＶp ’＝ΔＶg ＊（Ｃgs＋ΔＣgs）／｛（Ｃgs＋ΔＣgs）＋Ｃlc＋Ｃs ｝ …（４） となり、ショット毎に変動する事から、これがショット
ムラとなり表示不良を引き起こしてしまう。

【００１４】そこで、図１に示すように、蓄積容量電極
１４上の表示画素電極１６の一部に開口１７を形成し、
表示画素電極１６上に、ソース電極１３と同一層であ
り、開口１７の一部を被覆する補助容量調整用電極１８
を設け、蓄積容量電極１４との重なり部分に調整用の蓄
積容量を形成する事により、ステッパ方式露光機による
露光形成されるアレイ基板の、ショット毎の合わせズレ
によるＣgsの変動に対応して、蓄積容量電極１４と補助
容量調整用電極１８との重なり部分２０の変動によりＣ
s を変動させ、ひいてはショット毎のΔＶp の変動を抑
制するものである。

【００１５】即ち、合わせズレによるＣs の変動分であ
る調整容量をΔＣs とすると、各ショット毎のΔＶp で
あるΔＶp ”は、（１）式より、 ΔＶp"＝ΔＶg ＊（Ｃgs＋ΔＣgs）／｛（Ｃgs＋ΔＣgs）＋Ｃlc＋（Ｃs ＋ΔＣ s ）｝ …（５） となり、ΔＶp ”はΔＶp ’に比し、合わせズレを生じ
ないものとした時の設計上のゲート電圧切り替え時のシ
フト量ΔＶp に、より近似され、ショットムラを抑制す
る事となる。

【００１６】次に上記原理に基ずき、本発明の第１の実
施の形態を図２乃至図６を参照して説明する。２１は、
アクティブマトリクス型の液晶表示装置であり、駆動素
子としてＴＦＴ２２を用いるアレイ基板２３及び対向基
板２４の間に、ポリイミドからなる配向膜２５、２６を
介して、液晶組成物２７が保持されている。

【００１７】ここでアレイ基板２３の透明なガラスから
なる絶縁基板２８上の走査線３０と信号線３１との交点
付近にはＴＦＴ２２がマトリクス状に設けられ、このＴ
ＦＴ２２は、走査線３０と一体のゲート電極３２、信号
線３１と一体のドレイン電極３４、マトリクス状にパタ
ーン形成される表示画素電極３６に接続されるソース電
極３７及び半導体層３８からなっている。

【００１８】又、４０はゲート絶縁層４１を介し表示画
素電極３６との重なり部分で蓄積容量Ｃｓを形成する蓄
積容量電極であり、この蓄積容量電極４０上方の表示画
素電極３６の一部には開口４１が形成され、表示画素電
極３６上には、更にソース電極３７と同一層であり、蓄
積容量電極４０との重なり部分により調整容量ΔＣsを
形成する補助容量調整用電極４２が形成されている。こ
の補助容量調整用電極４２は、ステッパ方式露光機によ
る露光時、合わせズレが無く基準位置にあるとすると、
図３に示す位置に形成され、蓄積容量電極４０との重な
り部分が無い事から、調整容量ΔＣs が形成されない様
になっている。

【００１９】次にアレイ基板２３の製造方法について述
べる。尚、アレイ基板２３は、フォトエッチング時ステ
ッパ方式露光機により、ステップ露光される。先ず、ア
レイ基板２３の、ガラス基板２８上に、遮光性材料であ
るモリブデン（Ｍｏ）膜をスパッタ法により被覆し、フ
ォトエッチングによりによりパターン形成し、走査線３
０及びこれと一体に形成されるゲート電極３２及び蓄積
容量電極４０を形成する。

【００２０】そしてこれ等の上に、プラズマＣＶＤ法に
より、酸化シリコン（ＳｉＯｘ）からなる透明のゲート
絶縁膜４１を被覆する。このゲート絶縁膜４１を介した
ゲート電極３２上方には、ｉ型の水素化アモルファスシ
リコン（以下ｉ型ａ−Ｓｉ：Ｈと称する。）からなる半
導体層３８更には、チャネル領域（ａ）を挾み、電気的
に分離されたｎ型アモルファスシリコン（以下ｎ型ａ−
Ｓｉ：Ｈと称する。）膜からなるドレイン領域（Ｄ）、
ソース領域（Ｃ）が同じプラズマＣＶＤ法により形成さ
れている。又半導体層３８のソース領域（Ｃ）に隣接す
るゲート絶縁膜４１上には、インジウム錫酸化物（以下
ＩＴＯと称する。）膜をスパッタ法で被覆した後、フォ
トリソグラフィ技術により、ＴＦＴ２２、走査線３０、
信号線３１と間隙を保持する様マトリクス状にパターン
形成すると共に、蓄積容量電極４０上方に開口４１を形
成する様パターン形成された表示画素電極３６が設けら
れている。

【００２１】更にモリブデン（Ｍｏ）膜及びアルミニウ
ム（Ａｌ）膜をスパッタ法にて順次成膜した後、フォト
リソグラフィ技術により、共に２層構造からなりソース
領域（Ｃ）及び表示画素電極３６に接続されるソース電
極３７、信号線３１及びこれと一体に形成されドレイン
領域（Ｄ）に接続されるドレイン電極３４、補助容量調
整用電極４２をパターン形成し、アレイ基板２３を得
る。

【００２２】一方対向基板２４は、透明なガラスからな
る絶縁基板４６上に遮光性材料であるアルミニウム（Ａ
ｌ）からなるブラックマトリクス４７をステッパ露光機
によりステップ露光し形成し、更にＩＴＯからなる対向
電極４８を形成することにより形成される。

【００２３】続いて、アレイ基板２３及び対向基板２４
の表示画素電極３６側及び対向電極４８側全面に低温キ
ュア型のポリイミドからなる配向膜２５、２６を塗布
し、両配向膜２５、２６を所定の方向にラビングし、両
基板２３、２４の対向時に、互いの配向軸が９０°を成
すように配向処理した後、スペーサを介し両基板２３、
２４を対向して組み立て、セル化し、その間隙にネマチ
ック型液晶組成物２７を注入し封止する。そして両基板
２３、２４の絶縁基板２８、４６側に偏光板５０、５１
を取着して液晶表示装置２１とする。

【００２４】尚この様にして得られたアレイ基板２３に
あっては、ステッパ方式露光機による所定のショット露
光時、ゲート電極３２の露光位置及びソース電極３７の
露光位置がズレ無かった場合は、両電極３３、３４は、
いずれも設計上の基準位置にあり、ゲート電極及びソー
ス電極間の容量Ｃgsは、設計値と成り、容量のズレΔＣ
gsを生じることが無く、ゲート電圧切り替え時のシフト
量ΔＶp も設計値となる。尚この時補助容量調整用電極
４２は、図３に示す位置に形成され、蓄積容量電極４０
との重なり部分は０とされる。

【００２５】これに対して、ゲート電極３２の露光位置
に比し、ソース電極３７の露光位置が矢印ｓ方向にず
れ、ソース電極３７とゲート電極３２のオーバーラップ
面積が［領域Ａ］丈増加した場合は、ソース電極３７と
同一層である補助容量調整用電極４２もソース電極３７
のずれと同距離分矢印ｓ方向にずれ、蓄積容量電極４０
と［領域Ｂ］丈重なり部分を生じ、蓄積容量電極４０と
の間で調整容量を生じる事となる。従って、ショット露
光時のずれによりゲート電極３２とソース電極３４の重
なり面積が増加し、ゲート電極及びソース電極間の容量
ＣgsがΔＣgsだけ増加したとしても、蓄積容量Ｃs もΔ
Ｃs 増加され、各ショット毎の（５）式によるΔＶp"は
ΔＣs が増加されない場合の（４）式によるΔＶp ’に
比し、設計値により近いものとされる。

【００２６】尚本第１の実施の形態の場合、ゲート電極
３２に対してソース電極３７が矢印ｔ方向にずれ、ゲ−
ト電極及びソース電極間の容量ＣgsがΔＣgs減少した場
合は、（５）式によるΔＶp"を設計値により近付けるた
めには、本来は蓄積容量Ｃsも減少する必要があるが、
もともと液晶表示装置２１の表示部の開口率を上げるた
め、蓄積容量電極４０を出来るだけ小さくしなければな
らず、蓄積容量Ｃs も必要最少限確保された状態である
事から、蓄積容量Ｃs を確保し、フリッカや焼き付きを
防止して表示品位の向上を図ることを優先し、ズレによ
るＣgsの減少に拘らず、蓄積容量Ｃｓを減少しないもの
とした。

【００２７】この様に構成すれば、ステッパ方式露光機
によるソース電極３７のショット露光時、各ショット毎
にゲート電極３２とソース電極３７のズレを生じ、ゲー
ト電極及びソース電極間の容量Ｃgsが増加しても、ソー
ス電極３７と同様にズレる補助容量調整用電極４２によ
り蓄積容量Ｃs も増大される事から、各ショット毎のゲ
ート電圧切り替え時のシフト量ΔＶp"の変動量が従来に
比し縮小され、ショットムラの縮小により良好な画像表
示を得られ、表示品位を向上出来る。

【００２８】次に本発明の第２の実施の形態を図７及び
図８を参照して説明する。本実施の形態はソース電極の
ズレによるゲート電極及びソース電極間の容量の増減に
伴い、調整容量を増減する補助容量調整用電極を設けた
ものであり、他は第１の実施の形態と同一であることか
ら同一部分については同一符号を付けてその説明を省略
する。

【００２９】本実施の形態にあっては、アレイ基板５２
の蓄積容量電極４０上方の表示画素電極３６上に形成さ
れ、ソース電極３７と同一層であり蓄積容量電極４０と
の重なり部分により調整容量ΔＣs を形成する補助容量
調整用電極５３が、ステップ露光時に合わせズレを生じ
なかった場合に、表示画素電極３６に形成される開口４
１の中央に、その端部５３ａが位置する様に設定しこれ
を基準位置とするものである。

【００３０】この様にして成るアレイ基板５２にあって
は、ステッパ方式露光機による所定のショット露光時、
ゲート電極３２の露光位置及びソース電極３７の露光位
置がズレ無かった場合は、補助容量調整用電極５３の端
部５３ａは、図７に実線で示す開口４１の略中央に位置
され、補助容量調整用電極５３と蓄積容量電極４０との
重なり部分［領域Ｃ］における調整容量を含めて、設計
上の蓄積容量とする。

【００３１】そして、ゲート電極３２の露光位置に比
し、ソース電極３７の露光位置が矢印ｕ方向にズレた場
合は、補助容量調整用電極５３もソース電極３７のズレ
と同距離分矢印ｕ方向にズレ、蓄積容量電極４０との重
なり部分の増加を生じ、蓄積容量電極４０との間で調整
容量が増加される事となる。従って、ショット露光時の
ズレによりゲート電極３２とソース電極３７の重なり面
積が増加し、ゲート電極及びソース電極間の容量Ｃgsが
ΔＣgsだけ増加したとしても、蓄積容量Ｃs もΔＣs 増
加され、各ショット毎の（５）式によるΔＶp"はΔＣs
が増加されない場合の（４）式によるΔＶp ’に比し、
設計値により近いものとされる。

【００３２】一方、ゲート電極３２の露光位置に比し、
ソース電極３７の露光位置が矢印ｖ方向にズレた場合
は、補助容量調整用電極５３もソース電極３７のズレと
同距離分矢印ｖ方向にズレ、蓄積容量電極４０との重な
り部分の減少を生じ、蓄積容量電極４０との間で調整容
量が減少される事となる。従って、ショット露光時のズ
レによりゲート電極３２とソース電極３７の重なり面積
が減少し、ゲート電極及びソース電極間の容量ＣgsがΔ
Ｃgsだけ減少したとしても、蓄積容量Ｃs もΔＣs 減少
され、各ショット毎の（５）式によるΔＶp"はΔＣs が
減少されない場合の（４）式によるΔＶp ’に比し、設
計値により近いものとされる。

【００３３】但し、本実施の形態にあっては、ショット
露光時ズレを生じないものとして、蓄積容量電極４０及
び補助容量調整用電極５３により形成される設計上の蓄
積容量Ｃs は、良好な表示品位を得るのに十分な容量と
される。

【００３４】この様に構成すれば、第１の実施の形態に
加え、各ショット毎のゲート電極３２とソース電極３７
のズレにより、ゲート電極及びソース電極間の容量Ｃgs
が減少した場合でも、ソース電極３７と同様にズレる補
助容量調整用電極４２により蓄積容量Ｃs も減少される
事から、ゲート電極及びソース電極間の容量Ｃｇｓの増
減に拘らず、（５）式による各ショット毎のゲート電圧
切り替え時のシフト量ΔＶp"の変動量が従来に比し縮小
され、ショットムラの縮小により良好な画像表示を得ら
れ、表示品位を向上出来る。

【００３５】尚本発明は上記実施の形態に限られるもの
でなく、その趣旨を変えない範囲での変更は可能であっ
て、例えば蓄積容量電極上の画素電極に形成される開口
及びその開口を介し、蓄積容量電極との間に可変の容量
を形成する補助容量調整用電極の数等任意であり図９に
示す第１の変形例の様に、アレイ基板５４の蓄積容量電
極５６上の画素電極５７に複数の開口５８を形成し、各
開口５８位置に補助容量増設用電極６０を形成すれば、
蓄積容量の調整容量に寄与する領域を拡大出来、ゲート
電極及びソース電極間の容量の増減に対し、蓄積容量の
増減をより適格に実施でき、ショット露光毎に異なるゲ
ート電圧切り替え時のシフト量の変動を抑制できる。

【００３６】更に蓄積容量電極の形状も限定されず、図
１０に示す第２の変形例の様に、アレイ基板６１上の蓄
積容量電極６２を櫛型とし、蓄積容量電極６２の各櫛部
上部に開口６３をそれぞれを形成し、各開口６３位置に
補助容量増設用電極６６をそれぞれ形成する様にしても
良い。このようにすれば、第１の変形例と同様、蓄積容
量の調整容量に寄与する領域を拡大出来、ゲート電極及
びソース電極間の容量の増減に対し、蓄積容量の増減を
より適格に実施できる。

【００３７】尚、櫛型形状の蓄積容量電極に形成される
補助容量増設用電極の数は必要に応じて任意である。

【００３８】又ソース電極及び補助容量調整用電極や、
走査線或いは信号線の材質或いはゲート絶縁膜の材料等
任意である。

【００３９】

【発明の効果】以上説明したように本発明によれば、ソ
ース電極と同一層からなり、ソース電極と一体的にズレ
を生じ、蓄積容量電極との間に調整容量を形成する補助
容量調整用電極を設ける事により、ステッパ方式露光機
によるショット露光時、ゲート電極及びソース電極の層
間において合わせズレを生じ、ショット毎にゲート電極
及びソース電極間の容量が増減しても、これに対応して
蓄積容量を増減でき、各ショット毎のゲート電圧切り替
え時のシフト量ΔＶp の変動を抑制出来るので、ショッ
トムラの抑制により、良好な画像表示を得られ、表示品
位を向上出来る。

【図面の簡単な説明】

【図１】本発明の原理を説明するアレイ基板を示す一部
概略平面図である。

【図２】本発明の第１の実施の形態のアレイ基板を示す
一部概略平面図である。

【図３】本発明の第１の実施の形態の露光位置ズレを生
じない場合の液晶表示装置を示し、図２のＡ−Ａ´線に
相当する位置における概略断面図である。

【図４】本発明の第１の実施の形態の露光位置ズレを生
じない場合の液晶表示装置を示し、図２のＢ−Ｂ´線に
相当する位置における概略断面図である。

【図５】本発明の第１の実施の形態の露光位置ズレを生
じた場合の液晶表示装置を示し、図２のＡ−Ａ´線に相
当する位置における概略断面図である。

【図６】本発明の第１の実施の形態の露光位置ズレを生
じた場合の液晶表示装置を示し、図２のＢ−Ｂ´線に相
当する位置における概略断面図である

【図７】本発明の第２の実施の形態の蓄積容量電極にお
ける液晶表示装置を示す一部概略断面図である。

【図８】本発明の第２の実施の形態のゲート電極位置に
おける液晶表示装置を示す一部概略上面図である。

【図９】本発明の第１の変形例の液晶表示装置を示す一
部概略断面図である。

【図１０】本発明の第２の変形例のアレイ基板を示す一
部概略平面図である。

【図１１】従来のアレイ基板を示す一部概略平面図であ
る。

【符号の説明】

２１…液晶表示装置 ２２…ＴＦＴ ２３…アレイ基板 ２４…対向基板 ２７…液晶組成物 ３０…走査線 ３１…信号線 ３２…ゲート電極 ３６…表示画素電極 ３７…ソース電極 ４０…蓄積容量電極 ４１…開口 ４２…補助容量調整用電極

Claims (5)

【特許請求の範囲】
1. 【請求項１】 透明な絶縁基板上に配線される走査線
   と、ゲート絶縁膜を介し前記走査線と交差する様配線さ
   れる信号線と、前記走査線と一体的に形成され前記走査
   線により走査信号を供給されるゲート電極と、ゲート絶
   縁膜を介し前記ゲート電極上方に形成される活性領域
   と、前記信号線と一体的に形成され前記活性領域上に接
   続されるドレイン電極と、前記活性領域を介し前記ドレ
   イン電極に対向するよう設けられるソース電極とを備え
   前記走査線及び前記信号線の交点にマトリクス状に配列
   される薄膜スイッチング素子と、マトリクス状に配列さ
   れ前記ソース電極により前記薄膜スイッチング素子に接
   続される表示画素電極とを有するアレイ基板と、 このアレイ基板に対向され対向電極を有する対向基板
   と、 前記アレイ基板及び前記対向基板の間に封入される液晶
   組成物とを備えたアクティブマトリクス型液晶表示装置
   において、 ゲート絶縁膜を介し前記表示画素電極下方に設けられ、
   前記表示画素電極との重なり部分で容量を構成する様前
   記絶縁基板上に形成される蓄積容量電極と、 この蓄積容量電極との重なり部分にて前記表示画素電極
   に形成される開口と、 前記ソース電極と同一層であり前記開口の少なくとも一
   部を被覆可能となるよう前記表示画素電極上に形成され
   前記開口にて前記蓄積容量電極との重なり部分で調整容
   量を構成する補助容量調整用電極とを有する事を特徴と
   するアクティブマトリクス型液晶表示装置。
2. 【請求項２】 補助容量調整用電極の端部が開口の中央
   に位置する場合を、前記補助容量調整用電極の基準位置
   とする事を特徴とする請求項１に記載のアクティブマト
   リクス型液晶表示装置。
3. 【請求項３】 開口が複数個設けられ、補助容量調整用
   電極が前記複数の開口の少なくとも一部をそれぞれ被覆
   可能となるよう前記開口と同数設けられる事を特徴とす
   る請求項１又は請求項２のいずれかに記載のアクティブ
   マトリクス型液晶表示装置。
4. 【請求項４】 蓄積容量電極が凹凸を有する櫛型形状で
   あり、開口が前記櫛型形状の凸部の重なり部分に形成さ
   れ、補助容量調整用電極が前記開口の少なくとも一部を
   被覆可能となるよう形成される事を特徴とする請求項１
   又は請求項２のいずれかに記載のアクティブマトリクス
   型液晶表示装置。
5. 【請求項５】 蓄積容量電極が凹凸を有する櫛型形状で
   あり、開口が前記櫛型形状の各凸部との重なり部分にそ
   れぞれ形成され、補助容量調整用電極が前記開口の少な
   くとも一部をそれぞれ被覆可能となるよう前記各凸部と
   同数設けられる事を特徴とする請求項１又は請求項２の
   いずれかに記載のアクティブマトリクス型液晶表示装
   置。