JPH09304790A - アクティブマトリクス型液晶表示装置 - Google Patents
アクティブマトリクス型液晶表示装置Info
- Publication number
- JPH09304790A JPH09304790A JP11889296A JP11889296A JPH09304790A JP H09304790 A JPH09304790 A JP H09304790A JP 11889296 A JP11889296 A JP 11889296A JP 11889296 A JP11889296 A JP 11889296A JP H09304790 A JPH09304790 A JP H09304790A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- liquid crystal
- opening
- crystal display
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 ステッパ方式露光機によりショット毎に露光
を行ない形成されるTFTを有する大型アレイ基板にお
いて、ショット毎の合わせズレにより生じるショットム
ラによる表示不良を防止し、表示品位の向上を図る。 【解決手段】 蓄積容量電極40上の表示画素電極36
に開口41を形成し、この開口41上に、ソース電極3
7と同一層であり蓄積容量電極との間に調整用の蓄積容
量を形成する補助容量調整用電極42を設け、合わせズ
レによるゲート電極及びソース電極間の容量の増減と対
応して蓄積容量を増減する事により、ゲート電圧切り替
え時のシフト量の変動を抑制し、ショットムラを抑制す
る。
を行ない形成されるTFTを有する大型アレイ基板にお
いて、ショット毎の合わせズレにより生じるショットム
ラによる表示不良を防止し、表示品位の向上を図る。 【解決手段】 蓄積容量電極40上の表示画素電極36
に開口41を形成し、この開口41上に、ソース電極3
7と同一層であり蓄積容量電極との間に調整用の蓄積容
量を形成する補助容量調整用電極42を設け、合わせズ
レによるゲート電極及びソース電極間の容量の増減と対
応して蓄積容量を増減する事により、ゲート電圧切り替
え時のシフト量の変動を抑制し、ショットムラを抑制す
る。
Description
【0001】
【発明の属する技術分野】本発明は、マトリクス状に配
列された薄膜トランジスタ(以下TFTと略称する。)
を駆動素子として備えたアレイ基板及び対向基板との間
に、液晶組成物を保持して成るアクティブマトリクス型
液晶表示装置に関する。
列された薄膜トランジスタ(以下TFTと略称する。)
を駆動素子として備えたアレイ基板及び対向基板との間
に、液晶組成物を保持して成るアクティブマトリクス型
液晶表示装置に関する。
【0002】
【従来の技術】近年、高密度且つ大容量でありながら高
機能更には高精細を得る液晶表示装置の実用化が図られ
ている。
機能更には高精細を得る液晶表示装置の実用化が図られ
ている。
【0003】これ等液晶表示装置のうち、隣接する画素
間のクロストークが無く、高コントラスト表示を得られ
ると共に、透過型表示が可能であり且つ、大面積化も容
易である等の理由から、従来よりTFTを制御素子とし
て備えたアクティブマトリクス型の液晶表示装置が多用
されている。
間のクロストークが無く、高コントラスト表示を得られ
ると共に、透過型表示が可能であり且つ、大面積化も容
易である等の理由から、従来よりTFTを制御素子とし
て備えたアクティブマトリクス型の液晶表示装置が多用
されている。
【0004】そして、液晶表示装置に用いるアレイ基板
1としては従来、図11に示す様なものが用いられてい
る。即ち、透明な絶縁基板1a上に形成されるゲート電
極2と一体の走査線3及び、ドレイン電極4と一体の信
号線6との各交点位置には半導体層7を有しソース電極
8が形成されるTFT10がマトリクス状に設けられて
いる。又、TFT10のソース電極8には、フォトリソ
グラフィ技術を用い、TFT10、走査線3、信号線6
と間隙を保持する様マトリクス状にパターン形成された
表示画素電極11が接続されている。更に表示画素電極
11の下方には走査線3と同一工程にてパターン形成さ
れる蓄積容量電極12がパターン形成され、ゲート絶縁
膜(図示せず)を介して表示画素電極11との重なり部
分で容量を構成し、ゲート電圧がオンからオフに切り替
わる際に容量分割により発生する表示画素電極電位のシ
フト量ΔVpの低減や、信号電圧書き込み後の表示画素
電極電位の保持特性の向上を図っている。
1としては従来、図11に示す様なものが用いられてい
る。即ち、透明な絶縁基板1a上に形成されるゲート電
極2と一体の走査線3及び、ドレイン電極4と一体の信
号線6との各交点位置には半導体層7を有しソース電極
8が形成されるTFT10がマトリクス状に設けられて
いる。又、TFT10のソース電極8には、フォトリソ
グラフィ技術を用い、TFT10、走査線3、信号線6
と間隙を保持する様マトリクス状にパターン形成された
表示画素電極11が接続されている。更に表示画素電極
11の下方には走査線3と同一工程にてパターン形成さ
れる蓄積容量電極12がパターン形成され、ゲート絶縁
膜(図示せず)を介して表示画素電極11との重なり部
分で容量を構成し、ゲート電圧がオンからオフに切り替
わる際に容量分割により発生する表示画素電極電位のシ
フト量ΔVpの低減や、信号電圧書き込み後の表示画素
電極電位の保持特性の向上を図っている。
【0005】この様な構造を有するアレイ基板1と、対
向基板(図示せず)とを対向して組み立て液晶セル(図
示せず)を形成し、両基板間に液晶層を挾持させ、透過
型の液晶表示装置を形成するが、この様なアレイ基板1
のうち液晶表示装置の大型化に伴う大型のものにあって
は、従来単一の露光工程では絶縁基板1a全面を一度に
露光出来ない事から、所定サイズのマスクパターンに対
し、絶縁基板1aを所定間隔で繰り返しステップして一
部ずつ露光する事により、絶縁基板1a全面をカバーす
るステッパ方式露光機を用いて露光工程を実施し、製造
していた。
向基板(図示せず)とを対向して組み立て液晶セル(図
示せず)を形成し、両基板間に液晶層を挾持させ、透過
型の液晶表示装置を形成するが、この様なアレイ基板1
のうち液晶表示装置の大型化に伴う大型のものにあって
は、従来単一の露光工程では絶縁基板1a全面を一度に
露光出来ない事から、所定サイズのマスクパターンに対
し、絶縁基板1aを所定間隔で繰り返しステップして一
部ずつ露光する事により、絶縁基板1a全面をカバーす
るステッパ方式露光機を用いて露光工程を実施し、製造
していた。
【0006】
【発明が解決しようとする課題】このため、絶縁基板を
ステップして一部ずつ露光する所定間隔のショット毎
に、各層間の位置合わせ精度が異なり、ゲート電極2と
ソース電極8の層間においても合わせズレを生じてしま
い、これによりゲート電極2とソース電極8のオーバー
ラップ面積であるSgs面積がショット毎に変動すること
となり、これに伴いゲート電極2とソース電極8間の容
量であるCgsがショット毎に異なってしまっていた。
ステップして一部ずつ露光する所定間隔のショット毎
に、各層間の位置合わせ精度が異なり、ゲート電極2と
ソース電極8の層間においても合わせズレを生じてしま
い、これによりゲート電極2とソース電極8のオーバー
ラップ面積であるSgs面積がショット毎に変動すること
となり、これに伴いゲート電極2とソース電極8間の容
量であるCgsがショット毎に異なってしまっていた。
【0007】一方、ショット毎の各電極間の合わせズレ
に拘らず、表示画素電極11と蓄積容量電極12とのオ
ーバーラップ面積は構造上変動される事がなく、両電極
11、12間の容量であるCs は一定に保持されてい
た。
に拘らず、表示画素電極11と蓄積容量電極12とのオ
ーバーラップ面積は構造上変動される事がなく、両電極
11、12間の容量であるCs は一定に保持されてい
た。
【0008】このため、Cgs及びCs の関数で現され、
ゲート電圧がオンからオフに切り替わる際に容量分割に
より発生する表示画素電極電位のシフト量ΔVpが、合
わせズレによりショット毎に変動することとなり、ショ
ットムラによる表示不良を生じてしまい、表示品位の低
下を招くという問題を生じていた。
ゲート電圧がオンからオフに切り替わる際に容量分割に
より発生する表示画素電極電位のシフト量ΔVpが、合
わせズレによりショット毎に変動することとなり、ショ
ットムラによる表示不良を生じてしまい、表示品位の低
下を招くという問題を生じていた。
【0009】そこで本発明は上記課題を除去するもの
で、製造時、ステッパ方式露光機にて所定間隔のショッ
ト毎に露光形成される、TFTを駆動素子とする大型ア
レイ基板のゲート電圧オフ切り替え時の表示画素電極電
位のシフト量ΔVp の変動抑制を図り、ショットムラに
よる表示不良を解消する事により、表示品位の高いアク
テイブマトリクス型液晶表示装置を提供する事を目的と
する。
で、製造時、ステッパ方式露光機にて所定間隔のショッ
ト毎に露光形成される、TFTを駆動素子とする大型ア
レイ基板のゲート電圧オフ切り替え時の表示画素電極電
位のシフト量ΔVp の変動抑制を図り、ショットムラに
よる表示不良を解消する事により、表示品位の高いアク
テイブマトリクス型液晶表示装置を提供する事を目的と
する。
【0010】
【課題を解決するための手段】上記課題を解決する為本
発明は、透明な絶縁基板上に配線される走査線と、ゲー
ト絶縁膜を介し前記走査線と交差する様配線される信号
線と、前記走査線と一体的に形成され前記走査線により
走査信号を供給されるゲート電極と、ゲート絶縁膜を介
し前記ゲート電極上方に形成される活性領域と、前記信
号線と一体的に形成され前記活性領域上に接続されるド
レイン電極と、前記活性領域を介し前記ドレイン電極に
対向するよう設けられるソース電極とを備え前記走査線
及び前記信号線の交点にマトリクス状に配列される薄膜
スイッチング素子と、マトリクス状に配列され前記ソー
ス電極により前記薄膜スイッチング素子に接続される表
示画素電極とを有するアレイ基板と、このアレイ基板に
対向され対向電極を有する対向基板と、前記アレイ基板
及び前記対向基板の間に封入される液晶組成物とを備え
たアクテイブマトリクス型液晶表示装置において、ゲー
ト絶縁膜を介し前記表示画素電極下方に設けられ、前記
表示画素電極との重なり部分で容量を構成する様前記絶
縁基板上に形成される蓄積容量電極と、この蓄積容量電
極との重なり部分にて前記表示画素電極に形成される開
口と、前記ソース電極と同一層であり前記開口の少なく
とも一部を被覆可能となるよう前記表示画素電極上に形
成され前記開口にて前記蓄積容量電極との重なり部分で
調整容量を構成する補助容量調整用電極とを設けるもの
である。
発明は、透明な絶縁基板上に配線される走査線と、ゲー
ト絶縁膜を介し前記走査線と交差する様配線される信号
線と、前記走査線と一体的に形成され前記走査線により
走査信号を供給されるゲート電極と、ゲート絶縁膜を介
し前記ゲート電極上方に形成される活性領域と、前記信
号線と一体的に形成され前記活性領域上に接続されるド
レイン電極と、前記活性領域を介し前記ドレイン電極に
対向するよう設けられるソース電極とを備え前記走査線
及び前記信号線の交点にマトリクス状に配列される薄膜
スイッチング素子と、マトリクス状に配列され前記ソー
ス電極により前記薄膜スイッチング素子に接続される表
示画素電極とを有するアレイ基板と、このアレイ基板に
対向され対向電極を有する対向基板と、前記アレイ基板
及び前記対向基板の間に封入される液晶組成物とを備え
たアクテイブマトリクス型液晶表示装置において、ゲー
ト絶縁膜を介し前記表示画素電極下方に設けられ、前記
表示画素電極との重なり部分で容量を構成する様前記絶
縁基板上に形成される蓄積容量電極と、この蓄積容量電
極との重なり部分にて前記表示画素電極に形成される開
口と、前記ソース電極と同一層であり前記開口の少なく
とも一部を被覆可能となるよう前記表示画素電極上に形
成され前記開口にて前記蓄積容量電極との重なり部分で
調整容量を構成する補助容量調整用電極とを設けるもの
である。
【0011】そしてこの様な構成により本発明は、ショ
ット毎の層間の合わせズレにより、蓄積容量電極との間
の容量が変動される補助容量調整用電極を蓄積容量電極
上方に設ける事により、ショット毎の、ゲート電圧オフ
切り替え時の表示画素電極電位のシフト量ΔVp が変動
されるのを抑制し、大型液晶表示装置における、ショッ
トムラによる表示不良を防止し、表示品位の向上を図る
ものである。
ット毎の層間の合わせズレにより、蓄積容量電極との間
の容量が変動される補助容量調整用電極を蓄積容量電極
上方に設ける事により、ショット毎の、ゲート電圧オフ
切り替え時の表示画素電極電位のシフト量ΔVp が変動
されるのを抑制し、大型液晶表示装置における、ショッ
トムラによる表示不良を防止し、表示品位の向上を図る
ものである。
【0012】
【発明の実施の形態】次に本発明の原理について述べ
る。通常TFTを駆動素子とするアクティブマトリクス
型基板にあっては、走査線選択電圧が印加されゲート電
極がオンされているVg,onの期間(スイッチング期間
T,on )に、表示画素電極の電位が映像信号電位と同電
位に設定される一方、走査線非選択電圧が印加されゲー
ト電極がオフされているVg,off の期間(保持期間)
は、この非選択電位を保持する。この結果、表示画素電
極及び所定の電位に設定される対向電極との間に挾持さ
れる液晶層に、映像信号電圧に応じた電位差がかかり、
この電位差に応じて液晶分子の配列状態が変化し、光透
過率が変化する事により画像表示が行われている。
る。通常TFTを駆動素子とするアクティブマトリクス
型基板にあっては、走査線選択電圧が印加されゲート電
極がオンされているVg,onの期間(スイッチング期間
T,on )に、表示画素電極の電位が映像信号電位と同電
位に設定される一方、走査線非選択電圧が印加されゲー
ト電極がオフされているVg,off の期間(保持期間)
は、この非選択電位を保持する。この結果、表示画素電
極及び所定の電位に設定される対向電極との間に挾持さ
れる液晶層に、映像信号電圧に応じた電位差がかかり、
この電位差に応じて液晶分子の配列状態が変化し、光透
過率が変化する事により画像表示が行われている。
【0013】一方TFTでは、ゲート電極及びソース電
極間に容量Cgsが存在し、このCgsのためゲート電極へ
の印加電圧がVg,onからVg,off に切り替わる際に、容
量分割によりシフトされる表示画素電極電位のシフト量
ΔVp は、 ΔVp =ΔVg *Cgs/(Cgs+Clc+Cs ) …(1) となる。(ΔVg =Vg,on−Vg,off 、Clcは表示画素
電極と対向電極との間の液晶層の容量、Cs は蓄積容量
である。) ここでCgsは、 Cgs=εo *εox*Sgs/Tox …(2) となる。(εo は真空の誘電率、εoxはゲート絶縁膜の
比誘電率、Sgsはゲート電極とソース電極のオーバーラ
ップ面積、Toxはゲート絶縁膜の膜厚である。) 一方Cs は、 Cs=εo *εox*Scs/Tox …(3) となる。(Scsは蓄積容量電極と表示画素電極のオーバ
ーラップ面積である。) そしてステッパ方式露光機による大型アレイ基板露光時
のショット毎の合わせズレにより、Sgs面積が変動する
ことから(1)式のCgsがショット毎に異なるのに対
し、Scs面積が変動されない事から(3)式のCs が一
定に保持されるので、Cgsの変動分をΔCgsとすると、
合わせズレにより、各ショット毎のΔVpであるΔVp
’は、(1)式より、 ΔVp ’=ΔVg *(Cgs+ΔCgs)/{(Cgs+ΔCgs)+Clc+Cs } …(4) となり、ショット毎に変動する事から、これがショット
ムラとなり表示不良を引き起こしてしまう。
極間に容量Cgsが存在し、このCgsのためゲート電極へ
の印加電圧がVg,onからVg,off に切り替わる際に、容
量分割によりシフトされる表示画素電極電位のシフト量
ΔVp は、 ΔVp =ΔVg *Cgs/(Cgs+Clc+Cs ) …(1) となる。(ΔVg =Vg,on−Vg,off 、Clcは表示画素
電極と対向電極との間の液晶層の容量、Cs は蓄積容量
である。) ここでCgsは、 Cgs=εo *εox*Sgs/Tox …(2) となる。(εo は真空の誘電率、εoxはゲート絶縁膜の
比誘電率、Sgsはゲート電極とソース電極のオーバーラ
ップ面積、Toxはゲート絶縁膜の膜厚である。) 一方Cs は、 Cs=εo *εox*Scs/Tox …(3) となる。(Scsは蓄積容量電極と表示画素電極のオーバ
ーラップ面積である。) そしてステッパ方式露光機による大型アレイ基板露光時
のショット毎の合わせズレにより、Sgs面積が変動する
ことから(1)式のCgsがショット毎に異なるのに対
し、Scs面積が変動されない事から(3)式のCs が一
定に保持されるので、Cgsの変動分をΔCgsとすると、
合わせズレにより、各ショット毎のΔVpであるΔVp
’は、(1)式より、 ΔVp ’=ΔVg *(Cgs+ΔCgs)/{(Cgs+ΔCgs)+Clc+Cs } …(4) となり、ショット毎に変動する事から、これがショット
ムラとなり表示不良を引き起こしてしまう。
【0014】そこで、図1に示すように、蓄積容量電極
14上の表示画素電極16の一部に開口17を形成し、
表示画素電極16上に、ソース電極13と同一層であ
り、開口17の一部を被覆する補助容量調整用電極18
を設け、蓄積容量電極14との重なり部分に調整用の蓄
積容量を形成する事により、ステッパ方式露光機による
露光形成されるアレイ基板の、ショット毎の合わせズレ
によるCgsの変動に対応して、蓄積容量電極14と補助
容量調整用電極18との重なり部分20の変動によりC
s を変動させ、ひいてはショット毎のΔVp の変動を抑
制するものである。
14上の表示画素電極16の一部に開口17を形成し、
表示画素電極16上に、ソース電極13と同一層であ
り、開口17の一部を被覆する補助容量調整用電極18
を設け、蓄積容量電極14との重なり部分に調整用の蓄
積容量を形成する事により、ステッパ方式露光機による
露光形成されるアレイ基板の、ショット毎の合わせズレ
によるCgsの変動に対応して、蓄積容量電極14と補助
容量調整用電極18との重なり部分20の変動によりC
s を変動させ、ひいてはショット毎のΔVp の変動を抑
制するものである。
【0015】即ち、合わせズレによるCs の変動分であ
る調整容量をΔCs とすると、各ショット毎のΔVp で
あるΔVp ”は、(1)式より、 ΔVp"=ΔVg *(Cgs+ΔCgs)/{(Cgs+ΔCgs)+Clc+(Cs +ΔC s )} …(5) となり、ΔVp ”はΔVp ’に比し、合わせズレを生じ
ないものとした時の設計上のゲート電圧切り替え時のシ
フト量ΔVp に、より近似され、ショットムラを抑制す
る事となる。
る調整容量をΔCs とすると、各ショット毎のΔVp で
あるΔVp ”は、(1)式より、 ΔVp"=ΔVg *(Cgs+ΔCgs)/{(Cgs+ΔCgs)+Clc+(Cs +ΔC s )} …(5) となり、ΔVp ”はΔVp ’に比し、合わせズレを生じ
ないものとした時の設計上のゲート電圧切り替え時のシ
フト量ΔVp に、より近似され、ショットムラを抑制す
る事となる。
【0016】次に上記原理に基ずき、本発明の第1の実
施の形態を図2乃至図6を参照して説明する。21は、
アクティブマトリクス型の液晶表示装置であり、駆動素
子としてTFT22を用いるアレイ基板23及び対向基
板24の間に、ポリイミドからなる配向膜25、26を
介して、液晶組成物27が保持されている。
施の形態を図2乃至図6を参照して説明する。21は、
アクティブマトリクス型の液晶表示装置であり、駆動素
子としてTFT22を用いるアレイ基板23及び対向基
板24の間に、ポリイミドからなる配向膜25、26を
介して、液晶組成物27が保持されている。
【0017】ここでアレイ基板23の透明なガラスから
なる絶縁基板28上の走査線30と信号線31との交点
付近にはTFT22がマトリクス状に設けられ、このT
FT22は、走査線30と一体のゲート電極32、信号
線31と一体のドレイン電極34、マトリクス状にパタ
ーン形成される表示画素電極36に接続されるソース電
極37及び半導体層38からなっている。
なる絶縁基板28上の走査線30と信号線31との交点
付近にはTFT22がマトリクス状に設けられ、このT
FT22は、走査線30と一体のゲート電極32、信号
線31と一体のドレイン電極34、マトリクス状にパタ
ーン形成される表示画素電極36に接続されるソース電
極37及び半導体層38からなっている。
【0018】又、40はゲート絶縁層41を介し表示画
素電極36との重なり部分で蓄積容量Csを形成する蓄
積容量電極であり、この蓄積容量電極40上方の表示画
素電極36の一部には開口41が形成され、表示画素電
極36上には、更にソース電極37と同一層であり、蓄
積容量電極40との重なり部分により調整容量ΔCsを
形成する補助容量調整用電極42が形成されている。こ
の補助容量調整用電極42は、ステッパ方式露光機によ
る露光時、合わせズレが無く基準位置にあるとすると、
図3に示す位置に形成され、蓄積容量電極40との重な
り部分が無い事から、調整容量ΔCs が形成されない様
になっている。
素電極36との重なり部分で蓄積容量Csを形成する蓄
積容量電極であり、この蓄積容量電極40上方の表示画
素電極36の一部には開口41が形成され、表示画素電
極36上には、更にソース電極37と同一層であり、蓄
積容量電極40との重なり部分により調整容量ΔCsを
形成する補助容量調整用電極42が形成されている。こ
の補助容量調整用電極42は、ステッパ方式露光機によ
る露光時、合わせズレが無く基準位置にあるとすると、
図3に示す位置に形成され、蓄積容量電極40との重な
り部分が無い事から、調整容量ΔCs が形成されない様
になっている。
【0019】次にアレイ基板23の製造方法について述
べる。尚、アレイ基板23は、フォトエッチング時ステ
ッパ方式露光機により、ステップ露光される。先ず、ア
レイ基板23の、ガラス基板28上に、遮光性材料であ
るモリブデン(Mo)膜をスパッタ法により被覆し、フ
ォトエッチングによりによりパターン形成し、走査線3
0及びこれと一体に形成されるゲート電極32及び蓄積
容量電極40を形成する。
べる。尚、アレイ基板23は、フォトエッチング時ステ
ッパ方式露光機により、ステップ露光される。先ず、ア
レイ基板23の、ガラス基板28上に、遮光性材料であ
るモリブデン(Mo)膜をスパッタ法により被覆し、フ
ォトエッチングによりによりパターン形成し、走査線3
0及びこれと一体に形成されるゲート電極32及び蓄積
容量電極40を形成する。
【0020】そしてこれ等の上に、プラズマCVD法に
より、酸化シリコン(SiOx)からなる透明のゲート
絶縁膜41を被覆する。このゲート絶縁膜41を介した
ゲート電極32上方には、i型の水素化アモルファスシ
リコン(以下i型a−Si:Hと称する。)からなる半
導体層38更には、チャネル領域(a)を挾み、電気的
に分離されたn型アモルファスシリコン(以下n型a−
Si:Hと称する。)膜からなるドレイン領域(D)、
ソース領域(C)が同じプラズマCVD法により形成さ
れている。又半導体層38のソース領域(C)に隣接す
るゲート絶縁膜41上には、インジウム錫酸化物(以下
ITOと称する。)膜をスパッタ法で被覆した後、フォ
トリソグラフィ技術により、TFT22、走査線30、
信号線31と間隙を保持する様マトリクス状にパターン
形成すると共に、蓄積容量電極40上方に開口41を形
成する様パターン形成された表示画素電極36が設けら
れている。
より、酸化シリコン(SiOx)からなる透明のゲート
絶縁膜41を被覆する。このゲート絶縁膜41を介した
ゲート電極32上方には、i型の水素化アモルファスシ
リコン(以下i型a−Si:Hと称する。)からなる半
導体層38更には、チャネル領域(a)を挾み、電気的
に分離されたn型アモルファスシリコン(以下n型a−
Si:Hと称する。)膜からなるドレイン領域(D)、
ソース領域(C)が同じプラズマCVD法により形成さ
れている。又半導体層38のソース領域(C)に隣接す
るゲート絶縁膜41上には、インジウム錫酸化物(以下
ITOと称する。)膜をスパッタ法で被覆した後、フォ
トリソグラフィ技術により、TFT22、走査線30、
信号線31と間隙を保持する様マトリクス状にパターン
形成すると共に、蓄積容量電極40上方に開口41を形
成する様パターン形成された表示画素電極36が設けら
れている。
【0021】更にモリブデン(Mo)膜及びアルミニウ
ム(Al)膜をスパッタ法にて順次成膜した後、フォト
リソグラフィ技術により、共に2層構造からなりソース
領域(C)及び表示画素電極36に接続されるソース電
極37、信号線31及びこれと一体に形成されドレイン
領域(D)に接続されるドレイン電極34、補助容量調
整用電極42をパターン形成し、アレイ基板23を得
る。
ム(Al)膜をスパッタ法にて順次成膜した後、フォト
リソグラフィ技術により、共に2層構造からなりソース
領域(C)及び表示画素電極36に接続されるソース電
極37、信号線31及びこれと一体に形成されドレイン
領域(D)に接続されるドレイン電極34、補助容量調
整用電極42をパターン形成し、アレイ基板23を得
る。
【0022】一方対向基板24は、透明なガラスからな
る絶縁基板46上に遮光性材料であるアルミニウム(A
l)からなるブラックマトリクス47をステッパ露光機
によりステップ露光し形成し、更にITOからなる対向
電極48を形成することにより形成される。
る絶縁基板46上に遮光性材料であるアルミニウム(A
l)からなるブラックマトリクス47をステッパ露光機
によりステップ露光し形成し、更にITOからなる対向
電極48を形成することにより形成される。
【0023】続いて、アレイ基板23及び対向基板24
の表示画素電極36側及び対向電極48側全面に低温キ
ュア型のポリイミドからなる配向膜25、26を塗布
し、両配向膜25、26を所定の方向にラビングし、両
基板23、24の対向時に、互いの配向軸が90°を成
すように配向処理した後、スペーサを介し両基板23、
24を対向して組み立て、セル化し、その間隙にネマチ
ック型液晶組成物27を注入し封止する。そして両基板
23、24の絶縁基板28、46側に偏光板50、51
を取着して液晶表示装置21とする。
の表示画素電極36側及び対向電極48側全面に低温キ
ュア型のポリイミドからなる配向膜25、26を塗布
し、両配向膜25、26を所定の方向にラビングし、両
基板23、24の対向時に、互いの配向軸が90°を成
すように配向処理した後、スペーサを介し両基板23、
24を対向して組み立て、セル化し、その間隙にネマチ
ック型液晶組成物27を注入し封止する。そして両基板
23、24の絶縁基板28、46側に偏光板50、51
を取着して液晶表示装置21とする。
【0024】尚この様にして得られたアレイ基板23に
あっては、ステッパ方式露光機による所定のショット露
光時、ゲート電極32の露光位置及びソース電極37の
露光位置がズレ無かった場合は、両電極33、34は、
いずれも設計上の基準位置にあり、ゲート電極及びソー
ス電極間の容量Cgsは、設計値と成り、容量のズレΔC
gsを生じることが無く、ゲート電圧切り替え時のシフト
量ΔVp も設計値となる。尚この時補助容量調整用電極
42は、図3に示す位置に形成され、蓄積容量電極40
との重なり部分は0とされる。
あっては、ステッパ方式露光機による所定のショット露
光時、ゲート電極32の露光位置及びソース電極37の
露光位置がズレ無かった場合は、両電極33、34は、
いずれも設計上の基準位置にあり、ゲート電極及びソー
ス電極間の容量Cgsは、設計値と成り、容量のズレΔC
gsを生じることが無く、ゲート電圧切り替え時のシフト
量ΔVp も設計値となる。尚この時補助容量調整用電極
42は、図3に示す位置に形成され、蓄積容量電極40
との重なり部分は0とされる。
【0025】これに対して、ゲート電極32の露光位置
に比し、ソース電極37の露光位置が矢印s方向にず
れ、ソース電極37とゲート電極32のオーバーラップ
面積が[領域A]丈増加した場合は、ソース電極37と
同一層である補助容量調整用電極42もソース電極37
のずれと同距離分矢印s方向にずれ、蓄積容量電極40
と[領域B]丈重なり部分を生じ、蓄積容量電極40と
の間で調整容量を生じる事となる。従って、ショット露
光時のずれによりゲート電極32とソース電極34の重
なり面積が増加し、ゲート電極及びソース電極間の容量
CgsがΔCgsだけ増加したとしても、蓄積容量Cs もΔ
Cs 増加され、各ショット毎の(5)式によるΔVp"は
ΔCs が増加されない場合の(4)式によるΔVp ’に
比し、設計値により近いものとされる。
に比し、ソース電極37の露光位置が矢印s方向にず
れ、ソース電極37とゲート電極32のオーバーラップ
面積が[領域A]丈増加した場合は、ソース電極37と
同一層である補助容量調整用電極42もソース電極37
のずれと同距離分矢印s方向にずれ、蓄積容量電極40
と[領域B]丈重なり部分を生じ、蓄積容量電極40と
の間で調整容量を生じる事となる。従って、ショット露
光時のずれによりゲート電極32とソース電極34の重
なり面積が増加し、ゲート電極及びソース電極間の容量
CgsがΔCgsだけ増加したとしても、蓄積容量Cs もΔ
Cs 増加され、各ショット毎の(5)式によるΔVp"は
ΔCs が増加されない場合の(4)式によるΔVp ’に
比し、設計値により近いものとされる。
【0026】尚本第1の実施の形態の場合、ゲート電極
32に対してソース電極37が矢印t方向にずれ、ゲ−
ト電極及びソース電極間の容量CgsがΔCgs減少した場
合は、(5)式によるΔVp"を設計値により近付けるた
めには、本来は蓄積容量Csも減少する必要があるが、
もともと液晶表示装置21の表示部の開口率を上げるた
め、蓄積容量電極40を出来るだけ小さくしなければな
らず、蓄積容量Cs も必要最少限確保された状態である
事から、蓄積容量Cs を確保し、フリッカや焼き付きを
防止して表示品位の向上を図ることを優先し、ズレによ
るCgsの減少に拘らず、蓄積容量Csを減少しないもの
とした。
32に対してソース電極37が矢印t方向にずれ、ゲ−
ト電極及びソース電極間の容量CgsがΔCgs減少した場
合は、(5)式によるΔVp"を設計値により近付けるた
めには、本来は蓄積容量Csも減少する必要があるが、
もともと液晶表示装置21の表示部の開口率を上げるた
め、蓄積容量電極40を出来るだけ小さくしなければな
らず、蓄積容量Cs も必要最少限確保された状態である
事から、蓄積容量Cs を確保し、フリッカや焼き付きを
防止して表示品位の向上を図ることを優先し、ズレによ
るCgsの減少に拘らず、蓄積容量Csを減少しないもの
とした。
【0027】この様に構成すれば、ステッパ方式露光機
によるソース電極37のショット露光時、各ショット毎
にゲート電極32とソース電極37のズレを生じ、ゲー
ト電極及びソース電極間の容量Cgsが増加しても、ソー
ス電極37と同様にズレる補助容量調整用電極42によ
り蓄積容量Cs も増大される事から、各ショット毎のゲ
ート電圧切り替え時のシフト量ΔVp"の変動量が従来に
比し縮小され、ショットムラの縮小により良好な画像表
示を得られ、表示品位を向上出来る。
によるソース電極37のショット露光時、各ショット毎
にゲート電極32とソース電極37のズレを生じ、ゲー
ト電極及びソース電極間の容量Cgsが増加しても、ソー
ス電極37と同様にズレる補助容量調整用電極42によ
り蓄積容量Cs も増大される事から、各ショット毎のゲ
ート電圧切り替え時のシフト量ΔVp"の変動量が従来に
比し縮小され、ショットムラの縮小により良好な画像表
示を得られ、表示品位を向上出来る。
【0028】次に本発明の第2の実施の形態を図7及び
図8を参照して説明する。本実施の形態はソース電極の
ズレによるゲート電極及びソース電極間の容量の増減に
伴い、調整容量を増減する補助容量調整用電極を設けた
ものであり、他は第1の実施の形態と同一であることか
ら同一部分については同一符号を付けてその説明を省略
する。
図8を参照して説明する。本実施の形態はソース電極の
ズレによるゲート電極及びソース電極間の容量の増減に
伴い、調整容量を増減する補助容量調整用電極を設けた
ものであり、他は第1の実施の形態と同一であることか
ら同一部分については同一符号を付けてその説明を省略
する。
【0029】本実施の形態にあっては、アレイ基板52
の蓄積容量電極40上方の表示画素電極36上に形成さ
れ、ソース電極37と同一層であり蓄積容量電極40と
の重なり部分により調整容量ΔCs を形成する補助容量
調整用電極53が、ステップ露光時に合わせズレを生じ
なかった場合に、表示画素電極36に形成される開口4
1の中央に、その端部53aが位置する様に設定しこれ
を基準位置とするものである。
の蓄積容量電極40上方の表示画素電極36上に形成さ
れ、ソース電極37と同一層であり蓄積容量電極40と
の重なり部分により調整容量ΔCs を形成する補助容量
調整用電極53が、ステップ露光時に合わせズレを生じ
なかった場合に、表示画素電極36に形成される開口4
1の中央に、その端部53aが位置する様に設定しこれ
を基準位置とするものである。
【0030】この様にして成るアレイ基板52にあって
は、ステッパ方式露光機による所定のショット露光時、
ゲート電極32の露光位置及びソース電極37の露光位
置がズレ無かった場合は、補助容量調整用電極53の端
部53aは、図7に実線で示す開口41の略中央に位置
され、補助容量調整用電極53と蓄積容量電極40との
重なり部分[領域C]における調整容量を含めて、設計
上の蓄積容量とする。
は、ステッパ方式露光機による所定のショット露光時、
ゲート電極32の露光位置及びソース電極37の露光位
置がズレ無かった場合は、補助容量調整用電極53の端
部53aは、図7に実線で示す開口41の略中央に位置
され、補助容量調整用電極53と蓄積容量電極40との
重なり部分[領域C]における調整容量を含めて、設計
上の蓄積容量とする。
【0031】そして、ゲート電極32の露光位置に比
し、ソース電極37の露光位置が矢印u方向にズレた場
合は、補助容量調整用電極53もソース電極37のズレ
と同距離分矢印u方向にズレ、蓄積容量電極40との重
なり部分の増加を生じ、蓄積容量電極40との間で調整
容量が増加される事となる。従って、ショット露光時の
ズレによりゲート電極32とソース電極37の重なり面
積が増加し、ゲート電極及びソース電極間の容量Cgsが
ΔCgsだけ増加したとしても、蓄積容量Cs もΔCs 増
加され、各ショット毎の(5)式によるΔVp"はΔCs
が増加されない場合の(4)式によるΔVp ’に比し、
設計値により近いものとされる。
し、ソース電極37の露光位置が矢印u方向にズレた場
合は、補助容量調整用電極53もソース電極37のズレ
と同距離分矢印u方向にズレ、蓄積容量電極40との重
なり部分の増加を生じ、蓄積容量電極40との間で調整
容量が増加される事となる。従って、ショット露光時の
ズレによりゲート電極32とソース電極37の重なり面
積が増加し、ゲート電極及びソース電極間の容量Cgsが
ΔCgsだけ増加したとしても、蓄積容量Cs もΔCs 増
加され、各ショット毎の(5)式によるΔVp"はΔCs
が増加されない場合の(4)式によるΔVp ’に比し、
設計値により近いものとされる。
【0032】一方、ゲート電極32の露光位置に比し、
ソース電極37の露光位置が矢印v方向にズレた場合
は、補助容量調整用電極53もソース電極37のズレと
同距離分矢印v方向にズレ、蓄積容量電極40との重な
り部分の減少を生じ、蓄積容量電極40との間で調整容
量が減少される事となる。従って、ショット露光時のズ
レによりゲート電極32とソース電極37の重なり面積
が減少し、ゲート電極及びソース電極間の容量CgsがΔ
Cgsだけ減少したとしても、蓄積容量Cs もΔCs 減少
され、各ショット毎の(5)式によるΔVp"はΔCs が
減少されない場合の(4)式によるΔVp ’に比し、設
計値により近いものとされる。
ソース電極37の露光位置が矢印v方向にズレた場合
は、補助容量調整用電極53もソース電極37のズレと
同距離分矢印v方向にズレ、蓄積容量電極40との重な
り部分の減少を生じ、蓄積容量電極40との間で調整容
量が減少される事となる。従って、ショット露光時のズ
レによりゲート電極32とソース電極37の重なり面積
が減少し、ゲート電極及びソース電極間の容量CgsがΔ
Cgsだけ減少したとしても、蓄積容量Cs もΔCs 減少
され、各ショット毎の(5)式によるΔVp"はΔCs が
減少されない場合の(4)式によるΔVp ’に比し、設
計値により近いものとされる。
【0033】但し、本実施の形態にあっては、ショット
露光時ズレを生じないものとして、蓄積容量電極40及
び補助容量調整用電極53により形成される設計上の蓄
積容量Cs は、良好な表示品位を得るのに十分な容量と
される。
露光時ズレを生じないものとして、蓄積容量電極40及
び補助容量調整用電極53により形成される設計上の蓄
積容量Cs は、良好な表示品位を得るのに十分な容量と
される。
【0034】この様に構成すれば、第1の実施の形態に
加え、各ショット毎のゲート電極32とソース電極37
のズレにより、ゲート電極及びソース電極間の容量Cgs
が減少した場合でも、ソース電極37と同様にズレる補
助容量調整用電極42により蓄積容量Cs も減少される
事から、ゲート電極及びソース電極間の容量Cgsの増
減に拘らず、(5)式による各ショット毎のゲート電圧
切り替え時のシフト量ΔVp"の変動量が従来に比し縮小
され、ショットムラの縮小により良好な画像表示を得ら
れ、表示品位を向上出来る。
加え、各ショット毎のゲート電極32とソース電極37
のズレにより、ゲート電極及びソース電極間の容量Cgs
が減少した場合でも、ソース電極37と同様にズレる補
助容量調整用電極42により蓄積容量Cs も減少される
事から、ゲート電極及びソース電極間の容量Cgsの増
減に拘らず、(5)式による各ショット毎のゲート電圧
切り替え時のシフト量ΔVp"の変動量が従来に比し縮小
され、ショットムラの縮小により良好な画像表示を得ら
れ、表示品位を向上出来る。
【0035】尚本発明は上記実施の形態に限られるもの
でなく、その趣旨を変えない範囲での変更は可能であっ
て、例えば蓄積容量電極上の画素電極に形成される開口
及びその開口を介し、蓄積容量電極との間に可変の容量
を形成する補助容量調整用電極の数等任意であり図9に
示す第1の変形例の様に、アレイ基板54の蓄積容量電
極56上の画素電極57に複数の開口58を形成し、各
開口58位置に補助容量増設用電極60を形成すれば、
蓄積容量の調整容量に寄与する領域を拡大出来、ゲート
電極及びソース電極間の容量の増減に対し、蓄積容量の
増減をより適格に実施でき、ショット露光毎に異なるゲ
ート電圧切り替え時のシフト量の変動を抑制できる。
でなく、その趣旨を変えない範囲での変更は可能であっ
て、例えば蓄積容量電極上の画素電極に形成される開口
及びその開口を介し、蓄積容量電極との間に可変の容量
を形成する補助容量調整用電極の数等任意であり図9に
示す第1の変形例の様に、アレイ基板54の蓄積容量電
極56上の画素電極57に複数の開口58を形成し、各
開口58位置に補助容量増設用電極60を形成すれば、
蓄積容量の調整容量に寄与する領域を拡大出来、ゲート
電極及びソース電極間の容量の増減に対し、蓄積容量の
増減をより適格に実施でき、ショット露光毎に異なるゲ
ート電圧切り替え時のシフト量の変動を抑制できる。
【0036】更に蓄積容量電極の形状も限定されず、図
10に示す第2の変形例の様に、アレイ基板61上の蓄
積容量電極62を櫛型とし、蓄積容量電極62の各櫛部
上部に開口63をそれぞれを形成し、各開口63位置に
補助容量増設用電極66をそれぞれ形成する様にしても
良い。このようにすれば、第1の変形例と同様、蓄積容
量の調整容量に寄与する領域を拡大出来、ゲート電極及
びソース電極間の容量の増減に対し、蓄積容量の増減を
より適格に実施できる。
10に示す第2の変形例の様に、アレイ基板61上の蓄
積容量電極62を櫛型とし、蓄積容量電極62の各櫛部
上部に開口63をそれぞれを形成し、各開口63位置に
補助容量増設用電極66をそれぞれ形成する様にしても
良い。このようにすれば、第1の変形例と同様、蓄積容
量の調整容量に寄与する領域を拡大出来、ゲート電極及
びソース電極間の容量の増減に対し、蓄積容量の増減を
より適格に実施できる。
【0037】尚、櫛型形状の蓄積容量電極に形成される
補助容量増設用電極の数は必要に応じて任意である。
補助容量増設用電極の数は必要に応じて任意である。
【0038】又ソース電極及び補助容量調整用電極や、
走査線或いは信号線の材質或いはゲート絶縁膜の材料等
任意である。
走査線或いは信号線の材質或いはゲート絶縁膜の材料等
任意である。
【0039】
【発明の効果】以上説明したように本発明によれば、ソ
ース電極と同一層からなり、ソース電極と一体的にズレ
を生じ、蓄積容量電極との間に調整容量を形成する補助
容量調整用電極を設ける事により、ステッパ方式露光機
によるショット露光時、ゲート電極及びソース電極の層
間において合わせズレを生じ、ショット毎にゲート電極
及びソース電極間の容量が増減しても、これに対応して
蓄積容量を増減でき、各ショット毎のゲート電圧切り替
え時のシフト量ΔVp の変動を抑制出来るので、ショッ
トムラの抑制により、良好な画像表示を得られ、表示品
位を向上出来る。
ース電極と同一層からなり、ソース電極と一体的にズレ
を生じ、蓄積容量電極との間に調整容量を形成する補助
容量調整用電極を設ける事により、ステッパ方式露光機
によるショット露光時、ゲート電極及びソース電極の層
間において合わせズレを生じ、ショット毎にゲート電極
及びソース電極間の容量が増減しても、これに対応して
蓄積容量を増減でき、各ショット毎のゲート電圧切り替
え時のシフト量ΔVp の変動を抑制出来るので、ショッ
トムラの抑制により、良好な画像表示を得られ、表示品
位を向上出来る。
【図1】本発明の原理を説明するアレイ基板を示す一部
概略平面図である。
概略平面図である。
【図2】本発明の第1の実施の形態のアレイ基板を示す
一部概略平面図である。
一部概略平面図である。
【図3】本発明の第1の実施の形態の露光位置ズレを生
じない場合の液晶表示装置を示し、図2のA−A´線に
相当する位置における概略断面図である。
じない場合の液晶表示装置を示し、図2のA−A´線に
相当する位置における概略断面図である。
【図4】本発明の第1の実施の形態の露光位置ズレを生
じない場合の液晶表示装置を示し、図2のB−B´線に
相当する位置における概略断面図である。
じない場合の液晶表示装置を示し、図2のB−B´線に
相当する位置における概略断面図である。
【図5】本発明の第1の実施の形態の露光位置ズレを生
じた場合の液晶表示装置を示し、図2のA−A´線に相
当する位置における概略断面図である。
じた場合の液晶表示装置を示し、図2のA−A´線に相
当する位置における概略断面図である。
【図6】本発明の第1の実施の形態の露光位置ズレを生
じた場合の液晶表示装置を示し、図2のB−B´線に相
当する位置における概略断面図である
じた場合の液晶表示装置を示し、図2のB−B´線に相
当する位置における概略断面図である
【図7】本発明の第2の実施の形態の蓄積容量電極にお
ける液晶表示装置を示す一部概略断面図である。
ける液晶表示装置を示す一部概略断面図である。
【図8】本発明の第2の実施の形態のゲート電極位置に
おける液晶表示装置を示す一部概略上面図である。
おける液晶表示装置を示す一部概略上面図である。
【図9】本発明の第1の変形例の液晶表示装置を示す一
部概略断面図である。
部概略断面図である。
【図10】本発明の第2の変形例のアレイ基板を示す一
部概略平面図である。
部概略平面図である。
【図11】従来のアレイ基板を示す一部概略平面図であ
る。
る。
21…液晶表示装置 22…TFT 23…アレイ基板 24…対向基板 27…液晶組成物 30…走査線 31…信号線 32…ゲート電極 36…表示画素電極 37…ソース電極 40…蓄積容量電極 41…開口 42…補助容量調整用電極
Claims (5)
- 【請求項1】 透明な絶縁基板上に配線される走査線
と、ゲート絶縁膜を介し前記走査線と交差する様配線さ
れる信号線と、前記走査線と一体的に形成され前記走査
線により走査信号を供給されるゲート電極と、ゲート絶
縁膜を介し前記ゲート電極上方に形成される活性領域
と、前記信号線と一体的に形成され前記活性領域上に接
続されるドレイン電極と、前記活性領域を介し前記ドレ
イン電極に対向するよう設けられるソース電極とを備え
前記走査線及び前記信号線の交点にマトリクス状に配列
される薄膜スイッチング素子と、マトリクス状に配列さ
れ前記ソース電極により前記薄膜スイッチング素子に接
続される表示画素電極とを有するアレイ基板と、 このアレイ基板に対向され対向電極を有する対向基板
と、 前記アレイ基板及び前記対向基板の間に封入される液晶
組成物とを備えたアクティブマトリクス型液晶表示装置
において、 ゲート絶縁膜を介し前記表示画素電極下方に設けられ、
前記表示画素電極との重なり部分で容量を構成する様前
記絶縁基板上に形成される蓄積容量電極と、 この蓄積容量電極との重なり部分にて前記表示画素電極
に形成される開口と、 前記ソース電極と同一層であり前記開口の少なくとも一
部を被覆可能となるよう前記表示画素電極上に形成され
前記開口にて前記蓄積容量電極との重なり部分で調整容
量を構成する補助容量調整用電極とを有する事を特徴と
するアクティブマトリクス型液晶表示装置。 - 【請求項2】 補助容量調整用電極の端部が開口の中央
に位置する場合を、前記補助容量調整用電極の基準位置
とする事を特徴とする請求項1に記載のアクティブマト
リクス型液晶表示装置。 - 【請求項3】 開口が複数個設けられ、補助容量調整用
電極が前記複数の開口の少なくとも一部をそれぞれ被覆
可能となるよう前記開口と同数設けられる事を特徴とす
る請求項1又は請求項2のいずれかに記載のアクティブ
マトリクス型液晶表示装置。 - 【請求項4】 蓄積容量電極が凹凸を有する櫛型形状で
あり、開口が前記櫛型形状の凸部の重なり部分に形成さ
れ、補助容量調整用電極が前記開口の少なくとも一部を
被覆可能となるよう形成される事を特徴とする請求項1
又は請求項2のいずれかに記載のアクティブマトリクス
型液晶表示装置。 - 【請求項5】 蓄積容量電極が凹凸を有する櫛型形状で
あり、開口が前記櫛型形状の各凸部との重なり部分にそ
れぞれ形成され、補助容量調整用電極が前記開口の少な
くとも一部をそれぞれ被覆可能となるよう前記各凸部と
同数設けられる事を特徴とする請求項1又は請求項2の
いずれかに記載のアクティブマトリクス型液晶表示装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11889296A JPH09304790A (ja) | 1996-05-14 | 1996-05-14 | アクティブマトリクス型液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11889296A JPH09304790A (ja) | 1996-05-14 | 1996-05-14 | アクティブマトリクス型液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09304790A true JPH09304790A (ja) | 1997-11-28 |
Family
ID=14747743
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11889296A Pending JPH09304790A (ja) | 1996-05-14 | 1996-05-14 | アクティブマトリクス型液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09304790A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990056771A (ko) * | 1997-12-29 | 1999-07-15 | 김영환 | 액정 표시 장치 |
US6411346B1 (en) * | 1998-06-16 | 2002-06-25 | Mitsubishi Denki Kabushiki Kaisha | Active matrix LCD in which a change in the storage capacitance Cs due to having multiple exposure regions is compensated for by a change in the coupling capacitance Cgd |
WO2009125532A1 (ja) * | 2008-04-11 | 2009-10-15 | シャープ株式会社 | アクティブマトリクス基板及び液晶表示装置 |
-
1996
- 1996-05-14 JP JP11889296A patent/JPH09304790A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990056771A (ko) * | 1997-12-29 | 1999-07-15 | 김영환 | 액정 표시 장치 |
US6411346B1 (en) * | 1998-06-16 | 2002-06-25 | Mitsubishi Denki Kabushiki Kaisha | Active matrix LCD in which a change in the storage capacitance Cs due to having multiple exposure regions is compensated for by a change in the coupling capacitance Cgd |
WO2009125532A1 (ja) * | 2008-04-11 | 2009-10-15 | シャープ株式会社 | アクティブマトリクス基板及び液晶表示装置 |
JPWO2009125532A1 (ja) * | 2008-04-11 | 2011-07-28 | シャープ株式会社 | アクティブマトリクス基板及び液晶表示装置 |
US8264630B2 (en) | 2008-04-11 | 2012-09-11 | Sharp Kabushiki Kaisha | Active matrix substrate and liquid crystal display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2776376B2 (ja) | アクティブマトリクス液晶表示パネル | |
JP3375966B2 (ja) | 表示素子及びその製造方法 | |
US5691793A (en) | Liquid crystal display apparatus having gap adjusting means under the sealing region | |
US20020005929A1 (en) | Liquid crystal display device | |
US6900852B2 (en) | Active matrix liquid crystal display element | |
JP2693513B2 (ja) | アクティブマトリクス型液晶表示素子 | |
JP3218322B2 (ja) | 液晶表示素子及びその製造方法 | |
JPH05323365A (ja) | アクティブマトリックス液晶表示装置 | |
KR100534495B1 (ko) | 액정표시장치 | |
JPH10268361A (ja) | 液晶表示装置およびその製造方法 | |
JPH1039336A (ja) | アクティブマトリクス型液晶表示装置 | |
JP2001281682A (ja) | アクティブマトリクス型液晶表示装置 | |
US7567324B2 (en) | Liquid crystal display device and fabrication method thereof | |
US6567135B1 (en) | Liquid crystal display device and method for fabricating the same | |
JPH02285326A (ja) | アクティブマトリックス型液晶表示素子 | |
JPH0713196A (ja) | アクティブマトリックス型液晶表示装置 | |
KR20110078986A (ko) | 액정 표시장치 및 그 제조 방법 | |
KR100237132B1 (ko) | 액티브 매트릭스 액정 표시 장치 | |
KR100205378B1 (ko) | 액티브 매트릭스 액정표시소자 | |
JPH09304790A (ja) | アクティブマトリクス型液晶表示装置 | |
JP2002122876A (ja) | 液晶表示装置 | |
JP3157186B2 (ja) | アクティブマトリクス型液晶表示装置 | |
JPH0566415A (ja) | アクテイブマトリクス型液晶表示装置 | |
US20070296882A1 (en) | Thin film transistor array | |
JP3658089B2 (ja) | 液晶表示パネル及び液晶表示装置 |